JP2010103414A - 不揮発性半導体記憶装置およびその製造方法 - Google Patents

不揮発性半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2010103414A
JP2010103414A JP2008275558A JP2008275558A JP2010103414A JP 2010103414 A JP2010103414 A JP 2010103414A JP 2008275558 A JP2008275558 A JP 2008275558A JP 2008275558 A JP2008275558 A JP 2008275558A JP 2010103414 A JP2010103414 A JP 2010103414A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon nitride
element isolation
nitride film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008275558A
Other languages
English (en)
Other versions
JP5361328B2 (ja
Inventor
Masayuki Tanaka
正幸 田中
Hirofumi Iikawa
裕文 飯川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008275558A priority Critical patent/JP5361328B2/ja
Priority to US12/467,424 priority patent/US8022467B2/en
Priority to KR1020090101720A priority patent/KR101076081B1/ko
Publication of JP2010103414A publication Critical patent/JP2010103414A/ja
Priority to US13/218,538 priority patent/US8546216B2/en
Application granted granted Critical
Publication of JP5361328B2 publication Critical patent/JP5361328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】メモリセルのしきい値電圧特性を向上させ、隣り合うメモリセル間の干渉を極力抑制できるようにする。
【解決手段】浮遊ゲート電極ＦＧと制御電極ＣＧとの間に形成されたゲート間絶縁膜７が、シリコン窒化膜７ａ−シリコン酸化膜７ｂ−シリコン窒化膜７ｃ−シリコン酸化膜７ｄ−シリコン酸化膜７ｅの積層構造によって構成されている。このうち、シリコン窒化膜７ａは、その窒素濃度が単位面積あたり２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上に構成されている。また、シリコン窒化膜７ａは、その形成後に酸化処理を行うことで素子分離絶縁膜４の上面上から消失される。
【選択図】図３

Description

本発明は、電荷蓄積層および制御電極間に絶縁膜を介在させたゲート電極構造を備えた不揮発性半導体記憶装置およびその製造方法に関する。
従来、半導体装置内に不揮発的に情報を記憶保持するため、電荷蓄積層および制御電極間に絶縁膜を介在させたゲート電極構造を採用しているのが一般的である（例えば、特許文献１、２参照）。特許文献１には、第１のゲート電極層（電荷蓄積層に相当）上にゲート間絶縁膜（第２の絶縁層に相当）を形成するときに、第１のゲート電極層の露出面上にシリコン窒化膜を選択的に形成することによりシリコン窒化膜を素子分離絶縁膜上で分断するように形成し、メモリセル間の干渉を極力抑制している。第１のゲート電極層の露出面上のみに選択的に最下層のシリコン窒化膜を形成するため、当該シリコン窒化膜を１ｎｍ程度としている。また、特許文献２にも同様の製造方法が開示されている。しかしながら、メモリセルのしきい値電圧特性をさらに向上させるためにはこの構造では不十分である。
また、特許文献２には、ゲート間絶縁膜の最下層となるシリコン窒化膜を形成した後、特にゲート電極の側壁酸化処理を行うときに、素子分離絶縁層内に拡散する酸化剤によって十分酸化することで素子分離絶縁層上のシリコン窒化膜を消失させる製造方法が開示されている。しかしながら、特許文献２の技術思想においては、ゲート電極の側壁酸化を行う段階は、制御電極を積層した後に当該電極構造を分断した後であるため、ゲート間絶縁膜を構成するシリコン酸化膜およびシリコン窒化膜の積層構造がすでに形成されている。したがってゲート電極の側壁酸化工程を行う時点で酸化処理を行ったとしても、ゲート間絶縁膜のうち素子分離絶縁層上に直接形成されたシリコン窒化膜のみを効果的に消失させることは困難であり、隣り合うメモリセル間の干渉防止が不十分となる虞がある。
特開２００８−１０４８０号公報（００２１段落） 特開２００８−７８３１７号公報（００７６段落〜００８０段落、０１３１段落〜０１３２段落）
本発明の目的は、メモリセルのしきい値電圧特性の向上を図り、また隣り合うメモリセル間の干渉を極力抑制できるようにした不揮発性半導体記憶装置およびその製造方法を提供することにある。
本発明の一態様は、半導体基板と、前記半導体基板上に形成された第１の絶縁層と、前記第１の絶縁層上に形成された複数の電荷蓄積層と、前記複数の電荷蓄積層間に形成された素子分離絶縁膜と、前記複数の電荷蓄積層上および前記素子分離絶縁膜上に沿って形成された第２の絶縁層であって、第１のシリコン窒化膜、第１のシリコン酸化膜、７以上の比誘電率を有する中間絶縁膜、第２のシリコン酸化膜の積層構造を含んで構成された第２の絶縁層と、前記第２の絶縁層上に形成された制御電極とを備え、前記第１のシリコン窒化膜は、その窒素濃度が単位面積あたり２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上であることを特徴としている。
本発明の一態様は、半導体基板上に第１の絶縁層を形成する工程と、前記第１の絶縁層上に電荷蓄積層を形成する工程と、前記電荷蓄積層および前記第１の絶縁層並びに前記半導体基板に素子分離溝を形成することで前記電荷蓄積層を複数に分断する工程と、前記電荷蓄積層の少なくとも一部が露出するように前記素子分離溝内に素子分離絶縁膜を形成する工程と、前記電荷蓄積層の露出面上および前記素子分離絶縁膜上に第２の絶縁層を形成する工程であって、第１のシリコン窒化膜、第１のシリコン酸化膜、７以上の比誘電率を有する中間絶縁膜、第２のシリコン酸化膜を順に積層することによって第２の絶縁層を形成する工程と、前記第２の絶縁層上に制御電極を形成する工程とを備え、前記第１のシリコン窒化膜を形成した後、ないし、前記第１のシリコン酸化膜形成直後で前記中間絶縁膜を形成する前に酸化処理を行う工程を設けたことを特徴としている。
本発明の一態様によれば、メモリセルのしきい値電圧特性を向上させることができる。
また本発明の一態様によれば、隣り合うメモリセル間の干渉を極力抑制できる。
以下、本発明をＮＡＮＤ型のフラッシュメモリ装置に適用した一実施形態について図面を参照しながら説明する。尚、以下に参照する図面内の記載において、同一または類似の部分には同一又は類似の符号を付して表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率などは現実のものとは異なる。
図１及び図２に示すように、ＮＡＮＤ型のフラッシュメモリ装置１は、メモリセルアレイＡｒと、その周辺に配置される周辺回路（図示せず）から構成されている。尚、図１は、メモリセルアレイの一部の電気的構成を示しており、図２は、ＮＡＮＤセルユニットの平面構造を模式的に示している。さらに、メモリセルアレイＡｒは、複数のブロックＢＬＫから構成されており、各ブロックＢＬＫは複数のＮＡＮＤセルユニットＵＣにより構成されている。
ＮＡＮＤセルユニットＵＣは、２個の選択ゲートトランジスタＴｒｓ１、Ｔｒｓ２と、当該２個の選択ゲートトランジスタＴｒｓ１、Ｔｒｓ２間に位置して隣接するもの同士でソース／ドレイン領域を共用して直列接続された複数個（例えば３２個）のメモリセルトランジスタＴｒｍ（メモリセルに相当）とから構成されている。選択ゲートトランジスタＴｒｓ１は、そのドレイン領域がビット線コンタクトＣＢを介してＸ方向に直交したＹ方向に延伸するビット線ＢＬに接続されている。また、選択ゲートトランジスタＴｒｓ２は、そのソース領域がソース線コンタクトＣＳを介してソース線ＳＬに接続されている。
図２に示すように、複数のＮＡＮＤセルユニットＵＣは、Ｙ方向に延びるＳＴＩ（Shallow Trench Isolation）構造の素子分離領域Ｓｂにより互いに分断されたアクティブエリアＳａに形成されている。メモリセルトランジスタＴｒｍのゲート電極ＭＧは、Ｙ方向に延びるアクティブエリアＳａと、所定間隔をもって形成されるＸ方向に延びるワード線ＷＬとの交差領域に位置して形成されている。選択ゲートトランジスタＴｒｓ１のゲート電極ＳＧは、Ｙ方向に延びるアクティブエリアＳａと、Ｘ方向に延びる選択ゲート線ＳＧＬ１との交差領域に位置して構成されている。選択ゲートトランジスタＴｒｓ２のゲート電極ＳＧは、Ｙ方向に延びるアクティブエリアＳａと、Ｘ方向に延びる選択ゲート線ＳＧＬ２との交差領域に位置して構成されている。
メモリセルトランジスタＴｒｍは、そのゲート電極ＭＧがＸ方向に延伸するワード線ＷＬで連結して共通接続されている。また、選択ゲートトランジスタＴｒｓ１は、そのゲート電極ＳＧがＸ方向に延伸する選択ゲート線ＳＧＬ１で連結して共通接続されている。さらに、選択ゲートトランジスタＴｒｓ２は、そのゲート電極ＳＧがＸ方向に延伸する選択ゲート線ＳＧＬ２で連結して共通接続されている。
以下、本実施形態の特徴部分となるメモリセル領域におけるゲート電極構造について図３を参照しながら説明する。図３（ａ）は、図２のＡ−Ａ線（ワード線方向：Ｘ方向）に沿う断面を模式的に示しており、図３（ｂ）は、図２のＢ−Ｂ線（ビット線方向：Ｙ方向）に沿う断面を模式的に示している。
図３（ａ）に示すように、半導体基板２の上部にはウェル（図示せず）が形成されており、当該ウェルには素子分離溝３がＸ方向に離間して複数形成されている。これら複数の素子分離溝３は、それぞれ、複数のアクティブエリアＳａを図２のＸ方向に分離している。これらの素子分離溝３内には、それぞれ、素子分離絶縁膜４が形成されており素子分離領域Ｓｂを構成している。この素子分離絶縁膜４は、素子分離溝３内に埋め込まれた下部と、シリコン基板２の表面から上方に突出した上部とから構成されている。素子分離絶縁膜４の材料としては、素子分離溝３の内面に沿って形成されたＨＴＯ（High Temperature Oxide）膜４ａと、当該ＨＴＯ膜４ａの内側に埋め込まれた塗布型絶縁膜４ｂとを含んで構成されている。
ゲート絶縁膜５は、素子分離領域Ｓｂによって区画された複数のアクティブエリアＳａ上にそれぞれ形成されている。このゲート絶縁膜５は、例えばシリコン酸化膜により絶縁層として形成されている。ゲート絶縁膜５は、図３（ａ）に示す断面内の両側端が素子分離絶縁膜４の側面の一部に接触するように形成されている。これらのゲート絶縁膜５の上面上にはそれぞれ、電荷蓄積層としての浮遊ゲート電極ＦＧが形成されている。
この浮遊ゲート電極ＦＧは、例えばリン等の不純物がドープされた多結晶シリコン層６（導電層、半導体層）により構成されている。多結晶シリコン層６は、素子分離絶縁膜４の上部側面に接触する接触面となる下部側面と、当該素子分離絶縁膜４の上面より上方に突出した上部側面とを有する。シリコン基板２の表面から上方に突出した素子分離絶縁膜４の上部側面は、ゲート絶縁膜５の側面および多結晶シリコン層６の下部側面と面一に形成されている。
ゲート間絶縁膜７は、素子分離絶縁膜４の上面、浮遊ゲート電極ＦＧの上部側面、および、浮遊ゲート電極ＦＧの上面に沿って形成されており、インターポリ絶縁膜、導電層間絶縁膜、電極間の絶縁膜として機能する。
ゲート間絶縁膜７は、下層側（浮遊ゲート電極ＦＧの側面側および上面側）からその上層側にかけて、シリコン窒化膜７ａ、シリコン酸化膜７ｂ、中間絶縁膜としてのシリコン窒化膜（Ｓｉ３Ｎ４）７ｃ、シリコン酸化膜７ｄ、シリコン窒化膜７ｅの積層構造により構成されている。尚、ゲート間絶縁膜７の成膜構造については後に詳述する。
ゲート間絶縁膜７上には、Ｘ方向（ワード線方向）に沿って導電層８が形成されている。この導電層８は、個々のメモリセルトランジスタＴｒｍの制御電極ＣＧを連結するワード線ＷＬとして機能する。導電層８は、例えば多結晶シリコン層と、当該多結晶シリコン層の直上に形成されたタングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などの何れかの金属によってシリサイド化されたシリサイド層とを含んで構成されている。このようにして、メモリセルトランジスタＴｒｍのゲート電極ＭＧが、ゲート絶縁膜５上に浮遊ゲート電極ＦＧ、ゲート間絶縁膜７、制御電極ＣＧの積層ゲート構造によって構成されている。
図３（ｂ）に示すように、メモリセルトランジスタＴｒｍのゲート電極ＭＧは、Ｙ方向に並設されており、各ゲート電極ＭＧは互いに電気的に分断されている。この分断領域内には層間絶縁膜９が形成されている。この層間絶縁膜９は例えばシリコン酸化膜により形成されている。
図３（ｂ）に示すように、メモリセルトランジスタＴｒｍのゲート電極ＭＧの両脇には、シリコン基板２の表層に位置して拡散層（ソース／ドレイン領域）２ａが形成されている。メモリセルトランジスタＴｒｍが、ゲート絶縁膜５およびゲート電極ＭＧ並びにソース／ドレイン領域２ａを含んで構成されている。
不揮発性半導体記憶装置１は、例えばデータ書込時には図示しない周辺回路からワード線ＷＬとウェルとの間に正の高電圧（例えば２０Ｖ）を印加することでＦＮトンネル電流がゲート絶縁膜５を通じて浮遊ゲート電極ＦＧ側に流れるため、電子が浮遊ゲート電極ＦＧに注入され、メモリセルトランジスタＴｒｍのしきい値電圧が正方向にシフトする。このとき、浮遊ゲート電極ＦＧからゲート間絶縁膜７を通じてワード線ＷＬ側に電子が抜けることに起因したリーク電流が生じる。すると浮遊ゲート電極ＦＧ中の電子の蓄積量が飽和し、メモリセルトランジスタＴｒｍの書込時のしきい値電圧が飽和する。そこで、本実施形態では、ゲート間絶縁膜７の成膜構造に特徴を備えている。
発明者らは、データの書込特性を向上させるためには、シリコン窒化膜７ａ中の単位面積当たりの窒素濃度（以下、窒素ドーズ量と称す）の増大が極めて有効であることを突きとめた。図４は、窒素ドーズ量と書込しきい値電圧の関係を示している。この図４において、横軸は、シリコン窒化膜７ａの形成成膜条件を用いて、シリコン単結晶基板上を窒化処理したときに形成されるシリコン窒化膜中の窒素ドーズ量をＸＰＳ分析（Ｘ線光電子分光分析）によって測定した値を示しており、縦軸は、飽和しきい値電圧の値を示している。
この図４に示すように、シリコン窒化膜中の窒素ドーズ量が２０×１０１５［ａｔｏｍｓ／ｃｍ２］を超えて２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上になると、２０×１０１５［ａｔｏｍｓ／ｃｍ２］未満の場合に比較して飽和しきい値電圧が約０．５Ｖ程度大幅に改善していることがわかる。すなわち、飽和しきい値電圧を改善するためには、窒素ドーズ量を２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上にすると良い。尚、上限値については特に限定されるものではないが、窒化処理により化学量論組成のシリコン窒化膜（Ｓｉ３Ｎ４）を超えた窒素濃度を得ることは一般に難しいことから、例えばＳｉ３Ｎ４に相当する窒素ドーズ量以下の値とすれば良い。
また、発明者らは異なる視点から検討を行っており、仮にシリコン窒化膜７ａが隣り合うメモリセルトランジスタＴｒｍの浮遊ゲート電極ＦＧ−ＦＧ間を渡って構造的に接続されていると電荷保持特性の点で劣ることを見出した。
特に、図３（ａ）に示すように、浮遊ゲート電極ＦＧの上面および上部側面に沿ってシリコン窒化膜７ａを成膜するときには素子分離絶縁膜４の上面も窒化処理に曝されることになるが、上記のようにシリコン窒化膜７ａ中の窒素ドーズ量を増加して飽和しきい値電圧特性を良化するため当該窒化処理を強化してしまうと、素子分離絶縁膜４上にも窒素含有層が形成される。すると、電荷（電子）が隣り合う浮遊ゲート電極ＦＧ−ＦＧ間で移動する懸念が大きくなる。
そこで、本実施形態では、シリコン窒化膜７ａが素子分離絶縁膜４の上面上において分断され、特にシリコン窒化膜７ａが素子分離絶縁膜４の側端部上（特にＨＴＯ膜４ａ上面上）のみに形成されると共に素子分離絶縁膜４の上面中央寄り（特に塗布型絶縁膜４ｂ上面上）において形成されていない構造を採用している。つまり、素子分離絶縁膜４の上面上の中央寄りにおいては、ゲート間絶縁膜７は、下層側（素子分離絶縁膜４側）から上層側にかけて、シリコン酸化膜７ｂ、シリコン窒化膜７ｃ、シリコン酸化膜７ｄ、シリコン窒化膜７ｅによる積層構造によって構成されている。すると、電荷が隣り合う浮遊ゲート電極ＦＧ-ＦＧ間で移動する懸念が少なくなり、電荷保持特性を良化することができる。
上記構造の製造方法について説明する。
図５ないし図１４は、それぞれ図３（ａ）に対応した断面構造の一製造段階を模式的に示している。
図５に示すように、半導体基板２の表層にウェル、チャネル形成用の不純物を注入した（図示せず）後、半導体基板２の上面上にゲート絶縁膜５を熱酸化法により所定膜厚（例えば１ｎｍ〜１５ｎｍ程度）形成する。次に、図６に示すように、ゲート絶縁膜５上に化学気相成長法により電荷蓄積層となる多結晶シリコン層６を所定膜厚（例えば１０ｎｍ〜２００ｎｍ程度）形成する。次に、図７に示すように、化学気相成長法（ＣＶＤ法）によりシリコン窒化膜１０を所定膜厚（例えば５０ｎｍ〜２００ｎｍ程度）形成し、次に、化学気相成長法によりシリコン酸化膜１１を所定膜厚（例えば５０ｎｍ〜４００ｎｍ程度）形成する。
次に、シリコン酸化膜１１上にフォトレジスト（図示せず）をパターニングし、当該レジストをマスクとしてシリコン酸化膜１１をＲＩＥ法により異方性エッチング処理する。このときのシリコン酸化膜１１の除去領域は、素子分離溝３の形成領域の上方の領域である。次に、パターニングされたレジストをアッシングにより除去する。
次に、図８に示すように、シリコン酸化膜１１をマスクとしてシリコン窒化膜１０をＲＩＥ法により異方性エッチング処理し、次に、多結晶シリコン層６、ゲート絶縁膜５、半導体基板２の上部をＲＩＥ法により異方性エッチング処理することで素子分離溝３を形成する。次に、素子分離溝３の内面に沿って比較的エッチング耐性のあるＨＴＯ（High Temperature Oxide）膜４ａをＬＰ−ＣＶＤ法により形成する。
次に、図９に示すように、塗布技術を用いてＨＴＯ膜４ａの内側に例えばポリシラザンによる塗布型絶縁膜４ｂを形成する。塗布型絶縁膜４ｂは、ＨＴＯ膜４ａに比較してエッチング処理が容易な絶縁膜であり、シラザン系の塗布液を塗布した後、酸素雰囲気もしくは水蒸気雰囲気下で高密度化処理が行われることで構成される。これにより、素子分離絶縁膜４が、ＨＴＯ膜４ａおよび塗布型絶縁膜４ｂによって構成される。
次に、図１０に示すように、化学的機械的研磨法（ＣＭＰ法）によりシリコン窒化膜１０をストッパとして平坦化処理を行い、次に、シリコン窒化膜と選択性のある周知のエッチング条件を用いて素子分離絶縁膜４をエッチバックする。これにより、多結晶シリコン層６の例えば上面および上部側面の少なくとも一部を露出させる。
次に、図１１に示すように、ラジカル窒化法によって窒化処理することで、多結晶シリコン層６の上面および上部側面、素子分離絶縁膜４の上面上に沿ってシリコン窒化膜７ａを形成する。このシリコン窒化膜７ａの形成方法であるラジカル窒化法は、プラズマ等により物理的に励起した窒素を用いることを特徴としており、窒素ガスを含む雰囲気内においてマイクロ波を発生させることによりラジカル窒素を生成して窒化処理を行っている。この方法の場合、多結晶シリコン層６の露出面を容易に窒化処理できる。窒化量は、処理条件に依存し任意に調整することができる。ラジカル窒化法を適用すると、処理温度の低温化、処理時間の低減化を図ることができる。
尚、前記した望ましい窒素ドーズ量（２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上）のシリコン窒化膜７ａを形成するための窒化条件としては、マイクロ波強度を５００〜３０００Ｗ、処理圧力を５〜３０Ｐａ、基板温度を３５０℃〜９００℃とすると良い。マイクロ波強度については、好ましくは１０００〜３０００Ｗとすると良い。
一方、シリコン窒化膜７ａ中の窒素ドーズ量を増大させて形成すると、多くの電荷がゲート間絶縁膜７中を通じて隣り合う浮遊ゲート電極ＦＧ−ＦＧ間で移動し、メモリセルトランジスタＴｒｍの閾値電圧特性が劣化してしまう虞がある。
そこで本実施形態では、次段階工程において、図１２に示すように、素子分離絶縁膜４（特に塗布型絶縁膜４ｂ）の上面上に形成されたシリコン窒化膜７ａを消失させる工程を設けている。具体的には、例えば、ラジカル酸化処理やプラズマ酸化処理を行うことによって素子分離絶縁膜４の上面上のシリコン窒化膜７ａについて窒素原子を酸素原子に置換することで選択的に消失させている。シリコン窒化膜７ａが素子分離絶縁膜４上（特に塗布型絶縁膜４ｂ上）において分断され消失しているため、シリコン窒化膜７ａが隣り合う浮遊ゲート電極ＦＧ−ＦＧ間で構造的に接続される虞がなくなりメモリセルトランジスタＴｒｍの閾値電圧特性を良好に保つことができる。
ラジカル酸化処理は、水素ガスと酸素ガスとを反応させて発生した酸化剤により酸化する方法であり、本実施形態の処理条件としては、水素・酸素混合ガス流量の０．５〜１０％を水素ガス比として、処理温度７００℃〜１０００℃であり、酸化量としては半導体基板２の表面に３［ｎｍ］未満の酸化膜を形成する条件である。これは、３［ｎｍ］以上の酸化膜が形成される条件を適用した場合には、浮遊ゲート電極ＦＧの上面上および側面上に沿って形成されたシリコン窒化膜７ａが過剰に消失したり、窒素ドーズ量が２１×１０１５［ａｔｏｍｓ／ｃｍ２］未満となって窒化膜質が劣化したりするためである。また、ラジカル酸化処理を適用すると、処理時間の短時間化、シリコン窒化膜７ａ中の酸化種の長距離輸送が可能であるという特徴も有している。尚、プラズマ酸化処理の場合は、酸素ガスを有する雰囲気に高周波電界を印加することで物理的に酸素を励起させて発生した酸化剤により酸化を行えば良い。
このようなラジカル酸化処理やプラズマ酸化処理をシリコン窒化膜７ａの形成直後に実施すると、浮遊ゲート電極ＦＧで飽和閾値電圧を効果的に増大させる窒化膜質を保持させたまま、浮遊ゲート電極ＦＧ−ＦＧ間のシリコン窒化膜７ａを消失させることができる。尚、この酸化処理は、数回に分けて実施しても良く、特に処理回数に制限はなく、浮遊ゲート電極ＦＧ上のシリコン窒化膜７ａが消失しない範囲で酸化量を調整すると良い。
シリコン窒化膜７ａが選択的に消失できる理由は、浮遊ゲート電極ＦＧの材質である多結晶シリコンに比較して素子分離絶縁膜４のシリコン酸化膜はシリコンの密度が低く、このためラジカル窒化法等の一般的な窒化処理により形成される素子分離絶縁膜４上のシリコン窒化膜７ａの膜質が、浮遊ゲート電極ＦＧ上のシリコン窒化膜７ａと比較し脆弱であるためであると考えられる。これにより、素子分離絶縁膜４上に形成される窒化膜層は酸化剤によって容易に内方あるいは外方拡散すると考えられる。
次に、図１３に示すように、シリコン窒化膜７ａの上面上および側面上、素子分離絶縁膜４（特に塗布型絶縁膜４ｂ）の上面上に沿ってＣＶＤ法によりシリコン酸化膜７ｂを形成する。この成膜条件としては、ジクロロシラン（ＳｉＨ２Ｃｌ２）と亜酸化窒素（Ｎ２Ｏ）を８００℃程度の温度で反応させることで形成できる。
次に、図１４に示すように、シリコン酸化膜７ｂ上にシリコン窒化膜７ｃをＣＶＤ法により形成する。この成膜条件は、ジクロロシラン（ＳｉＨ２Ｃｌ２）とアンモニア（ＮＨ３）を８００℃程度の温度で反応させることで形成できる。
この成膜を繰り返し施すことで、シリコン窒化膜７ａ−シリコン酸化膜７ｂ−シリコン窒化膜７ｃ−シリコン酸化膜７ｄ−シリコン窒化膜７ｅのような窒化膜層と酸化膜層との繰り返し構造を形成することができる。これにより、図１４に示す成膜構造が得られる。尚、ゲート間絶縁膜７を構成する各膜７ａ〜７ｅの膜厚、多層膜数は素子の動作時の電界に依存し、ゲート間絶縁膜７はこの積層構造に限られない。
次に、図３に示すように、ゲート間絶縁膜７上に導電層８をＣＶＤ法などを用いて形成する。この導電層８は、制御電極ＣＧ、ワード線ＷＬとして形成される。次に、これらの積層構造６〜８の上にマスクパターンをフォトリソグラフィ技術によりパターニングし、ＲＩＥ法のような異方性エッチング処理によってＹ方向に複数に分断する。そして、ソース／ドレイン領域２ａの形成用のインプランテーション処理を行い活性化することで拡散層２ａを形成し、前記分断領域内に層間絶縁膜９を例えばシリコン酸化膜により形成することで、図３（ｂ）に示すメモリセル構造が得られる。この後、通常の層間絶縁膜の形成工程、コンタクト形成工程、ビット線ＢＬの形成工程、後工程などを行うことでフラッシュメモリ装置１の構造を得ることができる。
本実施形態によれば、シリコン窒化膜７ａの窒素濃度が単位面積あたり２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上で形成されているため、メモリセルのしきい値電圧特性を向上させることができる。
シリコン窒化膜７ａの形成した直後にラジカル酸化処理を行っているため、素子分離絶縁膜４（特に塗布型絶縁膜４ｂ）上のシリコン窒化膜７ａのみを有効に消失させることができ、シリコン窒化膜７ａが隣り合う浮遊ゲート電極ＦＧ−ＦＧ間で分断して消失するため、浮遊ゲート電極ＦＧ−ＦＧ間で電荷移動を極力抑制することができ、隣り合うメモリセル間の干渉を極力抑制できる。このような場合、シリコン窒化膜７ａが素子分離絶縁膜４上に直接形成されておらず素子分離絶縁膜４の上には直接シリコン酸化膜７ｂが形成されていると良い。
（他の実施形態）
本発明は、上記実施形態に限定されるものではなく、例えば、以下に示す変形または拡張が可能である。
ＮＡＮＤ型フラッシュメモリ装置１に適用したが、これに限定されるものではなく、ＮＯＲ型フラッシュメモリなど電荷蓄積層を有するメモリセルを用いた不揮発性半導体記憶装置に適用できる。
半導体基板２は、ｐ型シリコン基板であっても、ｎ型シリコン基板の表層にｐ型ウェルを形成した半導体基板を適用しても良い。
素子分離絶縁膜４は、ＨＤＰ−ＣＶＤ法により形成されたシリコン酸化膜を組み合わせて構成されていても良い。
シリコン窒化膜７ａをラジカル窒化法により形成した実施形態を示したが、電荷蓄積層の露出面に窒化膜を形成できる方法であれば何れの方法を適用しても良く、例えば通常の電気炉を用いた熱窒化法を適用しても良い。
シリコン窒化膜７ａの消失化処理としてラジカル酸化処理やプラズマ酸化処理を示したが、ウェット酸化、ドライ酸化、オゾン酸化処理等を適用しても良い。
シリコン窒化膜７ａの酸化処理のタイミングとしてシリコン窒化膜７ａの形成直後に行った実施形態を示したが、シリコン酸化膜７ｂの形成直後に行っても良い。すなわち、シリコン窒化膜７ｃの形成前であれば良い。
中間絶縁膜として、比誘電率が７程度のシリコン窒化膜７ｃを適用したが、望ましくは比誘電率が７を超える膜でも適用できる。例えば、比誘電率が８程度であるアルミニウム酸化物（Ａｌ２Ｏ３）膜、比誘電率が１０程度であるマグネシウム酸化物（ＭｇＯ）膜、比誘電率が１６程度であるイットリウム酸化物（Ｙ２Ｏ３）膜、比誘電率が２２程度であるハフニウム酸化物（ＨｆＯ２）膜、ジルコニウム酸化物（ＺｒＯ２）膜およびランタン酸化物（Ｌａ２Ｏ３）のいずれか１つの単層膜もしくは積層膜が使用可能である。更には、ハフニウムシリケート（ＨｆＳｉＯ）膜、ハフニウム・アルミネート（ＨｆＡｌＯ）膜のような三元系の化合物からなる絶縁膜でも良い。すなわち、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、イットリウム（Ｙ）、ハフニウム（Ｈｆ）、ジルコニウム（Ｚｒ）、ランタン（Ｌａ）のいずれか１つの元素を少なくとも含む酸化物もしくは窒化物であっても適用できる。
また、ゲート間絶縁膜７の積層構造については、シリコン窒化膜７ａ−シリコン酸化膜７ｂ−シリコン窒化膜７ｃ−シリコン酸化膜７ｄ−シリコン窒化膜７ｅの所謂ＮＯＮＯＮ構造を適用した実施形態を示したが、これに代えて、ＮＯＮＯ構造とし、最上層のシリコン窒化膜７ｅを設けない構造に適用しても良い。
尚、浮遊ゲート電極ＦＧの上面上および側面上における単位面積あたりの窒素濃度が２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上のシリコン窒化膜７ａに対して、素子分離絶縁膜４上で窒素原子の酸素原子置換が促進されて十分に窒素濃度が低下していれば、シリコン窒化膜７ａが浮遊ゲート電極ＦＧ−ＦＧ間で接続されていても良い。
本発明の一実施形態を示すセルアレイの電気的等価回路図 メモリセル領域の一部構造を模式的に示す平面図 要部を模式的に示す縦断面図 閾値電圧の窒素ドーズ量依存性を表わす特性図 一製造段階を模式的に表す縦断面図（その１） 一製造段階を模式的に表す縦断面図（その２） 一製造段階を模式的に表す縦断面図（その３） 一製造段階を模式的に表す縦断面図（その４） 一製造段階を模式的に表す縦断面図（その５） 一製造段階を模式的に表す縦断面図（その６） 一製造段階を模式的に表す縦断面図（その７） 一製造段階を模式的に表す縦断面図（その８） 一製造段階を模式的に表す縦断面図（その９） 一製造段階を模式的に表す縦断面図（その１０）
符号の説明
図面中、１はフラッシュメモリ装置（不揮発性半導体記憶装置）、２は半導体基板、４は素子分離絶縁膜、５はゲート絶縁膜（第１の絶縁層）、ＦＧは浮遊ゲート電極（電荷蓄積層）、７はゲート間絶縁膜（第２の絶縁層）、８は導電層、ＣＧは制御電極である。

Claims (5)

  1. 半導体基板と、
    前記半導体基板上に形成された第１の絶縁層と、
    前記第１の絶縁層上に形成された複数の電荷蓄積層と、
    前記複数の電荷蓄積層間に形成された素子分離絶縁膜と、
    前記複数の電荷蓄積層上および前記素子分離絶縁膜上に沿って形成された第２の絶縁層であって、第１のシリコン窒化膜、第１のシリコン酸化膜、７以上の比誘電率を有する中間絶縁膜、第２のシリコン酸化膜の積層構造を含んで構成された第２の絶縁層と、
    前記第２の絶縁層上に形成された制御電極とを備え、
    前記第１のシリコン窒化膜は、その窒素濃度が単位面積あたり２１×１０１５［ａｔｏｍｓ／ｃｍ２］以上であることを特徴とする不揮発性半導体記憶装置。
  2. 前記第１のシリコン窒化膜が、前記素子分離絶縁膜上に直接形成されておらず前記素子分離絶縁膜上に直接シリコン酸化膜が形成されていることを特徴とする請求項１記載の不揮発性半導体記憶装置。
  3. 半導体基板上に第１の絶縁層を形成する工程と、
    前記第１の絶縁層上に電荷蓄積層を形成する工程と、
    前記電荷蓄積層および前記第１の絶縁層並びに前記半導体基板に素子分離溝を形成することで前記電荷蓄積層を複数に分断する工程と、
    前記電荷蓄積層の少なくとも一部が露出するように前記素子分離溝内に素子分離絶縁膜を形成する工程と、
    前記電荷蓄積層の露出面上および前記素子分離絶縁膜上に第２の絶縁層を形成する工程であって、第１のシリコン窒化膜、第１のシリコン酸化膜、７以上の比誘電率を有する中間絶縁膜、第２のシリコン酸化膜を順に積層することによって第２の絶縁層を形成する工程と、
    前記第２の絶縁層上に制御電極を形成する工程とを備え、
    前記第１のシリコン窒化膜を形成した後、ないし、前記第１のシリコン酸化膜形成直後で前記中間絶縁膜を形成する前に酸化処理を行う工程を設けたことを特徴とする不揮発性半導体記憶装置の製造方法。
  4. 前記酸化処理を行う工程では、酸素と水素を半導体基板上で反応させた酸化剤を用いることを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。
  5. 前記酸化処理を行う工程では、物理的に酸素を励起させて発生させた酸化剤を用いることを特徴とする請求項３記載の不揮発性半導体記憶装置の製造方法。
JP2008275558A 2008-10-27 2008-10-27 不揮発性半導体記憶装置の製造方法 Active JP5361328B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008275558A JP5361328B2 (ja) 2008-10-27 2008-10-27 不揮発性半導体記憶装置の製造方法
US12/467,424 US8022467B2 (en) 2008-10-27 2009-05-18 Nonvolatile semiconductor memory device and method of fabricating the same
KR1020090101720A KR101076081B1 (ko) 2008-10-27 2009-10-26 불휘발성 반도체 기억 장치 및 그 제조 방법
US13/218,538 US8546216B2 (en) 2008-10-27 2011-08-26 Nonvolatile semiconductor memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008275558A JP5361328B2 (ja) 2008-10-27 2008-10-27 不揮発性半導体記憶装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010103414A true JP2010103414A (ja) 2010-05-06
JP5361328B2 JP5361328B2 (ja) 2013-12-04

Family

ID=42116642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008275558A Active JP5361328B2 (ja) 2008-10-27 2008-10-27 不揮発性半導体記憶装置の製造方法

Country Status (3)

Country Link
US (2) US8022467B2 (ja)
JP (1) JP5361328B2 (ja)
KR (1) KR101076081B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012049455A (ja) * 2010-08-30 2012-03-08 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2012084808A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
US8471319B2 (en) 2010-11-24 2013-06-25 Kabushiki Kaisha Toshiba Semiconductor device having multilayered interelectrode insulating film
JP2013197293A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010283127A (ja) * 2009-06-04 2010-12-16 Toshiba Corp 半導体装置およびその製造方法
KR20230145240A (ko) 2010-02-18 2023-10-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20110114970A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 플래시 메모리 소자의 제조 방법
US8644049B2 (en) 2010-08-20 2014-02-04 Shine C. Chung Circuit and system of using polysilicon diode as program selector for one-time programmable devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US8853052B2 (en) * 2011-08-05 2014-10-07 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a semiconductor device
JP2013065777A (ja) 2011-09-20 2013-04-11 Toshiba Corp 半導体装置および半導体装置の製造方法
US8994089B2 (en) * 2011-11-11 2015-03-31 Applied Materials, Inc. Interlayer polysilicon dielectric cap and method of forming thereof
JP2017054941A (ja) * 2015-09-10 2017-03-16 株式会社東芝 半導体装置及びその製造方法
CN108630700A (zh) * 2017-03-22 2018-10-09 中芯国际集成电路制造(上海)有限公司 闪存器件及其制造方法
US10535550B2 (en) * 2017-08-28 2020-01-14 International Business Machines Corporation Protection of low temperature isolation fill
US11588031B2 (en) * 2019-12-30 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure for memory device and method for forming the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026590A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
WO2006112388A1 (ja) * 2005-04-15 2006-10-26 Tokyo Electron Limited 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体
JP2008010480A (ja) * 2006-06-27 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
JP2008078317A (ja) * 2006-09-20 2008-04-03 Toshiba Corp 不揮発性半導体メモリ
JP2008098510A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008211022A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176528A (ja) 1993-11-02 1995-07-14 Nippon Steel Corp 半導体装置における絶縁膜の製造方法
US7087950B2 (en) * 2004-04-30 2006-08-08 Infineon Technologies Ag Flash memory cell, flash memory device and manufacturing method thereof
KR100634372B1 (ko) * 2004-06-04 2006-10-16 삼성전자주식회사 반도체 소자들 및 그 형성 방법들
KR100673182B1 (ko) * 2004-12-24 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP2007134598A (ja) * 2005-11-11 2007-05-31 Toshiba Corp 半導体装置の製造方法
JP5032145B2 (ja) 2006-04-14 2012-09-26 株式会社東芝 半導体装置
JP4762036B2 (ja) * 2006-04-14 2011-08-31 株式会社東芝 半導体装置
JP4762041B2 (ja) * 2006-04-24 2011-08-31 株式会社東芝 不揮発性半導体メモリ
JP4921848B2 (ja) * 2006-05-09 2012-04-25 株式会社東芝 半導体装置およびその製造方法
US7799637B2 (en) * 2006-06-26 2010-09-21 Sandisk Corporation Scaled dielectric enabled by stack sidewall process
JP2008166594A (ja) * 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP4855958B2 (ja) * 2007-01-25 2012-01-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US20100213534A1 (en) * 2009-02-20 2010-08-26 Katsuyuki Sekine Nonvolatile semiconductor memory device and manufacturing method for the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005026590A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
WO2006112388A1 (ja) * 2005-04-15 2006-10-26 Tokyo Electron Limited 半導体装置の製造方法、半導体装置、プラズマ窒化処理方法、制御プログラム及びコンピュータ記憶媒体
JP2008010480A (ja) * 2006-06-27 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
JP2008078317A (ja) * 2006-09-20 2008-04-03 Toshiba Corp 不揮発性半導体メモリ
JP2008098510A (ja) * 2006-10-13 2008-04-24 Toshiba Corp 不揮発性半導体記憶装置
JP2008211022A (ja) * 2007-02-27 2008-09-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2012049455A (ja) * 2010-08-30 2012-03-08 Toshiba Corp 半導体記憶装置および半導体記憶装置の製造方法
JP2012084808A (ja) * 2010-10-14 2012-04-26 Toshiba Corp 半導体装置の製造方法
US8471319B2 (en) 2010-11-24 2013-06-25 Kabushiki Kaisha Toshiba Semiconductor device having multilayered interelectrode insulating film
JP2013197293A (ja) * 2012-03-19 2013-09-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
US9117665B2 (en) 2012-03-19 2015-08-25 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and manufacturing method thereof

Also Published As

Publication number Publication date
JP5361328B2 (ja) 2013-12-04
US8546216B2 (en) 2013-10-01
KR20100047148A (ko) 2010-05-07
US20100102377A1 (en) 2010-04-29
US8022467B2 (en) 2011-09-20
US20110312155A1 (en) 2011-12-22
KR101076081B1 (ko) 2011-10-21

Similar Documents

Publication Publication Date Title
JP5361328B2 (ja) 不揮発性半導体記憶装置の製造方法
US9450108B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
KR100904569B1 (ko) 비휘발성 반도체 메모리 및 그 제조 방법
KR101139556B1 (ko) 반도체 장치 및 그 제조 방법
US20090236654A1 (en) Nonvolatile semiconductor storage device and method for manufacturing the same
JP2009252774A (ja) 半導体記憶装置およびその製造方法
KR101294495B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2009170781A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2013065777A (ja) 半導体装置および半導体装置の製造方法
US20100213534A1 (en) Nonvolatile semiconductor memory device and manufacturing method for the same
JP4907999B2 (ja) 半導体装置の製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009253259A (ja) 不揮発性半導体記憶装置及びその製造方法
JP5132330B2 (ja) 不揮発性半導体記憶装置およびその製造方法
JP2009076637A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
US20090078984A1 (en) Semiconductor apparatus and method for manufacturing the same
JP2009147135A (ja) 不揮発性半導体記憶装置およびその製造方法
JP2012049455A (ja) 半導体記憶装置および半導体記憶装置の製造方法
JP2013065776A (ja) 半導体装置および半導体装置の製造方法
JP2009283827A (ja) 半導体記憶装置およびその製造方法
JP2005005516A (ja) 半導体装置およびその製造方法
JP2011124321A (ja) 半導体装置の製造方法および半導体装置
JP2010021186A (ja) 半導体装置及びその製造方法
KR20090105837A (ko) 반도체 기억 장치 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130625

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130903

R151 Written notification of patent or utility model registration

Ref document number: 5361328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350