JP2013065777A - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2013065777A JP2013065777A JP2011204561A JP2011204561A JP2013065777A JP 2013065777 A JP2013065777 A JP 2013065777A JP 2011204561 A JP2011204561 A JP 2011204561A JP 2011204561 A JP2011204561 A JP 2011204561A JP 2013065777 A JP2013065777 A JP 2013065777A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon nitride
- nitride film
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 119
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 119
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 79
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 79
- 238000002955 isolation Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 238000003860 storage Methods 0.000 claims description 26
- 230000001590 oxidative effect Effects 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 6
- 230000005684 electric field Effects 0.000 abstract description 21
- 238000009825 accumulation Methods 0.000 abstract description 4
- 238000003475 lamination Methods 0.000 abstract 3
- 239000010408 film Substances 0.000 description 402
- 239000010410 layer Substances 0.000 description 59
- 238000000034 method Methods 0.000 description 41
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 21
- 238000007254 oxidation reaction Methods 0.000 description 19
- 230000003647 oxidation Effects 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 229910052710 silicon Inorganic materials 0.000 description 16
- 239000010703 silicon Substances 0.000 description 16
- 150000003254 radicals Chemical class 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 6
- 238000011282 treatment Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005121 nitriding Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 241000293849 Cordylanthus Species 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- -1 nitrogen ions Chemical class 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010893 electron trap Methods 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- UAJUXJSXCLUTNU-UHFFFAOYSA-N pranlukast Chemical compound C=1C=C(OCCCCC=2C=CC=CC=2)C=CC=1C(=O)NC(C=1)=CC=C(C(C=2)=O)C=1OC=2C=1N=NNN=1 UAJUXJSXCLUTNU-UHFFFAOYSA-N 0.000 description 2
- 229960004583 pranlukast Drugs 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical compound NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 125000003277 amino group Chemical group 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- PEUPIGGLJVUNEU-UHFFFAOYSA-N nickel silicon Chemical compound [Si].[Ni] PEUPIGGLJVUNEU-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 150000002831 nitrogen free-radicals Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920001709 polysilazane Polymers 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】高電界リークを低減して、書き込み特性を向上させる。
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御電極層とを備える。そして、前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を消失させた。
【選択図】図２
【解決手段】本実施形態の半導体装置は、半導体基板と、前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御電極層とを備える。そして、前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を消失させた。
【選択図】図２
Description
本発明の実施形態は、半導体装置および半導体装置の製造方法に関する。
例えばフラッシュメモリ装置においては、多数のメモリセルがワード線方向およびビット線方向に配列されており、各メモリセルは、浮遊ゲート電極膜と制御ゲート電極膜との間に電極間絶縁膜を設けて構成されている。フラッシュメモリ装置の高集積化に伴い、浮遊ゲート電極幅および素子分離溝幅が縮小されている。メモリセルの寸法が縮小すると、書き込み時に電極間絶縁膜へ電界の集中する浮遊ゲート電極頂部またはエッジの割合が増大することから、高電界リークが増大するため、所望の閾値まで書き込み難くなる。
また、電極間絶縁膜として、シリコン窒化膜をシリコン酸化膜で挟んだＯＮＯ構造の積層絶縁膜を用いる場合、電極間絶縁膜のシリコン窒化膜中にトラップされた電子も、浮遊ゲート電極膜へ書き込まれる電子と共に、書き込み特性に寄与する。素子分離溝幅が縮小すると、素子分離絶縁膜上の電極間絶縁膜のシリコン窒化膜中に溜まる電子が、隣接セルの書き込み閾値を変動させるため、誤書き込みが発生することがある。
そこで、高電界リークを低減して、書き込み特性を向上できる半導体装置および半導体装置の製造方法を提供する。
本実施形態の半導体装置は、半導体基板と、前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、前記電極間絶縁膜上に形成された制御電極層とを備える。そして、前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分の膜厚を選択的に薄くした。
本実施形態の半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上に電荷蓄積層を形成する工程と、前記半導体基板、前記ゲート絶縁膜および前記電荷蓄積層に素子分離溝を形成する工程とを備える。そして、前記電荷蓄積層の上面及び側面上部を露出させつつ、前記素子分離溝に素子分離絶縁膜を埋め込む工程と、前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に電極間絶縁膜を形成する工程と、前記電極間絶縁膜上に制御電極層を形成する工程とを備える。更に、前記電極間絶縁膜を形成する工程は、少なくともシリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造を含む膜を形成した後、前記積層構造の上に第２のシリコン窒化膜を形成し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を局所集中酸化するところに特徴を有する。
以下、第１実施形態について、図面を参照して説明する。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。
（第１実施形態）
図１は、本実施形態の不揮発性半導体記憶装置（半導体装置）のメモリセル領域の平面構造を模式的に示す平面図である。この図１に示すように、メモリセル領域Ｍ内には、多数のメモリセルトランジスタＴｒｍがワード線方向およびビット線方向にマトリクス状に配列されており、図示しない周辺回路がメモリセルトランジスタＴｒｍに記憶保持されたデータを読み出し、書き込み、消去可能に構成されている。このようなメモリセル構造を有する不揮発性半導体記憶装置としては、２つの選択トランジスタ間に複数のメモリセルトランジスタＴｒｍを直列接続したセルユニット構造を備えたＮＡＮＤ型のフラッシュメモリ装置が挙げられる。
（第１実施形態）
図１は、本実施形態の不揮発性半導体記憶装置（半導体装置）のメモリセル領域の平面構造を模式的に示す平面図である。この図１に示すように、メモリセル領域Ｍ内には、多数のメモリセルトランジスタＴｒｍがワード線方向およびビット線方向にマトリクス状に配列されており、図示しない周辺回路がメモリセルトランジスタＴｒｍに記憶保持されたデータを読み出し、書き込み、消去可能に構成されている。このようなメモリセル構造を有する不揮発性半導体記憶装置としては、２つの選択トランジスタ間に複数のメモリセルトランジスタＴｒｍを直列接続したセルユニット構造を備えたＮＡＮＤ型のフラッシュメモリ装置が挙げられる。
図２（ａ）は、各メモリセルのワード線方向（ゲート幅方向）に沿う断面構造を模式的に示す図（図１中のＡ−Ａ線に沿う断面図）であり、図２（ｂ）は、各メモリセルのビット線方向（ゲート長方向）に沿う断面構造を模式的に示す図（図１中のＢ−Ｂ線に沿う断面図）である。この図２（ａ）、（ｂ）を参照しながら、本実施形態のメモリセル領域におけるゲート電極構造について説明する。
図２（ａ）、（ｂ）に示すように、ｐ型のシリコン基板１の上部には、素子分離溝４がＸ方向に離間して複数形成されている。これら素子分離溝４は、活性領域３を図１中のＸ方向に分離している。素子分離溝４内には、素子分離絶縁膜５が形成されており、素子分離領域（ＳＴＩ（shallow trench isolation））２を構成している。
メモリセルトランジスタは、シリコン基板１に形成されたｎ型の拡散層６と、シリコン基板１上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に設けられたゲート電極ＭＧとを含んで構成される。ゲート電極ＭＧは、電荷蓄積層となる浮遊ゲート電極膜ＦＧと、浮遊ゲート電極膜ＦＧ上に形成された電極間絶縁膜９と、電極間絶縁膜９上に形成された制御ゲート電極膜ＣＧ（制御電極層）とを有する。拡散層６は、シリコン基板１の表層におけるメモリセルトランジスタのゲート電極ＭＧの両脇に位置して形成されており、メモリセルトランジスタのソース／ドレイン領域を構成している。
ゲート絶縁膜（トンネル絶縁膜）７は、シリコン基板１（活性領域３）上に形成されている。ゲート絶縁膜７としては、例えばシリコン酸化膜を用いている。浮遊ゲート電極膜ＦＧとしては、例えばリン等の不純物がドープされた多結晶シリコン層（導電層）８を用いている。
電極間絶縁膜９は、素子分離絶縁膜５の上面、浮遊ゲート電極膜ＦＧの上部側面、および、浮遊ゲート電極膜ＦＧの上面に沿って形成されており、インターポリ絶縁膜、導電層間絶縁膜、電極間の絶縁膜として機能する。電極間絶縁膜９としては、例えば、第１のシリコン酸化膜１１／第１のシリコン窒化膜１２／第２のシリコン酸化膜１３／第２のシリコン窒化膜１４の積層構造の膜、即ち、いわゆるＯＮＯＮ膜を用いている。但し、電極間絶縁膜９の最上部の第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの上面上の部分は、消失し、シリコン酸化膜が形成され、このシリコン酸化膜は第２のシリコン酸化膜１３の一部となっている。この構成の場合、第２のシリコン酸化膜１３のうちの浮遊ゲート電極膜ＦＧの上面上の部分の膜厚寸法ａ１は、他の部分の膜厚寸法ａ２よりも厚くなるように構成されている。
制御ゲート電極膜ＣＧは、メモリセルトランジスタのワード線ＷＬとして機能する導電層１０で構成される。この導電層（ワード線ＷＬ）１０は、個々のメモリセルトランジスタＴｒｍの制御ゲート電極膜ＣＧを連結する。導電層１０は、例えばリン等の不純物がドープされた多結晶シリコン層と、この多結晶シリコン層の直上に形成されたタングステン（Ｗ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）などの何れかの金属によってシリサイド化されたシリサイド層との積層構造を有する。シリサイド層は、本実施形態の場合、例えばニッケルシリサイド（ＮｉＳｉ）で構成される。尚、導電層１０をすべてシリサイド層（即ち、シリサイド層単体）で構成しても良い。
また、図２（ｂ）に示すように、メモリセルトランジスタのゲート電極ＭＧは、Ｙ方向に並設されており、各ゲート電極ＭＧは電極分離用の溝１５によって互いに電気的に分離されている。この溝１５内にはメモリセル間絶縁膜１６が形成されている。このメモリセル間絶縁膜１６としては、例えばＴＥＯＳ（tetraethyl orthosilicate）を用いたシリコン酸化膜または低誘電率絶縁膜を用いている。
メモリセル間絶縁膜１６の上面、制御ゲート電極膜ＣＧの側面および上面上には、例えばシリコン窒化膜からなるライナー絶縁膜１７が形成されている。このライナー絶縁膜１７上には、例えばシリコン酸化膜からなる層間絶縁膜１８が形成されている。ライナー絶縁膜１７は、シリコン酸化膜からなる層間絶縁膜１８の形成時に酸化剤が制御ゲート電極膜ＣＧへ到達することを防ぎ、特に導電層１０のシリサイド層の酸化によるワード線ＷＬの高抵抗化を防ぐ機能を有する。また、制御ゲート電極膜ＣＧ間はライナー絶縁膜１７を完全に埋め込む構造となっていないことから、寄生容量の増大による配線遅延の影響を低減することが可能である。
上記構成の不揮発性半導体記憶装置は、図示しない周辺回路からワード線ＷＬ及びシリコン基板１のＰウェル間に高電界を印加すると共に、各電気的要素（ソース／ドレイン）に適切な所定電圧を与えることによってメモリセルのデータを消去／書き込み可能に構成されている。この場合、書き込み時には、周辺回路が書き込み選択のワード線ＷＬ（制御ゲート電極膜ＣＧ）に高電圧を印加すると共に、シリコン基板１のＰウェル等に低電圧を印加する。また、消去時には、周辺回路が消去対象のワード線ＷＬ（制御ゲート電極膜ＣＧ）に低電圧を印加すると共に、シリコン基板１のＰウェルに高電圧を印加する。
次に、上記構成の不揮発性半導体記憶装置の製造方法について、図３ないし図１０を参照して説明する。尚、図３ないし図１０は、不揮発性半導体記憶装置のメモリセル領域の製造方法を模式的に示す断面図であって、図３ないし図９は図１中のＡ−Ａ線に沿う断面図であり、図１０は図１中のＢ−Ｂ線に沿う断面図である。
まず、図３に示すように、不純物がドーピングされたシリコン基板１の上面にトンネル絶縁膜としてのゲート絶縁膜７を熱酸化法により例えば６ｎｍ程度の厚さ形成する。続いて、ゲート絶縁膜７の上にＣＶＤ（chemical vapor deposition）法によって浮遊ゲート電極膜ＦＧ（電荷蓄積層）となるリンドープ多結晶シリコン層８を例えば１００ｎｍ程度の厚さ形成する。
次いで、ＣＶＤ法によってマスク膜としてのシリコン窒化膜１９を形成し、更に、ＣＶＤ法によってマスク膜としてのシリコン酸化膜２０を形成する。この後、シリコン酸化膜２０上に、フォトレジスト（図示しない）を塗布し、露光現像することにより上記フォトレジストをパターニングする。
次に、上記パターニングしたフォトレジストを耐エッチングマスク（第１のレジストマスク）にしてＲＩＥ（reactive ion etching）法によりシリコン酸化膜２０をエッチングする。そして、エッチング後にフォトレジストを除去し、シリコン酸化膜２０をマスクにしてＲＩＥ法によりシリコン窒化膜１９をエッチングし、次いで、ＲＩＥ法により多結晶シリコン層８（浮遊ゲート電極膜ＦＧ）、ゲート絶縁膜７及びシリコン基板１をエッチングすることにより素子分離のための溝（素子分離溝）４を形成する（図４参照）。この場合、活性領域３の幅寸法及び素子分離溝４の幅寸法は、いずれも例えば５０ｎｍ程度である。
続いて、シリコン酸化膜２０上および素子分離溝４内に例えばポリシラザン塗布技術等を用いて素子分離絶縁膜５としてシリコン酸化膜を形成することによって素子分離溝４を埋め込む。この後、図５に示すように、ＣＭＰ(chemical mechanical polish)法によってシリコン窒化膜１９をストッパーにして平坦化を行うことにより、シリコン窒化膜１９上のシリコン酸化膜２０を除去し、素子分離溝４内にシリコン酸化膜（素子分離絶縁膜）５を残す。
次いで、マスク材であるシリコン窒化膜１９を化学薬液等でエッチングして除去（剥離）し、多結晶シリコン層８の上面を露出させる。続いて、シリコン酸化膜（素子分離絶縁膜）５の上側部分を希フッ酸溶液によってエッチング除去する。このとき、特にメモリセル領域については多結晶シリコン層８の側面の上側部分が露出するまで素子分離絶縁膜５をエッチングし、露出させる側面の高さは、例えば５０ｎｍ程度とする。これによって、図６に示すような構造を得る。
次に、電極間絶縁膜９を全面（即ち、素子分離絶縁膜５の上面、浮遊ゲート電極膜ＦＧ（多結晶シリコン層８）の上部側面、並びに、浮遊ゲート電極膜ＦＧの上面）に形成する。具体的には、まず、図７に示すように、例えばＬＰ−ＣＶＤ（low pressure chemical vapor deposition）法を用いて、第１のシリコン酸化膜１１、第１のシリコン窒化膜１２、第２のシリコン酸化膜１３をこの順に積層形成する。続いて、例えばラジカル窒化法により、上記積層構造（第１のシリコン酸化膜１１／第１のシリコン窒化膜１２／第２のシリコン酸化膜１３）の上に第２のシリコン窒化膜１４を形成する。
尚、第２のシリコン窒化膜１４を形成する際に用いたラジカル窒化法は、窒化ガスを含む雰囲気内でマイクロ波を使ってプラズマを発生させることにより、窒素ラジカルと窒素イオンを発生させて、シリコン窒化膜を形成する方法である。
次に、図８に示すように、局所集中酸化、即ち、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの頂部（上面）に対応する部分を局所集中的に酸化するプロセスを実行することにより、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分を消失させて、シリコン酸化膜を形成する。この形成されたシリコン酸化膜は、第２のシリコン酸化膜１３のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分の一部分（上部部分）となる。これにより、第２のシリコン酸化膜１３のうちの浮遊ゲート電極膜ＦＧの上面上の部分１３ａの膜厚寸法ａ１は、他の部分１３ｂの膜厚寸法ａ２よりも厚くなる。
ここで、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分を局所集中的に酸化するプロセスについて説明する。本実施形態では、局所集中酸化プロセスとして、例えばプラズマ酸化方法を用いた。具体的には、例えば１０〜３００Ｐａ程度の低圧において、酸素ガスを含む雰囲気内でマイクロ波を使ってプラズマを発生させることにより、酸素ラジカルと酸素イオンを発生させて、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分を局所集中的に酸化した。この場合、マイクロ波強度を５００〜５０００Ｗ程度に設定し、シリコン基板温度を室温〜８００℃程度に設定した。また、成膜レートを向上させる目的で、水素ガスと酸素ガスとを反応させて発生した酸化剤により酸化する方法を用いても良い。この場合には、酸素ガスと水素ガスの混合ガスの流量の０．０１〜３０％程度を水素ガス比と設定して、酸化処理することが好ましい。尚、局所集中酸化の酸化量（例えば第２のシリコン酸化膜１３のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分１３ａの膜厚や、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの側面に対応する部分１４ｂについて、どの程度の高さまで酸化消失させるかの高さ調整など）は、プラズマ酸化方法の処理条件によって任意に調整可能である。
さて、上記したようにして電極間絶縁膜９を形成した後は、図９に示すように、電極間絶縁膜９の上に、ＬＰ-ＣＶＤ法を用いて制御ゲート電極膜ＣＧとなるリンドープ多結晶シリコン層１０を例えば１００ｎｍ程度の厚さ形成する。これにより、電極間絶縁膜９のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分では、電極間絶縁膜９の第２のシリコン酸化膜１３が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に接する。そして、電極間絶縁膜９のうちの素子分離絶縁膜５の上面に対応する部分では、電極間絶縁膜９の第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に接する。また、電極間絶縁膜９のうちの浮遊ゲート電極膜ＦＧの側面に対応する部分では、電極間絶縁膜９の第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に接する。
次に、多結晶シリコン層１０上にＣＶＤ法によりＲＩＥのマスク膜としてのシリコン窒化膜２１（図１０参照）を形成する。続いて、シリコン窒化膜２１上に、前記第１のレジストマスクのパターンと直交するパターンを有する第２のレジストマスク（図示せず）を形成する。この後、第２のレジストマスクをマスクにしてＲＩＥ法によりマスク膜（シリコン窒化膜２１）、多結晶シリコン層（導電層）１０、電極間絶縁膜９、多結晶シリコン層８及びゲート絶縁膜７を順次エッチングし、電極分離用の溝１５を形成する（図１０参照）。これにより、浮遊ゲート電極膜ＦＧ（多結晶シリコン層８）、電極間絶縁膜９および制御ゲート電極膜ＣＧ（多結晶シリコン層１０）の積層ゲート構造が形成される。積層ゲート構造の幅寸法および積層ゲート構造間の間隔寸法は、いずれも５０ｎｍ程度である。
次いで、膜厚が例えば１０ｎｍ程度のゲート側壁膜（図示しない）を、熱酸化法およびＣＶＤ法により形成する。続いて、イオン注入法と熱アニールによりソース／ドレイン領域となる不純物拡散層６（図２（ｂ）参照）を形成する。次に、溝１５内にメモリセル間絶縁膜１６（図２（ｂ）参照）を形成したあと、平坦化し、落とし込む。更に、多結晶シリコン層１０の上部にニッケルシリサイド層を形成した後、図２（ｂ）に示すように、ライナー絶縁膜１７と層間絶縁膜１８を形成する。この後、公知の技術を用いて配線等（図示しない）を形成する。
以上のようにして、シリコン基板（半導体基板上）１上に形成されたゲート絶縁膜７と、ゲート絶縁膜７上に形成された浮遊ゲート電極膜ＦＧと、浮遊ゲート電極膜ＦＧ上に形成された電極間絶縁膜９と、電極間絶縁膜９上に形成された制御ゲート電極膜ＣＧと、浮遊ゲート電極膜ＦＧ下のチャネル領域を挟む不純物拡散層６とを備えた不揮発性半導体記憶装置が得られる。
このようにして得られた不揮発性半導体記憶装置の各メモリセルでは，シリコン基板１と制御ゲート電極膜ＣＧとの間に高電圧を印加することで、カップリング比に応じた電界がゲート絶縁膜７に印加され、ゲート絶縁膜７にトンネル電流が流れる。その結果、浮遊ゲート電極膜ＦＧの蓄積電荷量が変化して、メモリセルの閾値が変化し、データの書き込み或いは消去動作が行われる。実際の不揮発性半導体記憶装置では、複数のメモリセルがワード線方向及びビット線方向に配列されている。このような構成の不揮発性半導体記憶装置としては、例えば、直列接続された複数のメモリセルを選択トランジスタ間に設けた構成を有するＮＡＮＤ型フラッシュメモリ装置がある。
ここで、本実施形態の上記した構造の電極間絶縁膜９の作用効果について説明する。電極間絶縁膜９のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分では、電極間絶縁膜９の第２のシリコン酸化膜１３が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に直接接し、電極間絶縁膜９のうちの素子分離絶縁膜５の上面に対応する部分では、電極間絶縁膜９の第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に直接接する。このように構成したので、データの書き込み時には、浮遊ゲート電極膜ＦＧの頂部における電極間絶縁膜９の第２のシリコン酸化膜１３の膜厚が厚いことから（図１０参照）、電極間絶縁膜９のリーク電流を低減することができる。これと共に、電極間絶縁膜９のうちの素子分離絶縁膜５の上面に対応する部分では、電極間絶縁膜９の第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧに直接接することから（図９参照）、データの消去時には、制御ゲート電極膜ＣＧに接する第２のシリコン窒化膜１４がバリアとなるため、素子分離絶縁膜５の上面上の電極間絶縁膜９の第１のシリコン窒化膜１２中に電子が捕獲されることを抑制できる。このため、隣接セルの閾値変動（誤書き込み）を回避することができ、従って、書き込み特性を改善できる。
ところで、不揮発性半導体記憶装置においては、微細化により浮遊ゲート電極頂部の形状が曲率の大きい（曲がり具合がきつい）凸形状に形成された場合、データの書き込み時に電圧を印加すると、浮遊ゲート電極頂部で電界集中が発生し、電極間絶縁膜のリーク電流（高電界リーク）が増大する。また、浮遊ゲート電極頂部の形状が平面の場合であっても、エッジの部分で同様の問題が発生する。即ち、書き込み時に発生する電極間絶縁膜のリーク電流は、浮遊ゲート電極頂部のエッジ部分で増大する。
図１１は、電極間絶縁膜を構成する複数の絶縁膜のうちの制御ゲート電極に直接接する（または膜厚が１ｎｍ程度以下の薄いシリコン酸化膜を介在させて近接する）シリコン窒化膜の膜厚を変化させながら、電極間絶縁膜の浮遊ゲート電極側から制御ゲート電極側へ電子がリークする電流密度を測定した結果を示す特性図である。この図１１から、制御ゲート電極に（近）接するシリコン窒化膜を薄膜化することにより、高電界リークを低減できることがわかる。従って、本実施形態では、電極間絶縁膜９のうちの浮遊ゲート電極膜ＦＧの頂部に対応する部分では、電極間絶縁膜９のシリコン酸化膜１３が制御ゲート電極膜ＣＧ（多結晶シリコン層１０）に直接接する、即ち、制御ゲート電極膜ＣＧに接するシリコン窒化膜の膜厚を０とする（消失させる）ように構成したので、浮遊ゲート電極頂部での高電界リークを低減することができ、書き込み特性を改善できる。
しかし、単純に制御ゲート電極膜ＣＧに接するシリコン窒化膜を形成しないように構成すると、書き込み時の高電界リークは低減できるが、隣接セルの閾値変動(誤書き込み)が発生し易くなる。このような閾値変動が発生する理由は、制御ゲート電極膜ＣＧに接するシリコン窒化膜が形成されていないと、データの消去時に、電極間絶縁膜のうちのシリコン酸化膜に挟まれたシリコン窒化膜へのリーク電流が増加し、このシリコン窒化膜にトラップされる電子の量が増加するためである。
ここで、シリコン酸化膜、シリコン窒化膜、シリコン酸化膜を積層形成した構造において、更にその上に第２のシリコン窒化膜（制御ゲート電極に直接接し消去時は電子注入側となるシリコン窒化膜）を形成した構成の電極間絶縁膜について、消去時における電極間絶縁膜への電子トラップ量を測定した結果を、図１２に示す。この図１２において、棒グラフＡ１は第２のシリコン窒化膜を形成した構成、棒グラフＡ２は第２のシリコン窒化膜を薄膜化した構成、棒グラフＡ３は第２のシリコン窒化膜を消失させた構成である。図１２から、 第２のシリコン窒化膜を薄膜化していくと、電子トラップ量が増加することがわかる。このようになる理由は、消去時に電界が電極間絶縁膜に印加された際に、シリコン酸化膜よりも誘電率が高い第２のシリコン窒化膜が薄膜化することに伴い、電子が直接トンネルする距離が減少し、シリコン酸化膜に挟まれたシリコン窒化膜へリークするトンネル電流が増加することから、シリコン酸化膜に挟まれたシリコン窒化膜にトラップされる電子量が増加するものと考えている。
そして、シリコン窒化膜にトラップされる電子も、浮遊ゲート電極に書き込まれる電子と共に、書き込み特性に寄与する。このため、さらなる素子分離溝幅の縮小が進められると、素子分離絶縁膜上のシリコン窒化膜に溜まる電子が、隣接セルの書き込み閾値を変動させ、誤書き込みを発生させてしまう。
これに対して、本実施形態では、電極間絶縁膜９のうちの浮遊ゲート電極頂部上では、第２のシリコン酸化膜１３が制御ゲート電極膜ＣＧに接し、素子分離絶縁膜５の上面上では、第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧに接する構造とした。これにより、データの消去時には、素子分離絶縁膜５の上面上の電極間絶縁膜９に電子が捕獲されることを抑制しつつ、データの書き込み時には、浮遊ゲート電極頂部における電極間絶縁膜９のリーク電流を低減することができる。この結果、本実施形態によれば、隣接セルの閾値変動（誤書き込み）を抑制しつつ、書き込み特性を改善することができる。
更に、本実施形態によれば、電極間絶縁膜９の第２のシリコン窒化膜１４を、浮遊ゲート電極頂部で消失させ、素子分離絶縁膜５上で残すように構成した後、メモリセルを形成する工程（図１０参照）まで実行し、その後、後酸化を行うと、電極間絶縁膜９のうちの最上部および最下部にシリコン窒化膜がないシリコン酸化膜の端部には、バーズビークが選択的に形成されることがある。具体的には、浮遊ゲート電極頂部（上面）においては、電極間絶縁膜９の最上部の第２のシリコン窒化膜１４が消失しているため、バーズビークが形成されて第２のシリコン酸化膜１３の膜厚が厚くなり、浮遊ゲート電極側面においては、第２のシリコン窒化膜１４が残っているので、バーズビークが形成されず、第２のシリコン酸化膜１３の膜厚は薄いままとなる。このような構成の場合、データの書き込み時には、電界集中が発生する浮遊ゲート電極頂部の電極間絶縁膜９を厚膜化させて電界を緩和することができるため、高電界リークを低減できる。
（その他の実施形態）
以上説明した第１実施形態に加えて以下のような構成を採用しても良い。
第１実施形態では、電極間絶縁膜９の第２のシリコン窒化膜１４を浮遊ゲート電極頂部で消失させるように構成したが、これに代えて、第２のシリコン窒化膜１４の膜厚を、浮遊ゲート電極頂部で薄くし、素子分離絶縁膜５の上面上で厚くするように構成しても良く、このように構成した場合も、第１実施形態とほぼ同様の効果が得られる。即ち、上記構成の場合、浮遊ゲート電極頂部では、制御ゲート電極膜ＣＧに接する第２のシリコン窒化膜１４の膜厚が薄いので、図１１に示すように、データの書き込み時の高電界リークを低減でき、書き込み特性を改善できる。そして、素子分離絶縁膜５の上面上では、膜厚が厚い第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧに接するから、データの消去時には第２のシリコン窒化膜１４がバリアとなり第１、第２のシリコン酸化膜１１、１３に挟まれた第１のシリコン窒化膜１２にトラップされる電子を減少させることができ（図１２参照）、隣接セルの閾値変動（誤書き込み）を抑制できる。
以上説明した第１実施形態に加えて以下のような構成を採用しても良い。
第１実施形態では、電極間絶縁膜９の第２のシリコン窒化膜１４を浮遊ゲート電極頂部で消失させるように構成したが、これに代えて、第２のシリコン窒化膜１４の膜厚を、浮遊ゲート電極頂部で薄くし、素子分離絶縁膜５の上面上で厚くするように構成しても良く、このように構成した場合も、第１実施形態とほぼ同様の効果が得られる。即ち、上記構成の場合、浮遊ゲート電極頂部では、制御ゲート電極膜ＣＧに接する第２のシリコン窒化膜１４の膜厚が薄いので、図１１に示すように、データの書き込み時の高電界リークを低減でき、書き込み特性を改善できる。そして、素子分離絶縁膜５の上面上では、膜厚が厚い第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧに接するから、データの消去時には第２のシリコン窒化膜１４がバリアとなり第１、第２のシリコン酸化膜１１、１３に挟まれた第１のシリコン窒化膜１２にトラップされる電子を減少させることができ（図１２参照）、隣接セルの閾値変動（誤書き込み）を抑制できる。
ここで、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの上面上の部分の膜厚を選択的に薄くした構造を形成する方法について簡単に説明する。この場合、好ましくは第２のシリコン窒化膜１４を、ＬＰ−ＣＶＤ法等の堆積シリコン窒化膜を形成する方法（後述する）を用いて形成する。この後、第２のシリコン窒化膜１４のうちの浮遊ゲート電極膜ＦＧの頂部（上面）に対応する部分を局所集中的に酸化することで、第２のシリコン窒化膜１４の膜厚を、浮遊ゲート電極頂部で薄くし、素子分離絶縁膜５の上面上で厚くする。このとき、浮遊ゲート電極膜ＦＧの頂部では、膜厚を薄くした第２のシリコン窒化膜１４の上にシリコン酸化膜が形成されるので、ウエットエッチング等により第２のシリコン窒化膜１４上のシリコン酸化膜を除去する。このようにして電極間絶縁膜９を形成した後は、第１実施形態と同様にして、電極間絶縁膜９の上に導電層（制御ゲート電極膜ＣＧ）１０を形成する。これにより、第２のシリコン窒化膜１４が制御ゲート電極膜ＣＧに接すると共に、浮遊ゲート電極頂部において第２のシリコン窒化膜１４の膜厚が薄く、素子分離絶縁膜５の上面上において第２のシリコン窒化膜１４の膜厚が厚く構成された構造が形成される。
また、第１実施形態では、第２のシリコン窒化膜１４を浮遊ゲート電極頂部で消失させ、且つ、第２のシリコン窒化膜１４のうちの浮遊ゲート電極側面に対応する部分は消失させないで残し、浮遊ゲート電極側面上の第１のシリコン窒化膜１２にトラップされる電子量を低減することで、隣接セルの閾値変動（誤書き込み）を抑制するように構成した。これに対し、浮遊ゲート電極側面上においても高電界リークを抑制することが要求されるデバイスの場合には、第２のシリコン窒化膜１４のうちの浮遊ゲート電極側面に対応する部分も消失させるように構成することが好ましい。
また、第２のシリコン窒化膜１４のうちの浮遊ゲート電極側面に対応する部分について、残す部分の高さ位置を高低調整するように構成しても良い。具体的には、浮遊ゲート電極側面上において、第１のシリコン窒化膜１２にトラップされる電子量の低減に対するデバイス上の要求の程度が、高電界リークの抑制に対するデバイス上の要求の程度よりも大きい場合には、上記残す部分の高さ位置を高くし、反対に、高電界リークの抑制に対するデバイス上の要求の程度が、第１のシリコン窒化膜１２にトラップされる電子量の低減に対するデバイス上の要求の程度よりも大きい場合には、上記残す部分の高さ位置を低くするように調整することが好ましい。
さらに、第１実施形態では、第２のシリコン窒化膜１４の下部に、シリコン窒化膜１２を２層の第１、第２のシリコン酸化膜１１、１３で挟んだ積層構造を形成したが、これに代えて、シリコン窒化膜よりも誘電率が高い高誘電率膜（例えばアルミナや酸化ハフニウム等）を２層のシリコン酸化膜で挟んだ積層構造を形成しても良い。また、高誘電率膜とシリコン酸化膜の積層構造、即ち、素子分離絶縁膜５の上面上で素子分離絶縁膜（シリコン酸化膜）５とシリコン酸化膜とで高誘電率膜を挟んだ構造を形成しても良い。このように構成した場合も、第２のシリコン窒化膜１４を、浮遊ゲート電極頂部で消失させ（または膜厚を薄くし）、素子分離絶縁膜５の上面上で残すように構成すれば、データの書き込み時に高電界リークを低減でき、データの消去時にシリコン酸化膜で挟まれた高誘電率膜にトラップされる電子量を低減することができる。
また、第１実施形態の場合、浮遊ゲート電極側面および素子分離絶縁膜５の上面上においては、電極間絶縁膜９の第２のシリコン窒化膜１４上に制御ゲート電極膜ＣＧを直接接するように形成したが、このように構成することで、固定電荷の増加に伴う閾値の変動や、界面準位の増加などがデバイス上許容し難い場合には、第２のシリコン窒化膜１４上に界面特性を調整する目的でシリコン酸化膜を１ｎｍ以下程度の膜厚で形成しても良い。尚、この１ｎｍ以下程度の膜厚のシリコン酸化膜は、局所集中酸化時（条件によっては）形成されるシリコン酸化膜であっても良い。
さらに、第１実施形態では、電極間絶縁膜９として、第１のシリコン酸化膜１１／第１のシリコン窒化膜１２／第２のシリコン酸化膜１３／第２のシリコン窒化膜１４の積層構造の膜、即ち、いわゆるＯＮＯＮ膜を用いたが、これに限られるものではなく、例えば第１のシリコン酸化膜１１の下面にシリコン窒化膜を形成したＮＯＮＯＮ積層構造の膜を用いても良いし、また、シリコン窒化膜／シリコン酸化膜／高誘電率膜／シリコン酸化膜／シリコン窒化膜の積層構造の膜を用いても良い。
また、第１実施形態では、電極間絶縁膜９の第１、第２のシリコン酸化膜１１、１３や第１のシリコン窒化膜１２の形成方法としてＬＰ-ＣＶＤ法を用いたが、これに限られるものではなく、例えばＡＬＤ（atomic layer deposition）法や酸化等を用いて第１、第２のシリコン酸化膜１１、１３を形成しても良いし、また、ラジカル窒化法やＡＬＤ法等を用いて第１のシリコン窒化膜１２を形成しても良い。
更に、第１実施形態では、電極間絶縁膜９の第２のシリコン窒化膜１４の形成方法としてラジカル窒化法を用いたが、これに代えて、ＬＰ−ＣＶＤ法やＡＬＤ法を用いても良い。Ｓｉ原料としては、ジシラン、ＤＣＳ（Dichlorosilane、ＳｉＨ2Ｃｌ2）、ＨＣＤ（Hexachloro Disilane、Ｓｉ2Ｃｌ6）等の無機材料や、Ｓｉにアミノ基を結合させた有機Ｓｉソースを用い、Ｎ原料としては、ＮＨ3やラジカル窒素等を用いて窒化膜を堆積させることができる。このような堆積シリコン窒化膜を形成する方法を用いる場合には、ラジカル窒化法を用いる場合に比べて、局所集中酸化によって、浮遊ゲート電極側面や素子分離絶縁膜５の上面においても堆積シリコン窒化膜が酸化され易くなり、（条件によっては）電極間絶縁膜９の最上部に薄膜のシリコン酸化膜が形成されることもある。このシリコン酸化膜は、膜厚が１ｎｍ以下程度であればデバイスに対して大きな影響はないが、カップリング等の問題で、デバイス上許容し難い場合には、ウエットエッチング等の等方性エッチングを用いて上記薄膜のシリコン酸化膜を除去するように構成しても良い。
また、第１実施形態では、局所集中酸化処理法として、プラズマ酸化方法を用いたが、永久磁石を用いて、永久磁石の磁力線とＲＦ電極に印加した高周波電界との相互作用により発生したプラズマを利用して、酸化処理する方法も適用可能である。更に、局所集中酸化処理法は、ラジカル酸化法に限定されるものではなく、局所集中性をもった酸化処理法であれば、同様の効果が得られる。更にまた、酸化処理回数に制限は無く、浮遊ゲート電極頂部において第２のシリコン窒化膜１４が所望の膜厚（消失または所望の薄膜）となる範囲で酸化処理回数や酸化量を調整すれば良い。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、１はシリコン基板、２は素子分離領域、３は活性領域、４は素子分離溝、５は素子分離絶縁膜、７はゲート絶縁膜、８は多結晶シリコン層、９は電極間絶縁膜、１０は導電層、１１は第１のシリコン酸化膜、１２は第１のシリコン窒化膜、１３は第２のシリコン酸化膜、１４は第２のシリコン窒化膜である。
Claims (5)
- 半導体基板と、
前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、
前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、
前記電極間絶縁膜上に形成された制御電極層とを備え、
前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、
前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を消失させたことを特徴とする半導体装置。 - 半導体基板と、
前記半導体基板における素子分離絶縁膜により区画された活性領域上にゲート絶縁膜を介して形成された電荷蓄積層と、
前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に形成された電極間絶縁膜と、
前記電極間絶縁膜上に形成された制御電極層とを備え、
前記電極間絶縁膜は、シリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造及び前記積層構造と前記制御電極層の間に形成された第２のシリコン窒化膜を有し、
前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分の膜厚を選択的に薄くしたことを特徴とする半導体装置。 - 前記第２のシリコン窒化膜と前記制御電極層との間に膜厚が１ｎｍ以下のシリコン酸化膜を含むように構成したことを特徴とする請求項１または２記載の半導体装置。
- 半導体基板上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に電荷蓄積層を形成する工程と、
前記半導体基板、前記ゲート絶縁膜および前記電荷蓄積層に素子分離溝を形成する工程と、
前記電荷蓄積層の上面及び側面上部を露出させつつ、前記素子分離溝に素子分離絶縁膜を埋め込む工程と、
前記素子分離絶縁膜の上面、前記電荷蓄積層の側面及び前記電荷蓄積層の上面に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御電極層を形成する工程とを備え、
前記電極間絶縁膜を形成する工程は、少なくともシリコン窒化膜もしくは高誘電率膜を２層のシリコン酸化膜で挟んだ積層構造または高誘電率膜とシリコン酸化膜の積層構造を含む膜を形成した後、前記積層構造の上に第２のシリコン窒化膜を形成し、前記第２のシリコン窒化膜のうちの前記電荷蓄積層の上面上の部分を局所集中酸化することを特徴とする半導体装置の製造方法。 - 前記第２のシリコン窒化膜を局所集中酸化した後、前記電極間絶縁膜のうちの前記電荷蓄積層の側面上または素子分離絶縁膜の上面上の部分の最上部に形成されたシリコン酸化膜を等方性エッチングにより除去することを特徴とする請求項４記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011204561A JP2013065777A (ja) | 2011-09-20 | 2011-09-20 | 半導体装置および半導体装置の製造方法 |
| US13/423,664 US8791521B2 (en) | 2011-09-20 | 2012-03-19 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011204561A JP2013065777A (ja) | 2011-09-20 | 2011-09-20 | 半導体装置および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2013065777A true JP2013065777A (ja) | 2013-04-11 |
Family
ID=47879843
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011204561A Pending JP2013065777A (ja) | 2011-09-20 | 2011-09-20 | 半導体装置および半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8791521B2 (ja) |
| JP (1) | JP2013065777A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056444A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
| JP2020522130A (ja) * | 2017-05-31 | 2020-07-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120085360A (ko) * | 2011-01-24 | 2012-08-01 | 삼성전자주식회사 | 게이트 구조물, 게이트 구조물 형성 방법 및 이를 이용한 반도체 소자 제조 방법 |
| JP6711642B2 (ja) * | 2015-02-25 | 2020-06-17 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| CN106972021B (zh) * | 2016-01-12 | 2019-12-13 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制作方法、电子装置 |
| US10950498B2 (en) * | 2017-05-31 | 2021-03-16 | Applied Materials, Inc. | Selective and self-limiting tungsten etch process |
| CN108831884A (zh) * | 2018-06-08 | 2018-11-16 | 长鑫存储技术有限公司 | 存储器结构及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305668A (ja) * | 2006-05-09 | 2007-11-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008078317A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2008098510A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010147241A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4575320B2 (ja) * | 2006-03-15 | 2010-11-04 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2009076635A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2009076637A (ja) * | 2007-09-20 | 2009-04-09 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2009152498A (ja) * | 2007-12-21 | 2009-07-09 | Toshiba Corp | 不揮発性半導体メモリ |
| JP5361328B2 (ja) | 2008-10-27 | 2013-12-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JP2010283127A (ja) | 2009-06-04 | 2010-12-16 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2011
- 2011-09-20 JP JP2011204561A patent/JP2013065777A/ja active Pending
-
2012
- 2012-03-19 US US13/423,664 patent/US8791521B2/en not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007305668A (ja) * | 2006-05-09 | 2007-11-22 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2008078317A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 不揮発性半導体メモリ |
| JP2008098510A (ja) * | 2006-10-13 | 2008-04-24 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010147241A (ja) * | 2008-12-18 | 2010-07-01 | Toshiba Corp | 不揮発性半導体記憶装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015056444A (ja) * | 2013-09-10 | 2015-03-23 | 株式会社東芝 | 不揮発性記憶装置およびその製造方法 |
| US12010843B2 (en) | 2013-09-10 | 2024-06-11 | Kioxia Corporation | Non-volatile storage device |
| JP2020522130A (ja) * | 2017-05-31 | 2020-07-27 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | ３ｄ−ｎａｎｄデバイスでのワードライン分離のための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20130069135A1 (en) | 2013-03-21 |
| US8791521B2 (en) | 2014-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5361328B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP5498011B2 (ja) | 不揮発性半導体記憶装置 | |
| KR101294495B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20190027609A1 (en) | Nonvolatile semiconductor storage device and method for manufacturing the same | |
| US9029935B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP2004281662A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2013065777A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008010480A (ja) | 半導体装置およびその製造方法 | |
| JP2010283127A (ja) | 半導体装置およびその製造方法 | |
| JP2013201185A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2013131606A (ja) | 半導体装置 | |
| JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
| US8471326B2 (en) | Semiconductor memory device and manufacturing method of semiconductor memory device | |
| JP5132330B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US8941168B2 (en) | Semiconductor device including a multilayered interelectrode insulating film | |
| US9048328B2 (en) | Semiconductor device having plural memory cells with cavities formed therein, and method of manufacturing the same | |
| JP2009076635A (ja) | 半導体装置およびその製造方法 | |
| US8723245B2 (en) | Nonvolatile memory device | |
| JP2011124321A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP2012204488A (ja) | 半導体装置の製造方法 | |
| KR101194185B1 (ko) | 비휘발성 메모리 소자의 제조 방법 | |
| JP2010021186A (ja) | 半導体装置及びその製造方法 | |
| JP2013058678A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2008153672A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |