JP2012199313A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2012199313A JP2012199313A JP2011061353A JP2011061353A JP2012199313A JP 2012199313 A JP2012199313 A JP 2012199313A JP 2011061353 A JP2011061353 A JP 2011061353A JP 2011061353 A JP2011061353 A JP 2011061353A JP 2012199313 A JP2012199313 A JP 2012199313A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- transistor
- memory
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000002955 isolation Methods 0.000 claims abstract description 44
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000013500 data storage Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 12
- 238000009792 diffusion process Methods 0.000 description 10
- 238000004519 manufacturing process Methods 0.000 description 10
- 239000011229 interlayer Substances 0.000 description 9
- 101000949825 Homo sapiens Meiotic recombination protein DMC1/LIM15 homolog Proteins 0.000 description 7
- 101001046894 Homo sapiens Protein HID1 Proteins 0.000 description 7
- 102100022877 Protein HID1 Human genes 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 5
- 238000010168 coupling process Methods 0.000 description 5
- 238000005859 coupling reaction Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 1
- 229910021334 nickel silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- -1 tungsten nitride Chemical class 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】メモリストリングと選択トランジスタとの間にダミーメモリトランジスタを接続された不揮発性半導体記憶装置における適正な動作を担保する。
【解決手段】素子分離絶縁膜は、第１領域においては第１の高さを有する一方、第２領域においては第１の高さよりも高い第２の高さを有する。ダミーメモリトランジスタのメモリストリング側の第１の端部に隣接する素子分離絶縁膜は前述の第１の領域に形成され、ダミーメモリトランジスタの選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は前述の第２の領域に形成されている。
【選択図】図４
【解決手段】素子分離絶縁膜は、第１領域においては第１の高さを有する一方、第２領域においては第１の高さよりも高い第２の高さを有する。ダミーメモリトランジスタのメモリストリング側の第１の端部に隣接する素子分離絶縁膜は前述の第１の領域に形成され、ダミーメモリトランジスタの選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は前述の第２の領域に形成されている。
【選択図】図４
Description
本明細書に記載の実施の形態は、不揮発性半導体記憶装置に関する。
近年、ＮＡＮＤ型フラッシュメモリ等の半導体記憶装置は、多くの電子機器に搭載されている。こうした電子機器の多機能化の要請により、半導体記憶装置は記憶容量の大容量化を要求され、それに伴い、記憶素子の微細化が要求されている。
ＮＡＮＤ型フラッシュメモリでは通常、浮遊ゲートと制御ゲートが積層されたＭＯＳＦＥＴ構造のメモリトランジスタが用いられる。ＮＡＮＤ型フラッシュメモリでは、この様なメモリトランジスタが複数個直列接続されてＮＡＮＤセルユニットが構成される。ＮＡＮＤセルユニットの一端は、選択トランジスタを介してビット線に、他端は同様に選択トランジスタを介してソース線に接続される。
微細化の進展に対応して、メモリストリングと選択トランジスタとの間に、ダミーメモリトランジスタを接続したＮＡＮＤ型フラッシュメモリが知られている。ダミーメモリトランジスタは、通常のメモリトランジスタと略同一の構造を有しているが、データ記憶には用いられない。
以下に記載の実施の形態は、メモリストリングと選択トランジスタとの間にダミーメモリトランジスタを接続された不揮発性半導体記憶装置における適正な動作を担保することを可能にするものである。
以下に説明する実施の形態の不揮発性半導体装置は第１領域および第２領域を有する半導体層を備える。素子形成領域は、半導体層中に形成され、直列接続された複数のメモリトランジスタからなるメモリストリング、前記メモリストリングの一端に接続されデータ記憶には用いられないダミーメモリトランジスタ、前記ダミーメモリトランジスタを介して前記メモリストリングに一端を接続される選択トランジスタが形成される。素子分離絶縁膜は、半導体層上に形成され、素子形成領域を囲み、第１領域においては第１の高さを有する一方、第２領域においては第１の高さよりも高い第２の高さを有する。ダミーメモリトランジスタのメモリストリング側の第１の端部に隣接する素子分離絶縁膜は第１領域に形成される。一方、ダミーメモリトランジスタの選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は第２領域に形成されている。
次に、本発明の実施の形態を、図面を参照して詳細に説明する。
［第１の実施の形態］
図１は、第１の実施の形態によるＮＡＮＤ型フラッシュメモリのメモリセルアレイの概略レイアウトを示している。ワード線（ＷＬ）１３とビット線（ＢＬ）２５とが互いに交差して配設され、それらの各交差部にメモリトランジスタ（メモリセル）ＭＣが形成される。
図１は、第１の実施の形態によるＮＡＮＤ型フラッシュメモリのメモリセルアレイの概略レイアウトを示している。ワード線（ＷＬ）１３とビット線（ＢＬ）２５とが互いに交差して配設され、それらの各交差部にメモリトランジスタ（メモリセル）ＭＣが形成される。
メモリトランジスタＭＣは、ビット線方向に直列接続されて配列され、隣接するメモリトランジスタＭＣは、ソース・ドレイン拡散層（図３の参照番号１５）を共有している。ビット線ＢＬ方向に並ぶ複数のメモリトランジスタＭＣは、このソース・ドレイン拡散層により接続されることによりメモリストリングＭＳを構成する。
メモリストリングＭＳの一端は、ダミーメモリトランジスタ（ダミーメモリセル）ＤＭＣ、及びドレイン側選択トランジスタＳＧ１を介してビット線ＢＬに接続される。ビット線ＢＬとドレイン側選択トランジスタＳＧ１とは、コンタクト２２、２４を介して接続される。ダミーメモリトランジスタＤＭＣは、データ記憶に用いられる通常のメモリトランジスタＭＣと略同一の構造を有しているが、データ記憶には用いられない。すなわち、データ書き込み動作において、選択されたメモリトランジスタＭＣに与えられるような電圧は、ダミーメモリトランジスタＤＭＣには印加されない。ダミーメモリトランジスタＤＭＣの制御ゲートには、ダミーワード線ＤＷＬが接続されている。
また、ＮＡＮＤセルユニットの他端は、同様にダミートランジスタＤＭＣ及びソース側選択トランジスタＳＧ２を介して、図示しないソース線ＳＬに接続される。ソース線ＳＬとソース側選択トランジスタＳＧ２とは、ソース側コンタクト３３を介して接続される。
ドレイン側選択トランジスタＳＧ１のゲートは、ワード線ＷＬと平行に配設されたドレイン側選択ゲート線（ＳＧＤ）１３Ａに接続される。また、ソース側選択トランジスタＳＧ２のゲートは、ワード線ＷＬと平行に配設されたソース側選択ゲート線（ＳＧＳ）１３Ｂに接続される。ここで、ワード線が延びる方向をワード線方向と、ビット線ＢＬが延びる方向をビット線方向と定義する。一例として、ビット線方向におけるダミーワード線ＤＷＬと選択ゲート線ＳＧＤ又はＳＧＳとの間の距離Ｘは、ワード線ＷＬ間又はワード線ＷＬとダミーワード線ＤＷＬの距離Ｘ’よりも広く設定されている。勿論、Ｘ＝Ｘ’であっても構わない。また、ワード線ＷＬ間の距離よりも、ワード線ＷＬとダミーワード線ＤＷＬとの間の距離を大きくするようにしてもよい。
図２Ａは、図１のワード線ＷＬに沿ったＩ−Ｉ′断面図であり、図２Ｂは、図１のダミーワード線ＷＬの選択トランジスタＳＧ１側の端部に沿ったＸ−Ｘ’断面図であり、図３は同じくビット線ＢＬに沿ったＩＩ−ＩＩ′断面図である。図２Ａに示すように、ｐ型シリコン基板１００上のセルアレイ領域には、ｎ型ウェル１、ｐ型ウェル２が形成されている。このｐ型ウェル２には、等間隔にトレンチ３が形成されており、このトレンチ３には素子分離絶縁膜４が形成されている。この素子分離絶縁膜４に挟まれたｐ型ウェル２には、メモリトランジスタＭＣが形成される。すなわち、素子分離絶縁膜４に挟まれたｐ型ウェル２は、メモリトランジスタＭＣが形成される素子形成領域２Ａとして機能する。同様に、図２Ｂに示すように、素子分離絶縁膜４に挟まれたｐ型ウェル２は、データ記憶には用いられないダミーメモリトランジスタＤＭＣが形成される素子形成領域２Ａとして機能する。図示しないが、選択トランジスタＳＧ１、ＳＧ２においても同様である。
図２Ａにおいて、素子分離絶縁膜４の上面の位置ｈ’は、浮遊ゲート１１の上面の位置よりも低くされている（換言すれば、メモリトランジスタＭＣの浮遊ゲート１１の上面は、位置ｈ’よりも高い位置にされている）。これにより、制御ゲート１３と浮遊ゲート１１の対向面積が大きくなり、カップリング比を向上させることができる。
図２Ａにおいて、素子分離絶縁膜４の上面の位置ｈ’は、浮遊ゲート１１の上面の位置よりも低くされている（換言すれば、メモリトランジスタＭＣの浮遊ゲート１１の上面は、位置ｈ’よりも高い位置にされている）。これにより、制御ゲート１３と浮遊ゲート１１の対向面積が大きくなり、カップリング比を向上させることができる。
一方、図２Ｂに示すように、Ｘ−Ｘ’断面、すなわちダミーメモリトランジスタＤＭＣの選択トランジスタＳＧ１側の端部とその近傍（少なくとも端部）では、素子分離絶縁膜４の上面の位置ｈは、浮遊ゲート１１の上面の位置と略同一とされている。
次に、図３を参照してメモリトランジスタＭＣ、及びメモリストリングＭＳの構成を説明する。素子形成領域２Ａ（チャネル領域）にトンネル酸化膜１０を介して多結晶シリコン膜からなる浮遊ゲート１１が形成され、浮遊ゲート１１上にゲート間絶縁膜１２（例：ＯＮＯ膜）を介して制御ゲート１３が形成されている。制御ゲート１３は、多結晶シリコン膜１３ａと、例えば、タングステン、タングステンナイトライド、タングステンシリサイド、ニッケルシリサイド、コバルトシリサイトなどの金属膜１３ｂの積層膜により形成される。制御ゲート１３は、ワード線方向に連続的にパターニングされて、ワード線ＷＬとなる。なお、選択トランジスタＳＧ１の領域でも、同一の浮遊ゲート１１、制御ゲート１３が形成されている。すなわち、選択トランジスタＳＧ１は、浮遊ゲート１１と同層に形成されたゲート電極、制御ゲート１３と同層に形成されたゲート電極、及びこれらのゲート電極に挟まれたゲート間絶縁膜を有している。ただし、選択トランジスタＳＧ１では、ゲート間絶縁膜１２がエッチングにより除去されて開口（貫通孔）ＥＩが形成され、この開口ＥＩに埋められた導電層（例えば、制御ゲート１３の形成時、又はそれとは別の工程で埋め込まれる多結晶シリコン膜等の導電膜）を介して浮遊ゲート１１と制御ゲート１３が短絡状態とされている。図３では図示を省略しているが、選択トランジスタＳＧ２も同様の構成を有している。
制御ゲート１３と浮遊ゲート１１は、シリコン窒化膜（ＳｉＮ膜）１４をマスクとして同時にパターニングされ、これをマスクとしてｎ型不純物イオンの注入を行って、ｎ型のソース・ドレイン拡散領域１５が形成される。拡散領域１５は、隣接するメモリトランジスタで共有されて、複数のメモリトランジスタＭＣが直列接続されたメモリストリングＭＳが形成される。メモリストリングＭＳの両端には、拡散領域１５を介して直列接続されたダミーメモリトランジスタＤＭＣが形成される。さらに、これらのダミーメモリトランジスタＤＭＣの両端に選択トランジスタＳＧ１、ＳＧ２が接続されてＮＡＮＤセルユニットが形成される。この選択トランジスタＳＧ１、ＳＧ２のメモリトランジスタ側と反対側のｎ型の素子形成領域２Ａ表面にはドレインコンタクト拡散領域１５'が形成される。ドレインコンタクト拡散領域１５'上に、コンタクトプラグ２１が形成される。
また、複数の浮遊ゲート１１、制御ゲート１３間は、層間絶縁膜１６により埋め込まれ、更にメモリストリングを覆うようにＳｉＮ膜１７が堆積される。
メモリセルアレイ上は、層間絶縁膜２０で覆われる。この層間絶縁膜２０にコンタクトプラグ２１と第１層メタルの、例えば、タングステンなどの配線２２が埋め込まれる。コンタクトプラグ２１の底面はｎ型のドレインコンタクト拡散領域１５'に接続されている。この層間絶縁膜２０上に、更に層間絶縁膜２３が積層される。この層間絶縁膜２３にコンタクトプラグ２４が埋め込まれ、この上に例えば、Ａｌ膜またはＣｕ膜などのビット線（ＢＬ）２５が形成される。図３では、ビット線側のコンタクト部のみ示しており、配線２２はビット線のための中継配線となるが、ソース線ＳＬは配線２２と同じ膜で形成される。
ビット線２５上には、パシベーション膜として、シリコン酸化膜２６、プラズマＣＶＤによるＳｉＮ膜２７及びポリイミド膜２８が堆積されている。なお、図３中の破線Ｂ４は、後述するＩＩＩ−ＩＩＩ’断面における層間絶縁膜４の表面位置を示している。
図４は、図１におけるＩＩＩ−ＩＩＩ′断面図である。このＩＩＩ−ＩＩＩ′断面では、ゲート間絶縁膜１２、制御ゲート１３となる多結晶シリコン膜１３ａとシリサイド膜１３ｂ、シリコン窒化膜１４が、ＩＩ−ＩＩ’断面から連続して、図４における紙面垂直方向に延びるように形成されている。領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図４参照）。すなわち、この領域Ｐ１８では、後述するように、マスクＭが形成されることにより、素子分離絶縁膜４のエッチバックがなされない。
このように、領域Ｐ１７では、素子分離絶縁膜４の表面の位置が位置ｈ’とされている。この位置ｈ’は、図２に示すように、浮遊ゲート１１の上面の位置よりも低い位置にある。このような構成により、制御ゲート１３と浮遊ゲート１１との間の対向面積が大きくなり、メモリトランジスタＭＣのカップリング比を大きくすることができる。
領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ上に存在する。すなわち、ダミーメモリトランジスタＤＭＣのメモリストリングＭＳ側の端部と、ダミーメモリトランジスタＤＭＣの選択トランジスタＳＧ１の端部との間の位置に、領域Ｐ１７とＰ１８の境界が存在する。換言すれば、素子分離絶縁膜４は、ダミーメモリトランジスタＤＭＣのＩＩＩ−ＩＩＩ’断面に沿った２つの端部の間の位置において、その高さが変化するように構成されている。なお、図３及び図４では図示を省略しているが、素子分離絶縁膜４は、ソース側選択トランジスタＳＧ２側のダミーメモリトランジスタＤＭＣにおいても、同様にその高さが変化するように構成されている。
次に、第１の実施の形態の半導体記憶装置の製造工程を、図５〜図１０を参照して説明する。図５、図６、図８、図１０は、この製造工程における各ステップにおける図１のＩ−Ｉ´断面の形状を示している。図７は、ボロン注入を行う場合におけるマスクＭの形成位置を示している。図９はこの製造工程における各ステップにおける図１のＩＩＩ−ＩＩＩ´断面の形状を示している。
まず、図５に示すように、メモリトランジスタＭＣが形成される領域のｐ型シリコン基板１００上に、ｎ型ウェル１を形成し、更にその上にｐ型ウェル２を形成する。さらにこのｐ型ウェル２上に、トンネル酸化膜１０となる酸化膜１０´を熱酸化により形成する。その後、浮遊ゲート１１となる導電膜１１´（ポリシリコン膜）、及び絶縁膜３１を順に堆積する。なお、この段階ではチャネル部分に不純物を形成するためのイオン注入は行わない。
続いて、図６に示すように、絶縁膜３１上にレジストを形成し、このレジストを、フォトリソグラフィ技術を用いて素子分離絶縁膜４の形状に合わせてパターニングし、次いでこのパターニングされたレジストをマスクとした反応性イオンエッチング（ＲＩＥ）を実行して、絶縁膜３１、導電膜１１´、酸化膜１０´、及びｐ型シリコン基板１００をエッチングする。その結果、絶縁膜３１の表面からｐ型シリコン基板１００中のｐ型ウェル２に達するトレンチ３が複数形成される。なお、このトレンチ３を形成する工程は、いわゆる側壁加工プロセスを使用しても良い。複数のトレンチ３に挟まれたｐ型ウェル２の領域が、前述の素子形成領域２Ａとなる。素子形成領域２Ａは、図６の紙面垂直方向を長手方向（換言すれば、ビット線ＢＬの長手方向）として形成される。
続いて、レジストを酸化雰囲気でのアッシングにより剥離した後、このトレンチ３を埋めるように、シリコン基板１００上の全面に例えばＴＥＯＳ膜を堆積させる。その後、絶縁膜３１をマスクとしてエッチバック処理を行って、トレンチ内３にのみ素子分離絶縁膜４を形成する。この際、素子分離絶縁膜４の上面は導電膜１１’の上面とほぼ等しくする。
その後、絶縁膜３１を除去した後、図７に示すように、メモリストリングＭＳ、及びダミーメモリトランジスタＤＭＣのメモリストリングＭＳ側の半分を除く領域をレジストＭにより覆う。レジストＭで覆われる領域は、図３、４に示した領域Ｐ１８に相当し、レジストＭで覆われない領域は図３、４に示した領域Ｐ１７に相当する。図７は、レジストＭの形成位置を理解し易くするため、ワード線１３、選択ゲート線１３Ａは一点鎖線で、コンタクト２２、２４は実線で図示している。実際には、これらの配線はレジストＭを形成する段階では存在していない。図示は省略するが、周辺回路が形成される周辺回路形成領域もレジストＭで覆われている。
その後、図８、図９に示すように、領域Ｐ１７における素子分離絶縁膜４をフォトリソグラフィ及びＲＩＥ等を用いてエッチバック処理して、その上面を導電膜１１’の上面よりも下方に位置させる。その結果、領域Ｐ１８における素子分離絶縁膜４の上面の位置ｈは、領域Ｐ１７における素子分離絶縁膜４の上面の位置ｈ’より高くなる。
その後、図１０に示すように、導電層１１´の上面に、ゲート間絶縁膜１２となるＯＮＯ膜１２´（第１のシリコン酸化膜、シリコン窒化膜、及び第２のシリコン酸化膜の積層膜）を形成し、さらにその上に制御ゲート１３となる多結晶シリコン膜と金属膜の積層膜１３´を形成する。
次に、導電層１１´、ＯＮＯ膜１２´及び積層膜１３をワード線ＷＬ及び選択ゲート線ＳＧＤ、ＳＧＳの形状に加工する（ゲート電極加工）。更に、ワード線ＷＬ及び選択ゲート線ＳＧＤ、ＳＧＳをマスクとしてイオンインプランテーションを行うことにより、メモリトランジスタＭＣ間、メモリトランジスタＭＣとダミーメモリトランジスタＤＭＣの間、ダミーメモリトランジスタＤＭＣと選択トランジスタＳＧ１（又はＳＧ２）の間、選択トランジスタＳＧ１（又はＳＧ２）間に拡散領域１５、１５’を形成する。以後、ＮＡＮＤ型フラッシュメモリの周知の製造方法により、図１〜図４に示すＮＡＮＤ型フラッシュメモリが完成する。
次に、この第１の実施の形態の効果を説明する。メモリトランジスタＭＣにおいては、図２に示すように、素子分離絶縁膜４の上面の位置ｈ’が浮遊ゲート１１の上面よりも低い位置とされ、これにより、制御ゲート１３が浮遊ゲート１１の側面とも接するようにし、両者間のカップリング比を高くすることが可能になる。
一方、ダミーメモリトランジスタＤＭＣにおいては、図３及び図４に示すように、ダミーメモリトランジスタＤＭＣのメモリストリングＭＳ側の端部では、素子分離絶縁膜４の上面の位置は位置ｈ’とされている。すなわち、ダミーメモリトランジスタＤＭＣは、図２Ａの断面図と同様の構造を有している。
しかし、ダミーメモリトランジスタＤＭＣの選択トランジスタＳＧ１（又はＳＧ２）側の端部付近（図２Ｂ、図１のＸ−Ｘ’断面）では、素子分離絶縁膜４の位置が位置ｈとされている。このため、ダミーメモリトランジスタＤＭＣのダミーワード線ＤＷＬは、ダミーメモリトランジスタＤＭＣの浮遊ゲート１１とはその上面においてしか接しておらず、カップリング比がメモリトランジスタＭＣに比べ小さくされている。
すなわち、本実施形態においては、カップリング比あるいは制御ゲート１３と浮遊ゲート１１の対向面積に関し、メモリトランジスタＭＣよりダミーメモリトランジスタＤＭＣの方が小さい。このように構成することにより、消去動作時にダミーメモリトランジスタに溜まる電荷に起因する閾値の上昇を抑制することができる。
一般に、消去動作時においては、半導体基板と選択トランジスタＳＧ１（又はＳＧ２）に消去電圧が印加され、メモリトランジスタＭＣとダミーメモリトランジスタＤＭＣは０Ｖに維持される。このとき、ダミートランジスタＤＭＣは、選択トランジスタＳＧ１（又はＳＧ２）と隣接しているため、ダミートランジスタＤＭＣの選択トランジスタＳＧ１（又はＳＧ２）側には高電界が印加される。すると、ＧＩＤL（Gate Induced drain leakage）によるホットエレクトロンが生じ、ダミートランジスタＤＭＣの浮遊ゲートに電子が蓄積される。この結果、ダミートランジスタＤＭＣの閾値が上昇し、通常の読み出し動作等で印加される電圧では電流が流れなくなってしまう。
しかし、本実施の形態では、ダミーメモリトランジスタＤＭＣの選択トランジスタＳＧ１（又はＳＧ２）側の端部においては、素子分離絶縁膜４の高さ方向の位置がｈ’とされており、これにより、カップリング比が小さくされている。このため、ダミートランジスタＤＭＣ−選択トランジスタＳＧ１（又はＳＧ２）間の電界を緩和することができ、ダミートランジスタＤＭＣの浮遊ゲートへの電子の蓄積を抑制し、その結果、ダミートランジスタＤＭＣの閾値の上昇を抑制することができる。
すなわち、本実施形態においては、カップリング比あるいは制御ゲート１３と浮遊ゲート１１の対向面積に関し、メモリトランジスタＭＣよりダミーメモリトランジスタＤＭＣの方が小さい。このように構成することにより、消去動作時にダミーメモリトランジスタに溜まる電荷に起因する閾値の上昇を抑制することができる。
一般に、消去動作時においては、半導体基板と選択トランジスタＳＧ１（又はＳＧ２）に消去電圧が印加され、メモリトランジスタＭＣとダミーメモリトランジスタＤＭＣは０Ｖに維持される。このとき、ダミートランジスタＤＭＣは、選択トランジスタＳＧ１（又はＳＧ２）と隣接しているため、ダミートランジスタＤＭＣの選択トランジスタＳＧ１（又はＳＧ２）側には高電界が印加される。すると、ＧＩＤL（Gate Induced drain leakage）によるホットエレクトロンが生じ、ダミートランジスタＤＭＣの浮遊ゲートに電子が蓄積される。この結果、ダミートランジスタＤＭＣの閾値が上昇し、通常の読み出し動作等で印加される電圧では電流が流れなくなってしまう。
しかし、本実施の形態では、ダミーメモリトランジスタＤＭＣの選択トランジスタＳＧ１（又はＳＧ２）側の端部においては、素子分離絶縁膜４の高さ方向の位置がｈ’とされており、これにより、カップリング比が小さくされている。このため、ダミートランジスタＤＭＣ−選択トランジスタＳＧ１（又はＳＧ２）間の電界を緩和することができ、ダミートランジスタＤＭＣの浮遊ゲートへの電子の蓄積を抑制し、その結果、ダミートランジスタＤＭＣの閾値の上昇を抑制することができる。
［第２の実施の形態］
次に、第２の実施の形態に係る不揮発性半導体記憶装置を、図１１〜図１３を参照して説明する。図１１は、第２の実施の形態によるＮＡＮＤ型フラッシュメモリのメモリセルアレイの概略レイアウトを示している。Ｉ−Ｉ断面図は、図２に示す通りである。
次に、第２の実施の形態に係る不揮発性半導体記憶装置を、図１１〜図１３を参照して説明する。図１１は、第２の実施の形態によるＮＡＮＤ型フラッシュメモリのメモリセルアレイの概略レイアウトを示している。Ｉ−Ｉ断面図は、図２に示す通りである。
この実施の形態の不揮発性半導体記憶装置は、メモリストリングＭＳと選択トランジスタＳＧ１（又はＳＧ２）との間に２つのダミーメモリトランジスタＤＭＣ１、ＤＭＣ２が直列接続されている点で、第１の実施の形態と異なっている。ダミーメモリトランジスタＤＭＣ２は、メモリストリングＭＳに接続され、ダミーメモリトランジスタＤＭＣ１は、ダミーメモリトランジスタＤＭＣ２と選択トランジスタＳＧ１との間に接続される。なお、図１１では図示を省略しているが、ソース側選択トランジスタＳＧ２とメモリストリングＭＳとの間にも同様なダミートランジスタＤＭＣ１、ＤＭＣ２が接続されている。
図１２は、図１１のＩＩ−ＩＩ’断面図である。図３と同一の構成要素については同一の符号を付しているので、以下ではその説明は省略する。図１２に示すように、ドレイン側選択トランジスタＳＧ１には、２つのダミーメモリトランジスタＤＭ１、ＤＭ２が直列接続される。図１２では、図示は省略しているが、ダミーメモリトランジスタＤＭＣ２の左側に、図３で示したようなメモリトランジスタＭＣが形成されている。
図１３は、図１１におけるＩＩＩ−ＩＩＩ′断面図である。図４と同一の構成要素については同一の符号を付しているので、以下ではその詳細な説明は省略する。
この第２の実施の形態では、第１の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。そして、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ１の両端の間に設定されている。
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
この第２の実施の形態では、第１の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。そして、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ１の両端の間に設定されている。
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
［第３の実施の形態］
次に、第３の実施の形態に係る不揮発性半導体記憶装置を、図１４〜図１５を参照して説明する。概略レイアウトは、第２の実施の形態（図１１と同様である。Ｉ−Ｉ’断面図は、図２に示す通りである。
次に、第３の実施の形態に係る不揮発性半導体記憶装置を、図１４〜図１５を参照して説明する。概略レイアウトは、第２の実施の形態（図１１と同様である。Ｉ−Ｉ’断面図は、図２に示す通りである。
図１４は、図１１のＩＩ−ＩＩ’断面図であり、図１５はＩＩＩ−ＩＩＩ′断面図である。る。図３と同一の構成要素については同一の符号を付しているので、以下ではその説明は省略する。
この第２の実施の形態では、前述の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。ただし、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ２の両端の間に設定されている。
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
この第２の実施の形態では、前述の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。ただし、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ２の両端の間に設定されている。
この第２の実施の形態によれば、第１の実施の形態と同様の効果を得ることができる。
［第４の実施の形態］
次に、第４の実施の形態に係る不揮発性半導体記憶装置を、図１６〜図１７を参照して説明する。概略レイアウトは、第２の実施の形態（図１１）と同様である。Ｉ−Ｉ断面図は、図２に示す通りである。
次に、第４の実施の形態に係る不揮発性半導体記憶装置を、図１６〜図１７を参照して説明する。概略レイアウトは、第２の実施の形態（図１１）と同様である。Ｉ−Ｉ断面図は、図２に示す通りである。
図１６は、図１１のＩＩ−ＩＩ’断面図であり、図１７はＩＩＩ−ＩＩＩ′断面図である。図３と同一の構成要素については同一の符号を付しているので、以下ではその説明は省略する。
この第４の実施の形態では、前述の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。ただし、本実施の形態では、領域Ｐ１８は、ダミーメモリトランジスタＤＭＣ１の選択トランジスタＳＧ１（又はＳＧ２）側の端部を含む狭い位置にのみ存在する。選択トランジスタＳＧ２も領域も領域Ｐ１７内に形成されている。換言すると、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ１の両端の間、及び、ダミーメモリトランジスタＤＭ１と選択トランジスタＳＧ１（又はＳＧ２）の間に設定されている。
この第４の実施の形態では、前述の実施の形態と同様に、領域Ｐ１８（第２領域）の素子分離絶縁膜４の表面の位置ｈは、他の領域Ｐ１７（第１領域）の素子分離絶縁膜４の表面の位置ｈ’に比べ高くされている（図１３参照）。ただし、本実施の形態では、領域Ｐ１８は、ダミーメモリトランジスタＤＭＣ１の選択トランジスタＳＧ１（又はＳＧ２）側の端部を含む狭い位置にのみ存在する。選択トランジスタＳＧ２も領域も領域Ｐ１７内に形成されている。換言すると、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ１の両端の間、及び、ダミーメモリトランジスタＤＭ１と選択トランジスタＳＧ１（又はＳＧ２）の間に設定されている。
本実施の形態によれば、第１〜第３の実施の形態の効果に加え、以下の効果を奏することができる。図１７に示すように、選択トランジスタＳＧ１（又はＳＧ２）も領域Ｐ１７内に形成されるため、素子分離絶縁膜４上での選択トランジスタＳＧ１及びＳＧ２のゲート電極１３ａの厚さを、メモリトランジスタＭＣやダミーセルＤＭＣ２の厚さに比べ大きくすることができる。すなわち、第１の実施の形態の選択トランジスタに比べ、選択トランジスタＳＧ１、ＳＧ２のゲート電極の厚さを大きくすることができる。これにより、選択ゲート線ＳＧＤ、ＳＧＳの配線抵抗を小さくすることができる。なお、図１９、図２０では、２つのダミーメモリトランジスタＤＭＣ１、ＤＭＣ２が直列接続される例を示したが、第１の実施の形態の如く、メモリストリングＭＳと選択トランジスタとの間に単一のダミーメモリトランジスタＤＭＣを有する場合にも、図１９、図２０のような素子分離絶縁膜を形成することが可能である。また、領域Ｐ１７とＰ１８の境界は、ダミーメモリトランジスタＤＭＣ２の両端の間、及び、ダミーメモリトランジスタＤＭ１と選択トランジスタＳＧ１（又はＳＧ２）の間に設定されていてもかまわない。
以上、本発明のいくつかの実施の形態を説明したが、これらの実施の形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施の形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施の形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１…シリコン基板、２…ｐ型ウェル、２Ａ…素子形成領域、３…トレンチ、４…素子分離絶縁膜、１０…トンネル酸化膜、１１…浮遊ゲート、１２…ゲート間絶縁膜、１３…制御ゲート（ワード線）、１４…シリコン窒化膜、１５…拡散層、１６…絶縁膜、１７…シリコン窒化膜、２０…層間絶縁膜、２１…コンタクトプラグ、２２…Ｗ配線、２３…層間絶縁膜、２４…コンタクトプラグ、２５…ビット線、２６…シリコン酸化膜、２７…シリコン窒化膜、２８…ポリイミド膜、３１…絶縁膜。
Claims (5)
- 第１領域および第２領域を有する半導体層と、
前記半導体層中に形成され、直列接続された複数のメモリトランジスタからなるメモリストリング、前記メモリストリングの一端に接続されデータ記憶には用いられないダミーメモリトランジスタ、前記ダミーメモリトランジスタを介して前記メモリストリングに一端を接続される選択トランジスタが形成された素子形成領域と、
前記半導体層上に形成され、前記素子形成領域を囲み、前記第１領域においては第１の高さを有する一方、前記第２領域においては前記第１の高さよりも高い第２の高さを有する素子分離絶縁膜、と
を備え、
前記ダミーメモリトランジスタの前記メモリストリング側の第１の端部に隣接する素子分離絶縁膜は前記第１領域に形成され、前記ダミーメモリトランジスタの前記選択トランジスタ側の第２の端部に隣接する素子分離絶縁膜は第２領域に形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 前記メモリトランジスタ及びダミーメモリトランジスタは、チャネル領域上にゲート絶縁膜を介して形成される浮遊ゲートと、前記浮遊ゲート上にゲート間絶縁膜を介して形成される制御ゲートとを備え、
前記メモリトランジスタの前記浮遊ゲートの上面は、前記第１の高さよりも高い位置に形成され、
前記ダミーメモリトランジスタの前記浮遊ゲートの上面は、少なくとも前記選択トランジスタ側の端部において、前記第２高さと略同一の高さに形成される
ことを特徴とする請求項１記載の不揮発性半導体記憶装置。 - 前記選択トランジスタは、前記第１領域に形成されていることを特徴とする請求項１又は２記載の不揮発性半導体記憶装置。
- 前記メモリトランジスタ及びダミーメモリトランジスタは、チャネル領域上にゲート絶縁膜を介して形成される浮遊ゲート電極と、前記浮遊ゲート電極上にゲート間絶縁膜を介して形成される制御ゲート電極とを備え、
前記選択トランジスタは、チャネル領域上にゲート絶縁膜を介して形成される第１ゲート電極と、前記第１ゲート電極上にゲート間絶縁膜を介して形成される第２ゲート電極と、前記ゲート間絶縁膜に形成され導電膜を埋められた貫通孔とを備え、
前記素子分離絶縁膜上において、前記第２ゲート電極の厚さは、前記制御ゲート電極の厚さよりも大きい
ことを特徴とする請求項３記載の不揮発性半導体記憶装置。 - 前記ダミーメモリトランジスタは、前記メモリストリングと前記選択トランジスタとの間に複数個直列接続され、複数個の前記ダミーメモリトランジスタのいずれか１つの前記第１の端部に隣接する素子分離絶縁膜が前記第１領域に存在し、前記第２の端部に隣接する素子分離絶縁膜が前記第２領域に存在する
ことを特徴とする請求項１乃至４のいずれかに記載の不揮発性半導体記憶装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011061353A JP2012199313A (ja) | 2011-03-18 | 2011-03-18 | 不揮発性半導体記憶装置 |
| US13/237,545 US9012969B2 (en) | 2011-03-18 | 2011-09-20 | Nonvolatile semiconductor memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011061353A JP2012199313A (ja) | 2011-03-18 | 2011-03-18 | 不揮発性半導体記憶装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2012199313A true JP2012199313A (ja) | 2012-10-18 |
Family
ID=46827794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011061353A Withdrawn JP2012199313A (ja) | 2011-03-18 | 2011-03-18 | 不揮発性半導体記憶装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9012969B2 (ja) |
| JP (1) | JP2012199313A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101660243B1 (ko) * | 2010-06-14 | 2016-09-27 | 삼성전자 주식회사 | 비휘발성 메모리 장치 및 그 제조방법 |
| US9246100B2 (en) * | 2013-07-24 | 2016-01-26 | Micron Technology, Inc. | Memory cell array structures and methods of forming the same |
| JP6613220B2 (ja) * | 2016-09-14 | 2019-11-27 | キオクシア株式会社 | 半導体記憶装置 |
| CN111696607B (zh) * | 2019-03-13 | 2022-05-17 | 力旺电子股份有限公司 | 可编程可抹除的非易失性存储器 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3075211B2 (ja) * | 1996-07-30 | 2000-08-14 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP3519583B2 (ja) * | 1997-09-19 | 2004-04-19 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2001168306A (ja) * | 1999-12-09 | 2001-06-22 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP4683685B2 (ja) * | 2000-01-17 | 2011-05-18 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法、フラッシュメモリの製造方法、およびスタティックランダムアクセスメモリの製造方法 |
| JP4005895B2 (ja) * | 2002-09-30 | 2007-11-14 | 株式会社東芝 | 不揮発性半導体メモリ装置 |
| JP4947931B2 (ja) * | 2004-08-12 | 2012-06-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| JP2006344900A (ja) * | 2005-06-10 | 2006-12-21 | Toshiba Corp | 半導体装置 |
| KR100706789B1 (ko) * | 2005-11-17 | 2007-04-12 | 삼성전자주식회사 | 비휘발성 메모리 소자 |
| KR100731058B1 (ko) * | 2005-12-26 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이중 터널 산화막을 포함하는 플래시 메모리 셀 및 그 제조방법 |
| JP2010205944A (ja) * | 2009-03-04 | 2010-09-16 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP4856207B2 (ja) | 2009-03-30 | 2012-01-18 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP5259481B2 (ja) | 2009-04-14 | 2013-08-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2011003614A (ja) * | 2009-06-16 | 2011-01-06 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP5052575B2 (ja) * | 2009-09-01 | 2012-10-17 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP2011100946A (ja) * | 2009-11-09 | 2011-05-19 | Toshiba Corp | 半導体記憶装置 |
-
2011
- 2011-03-18 JP JP2011061353A patent/JP2012199313A/ja not_active Withdrawn
- 2011-09-20 US US13/237,545 patent/US9012969B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US9012969B2 (en) | 2015-04-21 |
| US20120235222A1 (en) | 2012-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818757B2 (en) | Semiconductor device | |
| JP5570953B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| US8877587B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
| JP2010182751A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2012204537A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2015060874A (ja) | 不揮発性半導体記憶装置 | |
| JP2009004638A (ja) | 半導体記憶装置およびその製造方法 | |
| US8283717B2 (en) | Semiconductor storage device | |
| US20120238099A1 (en) | Method of manufacturing electronic part | |
| JP2013201185A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2015026766A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2013197482A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
| JP2006351789A (ja) | 半導体集積回路装置 | |
| JP2012199313A (ja) | 不揮発性半導体記憶装置 | |
| US8357966B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
| JP2011066038A (ja) | 半導体記憶装置 | |
| US8525246B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| JP2014187132A (ja) | 半導体装置 | |
| US8502298B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20130049094A1 (en) | Non-volatile memory device and method for fabricating the same | |
| US9589974B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing same | |
| JP2010219099A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2009076636A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2015056601A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20130221 |
|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140603 |