JP2013197482A - 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2013197482A JP2013197482A JP2012065509A JP2012065509A JP2013197482A JP 2013197482 A JP2013197482 A JP 2013197482A JP 2012065509 A JP2012065509 A JP 2012065509A JP 2012065509 A JP2012065509 A JP 2012065509A JP 2013197482 A JP2013197482 A JP 2013197482A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- gate
- element isolation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Abstract
【課題】素子分離溝内へのエアギャップ部の形成を行えるようにする。
【解決手段】実施形態によれば、半導体基板の素子分離溝内に犠牲膜を埋め込み、素子形成部上面に形成したゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜、加工用絶縁膜をエッチングしてゲート電極を形成する。素子分離溝内の犠牲膜を選択的に除去し、選択ゲートトランジスタのゲート電極間を開口するレジストパターンを形成し、少なくともレジストパターンの開口端部を覆うように閉塞絶縁膜を形成し、閉塞絶縁膜をエッチバック処理してレジストパターンを露出させた後レジストを除去する。メモリセルトランジスタのゲート電極間およびそれらの下部の素子分離溝内に空隙部を形成するように第1絶縁膜を形成し、その上に第2絶縁膜を形成する。
【選択図】図3
【解決手段】実施形態によれば、半導体基板の素子分離溝内に犠牲膜を埋め込み、素子形成部上面に形成したゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜、加工用絶縁膜をエッチングしてゲート電極を形成する。素子分離溝内の犠牲膜を選択的に除去し、選択ゲートトランジスタのゲート電極間を開口するレジストパターンを形成し、少なくともレジストパターンの開口端部を覆うように閉塞絶縁膜を形成し、閉塞絶縁膜をエッチバック処理してレジストパターンを露出させた後レジストを除去する。メモリセルトランジスタのゲート電極間およびそれらの下部の素子分離溝内に空隙部を形成するように第1絶縁膜を形成し、その上に第2絶縁膜を形成する。
【選択図】図3
Description
本発明の実施形態は、不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置、特にNAND型フラッシュメモリにおいては、微細化・高集積化を目指し、ゲート長の縮小が試みられている。この場合、メモリセルトランジスタのゲート長が短くなると、これに伴い隣接ワードライン間距離、隣接ビットライン間距離が短くなるため、隣接ワードライン(WL)、隣接ビットライン(BL)の浮遊ゲート電極間の寄生容量に起因した書き込み速度の大幅な低下(Yupin効果)が大きな問題となる。
そこで、制御ゲート電極間や基板の素子形成領域間、特に隣接する浮遊ゲート電極間に、従来埋め込んでいるシリコン酸化膜(比誘電率εr=3.9)に代えて何も埋め込まない状態で絶縁するエアギャップ(εr=1.0)構造にすることで、寄生容量を低減し、書き込み速度を高速化する構造がある。
しかしながら、この構造の形成方法では、製造工程上において、選択ゲート電極下の素子分離溝内もエアギャップを設けた構造となる。このため、メモリセルトランジスタのゲート電極加工後に側壁スペーサ膜を成膜する際、素子分離領域のエアギャップ部を介して成膜のガスが侵入して側壁スペーサ膜が形成される。この結果、浮遊ゲート電極間に残しておくべきエアギャップ部分にも成膜され、この結果エアギャップが消滅してしまう。
そこで、メモリセルトランジスタのゲート電極加工後に、側壁スペーサ膜を成膜する工程で浮遊ゲート電極間の素子分離領域のエアギャップ部に成膜させることのないようにした不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置を提供することを目的とする。
本実施形態の不揮発性半導体記憶装置の製造方法は、半導体基板の表面に素子分離溝で分離された素子形成部を設け、前記素子分離溝内に犠牲膜を埋め込み、前記素子形成部上面にゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜、加工用絶縁膜を形成し、前記加工用絶縁膜、第2電極膜、電極間絶縁膜および第1電極膜を順次エッチングしてメモリセルトランジスタおよび同一素子形成部上で隣接する少なくとも2個の選択ゲートトランジスタの各ゲート電極を形成し、前記素子分離溝内の前記犠牲膜を選択的に除去し、レジストを塗布して前記選択ゲートトランジスタのゲート電極間の領域を開口するパターンに形成し、前記レジストのパターン形成後に、少なくとも前記パターンの開口端部を覆うように閉塞絶縁膜を形成し、前記閉塞絶縁膜をエッチバック処理して前記レジストのパターンを露出させ、その後前記レジストを除去し、前記レジストを除去した後、前記メモリセルトランジスタのゲート電極間およびそれらの下部の前記素子分離溝内に空隙部を形成する第1絶縁膜を形成し、前記第1絶縁膜上に第2絶縁膜を形成することを特徴とする。
また、本実施形態の不揮発性半導体記憶装置は、表面に形成された素子分離溝で分離された素子形成部を有する半導体基板と、前記半導体基板の前記素子形成部上に形成されたゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜からなるメモリセルトランジスタおよび同一素子形成部上で隣接する少なくとも2個の選択ゲートトランジスタのゲート電極と、前記選択ゲートトランジスタのゲート電極間の前記素子分離溝内を前記ゲート電極の下部まで埋める閉塞絶縁膜と、前記メモリセルトランジスタのゲート電極間およびそれらの下部の前記素子分離溝内が空隙部となるように形成された第1絶縁膜と、前記第1絶縁膜上に形成された第2絶縁膜とを備えたことを特徴とする。
(第1実施形態)
以下、第1実施形態について、NAND型のフラッシュメモリ装置に適用したものを図1ないし図22を参照して説明する。尚、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。
以下、第1実施形態について、NAND型のフラッシュメモリ装置に適用したものを図1ないし図22を参照して説明する。尚、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは必ずしも一致しない。また、上下左右の方向についても、後述する半導体基板における回路形成面側を上とした場合の相対的な方向を示し、必ずしも重力加速度方向を基準としたものとは一致しない。
まず、本実施形態のNAND型フラッシュメモリ装置の構成について説明する。図1は、NAND型のフラッシュメモリ装置1のメモリセル領域に形成されるメモリセルアレイの一部の電気的な等価回路を示している。
NAND型フラッシュメモリ装置1は、メモリセルアレイを備えていて、そのメモリセルアレイは、NANDセルユニットSUを行列状に設けている。NANDセルユニットは、2個の選択ゲートトランジスタTrs1、Trs2と、これら選択ゲートトランジスタTrs1、Trs2間に直列接続された複数個(例えば64個)のメモリセルトランジスタTrmとを有する。NANDセルユニットSU内において、複数個のメモリセルトランジスタTrmは隣接するもの同士でソース/ドレイン領域を共用している。
図1中のX方向(ワード線方向)に配列されたメモリセルトランジスタTrmは、ワード線WLにより共通に接続されている。また、図1中のX方向に配列された選択ゲートトランジスタTrs1は選択ゲート線SGL1で共通に接続され、選択ゲートトランジスタTrs2は選択ゲート線SGL2で共通に接続されている。選択ゲートトランジスタTrs1のドレイン領域にはビット線コンタクトCBが接続されている。このビット線コンタクトCBは、図1中X方向に直交するY方向(ビット線方向)に延びるビット線BLに接続されている。また、選択ゲートトランジスタTrs2はソース領域を介して図1中X方向に延びるソース線SLに接続されている。
図2は、メモリセル領域の一部のレイアウトパターンの平面図である。なお図2では、ビット線コンタクトCBは示していない。この図2に示すように、半導体基板としてのp型のシリコン基板2のメモリセル領域には、表面に形成した素子分離溝(トレンチ)2d内に絶縁物を充填しないエアギャップによる絶縁領域で隔てた状態とするSTI(shallow trench isolation)構造の素子分離領域Sbが図2中Y方向に沿って延伸して形成される。この素子分離領域Sbは、図2中、X方向に所定間隔で複数形成される。これにより、素子領域Saが図2中のY方向に沿って延伸形成されることになり、シリコン基板2の表面に複数の素子領域SaをX方向に分離して設けている。
ワード線WLは、素子領域Saと直交する方向(図2中X方向)に沿って延伸して配置される。ワード線WLは、図2中Y方向に所定間隔で複数本形成されている。ワード線WLと交差する素子領域Sa上方に、メモリセルトランジスタTrmのゲート電極MG(図3(a)参照)が形成されている。
Y方向に隣接した複数のメモリセルトランジスタTrmはNAND列(メモリセルストリング)の一部となる。選択ゲートトランジスタTrs1、Trs2は、NAND列の両端部メモリセルトランジスタTrmのY方向両外側に隣接してそれぞれ設けられる。選択ゲートトランジスタTrs1はX方向に複数設けられており、複数の選択ゲートトランジスタTrs1のゲート電極SGは選択ゲート線SGL1により電気的に接続されている。なお選択ゲート線SGL1と交差する素子領域Sa上に、選択ゲートトランジスタTrs1のゲート電極SGが構成されている。
同様に、選択ゲートトランジスタTrs2は、図示はしていないがX方向に複数設けられており、複数の選択ゲートトランジスタTrs2のゲート電極は選択ゲート線SGL2によって電気的に接続されている。なお選択ゲート線SGL2と交差する素子領域Sa上にもゲート電極が構成されている。
図3(a)、(b)、図4(c)〜(e)はそれぞれメモリセル領域内の断面構造を模式的に示している。図3(a)は、図2のA−A線に沿う部分のメモリセルトランジスタTrmおよび一対の選択ゲートトランジスタTrs1、Trs1の素子形成領域上における断面構造である。図3(b)は、図2のB−B線に沿う部分のメモリセルトランジスタTrmおよび一対の選択ゲートトランジスタTrs1、Trs1の素子分離溝上における断面構造である。
図4(c)は、図2のC−C線に沿う部分のメモリセルトランジスタTrmのワード線WLに沿った断面構造である。図4(d)は、図2のD−D線に沿う部分のメモリセルトランジスタTrmのワード線WL間の領域に沿った断面構造である。図4(e)は、図2のE−E線に沿う部分の選択ゲートトランジスタTrs1の選択ゲート線SGLに沿った断面構造である。なお、以下の記載では、選択ゲートトランジスタは単にTrsとして記載する。
図3(a)に示すように、半導体基板であるシリコン基板2の上面にゲート絶縁膜3が形成されている。ゲート絶縁膜3は、例えばシリコン酸化膜をトンネル酸化膜として用いており、メモリセルトランジスタTrm、選択ゲートトランジスタTrsの形成領域におけるシリコン基板2の上面に形成されている。メモリセルトランジスタTrmは、ゲート絶縁膜3上に形成されたゲート電極MGとソース/ドレイン領域2aとを含む構成である。メモリセルトランジスタTrmはY方向に複数隣接して形成されている。これらメモリセルトランジスタTrmの端部のものに隣接して一対の選択ゲートトランジスタTrsが形成されている。
メモリセルトランジスタTrmのゲート電極MGは、ゲート絶縁膜3上に、浮遊ゲート電極を形成するための第1電極膜である多結晶シリコン膜4、電極間絶縁膜5、制御ゲート電極を形成するための第2電極膜である多結晶シリコン膜6a、6bおよびシリサイド膜7、シリコン窒化膜8、シリコン酸化膜9を有する。電極間絶縁膜5は、ONO(oxide-nitride-oxide)膜やNONON(nitride-oxide-nitride-oxide-nitride)膜あるいは高誘電率を有する絶縁膜などが用いられる。多結晶シリコン膜6a、6bは、後述する製造工程の関係で2回に分けて形成して全体として第2電極膜として設けられる。
ゲート電極MG−MG間、ゲート電極SG−MG間に位置するシリコン基板2の表面には不純物を導入したソース/ドレイン領域2aが設けられ、ゲート電極SG−SG間に位置するシリコン基板2の表面にはドレイン領域に対応するLDD(lightly doped drain)領域2bが設けられる。ソース/ドレイン領域2aおよびLDD領域2bは、シリコン基板2の表面に不純物を導入して形成することができる。また、ゲート電極SG−SG間に位置するシリコン基板2の表面には高濃度で不純物を導入したドレイン領域2cが形成され、これにより、LDD構造が形成されている。
選択ゲートトランジスタTrsのゲート電極SGは、メモリセルトランジスタTrmのゲート電極MGとほぼ同様の構造でありゲート絶縁膜3上に、多結晶シリコン膜4、電極間絶縁膜5、多結晶シリコン膜6、シリサイド膜7、シリコン窒化膜8、シリコン酸化膜9が積層されている。ゲート電極SGにおいては、電極間絶縁膜5の中央部は開口5aが設けられ、多結晶シリコン膜4と6とが接触して電気的に導通した状態とされている。なお、断面構造の図示を省略しているが、選択ゲートトランジスタTrs1、Trs2のいずれのゲート電極SGも同様の構造となっている。
ゲート電極MGおよびゲート電極SGの上部に形成されるシリサイド膜7は、例えばタングステンシリサイド膜を用いている。なお、シリサイド膜7は、多結晶シリコン膜を成膜した後にシリサイド形成用のメタルを成膜し、これを熱処理して多結晶シリコン膜の上部をシリサイド化して形成することもできる。
ゲート電極MGおよびSGの上面および側面、ゲート電極MG−MG間、ゲート電極MG−SG間のシリコン酸化膜3の表面には、これらを覆うように薄いシリコン酸化膜10が形成されている。一対のゲート電極SGが対向する部分の側壁にはシリコン酸化膜からなる閉塞絶縁膜としてのスペーサ11が形成されている。ゲート電極SGの上面にもスペーサ11のシリコン酸化膜からなるスペーサ11aが形成されている。
ゲート電極MG−MG間およびゲート電極MG−SG間は、材料が充填されない空隙部であるエアギャップAG1として設けられ、このエアギャップAG1の上面部を閉塞するように第1絶縁膜としてのシリコン酸化膜12が形成されている。なお、このシリコン酸化膜12は、後述するように、形成時にステップカバレッジ性の低い条件を使用することでエアギャップAG1を形成する。なお、シリコン酸化膜12の成膜工程の初期段階でゲート電極MG、SGの側壁部にも薄いシリコン酸化膜12aとして形成される。また、シリコン酸化膜12は、成膜後にエッチバック処理されており、スペーサ11の側面にも形成されている。そして、これらの上面を覆うように第2絶縁膜としてのシリコン酸化膜13が形成されている。
また、図3(b)に示すように、上記構成を素子分離溝2d部分で切断した状態では、シリコン基板2の素子分離溝の底部には犠牲膜としての塗布型酸化膜であるポリシラザン塗布液によるシリコン酸化膜14が形成されている。シリコン酸化膜14は予め素子分離溝内に埋め込まれるが、後の工程で選択的に除去され、その一部が残存したものである。この実施形態では残存した場合で示しているが、全て除去して残さない構成とすることもできる。シリコン酸化膜10はシリコン酸化膜14の上部を覆うように形成されている。また、ゲート電極MGおよびSGの一部には充填物が無い状態で絶縁状態を形成する空隙部としてのエアギャップAG2としている。この部分では、ゲート電極MGおよびSGは素子分離溝の両側の素子形成部に架け渡された状態とされており、さらに、ゲート電極MG−MG間およびMG−SG間にもエアギャップAG1としている。
ゲート電極SG−SG間の素子分離溝部分にはスペーサ11を形成している閉塞絶縁膜としてのシリコン酸化膜11が埋め込まれた状態とされ、ここにはエアギャップAG2は形成されていない。エアギャップAG1およびAG2の部分を閉塞するときに形成するシリコン酸化膜12は、エアギャップAG2内部の表面つまりシリコン酸化膜10、11の表面を覆うように薄いシリコン酸化膜12aとして形成されている。
上記構成によれば、メモリセルトランジスタTrmの形成領域において、ゲート電極MG−MG間および素子分離溝内にシリコン酸化膜(比誘電率ε=3.9)などの絶縁物を埋めこまない空隙部の状態とするエアギャップAG1、AG2を設け、誘電率の低い状態(比誘電率ε=1.0)で素子分離の絶縁を図る構成としているので、寄生容量を低減して書き込み速度を高速化することができる。
次に、上記構成の製造方法の一例について図5および図6〜図22の図面を参照しながら説明する。図5(a)、(b)は以下に説明する途中の工程での三次元的な断面構造を示している。以下の製造工程の説明においては、図6から順次参照して説明する。なお、本実施形態の説明では特徴部分を中心に説明するが、一般的な工程であれば各工程間に他の工程を追加しても良いし、工程を削除することもできる。また、各工程は実用的に可能であれば、適宜入れ替えても良い。
まず、図6(a)〜(e)に示す素子分離溝2dを形成してシリコン酸化膜14を埋め込んだ構成とするまでの加工について説明する。導電型がp型のシリコン基板2上にシリコン酸化膜からなるゲート絶縁膜3を形成する。ゲート絶縁膜3は、例えば熱酸化処理により形成する。次に、浮遊ゲート電極用の材料となる多結晶シリコン膜4を減圧CVD(化学気相成長)法により成膜する。このとき不純物としてはn型の不純物であるリン(P)またはp型の不純物であるホウ素(B)が用いられる。この後、多結晶シリコン膜4の上に図示しない加工用のシリコン窒化膜を形成する。
この後、フォトリソグラフィ技術により、シリコン窒化膜、多結晶シリコン膜4、ゲート絶縁膜3およびシリコン基板2の上部をエッチング加工して図6(c)〜(e)の方向すなわち図6(a)、(b)と直交する方向(X方向)に分断する素子分離溝2dを形成する。シリコン基板2の表面は素子分離溝2dにより素子形成領域Saと素子分離領域Sbに分離される。形成した素子分離溝2d内部にポリシラザン塗布液を充填し、全体を覆うようにポリシラザン塗布膜を形成する。続いて弱い熱処理を施すことによりポリシラザン塗布液をシリコン酸化膜14とする。熱処理を弱くするのは、犠牲膜として後工程において選択的に除去しやすい膜質にするためである。
次に、素子分離溝2d内よりも外に形成されているシリコン酸化膜14をCMP(chemical mechanical polishing)処理によりシリコン窒化膜をストッパとして研磨することで除去し、素子分離溝2d内にシリコン酸化膜14が埋め込まれた状態とする。この後、シリコン窒化膜をウェット処理により除去し、シリコン酸化膜14をエッチバック処理することで多結晶シリコン膜4とほぼ同じ高さとなるように形成する。
続いて、図7(a)〜(e)に示すように、RIE(reactive ion etching)法によるエッチバック処理によりシリコン酸化膜14を所定深さまでエッチングして掘り下げ、多結晶シリコン膜4を突出させる。
次に、図8(a)〜(e)に示すように、多結晶シリコン膜4の上面およびシリコン酸化膜14の上面にLP−CVD(low pressure chemical vapor deposition)法によりONO(oxide-nitride-oxide)膜などを形成することで電極間絶縁膜5を形成する。なお、ONO膜の成膜前後にラジカル窒化処理することでNONON膜としても良いし、酸化アルミニウム(アルミナ)や酸化ハフニウムを含む高誘電率膜を中間の窒化膜の代わりに形成しても良い。
次に、図9(a)〜(e)に示すように、制御ゲート電極となる第1多結晶シリコン膜6aをCVD法により形成する。この後、第1多結晶シリコン膜6aの上面からフォトリソグラフィ技術により第1多結晶シリコン膜6aおよび電極間絶縁膜5、多結晶シリコン膜4の一部に開口を形成するエッチング加工をする。これは、選択ゲート電極SGや周辺回路トランジスタのゲート電極など浮遊ゲート電極を持たないタイプのトランジスタについて、電極間絶縁膜5の一部に開口5aを形成して多結晶シリコン膜4との間を導通状態とするための加工である。
この後、図10(a)〜(e)に示すように、上記した電極間絶縁膜5の開口5aを形成した部分の凹部を埋めるように第2多結晶シリコン膜6bを形成する。これにより電極間絶縁膜5の開口5aを介して多結晶シリコン膜4と6a、6bとが電気的に導通した状態となる。
次に、図11(a)〜(e)に示すように、第2多結晶シリコン膜6b上にタングステンシリサイドによるシリサイド膜7、シリコン窒化膜8、シリコン酸化膜9を順次形成する。シリコン窒化膜8およびシリコン酸化膜9はゲート加工のハードマスク材となる加工用絶縁膜である。
次に、図12(a)〜(e)に示すように、フォトリソグラフィ技術によりメモリセル領域においてはラインアンドスペースのパターン、周辺回路領域においては所定のパターンにレジスト膜を形成する。レジスト膜をマスクとしてシリコン酸化膜9をパターニング加工してハードマスクを形成し、続いて、ハードマスクを利用してシリコン窒化膜8を異方性エッチング(例えばRIE法による)する。
次いで、多結晶シリコン膜6b、6a、電極間絶縁膜5、多結晶シリコン膜4をRIE法により異方性エッチング加工することで、ゲート電極MGおよびゲート電極SGを分離形成する。ゲート電極SGの部分には電極間絶縁膜5の開口5aが含まれた状態である。なお、この工程では、ゲート絶縁膜3の途中またはシリコン基板2に至るまでエッチングによりゲート絶縁膜3を除去しても良い。この後、ゲート電極MGおよびSGのシリコン窒化膜15をマスクとしてシリコン基板2の表面に一般的なイオン注入法によりn型の不純物(例えばリン)を導入し、熱処理を行うことでソース/ドレイン領域2aおよびLDD領域2b(ソース領域も同様)を形成する。
次に、図13(a)〜(e)に示すように、犠牲膜としてのシリコン酸化膜14をフッ酸系の薬液により選択的にエッチングする。これにより、素子分離溝2d内のシリコン酸化膜14は所定深さまでエッチング除去され、ゲート電極MGおよびSGの下部の大部分のシリコン酸化膜14が除去され、この部分にエアギャップAG2となる空隙部が形成される。
この後、図14(a)〜(e)に示すように、全面に薄膜スペーサとしてのシリコン酸化膜10をCVD方により形成する。これにより、ゲート電極MG、SGの上面、側面および露出している下面、シリコン基板2の表面、シリコン酸化膜14の上面のそれぞれにシリコン酸化膜10が形成される。
次に、図15(a)、(b)、図16(c)〜(e)に示すように、ネガタイプのレジスト15を塗布し、これに開口15a、15bを設けたパターンを形成する。開口15a、15bは、選択ゲートトランジスタTrsのゲート電極SGが対向する部分である。このうち、開口15aはゲート電極SGの対向する側壁から所定距離だけ下がった位置のゲート電極SG上面部側の端部を示し、開口15bは同じくゲート電極SGの下面部側の素子分離溝2d内における端部を示している。ネガタイプのレジスト15は、露光により光が照射された部分が現像時に残り、未照射の部分が現像時に溶けて開口部となるもので、ここでは、ゲート電極SG−SG間を覆うようにパターンが形成されていて他の部分は光が照射される。ゲート電極MGやSGの下部の素子分離溝2d内には、光の回折による回り込みなどの効果で光が照射されるので現像後もパターンとして残すことができる。
次に、図17(a)、(b)、図18(c)〜(e)に示すように、レジスト15のパターンが形成された上からシリコン酸化膜11を形成する。この場合、シリコン酸化膜11は、レジスト膜15が形成されている状態でも成膜可能な低温形成処理による常温シリコン酸化膜(ULT−SiO2)である。これにより、シリコン酸化膜11は、レジスト15の上面およびレジスト15の開口15a、15b部を埋め込むように形成される。
なお、この工程でのシリコン酸化膜11およびレジスト15の形成状態は図5(a)、(b)に図17(a)、(b)のそれぞれに対応させた三次元的な模式図として示している。シリコン酸化膜11は、ゲート電極SG−SG間の領域において、レジスト膜15が形成されていないシリコン基板2の上部を覆うと共に、素子分離溝2d内を埋め込むように形成されている。
次に、図19(a)、(b)、図20(c)〜(e)に示すように、シリコン酸化膜11をRIE法によりエッチバック処理してスペーサ11を形成する。このとき、ゲート電極SGの側壁部分はスペーサ11として残り、ゲート電極SGの上部のレジスト膜15の開口15aに形成されていたシリコン酸化膜はスペーサ11aとして残る。また、ゲート電極SG−SG間の素子分離溝2d内のシリコン酸化膜11は部分的に表面がエッチバックされるがシリコン酸化膜10の上面を覆う状態で残存する。この後、露出したレジスト膜15をアッシングなどにより除去する。
続いて、図21(a)、(b)、図22(c)〜(e)に示すように、上記構成の上面にカバレッジ性の低い条件でCVD法によりシリコン酸化膜12を形成する。これにより、ゲート電極MG−MG間およびMG−SG間の空隙部は対向する側壁部に薄いシリコン酸化膜12aが形成された後、上部を閉塞するようにシリコン酸化膜12が形成されてエアギャップAG1が形成される。また、素子分離溝2dの空隙部においても上部が閉塞されると共にシリコン酸化膜11によりゲート電極SG−SG間が閉塞されているのでこの部分にエアギャップAG2が形成される。
このとき、シリコン酸化膜12は、ゲート電極SG−SG間の部分において、素子分離溝2d底部のシリコン酸化膜11を覆うように形成されると共に、上面開口部においては開口部分を狭めるように突出した状態に形成される。
この後、図3(a)、(b)、図4(c)〜(e)に示すように、フォトリソグラフィ技術を用いてシリコン酸化膜12の選択ゲート電極SG−SG間の部分をスペーサ加工する。ここでは、レジストを塗布して選択ゲート電極SG−SG間に開口部を形成したパターンとし、RIE法によるエッチング処理でスペーサ加工を行い、開口部に露出しているシリコン酸化膜12を落としこむように加工する。これにより、選択ゲート電極SG−SG間の部分では、シリコン酸化膜12は上部が広く開口された状態に加工される。この後、レジスト膜をアッシング処理により剥離する。
次に、上面にライナー膜としてのシリコン酸化膜13が形成される。ここまでの加工工程で図3、図4に示した状態の構成となる。この後、さらに、ライナー膜としてのシリコン窒化膜を形成し、その上面に層間絶縁膜を形成する。層間絶縁膜を貫通させるようにコンタクトを形成する工程へと進む。シリコン窒化膜は外部からの水などの侵入を防止するバリア膜としても機能するものである。
このような本実施形態によれば、犠牲膜としてのシリコン酸化膜14を除去した後に、選択ゲート電極SG−SG間の素子分離溝2d部分にシリコン酸化膜11を埋め込む工程を設けたので、その後のライナー膜としてのシリコン酸化膜12の形成工程で、選択ゲート電極SG−SG間を介してゲート電極MG側の素子分離溝2dに回りこみでシリコン酸化膜12が形成されるのを防止することができる。これによって、ゲート電極MG−MG間、MG−SG間にエアギャップAG1を形成すると共に、素子分離溝2d内にエアギャップAG2を形成することができる。
このように、メモリセルアレイ部にエアギャップAG1、AG2を設けたので、ワード線WL方向およびビット線BL方向のYupin効果の低減を図れ、メモリセルトランジスタのしきい値電圧の分布幅を狭くすることができ、またコントロールゲート電極とシリコン基板2間のフリンジ容量を低減できることから、カップリング比の向上を図れ、書き込み電圧Vpgmの低電圧化を実現することができる。
さらに選択ゲートトランジスタTrsのゲート電極SGのビット線BL方向、フローティングゲート電極間にエアギャップを設けたので、コントロールゲート電極からの回り込み電界の影響を抑制することができ、これによってゲート電界によるチャネルの制御性・駆動性を向上させることになり、選択ゲートトランジスタのS-factor改善が同時に可能となる。
また、選択ゲート電極SG−SG間の素子分離溝2d部分にシリコン酸化膜11を埋め込むために、ネガタイプのレジスト膜15を用いてパターニングしたので、露光時の光の回り込みを利用して選択ゲート電極SGの直下にレジスト膜15の開口15bの端部を位置させることができ、シリコン酸化膜11を選択ゲート電極SGの直下の位置まで埋め込み形成することができる。
選択ゲート電極SG−SG間を埋め込む膜として、低温で形成できるシリコン酸化膜11を用いているので、レジスト膜15のパターンを形成した上から成膜させてエッチバック処理をすることで所望のパターンに形成することができる。
(他の実施形態)
上記実施形態で説明したもの以外に次のような変形をすることができる。
レジスト膜15は、ネガタイプのものを適用した場合で示したが、ポジタイプのレジスト膜を用いても良い。
上記実施形態で説明したもの以外に次のような変形をすることができる。
レジスト膜15は、ネガタイプのものを適用した場合で示したが、ポジタイプのレジスト膜を用いても良い。
ゲート電極SG−SG間を埋めるシリコン酸化膜11は、シリコン基板2の表面部分を覆う状態に形成した場合を示したが、ゲート電極SGの下部の素子分離溝2d部分を閉塞するように形成されていてゲート電極MG側にシリコン酸化膜12が入り込んで形成されるのを阻止できるように形成されていれば良い。
犠牲膜としてのシリコン酸化膜14は、エッチングにより除去した際に、素子分離溝2d内に残る状態としたが、全て除去しても良い。
犠牲膜としてのシリコン酸化膜14は、ポリシラザン(PSZ)塗布液を用いて形成するようにしたが、ゲート電極MG、SGの形成後に選択的に除去できる膜であれば他の膜を用いても良い。
犠牲膜としてのシリコン酸化膜14は、ポリシラザン(PSZ)塗布液を用いて形成するようにしたが、ゲート電極MG、SGの形成後に選択的に除去できる膜であれば他の膜を用いても良い。
上記各実施形態では、第1電極膜、第2電極膜として、多結晶シリコン膜4、6a、6bを形成する場合を示したが、最初に形成する膜としては、多結晶シリコン膜に代えてアモルファスシリコン膜を形成しても良い。ただし、後の加工工程を経ることで最終段階では、多結晶シリコン膜に転換していることが予想される。
シリサイド膜7は、タングステンシリサイド膜としたが、シリサイド膜としては、この他にニッケル(Ni)、コバルト(Co)、チタン(Ti)、白金(Pt)、パラジウム(Pd)、タンタル(Ta)、モリブデン(Mo)などを用いることができる。
選択ゲートトランジスタTrs1とメモリセルトランジスタTrmとの間にダミートランジスタが設けられた形態に適用しても良い。
NAND型のフラッシュメモリ装置1に適用したが、NOR型のフラッシュメモリ装置、EEPROM等の不揮発性半導体記憶装置にも適用できる。
NAND型のフラッシュメモリ装置1に適用したが、NOR型のフラッシュメモリ装置、EEPROM等の不揮発性半導体記憶装置にも適用できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
図面中、1はNAND型フラッシュメモリ装置(不揮発性半導体記憶装置)、2はシリコン基板(半導体基板)、2dは素子分離溝、3はゲート絶縁膜、4は多結晶シリコン膜(第1電極膜)、5は電極間絶縁膜、6aは第1多結晶シリコン膜(第2電極膜)、6bは第2多結晶シリコン膜(第2電極膜)、8はシリコン窒化膜(加工用絶縁膜)、9はシリコン酸化膜(加工用絶縁膜)、11はシリコン酸化膜、14はシリコン酸化膜(犠牲膜)、15はレジスト膜(ネガレジスト膜)、AG1、AG2はエアギャップ(空隙部)、Trmはメモリセルトランジスタ、Trsは選択ゲートトランジスタ、MG、SGはゲート電極である。
Claims (5)
- 半導体基板の表面に素子分離溝で分離された素子形成部を設け、前記素子分離溝内に犠牲膜を埋め込み、前記素子形成部上面にゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜、加工用絶縁膜を形成し、
前記加工用絶縁膜、第2電極膜、電極間絶縁膜および第1電極膜を順次エッチングしてメモリセルトランジスタおよび同一素子形成部上で隣接する少なくとも2個の選択ゲートトランジスタの各ゲート電極を形成し、
前記素子分離溝内の前記犠牲膜を選択的に除去し、
ネガタイプのレジストを塗布して前記選択ゲートトランジスタのゲート電極間の領域を開口するパターンに形成し、前記パターンの開口端部は前記選択ゲートトランジスタのゲート電極の上部に位置させると共に、前記素子分離溝内においては前記ゲート電極の下部に位置させ、
前記レジストのパターン形成後に、少なくとも前記パターンの開口端部を覆うようにシリコン酸化膜を形成し、
前記シリコン酸化膜をエッチバック処理してスペーサ加工し、その後前記レジストを除去し、
前記レジストを除去した後、前記メモリセルトランジスタのゲート電極間およびそれらの下部の前記素子分離溝内に空隙部を形成する第1絶縁膜を形成し、
前記第1絶縁膜上に第2絶縁膜を形成する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 半導体基板の表面に素子分離溝で分離された素子形成部を設け、前記素子分離溝内に犠牲膜を埋め込み、前記素子形成部上面にゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜、加工用絶縁膜を形成し、
前記加工用絶縁膜、第2電極膜、電極間絶縁膜および第1電極膜を順次エッチングしてメモリセルトランジスタおよび同一素子形成部上で隣接する少なくとも2個の選択ゲートトランジスタの各ゲート電極を形成し、
前記素子分離溝内の前記犠牲膜を選択的に除去し、
レジストを塗布して前記選択ゲートトランジスタのゲート電極間の領域を開口するパターンに形成し、
前記レジストのパターン形成後に、少なくとも前記パターンの開口端部を覆うように閉塞絶縁膜を形成し、
前記閉塞絶縁膜をエッチバック処理して前記レジストのパターンを露出させ、その後前記レジストを除去し、
前記レジストを除去した後、前記メモリセルトランジスタのゲート電極間およびそれらの下部の前記素子分離溝内に空隙部を形成する第1絶縁膜を形成し、
前記第1絶縁膜上に第2絶縁膜を形成する
ことを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項2に記載の不揮発性半導体記憶装置の製造方法において、
前記レジストは、ネガレジストを用いることを特徴とする不揮発性半導体記憶装置の製造方法。 - 請求項3に記載の不揮発性半導体記憶装置の製造方法において、
前記レジストによるパターンは、その開口端部が、前記選択ゲートトランジスタのゲート電極の上部に位置されると共に、前記素子分離溝内においては前記ゲート電極の下部に位置されるように形成されることを特徴とする不揮発性半導体記憶装置の製造方法。 - 表面に形成された素子分離溝で分離された素子形成部を有する半導体基板と、
前記半導体基板の前記素子形成部上に形成されたゲート絶縁膜、第1電極膜、電極間絶縁膜、第2電極膜からなるメモリセルトランジスタおよび同一素子形成部上で隣接する少なくとも2個の選択ゲートトランジスタのゲート電極と、
前記選択ゲートトランジスタのゲート電極間の前記素子分離溝内を前記ゲート電極の下部まで埋める閉塞絶縁膜と、
前記メモリセルトランジスタのゲート電極間およびそれらの下部の前記素子分離溝内が空隙部となるように形成された第1絶縁膜と、
前記第1絶縁膜上に形成された第2絶縁膜と
を備えたことを特徴とする不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065509A JP2013197482A (ja) | 2012-03-22 | 2012-03-22 | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
US13/845,667 US20130248970A1 (en) | 2012-03-22 | 2013-03-18 | Nonvolatile semiconductor storage device and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012065509A JP2013197482A (ja) | 2012-03-22 | 2012-03-22 | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013197482A true JP2013197482A (ja) | 2013-09-30 |
Family
ID=49210980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012065509A Pending JP2013197482A (ja) | 2012-03-22 | 2012-03-22 | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20130248970A1 (ja) |
JP (1) | JP2013197482A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997521B2 (en) | 2016-03-15 | 2018-06-12 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013201184A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 半導体記憶装置の製造方法 |
JP6194824B2 (ja) | 2014-03-18 | 2017-09-13 | 株式会社デンソー | 半導体装置およびその製造方法 |
US9997533B2 (en) | 2015-10-06 | 2018-06-12 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing same |
CN113540105B (zh) * | 2020-04-14 | 2023-11-03 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及形成方法 |
CN114497041A (zh) * | 2020-10-26 | 2022-05-13 | 长鑫存储技术有限公司 | 半导体结构及半导体结构的制作方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008078298A (ja) * | 2006-09-20 | 2008-04-03 | Toshiba Corp | 半導体装置及びその製造方法 |
JP2009059931A (ja) * | 2007-08-31 | 2009-03-19 | Toshiba Corp | 不揮発性半導体記憶装置 |
KR20100102982A (ko) * | 2009-03-12 | 2010-09-27 | 삼성전자주식회사 | 반도체 장치 |
JP2011066038A (ja) * | 2009-09-15 | 2011-03-31 | Toshiba Corp | 半導体記憶装置 |
US8946048B2 (en) * | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
US8603890B2 (en) * | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
US8492224B2 (en) * | 2010-06-20 | 2013-07-23 | Sandisk Technologies Inc. | Metal control gate structures and air gap isolation in non-volatile memory |
KR101559345B1 (ko) * | 2010-08-26 | 2015-10-15 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
JP5570953B2 (ja) * | 2010-11-18 | 2014-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
SG10201408390TA (en) * | 2010-11-18 | 2015-01-29 | Toshiba Kk | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device |
KR101760662B1 (ko) * | 2011-02-09 | 2017-07-25 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 제조 방법 |
JP2013080861A (ja) * | 2011-10-05 | 2013-05-02 | Toshiba Corp | 半導体装置 |
-
2012
- 2012-03-22 JP JP2012065509A patent/JP2013197482A/ja active Pending
-
2013
- 2013-03-18 US US13/845,667 patent/US20130248970A1/en not_active Abandoned
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9997521B2 (en) | 2016-03-15 | 2018-06-12 | Samsung Electronics Co., Ltd. | Semiconductor devices |
US10396083B2 (en) | 2016-03-15 | 2019-08-27 | Samsung Electronics Co., Ltd. | Semiconductor devices |
US10573651B2 (en) | 2016-03-15 | 2020-02-25 | Samsung Electronics Co., Ltd. | Semiconductor devices |
Also Published As
Publication number | Publication date |
---|---|
US20130248970A1 (en) | 2013-09-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5288877B2 (ja) | 不揮発性半導体記憶装置 | |
US7521318B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
JP2012234980A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2012094694A (ja) | 不揮発性半導体記憶装置 | |
JP2007165543A (ja) | 半導体記憶装置の製造方法 | |
JP2010177279A (ja) | Nand型フラッシュメモリおよびその製造方法 | |
JP2010225786A (ja) | 半導体記憶装置及びその半導体記憶装置の製造方法 | |
JP2013045837A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2013197482A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
JP2009267208A (ja) | 半導体装置及びその製造方法 | |
JP2013201185A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
JP2008135715A (ja) | 不揮発性メモリ素子及びその製造方法 | |
US8278717B2 (en) | Semiconductor memory device and method of manufacturing the same | |
JP5268979B2 (ja) | 半導体装置および半導体装置の製造方法。 | |
JP2014222731A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
KR20070091833A (ko) | 비휘발성 기억 소자 및 그 형성 방법 | |
JP2011066052A (ja) | 半導体装置の製造方法および半導体装置 | |
JP2007294750A (ja) | 半導体装置及びその製造方法 | |
KR20130127807A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
JP2014187132A (ja) | 半導体装置 | |
US20110073933A1 (en) | Semiconductor device and method of manufacturing the same | |
JP2013004791A (ja) | 半導体装置およびその製造方法 | |
JP2013026331A (ja) | 不揮発性半導体記憶装置の製造方法 |