JP2012094694A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2012094694A JP2012094694A JP2010240949A JP2010240949A JP2012094694A JP 2012094694 A JP2012094694 A JP 2012094694A JP 2010240949 A JP2010240949 A JP 2010240949A JP 2010240949 A JP2010240949 A JP 2010240949A JP 2012094694 A JP2012094694 A JP 2012094694A
- Authority
- JP
- Japan
- Prior art keywords
- film
- gate electrode
- semiconductor
- electrode film
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
【課題】柱状のチャネル層となる半導体層に沿って、複数の浮遊ゲート型の不揮発性メモリセルが積層された構造の不揮発性半導体記憶装置を提供する。
【解決手段】実施形態によれば、柱状の半導体膜131の側面にトンネル誘電体膜141、浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144を備えるメモリセルMCが半導体膜131の延在方向に複数設けられるメモリセル列を、半導体基板101上に略垂直に複数配置した不揮発性半導体記憶装置が提供される。ここで、浮遊ゲート電極膜142と制御ゲート電極膜143は、柱状の半導体膜131の全周のうち特定の方向の側面にのみ形成されている。
【選択図】図2
【解決手段】実施形態によれば、柱状の半導体膜131の側面にトンネル誘電体膜141、浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144を備えるメモリセルMCが半導体膜131の延在方向に複数設けられるメモリセル列を、半導体基板101上に略垂直に複数配置した不揮発性半導体記憶装置が提供される。ここで、浮遊ゲート電極膜142と制御ゲート電極膜143は、柱状の半導体膜131の全周のうち特定の方向の側面にのみ形成されている。
【選択図】図2
Description
本発明の実施形態は、不揮発性半導体記憶装置に関する。
NAND型フラッシュメモリの分野では、リソグラフィ技術の解像度の限界に制約されることなく高集積化を達成することが可能な積層型メモリが注目されている。たとえば、側面を覆うように電荷蓄積層としての絶縁膜が形成された柱状の半導体膜と交差するように高さ方向に所定の間隔をおいて平板形状の電極が複数配置されるメモリストリングスが2次元的にマトリックス状に配置され、所定の方向に隣接するメモリストリングス間で平板形状の電極が共有された構造の不揮発性半導体記憶装置が提案されている。
このような不揮発性半導体記憶装置は、一般的につぎのようにして製造される。まず、半導体基板上に、制御ゲートとなる導電性不純物を添加した多結晶シリコン膜と、制御ゲート間の絶縁膜となる酸化ケイ素膜とを交互に複数層積層する。ついで、多結晶シリコン膜と酸化ケイ素膜からなる積層膜を貫通するようにメモリプラグホールを形成する。そして、このメモリプラグホールの内壁にのみONO膜などの電荷蓄積膜を形成し、さらにこのメモリプラグホールを埋めるようにアモルファスシリコン層を形成し最終的に結晶化させることで、上記構造の不揮発性半導体記憶装置が得られる。
従来の方法では、多結晶シリコン膜と酸化ケイ素膜の積層膜に形成したメモリプラグホールに、積層された全メモリセルの電荷蓄積膜を一括して形成した後に柱状のアモルファスシリコン層を形成している。つまり、このような方法では、積層されたメモリセル毎に電荷蓄積膜を分割することは困難である。そのため、MONOS(Metal-Oxide-Nitride-Oxide-Semiconductor)型の不揮発性メモリセルを積層することはできても、浮遊ゲート型の不揮発性メモリセルを積層することは困難であった。
本発明の一つの実施形態は、柱状のチャネル層となる半導体層に沿って、複数の浮遊ゲート型の不揮発性メモリセルが積層された構造の不揮発性半導体記憶装置を提供することを目的とする。
本発明の一つの実施形態によれば、柱状の半導体膜の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜を備えるメモリセルが前記半導体膜の延在方向に複数設けられるメモリセル列を、基板上に略垂直に複数配置した不揮発性半導体記憶装置が提供される。ここで、前記浮遊ゲート電極膜と前記制御ゲート電極膜は、前記柱状の半導体膜の全周のうち特定の方向の側面にのみ形成されている。
以下に添付図面を参照して、実施形態にかかる不揮発性半導体記憶装置を詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。また、以下の実施形態で用いられる不揮発性半導体記憶装置の断面図は模式的なものであり、層の厚みと幅との関係や各層の厚みの比率などは現実のものとは異なる。さらに、以下で示す膜厚は一例であり、これに限定されるものではない。
以下の実施形態は、基板に垂直に柱状に設けられたチャネルとしての半導体膜と、半導体膜の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜とを有する浮遊ゲート型の不揮発性のメモリセルトランジスタが、高さ方向に複数設けられた構造の不揮発性半導体記憶装置に適用されるものである。そこで、最初にこのような不揮発性半導体記憶装置の全体的な構造の一例について説明を行い、その後に、各実施形態について説明を行う。
図1は、不揮発性半導体記憶装置の構造の一例を模式的に示す斜視図である。不揮発性半導体記憶装置は、メモリセル部11、ワード線駆動回路12、ソース側選択ゲート線駆動回路13、ドレイン側選択ゲート線駆動回路14、センスアンプ15、ワード線16、ソース側選択ゲート線17、ドレイン側選択ゲート線18、ビット線19などを有している。
メモリセル部11は、複数のメモリセルトランジスタ(以下、単にメモリセルともいう)と、メモリセルトランジスタ列の上端および下端にそれぞれ設けられるドレイン側選択トランジスタおよびソース側選択トランジスタとを有するメモリストリングスが基板上にマトリックス状に配置された構成を有する。後述するように、メモリセルトランジスタは、チャネルとなる柱状の半導体膜の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜とを有する構造を有し、ドレイン側選択トランジスタおよびソース側選択トランジスタは、柱状の半導体膜の側面にゲート誘電体膜を介して選択ゲート電極膜が設けられる構造を有している。ここでは、1つのメモリストリングスに4層のメモリセルが設けられている場合を例示している。
ワード線16は、所定の方向に隣接するメモリストリングスの同じ高さのメモリセルの制御ゲート電極膜間を接続している。このワード線16の延在する方向を、以下では、ワード線方向という。また、ソース側選択ゲート線17は、ワード線方向に隣接するメモリストリングスのソース側選択トランジスタの選択ゲート電極膜間を接続し、ドレイン側選択ゲート線18は、ワード線方向に隣接するメモリストリングスのドレイン側選択トランジスタの選択ゲート電極膜間を接続している。さらに、ビット線19は、ワード線方向に交差する方向(ここでは直交方向)で、各メモリストリングスの上部と接続するように設けられる。以下では、ビット線19の延在する方向を、ビット線方向という。
ワード線駆動回路12は、ワード線16に印加する電圧を制御する回路であり、ソース側選択ゲート線駆動回路13は、ソース側選択ゲート線17に印加する電圧を制御する回路であり、ドレイン側選択ゲート線駆動回路14は、ドレイン側選択ゲート線18に印加する電圧を制御する回路である。また、センスアンプ15は、選択されたメモリセルから読み出した電位を増幅する回路である。なお、以下の説明では、ソース側選択ゲート線17およびドレイン側選択ゲート線18を区別する必要がない場合には、単に選択ゲート線と表記する。また、ソース側選択トランジスタおよびドレイン側選択トランジスタについても区別する必要がない場合には、単に選択トランジスタと表記する。
メモリセル部11のワード線16、ソース側選択ゲート線17およびドレイン側選択ゲート線18と、ワード線駆動回路12、ソース側選択ゲート線駆動回路13およびドレイン側選択ゲート線駆動回路14とは、メモリセル部11のワード線駆動回路12側に設けられたワード線コンタクト部20で、それぞれコンタクトを介して接続される。ワード線コンタクト部20は、各高さのメモリセルと選択トランジスタに接続されるワード線16と選択ゲート線17,18が階段状に加工された構造となっている。
(第1の実施形態)
図2は、第1の実施形態による不揮発性半導体記憶装置の構成の一例を模式的に示す断面図であり、(a)はメモリセル部の平面断面図であり、(b)は(a)のI−I断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。なお、図2(a)は、(b)のII−II断面に相当している。また、図3は、メモリセル部のメモリセルトランジスタが形成される領域の一部を切り出した斜視図である。
図2は、第1の実施形態による不揮発性半導体記憶装置の構成の一例を模式的に示す断面図であり、(a)はメモリセル部の平面断面図であり、(b)は(a)のI−I断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。なお、図2(a)は、(b)のII−II断面に相当している。また、図3は、メモリセル部のメモリセルトランジスタが形成される領域の一部を切り出した斜視図である。
メモリセル部11には、図2(a)、(b)と図3に示されるように、中空の柱状の半導体膜131が、ソース領域111を有するシリコン基板などの半導体基板101上にほぼ垂直にマトリックス状に配置されている。中空の柱状の半導体膜131の側面の所定の方向には、トンネル誘電体膜141、浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144が順に形成されたメモリセルMCを含むNANDストリングNSが形成されている。この例では柱状の半導体膜131のビット線方向側側面に、2本のNANDストリングNSが対向するように設けられている。また、中空の柱状の半導体膜131の上部には、図示しないドレイン領域が形成されている。
NANDストリングNSは、柱状の半導体膜131の側面に、高さ方向に複数接続された構造のメモリセルMCと、これら複数のメモリセルMCの下端側と上端側の半導体膜131の側面に、ゲート誘電体膜132および選択ゲート電極膜133が形成された構造の選択トランジスタと、を備える。図2(b)では、柱状の半導体膜131の下端側にソース側選択トランジスタSGSが配置され、上端側にドレイン側選択トランジスタSGDが配置されている。これらの2つの選択トランジスタSGS,SGD間に1以上のメモリセルMCが所定の間隔をおいて形成される。また、メモリセル部11では、所定の方向に配列するNANDストリングNSの選択トランジスタSGS,SGDの選択ゲート電極膜133間は互いに接続され、所定の方向に配列するNANDストリングNSの同じ高さのメモリセルMCの制御ゲート電極膜144間も互いに接続される。
具体的には、図2(b)と図3に示されるように、チャネルとして機能する中空の柱状の半導体膜131の側面には、半導体膜131の周囲を囲むスペーサ膜121が高さ方向に所定の間隔で形成されている。また、ワード線方向に隣接する柱状の半導体膜131間を結ぶように、基板面に水平な方向の断面がビット線方向に延在した形状(たとえば楕円形状)を有する柱状の分離絶縁膜152が設けられる。ワード線方向に隣接する分離絶縁膜152で柱状の半導体膜131の側面全部が覆われてしまわないように、分離絶縁膜152は配置される。つまり、柱状の半導体膜131のワード線方向の側面には分離絶縁膜152が存在し、ビット線方向の側面には分離絶縁膜152が存在しない状態となる。なお、スペーサ膜121のビット線方向の端部は、分離絶縁膜152のビット線方向の端部に比して張り出して形成されている。
このように形成された中空の柱状の半導体膜131の高さ方向上下両端側に位置する隣接する2つのスペーサ膜121とワード線方向に隣接する2つの分離絶縁膜152とで囲まれた領域には選択トランジスタSGS,SGDが形成され、他の隣接する2つのスペーサ膜121とワード線方向に隣接する2つの分離絶縁膜152とで囲まれた領域にはメモリセルMCが形成される。
選択トランジスタSGS,SGDは、半導体膜131の高さ方向上下両端側に位置する隣接する2つのスペーサ膜121で挟まれた領域の半導体膜131の所定の方向(ビット線方向)の側面にゲート誘電体膜132が形成され、隣接するスペーサ膜121間のゲート誘電体膜132上に選択ゲート電極膜133が埋め込まれた構造を有する。なお、選択ゲート電極膜133の表面には、表面が露出しないように表面絶縁膜134が形成されている。
また、メモリセルMCは、つぎに示すような構造を有する。隣接するスペーサ膜121で挟まれた領域の柱状の半導体膜131の所定の方向(ビット線方向)の側面にトンネル誘電体膜141が形成され、その上に浮遊ゲート電極膜142が形成される。そして、スペーサ膜121と浮遊ゲート電極膜142上を被覆するようにゲート間絶縁膜143が形成され、隣接するスペーサ膜121で挟まれる空間に制御ゲート電極膜144が埋め込まれるように形成される。ここでは、2つの選択トランジスタSGS,SGD間に4つのメモリセルMCが形成される場合が示されている。
このように、中空の柱状の半導体膜131の側面のビット線方向の両側に独立したメモリセルMCと選択トランジスタSGS,SGDが形成される。その結果、1本の中空の柱状のチャネルとなる半導体膜131は、2本の独立したNANDストリングNSからなる。
上記したように、同じ高さのワード線方向に隣接する選択トランジスタSGS,SGDは、選択ゲート電極膜133によって互いに接続され、同じ高さのワード線方向に隣接するメモリセルMCは、制御ゲート電極膜144によって互いに接続される。また、ビット線方向に隣接する半導体膜131間にはトレンチが形成され、トレンチの側壁を覆うように側壁膜161が設けられる。そして、側壁膜161で被覆されたトレンチには半導体基板101に形成されたソース領域111に接続されるソース線コンタクト162が埋め込まれる。NAND型フラッシュメモリでは、ソース側は共通電位にすればよいので、ソース線コンタクト162がワード線方向に延在した板状に形成されていてもよい。
ワード線コンタクト部20には、図2(c)に示されるように、メモリセル部11から延長される制御ゲート電極膜144と選択ゲート電極膜133が積層して配置される。制御ゲート電極膜144と選択ゲート電極膜133は、下層の制御ゲート電極膜144または選択ゲート電極膜133が露出するように、階段状の構成を有している。なお、ワード線コンタクト部20では、制御ゲート電極膜144の周囲はゲート間絶縁膜143で囲まれ、選択ゲート電極膜133の周囲はゲート誘電体膜132で囲まれている。また、制御ゲート電極膜144と選択ゲート電極膜133の間には、スペーサ膜121が配置される構造となっている。
ワード線コンタクト部20での階段状の制御ゲート電極膜144と選択ゲート電極膜133上には平坦化膜151が形成され、半導体基板101のメモリセル部11上とワード線コンタクト部20上には、層間絶縁膜171が形成される。層間絶縁膜171としては、たとえばTEOS(Tetraethyl orthosilicate)/O3膜を用いることができる。メモリセル部11の層間絶縁膜171には、半導体膜131に接続されるコンタクト181が設けられ、ワード線コンタクト部20の層間絶縁膜171と平坦化膜151には、階段状に設けられた制御ゲート電極膜144と選択ゲート電極膜133に接続されるコンタクト181が設けられる。
層間絶縁膜171上には、ビット線などを有する多層配線層が形成される。ここでは、層間絶縁膜171上に、配線層182、層間絶縁膜172、配線層183および層間絶縁膜173が順に形成されている。配線層182は、半導体膜131の上面およびワード線コンタクト部20の制御ゲート電極膜144と選択ゲート電極膜133と、コンタクト181を介して接続されている。コンタクト181と配線層182,183の材料としては、たとえばWやAlを用いることができる。
ここで、半導体基板101および柱状の半導体膜131の材料は、たとえば、Si,Ge,SiGe,SiSn,PbS,GaAs,InP,GaP,GaN,ZnSeまたはInGaAsPなどの中から選択することができる。柱状の半導体膜131は、単結晶半導体で構成されてもよいし、多結晶半導体から構成されてもよい。ここでは、半導体膜131は、BをドープしたP型多結晶シリコン膜によって構成されるものとする。
また、選択トランジスタSGS,SGDのゲート誘電体膜132とメモリセルMCのトンネル誘電体膜141として、シリコン酸化膜などを用いることができ、メモリセルMCのゲート間絶縁膜143として、ONO(シリコン酸化膜/シリコン窒化膜/シリコン酸化膜)構造の膜などを用いることができる。さらに、選択トランジスタSGS,SGDの選択ゲート電極膜133とメモリセルMCの浮遊ゲート電極膜142および制御ゲート電極膜144の材料として、たとえばW,TaN,TiN,TiAlN,WN,WSi,CoSi,NiSi,PrSi,NiPtSi,PtSi,Pt,Ru,RuO2,Bドープ多結晶シリコン膜、Pドープ多結晶シリコン膜などの導電体膜を単独で、または積層して用いることができる。ここでは、選択ゲート電極膜133と浮遊ゲート電極膜142としてPドープ多結晶シリコン膜を用い、制御ゲート電極膜144としてタングステン膜を用いるものとする。また、スペーサ膜121の材料として、たとえばシリコン酸化膜を用いるようにしてもよいし、有機膜を用いるようにしてもよい。
以上のように、メモリセルMCは、半導体膜131をP型多結晶シリコン膜で構成し、NANDストリングNSを構成する各メモリセルMCの制御ゲート電極膜144への電圧の印加によって形成されるフリンジ電界で各制御ゲート電極膜144間のチャネル(半導体膜131)に空乏層が形成され、空乏層が半導体膜131全体に繋がってチャネルを形成するInversion型トランジスタである。Inversion型トランジスタは、チャネルに電子が通常存在しないので、非選択セルにVpassが印加されてもプログラムディスターブやリードディスターブによる誤動作が起こりにくい。また、チャネルとなる半導体膜131がP-型なので、消去時に半導体基板101からホールを容易に引き込むことができるので、消去特性がよい。
一方、書き込み時は、半導体基板101に形成されたソース領域111から半導体膜131に形成される空乏層を通して選択したメモリセルMCに電子を引き込むことによって、書き込み動作を行う。また、消去時は、半導体膜131が半導体基板101の図示しないP型ウエル領域に接続されているので、半導体基板101とともに半導体膜131の電位を持ち上げることで、半導体膜131上のすべてのメモリセルMCの浮遊ゲート電極膜142から一括して電子を引き抜くことで消去動作を行う。
上記した構造のメモリセルMCでのカップリング比を算出した結果を以下に示す。図4は、図2(a)の断面図の一部をさらに拡大して示した図である。まず、メモリセルMCのトンネル誘電体膜141の膜厚をdTNLとし、中空の柱状の半導体膜131の外周面の曲率半径をrとし、分離絶縁膜152に覆われていない半導体膜131の側面の領域の基板面内で測った角度(それぞれの分離絶縁膜152の外周が半導体膜131と交わる付近において分離絶縁膜152の外周部分を直線で近似し、2本の近似曲線Aが交わる角度)をθとすると、トンネル誘電体膜141の静電容量CTNLは、次式(1)で示される。ここで、r=23nm,dTNL=7nm,θ=60°とすると、以下の結果が得られる。
つぎに、ゲート間絶縁膜143の膜厚をdIPDとし、半導体膜131のワード線方向のサイズをLとすると、ゲート間絶縁膜143の静電容量CIPDは、次式(2)で示される。ここで、dIPDを12nmとし、Lを53nmとしている。
カップリング比は、トンネル誘電体膜141の静電容量に対するゲート間絶縁膜143の静電容量の比であり、カップリング比が高いほどトンネル誘電体膜141に効率的に電圧を印加できるので書き込み特性がよくなるが、カップリング比が高すぎる場合、パス電圧を印加した際に誤って電子が書き込まれるプログラムディスターブやリードディスターブなどの誤書き込みが起こりやすくなる。そのため、メモリセルMCのカップリング比として、一般的には0.5〜0.6程度であることが望ましいが、上記(3)式はこの範囲に含まれており、望ましいカップリング比が得られていることがわかる。これはメモリセルMCを半導体膜131の全周に設けず、所定の方向にのみ設ける構成にした効果である。
また、本構造では、中空の円柱状の半導体膜131の側面にトンネル誘電体膜141が所定の曲率を有しながら被覆される構造となるので、小さい曲率半径による電界集中の影響でトンネル誘電体膜141によって強く電界を集中させることができる。その結果、通常の平面上に形成された浮遊ゲート構造のメモリセルに比べて大幅に書き込み/消去特性を改善することができると共にMLC(Multi-Level Cell)動作を行うのに有効である。一方、図4に示される通り、浮遊ゲート電極膜142と制御ゲート電極膜144との間のゲート間絶縁膜143は曲率を有することなく平面的に形成されているので、書き込み時にゲート間絶縁膜143によってはさほど強い電界の集中は生じない。そのため、浮遊ゲート電極膜142に注入された電子は制御ゲート電極膜144側に抜けにくく、良好なデータリテンション特性が得られるとともに書き込みしきい値電圧のレベルを高く上げてMLC動作を行う際の書き込みウインドウを広げることも可能となる。
つぎに、このような構造の不揮発性半導体記憶装置の製造方法について説明する。図5−1〜図5−10は、第1の実施形態による不揮発性半導体記憶装置の製造方法の手順の一例を模式的に示す断面図である。これらの図において、(a)はメモリセル部のワード線方向に垂直な方向の断面図であり、(b)は(a)のIII−III断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。
まず、半導体基板101上に不揮発性半導体記憶装置の図示しない周辺回路を形成する。また、図5−1に示されるように、半導体基板101のメモリセル部に、イオン注入法によって所定の導電型の不純物を打ち込み、活性化させることで、ソース領域111を形成する。このソース領域111は、たとえばN型とすることができる。
ついで、半導体基板101上の全面に、選択トランジスタとメモリセルを構成するスペーサ膜121と犠牲膜122,123とを所定の順序で積層する。ここでは、まず半導体基板101上にスペーサ膜121と、選択トランジスタの選択ゲート電極膜を形成する際の犠牲膜122と、を形成する。ついで、メモリセルを構成するスペーサ膜121と、制御ゲート電極膜を形成する際の犠牲膜123とを交互に複数層積層し、最後はスペーサ膜121で終わるようにする。そして、選択トランジスタの選択ゲート電極膜を形成する際の犠牲膜122とスペーサ膜121とを順に形成する。
スペーサ膜121としてPECVD(Plasma-Enhanced Chemical Vapor Deposition)法などの成膜法によって形成される厚さ20nmのシリコン酸化膜を用いることができる。また、犠牲膜122としてLPCVD(Low Pressure Chemical Vapor Deposition)法などの成膜法によって形成される厚さ70nmのSiGeを用いることができ、犠牲膜123としてPECVD法などの成膜法によって形成される厚さ40nmのシリコン窒化膜を用いることができる。たとえば、半導体基板101上に、シリコン酸化膜/SiGe膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/SiGe膜/シリコン酸化膜の順に形成し、犠牲膜123(シリコン窒化膜)が4層となるように積層する。
ついで、最上層のスペーサ膜121上の全面に図示しないマスク膜を形成し、リソグラフィ技術と反応性イオンエッチング技術(Reactive Ion Etching;以下、RIE法という)によって、スペーサ膜121と犠牲膜122,123とからなる積層膜を一括加工して、半導体基板101にまで連通する分離溝150を形成する。この分離溝150は、後に浮遊ゲート電極膜142をリセスによって形成できるように予め浮遊ゲート電極膜142となる領域を分割するものである。その後、リソグラフィ技術とRIE法とを複数回繰り返すことによって、ワード線コンタクト部の積層膜を階段状に加工する処理を行い、マスク膜を除去する。これによって、後に形成される制御ゲート電極膜と選択ゲート電極膜とをコンタクトと接続する引き出し部が形成される。ここで、マスク膜としては、たとえばCVDカーボン膜を用いることができる。
ついで、図5−2に示されるように、半導体基板101上の全面にシリコン酸化膜などの絶縁膜を形成し、CMP(Chemical Mechanical Polishing)技術によって平坦化する。これによって、ワード線コンタクト部に絶縁膜が埋め込まれて平坦化膜151が形成され、分離溝150内に絶縁膜が埋め込まれて分離絶縁膜152が形成される。
ついで、図5−3に示されるように、半導体基板101上の全面に図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、上記積層膜を一括加工して、半導体基板101にまで連通する貫通孔135を形成する。この貫通孔135は、ワード線方向に隣接する分離絶縁膜152間を接続するように設けられる。貫通孔135を形成した後、マスク膜を除去する。このマスク膜として、たとえばCVDカーボン膜を用いることができる。これによって、後に形成する半導体膜131の鋳型が形成される。
その後、図5−4に示されるように、LPCVD法などの成膜法によって、チャネルとなる半導体膜131を形成する。このとき、半導体膜131は、貫通孔135内に埋め込まれ、下端が半導体基板101と接続するように形成される。ここで、半導体膜131としては、たとえば厚さ10nmのBドープ多結晶シリコン膜を用いることができ、このときのB濃度は、たとえば1×1017〜1×1018cm-3に設定することができる。なお、半導体膜131は、貫通孔135をマカロニ状に中空に埋め込むように形成される。中空に埋め込むことで、制御ゲート電極膜144で制御する半導体膜131の肉厚が積層されたメモリセル間で略等しくなるので、各メモリセル間のトランジスタ特性のばらつきを小さくすることができるとともに、1本のチャネルの両側のメモリセルに独立に電子を書き込む際のセル間干渉を生じにくくすることができる。また、半導体膜131として、LPCVD法で形成したP型多結晶シリコン膜以外にも、レーザアニール法もしくはNi触媒法で結晶化させた多結晶シリコン膜、または単結晶シリコン膜を用いてもよい。
さらに、ALD(Atomic Layer Deposition)法によって、中空の柱状の半導体膜131の内部を埋め込むように、シリコン酸化膜などからなる絶縁膜136を形成する。その後、RIE法などの方法によってエッチバックを行って、スペーサ膜121上の半導体膜131を除去する。これによって、貫通孔135内にのみ半導体膜131が残存する。続いて、リソグラフィ技術とイオン注入技術とを用いて、半導体膜131の上部に所定の導電型の不純物元素をイオン注入し、図示しないドレイン領域を形成する。ここでは、不純物元素として、たとえば砒素を用いることができる。
その後、図5−5に示されるように、半導体基板101上の全面に、図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、スペーサ膜121と犠牲膜122,123とからなる積層膜を一括加工してトレンチ153を形成する。このトレンチ153は、ビット線方向に隣接する半導体膜131間を切断するように、ワード線方向に延在する形状を有する。ここで、マスク膜として、たとえばCVDカーボン膜を用いることができる。トレンチ153を形成した後、マスク膜を除去する。
ついで、図5−6に示されるように、ガスエッチングによって、犠牲膜122を選択的に除去することによって、選択トランジスタ形成位置の上下のスペーサ膜121間に空洞191を形成する。スペーサ膜121にシリコン酸化膜を用い、犠牲膜122にSiGe膜を用い、犠牲膜123にシリコン窒化膜を用いる場合には、SiGe膜がシリコン酸化膜とシリコン窒化膜に比して選択的にエッチングされるように、エッチャントガスとしてたとえば塩素ガスを用いることができる。犠牲膜122が除去された後の空洞191は、後の選択トランジスタの選択ゲート電極を形成する際の鋳型となる。
その後、ALD法によって、空洞191の内面を被覆するように、選択トランジスタのゲート誘電体膜132を形成し、さらに空洞191内を埋め込むように、選択ゲート電極膜133を形成する。たとえば、ゲート誘電体膜132として厚さ7nmのシリコン酸化膜を用いることができ、選択ゲート電極膜133としてPをドープしたN型多結晶シリコン膜を用いることができる。
続いて、CDE(Chemical Dry Etching)法によって、選択ゲート電極膜133をリセスして、空洞191内にのみ、選択ゲート電極膜133を残存せしめる。そして、ラジカル酸化によって、選択ゲート電極膜133の表面に表面絶縁膜134を形成する。ここでは、選択ゲート電極膜133の表面に厚さ10nmのシリコン熱酸化膜が形成される。
ついで、図5−7に示されるように、ウエットエッチングを用いて犠牲膜123を選択的に除去することによって、メモリセル形成位置の上下のスペーサ膜121間に空洞192を形成する。ここで、スペーサ膜121にシリコン酸化膜を用い、犠牲膜123にシリコン窒化膜を用いる場合には、シリコン窒化膜がシリコン酸化膜に比して選択的にエッチングされるように、ウエットエッチングの薬液としてたとえば熱燐酸を用いることができる。またこのとき、シリコン酸化膜で構成される分離絶縁膜152はエッチングされないので、チャネルを構成する半導体膜131の全周のうち、所定の方向(ビット線方向)にのみ浮遊ゲート電極膜形成の鋳型となる空洞192が形成される。その後、ラジカル酸化によって、空洞192の形成によって露出した半導体膜131の表面を酸化して、トンネル誘電体膜141を形成する。トンネル誘電体膜141として、たとえば厚さ6nmのシリコン酸化膜が形成される。
ついで、図5−8に示されるように、ALD法などの成膜法によって、空洞192内に浮遊ゲート電極膜142を埋め込むように形成した後、CDE法によって空洞192内に形成された浮遊ゲート電極膜142のうち、上下のスペーサ膜121に挟まれた領域(トンネル誘電体膜141に接する領域)にのみ残存せしめるように、浮遊ゲート電極膜142をエッチングする。浮遊ゲート電極膜142として、たとえばPがドープされたN型多結晶シリコン膜を用いることができる。
その後、図5−9に示されるように、メモリセルのゲート間絶縁膜143を、浮遊ゲート電極膜142とスペーサ膜121とをコンフォーマルに被覆するように形成する。ゲート間絶縁膜143として、たとえばLPCVD法によって、シリコン酸化膜/シリコン窒化膜/シリコン酸化膜が積層された厚さ12nmのONO膜を形成することができる。ついで、ゲート間絶縁膜143が形成された空洞192内を埋め込むように制御ゲート電極膜144を形成する。制御ゲート電極膜144として、たとえばタングステン膜をLPCVD法によって形成することができる。そして、ガスエッチングによって、制御ゲート電極膜144を空洞192内にのみ残存せしめるようにエッチングする。エッチャントガスとして、たとえばClF3を用いることができる。これによって、積層されたメモリセルのそれぞれに対して独立に電圧を印加できる制御ゲート電極膜144が形成される。このとき、ワード線コンタクト部に形成された空洞192をコンフォーマルに覆うようにゲート間絶縁膜143が形成され、さらに空洞192を埋めこむようにワード線コンタクト部の配線である制御ゲート電極膜144が形成される。
ついで、図5−10に示されるように、半導体基板101上の全面に、CVD法などの成膜法によって、トレンチ153の側壁膜161を形成した後、RIE法などの方法でエッチバックして、トレンチ153の底部の側壁膜161を除去する。側壁膜161として、たとえばTEOS/O3膜を用いることができる。その後、側壁膜161が形成されたトレンチ内に導電性材料膜を埋め込み、CMP法などの方法で平坦化してソース領域111に接続されるソース線コンタクト162を形成する。導電性材料膜として、たとえばタングステン膜を用いることができる。
ついで、半導体基板101上の全面に層間絶縁膜171を形成し、メモリセル部ではソース線コンタクト162と半導体膜131に連通するコンタクトホールを形成し、ワード線コンタクト部では、階段状に形成された制御ゲート電極膜144と選択ゲート電極膜133に連通するコンタクトホールを形成する。その後、コンタクトホール内に導電性材料膜を埋め込み、コンタクト181を形成する。導電性材料膜として、CVD法によって形成されたタングステン膜を例示することができる。
その後、コンタクト181に接続される配線層182,183などを、層間絶縁膜172,173を介して形成し、多層配線層を形成する。以上によって、図2に示される構造の不揮発性半導体記憶装置が得られる。
なお、上記の製造工程で選択トランジスタの選択ゲート電極膜133形成用に形成される積層膜は、シリコン酸化膜とシリコンゲルマニウム膜とに限定されるものではなく、また、メモリセルの浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144の形成用に形成される積層膜も、シリコン酸化膜とシリコン窒化膜とに限定されるものではなく、高選択エッチングが可能な犠牲膜であれば利用可能である。また、多層膜を積層するプロセスもPECVD法以外にSACVD(Sub-Atmospheric CVD)法,LPCVD法,スパッタ法、Spin-on dielectric(SOD)などの技術を適宜組み合わせて用いることが可能である。
このように、第1の実施形態では、ワード線方向に隣接する中空の柱状の半導体膜131間を分離絶縁膜152で分離し、分離絶縁膜152で分離された中空の柱状の半導体膜131の所定の方向の側面にのみ、トンネル誘電体膜141、浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144を積層した浮遊ゲート型のメモリセルMCを形成した。このように既に不揮発性半導体記憶装置として実績のある浮遊ゲート型のメモリセルを積層することで、信頼性の確保が容易になるという効果を有する。
また、チャネルとなる半導体膜131の全周に浮遊ゲート電極膜142を形成しないので、トンネル誘電体膜141のキャパシタンスを抑制し、ゲート間絶縁膜143のキャパシタとトンネル誘電体膜141のキャパシタとのカップリング比を高くすることができる。その結果、書き込み/消去特性を改善しやすくなる。しかも、トンネル誘電体膜141とゲート間絶縁膜143のうちトンネル誘電体膜141のみを曲率を有するように形成しているので、データリテンション特性が向上するとともに、MLC動作を有効に行わせることができる。
さらに、1つの中空の柱状の半導体膜131のビット線方向両側の側面に独立のメモリセルMCを形成したので、すなわち1本のチャネルとなる半導体膜131は2本の独立したNANDストリングNSからなるようにしたので、単位面積当たりのビット容量を向上させることができる。
また、中空の柱状の半導体膜131の各高さのメモリセルMCを、下の方から順に加工していくのではなく、一括して加工するようにしたので、工程数を大きく増加させることなくメモリセルMCを積層して単位面積当たりのビット容量を向上させることができる。すなわち、微細化を行わなくても集積度の向上が可能になる。
さらに、ワード線方向に隣接する中空の柱状の半導体膜131間を分離する分離絶縁膜152と、高さ方向に所定の間隔で配置されるスペーサ膜121と、を設け、導電体膜を柱状の半導体膜131の側面に形成した後リセスして浮遊ゲート電極膜142を形成した。これによって、分離絶縁膜152とスペーサ膜121とで囲まれた所定の方向にのみ浮遊ゲート電極膜142が形成され、高さ方向およびワード線方向に隣接するメモリセル間で浮遊ゲート電極膜142が共通接続されてしまうことを防ぐことができる。その結果、マトリックス状に配置された柱状の半導体膜131の側面の各高さにおいて、一括して浮遊ゲート電極膜142を積層させて形成することができるという効果を有する。
(第2の実施形態)
第1の実施形態では、上下両端に選択トランジスタが形成された2つの独立したNANDストリングを有する柱状の半導体膜が、基板に略垂直にマトリックス状に配置された構造の不揮発性半導体記憶装置について説明した。第2の実施形態では、ビット線方向に隣接する一対の柱状の半導体膜が下部で接続される構造の不揮発性半導体記憶装置について説明する。
第1の実施形態では、上下両端に選択トランジスタが形成された2つの独立したNANDストリングを有する柱状の半導体膜が、基板に略垂直にマトリックス状に配置された構造の不揮発性半導体記憶装置について説明した。第2の実施形態では、ビット線方向に隣接する一対の柱状の半導体膜が下部で接続される構造の不揮発性半導体記憶装置について説明する。
図6は、第2の実施形態による不揮発性半導体記憶装置の構成の一例を模式的に示す断面図であり、(a)はメモリセル部の平面断面図であり、(b)は(a)のIV−IV断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。なお、図6(a)は、(b)のV−V断面に相当している。
第2の実施形態では、半導体基板101上に、図示しない周辺回路部が形成され、周辺回路部上に層間絶縁膜102とバックゲート電極膜103とを介してメモリセル部とワード線コンタクト部とが形成される。メモリセル部には、図6(a)、(b)に示されるように、中空の柱状の半導体膜131の所定の方向の側面にトンネル誘電体膜141、浮遊ゲート電極膜142a、ゲート間絶縁膜143および制御ゲート電極膜144が順に形成された複数のメモリセルMCと、柱状の半導体膜131の上端部側に配置された選択トランジスタSGS,SGDと、を含むメモリセル列が、バックゲート電極膜103上に略垂直に2次元的に配置されている。ここでは、メモリセルMCが4層積層されている場合が示されている。なお、メモリセル列を構成する選択トランジスタSGS,SGDとメモリセルMCの構造は、第1の実施形態と同様であるので、その説明を省略する。また、メモリセル部では、ワード線方向に配列するメモリセル列の選択トランジスタSGS,SGDの選択ゲート電極膜133は互いに接続され、ワード線方向に配列するメモリセル列の同じ高さのメモリセルMCの制御ゲート電極膜144も互いに接続されている。さらに、メモリセル部にはビット線方向に隣接するメモリセル列間を分離するワード線方向に延在したトレンチが形成され、このトレンチ内には層間絶縁膜171が埋め込まれている。
ここでは、中空の柱状の半導体膜131はP型多結晶シリコン膜などのP型半導体材料によって構成されているものとする。また、制御ゲート電極膜144と交差する方向(たとえば、直交方向。この例ではビット線方向とする。)に隣接する2つの中空の柱状の半導体膜131の底部間は接続されており、中空の柱状の半導体膜131の内部を埋め込むように、シリコン酸化膜などの絶縁膜136が形成されている。つまり、ビット線方向に隣接する一対のメモリセル列が下部で接続され、U字型の中空の半導体膜131とその内部を埋める絶縁膜136によって構成される。
このように、第2の実施形態では、互いに接続される2本のメモリセル列で1つのNANDストリングNSが構成される。そのため、一方のメモリセル列の選択トランジスタはソース側選択トランジスタSGSとして機能し、他方のメモリセル列の選択トランジスタはドレイン側選択トランジスタSGDとして機能する。また、ソース側選択トランジスタSGSが形成されるメモリセル列の半導体膜131の上端には図示しないソース領域が形成され、ドレイン側選択トランジスタSGDが形成されるメモリセル列の半導体膜131の上端には図示しないドレイン領域が形成されている。
さらに、このように1本のU字型のチャネルとなる半導体膜131は、1本の独立したNANDストリングNSからなり、個々のメモリセルMCは、各制御ゲート電極膜144に電圧を印加することによって形成されるメモリセルMC間の空乏層を、半導体膜131全体にわたって繋げることでチャネルを形成するInversion型トランジスタである。
なお、半導体基板101、スペーサ膜121、半導体膜131、ゲート誘電体膜132、選択ゲート電極膜133、トンネル誘電体膜141、浮遊ゲート電極膜142a、ゲート間絶縁膜143および制御ゲート電極膜144の材料としては、第1の実施形態と同様のものを用いることができる。また、層間絶縁膜171上には、ソース側選択トランジスタSGSに接続される配線層182aが形成され、層間絶縁膜172を貫通するようにコンタクト182bが設けられている。その他の構成は、第1の実施形態と略同様であるので、第1の実施形態と同一の構成要素には同一の符号を付して、その説明を省略している。
また、第2の実施形態におけるメモリセルの断面構造は第1の実施形態と同様であり、書き込み/消去動作に望ましいカップリング比、良好なデータリテンション特性を得ることができる。さらに、第2の実施形態における書き込み処理は、第1の実施形態と同様に、チャネル端に形成されたソース領域から半導体膜131に形成される空乏層を通して選択したメモリセルに電子を引き込むことによって行う。一方、消去処理については、第1の実施形態と異なり、第2の実施形態の構造では、半導体基板101の図示しないP型ウェルに半導体膜131を接続することが困難なので、選択ゲート電極膜133に高電圧を印加してGIDL(Gate Induced Drain Leakage)によって発生したホールを浮遊ゲート電極膜142aに注入して行う。
つぎに、このような構造の不揮発性半導体記憶装置の製造方法について説明する。図7−1〜図7−8は、第2の実施形態による不揮発性半導体記憶装置の製造方法の手順の一例を模式的に示す図である。これらの図において、(a)はメモリセル部のワード線方向に垂直な方向の断面図であり、(b)は(a)のVI−VI断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。
まず、半導体基板101上に不揮発性半導体記憶装置の図示しない周辺回路を形成する。その後、図7−1に示されるように、周辺回路を形成した半導体基板101のメモリセル部とワード線コンタクト部の形成領域に層間絶縁膜102と、バックゲート電極膜103と、を積層して形成する。層間絶縁膜102としてたとえば厚さ20nmのシリコン酸化膜などを用いることができ、バックゲート電極膜103としてたとえば厚さ80nmのBをドープしたP型多結晶シリコン膜などを用いることができる。ついで、リソグラフィ技術およびRIE法によって、隣接する半導体膜間を接続するためのトレンチ112aをバックゲート電極膜103に形成する。このトレンチ112aは、ビット線方向に隣接する2つのメモリセル列間を接続することができる長さで形成される。その後、トレンチ112a内に犠牲膜112を埋め込むように形成する。犠牲膜112として、たとえば非晶質シリコン膜などを用いることができる。
ついで、半導体基板101上にメモリセルを構成するスペーサ膜121と制御ゲート電極膜形成の際の犠牲膜123とを交互に複数層積層し、最後はスペーサ膜121で終わるようにする。犠牲膜123として、後のエッチングによる処理でスペーサ膜121に比してエッチングレートが大きな絶縁材料が選択される。ここでは、スペーサ膜121としてたとえば厚さ20nmのシリコン酸化膜をPECVD法によって形成し、犠牲膜123としてたとえば厚さ60nmのシリコン窒化膜をPECVD法によって形成する。また、ここでは、犠牲膜123が4層となるようにスペーサ膜121と犠牲膜123とを交互に形成する。
続いて、最上層のスペーサ膜121上に、選択トランジスタの選択ゲート電極膜133、スペーサ膜121およびCMP処理時のストッパとなるストッパ膜124を順に形成する。選択ゲート電極膜133として、たとえば厚さ80nmのBをドープしたP型多結晶シリコン膜をLPCVD法によって形成し、スペーサ膜121としてたとえば厚さ20nmのシリコン酸化膜をPECVD法によって形成し、ストッパ膜124としてたとえば厚さ20nmのシリコン窒化膜をPECVD法によって形成する。
その後、ストッパ膜124上の全面に図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、スペーサ膜121、犠牲膜123、選択ゲート電極膜133およびストッパ膜124からなる積層膜を一括加工して、半導体基板101表面にまで連通する分離溝150を形成する。この分離溝150は、後の工程で浮遊ゲート電極膜をリセスによって形成できるように、予め浮遊ゲート電極膜となる領域を分割するものである。その後、リソグラフィ技術とRIE法とを複数回繰り返すことによって、ワード線コンタクト部の積層膜を階段状に加工する処理を行い、マスク膜を除去する。これによって、後に形成される制御ゲート電極膜と選択ゲート電極膜133とをコンタクトと接続する引き出し部が形成される。ここで、マスク膜としては、たとえばCVDカーボン膜を用いることができる。
ついで、図7−2に示されるように、半導体基板101上の全面に、シリコン酸化膜などの絶縁膜を形成し、CMP技術によって平坦化する。これによって、ワード線コンタクト部に絶縁膜が埋め込まれて平坦化膜151が形成され、分離溝150内に絶縁膜が埋め込まれて分離絶縁膜152が形成される。
ついで、図7−3に示されるように、半導体基板101上の全面に図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって上記積層膜を一括加工して、犠牲膜112にまで連通する貫通孔135cを形成する。この貫通孔135cは、ワード線方向に隣接する分離絶縁膜152間を接続するように設けられる。続いて、ウエットエッチングによってバックゲート電極膜103に形成された犠牲膜112を除去する。犠牲膜112として非晶質シリコン膜を用いる場合には、アルカリエッチングによって犠牲膜112を除去することができる。この犠牲膜112が除去された部分が2つの貫通孔135cの底部間を接続する接続孔135jとなり、貫通孔135cと接続孔135jとで、後に形成する半導体膜の鋳型となるU字形状の貫通孔135uが形成される。その後、マスク膜を除去する。このマスク膜として、たとえばCVDカーボン膜を用いることができる。
ついで、図7−4に示されるように、U字形状の貫通孔135uの内面を被覆するように、選択トランジスタのゲート誘電体膜132を形成する。たとえば、ゲート誘電体膜132として厚さ7nmのシリコン酸化膜をALD法によって形成することができる。続いて、NANDストリングのチャネルとなる半導体膜131をU字形状の貫通孔135uの内面に形成されたゲート誘電体膜132上に形成する。たとえば半導体膜131として厚さ8nmのBをドープしたP型多結晶シリコン膜をALD法によって形成することができる。また、このときのB濃度を、たとえば1×1017〜1×1018cm-3に設定することができる。なお、半導体膜131は、U字型の貫通孔135uをマカロニ状に中空に埋め込むように形成されることが望ましい。
さらに、ALD法によって、中空のU字形状の貫通孔135u内部に、シリコン酸化膜などからなる絶縁膜136を埋め込むように形成する。その後、RIE法などの方法によってエッチバックを行って、ストッパ膜124上のゲート誘電体膜132と半導体膜131を除去する。これによって、貫通孔135u内にのみゲート誘電体膜132と半導体膜131が残存する。続いて、リソグラフィ技術とイオン注入技術とを用いて、半導体膜131の上部に所定の導電型の不純物元素をイオン注入し、図示しないソース領域とドレイン領域を形成する。不純物元素として、たとえば砒素を用いることができる。また、下部で接続された一対の柱状の半導体膜131のうち、一方の半導体膜131の上部はソース領域となり、他方の半導体膜131の上部はドレイン領域となる。
その後、図7−5に示されるように、半導体基板101上の全面に、図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、上記積層膜を一括加工してトレンチ153を形成した後、マスク膜を除去する。このトレンチ153は、ビット線方向に隣接する半導体膜131間を切断するように、ワード線方向に延在する形状を有する。ここで、マスク膜として、たとえばCVDカーボン膜を用いることができる。
ついで、図7−6に示されるように、ウエットエッチングを用いて犠牲膜123を選択的に除去することによって、メモリセル形成位置の上下のスペーサ膜121間に空洞192を形成する。ここで、スペーサ膜121にシリコン酸化膜を用い、犠牲膜123にシリコン窒化膜を用いる場合には、ウエットエッチングの薬液として、シリコン窒化膜がシリコン酸化膜に比して選択的にエッチングされるように、たとえば熱燐酸を用いることができる。また、このとき、シリコン酸化膜で構成される分離絶縁膜152はエッチングされないので、チャネルを構成する半導体膜131の全周のうち、ビット線方向にのみ浮遊ゲート電極膜形成の鋳型となる空洞192が形成される。このとき、ワード線コンタクト部でも、犠牲膜123が除去される。
さらに、ウエットエッチングによってゲート誘電体膜132を除去し、メモリセル形成領域で半導体膜131の表面を露出させる。ゲート誘電体膜132としてシリコン酸化膜を用いる場合には、ウエットエッチングの薬液として、たとえばフッ酸溶液を用いることができる。その後、空洞192内で露出した半導体膜131の表面をラジカル酸化によって酸化して、トンネル誘電体膜141を形成する。ここでは、トンネル誘電体膜141としてたとえば厚さ6.5nmのシリコン酸化膜が形成される。このとき、選択トランジスタ形成位置の選択ゲート電極膜133の表面も酸化され、表面絶縁膜134が形成される。
ついで、図7−7に示されるように、ALD法などの成膜法によって、空洞192内に浮遊ゲート電極膜142aを埋め込むように形成した後、ガスエッチングによって空洞192内に形成された浮遊ゲート電極膜142aのうち、隣接する分離絶縁膜152と上下のスペーサ膜121に挟まれた領域(トンネル誘電体膜141に接する領域)にのみ浮遊ゲート電極膜142aを残存せしめるように、浮遊ゲート電極膜142aをリセスする。浮遊ゲート電極膜142aとして、たとえばタングステン(W)を用いることができる。また、タングステンを除去する場合にはエッチャントガスとして、プラズマ励起されたNF3ガスを用いることができる。なお、タングステンなどの金属膜を浮遊ゲート電極膜142aとして用いる場合には、電子の捕獲効率が高くなるので、5nmなどの極めて薄い浮遊ゲート電極膜142aの厚さとすることができる。その結果、第2の実施形態のように基板面に平行な平面内にトンネル誘電体膜141/浮遊ゲート電極膜142a/ゲート間絶縁膜143が並ぶ構造では、ゲート間絶縁膜143とトンネル誘電体膜141との間の距離を、第1の実施形態のように浮遊ゲート電極膜に半導体膜を用いた場合に比して短縮することが可能になるので平面内での微細化に有利である。
その後、図7−8に示されるように、メモリセルのゲート間絶縁膜143を、浮遊ゲート電極膜142aとスペーサ膜121とをコンフォーマルに被覆するように形成する。ゲート間絶縁膜143として、たとえば厚さ14nmのアルミナ膜を用いることができる。ついで、ゲート間絶縁膜143が形成された空洞192内を埋め込むように制御ゲート電極膜144を形成する。制御ゲート電極膜144として、たとえばタングステン膜を用いることができる。そして、ガスエッチングによって、制御ゲート電極膜144を空洞192内にのみ残存せしめるように制御ゲート電極膜144とゲート間絶縁膜143をリセスする。エッチャントガスとして、たとえばNF3を用いることができる。
ついで、トレンチ153を埋めるように、半導体基板101上の全面に層間絶縁膜171を形成し、CMP法などの方法によって上面を平坦化する。層間絶縁膜171としては、埋め込み特性のよいTEOS/O3膜を用いることができる。その後、U字形状の半導体膜131を構成する一方の柱状の半導体膜131と、バックゲート電極膜103とに連通するコンタクトホールを形成し、CVD法などの成膜法によって導電性材料を埋め込み、コンタクト181を形成する。コンタクト181を構成する導電性材料として、たとえばタングステンを用いることができる。ついで、コンタクト181上に配線層182aを形成した後、層間絶縁膜172を形成する。メモリセル部の層間絶縁膜172,171にU字形状の半導体膜131を構成する他方の柱状の半導体膜131と、ワード線コンタクト部の階段状に形成された制御ゲート電極膜144と選択ゲート電極膜133に連通するコンタクトホールを形成し、CVD法などの成膜法によって導電性材料を埋め込みコンタクト182bを形成する。そして、コンタクト182bに接続される配線層183,184などを、層間絶縁膜173,174を介して形成し、多層配線層を形成する。以上によって、図6に示される構造の不揮発性半導体記憶装置が得られる。
なお、上記の製造工程でメモリセルの制御ゲート電極膜形成用に形成される積層膜は、シリコン酸化膜とシリコン窒化膜とに限定されるものではなく、高選択エッチングが可能な犠牲膜であれば利用可能である。また、多層膜を積層するプロセスもPECVD法以外にSACVD法,LPCVD法,スパッタ法、SODなどの技術を適宜組み合わせて用いることが可能である。
このように、第2の実施形態では、複数層のメモリセルとその上端に位置する選択トランジスタとを含み、ビット線方向に隣接する一対のメモリセル列が、その底部で接続されたU字型構造のNANDストリングNSとなるように構成した。このようなU字型構造では、1本のメモリセル列に対して選択トランジスタを1層設ければよいので、同じ記憶容量を実現する場合に、第1の実施形態の場合に比して積層数を少なくすることができるという効果を有する。また、通常のNAND型フラッシュメモリと同様に、複数のNANDストリングNS間でソース線とビット線を共用化することができるという効果も有する。
さらに、U字型構造では、選択トランジスタのゲート誘電体膜132を形成してからチャネルとなる半導体膜131を形成するので、選択ゲート電極膜133となる導電体膜を予め積層しておくことができる。その結果、第1の実施形態の場合に比して、選択トランジスタを形成しやすいという効果を有する。
(第3の実施形態)
第1と第2の実施形態では、それぞれのメモリセルは、柱状の半導体膜の特定の方向の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜を順に積層した構造を有していた。すなわち、柱状の半導体膜を基板面に平行な平面で切断したときに、浮遊ゲート電極膜と制御ゲート電極膜とは同一平面上に形成されていた。第3の実施形態では、柱状の半導体膜を基板面に平行な平面で切断したときに、浮遊ゲート電極膜と制御ゲート電極膜とは同一平面状にない構造を有する不揮発性半導体記憶装置について説明する。
第1と第2の実施形態では、それぞれのメモリセルは、柱状の半導体膜の特定の方向の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜を順に積層した構造を有していた。すなわち、柱状の半導体膜を基板面に平行な平面で切断したときに、浮遊ゲート電極膜と制御ゲート電極膜とは同一平面上に形成されていた。第3の実施形態では、柱状の半導体膜を基板面に平行な平面で切断したときに、浮遊ゲート電極膜と制御ゲート電極膜とは同一平面状にない構造を有する不揮発性半導体記憶装置について説明する。
図8は、第3の実施形態による不揮発性半導体記憶装置の構成の一例を模式的に示す断面図であり、(a)はメモリセル部の平面断面図であり、(b)は(a)のVII−VII断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。なお、図8(a)は、(b)のVIII−VIII断面に相当している。また、図9は、メモリセル部のメモリセルトランジスタが形成される領域の一部を切り出した斜視図である。
第3の実施形態では、半導体基板101上に、図示しない周辺回路部が形成され、周辺回路部上に層間絶縁膜102とバックゲート電極膜103とを介してメモリセル部とワード線コンタクト部とが形成される。メモリセル部には、図8(a)、(b)と図9に示されるように、中空の柱状の半導体膜131とトンネル誘電体膜141との積層膜が略垂直に2次元的に配置されている。この中空の柱状の積層膜の高さ方向には、複数のメモリセルMCが積層して設けられ、その上端部には選択トランジスタSGS,SGDが設けられる。選択トランジスタSGS,SGDは、中空の柱状の積層膜の所定の方向の側面に選択ゲート電極膜133が形成され、選択ゲート電極膜133の上下には層間絶縁膜125が設けられている。なお、選択トランジスタSGS,SGDのゲート誘電体膜は、メモリセルMCのトンネル誘電体膜141と同じ材料によって構成されている。
また、メモリセルMCは、中空の柱状の積層膜の所定の方向の側面に設けられた浮遊ゲート電極膜142と、浮遊ゲート電極膜142とゲート誘電体膜上にコンフォーマルに形成されるゲート間絶縁膜143と、ゲート間絶縁膜143を介した浮遊ゲート電極膜142の上下両面に設けられる制御ゲート電極膜144と、を備える。なお、この例では、浮遊ゲート電極膜142の先端部に、絶縁膜146が設けられている。
また、この例では、メモリセルMCが4層積層されている場合が示されている。なお、メモリセル部では、ワード線方向に配列するメモリセル列の選択トランジスタSGS,SGDの選択ゲート電極膜133は互いに接続され、ワード線方向に配列するメモリセル列の同じ高さのメモリセルMCの制御ゲート電極膜144も互いに接続されている。
ここでは、中空の柱状の半導体膜131はP型多結晶シリコンなどのP型半導体材料によって構成されているものとする。また、制御ゲート電極膜144と交差する方向(たとえば、直交方向。この例ではビット線方向とする。)に隣接する2つの中空の柱状の半導体膜131の底部間は接続されており、中空の柱状の半導体膜131の内部を埋め込むように、シリコン酸化膜などの絶縁膜136が形成されている。つまり、ビット線方向に隣接する一対のメモリセル列が下部で接続され、U字型の中空の半導体膜131とその内部を埋める絶縁膜136によって構成される。
U字型の中空の半導体膜131を構成する一対のメモリセル列間は、ワード線方向に延在するトレンチに形成された層間絶縁膜171によって分離されている。また、第3の実施形態では、浮遊ゲート電極膜142が所定の方向にのみ設けられるように、ワード線方向に延在して設けられる第1の分離絶縁膜155aと、第1の分離絶縁膜155aと接続され、ビット線方向に突出し、ワード線方向に所定の間隔で設けられる第2の分離絶縁膜155bと、からなる分離絶縁膜155が設けられる。第1の分離絶縁膜155aは、ビット線方向に隣接するU字型の中空の半導体膜131間を分離している。そして、中空の柱状の半導体膜131(積層膜)は、隣接する2つの第2の分離絶縁膜155bが、第1の分離絶縁膜155aと接続する接続部付近に形成される。これによって、中空の柱状の半導体膜131の側面のうち、分離絶縁膜155で囲まれていない部分にのみ浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144が形成されることになる。
さらに、第1と第2の実施形態では、中空の柱状の半導体膜131の側面のうちビット線方向の2つの領域に、トンネル誘電体膜141、浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144が形成される場合を示したが、第3の実施形態では、中空の柱状の半導体膜131の側面のうちビット線方向の1つの領域にのみ浮遊ゲート電極膜142、ゲート間絶縁膜143および制御ゲート電極膜144が形成される。そのため、1本のU字型の半導体膜131からなるチャネルは独立した1本のNANDストリングNSからなり、個々のメモリセルMCは、各制御ゲート電極膜144に電圧を印加することによって形成されるメモリセルMC間の空乏層を、半導体膜131全体にわたって繋げることでチャネルを形成するInversion型トランジスタである。
すなわち、第1と第2の実施形態の場合と異なり、第3の実施形態では浮遊ゲート電極膜142はチャネルとなる半導体膜131のビット線方向の側面のうちの一方の側面にしか形成されない。このような構造を採用することで、向かい合ったメモリセルMCのデータの記憶状態の影響を受けにくくすることができる。この構造でのカップリング比も第1の実施形態と同様に0.5〜0.6の望ましいカップリング比を達成可能である。
また、第3の実施形態では、中空の柱状の半導体膜131の基板面に平行な同一断面内に板状の浮遊ゲート電極膜142が形成されている。つまり、板状の浮遊ゲート電極膜142は、基板面に平行に配置される。そして、板状の浮遊ゲート電極膜142の上面および下面を挟み込むように、ゲート間絶縁膜143と制御ゲート電極膜144とが形成される。第1と第2の実施形態に示したように、中空の柱状の半導体膜131の側面に、トンネル誘電体膜141、浮遊ゲート電極膜142,142a、ゲート間絶縁膜143および制御ゲート電極膜144が積層される構造では、隣接するメモリセルMCの浮遊ゲート電極膜142間の半導体膜131に、制御ゲート電極膜144の作るフリンジ電界によって空乏層を形成しなければならなかったが、第3の実施形態の構造では、隣接するメモリセルMCの浮遊ゲート電極膜142間の半導体膜131上に制御ゲート電極膜144が存在するので、制御ゲート電極膜144に電圧を印加することで浮遊ゲート電極膜142間の半導体膜131に容易に空乏層を形成することができる。
そのため、書き込みは、選択されたメモリセルMCの浮遊ゲート電極膜142の両側の制御ゲート電極膜144の電位を書き込み電圧まで引き上げ、チャネル端に形成された図示しないソース領域から半導体膜131に形成される空乏層を通して選択したメモリセルMCに電子を引き込むことによって行う。また、消去は、第2の実施形態と同様に選択ゲート電極膜133に高電圧を印加しGIDLによるホールを発生させ、半導体膜131からメモリセルMCの浮遊ゲート電極膜142へホールを注入することによって行う。
つぎに、このような構造の不揮発性半導体記憶装置の製造方法について説明する。図10−1〜図10−8は、第3の実施形態による不揮発性半導体記憶装置の製造方法の手順の一例を模式的に示す断面図である。これらの図において、(a)はメモリセル部のワード線方向に垂直な方向の断面図であり、(b)は(a)のVI−VI断面図であり、(c)はワード線コンタクト部のビット線方向に垂直な方向の断面図である。
まず、半導体基板101上に不揮発性半導体記憶装置の図示しない周辺回路を形成する。その後、図10−1に示されるように、周辺回路を形成した半導体基板101のメモリセル部とワード線コンタクト部の形成領域に層間絶縁膜102と、バックゲート電極膜103と、を積層して形成する。層間絶縁膜102としてたとえば厚さ20nmのシリコン酸化膜などを用いることができ、バックゲート電極膜103としてたとえば厚さ70nmのBをドープしたP型多結晶シリコン膜などを用いることができる。ついで、リソグラフィ技術およびRIE法によって、隣接する半導体膜間を接続するためのトレンチ113aをバックゲート電極膜103に形成する。このトレンチ113aは、ビット線方向に隣接する2つのメモリセル列間を接続することができる長さで形成される。その後、トレンチ113a内に犠牲膜113を埋め込むように形成する。犠牲膜113として、たとえばBSG(Boron doped Silicate Glass)膜などを用いることができる。
ついで、半導体基板101上の全面に層間絶縁膜125を形成した後、犠牲膜123と浮遊ゲート電極膜142とを交互に所定の数繰り返して積層させ、最後は犠牲膜123で終わるようにする。層間絶縁膜125としてたとえば厚さ20nmのシリコン酸化膜をPECVD法によって形成し、犠牲膜123としてたとえば厚さ40nmのシリコン窒化膜をPECVD法によって形成し、浮遊ゲート電極膜142としてたとえば厚さ20nmのPがドープされたN型多結晶シリコン膜をPECVD法によって形成することができる。また、ここでは、浮遊ゲート電極膜142が4層となるように、犠牲膜123と浮遊ゲート電極膜142とを交互に形成する。
さらに、最上層の犠牲膜123上に層間絶縁膜125、選択ゲート電極膜133、層間絶縁膜125およびストッパ膜124を順に形成する。層間絶縁膜125としてたとえば厚さ20nmのシリコン酸化膜をPECVD法によって形成し、選択ゲート電極膜133としてたとえば厚さ70nmのBをドープしたP型多結晶シリコン膜をLPCVD法によって形成し、ストッパ膜124としてたとえば厚さ20nmのシリコン窒化膜をPECVD法によって形成することができる。
その後、ストッパ膜124上の全面に図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、層間絶縁膜125、犠牲膜123、浮遊ゲート電極膜142、選択ゲート電極膜133およびストッパ膜124からなる積層膜を一括加工して、半導体基板101表面にまで連通する分離溝154を形成する。この分離溝154は、後の工程で浮遊ゲート電極膜142をリセスによって形成できるように、予め浮遊ゲート電極膜142となる領域を分割(区画)するものである。また、分離溝154の形状は第1と第2の実施形態とは異なり、ビット線方向に隣接するU字型の半導体膜間のアイソレーションも兼ねた形状を有している。そのため、ビット線方向に隣接する浮遊ゲート電極膜142を分割する機能を有するワード線方向に延在した長い第1の分離溝154aと、ワード線方向に隣接する浮遊ゲート電極膜142を分割する機能を有するビット線方向に延在した第1の分離溝154aよりも短い第2の分離溝154bとを有する。第1の分離溝154aは、ビット線方向に所定の間隔を置いて配置された隣接する犠牲膜113間にわたって形成される。
その後、リソグラフィ技術とRIE法とを複数回繰り返すことによって、ワード線コンタクト部の積層膜を階段状に加工する処理を行い、マスク膜を除去する。これによって、後に形成される制御ゲート電極膜と選択ゲート電極膜とをコンタクトと接続する引き出し部が形成される。ここで、マスク膜としては、たとえばCVDカーボン膜を用いることができる。
ついで、図10−2に示されるように、半導体基板101上の全面に、シリコン酸化膜などの絶縁膜を形成し、CMP技術によって平坦化する。これによって、ワード線コンタクト部に絶縁膜が埋め込まれて平坦化膜151が形成され、分離溝154内に絶縁膜が埋め込まれて分離絶縁膜155が形成される。また、以下では、第1の分離溝154aに埋め込まれた絶縁膜を第1の分離絶縁膜155aといい、第2の分離溝154bに埋め込まれた絶縁膜を第2の分離絶縁膜155bというものとする。
ついで、図10−3に示されるように、半導体基板101上の全面に図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって上記積層膜を一括加工して、犠牲膜113にまで連通する貫通孔135cを形成する。貫通孔135cは、ワード線方向に隣接する2つの第2の分離絶縁膜155bと、第1の分離絶縁膜155aとにまたがるように形成される。続いて、ガスエッチングによって犠牲膜113を除去する。犠牲膜113としてBSG膜を用いる場合には、弗酸蒸気によってBSG膜を選択的に除去することができる。この犠牲膜113が除去された部分が2つの貫通孔135cの底部間を接続する接続孔135jとなり、貫通孔135cと接続孔135jとで、後に形成する半導体膜の鋳型となるU字形状の貫通孔135uが形成される。その後、マスク膜を除去する。このマスク膜として、たとえばCVDカーボン膜を用いることができる。
ついで、図10−4に示されるように、U字形状の貫通孔135u内にトンネル誘電体膜141と、チャネルとなる半導体膜131と、を形成する。トンネル誘電体膜141として、たとえば厚さ7.2nmのシリコン酸化膜をALD法によって形成することができ、半導体膜131として、たとえば厚さ8.3nmのBをドープしたP型多結晶シリコン膜をLPCVD法によって形成することができる。このときのB濃度は1×1017〜1×1018cm-3に設定することができる。
なお、半導体膜131は、U字形状の貫通孔135uを完全に埋め込むように形成してもよいし、マカロニ状に中空に埋め込むように形成してもよい。中空に埋め込む場合には、制御ゲート電極膜で制御する半導体膜131の肉厚が、高さ方向に積層されたメモリセル間で略等しくなるので、トランジスタ特性のばらつきを小さくできる。また、U字形状の貫通孔135uに半導体膜131をマカロニ状に埋め込む場合には、U字形状の貫通孔135u内をシリコン窒化膜などの絶縁膜136で埋め込む。その後、RIE法などの方法によってエッチバックを行って、ストッパ膜124上の半導体膜131と絶縁膜136とを除去する。これによって、U字形状の貫通孔135u内にのみ半導体膜131と絶縁膜136とが残存する。
続いて、リソグラフィ技術とイオン注入技術とを用いて、半導体膜131の上部に所定の導電型の不純物元素をイオン注入し、図示しないソース領域とドレイン領域を形成する。ここでは、不純物元素として、たとえば砒素を用いることができる。また、下部で接続された一対の柱状の半導体膜131のうち、一方の半導体膜131の上部はソース領域となり、他方の半導体膜131の上部はドレイン領域となる。
ついで、図10−5に示されるように、半導体基板101上の全面に、図示しないマスク膜を形成し、リソグラフィ技術とRIE法によって、上記積層膜を一括加工してトレンチ153を形成した後、マスク膜を除去する。このトレンチ153は、U字形状の半導体膜131の基板に垂直に形成された2つの半導体膜131間をビット線方向に切断するように、ワード線方向に延在する形状を有する。なお、マスク膜として、たとえばCVDカーボン膜を用いることができる。
その後、図10−6に示されるようにウエットエッチングを用いて浮遊ゲート電極膜142をリセスする。このとき、ビット線方向に延在する短い第2の分離絶縁膜155bに挟まれた領域にのみ浮遊ゲート電極膜142を残存させる。浮遊ゲート電極膜142としてN型多結晶シリコン膜を用いる場合には、アルカリエッチングを用いることができる。
ついで、リセスによって浮遊ゲート電極膜142が後退した領域を含むトレンチの内壁に絶縁膜146を形成する。絶縁膜146としてたとえばシリコン酸化膜をALD法によって形成することができる。その後、ドライエッチングによって犠牲膜123が露出するまで絶縁膜146をリセスする。このエッチャントガスとしてたとえばNH3ガスとHFガスとを用いることができる。
ついで、図10−7に示されるように、ウエットエッチングによって犠牲膜123を選択的に除去することによって、浮遊ゲート電極膜142の上下の領域に制御ゲート電極膜形成の鋳型となる空洞193を形成する。浮遊ゲート電極膜142にN型多結晶シリコン膜を用い、犠牲膜123にシリコン窒化膜を用いる場合には、ウエットエッチングの薬液とし熱燐酸を用いることができる。このとき、ワード線コンタクト部でも、犠牲膜123が除去され、空洞193が形成される。
ついで、図10−8に示されるように、空洞193の内壁を覆うようにゲート間絶縁膜143を形成し、さらに空洞193を埋めるように制御ゲート電極膜144を形成する。ゲート間絶縁膜143として、たとえば厚さ13nmのハフニア膜をALD法で形成することができ、制御ゲート電極膜144として、たとえばタングステン膜をLPCVD法で形成することができる。その後、たとえばプラズマ励起したCF4を用いたドライエッチングによって、空洞193以外に形成された制御ゲート電極膜144を除去する。
ついで、トレンチ153を埋めるように、半導体基板101上の全面に層間絶縁膜171を形成し、CMP法などの方法によって上面を平坦化する。層間絶縁膜171としては、埋め込み特性のよいTEOS/O3膜を用いることができる。その後、第2の実施形態で説明したように、多層配線層を形成することによって、図8に示される構造の不揮発性半導体記憶装置が得られる。
第3の実施形態では、各メモリセルMCの浮遊ゲート電極膜142の上下に制御ゲート電極膜144を設けるようにした。これによって、制御ゲート電極膜144を使って浮遊ゲート電極膜142間のチャネルとなる半導体膜131に空乏層を形成することができ、第1と第2の実施形態のようにフリンジ電界で空乏層を形成する素子構造に比べて低電圧での動作が可能になるという効果を有する。
以上では、不揮発性半導体記憶装置について3つの実施形態を示したが、これらの構造とその製造方法に限定されるものではない。また、メモリセルMCの積層数として、例示をした積層数(4層)よりも少なくてもよいし、これよりも多層(たとえば10層以上)の不揮発性半導体記憶装置に対しても適用可能である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
11…メモリセル部、12…ワード線駆動回路、13…ソース側選択ゲート線駆動回路、14…ドレイン側選択ゲート線駆動回路、15…センスアンプ、16…ワード線、17…ソース側選択ゲート線、18…ドレイン側選択ゲート線、19…ビット線、20…ワード線コンタクト部、101…半導体基板、102,125,171〜174…層間絶縁膜、103…バックゲート電極膜、111…ソース領域、112,113,122,123…犠牲膜、112a,113a,153…トレンチ、121…スペーサ膜、124…ストッパ膜、131…半導体膜、132…ゲート誘電体膜、133…選択ゲート電極膜、134…表面絶縁膜、135,135c,135u…貫通孔、135j…接続孔、136,146…絶縁膜、141…トンネル誘電体膜、142,142a…浮遊ゲート電極膜、143…ゲート間絶縁膜、144…制御ゲート電極膜、150,154…分離溝、151…平坦化膜、152,155,155a,155b…分離絶縁膜、154a…第1の分離溝、154b…第2の分離溝、161…側壁膜、162…ソース線コンタクト、181,182b…コンタクト、182,182a,183,184…配線層、191〜193…空洞。
Claims (5)
- 柱状の半導体膜の側面にトンネル誘電体膜、浮遊ゲート電極膜、ゲート間絶縁膜および制御ゲート電極膜を備えるメモリセルが前記半導体膜の延在方向に複数設けられるメモリセル列を、基板上に略垂直に複数配置した不揮発性半導体記憶装置において、
前記浮遊ゲート電極膜と前記制御ゲート電極膜は、前記柱状の半導体膜の全周のうち特定の方向の側面にのみ形成されていることを特徴とする不揮発性半導体記憶装置。 - 前記メモリセルは、前記半導体膜の前記特定の方向の側面に、前記トンネル誘電体膜、前記浮遊ゲート電極膜、前記ゲート間絶縁膜および前記制御ゲート電極膜が順に積層された構造を有することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記メモリセルは、前記トンネル誘電体膜が設けられた前記半導体膜の側面に、前記基板面に略平行な方向に突出して前記浮遊ゲート電極膜が設けられ、前記浮遊ゲート電極膜の前記半導体膜の延在方向の両面に前記ゲート間絶縁膜を介して前記制御ゲート電極膜が設けられた構造を有することを特徴とする請求項1に記載の不揮発性半導体記憶装置。
- 前記柱状の半導体膜は、所定の方向に隣接する他の柱状の半導体膜と下部で接続され、U字形状のメモリセル列を構成することを特徴とする請求項1〜3のいずれか1つに記載の不揮発性半導体記憶装置。
- 前記柱状の半導体膜の側面にゲート誘電体膜を介して選択ゲート電極膜が形成された選択トランジスタを、前記メモリセル列の両端部にさらに備えることを特徴とする請求項1〜4のいずれか1つに記載の不揮発性半導体記憶装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240949A JP2012094694A (ja) | 2010-10-27 | 2010-10-27 | 不揮発性半導体記憶装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010240949A JP2012094694A (ja) | 2010-10-27 | 2010-10-27 | 不揮発性半導体記憶装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012094694A true JP2012094694A (ja) | 2012-05-17 |
Family
ID=46387711
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010240949A Pending JP2012094694A (ja) | 2010-10-27 | 2010-10-27 | 不揮発性半導体記憶装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012094694A (ja) |
Cited By (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013021319A (ja) * | 2011-07-08 | 2013-01-31 | Sk Hynix Inc | 半導体装置及びその製造方法 |
JP2014096466A (ja) * | 2012-11-09 | 2014-05-22 | Sk Hynix Inc | 半導体装置及びその製造方法 |
JP2014175348A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP2014192243A (ja) * | 2013-03-26 | 2014-10-06 | Toshiba Corp | 半導体記憶装置 |
KR20150057226A (ko) * | 2013-11-19 | 2015-05-28 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR20150111973A (ko) * | 2013-01-24 | 2015-10-06 | 마이크론 테크놀로지, 인크. | 3d 메모리 |
WO2016139727A1 (ja) * | 2015-03-02 | 2016-09-09 | 株式会社 東芝 | 半導体記憶装置及びその製造方法 |
US9620515B2 (en) | 2015-05-13 | 2017-04-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US9842853B2 (en) | 2015-09-14 | 2017-12-12 | Toshiba Memory Corporation | Memory cell array with improved substrate current pathway |
US9991273B2 (en) | 2013-03-15 | 2018-06-05 | Micron Technology, Inc. | Floating gate memory cells in vertical memory |
JP2018207038A (ja) * | 2017-06-08 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置、及び電子機器 |
CN109326602A (zh) * | 2017-07-31 | 2019-02-12 | 三星电子株式会社 | 三维半导体存储器件及其制造方法 |
US10211154B2 (en) | 2015-12-18 | 2019-02-19 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
US10217799B2 (en) | 2013-03-15 | 2019-02-26 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US10573721B2 (en) | 2015-05-27 | 2020-02-25 | Micron Technology, Inc. | Devices and methods including an etch stop protection material |
US10707227B2 (en) | 2018-03-02 | 2020-07-07 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing the same |
US10847527B2 (en) | 2013-03-15 | 2020-11-24 | Micron Technology, Inc. | Memory including blocking dielectric in etch stop tier |
CN113078162A (zh) * | 2020-01-03 | 2021-07-06 | 爱思开海力士有限公司 | 半导体装置及该半导体装置的制造方法 |
US11088162B2 (en) | 2018-08-31 | 2021-08-10 | Toshiba Memory Corporation | Semiconductor memory device and semiconductor device manufacturing method |
US11257832B2 (en) | 2015-03-02 | 2022-02-22 | Kioxia Corporation | Semiconductor memory device and method for manufacturing same |
US11605643B2 (en) | 2020-09-17 | 2023-03-14 | Kioxia Corporation | Semiconductor memory device and manufacturing method thereof |
US11665893B2 (en) | 2013-11-01 | 2023-05-30 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
JP7470141B2 (ja) | 2017-06-27 | 2024-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
-
2010
- 2010-10-27 JP JP2010240949A patent/JP2012094694A/ja active Pending
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9755085B2 (en) | 2011-07-08 | 2017-09-05 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
JP2013021319A (ja) * | 2011-07-08 | 2013-01-31 | Sk Hynix Inc | 半導体装置及びその製造方法 |
US9837436B2 (en) | 2011-07-08 | 2017-12-05 | SK Hynix Inc. | Semiconductor device and method of manufacturing the same |
JP2014096466A (ja) * | 2012-11-09 | 2014-05-22 | Sk Hynix Inc | 半導体装置及びその製造方法 |
KR102192977B1 (ko) | 2013-01-24 | 2020-12-21 | 마이크론 테크놀로지, 인크. | 3d 메모리 |
KR20150111973A (ko) * | 2013-01-24 | 2015-10-06 | 마이크론 테크놀로지, 인크. | 3d 메모리 |
JP2016508670A (ja) * | 2013-01-24 | 2016-03-22 | マイクロン テクノロジー, インク. | 3dメモリ |
US10170639B2 (en) | 2013-01-24 | 2019-01-01 | Micron Technology, Inc. | 3D memory |
JP2014175348A (ja) * | 2013-03-06 | 2014-09-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
US11043534B2 (en) | 2013-03-15 | 2021-06-22 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US10529776B2 (en) | 2013-03-15 | 2020-01-07 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US9991273B2 (en) | 2013-03-15 | 2018-06-05 | Micron Technology, Inc. | Floating gate memory cells in vertical memory |
US10847527B2 (en) | 2013-03-15 | 2020-11-24 | Micron Technology, Inc. | Memory including blocking dielectric in etch stop tier |
US10217799B2 (en) | 2013-03-15 | 2019-02-26 | Micron Technology, Inc. | Cell pillar structures and integrated flows |
US10355008B2 (en) | 2013-03-15 | 2019-07-16 | Micron Technology, Inc. | Floating gate memory cells in vertical memory |
JP2014192243A (ja) * | 2013-03-26 | 2014-10-06 | Toshiba Corp | 半導体記憶装置 |
US11665893B2 (en) | 2013-11-01 | 2023-05-30 | Micron Technology, Inc. | Methods and apparatuses having strings of memory cells including a metal source |
US9461061B2 (en) | 2013-11-19 | 2016-10-04 | Samsung Electronics Co., Ltd. | Vertical memory devices and methods of manufacturing the same |
KR102195112B1 (ko) | 2013-11-19 | 2020-12-24 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
KR20150057226A (ko) * | 2013-11-19 | 2015-05-28 | 삼성전자주식회사 | 수직형 메모리 장치 및 그 제조 방법 |
US11257832B2 (en) | 2015-03-02 | 2022-02-22 | Kioxia Corporation | Semiconductor memory device and method for manufacturing same |
US10686045B2 (en) | 2015-03-02 | 2020-06-16 | Toshiba Memory Corporation | Semiconductor memory device and method for manufacturing same |
WO2016139727A1 (ja) * | 2015-03-02 | 2016-09-09 | 株式会社 東芝 | 半導体記憶装置及びその製造方法 |
US9620515B2 (en) | 2015-05-13 | 2017-04-11 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
US10573721B2 (en) | 2015-05-27 | 2020-02-25 | Micron Technology, Inc. | Devices and methods including an etch stop protection material |
US9842853B2 (en) | 2015-09-14 | 2017-12-12 | Toshiba Memory Corporation | Memory cell array with improved substrate current pathway |
US10211154B2 (en) | 2015-12-18 | 2019-02-19 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
US11854975B2 (en) | 2015-12-18 | 2023-12-26 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
US11107765B2 (en) | 2015-12-18 | 2021-08-31 | Samsung Electronics Co., Ltd. | Three-dimensional semiconductor device |
JP2018207038A (ja) * | 2017-06-08 | 2018-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置、及び電子機器 |
JP7470141B2 (ja) | 2017-06-27 | 2024-04-17 | 株式会社半導体エネルギー研究所 | 半導体装置及び半導体装置の作製方法 |
CN109326602A (zh) * | 2017-07-31 | 2019-02-12 | 三星电子株式会社 | 三维半导体存储器件及其制造方法 |
CN109326602B (zh) * | 2017-07-31 | 2023-09-12 | 三星电子株式会社 | 三维半导体存储器件及其制造方法 |
US10707227B2 (en) | 2018-03-02 | 2020-07-07 | Toshiba Memory Corporation | Semiconductor device and method for manufacturing the same |
US11088162B2 (en) | 2018-08-31 | 2021-08-10 | Toshiba Memory Corporation | Semiconductor memory device and semiconductor device manufacturing method |
CN113078162A (zh) * | 2020-01-03 | 2021-07-06 | 爱思开海力士有限公司 | 半导体装置及该半导体装置的制造方法 |
CN113078162B (zh) * | 2020-01-03 | 2024-03-22 | 爱思开海力士有限公司 | 半导体装置及该半导体装置的制造方法 |
US11605643B2 (en) | 2020-09-17 | 2023-03-14 | Kioxia Corporation | Semiconductor memory device and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2012094694A (ja) | 不揮発性半導体記憶装置 | |
US11437397B2 (en) | Three-dimensional semiconductor memory devices | |
US9257442B2 (en) | 3-D non-volatile memory device and method of manufacturing the same | |
CN108183106B (zh) | 半导体器件及制造其的方法 | |
JP4956500B2 (ja) | 半導体記憶装置及びその製造方法 | |
US9099348B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2012234980A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP5389074B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011138945A (ja) | 不揮発性半導体記憶装置 | |
JP2012227326A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2016092044A (ja) | 半導体記憶装置の製造方法 | |
JP2009164485A (ja) | 不揮発性半導体記憶装置 | |
CN107591404B (zh) | 包括电介质层的半导体器件 | |
US8450809B2 (en) | Semiconductor device for applying common source lines with individual bias voltages | |
US20080105919A1 (en) | Non-volatile memory device having separate charge trap patterns and method of fabricating the same | |
JP2010087160A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
JP2011165972A (ja) | 不揮発性半導体記憶装置 | |
JP2013069932A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2013197482A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
JP2014222731A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2011233677A (ja) | 不揮発性半導体記憶装置 | |
KR20120040761A (ko) | 비휘발성 메모리 소자의 제조 방법 | |
US20180083025A1 (en) | Semiconductor memory device and method of manufacturing the same | |
JP2013191680A (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP2013004791A (ja) | 半導体装置およびその製造方法 |