CN113078162A - 半导体装置及该半导体装置的制造方法 - Google Patents

半导体装置及该半导体装置的制造方法 Download PDF

Info

Publication number
CN113078162A
CN113078162A CN202010806529.8A CN202010806529A CN113078162A CN 113078162 A CN113078162 A CN 113078162A CN 202010806529 A CN202010806529 A CN 202010806529A CN 113078162 A CN113078162 A CN 113078162A
Authority
CN
China
Prior art keywords
slit
layer
contact plug
source
distance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010806529.8A
Other languages
English (en)
Other versions
CN113078162B (zh
Inventor
李相龙
权世峻
金相民
朴镇泽
吴尚炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113078162A publication Critical patent/CN113078162A/zh
Application granted granted Critical
Publication of CN113078162B publication Critical patent/CN113078162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/10—EEPROM devices comprising charge-trapping gate insulators characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Abstract

半导体装置及该半导体装置的制造方法。一种半导体装置，该半导体装置包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；穿透堆叠结构的第二狭缝结构；以及在第一方向上与第一狭缝结构相邻的接触插塞。第一狭缝结构和第二狭缝结构可以在垂直于第一方向的第二方向上彼此间隔第一距离。接触插塞穿透源极结构，该接触插塞电连接到下部布线。第一狭缝结构和接触插塞可以在第一方向上彼此间隔第二距离，并且第二距离可以比第一距离长。

Description

半导体装置及该半导体装置的制造方法
技术领域
本公开总体上涉及一种电子装置，并且更具体地，涉及一种半导体装置及其制造方法。
背景技术
非易失性存储器装置是即使电源中断也保持所存储的数据的存储器装置。由于以单层形式形成在半导体基板上方的二维非易失性存储器装置的集成度的提升已经达到极限程度，已经提出了一种其中在半导体基板上方在垂直方向上形成存储器单元的三维非易失性存储器装置。
三维存储器装置包括以交替方式堆叠的层间绝缘层和栅极，穿透层间绝缘层和栅极的沟道层，以及沿着沟道层堆叠的存储器单元。已经开发了各种结构和制造方法以提高三维非易失性存储器装置的操作可靠性。
发明内容
根据本公开的一方面，提供了一种半导体装置，该半导体装置包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；在第一方向上与第一狭缝结构相邻的接触插塞；以及穿透堆叠结构的第二狭缝结构，第二狭缝结构在与第一方向相交的第二方向上与第一狭缝结构相邻，其中，接触插塞穿透源极结构，接触插塞电连接到下部布线，其中，第一狭缝结构和第二狭缝结构在第二方向上彼此间隔第一距离，第一狭缝结构和接触插塞在第一方向上彼此间隔第二距离，并且第二距离比第一距离长。
根据本公开的另一方面，提供了一种半导体装置，该半导体装置包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透源极结构的接触插塞；以及第一狭缝结构，该第一狭缝结构包括第一穿透部和第一突出部，该第一穿透部穿透堆叠结构，该第一突出部通过源极结构从第一穿透部的侧壁朝向接触插塞向内突出，其中，接触插塞电连接到下部布线并且与第一突出部间隔开。
根据本公开的又一方面，提供了一种制造半导体装置的方法，该方法包括以下步骤：形成布线；在布线上形成源极结构，其中，源极结构包括牺牲层和第一源极层；形成穿透源极结构的接触插塞，该接触插塞电连接到布线；在源极结构上形成堆叠结构；形成穿透堆叠结构的第一狭缝；形成穿透堆叠结构的第二狭缝；以及通过第一狭缝，利用第二源极层替换牺牲层，其中，第一狭缝和第二狭缝彼此间隔第一距离，第一狭缝和接触插塞彼此间隔第二距离，并且其中，第二距离比第一距离长。
附图说明
现在将在下文中参照附图更全面地描述示例实施方式；然而，它们可以以不同的形式实现，并且不应被解释为限于这里阐述的实施方式。相反，提供这些实施方式是为了使得本公开将是彻底和完整的，并且将示例实施方式的范围充分传达给本领域技术人员。
在附图中，为了图示清楚，可能放大了尺寸。将理解的是，当一个元件被称为在两个元件”之间”时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相同的附图标记表示相同的元件。
图1A至图1D是示出根据本公开的实施方式的半导体装置的结构的图。
图2A至图2C是示出根据本公开的实施方式的半导体装置的结构的图。
图3A至图3C是示出根据本公开的实施方式的半导体装置的结构的图。
图4A至图10A、图4B至图10B以及图6C至图10C是示出根据本公开的实施方式的半导体装置的制造方法的图。
图11A至图11E是示出根据本公开的实施方式的半导体装置的制造方法的图。
图12A至图12F是示出根据本公开的实施方式的半导体装置的制造方法的图。
图13是示出根据本公开的实施方式的存储器系统的配置的框图。
图14是示出根据本公开的实施方式的存储器系统的配置的框图。
图15是示出根据本公开的实施方式的计算系统的配置的框图。
图16是示出根据本公开的实施方式的计算系统的配置的框图。
具体实施方式
本文公开的特定结构或功能描述仅出于描述根据本公开的理念实施方式的目的而为说明性的。根据本公开的理念的实施方式可以以各种形式实现，并且不能被解释为限于这里阐述的实施方式。
将理解的是，尽管在本文中使用术语“第一”、“第二”、“第三”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在一些实施方式中的第一元件可以在其他实施方式中被称为第二元件，而不背离本公开的教导。
此外，将理解的是，当一个元件被称为“连接”或“联接”到另一个元件时，它可以直接连接或联接到另一个元件，或者可以存在中间元件。相反，当一个元件被称为“直接连接”或“直接联接”到另一元件时，则不存在中间元件。
实施方式提供了具有稳定的结构和改善的特性的半导体装置，以及该半导体装置的制造方法。
图1A至图1D是示出根据本公开的实施方式的半导体装置的结构的图。图1A是平面图，图1B和图1C是沿图1A所示的线A-A’截取的截面图，图1D是沿图1A所示的线C-C’截取的截面图。
参照图1A、图1B和图1D，半导体装置可以包括源极结构S1、堆叠结构ST、第一狭缝结构SLI1和第二接触插塞CP2。此外，半导体装置还可以包括布线UM、第二狭缝结构SLI2、第一接触插塞CP1、沟道结构CH、基板10、晶体管TR和层间绝缘层5中的至少一个。
堆叠结构ST可以包括以交替方式堆叠的导电层11和绝缘层12。导电层11可以是字线或选择线等。导电层11可以包括多晶硅、包括诸如钨的金属、或者包括其组合。绝缘层12可以用于使导电层11彼此绝缘。绝缘层12可以包括诸如氧化物或氮化物的绝缘材料。此外，堆叠结构ST还可包括插入在导电层11和绝缘层12之间的存储器层13。存储器层13可以包括隧道绝缘层、数据存储层和阻挡层中的至少一个。隧道绝缘层可以是电荷经由F-N隧穿而隧穿通过的层。数据存储层可以包括浮栅、电荷捕获材料、氮化物、纳米结构、可变电阻材料和相变材料等。阻挡层可以是能够防止电荷移动的电荷阻挡层，并且可以包括诸如Al2O3的高介电常数材料。
第一狭缝结构SLI1可以穿透堆叠结构ST并且可以在第一方向I上延伸。第二狭缝结构SLI2可以穿透堆叠结构ST并且可以在第一方向I上延伸。第一狭缝结构SLI1和第二狭缝结构SLI2可以在第二方向II上彼此相邻。第一狭缝结构SLI1可以位于在第二方向II上彼此相邻的两个第二狭缝结构SLI2之间。第二方向II可以是与第一方向I相交的方向。第二方向II可以是与第一方向I垂直的方向。
第一狭缝结构SLI1或第二狭缝结构SLI2可以包括诸如氧化物或氮化物的绝缘材料。此外，第一狭缝结构SLI1或第二狭缝结构SLI2可包括电连接到源极结构S1的源极接触结构22。例如，第一狭缝结构SLI1可以包括源极接触结构22和绝缘间隔件21，绝缘间隔件21形成在源极接触结构22的侧壁上。绝缘间隔件21可以使源极接触结构22和导电层11彼此绝缘。
沟道结构CH可以穿透堆叠结构ST并且可以连接到源极结构S1。沟道结构CH可以位于第一狭缝结构SLI1和第二狭缝结构SLI2之间。沟道结构CH可以包括沟道层34、存储器层33和间隙填充层35等。存储器层33可以包括隧道绝缘层、数据存储层和阻挡层中的至少一个。数据存储层可以包括浮栅、电荷捕获材料、氮化物、纳米结构、可变电阻材料和相变材料等。
存储器单元和选择晶体管等可以位于沟道结构CH和导电层11彼此相交的位置。共享沟道结构CH的存储器单元和选择晶体管可以构成一个存储器串。例如，存储器串可以包括至少一个漏极选择晶体管、多个存储器单元和至少一个源极选择晶体管。
源极结构S1可以位于布线UM上方。布线UM可以包括诸如金属的导电材料。源极结构S1可以位于基板10和堆叠结构ST之间。源极结构S1可以是单层或多层。源极结构S1可以包括第三源极层18，并且还可以包括第一源极层16和第二源极层17。第三源极层18可以插入在第一源极层16和第二源极层17之间。此外，源极结构S1还可包括插入在第一源极层16和第二源极层17之间的牺牲层19。源极结构S1可以包括多晶硅、诸如钨的金属或其组合。
第一狭缝结构SLI1或第二狭缝结构SLI2可以穿透堆叠结构ST并且可以延伸到源极结构S1的内部。例如，第一狭缝结构SLI1或第二狭缝结构SLI2可以穿透第二源极层17和第三源极层18。第一狭缝结构SLI1或第二狭缝结构SLI2可以与第一源极层16接触。
第二接触插塞CP2可以将布线UM和源极结构S1电连接。第二接触插塞CP2可以位于堆叠结构ST和布线UM之间。第二接触插塞CP2可以穿透源极结构S1并且可以与源极结构S1接触。源极结构S1可以通过第二接触插塞CP2、布线UM和第一接触插塞CP1电连接到基板10。
第二接触插塞CP2可以穿透第二源极层17、牺牲层19和第一源极层16。第二接触插塞CP2可以被定位为与第三源极层18间隔开，并且牺牲层19可以被插入在第二接触插塞CP2和第三源极层18之间。
第二接触插塞CP2可以被定位为在第一方向I上与第一狭缝结构SLI1间隔开。在由第一方向I和第二方向II限定的平面上，第一狭缝结构SLI1和第二狭缝结构SLI2可以被定位为在第二方向II上彼此间隔第一距离D1。第一距离D1可以是从第一狭缝结构SL11的中心到第二狭缝结构SLI2的中心的距离，或者可以是从第一狭缝结构SLI1的边缘到第二狭缝结构SLI2的边缘的距离。在平面上，第一狭缝结构SLI1和第二接触插塞CP2可以在第一方向I上彼此间隔第二距离D2。第二距离D2可以是从第一狭缝结构SLI1的边缘到第二接触插塞CP2的边缘的距离。第二距离D2可以比第一距离D1长。第二距离D2可以是第一距离D1的两倍或两倍以上长。
层间绝缘层5可以插入在基板10和源极结构S1之间。外围电路和电连接到外围电路的互连结构可以位于层间绝缘层5中。外围电路可以用于驱动存储器串并且可以位于基板10上。外围电路可以包括晶体管TR、电容器、电阻器、放大器、解码器和电压发生器等。晶体管TR可以包括栅极绝缘层1和栅极2。可以在基板10中在栅极2的两侧处形成结3。另外，可以在基板10中形成隔离层4。
互连结构可以包括第二接触插塞CP2、布线UM和第一接触插塞CP1中的至少一个。第一接触插塞CP1可以位于基板10和布线UM之间。第一接触插塞CP1可以电连接到外围电路，或者可以电连接到基板10的结3。
第二接触插塞CP2可以是放电接触插塞。源极结构S1中存在的电荷可以通过第二接触插塞CP2、布线UM和第一接触插塞CP1释放到基板10。因此，电荷可以不在源极结构中累积，并且可以避免半导体装置由于累积的电荷而被损坏。
图1C与图1B类似，并且示出了第一狭缝结构SLI1’包括第一突出部P1的情况。参照图1A和图1C，第一狭缝结构SLI1’可以包括第一穿透部T1和第一突出部P1。第一穿透部T1可以穿透堆叠结构ST和源极结构S1’。第一突出部P1可以通过源极结构S1’从第一穿透部T1的侧壁朝向第二接触插塞CP2向内突出。第二接触插塞CP2可以与第一突出部P1间隔开。牺牲层19和第一源极层16可以插入在第二接触插塞CP2和第一突出部P1之间。尽管在图中未示出，但是第一狭缝结构SL1’可以包括位于第一突出部P1中的空隙(void)。
第一狭缝结构SLI1’可以包括绝缘间隔件和源极接触结构。绝缘间隔件可以包括穿透部21B和突出部21A，突出部21A从穿透部21B的侧壁向内突出。源极接触结构可以包括穿透部22B和突出部22A，突出部22A从穿透部22B的侧壁向内突出。尽管在图中未示出，但是第一狭缝结构SLI1’可以包括位于突出部22A中的空隙。
根据上述结构，第二接触插塞CP2可以被定位为与第一狭缝结构SLI1或第一狭缝结构SLI1’的第一突出部P1充分间隔开。因此，可以避免第二接触插塞CP2在半导体装置的制造工艺中被暴露或损坏。
图2A至图2C是示出根据本公开的实施方式的半导体装置的结构的图。图2A是平面图，并且图2B和图2C是沿图2A所示的线A-A’截取的截面图。在下文中，将省略与上述内容重复的内容。
参照图2A和图2B，半导体装置可以包括源极结构S2、堆叠结构ST、第一狭缝结构SLI1和第二接触插塞CP2。此外，半导体装置还可以包括布线UM、第二狭缝结构SLI2、第三狭缝结构SLI3、第一接触插塞CP1、沟道结构CH、基板10、晶体管TR和层间绝缘层5中的至少一个。
第三狭缝结构SLI3可以穿透堆叠结构ST并且与第一狭缝结构SLI1相交。第三狭缝结构SLI3的形状可以以各种方式修改。在由第一方向I和第二方向II限定的平面上，第三狭缝结构SLI3可以具有岛形形状、沿第二方向II延伸的线形形状或C形形状。此外，第三狭缝结构SLI3可以包括在第一方向I上突出的至少一个突出部。第一狭缝结构SLI1和第三狭缝结构SLI3可以位于在第二方向II上彼此相邻的第二狭缝结构之间。
第一狭缝结构SLI1可以包括与第三狭缝结构SLI3交叠的部分P。在平面上，第一狭缝结构SLI1可以突出到第三狭缝结构SLI3中。在截面上，第三狭缝结构SLI3可以突出到源极结构S2中。例如，第三狭缝结构SLI3可以穿透第二源极层17并且可以与第三源极层18接触。第三狭缝结构SLI3可以具有比第一狭缝结构SLI1或第二狭缝结构SLI2的深度浅的深度。
图2C与图2B类似，并且示出了第一狭缝结构SLI1’包括第一突出部P1的情况。参照图2A和图2C，第一狭缝结构SLI1’可以包括第一穿透部T1和第一突出部P1。第一狭缝结构SLI1’的绝缘间隔件可以包括穿透部21B和突出部21A。第一狭缝结构SLI1’的源极接触结构可以包括穿透部22B和突出部22A。第二接触插塞CP2可以与第一突出部P1间隔开。牺牲层19和第一源极层16可以插入在第二接触插塞CP2和第一突出部P1之间。
根据上述结构，第一狭缝结构SLI1’和第三狭缝结构SLI3可以彼此交叠。另外，第一突出部P1可以位于交叠部分P处或其周围。第二接触插塞CP2可以与第一狭缝结构SLI1或第一狭缝结构SLI1’的第一突出部P1充分地间隔开，以使得可以避免第二接触插塞CP2在半导体装置的制造工艺中被暴露或损坏。
图3A至图3C是示出根据本公开的实施方式的半导体装置的结构的图。图3A是平面图，并且图3B和图3C是沿图3A所示的线B-B’截取的截面图。在下文中，将省略与上述内容重复的内容。
参照图3A和图3B，半导体装置可以包括源极结构S3、堆叠结构ST、第一狭缝结构SLI1和第二接触插塞CP2。此外，半导体装置还可以包括布线UM、第二狭缝结构SLI2、第一接触插塞CP1、沟道结构CH、隔离层15、基板10、晶体管TR和层间绝缘层5中的至少一个。尽管在附图中未示出，但是半导体装置还可以包括第三狭缝结构(参见图2A)。
第二狭缝结构SLI2可以包括源极接触结构24和绝缘间隔件23，绝缘间隔件23形成在源极接触结构24的侧壁上。绝缘间隔件23可以使源极接触结构24和导电层11彼此绝缘。
隔离层15可以位于第二狭缝结构SLI2和第二接触插塞CP2之间。隔离层15可以在第一方向I上延伸。隔离层15可以位于与源极结构S3的水平基本相等的水平处。隔离层15可以包括诸如氧化物或氮化物的绝缘材料。
第二接触插塞CP2可以在第二方向II上与第二狭缝结构SLI2间隔开。在由第一方向I和第二方向II限定的平面上，第一狭缝结构SLI1和第二狭缝结构SLI2可以在第二方向II上彼此间隔第一距离D1。在平面上，隔离层15包括与第一狭缝结构SLI1相邻的边缘，并且隔离层15的该边缘和第二接触插塞CP2可以彼此间隔第三距离D3。第三距离D3可以是从隔离层15的该边缘到第二接触插塞CP2的边缘的距离。第三距离D3可以比第一距离D1长。第三距离D3可以是第一距离D1的两倍或两倍以上长。
图3C与图3B类似，并且示出了第二狭缝结构SLI2’包括第二突出部P2的情况。参照图3A和图3C，第二狭缝结构SLI2’可以包括第二穿透部T2和第二突出部P2。第二穿透部分T2可以穿透堆叠结构ST和源极结构S3’。第二突出部P2可以通过源结构S3’从第二穿透部T2的侧壁朝向第二接触插塞CP2向内突出。第二接触插塞CP2可以与第二突出部P2间隔开。隔离层15、牺牲层19和第一源极层16可以插入在第二接触插塞CP2和第二突出部P2之间。
第二狭缝结构SLI2’可以包括绝缘间隔件和源极接触结构。绝缘间隔件可以包括穿透部23B和从穿透部23B的侧壁突出的突出部23A。源极接触结构可以包括穿透部24B和从穿透部24B的侧壁突出的突出部24A。
根据上述结构，第二狭缝结构SLI2和第二接触插塞CP2可以通过隔离层15彼此间隔开，或者第二狭缝结构SLI2’的第二突出部P2和第二接触插塞CP2可以通过隔离层15彼此间隔开。因此，可以避免第二接触插塞CP2在半导体装置的制造工艺中被暴露或损坏。
图4A至图10A、图4B至图10B以及图6C至图10C是示出根据本公开的实施方式的半导体装置的制造方法的图。图4A至图10A中的每一个是平面图，图4B至图10B中的每一个是沿图4A至图10A中的每一个中所示的线A-A’截取的截面图，并且图6C至图10C是沿图6A至图10A中的每一个中所示的线C-C’截取的截面图。
参照图4A和图4B，可以在基底40上形成互连结构和层间绝缘层43。基底40可以包括基板和外围电路等。互连结构可以包括第一接触插塞41和布线42等。互连结构可以形成在层间绝缘层43中并且可以电连接到基底40。例如，第一接触插塞41可以电连接到外围电路和基板等。层间绝缘层43可以是单层或多层。
随后，可以在层间绝缘层43上形成源极结构S。源极结构可以包括单层或多层。源极结构S可以包括牺牲层46。源极结构S还可以包括第一源极层44和第二源极层45。牺牲层46可以插入在第一源极层44和第二源极层45之间。牺牲层46可以是单层或多层。
第一源极层44和第二源极层45可以包括诸如多晶硅或钨的导电层。牺牲层46可以包括多晶硅、氧化物、氮化物等。
参照图5A和图5B，可以对源极结构S进行图案化。在可以通过蚀刻源极结构S形成沟槽之后，可以在沟槽中形成隔离层47。隔离层47的数量、位置、形状等可以改变。隔离层47可以是以存储器块为单位隔离源极结构S的层，或者可以是限制腔体(cavity)的位置的屏障。存储器块可以是执行擦除操作的单位。存储器块可以包括多个存储器串。
随后，可以形成第二接触插塞48。例如，在可以形成穿透源极结构S并暴露布线42的接触孔之后，可以通过利用导电层填充接触孔来形成第二接触插塞48。第二接触插塞48可以穿透源极结构S并且可以连接到布线42。源极结构S可以通过第二接触插塞48、布线42和第一接触插塞41电连接到基底40。
可以通过考虑第一狭缝SL1或第二狭缝SL2的位置来确定布线42和第二接触插塞48的位置，第一狭缝SL1或第二狭缝SL2二者都在后续工艺中形成。布线42和第二接触插塞48可以与第一狭缝SL1或第二狭缝SL2充分地间隔开。
参照图6A至图6C，可以形成堆叠结构ST。堆叠结构ST可以包括以交替方式堆叠的第一材料层51和第二材料层52。第一材料层51可以是形成存储器单元和选择晶体管等的栅极的层，并且第二材料层52可以是使堆叠的栅极彼此绝缘的层。
第一材料层51可以包括具有相比于第二材料层52的高蚀刻选择性的材料。例如，第一材料层51可以是包括氮化物等的牺牲层，并且第二材料层52可以是包括氧化物等的绝缘层。在另一示例中，第一材料层51可以是包括多晶硅、钨等的导电层，并且第二材料层52可以是包括氧化物等的绝缘层。
随后，可以形成沟道结构CH。沟道结构CH可以穿透堆叠结构ST。沟道结构CH可以突出穿过源极结构S的一部分。每一个沟道结构CH可以包括沟道层54，并且还可以包括第一存储器层53和间隙填充层55。第一存储器层53可以包括阻挡层、数据存储层和隧道绝缘层中的至少一个。
随后，可以形成穿透堆叠结构ST的第一狭缝SL1。第一狭缝SL1可以穿透堆叠结构ST并且可以在第一方向I上延伸。第一狭缝SL1和第二接触插塞48可以在第一方向I上彼此相邻。第一狭缝SL1可以被形成为暴露源极结构S的表面，或者可以被形成为部分地穿透源极结构S。第一狭缝SL1可以被形成为暴露牺牲层46。
可以形成穿透堆叠结构ST的第二狭缝SL2。第二狭缝SL2可以穿透堆叠结构ST并且可以在第一方向I上延伸。第二狭缝SL2和第二接触插塞48可以在第二方向II上彼此相邻。可以在形成第一狭缝SL1时形成第二狭缝SL2。第二狭缝SL2的深度可以基本等于第一狭缝SL1的深度。沟道结构CH可以位于彼此相邻的第一狭缝SL1和第二狭缝SL2之间。
在由第一方向I和第二方向II限定的平面上，第一狭缝SL1和第二狭缝SL2可以在第二方向II上彼此间隔第一距离D1。在平面上，第一狭缝SL1和第二接触插塞48可以在第一方向I上彼此间隔第二距离D2。第二距离D2可以是从第一狭缝SL1的边缘到第二接触插塞48的边缘的距离。第二距离D2可以比第一距离D1长。第二距离D2可以是第一距离D1的两倍或两倍以上长。
可以在形成第一狭缝SL1和第二狭缝SL2之前形成第三狭缝结构(参见图2A所示的第三狭缝结构)。第一狭缝SL1可以被形成为与第三狭缝结构相交。
随后，可以在第一狭缝SL1的内壁上形成保护层56。保护层56可以包括具有相比于牺牲层46的高蚀刻选择性的材料。牺牲层46可以包括多晶硅，并且保护层56可以包括氮化物、氧化物等。牺牲层46可以包括氮化物、氧化物等，并且保护层56可以包括多晶硅。保护层56也可以形成在第二狭缝SL2的内壁上。
参照图7A至图7C，可以通过经由第一狭缝SL1或第二狭缝SL2去除牺牲层46来形成第一开口OP1。可以通过选择性地蚀刻牺牲层46来形成第一开口OP1。当蚀刻牺牲层46时，第一材料层51和第二材料层52可以由保护层56保护。
可以通过经由第一狭缝SL1引入的蚀刻合成物(etching composition)来蚀刻牺牲层46。可以蚀刻在与第一狭缝SL1相邻的区域中的牺牲层46。此外，可以保留在与第一狭缝SL1间隔开的区域中的牺牲层46。由于沟道结构CH与第一狭缝SL1相邻，所以第一存储器层53可以通过第一开口OP1暴露。另一方面，由于第二接触插塞48与第一狭缝SL1间隔开，所以可以保留在第二接触插塞48的周围的牺牲层46。因此，第二接触插塞48可以不通过第一开口OP1暴露。可以通过第二狭缝SL2引入蚀刻合成物，并且可以通过经由第二狭缝SL2去除牺牲层46来形成第一开口OP1。
随后，可以蚀刻通过第一开口OP1暴露的第一存储器层53。因此，可以暴露沟道层54。当蚀刻第一存储器层53时，第一材料层51和第二材料层52可以被保护层56保护。
参照图8A至图8C，可以形成导电层57以填充第一开口OP1。甚至可以在第一狭缝SL1或第二狭缝SL2中形成导电层57。导电层57可以包括诸如多晶硅或金属的导电材料。
参照图9A至图9C，可以形成第三源极层57A。可以通过蚀刻形成在第一狭缝SL1或第二狭缝SL2中的导电层57来形成第三源极层57A。第三源极层57A可以位于第一开口OP1中。第三源极层57A可以穿透第一存储器层53，并且可以直接连接到沟道层54。因此，可以形成包括第一源极层44、第二源极层45和第三源极层57A的源极结构S’。源极结构S’还可以包括保留在部分区域中的牺牲层46。随后，可以去除保护层56。
参照图10A至图10C，可以利用导电层59替换第一材料层51。例如，可以通过选择性地蚀刻第一材料层51来形成第二开口OP2。随后，可以在第二开口OP2中分别形成导电层59。
在形成导电层59之前，可以另外形成第二存储器层58。每一个第二存储器层58可以包括隧道绝缘层、数据存储层和阻挡层中的至少一个。例如，可以在第二开口OP2中形成阻挡层之后形成导电层59。然后，可以对阻挡层执行热处理工艺。阻挡层可以包括氧化铝(Al2O3)。
随后，可以在第一狭缝SL1中形成第一狭缝结构61。可以通过利用绝缘材料填充第一狭缝SL1来形成第一狭缝结构61。另选地，在绝缘间隔件61A形成在第一狭缝SL1的侧壁上之后，可以通过利用导电材料填充第一狭缝SL1来形成电连接到源极结构S’的源极接触结构61B，从而可以形成第一狭缝结构61。
另外，第二狭缝结构62可以形成在第二狭缝SL2中。可以在形成第一狭缝结构61时形成第二狭缝结构62。
根据上述制造方法，第一狭缝SL1和第二接触插塞48可以彼此充分地间隔开。因此，在利用第三源极层57A替换牺牲层46和利用导电层59替换第一材料层51的工艺中，第二接触插塞48可以不被暴露。因此，可以避免第二接触插塞48在半导体装置的制造工艺中被损坏。
图11A至图11E是示出根据本公开的实施方式的半导体装置的制造方法的图。图11A至11E可以分别对应于图6B至图10B。在下文中，将省略与上述内容重复的内容。
参照图11A，可以形成穿透堆叠结构ST的第一狭缝SL1。第一狭缝SL1可以暴露源极结构S。可以通过执行蚀刻工艺至目标深度来形成第一狭缝SL1，在该目标深度中，第一狭缝SL1暴露牺牲层46。
当形成第一狭缝SL1时，部分区域可以被形成为具有比其他区域更深的深度。可以在该部分区域中蚀刻牺牲层46，以使得可以形成凹槽G，并且可以通过凹槽G暴露第一源极层44。例如，凹槽G可以形成在第一狭缝SL1与第三狭缝结构(见图2A)交叠的部分处。随后，保护层56可以形成在第一狭缝SL1的内壁上。
参照图11B，可以通过经由第一狭缝SL1选择性地蚀刻牺牲层46来形成第一开口OP1’。然而，当蚀刻牺牲层46时，可以将通过凹槽G暴露的第一源极层44与牺牲层46一起蚀刻。因此，可以蚀刻在凹槽G的周围的牺牲层46和第一源极层44，并且第一开口OP1’可以被形成为具有比另一区域厚的厚度。层间绝缘层43可以通过第一开口OP1’暴露。然而，由于第二接触插塞48与第一狭缝SL1充分地间隔开，所以第二接触插塞48可以不通过第一开口OP1’暴露。
随后，如参照图7C所述，蚀刻通过第一开口OP1暴露的第一存储器层53。因此，可以暴露沟道层54。
参照图11C，可以形成导电层57’。导电层57’可以形成在第一开口OP1’和第一狭缝SL1中。可以沿着第一开口OP1’和第一狭缝SL1的内表面形成导电层57’。导电层57’可以形成为不完全填充第一开口OP1’和第一狭缝SL1的厚度。导电层57’可以包括位于第一开口OP1’中的第一腔体C1。导电层57’可以包括诸如多晶硅或金属的导电材料。
参照图11D，可以蚀刻形成在第一狭缝SL1中的导电层57’。因此，可以在第一开口OP1’中形成第三源极层57A(见图9C)，并且可以形成源极结构S’，该源极结构S’包括第一源极层44、第二源极层45、第三源极层57A和牺牲层46。
然而，在蚀刻导电层57’的工艺中，可以将蚀刻合成物引入第一腔体C1中。蚀刻速度可以在第一腔体C1的周围增大。因此，可以蚀刻在第一腔体C1的周围的导电层57’，并且可以在源极结构S’中形成第二腔体C2。第二腔体C2可以从第一腔体C1扩展。由于第二接触插塞48与第二腔体C2间隔开，所以第二接触插塞48可以不通过第二腔体C2暴露。随后，可以去除保护层56。
参照图11E，可以将第一材料层51替换为导电层59。在形成导电层59之前，可以另外形成第二存储器层58。每一个第二存储器层可以包括隧道绝缘层、数据存储层和阻挡层中的至少一个。阻挡层可以包括氧化铝(Al2O3)。
在实施方式中，可以在最初形成有第一材料层51的地方形成第二开口OP2，并且可以在第二开口OP2中形成阻挡层。随后，在执行热处理过程之后，可以在第二开口OP2中形成导电层59。当第二接触插塞48的位置靠近第一狭缝SL时，第二接触插塞48可能通过第二腔体C2暴露。另外，暴露的第二接触插塞48可能通过热处理工艺被氧化或损坏。另一方面，根据本公开的实施方式，由于第二接触插塞48与第一狭缝SL1充分地间隔开，因此第二接触插塞48不通过第二腔体C2暴露。因此，尽管执行了热处理工艺，但是第二接触插塞48没有被氧化或损坏。
随后，在可以在第一狭缝SL1中形成绝缘隔离件61A之后，可以形成源极接触结构61B。绝缘隔离件61A和源极接触结构61B甚至可以形成在第二腔体C2中。
根据上述制造方法，可以在形成第一狭缝SL1的工艺中形成凹槽G，因此，导电层57’可以被形成为包括第一腔体C1的形状。另外，在蚀刻导电层57’的工艺中，第一腔体C1扩展为第二腔体C2。然而，由于第二接触插塞48与第一狭缝SL1充分地间隔开，因此第二接触插塞48不会通过第二腔体C2暴露。因此，可以避免第二接触插塞48在半导体装置的制造工艺中被损坏。
图12A至图12F是示出根据本公开的实施方式的半导体装置的制造方法的图。图12A是平面图，并且图12B至图12F是沿图12A所示的线B-B’截取的截面图。在下文中，将省略与上述内容重复的内容。
参照图12A和图12B，在基底70上形成互连结构和层间绝缘层73。基底70可以包括基板和外围电路等。互连结构可以包括第一接触插塞71、布线72等。互连结构可以形成在层间绝缘层73中，并且可以电连接到基底70。例如，第一接触插塞71可以电连接到外围电路和基板等。层间绝缘层73可以是单层或多层。
随后，可以在层间绝缘层73上形成源极结构S。源极结构S可以包括第一源极层74、第二源极层75和牺牲层76中的至少一个。随后，形成穿透源极结构S的隔离层77。隔离层77可以被定位为在第二方向II上彼此间隔开，并且在第一方向I上延伸。隔离层77可以包括诸如氧化物或氮化物的绝缘材料。
随后，可以形成穿透源极结构S的第二接触插塞78。第二接触插塞78连接到布线72。源极结构S可以通过第二接触插塞78、布线72和第一接触插塞71电连接到基底70或外围电路。
随后，可以在源极结构S和隔离层77上形成堆叠结构ST。堆叠结构ST可以包括以交替方式堆叠的第一材料层81和第二材料层82。第一材料层81可以包括具有相比于第二材料层82的高蚀刻选择性的材料。
随后，可以形成穿透堆叠结构ST的第一狭缝SL1或第二狭缝SL2。第二狭缝SL2可以具有使第二狭缝SL2暴露出源极结构S的深度。可以通过执行蚀刻工艺至作为目标深度的使第二狭缝SL2暴露出牺牲层76的深度来形成第二狭缝SL。当可以形成第二狭缝SL2时，可以在部分区域中形成凹槽G，并且可以通过凹槽G暴露第一源极层74。
第一狭缝SL1可以在第一方向I上与第二接触插塞78间隔开。第二狭缝SL2可以在第二方向II上与第二接触插塞78相邻。第二接触插塞78可以位于在第二方向II上彼此相邻的第二狭缝SL2之间。
在由第一方向I和第二方向II限定的平面上，第一狭缝SL1和第二狭缝SL2可以在第二方向II上彼此间隔第一距离D1。在平面上，隔离层77包括与第一狭缝SL1相邻的边缘，并且隔离层77的该边缘和第二接触插塞78可以彼此间隔第三距离D3。第三距离D3可以是从隔离层77的该边缘到第二接触插塞78的边缘的距离。第三距离D3可以具有大于第一距离D1的值。第三距离D3可以是第一距离D1的两倍或更大。
参照图12A和图12C，可以在第一狭缝SL1或第二狭缝SL2的内壁上形成保护层86。随后，可以通过经由第一狭缝SL1或第二狭缝SL2选择性地蚀刻牺牲层76来形成第一开口OP1”。然而，隔离层77存在于第二接触插塞78和第二狭缝SL2彼此相邻的区域中。因此，可以通过隔离层77来增加蚀刻合成物从第二狭缝SL2到达第二接触插塞78的最短距离。另外，由于隔离层77的边缘和第二接触插塞78的边缘彼此间隔开足够的距离(例如，第三距离D3)，所以可以防止第二接触插塞78的周围的牺牲层76被蚀刻。因此，可以避免第二接触插塞78在蚀刻牺牲层76的工艺中被暴露。
随后，如参照图7C所述，蚀刻通过第一开口OP1暴露的第一存储器层53。因此，可以暴露沟道层。
参照图12A和图12D，可以形成导电层87。导电层87可以形成在第一开口OP1”和第二狭缝SL2中。导电层87可以被形成为不完全填充第一开口OP1”和第二狭缝SL2的厚度。导电层87可以包括位于第一开口OP1”中的第一腔体C1。导电层87可以包括诸如多晶硅或金属的导电材料。
参照图12A和图12E，可以蚀刻形成在第二狭缝SL2中的导电层78。可以在蚀刻工艺期间通过经由第一腔体C1引入的蚀刻合成物来提高在第一腔体C1周围的蚀刻速度。因此，可以去除在第一腔体C1的周围的导电层87，并且可以在源极结构S中形成第二腔体C2。第二腔体C2可以暴露隔离层77，并且可以不扩展到第二接触插塞78。因此，第二接触插塞78可以不通过第二腔体C2暴露。随后，可以去除保护层86。
参照图12A和12F，可以利用导电层89替换第一材料层81。在形成导电层89之前，可以另外形成第二存储器层88。每一个第二存储层88可以包括隧道绝缘层、数据存储层和阻挡层中的至少一个。阻挡层可以包括氧化铝(Al2O3)。另外，可以在阻挡层形成在第二开口OP2中之后执行热处理工艺。由于第二接触插塞78没有通过第二腔体C2暴露，因此即使进行热处理工艺，第二接触插塞78也不会被氧化或损坏。
随后，可以在第二狭缝SL2中形成第二狭缝结构92。可以通过利用绝缘材料填充第二狭缝SL2来形成第二狭缝结构92。另选地，在绝缘隔离件92A形成在第二狭缝SL2的侧壁上之后，可以通过利用导电材料填充第二狭缝SL2来形成电连接到源极结构S的源极接触结构92B，从而可以形成第二狭缝结构92。第二狭缝结构92可以形成在第二腔体C2中并且可以与隔离层77接触。
根据上述制造方法，可以在形成第二狭缝SL2的工艺中形成凹槽G。另外，在半导体装置的制造工艺中，第二腔体C2可以形成在源极结构S中。然而，由于第二腔体C2和第二接触插塞78通过隔离层77彼此间隔开，所以可以避免第二接触插塞78在制造工艺中被暴露和损坏。
图13是示出根据本公开的实施方式的存储器系统的配置的框图。
参照图13，存储器系统1000包括存储器装置1200和控制器1100。
存储器装置1200可以用于存储具有诸如文本、图形和软件代码的各种数据格式的数据信息。存储器装置1200可以是非易失性存储器。此外，存储器装置1200可以具有参照图1A至图12F描述的结构，并且可以根据参照图1A至图12F描述的制造方法来制造。在一种实施方式中，存储器装置1200可以包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；在第一方向上与第一狭缝结构相邻的接触插塞；以及穿透堆叠结构的第二狭缝结构，第二狭缝结构在垂直于第一方向的第二方向上与第一狭缝结构相邻，其中，接触插塞穿透源极结构，接触插塞电连接到下部布线，其中，第一狭缝结构和第二狭缝结构在第二方向上彼此间隔第一距离，第一狭缝结构和接触插塞在第一方向上彼此间隔第二距离，并且第二距离比第一距离长。存储器装置1200的结构和制造方法与上述相同，因此将省略其详细描述。
控制器1100可以连接到主机和存储器装置1200，并且响应于来自主机的请求而接入存储器装置1200。例如，控制器1100可以被配置为控制存储器装置1200的读取、写入、擦除和后台操作。
控制器1100可以包括随机存取存储器(RAM)1110、中央处理单元(CPU)1120、主机接口1130、纠错码(ECC)电路1140和存储器接口1150等。
RAM 1110可以用作CPU 1120的工作存储器，存储器装置1200与主机之间的高速缓存存储器，以及存储器装置1200与主机之间的缓冲存储器。RAM 1110可以被替换为静态随机存取存储器(SRAM)、只读存储器(ROM)等。
CPU 1120可以控制控制器1100的整体操作。例如，CPU 1120可以被配置为操作存储在RAM 1110中的诸如闪存转换层(FTL)的固件。
主机接口1130可以被配置为与主机对接。例如，控制器1100可以使用诸如通用串行总线(USB)协议、多媒体卡(MMC)协议、外围组件互连(PCI)协议、PCI-Express(PCI-E)协议、高级技术附件(ATA)协议、串行ATA协议、并行ATA协议、小型计算机小型接口(SCSI)协议、增强型小型磁盘接口(ESDI)协议、集成驱动电子设备(IDE)协议和专用协议的多种接口协议中的至少一种与主机进行通信。
ECC电路1140可以被配置为使用纠错码(ECC)来检测和纠正被包括在从存储器装置1200读取的数据中的错误。
存储器接口1150可以被配置为与存储器装置1200对接。例如，存储器接口1150可以包括NAND接口或NOR接口。
控制器1100还可以包括用于临时存储数据的缓冲存储器(未示出)。缓冲存储器可用于临时存储通过主机接口1130传送到外部的数据或通过存储器接口1150从存储装置1200传送的数据。控制器1100还可以包括存储用于与主机对接的代码数据的ROM。
如上所述，存储器系统1000可以包括具有改善的集成度和改善的特性的存储器装置1200，因此，可以改善存储器系统1000的集成度和特性。
图14是示出根据本公开的实施方式的存储器系统的配置的框图。在下文中，将省略与上述内容重复的内容。
参照图14，存储系统1000'可以包括存储器装置1200’和控制器1100。控制器1100可以包括RAM 1110、CPU 1120、主机接口1130、ECC电路1140和存储器接口1150等。
存储器装置1200’可以是非易失性存储器。此外，存储器装置1200’可以具有参照图1A至图12F描述的结构，并且可以根据参照图1A至12F描述的制造方法来制造。在一种实施方式中，存储器装置1200’可以包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；在第一方向上与第一狭缝结构相邻的接触插塞；以及穿透堆叠结构的第二狭缝结构，第二狭缝结构在垂直于第一方向的第二方向上与第一狭缝结构相邻，其中，接触插塞穿透源极结构，接触插塞电连接到下部布线，其中，第一狭缝结构和第二狭缝结构在第二方向上彼此间隔第一距离，第一狭缝结构和接触插塞在第一方向上彼此间隔第二距离，并且第二距离比第一距离长。存储器装置1200’的结构和制造方法可以与上述相同，因此将省略其详细描述。
存储器装置1200’可以是具有多个存储器芯片的多芯片封装。多个存储器芯片可以被划分为多个组，所述多个组被配置为通过第一至第k信道(CH1至CHk)与控制器1100通信。另外，可以将一个组内的存储器芯片配置为通过公共信道与控制器1100通信。作为参考，可以修改存储器系统1000’，以使得一个存储器芯片连接到一个信道。
如上所述，存储器系统1000’可以包括具有改善的集成度和改善的特性的存储器装置1200’，并且因此可以改善存储器系统1000’的集成度和特性。特别地，存储器装置1200’可以被配置为多芯片封装，从而可以增加存储器系统1000’的数据存储容量，并且可以提高存储器系统1000’的操作速度。
图15是示出根据本公开的实施方式的计算系统的配置的框图。在下文中，将省略与上述内容重复的内容。
参照图15，计算系统2000可以包括存储器装置2100、CPU 2200、RAM 2300、用户接口2400、电源2500和系统总线2600等。
存储器装置2100可以存储通过用户接口2400提供的数据和由CPU 2200处理的数据等。另外，存储器装置2100可以通过系统总线2600电连接到CPU 2200、RAM2300、用户接口2400和电源2500等。例如，存储器装置2100可以直接连接到系统总线2600，或者可以通过控制器(未示出)连接。当存储器装置2100直接连接到系统总线2600时，控制器的功能可以由CPU 2200、RAM 2300等执行。
存储器装置2100可以是非易失性存储器。存储器装置2100可以具有参照图1A至图12F描述的结构，并且可以根据参照图1A至图12F描述的制造方法来制造。在一种实施方式中，存储器装置2100可以包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；在第一方向上与第一狭缝结构相邻的接触插塞；以及穿透堆叠结构的第二狭缝结构，第二狭缝结构在垂直于第一方向的第二方向上与第一狭缝结构相邻，其中，接触插塞穿透源极结构，接触插塞电连接到下部布线，其中，第一狭缝结构和第二狭缝结构在第二方向上彼此间隔第一距离，第一狭缝结构和接触插塞在第一方向上彼此间隔第二距离，并且第二距离比第一距离长。存储器装置1200的结构和制造方法可以与上述相同，因此将省略其详细描述。
如参照图14所描述的，存储器装置2100可以是具有多个存储器芯片的多芯片封装。
如上所述配置的计算系统2000可以是计算机、超移动PC(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板电脑、无线电话、移动电话、智能手机、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数码相机、3维电视、数字录音机、数字音频播放器、数字图片记录器、数字图片播放器、数字视频记录器、数字视频播放器、用于在无线环境中进行信息通信的装置、构成家庭网络的各种电子装置之一、构成计算机网络的各种电子装置之一、构成远程信息处理网络的各种电子装置之一、RFID装置等。
如上所述，计算系统2000可以包括具有改善的集成度和改善的特性的存储器装置2100，因此，计算系统2000的特性也可以得到改善。
图16是示出根据本公开的实施方式的计算系统的配置的框图。
参照图16，计算系统3000可以包括具有操作系统3200、应用3100、文件系统3300和转换层3400等的软件层。另外，计算系统3000可以包括存储器装置3500的硬件层等。
操作系统3200可以管理计算系统3000的软件资源、硬件资源等，并且控制中央处理单元的程序执行。应用3100可以是在计算系统3000上运行的各种应用程序之一，并且可以是由操作系统3200执行的实用程序。
文件系统3300被定义为用于管理计算系统3000中的数据、文件等的逻辑结构，并且根据规则来组织存储在存储器装置3500中的数据或文件。可以基于在计算系统3000中使用的操作系统3200来确定文件系统3300。例如，当操作系统3200是微软的Windows操作系统之一时，文件系统3300可以是文件分配表(FAT)或NT文件系统(NTFS)。当操作系统3200是Unix/Linux操作系统之一时，文件系统3300可以是扩展文件系统(EXT)、Unix文件系统(UFS)或日志文件系统(JFS)。
参照图16，操作系统3200、应用3100和文件系统3300被示为独立的框。然而，应用3100和文件系统3300可以被包括在操作系统3200中。
响应于来自文件系统3300的请求，转换层3400可以将地址转换为适合于存储器装置3500的形式。例如，转换层3400可以将由文件系统3300生成的逻辑地址转换为存储器装置3500的物理地址。逻辑地址和物理地址之间的映射信息可以被存储为地址转换表。例如，转换层3400可以是闪存转换层(FTL)、通用闪存存储链接层(ULL)等。
存储器装置3500可以是非易失性存储器。存储器装置3500可以具有参照图1A至图12F描述的结构，并且可以根据参照图1A至图12F描述的制造方法来制造。在一种实施方式中，存储器装置3500可以包括：布线；布线上的源极结构；源极结构上的堆叠结构；穿透堆叠结构的第一狭缝结构；在第一方向上与第一狭缝结构相邻的接触插塞；以及穿透堆叠结构的第二狭缝结构，第二狭缝结构在垂直于第一方向的第二方向上与第一狭缝结构相邻，其中，接触插塞穿透源极结构，接触插塞电连接到下部布线，其中，第一狭缝结构和第二狭缝结构在第二方向上彼此间隔第一距离，第一狭缝结构和接触插塞在第一方向上彼此间隔第二距离，并且第二距离比第一距离长。存储器装置3500的结构和制造方法可以与上述相同，因此将省略其详细描述。
如上所述配置的计算系统3000可以分为在上层区域中执行的操作系统层和在下层区域中执行的控制器层。应用3100、操作系统3200和文件系统3300可以被包括在操作系统层中，并且可以由计算系统3000的工作存储器来驱动。另外，转换层3400可以被包括在操作系统层或控制器层中。
如上所述，计算系统3000可以包括具有改善的集成度和改善的特性的存储器装置3500，并且因此，计算系统3000的特性也可以得到改善。
根据本公开，可以提供具有稳定的结构和改善的可靠性的半导体装置。此外，当制造半导体装置时，可以降低工艺的难度水平、可以简化制造过程、并且可以降低制造成本。
已经在附图和说明书中描述了本公开的示例性实施方式。尽管这里使用特定的术语，但是这些属于仅是为了解释本公开的实施方式。因此，本公开不限于上述实施方式，并且在本公开的精神和范围内可以有许多变化。对于本领域技术人员显而易见的是，除了本文公开的实施方式之外，还可以基于本公开的技术范围进行各种修改。
只要没有进行不同的定义，本文所使用的所有术语(包括技术或科学术语)均具有本公开所属领域的技术人员通常理解的含义。具有在词典中限定的定义的术语应被理解为使得它们具有与相关技术的背景一致的含义。只要在本申请中没有明确进行定义，就不应以理想的或过度正式的方式来理解术语。
相关申请的交叉引用
本申请要求于2020年1月3日在韩国知识产权局提交的韩国专利申请第10-2020-0001001号的优先权，其全部公开内容通过引用合并于此。

Claims (33)

1.一种半导体装置，该半导体装置包括：
布线；
源极结构，所述源极结构位于所述布线上；
堆叠结构，所述堆叠结构位于所述源极结构上；
第一狭缝结构，所述第一狭缝结构穿透所述堆叠结构；
接触插塞，所述接触插塞在第一方向上与所述第一狭缝结构相邻；以及
第二狭缝结构，所述第二狭缝结构穿透所述堆叠结构，所述第二狭缝结构在与所述第一方向相交的第二方向上与所述第一狭缝结构相邻，
其中，所述接触插塞穿透所述源极结构，并且电连接到所述布线，
其中，所述第一狭缝结构和所述第二狭缝结构在所述第二方向上彼此间隔第一距离，所述第一狭缝结构和所述接触插塞在所述第一方向上彼此间隔第二距离，并且
其中，所述第二距离比所述第一距离长。
2.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构包括第一穿透部和第一突出部，所述第一穿透部穿透所述堆叠结构，所述第一突出部通过所述源极结构从所述第一穿透部的侧壁朝向所述接触插塞向内突出。
3.根据权利要求2所述的半导体装置，其中，所述接触插塞与所述第一突出部间隔开。
4.根据权利要求1所述的半导体装置，其中，所述第二距离是所述第一距离的两倍或两倍以上长。
5.根据权利要求1所述的半导体装置，其中，所述第一狭缝结构和所述第二狭缝结构在所述第一方向上延伸。
6.根据权利要求1所述的半导体装置，该半导体装置还包括与所述第一狭缝结构相交的第三狭缝结构。
7.根据权利要求1所述的半导体装置，该半导体装置还包括隔离层，所述隔离层穿透所述源极结构，所述隔离层位于所述第二狭缝结构和所述接触插塞之间。
8.根据权利要求7所述的半导体装置，其中，所述第二狭缝结构包括第二穿透部和第二突出部，所述第二穿透部穿透所述堆叠结构，所述第二突出部通过所述源极结构从所述第二穿透部的侧壁朝向所述隔离层向内突出。
9.根据权利要求8所述的半导体装置，其中，所述隔离层位于所述第二突出部与所述接触插塞之间。
10.根据权利要求7所述的半导体装置，其中，所述隔离层包括与所述第一狭缝结构相邻的边缘，并且所述隔离层的该边缘与所述接触插塞彼此间隔第三距离，所述第三距离比所述第一距离长。
11.根据权利要求10所述的半导体装置，其中，所述第三距离是所述第一距离的两倍或两倍以上长。
12.根据权利要求1所述的半导体装置，其中，所述接触插塞是放电接触插塞。
13.一种半导体装置，该半导体装置包括：
布线；
源极结构，所述源极结构位于所述布线上；
堆叠结构，所述堆叠结构位于所述源极结构上；
接触插塞，所述接触插塞穿透所述源极结构；以及
第一狭缝结构，所述第一狭缝结构包括第一穿透部和第一突出部，所述第一穿透部穿透所述堆叠结构，所述第一突出部通过所述源极结构从所述第一穿透部的侧壁朝向所述接触插塞向内突出，其中，所述接触插塞电连接到所述布线，并且与所述第一突出部间隔开。
14.根据权利要求13所述的半导体装置，该半导体装置还包括穿透所述堆叠结构的第二狭缝结构，
其中，所述第一狭缝结构和所述第二狭缝结构彼此间隔第一距离，所述第一狭缝结构和所述接触插塞彼此间隔第二距离，并且
其中，所述第二距离比所述第一距离长。
15.根据权利要求13所述的半导体装置，该半导体装置还包括与所述第一狭缝结构相交的第三狭缝结构。
16.根据权利要求15所述的半导体装置，其中，所述第三狭缝结构位于所述第一狭缝结构和所述接触插塞之间。
17.根据权利要求13所述的半导体装置，该半导体装置还包括：
第二狭缝结构，所述第二狭缝结构包括第二穿透部和第二突出部，所述第二穿透部穿透所述堆叠结构；以及
隔离层，所述隔离层穿透所述源极结构，所述隔离层位于所述第二狭缝结构和所述接触插塞之间，
其中，所述第二突出部通过所述源极结构朝向所述隔离层向内突出。
18.根据权利要求17所述的半导体装置，其中，所述隔离层包括绝缘材料。
19.根据权利要求17所述的半导体装置，其中，所述第二突出部与所述隔离层接触。
20.根据权利要求13所述的半导体装置，其中，所述接触插塞是放电接触插塞。
21.一种制造半导体装置的方法，该方法包括以下步骤：
形成布线；
在所述布线上形成源极结构，其中，所述源极结构包括牺牲层和第一源极层；
形成穿透所述源极结构的接触插塞，所述接触插塞电连接到所述布线；
在所述源极结构上形成堆叠结构；
形成穿透所述堆叠结构的第一狭缝；
形成穿透所述堆叠结构的第二狭缝；以及
通过所述第一狭缝，利用第二源极层替换所述牺牲层，
其中，所述第一狭缝和所述第二狭缝彼此间隔第一距离，所述第一狭缝和所述接触插塞彼此间隔第二距离，并且
其中，所述第二距离比所述第一距离长。
22.根据权利要求21所述的方法，其中，当通过所述第一狭缝利用所述第二源极层替换所述牺牲层时，在所述源极结构中形成腔体，并且
其中，所述接触插塞与所述腔体间隔开。
23.根据权利要求21所述的方法，其中，利用所述第二源极层替换所述牺牲层的步骤包括以下步骤：
通过去除所述牺牲层形成开口；
在所述开口和所述第一狭缝中形成导电层；以及
通过蚀刻形成在所述第一狭缝中的所述导电层来形成所述第二源极层。
24.根据权利要求23所述的方法，其中，所述导电层包括位于所述开口中的第一腔体，并且
其中，通过在蚀刻所述导电层时蚀刻在所述第一腔体的周围的所述导电层而在所述源极结构中形成第二腔体。
25.根据权利要求24所述的方法，其中，所述接触插塞与所述第二腔体间隔开。
26.根据权利要求21所述的方法，其中，所述第二距离是所述第一距离的两倍或两倍以上长。
27.根据权利要求21所述的方法，该方法还包括以下步骤：在形成所述第一狭缝之前，形成穿透所述堆叠结构的狭缝结构，
其中，所述第一狭缝与所述狭缝结构相交。
28.根据权利要求21所述的方法，该方法还包括以下步骤：
在形成所述堆叠结构之前，形成穿透所述源极结构的隔离层；以及
通过所述第二狭缝利用所述第二源极层替换所述牺牲层，
其中，所述隔离层位于所述第二狭缝与所述接触插塞之间。
29.根据权利要求28所述的方法，其中，所述隔离层包括绝缘材料。
30.根据权利要求28所述的方法，其中，当通过所述第二狭缝利用所述第二源极层替换所述牺牲层时，在所述源极结构中形成腔体，并且
其中，所述接触插塞与所述腔体间隔开。
31.根据权利要求28所述的方法，其中，所述隔离层包括与所述第一狭缝相邻的边缘，并且所述隔离层的该边缘和所述接触插塞彼此间隔第三距离，并且
其中，所述第三距离比所述第一距离长。
32.根据权利要求31所述的方法，其中，所述第三距离是所述第一距离的两倍或两倍以上长。
33.根据权利要求21所述的方法，其中，所述接触插塞是放电接触插塞。
CN202010806529.8A 2020-01-03 2020-08-12 半导体装置及该半导体装置的制造方法 Active CN113078162B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0001001 2020-01-03
KR1020200001001A KR20210087818A (ko) 2020-01-03 2020-01-03 반도체 장치 및 반도체 장치의 제조 방법

Publications (2)

Publication Number Publication Date
CN113078162A true CN113078162A (zh) 2021-07-06
CN113078162B CN113078162B (zh) 2024-03-22

Family

ID=76609007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010806529.8A Active CN113078162B (zh) 2020-01-03 2020-08-12 半导体装置及该半导体装置的制造方法

Country Status (3)

Country Link
US (1) US20210210425A1 (zh)
KR (1) KR20210087818A (zh)
CN (1) CN113078162B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220028678A (ko) * 2020-08-31 2022-03-08 주식회사 디비하이텍 Soi 기판 상에 형성된 반도체 소자

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180866A1 (en) * 2010-01-25 2011-07-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
JP2012094694A (ja) * 2010-10-27 2012-05-17 Toshiba Corp 不揮発性半導体記憶装置
US9449986B1 (en) * 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
KR20170053478A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
US20170207226A1 (en) * 2016-01-18 2017-07-20 SK Hynix Inc. Semiconductor device
US20170221756A1 (en) * 2016-02-01 2017-08-03 Sandisk Technologies Inc. Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof
US20170338241A1 (en) * 2016-05-23 2017-11-23 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20180076213A1 (en) * 2016-09-09 2018-03-15 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US10283493B1 (en) * 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10319635B2 (en) * 2017-05-25 2019-06-11 Sandisk Technologies Llc Interconnect structure containing a metal slilicide hydrogen diffusion barrier and method of making thereof
JP2020113724A (ja) * 2019-01-17 2020-07-27 キオクシア株式会社 半導体装置
KR20200145102A (ko) * 2019-06-20 2020-12-30 삼성전자주식회사 수직형 반도체 소자
US11456317B2 (en) * 2019-09-24 2022-09-27 Samsung Electronics Co., Ltd. Memory device
KR20220040566A (ko) * 2020-09-23 2022-03-31 삼성전자주식회사 반도체 장치 및 이를 포함하는 전자 시스템

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110180866A1 (en) * 2010-01-25 2011-07-28 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same
JP2012094694A (ja) * 2010-10-27 2012-05-17 Toshiba Corp 不揮発性半導体記憶装置
US9449986B1 (en) * 2015-10-13 2016-09-20 Samsung Electronics Co., Ltd. 3-dimensional memory device having peripheral circuit devices having source/drain contacts with different spacings
KR20170053478A (ko) * 2015-11-06 2017-05-16 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
CN106856198A (zh) * 2015-12-08 2017-06-16 爱思开海力士有限公司 半导体器件的制造方法
US20170207226A1 (en) * 2016-01-18 2017-07-20 SK Hynix Inc. Semiconductor device
US20170221756A1 (en) * 2016-02-01 2017-08-03 Sandisk Technologies Inc. Three-dimensional memory device containing an aluminum oxide etch stop layer for backside contact structure and method of making thereof
US20170338241A1 (en) * 2016-05-23 2017-11-23 SK Hynix Inc. Semiconductor device and manufacturing method thereof
US20180076213A1 (en) * 2016-09-09 2018-03-15 Toshiba Memory Corporation Semiconductor device and method for manufacturing the same
US10283493B1 (en) * 2018-01-17 2019-05-07 Sandisk Technologies Llc Three-dimensional memory device containing bonded memory die and peripheral logic die and method of making thereof

Also Published As

Publication number Publication date
CN113078162B (zh) 2024-03-22
US20210210425A1 (en) 2021-07-08
KR20210087818A (ko) 2021-07-13

Similar Documents

Publication Publication Date Title
US11437390B2 (en) Semiconductor device and method of manufacturing the same
US9634016B2 (en) Semiconductor device and method of manufacturing the same
US11037953B2 (en) Semiconductor device and method of manufacturing the same
US10014058B2 (en) Semiconductor device and method of manufacturing the same
US10411029B2 (en) Semiconductor device and method of manufacturing the same
KR102535100B1 (ko) 반도체 장치 및 그 제조 방법
KR102635435B1 (ko) 반도체 장치 및 그 제조 방법
US11770931B2 (en) Semiconductor device and manufacturing method of the semiconductor device
CN112201659B (zh) 半导体装置以及制造半导体装置的方法
CN111554685B (zh) 半导体装置及其制造方法
CN110246844B (zh) 半导体器件以及该半导体器件的制造方法
CN112864160B (zh) 半导体装置及半导体装置的制造方法
KR102611334B1 (ko) 반도체 장치 및 그 제조 방법
CN113078162B (zh) 半导体装置及该半导体装置的制造方法
CN111668225A (zh) 半导体装置及其制造方法
US11823999B2 (en) Semiconductor device and method of manufacturing the same
US11690233B2 (en) Three-dimensional memory device having parallel trench type capacitor
KR20220120974A (ko) 메모리 장치 및 그 제조방법
KR20220064088A (ko) 메모리 장치 및 그 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant