JP4956500B2 - 半導体記憶装置及びその製造方法 - Google Patents
半導体記憶装置及びその製造方法 Download PDFInfo
- Publication number
- JP4956500B2 JP4956500B2 JP2008188916A JP2008188916A JP4956500B2 JP 4956500 B2 JP4956500 B2 JP 4956500B2 JP 2008188916 A JP2008188916 A JP 2008188916A JP 2008188916 A JP2008188916 A JP 2008188916A JP 4956500 B2 JP4956500 B2 JP 4956500B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- semiconductor substrate
- forming
- tunnel insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 76
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000010410 layer Substances 0.000 claims description 56
- 229920001709 polysilazane Polymers 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 46
- 238000002955 isolation Methods 0.000 claims description 32
- 238000005530 etching Methods 0.000 claims description 23
- 238000003860 storage Methods 0.000 claims description 17
- 239000011229 interlayer Substances 0.000 claims description 15
- 238000009792 diffusion process Methods 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 9
- 238000000034 method Methods 0.000 description 43
- 229910052581 Si3N4 Inorganic materials 0.000 description 32
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 229910052814 silicon oxide Inorganic materials 0.000 description 19
- 238000001039 wet etching Methods 0.000 description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 230000008878 coupling Effects 0.000 description 7
- 238000010168 coupling process Methods 0.000 description 7
- 238000005859 coupling reaction Methods 0.000 description 7
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 7
- 230000004048 modification Effects 0.000 description 7
- 238000012986 modification Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- MFHHXXRRFHXQJZ-UHFFFAOYSA-N NONON Chemical compound NONON MFHHXXRRFHXQJZ-UHFFFAOYSA-N 0.000 description 4
- 239000005001 laminate film Substances 0.000 description 4
- 238000001459 lithography Methods 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
本発明は、半導体記憶装置及びその製造方法に関するものである。
ＮＡＮＤ型不揮発性半導体記憶装置は、互いに直交するワードラインとビットラインの交差位置に、順に積層されたトンネル絶縁膜、浮遊ゲート電極、インターポリ絶縁膜、及び制御ゲート電極を有するメモリセルを備える。ワードライン方向に隣接するメモリセル間にはＳＴＩ（Shallow Trench Isolation）構造の素子分離絶縁膜が形成されている。
素子分離絶縁膜には例えばシリコン酸化膜（誘電率約３．９）が用いられているが、素子の微細化に伴うメモリセル間隔の短縮化により、隣接する浮遊ゲート電極間の寄生容量が増加し、セル間干渉効果（隣接するメモリセルの誤書き込み・誤読み出し）が発生するという問題があった。
このような問題を解決するため、カバレッジの悪いシリコン酸化膜でトレンチを埋めることで、素子分離領域内にエアギャップ（空洞）を形成する手法が提案されている（例えば特許文献１参照）。
しかし、このような手法では制御ゲート電極（ワードライン）が浮遊ゲート電極より高い位置に形成される。これは、制御ゲート電極と浮遊ゲート電極の対向面積を大きくすることを妨げ、カップリング係数の増加を妨げるという問題を有していた。
米国特許出願公開第２００７／０２５７３０５号明細書
本発明はセル間干渉を抑制し、カップリング係数を大きくできる半導体記憶装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体記憶装置は、半導体基板と、前記半導体基板上に第１の方向に沿って所定間隔を空けて形成された複数のトンネル絶縁膜と、それぞれ前記複数のトンネル絶縁膜上に形成された複数の電荷蓄積層と、前記トンネル絶縁膜間の前記半導体基板表面部に前記第１の方向に直交する第２の方向に沿って形成され、絶縁膜と、前記絶縁膜上に形成され上面が前記電荷蓄積層の上面より低く、かつ前記トンネル絶縁膜の上面より高い空洞部と、を有する素子分離領域と、前記電荷蓄積層の上面及び側面と、前記空洞部の上面とを覆い、前記第１の方向に沿って帯状に形成されたインターポリ絶縁膜と、前記インターポリ絶縁膜上に形成された制御ゲート電極と、を備えるものである。
本発明の一態様による半導体記憶装置は、半導体基板と、前記半導体基板上に第１の方向に沿って所定間隔を空けて形成された複数のトンネル絶縁膜と、それぞれ前記複数のトンネル絶縁膜上に形成された複数の電荷蓄積層と、前記トンネル絶縁膜間の前記半導体基板表面部に前記第１の方向に直交する第２の方向に沿ってＵ字型に形成された絶縁膜と、前記Ｕ字型の内壁部に形成された空洞部を有し、前記空洞部の上面が前記電荷蓄積層の上面より低く、かつ前記トンネル絶縁膜の上面より高い素子分離領域と、前記電荷蓄積層の上面及び側面と、前記素子分離領域の上面とを覆い、前記第１の方向に沿って帯状に形成されたインターポリ絶縁膜と、前記インターポリ絶縁膜上に形成された制御ゲート電極と、を備えるものである。
本発明の一態様による半導体記憶装置の製造方法は、半導体基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に電荷蓄積層となる第１の電極層を形成し、所定間隔を空けて第１の方向に沿って前記第１の電極層、前記トンネル絶縁膜及び前記半導体基板をエッチングして複数の第１の溝を形成し、前記第１の溝内に上面が前記トンネル絶縁膜の上面より高く、かつ前記第１の電極層の上面より低くなるように第２の絶縁膜を埋め込み、前記第１の溝内の前記絶縁膜上に、上面が前記第１の電極層の上面より低くなるように犠牲膜を形成し、前記第１の電極層の上面及び側面と、前記犠牲膜の上面とを覆うように第３の絶縁膜を形成し、前記第３の絶縁膜上に制御ゲート電極となる第２の電極層を形成し、所定間隔を空けて前記第１の方向に直交する第２の方向に沿って複数のワードラインを加工して前記半導体基板及び前記犠牲膜の表面を露出し、前記犠牲膜を除去し、前記ワードライン間に第４の絶縁膜を形成するものである。
本発明の一態様による半導体記憶装置の製造方法は、半導体基板上に第１の絶縁膜を形成し、前記第１の絶縁膜上に電荷蓄積層となる第１の電極層を形成し、所定間隔を空けて第１の方向に沿って前記第１の電極層、前記トンネル絶縁膜及び前記半導体基板をエッチングして複数の第１の溝を形成し、前記第１の溝の側壁部及び底部にＵ字型に第２の絶縁膜を形成し、前記Ｕ字型の内壁部に犠牲膜を形成し、前記第１の電極層の上面、側面、前記第２の絶縁膜の上面、及び前記犠牲膜の上面を覆うように第３の絶縁膜を形成し、前記第３の絶縁膜上に制御ゲート電極となる第２の電極層を形成し、所定間隔を空けて前記第１の方向に直交する第２の方向に沿って複数のワードラインを加工して前記半導体基板の表面及び前記犠牲膜を露出し、前記犠牲膜を除去し、前記ワードライン間に第４の絶縁膜を形成するものである。
本発明によれば、セル間干渉を抑制し、カップリング係数を大きくできる。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図１に本発明の第１の実施形態に係る半導体記憶装置の上面図を示す。複数のワードラインＷＬと複数のビットラインＢＬとが互いに直交する。ワードラインＷＬとビットラインＢＬの交差位置にメモリセルトランジスタＭＣが設けられている。
メモリセルトランジスタＭＣは、ワードライン方向及びこのワードライン方向に直交するビットライン方向に沿って所定間隔を空けて形成されている。また、ワードライン方向において隣接するメモリセルトランジスタＭＣ間にはビットライン方向に沿って素子分離領域が形成されている。
図１のＡ−Ａ線に沿った縦断面を図２（ａ）、Ｂ−Ｂ線に沿った縦断面を図２（ｂ）、Ｃ−Ｃ線に沿った縦断面を図２（ｃ）に示す。
図２（ａ）に示すように、半導体基板１０１表面部分には所定間隔を空けて不純物拡散層１０２が形成される。不純物拡散層１０２間の半導体基板１０１上にはそれぞれトンネル絶縁膜１０３、浮遊ゲート電極１０４、インターポリ絶縁膜１０５、制御ゲート電極１０６が順に積層された複数のメモリセルトランジスタＭＣが形成されている。制御ゲート電極１０６はポリシリコン層１０６ａ及びシリサイド層１０６ｂを有する。メモリセルトランジスタＭＣ間には層間絶縁膜１１３が形成されている。この層間絶縁膜１１３と半導体基板１０１間には空隙が形成されている。
図２（ｂ）に示すように、半導体基板１０１に所定間隔を空けて複数の素子分離領域１０７が形成される。素子分離領域１０７は埋め込み型の絶縁膜１０８及び絶縁膜１０８上に形成された空洞部１０９を有する。素子分離領域１０７の間の半導体基板１０１上にはトンネル絶縁膜１０３が形成され、トンネル絶縁膜１０３上には上面の高さが素子分離領域１０７の上面より高い浮遊ゲート電極１０４が形成されている。
図２（ｃ）に示すように、絶縁膜１０８上に空洞部１０９を介してインターポリ絶縁膜１０５、制御ゲート電極１０６が順に積層されている。また、空洞部１０９の両側面は層間絶縁膜１１３によって挟まれている。
浮遊ゲート電極１０４の上面及び側面の上部と、素子分離領域１０７上（空洞部１０９の上面）とにインターポリ絶縁膜１０５が形成されている。インターポリ絶縁膜１０５は下層の浮遊ゲート電極１０４及び素子分離領域１０７の表面形状に応じた凹凸のある形状になっている。
このインターポリ絶縁膜１０５の上には制御ゲート電極１０６が形成されている。この制御ゲート電極１０６の下面は下層のインターポリ絶縁膜１０５の表面形状に応じた凹凸のある形状になっている。
この半導体記憶装置は、浮遊ゲート電極１０４間に空洞部１０９を有するため、浮遊ゲート電極１０４間の寄生容量が低減し、セル間干渉を抑制できる。また、浮遊ゲート電極１０４の側面にも制御ゲート電極１０６と対向する領域があるため、制御ゲート電極１０６と浮遊ゲート電極１０４の対向面積を大きくすることができ、カップリング係数を大きくできる。
次に、本実施形態に係る半導体装置の製造方法を図３〜図９に示す工程断面図を用いて説明する。工程断面図は図２と同様に同一の工程に対して、（ａ）素子領域上のビットライン方向（図１におけるＡ−Ａ線に相当）に沿った縦断面と、（ｂ）ワードライン方向（図１におけるＢ−Ｂ線に相当）に沿った縦断面と、（ｃ）素子分離絶縁膜上のビットライン方向（図１におけるＣ−Ｃ線に相当）の縦断面と、を示している。
まず、図３に示すように半導体基板１０１上に化学気相成長（ＣＶＤ）法により例えばシリコン酸化膜からなるトンネル絶縁膜１０３を形成する。その上に例えばリンがドープされたポリシリコン膜からなる浮遊ゲート電極１０４を形成する。
そして、浮遊ゲート電極１０４上にシリコン窒化膜１１０を形成した後、リソグラフィ処理を用いて所定間隔を空けてビットライン方向に沿った帯状となるようにシリコン窒化膜１１０のパターン加工を行う。
続いて、シリコン窒化膜１１０をマスクとして、浮遊ゲート電極１０４、トンネル絶縁膜１０３、及び半導体基板１０１をＲＩＥ（反応性イオンエッチング）等の異方性エッチングによりエッチングして複数の溝Ｔ１を形成する。
図４に示すように、複数の溝Ｔ１に例えば高密度プラズマＣＶＤ法により例えばシリコン酸化膜を埋め込み、ＲＩＥにより所定の高さまでエッチバックし、絶縁膜１０８を形成する。ここでは絶縁膜１０８の上面がトンネル絶縁膜１０３の上面より高くなるようにしている。
図５に示すように、絶縁膜１０８上に溝Ｔ１を埋め込むように例えばＰＳＺ（ポリシラザン）膜１１１を塗布し、シリコン窒化膜１１０をストッパとしてＣＭＰ（化学的機械研磨）により平坦化処理を行う。そして、ＲＩＥを用いてＰＳＺ膜１１１を所定の高さまでエッチバックする。
ＰＳＺ膜１１１は後の工程で除去され、ＰＳＺ膜１１１が形成されていた領域を空洞とする犠牲膜の役割を果たす。従って、空洞を形成したい領域に基づいてＰＳＺ膜１１１のエッチバックを行う。ここでは、ＰＳＺ膜１１１の上面が浮遊ゲート電極１０４の上面より低くなるようにする。さらにシリコン窒化膜１１０を除去して浮遊ゲート電極１０４の上面を露出させる。
図６に示すように、浮遊ゲート電極１０４の上面及び側面の上部と、ＰＳＺ膜１１１の上面とに、例えばＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）、ＮＯＮＯＮ膜（シリコン窒化膜／シリコン酸化膜／シリコン窒化膜／シリコン酸化膜／シリコン窒化膜の積層膜）、又はＮＯＡＯＮ膜（シリコン窒化膜／シリコン酸化膜／アルミナ膜／シリコン酸化膜／シリコン窒化膜の積層膜）からなるインターポリ絶縁膜１０５を形成する。インターポリ絶縁膜１０５は下層の浮遊ゲート電極１０４及びＰＳＺ膜１１１の表面形状に応じた凹凸のある形状になる。
図７に示すように、インターポリ絶縁膜１０５上にＣＶＤ法によりポリシリコン膜１０６ａを形成する。そしてポリシリコン膜１０６ａの一部をシリサイド化してシリサイド層１０６ｂを形成し、制御ゲート電極１０６を形成する。また、このシリサイド化はゲート電極を加工した後に行うことも可能である。
図８に示すように、制御ゲート電極１０６上にシリコン窒化膜１１２を形成した後、リソグラフィ処理を用いて所定間隔を空けてワードライン方向に沿った帯状となるようにシリコン窒化膜１１２のパターン加工を行う。
続いて、シリコン窒化膜１１２をマスクとして、制御ゲート電極１０６、インターポリ絶縁膜１０５、浮遊ゲート電極１０４、及びトンネル絶縁膜１０３をＲＩＥ等の異方性エッチングにより除去して、図８（ａ）においては半導体基板１０１の表面を露出し、図８（ｃ）においてはＰＳＺ膜１１１の表面を露出する複数の溝Ｔ２を形成する。これによりワードラインが形成され、メモリセルトランジスタの形状が決定する。また、半導体基板１０１のオーバーエッチングを防ぐため、溝Ｔ２の形成の際、トンネル絶縁膜１０３は除去しなくてもよい。
また、ＰＳＺ膜１１１は浮遊ゲート電極１０４をエッチングする際にエッチバックされる。但し、エッチング選択比の関係によりＰＳＺ膜１１１がほとんどエッチバックされない場合もある。一方、エッチング選択比の関係によりシリコン窒化膜１１２で覆われていない部分のＰＳＺ膜１１１が全てエッチングされ絶縁膜１０８の表面が露出する場合もある。
その後、ワードラインをマスクとして半導体基板１０１に不純物を注入し熱処理を行い、拡散層１０２を形成する。
図９に示すように、例えばフッ酸（ＨＦ）、または希釈フッ酸（ＢＨＦ）を用いたウェットエッチングによりＰＳＺ膜１１１を除去する。このウェットエッチングではシリコン酸化膜よりもＰＳＺ膜のエッチングレートの方が早いため、絶縁膜１０８及びインターポリ絶縁膜１０５を残存させつつＰＳＺ膜１１１を除去することが可能となる。さらに、インターポリ絶縁膜１０５の最下層にシリコン窒化膜を用いた積層膜、例えばＮＯＮＯＮ膜等、の場合、このウェットエッチングにおけるＰＳＺ膜１１１とのエッチング選択比が大きく取れる。
そして、プラズマＣＶＤ法やＬＰＣＶＤ（減圧化学気相成長）法等を用いてＴＥＯＳ膜の堆積を行い、層間絶縁膜１１３を形成する。プラズマＣＶＤ法やＬＰＣＶＤ法は埋め込み性が良くない堆積方法であるため、ＰＳＺ膜１１１が除去された領域に層間絶縁膜１１３が入り込まず、空洞（エアギャップ）１０９とすることができる。さらにはビットライン方向にも空洞を形成することができ、セル間干渉を低減することができる。
このようにして、浮遊ゲート電極１０４間の素子分離領域に空洞１０９を形成し、浮遊ゲート電極１０４間の寄生容量を低減することができる。また、素子分離領域（空洞１０９）の上面を浮遊ゲート電極１０４の上面より低くすることで制御ゲート電極１０６と浮遊ゲート電極１０４の対向面積を大きくし、カップリング係数を大きくすることができる。
本実施形態では、絶縁膜１０８の上面がトンネル絶縁膜１０３の上面より高くなるようにしていたが（図４）、低くなるようにしてもよい。この時、図１０に示すように、素子分離領域の空洞部１０９の下面はトンネル絶縁膜１０３の上面より低くなる。空洞部１０９の領域を大きくできるので、浮遊ゲート電極１０４間の寄生容量をさらに低減することができる。
また、ワードライン形状の加工（図８）を行った後、図１１に示すように、ワードライン側壁部に例えばＨＴＯ（High Temperature Oxide）からなる保護膜１１４を形成するようにしてもよい。保護膜１１４は、ＰＳＺ膜１１１を除去するウェットエッチングの際に、トンネル絶縁膜１０３及びインターポリ絶縁膜１０５を保護する。なお、図１１（ｃ）に示すような絶縁膜１０８とインターポリ絶縁膜１０５間に形成されたＰＳＺ膜１１１の除去は、ＰＳＺ膜１１１が露出された部分をエッチングすることにより、保護膜１１４の下からエッチング液が進入しエッチングされる。
また、保護膜１１４を形成することでワードライン間隔が狭くなり、ＰＳＺ膜１１１が除去された領域に層間絶縁膜１１３が入り込むことをさらに抑制でき、空洞領域を確保することができる。
（第２の実施形態）図１２に本発明の第２の実施形態に係る半導体記憶装置の概略構成を示す。上面図は図１に示す上記第１の実施形態と同様であり、図１のＡ−Ａ線に沿った縦断面を図１２（ａ）、Ｂ−Ｂ線に沿った縦断面を図１２（ｂ）、Ｃ−Ｃ線に沿った縦断面を図１２（ｃ）に示す。
図１２（ａ）に示すように、半導体基板２０１表面部分には所定間隔を空けて不純物拡散層２０２が形成される。不純物拡散層２０２間の半導体基板２０１上にはそれぞれトンネル絶縁膜２０３、浮遊ゲート電極２０４、インターポリ絶縁膜２０５、制御ゲート電極２０６が順に積層された複数のメモリセルトランジスタＭＣが形成されている。制御ゲート電極２０６はポリシリコン層２０６ａ及びシリサイド層２０６ｂを有する。メモリセルトランジスタＭＣ間には層間絶縁膜２１３が形成されている。この層間絶縁膜２１３と半導体基板２０１間には空隙が形成されている。
図１２（ｂ）に示すように、半導体基板２０１に所定間隔を空けて複数の素子分離領域２０７が形成される。素子分離領域２０７は底部と側部を有するＵ字型の絶縁膜２０８及びインターポリ絶縁膜２０５に囲まれた空洞部２０９を有する。素子分離領域２０７の間の半導体基板２０１上にはトンネル絶縁膜２０３が形成され、トンネル絶縁膜２０３上には上面の高さが素子分離領域２０７の上面より高い浮遊ゲート電極２０４が形成されている。ここで、素子分離領域２０７の上面は、絶縁膜２０８の側部の上面及び空洞部２０９の上面から構成される面を意味する。
浮遊ゲート電極２０４の上面及び側面の上部と、素子分離領域２０７の上面とにインターポリ絶縁膜２０５が形成されている。インターポリ絶縁膜２０５は下層の浮遊ゲート電極２０４及び素子分離領域２０７の表面形状に応じた凹凸のある形状になっている。
このインターポリ絶縁膜２０５の上には制御ゲート電極２０６が形成されている。この制御ゲート電極２０６の下面は下層のインターポリ絶縁膜２０５の表面形状に応じた凹凸のある形状になっている。
図１２（ｃ）に示すように、絶縁膜２０８上に空洞部２０９を介してインターポリ絶縁膜２０５、制御ゲート電極２０６が順に積層されている。また、空洞部２０９の両側面は層間絶縁膜２１３によって挟まれている。また、第１の実施形態の絶縁膜１０８に比べて絶縁膜２０８の膜厚は薄くなる。すなわち、第１の実施形態に比べて空洞部２０９の高さを大きくすることができる。
この半導体記憶装置は、浮遊ゲート電極２０４間に空洞部２０９を有するため、浮遊ゲート電極２０４間の寄生容量が低減し、セル間干渉を抑制できる。また、浮遊ゲート電極２０４の側面にも制御ゲート電極２０６と対向する領域があるため、制御ゲート電極２０６と浮遊ゲート電極２０４の対向面積を大きくすることができ、カップリング係数を大きくできる。
また、空洞部２０９の高さを大きくすることができるので、浮遊ゲート電極２０４間の寄生容量を効果的に減らすことができる。
次に、本実施形態に係る半導体装置の製造方法を図１３〜図１９に示す工程断面図を用いて説明する。工程断面図は上記第１の実施形態と同様に同一の工程に対して、（ａ）ビットライン方向に沿った縦断面と、（ｂ）ワードライン方向に沿った縦断面の２方向の縦断面を示している。
まず、図１３に示すように半導体基板２０１上に化学気相成長（ＣＶＤ）法により例えばシリコン酸化膜からなるトンネル絶縁膜２０３を形成する。その上に例えばリンがドープされたポリシリコン膜からなる浮遊ゲート電極２０４を形成する。
そして、浮遊ゲート電極２０４上にシリコン窒化膜２１０を形成した後、リソグラフィ処理を用いて所定間隔を空けてビットライン方向に沿った帯状となるようにシリコン窒化膜２１０のパターン加工を行う。
続いて、シリコン窒化膜２１０をマスクとして、浮遊ゲート電極２０４、トンネル絶縁膜２０３、及び半導体基板２０１をＲＩＥ（反応性イオンエッチング）等の異方性エッチングによりエッチングして複数の溝Ｔ１を形成する。
図１４に示すように、例えばＬＰＣＶＤ法、ＡＬＤ法（Atomic Layer Deposition）によりＴＥＯＳ膜を堆積し、絶縁膜２０８を形成する。絶縁膜２０８は溝Ｔ１の底部及び側壁部にＵ字型に形成され、溝Ｔ１は完全に埋め込まれない程度の膜厚に堆積される。なお、Ｕ字型の絶縁膜２０８は熱酸化法で形成することも可能である。そして、ＰＳＺ膜２１１を塗布して溝Ｔ１を埋め込む。
続いて、シリコン窒化膜１１０をストッパとしてＣＭＰ（化学的機械研磨）により平坦化処理を行う。
図１５に示すように、例えばＲＩＥ法を用いて絶縁膜２０８及びＰＳＺ膜２１１の上面を所定の高さまでエッチバックする。ここでは浮遊ゲート電極２０４の上面より低く、かつ下面より高くなるようにエッチバックを行う。さらにシリコン窒化膜２１０を除去して浮遊ゲート電極２０４の上面を露出させる。
図１６に示すように、浮遊ゲート電極２０４の上面及び側面、絶縁膜２０８、及びＰＳＺ膜２１１上面に、例えばＯＮＯ膜（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜の積層膜）、ＮＯＮＯＮ膜（シリコン窒化膜／シリコン酸化膜／シリコン窒化膜／シリコン酸化膜／シリコン窒化膜の積層膜）、又はＮＯＡＯＮ膜（シリコン窒化膜／シリコン酸化膜／アルミナ膜／シリコン酸化膜／シリコン窒化膜の積層膜）からなるインターポリ絶縁膜２０５を形成する。インターポリ絶縁膜２０５は下層の浮遊ゲート電極２０４、絶縁膜２０８、及びＰＳＺ膜２１１の表面形状に応じた凹凸のある形状になる。
図１７に示すように、インターポリ絶縁膜２０５上にＣＶＤ法によりポリシリコン膜２０６ａを形成する。そしてポリシリコン膜２０６ａの一部をシリサイド化してシリサイド層２０６ｂを形成し、制御ゲート電極２０６を形成する。また、このシリサイド化はゲート電極を加工した後に行うことも可能である。
図１８に示すように、制御ゲート電極２０６上にシリコン窒化膜２１２を形成した後、リソグラフィ処理を用いて所定間隔を空けてワードライン方向に沿った帯状となるようにシリコン窒化膜２１２のパターン加工を行う。
続いて、シリコン窒化膜２１２をマスクとして、制御ゲート電極２０６、インターポリ絶縁膜２０５、浮遊ゲート電極２０４、及びトンネル絶縁膜２０３をＲＩＥ等の異方性エッチングにより除去して、図１８（ａ）においては半導体基板２０１の表面を露出し、図１８（ｃ）においてはＰＳＺ膜２１１の表面を露出する複数の溝Ｔ２を形成する。これによりワードラインが形成され、メモリセルトランジスタの形状が決定する。
また、ＰＳＺ膜２１１は浮遊ゲート電極２０４をエッチングする際にエッチバックされる。ただし、エッチング選択比の関係によりＰＳＺ膜２１１がほとんどエッチバックされない場合もある。一方、エッチング選択比の関係によりシリコン窒化膜２１２で覆われていない部分のＰＳＺ膜２１１が全てエッチングされ絶縁膜２０８の表面が露出する場合もある。
その後、ワードラインをマスクとして半導体基板２０１に不純物を注入し熱処理を行い、拡散層２０２を形成する。
図１９に示すように、例えばフッ酸（ＨＦ）、又は希釈フッ酸（ＢＨＦ）を用いたウェットエッチングによりＰＳＺ膜２１１を除去する。このウェットエッチングではシリコン酸化膜よりもＰＳＺ膜のエッチングレートの方が早いため、絶縁膜２０８及びインターポリ絶縁膜２０５を残存させつつＰＳＺ膜２１１を除去することが可能となる。また、Ｕ字型の絶縁膜２０８でトンネル絶縁膜２０３の側面を覆っているので、このウェットエッチングでトンネル絶縁膜２０３がエッチングされるのを防止している。さらに、インターポリ絶縁膜２０５の最下層にシリコン窒化膜を用いた積層膜、例えばＮＯＮＯＮ膜等、の場合、このウェットエッチングにおけるＰＳＺ膜１１１とのエッチング選択比が大きく取れる。
そしてプラズマＣＶＤ法やＬＰＣＶＤ（減圧化学気相成長）法等を用いてＴＥＯＳ膜の堆積を行い、層間絶縁膜２１３を形成する。プラズマＣＶＤ法やＬＰＣＶＤ法は埋め込み性が良くない堆積方法であるため、ＰＳＺ膜２１１が除去された領域に層間絶縁膜２１３が入り込まず、空洞（エアギャップ）２０９とすることができる。さらには、ビットライン方向にも空洞を形成することができ、セル間干渉を低減することができる。
このようにして、浮遊ゲート電極２０４間の素子分離領域に空洞２０９を形成し、浮遊ゲート電極２０４間の寄生容量を低減することができる。また、素子分離領域２０７の上面を浮遊ゲート電極２０４の上面より低くすることで制御ゲート電極２０６と浮遊ゲート電極２０４の対向面積を大きくし、カップリング係数を大きくすることができる。
本実施形態では、ワードライン形状の加工（図１８）を行った後、図２０に示すように、ワードライン側壁部に例えばＨＴＯ（High Temperature Oxide）からなる保護膜２１４を形成するようにしてもよい。保護膜２１４は、ＰＳＺ膜２１１を除去するウェットエッチングの際に、トンネル絶縁膜２０３及びインターポリ絶縁膜２０５を保護する。なお、図２０（ｃ）に示すような絶縁膜２０８とインターポリ絶縁膜２０５間に形成されたＰＳＺ膜２１１の除去は、ＰＳＺ膜２１１が露出された部分をエッチングすることにより、保護膜２１４の下からエッチング液が進入しエッチングされる。
また、保護膜２１４を形成することでワードライン間隔が狭くなり、ＰＳＺ膜２１１が除去された領域に層間絶縁膜２１３が入り込むことをさらに抑制でき、空洞領域を確保することができる。
また、ＰＳＺ膜２１１のウェットエッチングの際にインターポリ絶縁膜２０５と接する部分の絶縁膜２０８が一部除去され、空洞部２０９が図２１に示すような、絶縁膜２０８とインターポリ絶縁膜２０５間にスペースが形成された形状になる場合がある。なお、この形状は、絶縁膜２０８及びＰＳＺ膜２１１の上面を所定の高さまでエッチバックする工程（図１５）において、ＰＳＺ膜２１１よりも絶縁膜２０８のエッチングレートを高くすることによっても得られる。この形状にすることにより、空洞部２０９の領域が大きくなるため、浮遊ゲート電極２０４間の寄生容量がさらに低減され得る。
（第１及び第２の実施形態の変形例）
第１及び第２の実施形態ではＰＳＺ膜１１１、２１１が全て除去され空洞部１０９、２０９が形成される例を述べた。しかし、ウェットエッチングの選択比の関係から、図２２（ａ）、（ｂ）に示すようにＰＳＺ膜１１１、２１１が空洞部１０９、２０９の底部に一部残存することも起こり得る。例えばインターポリ絶縁膜１０５、２０５にウェットエッチングにおけるダメージが入らないように、エッチング時間を短くした場合等である。
第１及び第２の実施形態ではＰＳＺ膜１１１、２１１が全て除去され空洞部１０９、２０９が形成される例を述べた。しかし、ウェットエッチングの選択比の関係から、図２２（ａ）、（ｂ）に示すようにＰＳＺ膜１１１、２１１が空洞部１０９、２０９の底部に一部残存することも起こり得る。例えばインターポリ絶縁膜１０５、２０５にウェットエッチングにおけるダメージが入らないように、エッチング時間を短くした場合等である。
しかし、浮遊ゲート電極１０４、２０４間のＰＳＺ膜１１１、２１１が除去されて空洞部１０９、２０９が形成されていれば、浮遊ゲート電極間の寄生容量を低減することができる。
上記実施形態では空洞部を形成するための犠牲膜としてＰＳＺ膜を用いていたが、樹脂系材料やレジスト等を用いても良い。
上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０１ 半導体基板
１０２ 不純物拡散層
１０３ トンネル絶縁膜
１０４ 浮遊ゲート電極
１０５ インターポリ絶縁膜
１０６ 制御ゲート電極
１０７ 素子分離領域
１０８ 絶縁膜
１０９ 空洞部
１１３ 層間絶縁膜
１０２ 不純物拡散層
１０３ トンネル絶縁膜
１０４ 浮遊ゲート電極
１０５ インターポリ絶縁膜
１０６ 制御ゲート電極
１０７ 素子分離領域
１０８ 絶縁膜
１０９ 空洞部
１１３ 層間絶縁膜
Claims (8)
- 半導体基板と、
前記半導体基板上に第１の方向に沿って所定間隔を空けて形成された複数のトンネル絶縁膜と、
それぞれ前記複数のトンネル絶縁膜上に形成された複数の電荷蓄積層と、
前記トンネル絶縁膜間の前記半導体基板表面部に前記第１の方向に直交する第２の方向に沿って形成され、絶縁膜と、前記絶縁膜上に形成され上面が前記電荷蓄積層の上面より低く、かつ前記トンネル絶縁膜の上面より高く、底面が前記トンネル絶縁膜の下面より低い空洞部と、を有する素子分離領域と、
前記電荷蓄積層の上面及び側面と、前記空洞部を覆い、前記第１の方向に沿って帯状に形成され、前記素子分離領域と接するインターポリ絶縁膜と、
前記インターポリ絶縁膜上に形成された制御ゲート電極と、
を備えることを特徴とする半導体記憶装置。 - 半導体基板と、
前記半導体基板上に第１の方向に沿って所定間隔を空けて形成された複数のトンネル絶縁膜と、
それぞれ前記複数のトンネル絶縁膜上に形成された複数の電荷蓄積層と、
前記トンネル絶縁膜間の前記半導体基板表面部に前記第１の方向に直交する第２の方向に沿って設けられた溝の底面及び側面と、前記電荷蓄積層の側面とに形成され、空洞部を含む絶縁膜を有する素子分離領域と、
前記電荷蓄積層の上面及び側面と、前記素子分離領域の上面とを覆い、前記第１の方向に沿って帯状に形成され、前記絶縁膜に接するインターポリ絶縁膜と、
前記インターポリ絶縁膜上に形成された制御ゲート電極と、
を備え、
前記空洞部の上面は前記電荷蓄積層の上面より低く前記トンネル絶縁膜の上面より高く、前記空洞部の底面は前記トンネル絶縁膜の下面よりも低いことを特徴とする半導体記憶装置。 - 前記素子分離領域の上面は前記トンネル絶縁膜の上面より高いことを特徴とする請求項１に記載の半導体記憶装置。
- 前記空洞部の底部にポリシラザン膜をさらに備えることを特徴とする請求項１乃至３のいずれかに記載の半導体記憶装置。
- 隣接する電荷蓄積層間に前記第２の方向に沿って設けられた層間絶縁膜をさらに備え、
前記層間絶縁膜と前記半導体基板との間に空隙が形成されていることを特徴とする請求項１乃至４のいずれかに記載の半導体記憶装置。 - 前記第２の方向において、前記トンネル絶縁膜を挟むように前記半導体基板の表面部分に不純物拡散層が形成され、
前記トンネル絶縁膜、前記電荷蓄積層、前記インターポリ絶縁膜及び前記制御ゲート電極を有するメモリセルトランジスタが前記不純物拡散層を共有するように配置されていることを特徴とする請求項１乃至５のいずれかに記載の半導体記憶装置。 - 半導体基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に電荷蓄積層となる第１の電極層を形成し、
所定間隔を空けて第１の方向に沿って前記第１の電極層、前記トンネル絶縁膜及び前記半導体基板をエッチングして複数の第１の溝を形成し、
前記第１の溝内に上面が前記トンネル絶縁膜の上面より高く、かつ前記第１の電極層の上面より低くなるように第２の絶縁膜を埋め込み、
前記第１の溝内の前記絶縁膜上に、上面が前記第１の電極層の上面より低く、下面が前記トンネル絶縁膜よりも低くなるように犠牲膜を形成し、
前記第１の電極層の上面及び側面と、前記犠牲膜の上面とを覆うように第３の絶縁膜を形成し、
前記第３の絶縁膜上に制御ゲート電極となる第２の電極層を形成し、
所定間隔を空けて前記第１の方向に直交する第２の方向に沿って複数のワードラインを加工して前記半導体基板及び前記犠牲膜の表面を露出し、
前記犠牲膜の少なくとも一部を除去することにより空洞部を形成し、
前記ワードライン間に第４の絶縁膜を形成することを特徴とする半導体記憶装置の製造方法。 - 半導体基板上に第１の絶縁膜を形成し、
前記第１の絶縁膜上に電荷蓄積層となる第１の電極層を形成し、
所定間隔を空けて第１の方向に沿って前記第１の電極層、前記トンネル絶縁膜及び前記半導体基板をエッチングして複数の第１の溝を形成し、
前記第１の溝の側壁部及び底部に、内壁の底部が前記トンネル絶縁膜の下面よりも低いＵ字型の第２の絶縁膜を形成し、
前記Ｕ字型の内壁部に犠牲膜を形成し、
前記第１の電極層の上面、側面、前記第２の絶縁膜の上面、及び前記犠牲膜の上面を覆うように第３の絶縁膜を形成し、
前記第３の絶縁膜上に制御ゲート電極となる第２の電極層を形成し、
所定間隔を空けて前記第１の方向に直交する第２の方向に沿って複数のワードラインを加工して前記半導体基板及び前記犠牲膜の表面を露出し、
前記犠牲膜の少なくとも一部を除去することにより空洞部を形成し、
前記ワードライン間に第４の絶縁膜を形成することを特徴とする半導体記憶装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008188916A JP4956500B2 (ja) | 2008-07-22 | 2008-07-22 | 半導体記憶装置及びその製造方法 |
| US12/506,566 US8022464B2 (en) | 2008-07-22 | 2009-07-21 | Semiconductor memory device and manufacturing method thereof |
| US13/211,394 US8158479B2 (en) | 2008-07-22 | 2011-08-17 | Semiconductor memory device and manufacturing method thereof |
| US13/412,802 US8581325B2 (en) | 2008-07-22 | 2012-03-06 | Semiconductor memory device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008188916A JP4956500B2 (ja) | 2008-07-22 | 2008-07-22 | 半導体記憶装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010027922A JP2010027922A (ja) | 2010-02-04 |
| JP4956500B2 true JP4956500B2 (ja) | 2012-06-20 |
Family
ID=41567863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008188916A Active JP4956500B2 (ja) | 2008-07-22 | 2008-07-22 | 半導体記憶装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (3) | US8022464B2 (ja) |
| JP (1) | JP4956500B2 (ja) |
Families Citing this family (54)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283095A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8546239B2 (en) | 2010-06-11 | 2013-10-01 | Sandisk Technologies Inc. | Methods of fabricating non-volatile memory with air gaps |
| US8603890B2 (en) * | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
| US8946048B2 (en) * | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
| US8492224B2 (en) | 2010-06-20 | 2013-07-23 | Sandisk Technologies Inc. | Metal control gate structures and air gap isolation in non-volatile memory |
| KR20120015178A (ko) * | 2010-08-11 | 2012-02-21 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
| US8450789B2 (en) * | 2010-08-24 | 2013-05-28 | Micron Technology, Inc. | Memory array with an air gap between memory cells and the formation thereof |
| KR101559345B1 (ko) * | 2010-08-26 | 2015-10-15 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20120026313A (ko) | 2010-09-09 | 2012-03-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN102446968A (zh) * | 2010-10-13 | 2012-05-09 | 上海华虹Nec电子有限公司 | Ldmos器件结构及其制作方法 |
| KR101692364B1 (ko) | 2010-11-15 | 2017-01-05 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 제조 방법 및 그에 의해 제조된 비휘발성 메모리 장치 |
| JP5591667B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| SG181212A1 (en) * | 2010-11-18 | 2012-06-28 | Toshiba Kk | Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps |
| JP5570953B2 (ja) | 2010-11-18 | 2014-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| KR20120057794A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5591668B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| US8778749B2 (en) * | 2011-01-12 | 2014-07-15 | Sandisk Technologies Inc. | Air isolation in high density non-volatile memory |
| JP2012199277A (ja) * | 2011-03-18 | 2012-10-18 | Toshiba Corp | 電子部品の製造方法 |
| KR20120121727A (ko) * | 2011-04-27 | 2012-11-06 | 에스케이하이닉스 주식회사 | 반도체 셀 및 그 형성 방법, 셀 어레이, 반도체 소자, 반도체 모듈, 반도체 시스템, 전자 유닛 및 전자 시스템 |
| KR20120140402A (ko) | 2011-06-21 | 2012-12-31 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법. |
| KR20130015167A (ko) | 2011-08-02 | 2013-02-13 | 삼성전자주식회사 | 에어 갭을 갖는 반도체 소자 및 그 제조 방법 |
| US9136128B2 (en) * | 2011-08-31 | 2015-09-15 | Micron Technology, Inc. | Methods and apparatuses including memory cells with air gaps and other low dielectric constant materials |
| KR20130025207A (ko) * | 2011-09-01 | 2013-03-11 | 삼성전자주식회사 | 반도체 장치 및 그의 형성방법 |
| JP2013089859A (ja) | 2011-10-20 | 2013-05-13 | Toshiba Corp | 半導体装置の製造方法 |
| JP5667961B2 (ja) | 2011-11-04 | 2015-02-12 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2013115198A (ja) * | 2011-11-28 | 2013-06-10 | Toshiba Corp | パターン形成方法 |
| US9123714B2 (en) | 2012-02-16 | 2015-09-01 | Sandisk Technologies Inc. | Metal layer air gap formation |
| JP2013201185A (ja) * | 2012-03-23 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR101917392B1 (ko) * | 2012-04-19 | 2018-11-09 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조방법 |
| KR20130118559A (ko) * | 2012-04-20 | 2013-10-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9269609B2 (en) | 2012-06-01 | 2016-02-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor isolation structure with air gaps in deep trenches |
| KR101986126B1 (ko) | 2012-07-18 | 2019-06-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20140020476A (ko) | 2012-08-08 | 2014-02-19 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조방법 |
| KR20140020149A (ko) * | 2012-08-08 | 2014-02-18 | 에스케이하이닉스 주식회사 | 반도체 메모리 소자 및 이의 제조방법 |
| US9123577B2 (en) | 2012-12-12 | 2015-09-01 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory using sacrificial films |
| JP5796029B2 (ja) | 2013-02-22 | 2015-10-21 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| JP6176844B2 (ja) * | 2013-08-06 | 2017-08-09 | 東芝メモリ株式会社 | 不揮発性半導体記憶装置 |
| CN106163468B (zh) * | 2014-01-14 | 2017-09-01 | 株式会社光洋 | 一次性内裤型内衣及其制造方法 |
| US9349740B2 (en) | 2014-01-24 | 2016-05-24 | Sandisk Technologies Inc. | Non-volatile storage element with suspended charge storage region |
| KR20150090472A (ko) | 2014-01-29 | 2015-08-06 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그 제조 방법 |
| US9177853B1 (en) | 2014-05-14 | 2015-11-03 | Sandisk Technologies Inc. | Barrier layer stack for bit line air gap formation |
| US9478461B2 (en) | 2014-09-24 | 2016-10-25 | Sandisk Technologies Llc | Conductive line structure with openings |
| US9524904B2 (en) | 2014-10-21 | 2016-12-20 | Sandisk Technologies Llc | Early bit line air gap formation |
| US9401305B2 (en) | 2014-11-05 | 2016-07-26 | Sandisk Technologies Llc | Air gaps structures for damascene metal patterning |
| US9847249B2 (en) | 2014-11-05 | 2017-12-19 | Sandisk Technologies Llc | Buried etch stop layer for damascene bit line formation |
| US9524973B1 (en) | 2015-06-30 | 2016-12-20 | Sandisk Technologies Llc | Shallow trench air gaps and their formation |
| US9524974B1 (en) | 2015-07-22 | 2016-12-20 | Sandisk Technologies Llc | Alternating sidewall assisted patterning |
| US9607997B1 (en) | 2015-09-08 | 2017-03-28 | Sandisk Technologies Inc. | Metal line with increased inter-metal breakdown voltage |
| US9391081B1 (en) | 2015-09-08 | 2016-07-12 | Sandisk Technologies Llc | Metal indentation to increase inter-metal breakdown voltage |
| US10453855B2 (en) | 2017-08-11 | 2019-10-22 | Micron Technology, Inc. | Void formation in charge trap structures |
| US10446572B2 (en) | 2017-08-11 | 2019-10-15 | Micron Technology, Inc. | Void formation for charge trap structures |
| US10680006B2 (en) | 2017-08-11 | 2020-06-09 | Micron Technology, Inc. | Charge trap structure with barrier to blocking region |
| US10164009B1 (en) | 2017-08-11 | 2018-12-25 | Micron Technology, Inc. | Memory device including voids between control gates |
| US11309433B2 (en) * | 2020-03-18 | 2022-04-19 | Winbond Electronics Corp. | Non-volatile memory structure and manufacturing method thereof |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000100976A (ja) * | 1998-09-21 | 2000-04-07 | Matsushita Electronics Industry Corp | 半導体メモリアレイ装置およびその製造方法 |
| JP3822101B2 (ja) * | 2001-12-26 | 2006-09-13 | 株式会社ルネサステクノロジ | 感放射線組成物及びパタン形成方法及び半導体装置の製造方法 |
| US7045849B2 (en) * | 2003-05-21 | 2006-05-16 | Sandisk Corporation | Use of voids between elements in semiconductor structures for isolation |
| JP4079830B2 (ja) * | 2003-05-23 | 2008-04-23 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006228893A (ja) * | 2005-02-16 | 2006-08-31 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP2007067043A (ja) * | 2005-08-30 | 2007-03-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4731262B2 (ja) * | 2005-09-22 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法 |
| JP2007157927A (ja) * | 2005-12-02 | 2007-06-21 | Renesas Technology Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2007250656A (ja) * | 2006-03-14 | 2007-09-27 | Toshiba Corp | 半導体装置とその製造方法 |
| JP2007299975A (ja) * | 2006-05-01 | 2007-11-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR100880310B1 (ko) * | 2006-09-06 | 2009-01-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP2008085162A (ja) * | 2006-09-28 | 2008-04-10 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP5091452B2 (ja) * | 2006-10-06 | 2012-12-05 | 株式会社東芝 | 半導体装置の製造方法 |
| JP5091504B2 (ja) * | 2007-02-28 | 2012-12-05 | 株式会社東芝 | 半導体記憶装置 |
| JP2008283095A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2009267208A (ja) * | 2008-04-28 | 2009-11-12 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP2009302116A (ja) * | 2008-06-10 | 2009-12-24 | Toshiba Corp | 半導体装置およびその製造方法 |
| KR101559345B1 (ko) * | 2010-08-26 | 2015-10-15 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
-
2008
- 2008-07-22 JP JP2008188916A patent/JP4956500B2/ja active Active
-
2009
- 2009-07-21 US US12/506,566 patent/US8022464B2/en active Active
-
2011
- 2011-08-17 US US13/211,394 patent/US8158479B2/en active Active
-
2012
- 2012-03-06 US US13/412,802 patent/US8581325B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2010027922A (ja) | 2010-02-04 |
| US20110300703A1 (en) | 2011-12-08 |
| US8581325B2 (en) | 2013-11-12 |
| US8158479B2 (en) | 2012-04-17 |
| US20100019311A1 (en) | 2010-01-28 |
| US8022464B2 (en) | 2011-09-20 |
| US20120217567A1 (en) | 2012-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4956500B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100436406B1 (ko) | 부유 게이트를 갖는 반도체 기억 장치 및 그 제조 방법 | |
| US8692312B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| JP4923078B2 (ja) | 半導体記憶装置及びその半導体記憶装置の製造方法 | |
| JP4921848B2 (ja) | 半導体装置およびその製造方法 | |
| US7679127B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012234980A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JP2012094694A (ja) | 不揮発性半導体記憶装置 | |
| JP2008004622A (ja) | 不揮発性半導体記憶装置 | |
| JP2010087160A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
| JP5523912B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
| US8835279B2 (en) | Method of manufacturing semiconductor device | |
| JP2009267208A (ja) | 半導体装置及びその製造方法 | |
| JP5268979B2 (ja) | 半導体装置および半導体装置の製造方法。 | |
| JP2010087159A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP4823248B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US7651912B2 (en) | Semiconductor device and method of fabricating the same | |
| JP2010225916A (ja) | 半導体装置及びその製造方法 | |
| KR101863367B1 (ko) | 3차원 불휘발성 메모리 소자의 제조방법 | |
| TWI473204B (zh) | 製造具有淺溝渠隔離之半導體記憶體裝置的方法 | |
| US20130248968A1 (en) | Nonvolatile semiconductor memory device and its manufacturing method | |
| JP2010129740A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010272675A (ja) | 半導体記憶装置 | |
| JP4284311B2 (ja) | 半導体記憶装置の製造方法 | |
| JP2009147239A (ja) | 不揮発性半導体記憶装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100910 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20110901 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20111130 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120206 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120316 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4956500 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150323 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |