JP5591667B2 - 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5591667B2 JP5591667B2 JP2010266981A JP2010266981A JP5591667B2 JP 5591667 B2 JP5591667 B2 JP 5591667B2 JP 2010266981 A JP2010266981 A JP 2010266981A JP 2010266981 A JP2010266981 A JP 2010266981A JP 5591667 B2 JP5591667 B2 JP 5591667B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- trench
- sidewall
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000004519 manufacturing process Methods 0.000 title description 23
- 238000000034 method Methods 0.000 claims description 45
- 230000001681 protective effect Effects 0.000 claims description 34
- 239000007772 electrode material Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 30
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 14
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 5
- 239000011800 void material Substances 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 239000000126 substance Substances 0.000 description 9
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
図1は、第1実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図1において、半導体基板1には、ビット線方向DBにトレンチ2が形成され、半導体基板1に形成されるメモリセルのアクティブエリアが分離されている。なお、メモリセルのアクティブエリアは、メモリセルに設けられたメモリトランジスタのチャネル領域およびソース/ドレイン領域を言う。また、半導体基板1の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaN、GaInAsPまたはZnSeなどから選択することができる。
図2は、第2実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す平面図である。
図2において、ビット線方向DBにはトレンチ2が形成され、アクティブエリアAAはトレンチTCにて分離されている。また、ワード線方向DWには、ワード線WL0、WL1、・・がそれぞれ形成されるとともに、セレクトゲート電極SG1、SG2が形成されている。そして、セレクトゲート電極SG1、SG2間のアクティブエリアAA上にはビット線コンタクトCBがそれぞれ形成されている。
図3〜図13は、第3実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図9(a)〜図13(a)は図2のA−A線で切断した断面図、図9(b)〜図13(b)は図2のB−B線で切断した断面図、図3(a)〜図8(a)および図9(c)〜図13(c)は図2のC−C線で切断した断面図、図3(b)〜図8(b)および図9(d)〜図13(d)は周辺回路部で切断した断面図である。
図14は、第4実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図14において、半導体基板1には、ビット線方向DBにトレンチ2が形成され、半導体基板1に形成されるメモリセルのアクティブエリアが分離されている。そして、トレンチ2の側壁には側壁絶縁膜3が形成されている。
図15〜図21は、第5実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図18(a)〜図21(a)は図2のA−A線で切断した断面図、図18(b)〜図21(b)は図2のB−B線で切断した断面図、図15(a)〜図17(a)および図18(c)〜図21(c)は図2のC−C線で切断した断面図、図15(b)〜図17(b)および図18(d)〜図21(d)は周辺回路部で切断した断面図である。
図22は、第6実施形態に係る不揮発性半導体記憶装置の周辺トランジスタの概略構成を示す平面図、図23は、第6実施形態に係る不揮発性半導体記憶装置の周辺トランジスタの概略構成を示す断面図である。なお、図23(a)は図22のE−E線で切断した断面図、図23(b)は図22のF−F線で切断した断面図、図23(c)は図22のG−G線で切断した断面図、図23(d)は図22のH−H線で切断した断面図である。
Claims (7)
- トンネル絶縁膜、電荷蓄積層、電極間絶縁膜および制御ゲート電極が半導体基板上に順次積層された複数のメモリセルと、
前記半導体基板に設けられ、前記メモリセルのアクティブエリアを分離するトレンチと、
ワード線方向に隣接する前記電荷蓄積層間の前記制御ゲート電極下に潜り込むように設けられ、前記メモリセルのアクティブエリアを分離する前記半導体基板に設けられたトレンチの底まで入り込み、かつ、下面が前記電荷蓄積層の下面よりも低い位置に存在する第1の空隙と、
前記複数のメモリセルが設けられたメモリセルアレイの周辺の周辺回路部に形成された周辺トランジスタと、
前記周辺トランジスタのゲート電極直下のトレンチに形成された第2の空隙とを備えることを特徴とする不揮発性半導体記憶装置。 - トンネル絶縁膜、電荷蓄積層、電極間絶縁膜および制御ゲート電極が半導体基板上に順次積層された複数のメモリセルと、
前記半導体基板に設けられ、前記メモリセルのアクティブエリアを分離するトレンチと、
前記トレンチの側壁に形成された側壁絶縁膜と、
ワード線方向に隣接する前記電荷蓄積層間の前記制御ゲート電極下に潜り込むように設けられ、前記メモリセルのアクティブエリアを分離する前記半導体基板に設けられたトレンチの底の側壁絶縁膜まで達し、かつ、下面が前記電荷蓄積層の下面よりも低い位置に存在する第1の空隙と、
前記複数のメモリセルが設けられたメモリセルアレイの周辺の周辺回路部に形成された周辺トランジスタと、
前記周辺トランジスタのゲート電極直下のトレンチに形成された第2の空隙とを備えることを特徴とする不揮発性半導体記憶装置。 - トンネル絶縁膜、電荷蓄積層、電極間絶縁膜および制御ゲート電極が半導体基板上に順次積層された複数のメモリセルと、
前記半導体基板に設けられ、前記メモリセルのアクティブエリアを分離するトレンチと、
ワード線方向に隣接する前記電荷蓄積層間の前記制御ゲート電極下に潜り込むように設けられ、前記メモリセルのアクティブエリアを分離する前記半導体基板に設けられたトレンチに入り込み、かつ、下面が前記電荷蓄積層の下面よりも低い位置に存在する第1の空隙と、
前記トレンチの途中まで埋め込まれている埋め込み絶縁膜と、
前記トレンチ内に残存し、前記トンネル絶縁膜および前記埋め込み絶縁膜に対してウェット処理のエッチングレートの異なる側壁保護膜と、
前記複数のメモリセルが設けられたメモリセルアレイの周辺の周辺回路部に形成された周辺トランジスタと、
前記周辺トランジスタのゲート電極直下のトレンチに形成された第2の空隙とを備えることを特徴とする不揮発性半導体記憶装置。 - セレクトゲート電極を含み、前記メモリセルのアクティブエリアに接続されて形成されたセレクトゲートトランジスタをさらに備え
前記第1の空隙は、前記トレンチに沿って前記セレクトゲート電極下に存在することを特徴とする請求項1から3のいずれか1項に記載の不揮発性半導体記憶装置。 - 前記第1の空隙は、前記トレンチに沿って前記セレクトゲート電極下を貫通していることを特徴とする請求項4に記載の不揮発性半導体記憶装置。
- 半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極材を成膜する工程と、
前記浮遊ゲート電極材および前記トンネル絶縁膜を介して前記半導体基板にトレンチをビット線方向に形成する工程と、
前記トンネル絶縁膜の側壁および前記トレンチの側壁に第1の側壁保護膜を形成する工程と、
前記第1の側壁保護膜を介して前記トレンチ内に埋め込み絶縁膜を形成する工程と、
前記埋め込み絶縁膜および前記浮遊ゲート電極材上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御ゲート電極材を成膜する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、メモリセルごとに分離された浮遊ゲート電極を形成するとともに、前記浮遊ゲート電極上に配置された制御ゲート電極をワード線方向に形成する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、セレクトゲート電極をワード線方向に形成する工程と、
前記電極間絶縁膜の側壁に第2の側壁保護膜を形成する工程と、
前記トレンチ内の埋め込み絶縁膜の一部を除去することにより、前記ワード線方向に隣接する前記浮遊ゲート電極間の前記制御ゲート電極下に潜り込むように前記セレクトゲート電極に隣接する前記浮遊ゲート電極と前記セレクトゲート電極の間まで連続して延び、下面が前記浮遊ゲート電極の下面よりも低い位置に存在する空隙を形成する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第1および第2の側壁保護膜は、前記トンネル絶縁膜および前記電極間絶縁膜に対してウェット処理のエッチングレートが異なることを特徴とする請求項6に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266981A JP5591667B2 (ja) | 2010-11-30 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
SG10201408390TA SG10201408390TA (en) | 2010-11-18 | 2011-09-20 | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device |
SG2011068053A SG181212A1 (en) | 2010-11-18 | 2011-09-20 | Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps |
US13/238,380 US20120126306A1 (en) | 2010-11-18 | 2011-09-21 | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010266981A JP5591667B2 (ja) | 2010-11-30 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012119442A JP2012119442A (ja) | 2012-06-21 |
JP5591667B2 true JP5591667B2 (ja) | 2014-09-17 |
Family
ID=46501972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010266981A Expired - Fee Related JP5591667B2 (ja) | 2010-11-18 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5591667B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20130118559A (ko) * | 2012-04-20 | 2013-10-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
JP5796029B2 (ja) | 2013-02-22 | 2015-10-21 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
CN112768459B (zh) * | 2019-11-28 | 2024-06-25 | 长江存储科技有限责任公司 | 三维存储器件及其制作方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11126819A (ja) * | 1997-06-20 | 1999-05-11 | Nippon Steel Corp | 半導体装置及びその製造方法 |
JP4703669B2 (ja) * | 2008-02-18 | 2011-06-15 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP4729060B2 (ja) * | 2008-02-26 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP4956500B2 (ja) * | 2008-07-22 | 2012-06-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2010080853A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP2010087159A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
JP4923078B2 (ja) * | 2009-03-23 | 2012-04-25 | 株式会社東芝 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
-
2010
- 2010-11-30 JP JP2010266981A patent/JP5591667B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012119442A (ja) | 2012-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5591668B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
JP5570953B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
JP5796029B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20170278936A1 (en) | Semiconductor devices and methods of manufacturing the same | |
US8253188B2 (en) | Semiconductor storage device and method for manufacturing the same | |
KR20180045975A (ko) | 반도체 장치 및 그 제조 방법 | |
TW201810533A (zh) | 半導體裝置之製造方法 | |
JP2008244485A (ja) | 不揮発性メモリ素子及びその製造方法 | |
JP2012234980A (ja) | 不揮発性半導体記憶装置とその製造方法 | |
JP2015060874A (ja) | 不揮発性半導体記憶装置 | |
JP5388993B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
US20170256556A1 (en) | Nonvolatile memory device and method for fabricating the same | |
JP5591667B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
US20140042513A1 (en) | Non-volatile semiconductor storage device | |
KR101804420B1 (ko) | 반도체 소자 및 그 제조 방법 | |
US9129858B2 (en) | Semiconductor device | |
JP2007294750A (ja) | 半導体装置及びその製造方法 | |
JP2013105990A (ja) | 不揮発性半導体記憶装置 | |
JP2012049455A (ja) | 半導体記憶装置および半導体記憶装置の製造方法 | |
KR101863367B1 (ko) | 3차원 불휘발성 메모리 소자의 제조방법 | |
JP2013201306A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
US20070138516A1 (en) | Semiconductor memory device and method of manufacturing thereof | |
US20130248978A1 (en) | Semiconductor device and method of manufacturing the same | |
KR20210034749A (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
JP2014220367A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140204 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5591667 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |