JP4923078B2 - 半導体記憶装置及びその半導体記憶装置の製造方法 - Google Patents
半導体記憶装置及びその半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4923078B2 JP4923078B2 JP2009070602A JP2009070602A JP4923078B2 JP 4923078 B2 JP4923078 B2 JP 4923078B2 JP 2009070602 A JP2009070602 A JP 2009070602A JP 2009070602 A JP2009070602 A JP 2009070602A JP 4923078 B2 JP4923078 B2 JP 4923078B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- insulating film
- memory cell
- peripheral circuit
- select gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
- H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
Description
半導体基板と、
前記半導体基板上に形成され、順に積層されたトンネル絶縁膜、電荷蓄積層、絶縁膜、及び制御ゲート電極を含む複数のメモリセルを有するメモリセルトランジスタと、
前記メモリセルトランジスタに隣接して配置された選択ゲートトランジスタと、
高電圧型の周辺回路トランジスタと、を備え、
前記メモリセルトランジスタは、その上部に形成された第1絶縁膜と接し、且つ、前記第1絶縁膜及び前記メモリセル間に囲まれた領域に空洞部を有し、
前記選択ゲートトランジスタは、その上部に形成された前記第1絶縁膜と接し、且つ、前記メモリセルトランジスタ側の側面で前記第1絶縁膜より固定電荷の多い第2絶縁膜を含む積層絶縁膜と接し、
前記周辺回路トランジスタは、その上部に形成された前記第1絶縁膜と接し、且つ、その側面で単層絶縁膜と接することを特徴とする半導体記憶装置が提供される。
半導体基板上に、トンネル絶縁膜、電荷蓄積層、絶縁膜、及び制御ゲート電極を含むメモリセルを有するメモリセルトランジスタ、前記メモリセルトランジスタに隣接して配置された選択ゲートトランジスタ、並びに高電圧型の周辺回路トランジスタのゲート電極を加工する工程と、
前記メモリセルトランジスタ、前記選択ゲートトランジスタ、及び前記周辺回路トランジスタを覆い、前記メモリセルトランジスタのメモリセル間を埋め込む絶縁膜を形成する工程と、
前記メモリトランジスタ、前記選択ゲートトランジスタ、及び前記周辺回路トランジスタの側面に残るように前記絶縁膜を加工する工程と、
前記メモリセルトランジスタに隣接しない前記選択ゲートトランジスタの側面及び前記周辺回路トランジスタの側面に残った前記絶縁膜を選択的に除去する工程と、
前記絶縁膜よりも固定電荷の少ないスペーサ絶縁膜を、前記選択ゲートトランジスタ及び前記周辺回路トランジスタの側面に形成すると共に、前記メモリセルトランジスタと前記選択ゲートトランジスタとの間を埋め込むように形成する工程と
前記メモリセルトランジスタのメモリセル間の前記絶縁膜を除去する工程と、
前記半導体基板の全面に、バリア絶縁膜を堆積させ、前記メモリセルトランジスタの上部を覆うと共に、前記メモリセルトランジスタのメモリセル間に空洞部を形成する工程と、を備えることを特徴とする半導体記憶装置の製造方法が提供される。
2a トンネル絶縁膜
2b ゲート絶縁膜
3 電荷蓄積層(浮遊ゲート電極)
4 素子分離領域
5 インターポリ絶縁膜
6 制御ゲート電極
7 シリコン窒化膜
10 保護絶縁膜
11 第2絶縁膜(犠牲窒化膜)
12 カバー絶縁膜
13 コンタクト加工ストッパ窒化膜
14 レジスト
15 スペーサ絶縁膜
16 ライナー絶縁膜
17 層間絶縁膜
18 シリサイド層
19 第1絶縁膜(バリア絶縁膜)
20 空洞部(エアギャップ)
100 メモリセルアレイ領域
AA アクティブ領域
STI 素子分離領域
WL ワード線
MC メモリセル
SGL 選択ゲート線
Con コンタクト
ST 選択ゲートトランジスタ
MCA メモリセル形成領域
SGA 選択ゲート形成領域
HVTr 高耐圧系MISトランジスタ
HVTA 高耐圧系トランジスタ形成領域
DA 素子領域
GE ゲート電極
PT 周辺回路トランジスタ
Claims (5)
- 半導体基板と、
前記半導体基板上に形成され、順に積層されたトンネル絶縁膜、電荷蓄積層、絶縁膜、及び制御ゲート電極を含み、且つ、互いに隣接して配置された複数のメモリセルトランジスタと、
前記メモリセルトランジスタに隣接して配置された選択ゲートトランジスタと、
高電圧型の周辺回路トランジスタと、を備え、
前記メモリセルトランジスタは、その上部に形成された第1シリコン酸化膜と接し、且つ、前記第1シリコン酸化膜及び前記メモリセルトランジスタ間に囲まれた領域に空洞部を有し、
前記選択ゲートトランジスタは、その上部に形成された前記第1シリコン酸化膜と接し、且つ、前記メモリセルトランジスタと前記選択ゲートトランジスタとの間に囲まれた領域がシリコン窒化膜を含む積層絶縁膜で埋め込まれ、前記メモリセルトランジスタ側と反対側の側面に形成された第2シリコン酸化膜と接し、
前記周辺回路トランジスタは、その上部に形成された前記第1シリコン酸化膜及びその側面に形成された前記第2シリコン酸化膜と接することを特徴とする半導体記憶装置。 - 前記選択ゲートトランジスタは、前記メモリセルトランジスタ側と反対側の側面の領域に空洞部を有することを特徴とする請求項1に記載の半導体記憶装置。
- 前記周辺回路トランジスタは、側面側の領域に空洞部を有することを特徴とする請求項1に記載の半導体記憶装置。
- 半導体基板上に、トンネル絶縁膜、電荷蓄積層、絶縁膜、及び制御ゲート電極を含み、且つ、互いに隣接して配置された複数のメモリセルトランジスタ、前記メモリセルトランジスタに隣接して配置された選択ゲートトランジスタ、並びに高電圧型の周辺回路トランジスタのゲート電極を加工する工程と、
前記メモリセルトランジスタ、前記選択ゲートトランジスタ、及び前記周辺回路トランジスタを覆い、前記複数のメモリセルトランジスタ間を埋め込むシリコン窒化膜を形成する工程と、
前記メモリトランジスタ、前記選択ゲートトランジスタ、及び前記周辺回路トランジスタの側面に前記シリコン窒化膜が残るように前記シリコン窒化膜を加工する工程と、
前記メモリセルトランジスタに隣接しない前記選択ゲートトランジスタの側面及び前記周辺回路トランジスタの側面に残った前記シリコン窒化膜を選択的に除去する工程と、
シリコン酸化膜を、前記選択ゲートトランジスタ及び前記周辺回路トランジスタの側面に形成すると共に、前記メモリセルトランジスタと前記選択ゲートトランジスタとの間を埋め込むように形成する工程と、
前記メモリセルトランジスタ間の前記シリコン窒化膜を除去する工程と、
前記半導体基板の全面に、シリコン酸化膜を堆積させ、前記メモリセルトランジスタの上部を覆うと共に、前記メモリセルトランジスタ間に空洞部を形成する工程と、を備えることを特徴とする半導体記憶装置の製造方法。 - 前記シリコン窒化膜を加工する工程の後に、前記半導体基板の全面にカバー絶縁膜を形成する工程と、
前記メモリセルトランジスタに隣接しない前記選択ゲートトランジスタの側面及び前記周辺回路トランジスタの側面に形成された前記カバー絶縁膜を選択的に除去する工程と、を更に備える請求項4に記載の半導体記憶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070602A JP4923078B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
US12/728,788 US8253188B2 (en) | 2009-03-23 | 2010-03-22 | Semiconductor storage device and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009070602A JP4923078B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010225786A JP2010225786A (ja) | 2010-10-07 |
JP4923078B2 true JP4923078B2 (ja) | 2012-04-25 |
Family
ID=42736757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009070602A Expired - Fee Related JP4923078B2 (ja) | 2009-03-23 | 2009-03-23 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8253188B2 (ja) |
JP (1) | JP4923078B2 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
SG10201408390TA (en) * | 2010-11-18 | 2015-01-29 | Toshiba Kk | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device |
JP5591667B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
JP5570953B2 (ja) | 2010-11-18 | 2014-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
JP5591668B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
KR101692403B1 (ko) | 2010-12-16 | 2017-01-04 | 삼성전자주식회사 | 반도체 소자 제조 방법 |
JP5059204B2 (ja) | 2011-02-21 | 2012-10-24 | 株式会社東芝 | 半導体記憶装置の製造方法 |
JP2012174992A (ja) * | 2011-02-23 | 2012-09-10 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
JP2012199396A (ja) | 2011-03-22 | 2012-10-18 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2013026331A (ja) * | 2011-07-19 | 2013-02-04 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
WO2013043184A1 (en) | 2011-09-22 | 2013-03-28 | Intel Corporation | Use of etch process post wordline definition to improve data retention in a flash memory device |
JP2013197187A (ja) | 2012-03-16 | 2013-09-30 | Toshiba Corp | 半導体装置及びその製造方法 |
KR102054264B1 (ko) * | 2012-09-21 | 2019-12-10 | 삼성전자주식회사 | 반도체 소자 및 그의 제조 방법 |
US9209030B2 (en) | 2013-03-22 | 2015-12-08 | Kabushiki Kaisha Toshiba | Nonvolatile memory |
US9190488B1 (en) * | 2014-08-13 | 2015-11-17 | Globalfoundries Inc. | Methods of forming gate structure of semiconductor devices and the resulting devices |
US11309316B1 (en) * | 2020-10-20 | 2022-04-19 | Nanya Technology Corporation | Semiconductor device with single step height and method for fabricating the same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4814854A (en) * | 1985-05-01 | 1989-03-21 | Texas Instruments Incorporated | Integrated circuit device and process with tin-gate transistor |
JPH1117166A (ja) * | 1997-06-23 | 1999-01-22 | Nec Corp | 半導体装置の製造方法 |
JP2002251884A (ja) * | 2001-02-21 | 2002-09-06 | Toshiba Corp | 半導体記憶装置及びそのシステム装置 |
US7045849B2 (en) * | 2003-05-21 | 2006-05-16 | Sandisk Corporation | Use of voids between elements in semiconductor structures for isolation |
JP2006060138A (ja) * | 2004-08-23 | 2006-03-02 | Toshiba Corp | 半導体集積回路装置 |
JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
KR100784860B1 (ko) * | 2005-10-31 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
JP4764151B2 (ja) * | 2005-12-01 | 2011-08-31 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4703669B2 (ja) * | 2008-02-18 | 2011-06-15 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP2009212218A (ja) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
JP2009272565A (ja) * | 2008-05-09 | 2009-11-19 | Toshiba Corp | 半導体記憶装置、及びその製造方法 |
-
2009
- 2009-03-23 JP JP2009070602A patent/JP4923078B2/ja not_active Expired - Fee Related
-
2010
- 2010-03-22 US US12/728,788 patent/US8253188B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010225786A (ja) | 2010-10-07 |
US8253188B2 (en) | 2012-08-28 |
US20100237398A1 (en) | 2010-09-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4923078B2 (ja) | 半導体記憶装置及びその半導体記憶装置の製造方法 | |
JP4703669B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP5191633B2 (ja) | 半導体装置およびその製造方法 | |
KR101692403B1 (ko) | 반도체 소자 제조 방법 | |
JP4956500B2 (ja) | 半導体記憶装置及びその製造方法 | |
JP6228238B2 (ja) | 増大したチャネル領域有効幅を有する不揮発性メモリセル及びその製造方法 | |
EP3363039B1 (en) | Method of forming memory array and logic devices | |
US8187952B2 (en) | Method for fabricating semiconductor device | |
JP2012204537A (ja) | 半導体記憶装置およびその製造方法 | |
KR102459430B1 (ko) | 반도체 소자 및 그 제조방법 | |
KR20140082147A (ko) | 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법 | |
US8338875B2 (en) | Nonvolatile memory | |
JP2009267208A (ja) | 半導体装置及びその製造方法 | |
JP2013045837A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
US20130168753A1 (en) | Nonvolatile memory device and method for fabricating the same | |
US20130248970A1 (en) | Nonvolatile semiconductor storage device and method of manufacturing the same | |
JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
JP4080485B2 (ja) | ビット線構造およびその製造方法 | |
CN111244104A (zh) | Sonos存储器及其制作方法 | |
KR101804420B1 (ko) | 반도체 소자 및 그 제조 방법 | |
JP2011199199A (ja) | 半導体装置および半導体装置の製造方法。 | |
KR20130127807A (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
KR100655283B1 (ko) | 이이피롬 장치 및 그 제조 방법 | |
US20130146962A1 (en) | Semiconductor device and method of manufacturing the same | |
US8921923B2 (en) | Method for manufacturing semiconductor memory device and semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110810 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111014 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111101 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120206 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |