JP5591668B2 - 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP5591668B2 JP5591668B2 JP2010266982A JP2010266982A JP5591668B2 JP 5591668 B2 JP5591668 B2 JP 5591668B2 JP 2010266982 A JP2010266982 A JP 2010266982A JP 2010266982 A JP2010266982 A JP 2010266982A JP 5591668 B2 JP5591668 B2 JP 5591668B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- floating gate
- electrode material
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 52
- 238000004519 manufacturing process Methods 0.000 title description 21
- 239000007772 electrode material Substances 0.000 claims description 43
- 239000000758 substrate Substances 0.000 claims description 18
- 238000003860 storage Methods 0.000 claims description 12
- 239000000463 material Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 6
- 238000005268 plasma chemical vapour deposition Methods 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000011800 void material Substances 0.000 claims 2
- 238000000034 method Methods 0.000 description 35
- 238000005229 chemical vapour deposition Methods 0.000 description 16
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 9
- 239000007789 gas Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910020328 SiSn Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003575 carbonaceous material Substances 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 229910052949 galena Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
- H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Element Separation (AREA)
Description
本発明の実施形態は、不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法に関する。
ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体記憶装置において、高集積化を図るために、メモリセルが微細化されると、隣接ワード線間距離および隣接ビット線間距離が小さくなる。このため、ワード線方向またはビット線方向に隣接する浮遊ゲート電極間の寄生容量が増大し、メモリセルトランジスタのゲート長が１Ｘｎｍ以下の世代では、書き込み速度の低下が顕著になるおそれがある。
本発明の一つの実施形態の目的は、隣接する浮遊ゲート電極間の間隔を増大させることなく、隣接する浮遊ゲート電極間の寄生容量を低減することが可能な不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法を提供することである。
実施形態の不揮発性半導体記憶装置によれば、半導体基板に設けられ、電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられた複数のメモリセルと、セレクトゲート電極を含み、前記メモリセルのアクティブエリアに接続されて形成されたセレクトゲートトランジスタと、ワード線方向に隣接する前記電荷蓄積層間の前記制御ゲート電極下に潜り込むように設けられ、前記セレクトゲート電極に隣接する前記電荷蓄積層と前記セレクトゲート電極の下を貫通し、前記メモリセルのアクティブエリアを分離する前記半導体基板に設けられたトレンチに入り込み、かつ、下面が前記電荷蓄積層の下面よりも低い位置に存在する第１の空隙と、ビット線方向に隣接する前記電荷蓄積層間に設けられた第２の空隙と、前記電極間絶縁膜と前記第１の空隙の間に配置された第１絶縁膜とを備えることを特徴とする。
以下、実施形態に係る不揮発性半導体記憶装置について図面を参照しながら説明する。なお、これらの実施形態により本発明が限定されるものではない。
（第１実施形態）
図１は、第１実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図１において、半導体基板１には、ビット線方向ＤＢにトレンチ２が形成され、半導体基板１に形成されるメモリセルのアクティブエリアが分離されている。なお、メモリセルのアクティブエリアは、メモリセルに設けられたメモリトランジスタのチャネル領域およびソース／ドレイン領域を言う。また、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＧａＩｎＡｓＰまたはＺｎＳｅなどから選択することができる。
図１は、第１実施形態に係る不揮発性半導体記憶装置のメモリセルの概略構成を示す斜視図である。
図１において、半導体基板１には、ビット線方向ＤＢにトレンチ２が形成され、半導体基板１に形成されるメモリセルのアクティブエリアが分離されている。なお、メモリセルのアクティブエリアは、メモリセルに設けられたメモリトランジスタのチャネル領域およびソース／ドレイン領域を言う。また、半導体基板１の材質としては、例えば、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、ＳｉＳｎ、ＰｂＳ、ＧａＡｓ、ＩｎＰ、ＧａＰ、ＧａＮ、ＧａＩｎＡｓＰまたはＺｎＳｅなどから選択することができる。
また、トレンチ２の側壁には側壁絶縁膜３が形成されている。そして、トレンチ２内には、側壁絶縁膜３を介して埋め込み絶縁膜９が途中まで埋め込まれている。なお、側壁絶縁膜３および埋め込み絶縁膜９としては、例えば、シリコン酸化膜を用いることができる。具体的には、側壁絶縁膜３としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜やＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜などを用いることができる。また、埋め込み絶縁膜９としては、例えば、ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｒａｓｍａ）酸化膜などを用いることができる。
また、半導体基板１上のアクティブエリアには、トンネル絶縁膜５を介して浮遊ゲート電極６がメモリセルごとに形成されている。この浮遊ゲート電極６は電荷蓄積層として用いることができる。なお、トンネル絶縁膜５としては、例えば、熱酸化膜であってもよいし、熱酸窒化膜であってもよい。あるいは、ＣＶＤ酸化膜であってもよいし、ＣＶＤ酸窒化膜であってもよい。あるいは、Ｓｉを挟んだ絶縁膜であってもよいし、Ｓｉがドット状に埋め込まれた絶縁膜であってもよい。浮遊ゲート電極６は、Ｎ型不純物またはＰ型不純物がドーピングされた多結晶シリコンであってもよいし、Ｍｏ、Ｔｉ、Ｗ、ＡｌまたはＴａなどを用いたメタル膜あるいはポリメタル膜であってもよいし、窒化膜であってもよい。
浮遊ゲート電極６上には、電極間絶縁膜７を介して制御ゲート電極８がワード線方向ＤＷに形成されている。なお、制御ゲート電極８はワード線を構成することができる。ここで、浮遊ゲート電極６と制御ゲート電極８との間のカップリング比を向上させるため、浮遊ゲート電極６の側壁に回り込むように制御ゲート電極８を形成することができる。
制御ゲート電極８上にはカバー絶縁膜１０が形成されている。なお、電極間絶縁膜７としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。あるいは、ＯＮＯ膜などのシリコン酸化膜とシリコン窒化膜との積層構造であってもよい。あるいは、酸化アルミニウムまたは酸化ハフニウムなどの高誘電率膜であってもよいし、シリコン酸化膜またはシリコン窒化膜などの低誘電率膜と高誘電率膜との積層構造であってもよい。制御ゲート電極８は、Ｎ型不純物またはＰ型不純物がドーピングされた多結晶シリコンであってもよい。あるいは、制御ゲート電極８は、Ｍｏ、Ｔｉ、Ｗ、ＡｌまたはＴａなどを用いたメタル膜あるいはポリメタル膜であってもよい。また、カバー絶縁膜１０としては、例えば、シリコン酸化膜を用いることができる。
ここで、電極間絶縁膜７下において、埋め込み絶縁膜９が上下に分離されることで、ワード線方向ＤＷに隣接する浮遊ゲート電極６間に空隙ＡＧ１が形成されている。この時、空隙ＡＧ１にて分離された上側の埋め込み絶縁膜９は電極間絶縁膜７下に積層し、下側の埋め込み絶縁膜９はトレンチ２内に配置することができる。空隙ＡＧ１は、トレンチ２に入り込むように形成されることで、浮遊ゲート電極６の下面よりも深い位置まで至るようにしてもよい。また、空隙ＡＧ１は、制御ゲート電極８下に潜るようにして隣接するメモリセルに渡ってトレンチ２内に連続して形成することができる。
また、側壁絶縁膜３には、埋め込み絶縁膜９がトレンチ２内に埋め込まれる時に埋め込み絶縁膜９の原料ガスを反射する斜面を上端に設けることができる。そして、ＨＤＰ−ＣＶＤにて埋め込み絶縁膜９を成膜する時に側壁絶縁膜３の斜面で埋め込み絶縁膜９の原料ガスを反射させることで、側壁絶縁膜３の上端の近傍に埋め込み絶縁膜９が成膜されないようにして埋め込み絶縁膜９の間に空隙ＡＧ１を形成することができる。
また、カバー絶縁膜１０は、浮遊ゲート電極６間が完全に埋め込まれないようにして制御ゲート電極８間に掛け渡されることで、ビット線方向ＤＢに隣接する浮遊ゲート電極６間に空隙ＡＧ２が形成されている。なお、空隙ＡＧ２は、上下が非対称になるように形成することができ、その上端は尖塔形状を持つことができる。
ここで、浮遊ゲート電極６間に空隙ＡＧ１、ＡＧ２（例えば、空気の比誘電率は１）を設けることにより、浮遊ゲート電極６間に絶縁体（例えば、シリコン酸化膜の比誘電率は３．９）が埋め込まれた場合に比べて浮遊ゲート電極間の寄生容量を低減することができる。このため、浮遊ゲート電極間の寄生容量に起因した隣接セル間の電界の干渉を低減することができ、セルトランジスタのしきい値電圧の分布幅を小さくすることができる。
また、浮遊ゲート電極６の下面よりも深い位置まで空隙ＡＧ１を配置することにより、すなわち、空隙ＡＧ１が浮遊ゲート電極６の下面よりも低い位置に存在することにより、制御ゲート電極８と半導体基板１との間のフリンジ容量を低減することができる。このため、浮遊ゲート電極６と制御ゲート電極８とのカップリング比を向上させることができ、書き込み電圧を低下させることができる。
また、埋め込み絶縁膜９の成膜時に空隙ＡＧ１を形成することにより、空隙ＡＧ１を形成するために埋め込み絶縁膜９のウェットエッチングを行う必要がなくなり、トンネル絶縁膜５および電極間絶縁膜７が埋め込み絶縁膜９と同じ材料で形成されている場合においても、トンネル絶縁膜５および電極間絶縁膜７に対するダメージを防止することができる。
（第２実施形態）
図２は、第２実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す平面図である。
図２において、ビット線方向ＤＢにはトレンチ２が形成され、アクティブエリアＡＡはトレンチＴＣにて分離されている。また、ワード線方向ＤＷには、ワード線ＷＬ０、ＷＬ１、・・がそれぞれ形成されるとともに、セレクトゲート電極ＳＧ１、ＳＧ２が形成されている。そして、セレクトゲート電極ＳＧ１、ＳＧ２間のアクティブエリアＡＡ上にはビット線コンタクトＣＢがそれぞれ形成されている。
図２は、第２実施形態に係る不揮発性半導体記憶装置のメモリセルアレイの概略構成を示す平面図である。
図２において、ビット線方向ＤＢにはトレンチ２が形成され、アクティブエリアＡＡはトレンチＴＣにて分離されている。また、ワード線方向ＤＷには、ワード線ＷＬ０、ＷＬ１、・・がそれぞれ形成されるとともに、セレクトゲート電極ＳＧ１、ＳＧ２が形成されている。そして、セレクトゲート電極ＳＧ１、ＳＧ２間のアクティブエリアＡＡ上にはビット線コンタクトＣＢがそれぞれ形成されている。
そして、ビット線方向ＤＢにはトレンチ２に沿って空隙ＡＧ１が形成されている。また、ワード線方向ＤＷにおいて、ワード線ＷＬ０、ＷＬ１、・・間には空隙ＡＧ２が形成されている。
ここで、空隙ＡＧ１は、ワード線ＷＬ０、ＷＬ１、・・下に潜るようにして隣接するメモリセルに渡ってトレンチＴＣ内に連続して形成することができる。また、空隙ＡＧ１は、トレンチＴＣに沿ってセレクトゲート電極ＳＧ１、ＳＧ２下に存在するように形成することができ、トレンチＴＣに沿ってセレクトゲート電極ＳＧ１、ＳＧ２下を貫通するようにしてもよい。
ここで、セレクトゲート電極ＳＧ１、ＳＧ２下にも空隙ＡＧ１を設けることにより、セレクトゲート電極ＳＧ１、ＳＧ２からチャネル領域に回り込むフリンジ容量を低減することができる。このため、ゲート電界によるチャネルの制御性および駆動性を向上させることができ、セレクトトランジスタのＳファクタを改善することができる。
（第３実施形態）
図３〜図１３は、第３実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図１１（ａ）〜図１３（ａ）は図２のＡ−Ａ線で切断した断面図、図１１（ｂ）〜図１３（ｂ）は図２のＢ−Ｂ線で切断した断面図、図３（ａ）〜図１０（ａ）および図１１（ｃ）〜図１３（ｃ）は図２のＣ−Ｃ線で切断した断面図、図３（ｂ）〜図１０（ｂ）および図１１（ｄ）〜図１３（ｄ）は周辺回路部で切断した断面図である。
図３〜図１３は、第３実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図１１（ａ）〜図１３（ａ）は図２のＡ−Ａ線で切断した断面図、図１１（ｂ）〜図１３（ｂ）は図２のＢ−Ｂ線で切断した断面図、図３（ａ）〜図１０（ａ）および図１１（ｃ）〜図１３（ｃ）は図２のＣ−Ｃ線で切断した断面図、図３（ｂ）〜図１０（ｂ）および図１１（ｄ）〜図１３（ｄ）は周辺回路部で切断した断面図である。
図３において、熱酸化などの方法を用いることにより、半導体基板１上にトンネル絶縁膜５を形成する。そして、ＣＶＤなどの方法を用いることにより、トンネル絶縁膜５上に浮遊ゲート電極材６´を成膜し、浮遊ゲート電極材６´上にハードマスクＭ１を形成する。なお、ハードマスクＭ１としては、例えば、シリコン酸化膜、アモルファスシリコン膜、シリコン窒化膜、カーボンを含む有機膜などを用いることができる。
次に、図４に示すように、フォトリソグラフィ技術を用いることにより、開口部Ｋ１、Ｋ１´が設けられたレジストパターンＲ１をハードマスクＭ１上に形成する。
次に、図５に示すように、レジストパターンＲ１をマスクとしてハードマスクＭ１をパターニングした後、そのハードマスクＭ１をマスクとして浮遊ゲート電極材６´、トンネル絶縁膜５および半導体基板１をエッチングすることにより、半導体基板１にトレンチ２、２´を形成する。なお、トレンチ２´は、周辺回路の素子分離に用いることができる。
次に、図６に示すように、プラズマＣＶＤなどの方法を用いることにより、トレンチ２内に空洞ＡＧ０ができるようにハードマスクＭ１上に側壁絶縁膜３を堆積し、トレンチ２、２´の側壁に側壁絶縁膜３を形成する。この時、トレンチ２内に空洞ＡＧ０ができるようにするために、埋め込み性の悪い成膜条件に設定することができる。そして、塗布やＣＶＤなどの方法を用いることにより、トレンチ２´全体が埋め込まれるようにして側壁絶縁膜３上に埋め込み絶縁膜４を形成する。この時、トレンチ２´全体が埋め込まれるようにするために、埋め込み性の良い成膜条件に設定することができる。なお、埋め込み絶縁膜４としては、例えば、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）酸化膜、ＳＯＧ（Ｓｐｉｎ Ｏｎ Ｇｌａｓｓ）酸化膜または凝縮ＣＶＤ酸化膜などを用いることができる。
次に、図７に示すように、ＣＭＰなどの方法を用いることにより、埋め込み絶縁膜４および側壁絶縁膜３を平坦化し、ハードマスクＭ１の表面を露出させるとともに、空洞ＡＧ０を開口する。
次に、図８に示すように、ＲＩＥなどの異方性エッチングを用いることにより、側壁絶縁膜３をエッチバックし、側壁絶縁膜３の上端が浮遊ゲート電極材６´の側壁にかかるようにして浮遊ゲート電極材６´の側壁の一部を露出させる。ここで、側壁絶縁膜３の上端には、ＨＤＰ−ＣＶＤにて埋め込み絶縁膜９をトレンチ２´に埋め込む時に埋め込み絶縁膜９の原料ガスを反射させる斜面を形成することができる。
次に、図９に示すように、ＨＤＰ−ＣＶＤなどの方法を用いることにより、トレンチ２、２´が埋め込まれるようにして浮遊ゲート電極材６´上に埋め込み絶縁膜９を形成する。ここで、ＨＤＰ−ＣＶＤでは、側壁絶縁膜３の斜面で埋め込み絶縁膜９の原料ガスが反射され、幅の狭いトレンチ２内に再吸着されることなく、側壁絶縁膜３の上方の浮遊ゲート電極材６´に再吸着される。このため、側壁絶縁膜３の上端の近傍では、埋め込み絶縁膜９の間に空隙ＡＧ１が形成され、空隙ＡＧ１にて埋め込み絶縁膜９が上下に分離される。
次に、図１０に示すように、ＲＩＥなどの異方性エッチングを用いることにより、埋め込み絶縁膜９をエッチバックし、埋め込み絶縁膜９にて空隙ＡＧ１が塞がれたまま浮遊ゲート電極材６´の側壁の一部を露出させる。
次に、図１１に示すように、ＣＶＤなどの方法を用いることにより、浮遊ゲート電極材６´の側壁が覆われるようにして浮遊ゲート電極材６´上に電極間絶縁膜７を形成する。そして、ＣＶＤなどの方法を用いることにより、電極間絶縁膜７の側壁が覆われるようにして制御ゲート電極材８´を電極間絶縁膜７上に成膜する。ここで、空隙ＡＧ１は埋め込み絶縁膜９にて塞がれているので、電極間絶縁膜７にて空隙ＡＧ１が埋め込まれないようにすることができる。
そして、ＣＶＤなどの方法を用いることにより、キャップ絶縁膜１２およびハードマスクＭ２を制御ゲート電極材８´上に順次形成する。なお、キャップ絶縁膜１２およびハードマスクＭ２としては、例えば、シリコン酸化膜またはシリコン窒化膜を用いることができる。そして、フォトリソグラフィ技術を用いることにより、開口部Ｋ３が設けられたレジストパターンＲ３をハードマスクＭ２上に形成する。
次に、図１２に示すように、レジストパターンＲ３をマスクとしてハードマスクＭ２をパターニングした後、そのハードマスクＭ２をマスクとして制御ゲート電極材８´、電極間絶縁膜７および浮遊ゲート電極材６´をエッチングすることにより、メモリセルごとに分離された浮遊ゲート電極６を形成するとともに、電極間絶縁膜７を介して浮遊ゲート電極６上に配置された制御ゲート電極８およびセレクトゲート電極１３をワード線方向ＤＷに形成する。ここで、セレクトゲート電極１３下の電極間絶縁膜７には開口部Ｋ２´が形成される。そして、セレクトゲート電極１３は、開口部Ｋ２´を介してその下の浮遊ゲート電極６と接続される。
次に、図１３に示すように、プラズマＣＶＤなどの方法を用いることにより、制御ゲート電極８間に架け渡されるようにキャップ絶縁膜１２上にカバー絶縁膜１０を形成し、ビット線方向ＤＢに隣接する浮遊ゲート電極６間に空隙ＡＧ２を形成する。なお、カバー絶縁膜１０としては、例えば、プラズマＴＥＯＳ膜やプラズマＳｉＨ４膜などのＣＶＤ酸化膜（シリコン酸化膜）を用いることができる。また、キャップ絶縁膜１２上にカバー絶縁膜１０を形成する場合、空隙ＡＧ１、ＡＧ２がカバー絶縁膜１０にて埋め込まれないようにするために、カバレッジの悪い条件に設定することができる。
ここで、埋め込み絶縁膜９の成膜条件に基づいて空隙ＡＧ１を形成することにより、電極間絶縁膜７の形成後に埋め込み絶縁膜９のウェットエッチングを行い、空隙ＡＧ１を形成する必要がなくなる。このため、トンネル絶縁膜５および電極間絶縁膜７が埋め込み絶縁膜９と同じ材料で形成されている場合においても、トンネル絶縁膜５および電極間絶縁膜７に対するダメージを防止しつつ、浮遊ゲート電極６間の寄生容量を低減することができる。
また、トレンチ２´内の側壁絶縁膜３上に埋め込み絶縁膜４を形成することにより、トレンチ２内の側壁絶縁膜３をエッチバックする時にトレンチ２´内の側壁絶縁膜３がエッチングされるのを防止することができ、トレンチ２´内の側壁絶縁膜３を保護することができる。
（第４実施形態）
図１４〜図１８は、第４実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図１４（ａ）〜図１８（ａ）は図２のＣ−Ｃ線で切断した断面図、図１４（ｂ）〜図１８（ｂ）は周辺回路部で切断した断面図である。
図１４〜図１８は、第４実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。なお、図１４（ａ）〜図１８（ａ）は図２のＣ−Ｃ線で切断した断面図、図１４（ｂ）〜図１８（ｂ）は周辺回路部で切断した断面図である。
図１４において、図３〜図５と同様の工程を経ることで半導体基板１にトレンチ２、２´を形成する。そして、ＣＶＤなどの方法を用いることにより、トレンチ２、２´の側壁が覆われるようにハードマスクＭ１上に側壁絶縁膜３を形成する。そして、塗布やＣＶＤなどの方法を用いることにより、トレンチ２、２´全体が埋め込まれるようにして側壁絶縁膜３上に埋め込み犠牲膜２１を形成する。なお、埋め込み犠牲膜２１としては、例えば、カーボン系塗布膜やカーボン系ＣＶＤ膜などを用いることができる。そして、リソグラフィー技術を用いることにより、周辺回路部を覆うレジストパターンＲ４を埋め込み犠牲膜２１上に形成する。
次に、図１５に示すように、ＲＩＥなどの異方性エッチングを用いることにより、トレンチ２内の埋め込み犠牲膜２１を薄膜化しながら側壁絶縁膜３をエッチバックし、側壁絶縁膜３の上端が浮遊ゲート電極材６´の側壁にかかるようにして浮遊ゲート電極材６´の側壁の一部を露出させる。ここで、側壁絶縁膜３の上端には、ＨＤＰ−ＣＶＤにて埋め込み絶縁膜９をトレンチ２´に埋め込む時に埋め込み絶縁膜９の原料ガスを反射させる斜面を形成することができる。
この時、埋め込み犠牲膜２１を側壁絶縁膜３上に設けることにより、側壁絶縁膜３をエッチバックする際のストッパとして埋め込み犠牲膜２１を用いることができ、側壁絶縁膜３のエッチバックの制御性を向上させることが可能となるとともに、トレンチ２、２´に残る側壁絶縁膜３を保護することができる。
次に、図１６に示すように、アッシングなどの方法を用いることにより、トレンチ２、２´内の埋め込み犠牲膜２１を除去する、ここで、埋め込み犠牲膜２１としてカーボン系の材料を用いることにより、酸素系ガスにて埋め込み犠牲膜２１を除去することができ、塩素系ガスを用いる必要がなくなることから、Ｓｉのダメージを抑制することができる。
次に、図１７に示すように、ＨＤＰ−ＣＶＤなどの方法を用いることにより、トレンチ２、２´が埋め込まれるようにして浮遊ゲート電極材６´上に埋め込み絶縁膜９を形成する。ここで、ＨＤＰ−ＣＶＤでは、側壁絶縁膜３の斜面で埋め込み絶縁膜９の原料ガスが反射され、幅の狭いトレンチ２内に再吸着されることなく、側壁絶縁膜３の上方の浮遊ゲート電極材６´に再吸着される。このため、側壁絶縁膜３の上端の近傍では、埋め込み絶縁膜９の間に空隙ＡＧ１が形成され、空隙ＡＧ１にて埋め込み絶縁膜９が上下に分離される。
次に、図１８に示すように、ＲＩＥなどの異方性エッチングを用いることにより、埋め込み絶縁膜９をエッチバックし、埋め込み絶縁膜９にて空隙ＡＧ１が塞がれたまま浮遊ゲート電極材６´の側壁の一部を露出させる。以下、図１１〜図１３と同様の工程を経ることにより、図１の構成を形成することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 半導体基板、２、２´、ＴＣ トレンチ、３ 側壁絶縁膜、４、９ 埋め込み絶縁膜、５ トンネル絶縁膜、６ 浮遊ゲート電極、７ 電極間絶縁膜、８ 制御ゲート電極、１０カバー絶縁膜、ＡＧ０〜ＡＧ２ 空隙、ＡＡ アクティブエリア、ＣＢ ビット線コンタクト、ＷＬ０、ＷＬ１ ワード線、ＳＧ１、ＳＧ２、１３ セレクトゲート電極、６´ 浮遊ゲート電極材、８´ 制御ゲート電極材、Ｍ１、Ｍ２ ハードマスク、Ｒ１、Ｒ３、Ｒ４ レジストパターン、Ｋ１、Ｋ３、Ｋ１´、Ｋ２´ 開口部、１２ キャップ絶縁膜、２１ 埋め込み犠牲膜
Claims (5)
- 半導体基板に設けられ、電極間絶縁膜を介して電荷蓄積層上に制御ゲート電極が設けられた複数のメモリセルと、
セレクトゲート電極を含み、前記メモリセルのアクティブエリアに接続されて形成されたセレクトゲートトランジスタと、
ワード線方向に隣接する前記電荷蓄積層間の前記制御ゲート電極下に潜り込むように設けられ、前記セレクトゲート電極に隣接する前記電荷蓄積層と前記セレクトゲート電極の下を貫通し、前記メモリセルのアクティブエリアを分離する前記半導体基板に設けられたトレンチに入り込み、かつ、下面が前記電荷蓄積層の下面よりも低い位置に存在する第１の空隙と、
ビット線方向に隣接する前記電荷蓄積層間に設けられた第２の空隙と、
前記電極間絶縁膜と前記第１の空隙の間に配置された第１絶縁膜とを備えることを特徴とする不揮発性半導体記憶装置。 - 上面が前記第１の空隙の下面となるような第２絶縁膜が前記トレンチ内に埋め込まれ、
前記第１絶縁膜の材料は前記第２絶縁膜の材料と同じであることを特徴とする請求項１に記載の不揮発性半導体記憶装置。 - 前記トレンチの側壁に設けられ、斜面が上端に形成された側壁絶縁膜をさらに備えることを特徴とする請求項２に記載の不揮発性半導体記憶装置。
- 半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極材を成膜する工程と、
前記浮遊ゲート電極材および前記トンネル絶縁膜を介して前記半導体基板にトレンチをビット線方向に形成する工程と、
前記浮遊ゲート電極材に上端がかかるように前記トレンチの側壁に側壁絶縁膜を形成する工程と、
前記浮遊ゲート電極材を覆うとともに空隙を有して前記トレンチ内に埋め込まれた絶縁膜を高密度プラズマＣＶＤにて形成する工程と、
前記空隙上に前記絶縁膜が残るようにして前記絶縁膜を薄膜化することにより、前記浮遊ゲート電極材の側壁を露出させる工程と、
前記浮遊ゲート電極材が覆われるようにして前記絶縁膜上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御ゲート電極材を成膜する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、メモリセルごとに分離された浮遊ゲート電極を形成するとともに、前記浮遊ゲート電極上に配置された制御ゲート電極をワード線方向に形成する工程とを備え、
前記浮遊ゲート電極材に上端がかかるように前記トレンチの側壁に側壁絶縁膜を形成する工程は、
前記トレンチ内に空洞ができるように前記トレンチ内に前記側壁絶縁膜を埋め込む工程と、
前記浮遊ゲート電極材に上端がかかるように前記側壁絶縁膜をエッチバックする工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。 - 半導体基板上にトンネル絶縁膜を介して浮遊ゲート電極材を成膜する工程と、
前記浮遊ゲート電極材および前記トンネル絶縁膜を介して前記半導体基板にトレンチをビット線方向に形成する工程と、
前記浮遊ゲート電極材に上端がかかるように前記トレンチの側壁に側壁絶縁膜を形成する工程と、
前記浮遊ゲート電極材を覆うとともに空隙を有して前記トレンチ内に埋め込まれた絶縁膜を高密度プラズマＣＶＤにて形成する工程と、
前記空隙上に前記絶縁膜が残るようにして前記絶縁膜を薄膜化することにより、前記浮遊ゲート電極材の側壁を露出させる工程と、
前記浮遊ゲート電極材が覆われるようにして前記絶縁膜上に電極間絶縁膜を形成する工程と、
前記電極間絶縁膜上に制御ゲート電極材を成膜する工程と、
前記制御ゲート電極材、前記電極間絶縁膜および前記浮遊ゲート電極材をパターニングすることにより、メモリセルごとに分離された浮遊ゲート電極を形成するとともに、前記浮遊ゲート電極上に配置された制御ゲート電極をワード線方向に形成する工程とを備え、
前記浮遊ゲート電極材に上端がかかるように前記トレンチの側壁に側壁絶縁膜を形成する工程は、
前記トレンチの側壁が覆われるように前記浮遊ゲート電極材上に前記側壁絶縁膜を形成する工程と、
前記トレンチ内が埋め込まれるようにして前記側壁絶縁膜上に犠牲膜を形成する工程と、
前記犠牲膜を薄膜化しながら前記浮遊ゲート電極材に上端がかかるように前記側壁絶縁膜をエッチバックする工程と、
前記トレンチ内に埋め込まれている前記犠牲膜を除去する工程とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010266982A JP5591668B2 (ja) | 2010-11-30 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| US13/237,363 US20120132985A1 (en) | 2010-11-30 | 2011-09-20 | Non-volatile semiconductor memory device and method of manufacturing non-volatile semiconductor memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2010266982A JP5591668B2 (ja) | 2010-11-30 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012119443A JP2012119443A (ja) | 2012-06-21 |
| JP5591668B2 true JP5591668B2 (ja) | 2014-09-17 |
Family
ID=46126043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010266982A Expired - Fee Related JP5591668B2 (ja) | 2010-11-30 | 2010-11-30 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20120132985A1 (ja) |
| JP (1) | JP5591668B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20120057794A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| CN103021929A (zh) * | 2011-09-22 | 2013-04-03 | 中芯国际集成电路制造(北京)有限公司 | 半导体器件制造方法 |
| KR20130092753A (ko) * | 2012-02-13 | 2013-08-21 | 에스케이하이닉스 주식회사 | 불휘발성 메모리 소자 및 그 제조방법 |
| KR20130118559A (ko) * | 2012-04-20 | 2013-10-30 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| US20130307044A1 (en) * | 2012-05-15 | 2013-11-21 | Hiroyuki Kinoshita | Selective Air Gap Isolation In Non-Volatile Memory |
| KR102046976B1 (ko) * | 2012-12-04 | 2019-12-02 | 삼성전자주식회사 | 반도체 메모리 장치 및 그 제조 방법 |
| JP5796029B2 (ja) * | 2013-02-22 | 2015-10-21 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
| KR20140109105A (ko) * | 2013-03-05 | 2014-09-15 | 에스케이하이닉스 주식회사 | 반도체 소자 및 이의 제조 방법 |
| JP2014187199A (ja) * | 2013-03-22 | 2014-10-02 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2015026766A (ja) * | 2013-07-29 | 2015-02-05 | 株式会社東芝 | 不揮発性半導体記憶装置およびその製造方法 |
| JP2015035547A (ja) | 2013-08-09 | 2015-02-19 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US9263319B2 (en) | 2013-08-30 | 2016-02-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US9257570B2 (en) | 2013-09-12 | 2016-02-09 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method for manufacturing the same |
| US9524973B1 (en) * | 2015-06-30 | 2016-12-20 | Sandisk Technologies Llc | Shallow trench air gaps and their formation |
| US9748332B1 (en) * | 2016-12-09 | 2017-08-29 | Macronix International Co., Ltd. | Non-volatile semiconductor memory |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4439142B2 (ja) * | 2001-06-26 | 2010-03-24 | 株式会社東芝 | 不揮発性半導体メモリの製造方法 |
| US7045849B2 (en) * | 2003-05-21 | 2006-05-16 | Sandisk Corporation | Use of voids between elements in semiconductor structures for isolation |
| JP2005026589A (ja) * | 2003-07-04 | 2005-01-27 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US7154779B2 (en) * | 2004-01-21 | 2006-12-26 | Sandisk Corporation | Non-volatile memory cell using high-k material inter-gate programming |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP4731262B2 (ja) * | 2005-09-22 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法 |
| KR100784860B1 (ko) * | 2005-10-31 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| US7691710B2 (en) * | 2006-10-17 | 2010-04-06 | Sandisk Corporation | Fabricating non-volatile memory with dual voltage select gate structure |
| KR100922989B1 (ko) * | 2007-04-25 | 2009-10-22 | 주식회사 하이닉스반도체 | 플래시 메모리 소자 및 그것의 제조방법 |
| JP2009010088A (ja) * | 2007-06-27 | 2009-01-15 | Toshiba Corp | 半導体装置とその製造方法 |
| KR100894772B1 (ko) * | 2007-09-05 | 2009-04-24 | 주식회사 하이닉스반도체 | 반도체 메모리 소자 및 그것의 제조 방법 |
| US7829268B2 (en) * | 2007-10-17 | 2010-11-09 | Tokyo Electron Limited | Method for air gap formation using UV-decomposable materials |
| JP4703669B2 (ja) * | 2008-02-18 | 2011-06-15 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP4729060B2 (ja) * | 2008-02-26 | 2011-07-20 | 株式会社東芝 | 半導体記憶装置の製造方法 |
| JP2009212218A (ja) * | 2008-03-03 | 2009-09-17 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| JP4956500B2 (ja) * | 2008-07-22 | 2012-06-20 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP2010080853A (ja) * | 2008-09-29 | 2010-04-08 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| JP2010087159A (ja) * | 2008-09-30 | 2010-04-15 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR20100102982A (ko) * | 2009-03-12 | 2010-09-27 | 삼성전자주식회사 | 반도체 장치 |
| JP4923078B2 (ja) * | 2009-03-23 | 2012-04-25 | 株式会社東芝 | 半導体記憶装置及びその半導体記憶装置の製造方法 |
| US8546239B2 (en) * | 2010-06-11 | 2013-10-01 | Sandisk Technologies Inc. | Methods of fabricating non-volatile memory with air gaps |
| US8492224B2 (en) * | 2010-06-20 | 2013-07-23 | Sandisk Technologies Inc. | Metal control gate structures and air gap isolation in non-volatile memory |
| SG181212A1 (en) * | 2010-11-18 | 2012-06-28 | Toshiba Kk | Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps |
| JP5570953B2 (ja) * | 2010-11-18 | 2014-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| JP2013105990A (ja) * | 2011-11-16 | 2013-05-30 | Toshiba Corp | 不揮発性半導体記憶装置 |
-
2010
- 2010-11-30 JP JP2010266982A patent/JP5591668B2/ja not_active Expired - Fee Related
-
2011
- 2011-09-20 US US13/237,363 patent/US20120132985A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20120132985A1 (en) | 2012-05-31 |
| JP2012119443A (ja) | 2012-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5591668B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| JP5570953B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| US9905664B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| JP5796029B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| US10937797B2 (en) | Three-dimensional semiconductor memory devices | |
| US8293602B2 (en) | Method of fabricating a finFET having cross-hair cells | |
| CN105097704B (zh) | 闪存器件及其形成方法 | |
| US20120126306A1 (en) | Nonvolatile semiconductor memory device and manufacturing method of nonvolatile semiconductor memory device | |
| US20130175602A1 (en) | Non-Volatile Memory Device Having Three Dimensional, Vertical Channel, Alternately Stacked Gate Electrode Structure | |
| US20170103989A1 (en) | Method Of Making Embedded Memory Device With Silicon-On-Insulator Substrate | |
| US7589374B2 (en) | Semiconductor device and related fabrication method | |
| JP2010225786A (ja) | 半導体記憶装置及びその半導体記憶装置の製造方法 | |
| JP2013089859A (ja) | 半導体装置の製造方法 | |
| KR20140082147A (ko) | 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법 | |
| JP5388993B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| US9685451B2 (en) | Nonvolatile memory device and method for fabricating the same | |
| JP5591667B2 (ja) | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 | |
| US20140042513A1 (en) | Non-volatile semiconductor storage device | |
| KR101804420B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2004319586A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2013105990A (ja) | 不揮発性半導体記憶装置 | |
| US20120126304A1 (en) | Floating gate type semiconductor memory device and method of manufacturing the same | |
| KR100710806B1 (ko) | 비휘발성 메모리 장치 및 그 형성 방법 | |
| KR101863367B1 (ko) | 3차원 불휘발성 메모리 소자의 제조방법 | |
| US7394128B2 (en) | Semiconductor memory device with channel regions along sidewalls of fins |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130215 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140411 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140430 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140730 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 5591668 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |