JP4729060B2 - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP4729060B2 JP4729060B2 JP2008044481A JP2008044481A JP4729060B2 JP 4729060 B2 JP4729060 B2 JP 4729060B2 JP 2008044481 A JP2008044481 A JP 2008044481A JP 2008044481 A JP2008044481 A JP 2008044481A JP 4729060 B2 JP4729060 B2 JP 4729060B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- metal oxide
- word lines
- gate electrode
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 65
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 229910044991 metal oxide Inorganic materials 0.000 claims description 57
- 150000004706 metal oxides Chemical class 0.000 claims description 57
- 239000000758 substrate Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 26
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 14
- 239000010703 silicon Substances 0.000 claims description 14
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 claims description 11
- 238000003860 storage Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 229920005591 polysilicon Polymers 0.000 description 27
- 230000003197 catalytic effect Effects 0.000 description 16
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 13
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 13
- 238000002955 isolation Methods 0.000 description 12
- 238000001020 plasma etching Methods 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 150000004767 nitrides Chemical class 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- LPQOADBMXVRBNX-UHFFFAOYSA-N ac1ldcw0 Chemical group Cl.C1CN(C)CCN1C1=C(F)C=C2C(=O)C(C(O)=O)=CN3CCSC1=C32 LPQOADBMXVRBNX-UHFFFAOYSA-N 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 229910003855 HfAlO Inorganic materials 0.000 description 3
- 229910004143 HfON Inorganic materials 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical class [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000002926 oxygen Chemical class 0.000 description 1
- 239000001301 oxygen Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/764—Air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Description
本発明は、半導体記憶装置及びその製造方法に関するものである。
従来の不揮発性半導体記憶装置では、順に積層されたトンネル酸化膜、浮遊ゲート電極、インターポリ絶縁膜、及び制御ゲート電極を有するワードラインのワードライン間は酸化膜又は窒化膜により埋め込まれていた。しかし、素子の微細化に伴いワードライン間隔が短くなり、隣接するワードラインの浮遊ゲート電極間に発生する寄生容量による浮遊ゲートの閾値電圧のばらつきの増大や、隣接するワードライン間及び浮遊ゲート−拡散層間に発生する寄生容量による書き込み速度の低下が問題になっている。また、電極間に印加される高電界により、電極間埋め込み材が破壊されるという問題があった。
このような問題を解決するため、ワードライン間にエアギャップ（空洞）を設けることが提案されている。例えば、犠牲膜として有機系材料を用い、犠牲膜を灰化により除去することでエアギャップを形成する方法が知られている（例えば特許文献１参照）。しかし、このような方法をワードライン間におけるエアギャップ形成に適用した場合、有機系材料に含まれる炭素などがトンネル酸化膜を劣化させるという問題がある。
また、ワードライン及びワードライン間に埋め込み性の悪い酸化膜を堆積し、隣接する浮遊ゲート電極間に空隙を設ける方法が知られている（例えば特許文献２参照）。しかし、このような方法では空隙の位置や形状にばらつきが生じ、セル毎の閾値電圧にばらつきが発生して信頼性を低下させるという問題がある。
このように従来のエアギャップの形成方法では半導体記憶装置の信頼性を低下させるという問題を有していた。
特開平１−１３７６５１号公報
米国特許出願公開第２００６／０００１０７３号明細書
本発明は閾値電圧のばらつきを低減し、動作速度を向上させる信頼性の高い半導体記憶装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体記憶装置は、半導体基板と、前記半導体基板上に所定間隔を空けて形成され、下から順に積層された第１の絶縁膜、電荷蓄積層、金属酸化物を含む第２の絶縁膜、及び制御ゲート電極をそれぞれ有する複数のワードラインと、前記ワードラインの側面及び前記ワードライン間の前記半導体基板表面を覆う膜厚が１５ｎｍ以下の第３の絶縁膜と、互いに隣接する前記ワードライン間に、前記金属酸化物による触媒効果を用いて前記金属酸化物より低い領域が空洞となるように埋め込まれた第４の絶縁膜と、を備えるものである。
また、本発明の一態様による半導体記憶装置は、半導体基板と、前記半導体基板上に所定間隔を空けて形成され、下から順に積層された第１の絶縁膜、電荷蓄積層、第２の絶縁膜、制御ゲート電極、及び金属酸化物膜をそれぞれ有する複数のワードラインと、前記ワードラインの側面及び前記ワードライン間の前記半導体基板表面を覆う膜厚が１５ｎｍ以下の第３の絶縁膜と、互いに隣接する前記ワードライン間に、前記金属酸化物膜による触媒効果を用いて前記金属酸化物膜より低い領域が空洞となるように埋め込まれた第４の絶縁膜と、を備えるものである。
また、本発明の一態様による半導体記憶装置は、半導体基板と、前記半導体基板上に所定方向に沿って所定間隔を空けて形成された複数の第１の絶縁膜と、それぞれ前記複数の第１の絶縁膜上に形成され、下から順に積層された第１の電荷蓄積膜、金属酸化物膜、及び第２の電荷蓄積膜を含む複数の電荷蓄積層と、前記複数の第１の絶縁膜の間の前記半導体基板表面部に形成された溝を含む空洞であり、上面が前記電荷蓄積層の上面より低く形成された素子分離領域と、前記電荷蓄積層及び前記素子分離領域を覆うように前記所定方向に沿って帯状に形成された第２の絶縁膜と、前記第２の絶縁膜上に形成された制御ゲート電極と、をそれぞれ有し、所定間隔を空けて形成された複数のワードラインと、互いに隣接する前記ワードライン間に、前記金属酸化物膜による触媒効果を用いて前記金属酸化物膜より低い領域が空洞となるように埋め込まれた第３の絶縁膜と、を備えるものである。
本発明の一態様による半導体記憶装置の製造方法は、半導体基板上に所定間隔を空けて、下から順に積層された第１の絶縁膜、電荷蓄積層、金属酸化物を含む第２の絶縁膜、及び制御ゲート電極をそれぞれ含む複数のワードラインを形成する工程と、前記ワードライン及び前記ワードライン間の前記半導体基板表面を覆うように膜厚１５ｎｍ以下の第３の絶縁膜を形成する工程と、ＣＶＤ法により、前記ワードライン間に、前記金属酸化物による触媒効果を用いて前記金属酸化物より低い領域が空洞となるように第４の絶縁膜を埋め込む工程と、を備えるものである。
また、本発明の一態様による半導体記憶装置の製造方法は、半導体基板上に所定間隔を空けて、下から順に積層された第１の絶縁膜、電荷蓄積層、第２の絶縁膜、制御ゲート電極、及び金属酸化物膜をそれぞれ含む複数のワードラインを形成する工程と、前記ワードライン及び前記ワードライン間の前記半導体基板表面を覆うように膜厚１５ｎｍ以下の第３の絶縁膜を形成する工程と、ＣＶＤ法により、前記ワードライン間に、前記金属酸化物膜による触媒効果を用いて前記金属酸化物膜より低い領域が空洞となるように第４の絶縁膜を埋め込む工程と、を備えるものである。
本発明によれば、閾値電圧のばらつきを低減し、動作速度を向上させ、信頼性を高くすることができる。
以下、本発明の実施の形態を図面に基づいて説明する。
（第１の実施形態）図１乃至図３に本発明の第１の実施形態に係る半導体記憶装置の製造方法を説明する工程断面図を示す。各図はメモリセルアレイ部のビットライン方向に沿った縦断面を示す。
図１に示すように、半導体基板１０１上にシリコン酸化膜からなるトンネル酸化膜１０２、ポリシリコン膜からなる浮遊ゲート電極１０３を形成する。
そして、所定方向（ビットライン方向）に沿って所定間隔を空けて浮遊ゲート電極１０３、トンネル酸化膜１０２、及び半導体基板１０１を除去して溝（図示せず）を形成する。この溝にシリコン酸化膜を所定の高さまで埋め込んで素子分離領域（図示せず）を形成する。
そして、浮遊ゲート電極１０３及び素子分離領域を覆うようにインターポリ絶縁膜１０４を形成する。インターポリ絶縁膜１０４は金属酸化物を含む。金属酸化物は例えばＺｒＯ２やＰｂＺｒＯ２、ＢａＺｒＯ３などのＺｒ系酸化物、ＨｆＯ２やＨｆＯＮ、ＨｆＡｌＯなどのＨｆ系酸化物、ＬａＯ３などのＬａ系酸化物、Ａｌ２Ｏ３やＡｌＺｒＯ５などのＡｌ系酸化物、Ｔａ２Ｏ５などのＴａ系酸化物、ＴｉＯ２などのＴｉ系酸化物、Ｙ２Ｏ３などのＹ系酸化物を用いることができる。
インターポリ絶縁膜１０４は例えば窒化膜／酸化膜／金属酸化物／酸化膜／窒化膜を積層した構造とすることができる。
インターポリ絶縁膜１０４上に第１のポリシリコン膜を形成する。選択トランジスタ及び周辺トランジスタ（共に図示せず）が形成される領域の第１のポリシリコン膜及びインターポリ絶縁膜１０４の一部を除去して溝を形成する。この溝を埋め込むように第１のポリシリコン膜上に第２のポリシリコン膜を形成する。
メモリセルアレイ部では制御ゲート電極１０５は第１のポリシリコン膜及び第２のポリシリコン膜からなる。また、選択ゲートトランジスタ及び周辺トランジスタではインターポリ絶縁膜１０４の上下のポリシリコン膜（電極層）が接続されたエッチングインターポリ構造になっている。
そして、制御ゲート電極１０５上にシリコン窒化膜１０６を形成する。続いて、シリコン窒化膜１０６上にレジスト１０７を形成し、所定間隔を空けて前記所定方向に直交する方向（ワードライン方向）に沿った帯状となるようにパターニングする。
図２に示すように、レジスト１０７をマスクとして、シリコン窒化膜１０６をＲＩＥ（反応性イオンエッチング）加工する。そして、レジスト１０７の除去を行い、シリコン窒化膜１０６をマスクとして、制御ゲート電極１０５、インターポリ絶縁膜１０４、浮遊ゲート電極１０３、及びトンネル酸化膜１０２をＲＩＥで除去し、ワードラインＷＬ及び選択トランジスタ（図示せず）を加工する。
続いて、ワードラインＷＬ及び半導体基板１０１を覆うようにシリコン酸窒化膜１１０をＡＬＤ（Atomic Layer Deposition）法により形成する。ここで、シリコン酸窒化膜１１０の膜厚は１５ｎｍ以下となるようにする。表面リークを防止するため、ワードラインを覆うように必ず酸化膜等を形成する必要があり、シリコン酸窒化膜１１０を形成するのはこのためである。
図３に示すように、準常圧熱ＣＶＤ（Chemical Vapor Deposition：化学気相成長）膜１１１を成膜する。準常圧熱ＣＶＤ膜１１１は例えばＴＥＯＳ（テトラエトキシシラン：Ｓｉ（ＯＣ２Ｈ５）４）、Ｏ３、及びＨ２Ｏガス雰囲気で温度３８０℃〜４８０℃、圧力５００〜６５０Ｔｏｒｒで成膜される。
インターポリ絶縁膜１０４には金属酸化物が含まれている。この金属酸化物付近では酸素分子が解離吸着を起こし、活性化された酸素によって反応が促進される。この現象は触媒効果とも言われる。
この触媒効果により準常圧熱ＣＶＤ膜１１１の化学反応（ＴＥＯＳの酸化）が促進される。つまり金属酸化物が含まれているインターポリ絶縁膜１０４の箇所においてＣＶＤ膜１１１が早く成長する。
従って、インターポリ絶縁膜１０４より下のワードラインＷＬ間、すなわち浮遊ゲート電極１０３間が埋め込まれずに空洞１１２が形成される。
インターポリ絶縁膜１０４の側面にはシリコン酸窒化膜１１０が存在するが、シリコン酸窒化膜１１０は膜厚が１５ｎｍ以下であるため、インターポリ絶縁膜１０４に含まれる金属酸化物の触媒効果がＣＶＤ膜１１１の成長に影響を与えることができる。
浮遊ゲート電極１０３間に空洞部を有するため、浮遊ゲート電極１０３間の寄生容量を低減し、動作速度を向上させることができる。
また、インターポリ絶縁膜１０４に含まれる金属酸化物の触媒効果でＣＶＤ膜１１１の成長を早くして空洞１１２を形成するため、各ワードラインＷＬ間の空洞１１２の位置や形状に生じるばらつきを小さくできる。従って、セル毎の閾値電圧のばらつきの発生が抑制され、信頼性の高い半導体記憶装置が得られる。
（第２の実施形態）図４乃至図６に本発明の第２の実施形態に係る半導体記憶装置の製造方法を説明する工程断面図を示す。各図はメモリセルアレイ部のビットライン方向に沿った縦断面を示す。
図４に示すように、半導体基板２０１上にシリコン酸化膜からなるトンネル酸化膜２０２、ポリシリコン膜からなる浮遊ゲート電極２０３を形成する。
そして、所定方向（ビットライン方向）に沿って所定間隔を空けて浮遊ゲート電極２０３、トンネル酸化膜２０２、及び半導体基板２０１を除去して溝（図示せず）を形成する。この溝にシリコン酸化膜を所定の高さまで埋め込んで素子分離領域（図示せず）を形成する。
そして、浮遊ゲート電極２０３及び素子分離領域を覆うようにインターポリ絶縁膜２０４を形成する。
インターポリ絶縁膜２０４上に第１のポリシリコン膜を形成する。選択トランジスタ及び周辺トランジスタ（共に図示せず）が形成される領域の第１のポリシリコン膜及びインターポリ絶縁膜２０４の一部を除去して溝を形成する。この溝を埋め込むように第１のポリシリコン膜上に第２のポリシリコン膜を形成する。
メモリセルアレイ部では制御ゲート電極２０５は第１のポリシリコン膜及び第２のポリシリコン膜からなる。また、選択ゲートトランジスタ及び周辺トランジスタではインターポリ絶縁膜２０４の上下のポリシリコン膜（電極層）が接続されたエッチングインターポリ構造になっている。
そして、制御ゲート電極２０５上にＡＬＤ法で金属酸化物膜２０６を形成する。金属酸化物は例えばＺｒＯ２やＰｂＺｒＯ２、ＢａＺｒＯ３などのＺｒ系酸化物、ＨｆＯ２やＨｆＯＮ、ＨｆＡｌＯなどのＨｆ系酸化物、ＬａＯ３などのＬａ系酸化物、Ａｌ２Ｏ３やＡｌＺｒＯ５などのＡｌ系酸化物、Ｔａ２Ｏ５などのＴａ系酸化物、ＴｉＯ２などのＴｉ系酸化物、Ｙ２Ｏ３などのＹ系酸化物を用いることができる。
続いて、金属酸化物膜２０６上にレジスト２０７を形成し、所定間隔を空けて前記所定方向に直交する方向（ワードライン方向）に沿った帯状となるようにパターニングする。
図５に示すように、レジスト２０７をマスクとして、金属酸化物膜２０６、制御ゲート電極２０５、インターポリ絶縁膜２０４、浮遊ゲート電極２０３、及びトンネル酸化膜２０２をＲＩＥで除去し、ワードラインＷＬ及び選択トランジスタ（図示せず）を加工する。そしてレジスト２０７を剥離する。
続いて、ワードラインＷＬ及び半導体基板２０１を覆うようにシリコン酸窒化膜２０８をＡＬＤ（Atomic Layer Deposition）法により形成する。ここで、シリコン酸窒化膜２０８の膜厚は１５ｎｍ以下となるようにする。シリコン酸窒化膜２０８は表面リーク防止用に必ず形成されるものである。
図６に示すように、準常圧熱ＣＶＤ膜２０９を成膜する。準常圧熱ＣＶＤ膜２０９は例えばＴＥＯＳ、Ｏ３、及びＨ２Ｏガス雰囲気で温度３８０℃〜４８０℃、圧力５００〜６５０Ｔｏｒｒで成膜される。
金属酸化物膜２０６に含まれる金属酸化物の触媒効果により準常圧熱ＣＶＤ膜２０９の化学反応（ＴＥＯＳの酸化）が促進される。つまり金属酸化物膜２０６の箇所においてＣＶＤ膜２０９が早く成長する。
従って、金属酸化物膜２０６より下のワードラインＷＬ間、すなわち制御ゲート電極２５間、浮遊ゲート電極２０３間が埋め込まれずに空洞２００が形成される。
金属酸化物膜２０６はシリコン酸窒化膜２０８に覆われているが、シリコン酸窒化膜２０８は膜厚が１５ｎｍ以下であるため、金属酸化物の触媒効果がＣＶＤ膜２０９の成長に影響を与えることができる。
浮遊ゲート電極２０３間に空洞部を有するため、浮遊ゲート電極２０３間の寄生容量を低減し、動作速度を向上させることができる。
また、制御ゲート電極２０５間にも空洞部が存在するため、電極間に印加される高電界に対する耐圧が向上し、信頼性の高い半導体記憶装置となる。
また、金属酸化物膜２０６の触媒効果でＣＶＤ膜２０９の成長を促進して空洞２００を形成するため、各ワードラインＷＬ間の空洞２００の位置や形状に生じるばらつきを小さくできる。従って、セル毎の閾値電圧のばらつきの発生が抑制され、信頼性の高い半導体記憶装置となる。
（第３の実施形態）図７乃至図９に本発明の第３の実施形態に係る半導体記憶装置の製造方法を説明する工程断面図を示す。各図において（ａ）はメモリセルアレイ部のビットライン方向に沿った縦断面、（ｂ）はワードライン方向に沿った縦断面を示す。
図７に示すように、半導体基板３０１上にシリコン酸化膜からなるトンネル酸化膜３０２を形成し、トンネル酸化膜３０２上にポリシリコン膜３０３ａ、金属酸化物層３０３ｂ、及びポリシリコン膜３０３ｃの積層構造を有する浮遊ゲート電極３０３を形成する。
金属酸化物層３０３ｂは例えばＺｒＯ２やＰｂＺｒＯ２、ＢａＺｒＯ３などのＺｒ系酸化物、ＨｆＯ２やＨｆＯＮ、ＨｆＡｌＯなどのＨｆ系酸化物、ＬａＯ３などのＬａ系酸化物、Ａｌ２Ｏ３やＡｌＺｒＯ５などのＡｌ系酸化物、Ｔａ２Ｏ５などのＴａ系酸化物、ＴｉＯ２などのＴｉ系酸化物、Ｙ２Ｏ３などのＹ系酸化物を用いることができる。
そして、ビット線方向に沿って所定間隔を空けて浮遊ゲート電極３０３、トンネル酸化膜３０２、及び半導体基板３０１を除去して溝を形成する。この溝にシリコン酸化膜を所定の高さまで埋め込んで、上面が浮遊ゲート電極３０３上面より低い素子分離領域３０４を形成する。
そして、浮遊ゲート電極３０３及び素子分離領域３０４を覆うようにインターポリ絶縁膜３０５を形成する。
インターポリ絶縁膜３０５上に第１のポリシリコン膜を形成する。選択トランジスタ及び周辺トランジスタ（共に図示せず）が形成される領域の第１のポリシリコン膜及びインターポリ絶縁膜３０５の一部を除去して溝を形成する。この溝を埋め込むように第１のポリシリコン膜上に第２のポリシリコン膜を形成する。
メモリセルアレイ部では制御ゲート電極３０６は第１のポリシリコン膜及び第２のポリシリコン膜からなる。また、選択ゲートトランジスタ及び周辺トランジスタではインターポリ絶縁膜３０５の上下のポリシリコン膜（電極層）が接続されたエッチングインターポリ構造になっている。
そして、制御ゲート電極３０６上にシリコン窒化膜３０７を形成する。続いて、シリコン窒化膜３０７上にレジスト３０８を形成し、所定間隔を空けてワードライン方向に沿った帯状となるようにパターニングする。
図８に示すように、レジスト３０８をマスクとして、シリコン窒化膜３０７をＲＩＥ（反応性イオンエッチング）加工する。そして、レジスト３０８の除去を行い、シリコン窒化膜３０７をマスクとして、制御ゲート電極３０６、インターポリ絶縁膜３０５、浮遊ゲート電極３０３、及びトンネル酸化膜３０２をＲＩＥで除去し、ワードラインＷＬ及び選択トランジスタ（図示せず）を加工する。さらに、ワードラインＷＬを覆うように表面リーク防止用の酸化膜（図示せず）を形成する。
図９に示すように、ウェットエッチングにより素子分離領域３０４のシリコン酸化膜の一部を除去する。
続いて、準常圧熱ＣＶＤ膜３１１を成膜する。準常圧熱ＣＶＤ膜３１１は例えばＴＥＯＳ、Ｏ３、及びＨ２Ｏガス雰囲気で温度３８０℃〜４８０℃、圧力５００〜６５０Ｔｏｒｒで成膜される。
浮遊ゲート電極３０３には金属酸化物層３０３ｂが含まれている。この金属酸化物の触媒効果により準常圧熱ＣＶＤ膜３１１の化学反応（ＴＥＯＳの酸化）が促進される。つまり金属酸化物層３０３ｂの箇所においてＣＶＤ膜３１１が早く成長する。
従って、金属酸化物層３０３ｂより下のワードラインＷＬ間、すなわち浮遊ゲート電極３０３間の下方部分が埋め込まれずに空洞３１２が形成される。
浮遊ゲート電極３０３間に空洞部を有するため、浮遊ゲート電極３０３間の寄生容量を低減し、動作速度を向上させることができる。また、素子分離領域にも空洞が形成されるため、浮遊ゲート電極と基板との間に生じる寄生容量も低減することができる。
また、金属酸化物層３０３ｂの触媒効果でＣＶＤ膜３１１の成長を早くして空洞３１２を形成するため、各ワードラインＷＬ間の空洞３１２の位置や形状に生じるばらつきを小さくできる。従って、セル毎の閾値電圧のばらつきの発生が抑制され、信頼性の高い半導体記憶装置となる。
上述した実施の形態はいずれも一例であって限定的なものではないと考えられるべきである。例えば上記実施形態による半導体記憶装置は制御ゲート電極／インターポリ絶縁膜／浮遊ゲート電極／トンネル酸化膜のスタック・ゲート型メモリセル構造であったが、ＭＯＮＯＳ構造にも適用することができる。
上記第２の実施形態におけるエアギャップ（空洞）の形成方法をＭＯＮＯＳ構造に適用した場合、図１０に示すような半導体記憶装置が得られる。
ここでワードラインＷＬは半導体基板４００上に順に積層されたトンネル酸化膜４０１、トラップ窒化膜４０２、インターポリ絶縁膜（高誘電体膜）４０３、制御ゲート電極４０４、及び金属酸化物膜４０５を有する。制御ゲート電極４０４はメタル膜４０４ａ及びポリシリコン膜４０４ｂを含む。
ワードラインＷＬ及びワードラインＷＬ間の半導体基板を覆うように表面リーク防止用のシリコン酸窒化膜４０６が膜厚１５ｎｍ以下で形成されている
上記実施形態で説明したように、金属酸化物膜４０５に含まれる金属酸化物の触媒効果により準常圧熱ＣＶＤ膜４０７の化学反応（ＴＥＯＳの酸化）が促進される。つまり金属酸化物膜４０５の箇所においてＣＶＤ膜４０７が早く成長し、金属酸化物膜４０５より下方のワードラインＷＬ間が埋め込まれず空洞４０８となる。
上記実施形態で説明したように、金属酸化物膜４０５に含まれる金属酸化物の触媒効果により準常圧熱ＣＶＤ膜４０７の化学反応（ＴＥＯＳの酸化）が促進される。つまり金属酸化物膜４０５の箇所においてＣＶＤ膜４０７が早く成長し、金属酸化物膜４０５より下方のワードラインＷＬ間が埋め込まれず空洞４０８となる。
このようなＭＯＮＯＳ構造の半導体記憶装置も、上記第２の実施形態と同様に動作速度及び高電界に対する耐圧が向上し、信頼性の高いものとなる。
また、ＭＯＮＯＳ構造の半導体記憶装置の素子分離領域を空洞にする一例を図１１〜図１３を用いて説明する。図１１に示すように、半導体基板５０１上にトンネル酸化膜５０２、トラップ窒化膜５０３、金属酸化物（例えばアルミナ）を含むブロック膜５０４、メタル（例えばＴｉＮ）膜５０５ａ及びポリシリコン膜５０５ｂからなる制御ゲート電極５０５、シリコン窒化膜５０６を順に形成する。そしてシリコン窒化膜５０６上にレジスト５０７を形成し、所定間隔を空けてビットライン方向に沿って帯状となるようにリソグラフィ処理する。
図１２に示すように、レジスト５０７をマスクとしてシリコン窒化膜５０６をＲＩＥ加工し、レジスト５０７を剥離する。そして、シリコン窒化膜５０６をマスクとして、制御ゲート電極５０５、ブロック膜５０４、トラップ窒化膜５０３、トンネル酸化膜５０２、半導体基板５０１をＲＩＥ加工し、溝を形成する。
図１３に示すように、準常圧熱ＣＶＤ膜５０８を成膜する。ブロック膜５０４には金属酸化物が含まれている。この金属酸化物の触媒効果により準常圧熱ＣＶＤ膜５０８の化学反応（ＴＥＯＳの酸化）が促進される。つまりブロック膜５０４の箇所においてＣＶＤ膜５０８が早く成長する。従って、ブロック膜５０４より下に位置する溝が埋め込まれずに空洞５０９が形成される。このようにして素子分離領域を空洞にしてもよい。
また、上記第３の実施形態では金属酸化物層を浮遊ゲート電極内に形成していたが、図１４に示すように、制御ゲート電極ＣＧ内に形成するようにしてもよい。これにより、隣接するワードラインＷＬ間において、浮遊ゲート電極ＦＧ間及び制御ゲート電極ＣＧ下部間に空洞６００が形成される。
本発明の技術的範囲は特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
１０１ 半導体基板
１０２ トンネル酸化膜
１０３ 浮遊ゲート電極
１０４ インターポリ絶縁膜
１０５ 制御ゲート電極
１０６ シリコン窒化膜
１１０ シリコン酸窒化膜
１１１ 準常圧熱ＣＶＤ膜
１１２ 空洞
１０２ トンネル酸化膜
１０３ 浮遊ゲート電極
１０４ インターポリ絶縁膜
１０５ 制御ゲート電極
１０６ シリコン窒化膜
１１０ シリコン酸窒化膜
１１１ 準常圧熱ＣＶＤ膜
１１２ 空洞
Claims (2)
- 半導体基板上に所定間隔を空けて、下から順に積層された第１の絶縁膜、電荷蓄積層、金属酸化物を含む第２の絶縁膜、及び制御ゲート電極をそれぞれ含む複数のワードラインを形成する工程と、
前記ワードライン及び前記ワードライン間の前記半導体基板表面を覆うように膜厚１５ｎｍ以下のシリコン酸窒化膜を形成する工程と、
前記ワードライン間に、ＴＥＯＳ、Ｏ ３ 、及びＨ ２ Ｏガス雰囲気で温度３８０℃〜４８０℃、圧力５００Ｔｏｒｒ〜６５０Ｔｏｒｒの条件下でＣＶＤ膜を形成する工程と、
を備え、
前記ＣＶＤ膜を形成する工程では、前記金属酸化物の箇所において前記ＣＶＤ膜を他箇所より早く成長させて、前記金属酸化物より低い領域を空洞にすることを特徴とする半導体記憶装置の製造方法。 - 半導体基板上に所定間隔を空けて、下から順に積層された第１の絶縁膜、電荷蓄積層、第２の絶縁膜、制御ゲート電極、及び金属酸化物膜をそれぞれ含む複数のワードラインを形成する工程と、
前記ワードライン及び前記ワードライン間の前記半導体基板表面を覆うように膜厚１５ｎｍ以下のシリコン酸窒化膜を形成する工程と、
前記ワードライン間に、ＴＥＯＳ、Ｏ ３ 、及びＨ ２ Ｏガス雰囲気で温度３８０℃〜４８０℃、圧力５００Ｔｏｒｒ〜６５０Ｔｏｒｒの条件下でＣＶＤ膜を形成する工程と、
を備え、
前記ＣＶＤ膜を形成する工程では、前記金属酸化物膜の箇所において前記ＣＶＤ膜を他箇所より早く成長させて、前記金属酸化物膜より低い領域を空洞にすることを特徴とする半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008044481A JP4729060B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体記憶装置の製造方法 |
| US12/391,953 US7915156B2 (en) | 2008-02-26 | 2009-02-24 | Semiconductor memory device and method for manufacturing the same |
| US12/929,894 US20110147822A1 (en) | 2008-02-26 | 2011-02-23 | Semiconductor memory device and method for manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008044481A JP4729060B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009206152A JP2009206152A (ja) | 2009-09-10 |
| JP4729060B2 true JP4729060B2 (ja) | 2011-07-20 |
Family
ID=40997458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008044481A Expired - Fee Related JP4729060B2 (ja) | 2008-02-26 | 2008-02-26 | 半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7915156B2 (ja) |
| JP (1) | JP4729060B2 (ja) |
Families Citing this family (41)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008283095A (ja) * | 2007-05-14 | 2008-11-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5380190B2 (ja) * | 2009-07-21 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
| US8546239B2 (en) | 2010-06-11 | 2013-10-01 | Sandisk Technologies Inc. | Methods of fabricating non-volatile memory with air gaps |
| US8946048B2 (en) | 2010-06-19 | 2015-02-03 | Sandisk Technologies Inc. | Method of fabricating non-volatile memory with flat cell structures and air gap isolation |
| US8603890B2 (en) | 2010-06-19 | 2013-12-10 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory |
| US8492224B2 (en) | 2010-06-20 | 2013-07-23 | Sandisk Technologies Inc. | Metal control gate structures and air gap isolation in non-volatile memory |
| KR101736982B1 (ko) * | 2010-08-03 | 2017-05-17 | 삼성전자 주식회사 | 수직 구조의 비휘발성 메모리 소자 |
| KR20120015178A (ko) * | 2010-08-11 | 2012-02-21 | 삼성전자주식회사 | 반도체 소자 및 반도체 소자 제조 방법 |
| US8450789B2 (en) | 2010-08-24 | 2013-05-28 | Micron Technology, Inc. | Memory array with an air gap between memory cells and the formation thereof |
| KR101559345B1 (ko) | 2010-08-26 | 2015-10-15 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20120026313A (ko) | 2010-09-09 | 2012-03-19 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR20120043979A (ko) * | 2010-10-27 | 2012-05-07 | 삼성전자주식회사 | 비휘발성 기억 소자 및 비휘발성 기억 소자의 제조 방법 |
| KR101692364B1 (ko) | 2010-11-15 | 2017-01-05 | 삼성전자 주식회사 | 비휘발성 메모리 장치의 제조 방법 및 그에 의해 제조된 비휘발성 메모리 장치 |
| SG181212A1 (en) * | 2010-11-18 | 2012-06-28 | Toshiba Kk | Nonvolatile semiconductor memory and method of manufacturing with multiple air gaps |
| JP5570953B2 (ja) | 2010-11-18 | 2014-08-13 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| JP5591667B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| KR20120057794A (ko) * | 2010-11-29 | 2012-06-07 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP5591668B2 (ja) * | 2010-11-30 | 2014-09-17 | 株式会社東芝 | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
| US8778749B2 (en) * | 2011-01-12 | 2014-07-15 | Sandisk Technologies Inc. | Air isolation in high density non-volatile memory |
| JP2013021102A (ja) * | 2011-07-11 | 2013-01-31 | Toshiba Corp | 半導体記憶装置 |
| US8569130B2 (en) | 2011-07-28 | 2013-10-29 | Micron Technology, Inc. | Forming air gaps in memory arrays and memory arrays with air gaps thus formed |
| US9123714B2 (en) | 2012-02-16 | 2015-09-01 | Sandisk Technologies Inc. | Metal layer air gap formation |
| JP2013197417A (ja) | 2012-03-21 | 2013-09-30 | Toshiba Corp | 不揮発性半導体記憶装置の製造方法 |
| JP2013201185A (ja) | 2012-03-23 | 2013-10-03 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR101986126B1 (ko) | 2012-07-18 | 2019-06-05 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조 방법 |
| JP2014036048A (ja) * | 2012-08-07 | 2014-02-24 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| JP5820353B2 (ja) * | 2012-08-20 | 2015-11-24 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US9123577B2 (en) | 2012-12-12 | 2015-09-01 | Sandisk Technologies Inc. | Air gap isolation in non-volatile memory using sacrificial films |
| US9349740B2 (en) | 2014-01-24 | 2016-05-24 | Sandisk Technologies Inc. | Non-volatile storage element with suspended charge storage region |
| US9177853B1 (en) | 2014-05-14 | 2015-11-03 | Sandisk Technologies Inc. | Barrier layer stack for bit line air gap formation |
| US9478461B2 (en) | 2014-09-24 | 2016-10-25 | Sandisk Technologies Llc | Conductive line structure with openings |
| US9524904B2 (en) | 2014-10-21 | 2016-12-20 | Sandisk Technologies Llc | Early bit line air gap formation |
| US9401305B2 (en) | 2014-11-05 | 2016-07-26 | Sandisk Technologies Llc | Air gaps structures for damascene metal patterning |
| US9847249B2 (en) | 2014-11-05 | 2017-12-19 | Sandisk Technologies Llc | Buried etch stop layer for damascene bit line formation |
| US9748311B2 (en) * | 2014-11-07 | 2017-08-29 | Micron Technology, Inc. | Cross-point memory and methods for fabrication of same |
| US9524973B1 (en) | 2015-06-30 | 2016-12-20 | Sandisk Technologies Llc | Shallow trench air gaps and their formation |
| US9524974B1 (en) | 2015-07-22 | 2016-12-20 | Sandisk Technologies Llc | Alternating sidewall assisted patterning |
| US9607997B1 (en) | 2015-09-08 | 2017-03-28 | Sandisk Technologies Inc. | Metal line with increased inter-metal breakdown voltage |
| US9391081B1 (en) | 2015-09-08 | 2016-07-12 | Sandisk Technologies Llc | Metal indentation to increase inter-metal breakdown voltage |
| US10818804B2 (en) | 2015-10-28 | 2020-10-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Floating gate isolation and method for manufacturing the same |
| US10366915B2 (en) | 2017-11-15 | 2019-07-30 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET devices with embedded air gaps and the fabrication thereof |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139211A (ja) * | 1994-11-11 | 1996-05-31 | Toshiba Corp | 半導体記憶装置 |
| JP2005044844A (ja) * | 2003-07-23 | 2005-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP2007088283A (ja) * | 2005-09-22 | 2007-04-05 | Renesas Technology Corp | 不揮発性半導体記憶装置と半導体装置および、不揮発性半導体記憶装置の製造方法 |
| JP2007299975A (ja) * | 2006-05-01 | 2007-11-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2617955B2 (ja) | 1987-11-25 | 1997-06-11 | 株式会社日立製作所 | 半導体装置の製造方法 |
| JP4493182B2 (ja) | 2000-08-23 | 2010-06-30 | 株式会社ルネサステクノロジ | 半導体装置 |
| US6790755B2 (en) * | 2001-12-27 | 2004-09-14 | Advanced Micro Devices, Inc. | Preparation of stack high-K gate dielectrics with nitrided layer |
| KR100432888B1 (ko) * | 2002-04-12 | 2004-05-22 | 삼성전자주식회사 | 비휘발성 메모리 소자 및 그 제조방법 |
| US6759286B2 (en) * | 2002-09-16 | 2004-07-06 | Ajay Kumar | Method of fabricating a gate structure of a field effect transistor using a hard mask |
| US7045849B2 (en) | 2003-05-21 | 2006-05-16 | Sandisk Corporation | Use of voids between elements in semiconductor structures for isolation |
| JP2006228893A (ja) | 2005-02-16 | 2006-08-31 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP4734019B2 (ja) * | 2005-04-26 | 2011-07-27 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| US7429767B2 (en) * | 2005-09-01 | 2008-09-30 | Micron Technology, Inc. | High performance multi-level non-volatile memory device |
| KR100784860B1 (ko) | 2005-10-31 | 2007-12-14 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그 제조 방법 |
| EP1804293A1 (en) * | 2005-12-30 | 2007-07-04 | STMicroelectronics S.r.l. | Process for manufacturing a non volatile memory electronic device |
| JP4827639B2 (ja) | 2006-07-12 | 2011-11-30 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| JP2009010088A (ja) * | 2007-06-27 | 2009-01-15 | Toshiba Corp | 半導体装置とその製造方法 |
-
2008
- 2008-02-26 JP JP2008044481A patent/JP4729060B2/ja not_active Expired - Fee Related
-
2009
- 2009-02-24 US US12/391,953 patent/US7915156B2/en not_active Expired - Fee Related
-
2011
- 2011-02-23 US US12/929,894 patent/US20110147822A1/en not_active Abandoned
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08139211A (ja) * | 1994-11-11 | 1996-05-31 | Toshiba Corp | 半導体記憶装置 |
| JP2005044844A (ja) * | 2003-07-23 | 2005-02-17 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP2006302950A (ja) * | 2005-04-15 | 2006-11-02 | Renesas Technology Corp | 不揮発性半導体装置および不揮発性半導体装置の製造方法 |
| JP2007088283A (ja) * | 2005-09-22 | 2007-04-05 | Renesas Technology Corp | 不揮発性半導体記憶装置と半導体装置および、不揮発性半導体記憶装置の製造方法 |
| JP2007299975A (ja) * | 2006-05-01 | 2007-11-15 | Renesas Technology Corp | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2009206152A (ja) | 2009-09-10 |
| US20110147822A1 (en) | 2011-06-23 |
| US20090212352A1 (en) | 2009-08-27 |
| US7915156B2 (en) | 2011-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4729060B2 (ja) | 半導体記憶装置の製造方法 | |
| JP5230274B2 (ja) | 不揮発性半導体記憶装置 | |
| TWI413218B (zh) | 非揮發性半導體記憶體裝置及其製造方法 | |
| JP4845917B2 (ja) | 半導体装置の製造方法 | |
| JP2009212218A (ja) | 半導体記憶装置及びその製造方法 | |
| CN113178454B (zh) | 一种3d nand存储器及其制造方法 | |
| US9324729B2 (en) | Non-volatile memory device having a multilayer block insulating film to suppress gate leakage current | |
| JP5613105B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| KR20120026313A (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| JP2021535627A (ja) | 三次元メモリデバイスおよびその製作方法 | |
| JP2009170781A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20100213534A1 (en) | Nonvolatile semiconductor memory device and manufacturing method for the same | |
| JP5291984B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| US20090256192A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US7824992B2 (en) | Method of fabricating non-volatile memory device | |
| JP2004319586A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2005340853A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2010034233A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI464884B (zh) | 半導體裝置及其製造方法 | |
| JP2020047620A (ja) | 半導体装置およびその製造方法 | |
| KR20090006134A (ko) | 확장 제어 게이트 구조를 갖는 플래시 메모리 디바이스 및 그의 제조 방법 | |
| US9129995B2 (en) | Semiconductor memory device and method for manufacturing the same | |
| JP2007317801A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US9006812B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US8723245B2 (en) | Nonvolatile memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100218 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100614 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100629 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100817 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101022 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110221 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110415 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |