JP5613105B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP5613105B2
JP5613105B2 JP2011119467A JP2011119467A JP5613105B2 JP 5613105 B2 JP5613105 B2 JP 5613105B2 JP 2011119467 A JP2011119467 A JP 2011119467A JP 2011119467 A JP2011119467 A JP 2011119467A JP 5613105 B2 JP5613105 B2 JP 5613105B2
Authority
JP
Japan
Prior art keywords
insulating film
film
interface region
semiconductor memory
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011119467A
Other languages
English (en)
Other versions
JP2012248691A (ja
Inventor
健一郎 虎谷
健一郎 虎谷
田中　正幸
正幸 田中
和展 松尾
和展 松尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011119467A priority Critical patent/JP5613105B2/ja
Priority to US13/233,788 priority patent/US8525252B2/en
Publication of JP2012248691A publication Critical patent/JP2012248691A/ja
Priority to US13/962,051 priority patent/US8987804B2/en
Application granted granted Critical
Publication of JP5613105B2 publication Critical patent/JP5613105B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明の実施形態は、不揮発性半導体記憶装置及びその製造方法に関する。
近年、ＭＯＮＯＳ（metal-oxide-nitride-oxide-silicon）型不揮発性半導体記憶装置におけるセルの微細化が進行している。ＭＯＮＯＳ型不揮発性半導体記憶装置においては、書き込み時には、電荷蓄積絶縁膜からブロック絶縁膜を介したゲート電極へのリークを抑制する必要があり、また消去時には、ゲート電極から電荷蓄積絶縁膜への電子注入を抑制する必要がある。さらに、電荷保持時には、電荷蓄積絶縁膜からの蓄積電子の漏洩をトンネル絶縁膜及びブロック絶縁膜で抑制する必要がある。
しかし、セルの微細化、高集積化に伴い、メモリセルに用いられるトンネル絶縁膜やブロック絶縁膜の膜厚を薄くしていく必要があるため、書き込み/消去時、それらの繰り返し時、または電荷保持時に、所望のデバイス特性及び信頼性が得られないという問題が生じていた。
特開２０１０−３４２３４号公報
本発明が解決しようとする課題は、メモリセルにおける絶縁特性が向上する不揮発性半導体記憶装置及びその製造方法を提供することである。
実施形態に係る不揮発性半導体記憶装置は、半導体領域を持つ。前記半導体領域の表面には金属元素を含む界面領域が設けられる。前記界面領域の表面にはトンネル絶縁膜が設けられる。前記トンネル絶縁膜の表面には電荷蓄積絶縁膜が設けられる。前記電荷蓄積絶縁膜の表面にはブロック絶縁膜が設けられる。前記ブロック絶縁膜の表面には制御ゲート電極が設けられる。
第１の実施形態に係る不揮発性半導体記憶装置を示す断面図。 第１の実施形態に係る不揮発性半導体記憶装置において、金属酸化膜及びシリコン酸化膜の積層構造に電子を注入した際のリーク特性。 金属酸化膜とシリコン酸化膜の積層膜の電気容量膜厚と電流特性。 金属酸化膜を酸化アルミニウム膜とした場合におけるサイクル数とAl面密度との関係。 金属酸化膜を酸化アルミニウム膜とした場合におけるサイクル数に対する電流特性。 第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図。 第２の実施形態に係る不揮発性半導体記憶装置を示す断面図。 第３の実施形態に係る不揮発性半導体記憶装置を示す断面図。 第４の実施形態に係る不揮発性半導体記憶装置を示す断面図。 第５の実施形態に係る不揮発性半導体記憶装置の断面図。 第５の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す平面図。 第５の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す平面図。 第５の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す平面図。 第５の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す平面図。
以下、本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
図１は第１の実施形態に係る不揮発性半導体記憶装置の断面図を示しており、図１（ａ）は、第１の実施形態に係る不揮発性半導体記憶装置におけるワードライン方向に平行な断面図であり、図１（ｂ）は、第１の実施形態に係る不揮発性半導体記憶装置におけるビットライン方向に平行な断面図である。
図１に示すように、半導体基板１上には、界面領域２及びトンネル絶縁膜３が設けられている。半導体基板１上であって、ビットラインとワードラインの交差部には、電荷蓄積絶縁膜４、ブロック絶縁膜５、制御ゲート電極６からなる積層膜が順に設けられＭＯＮＯＳ構造をなしている。
図１（ａ）に示すように、半導体基板１における素子分離溝には、この積層膜を分離するように、素子分離絶縁膜７が埋め込まれる。制御ゲート電極６及び素子分離絶縁膜７上には、ワードライン方向に延伸する上部電極８が設けられる。
図１（ｂ）に示すように、トンネル絶縁膜３上には、電荷蓄積絶縁膜４、ブロック絶縁膜５、制御ゲート電極６及び上部電極８の側面に接するように層間絶縁膜９が設けられる。
以下、本実施形態に係る不揮発性半導体記憶装置について図面を用いて詳細に説明する。
半導体基板１の表面上には、界面領域２が設けられる。界面領域２には、例えば酸化アルミニウム膜、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化ランタン、酸化タングステン、又は酸化タンタルなどから選ばれる酸化膜（以下、酸化アルミニウム膜等といい、Ａとも略す。）が用いられる。特に、界面領域２に酸化アルミニウムのような非遷移金属酸化物を用いた場合に、後述するリーク電流低減の効果が大きいことを見出している。
また他にもこれらの酸化膜とシリコン酸化膜（以下、Ｏとも略す。）の積層構造が用いられてもよい。本実施形態においては、例えばシリコン酸化膜と界面領域２が下層から順に積層された構造をＡＯと表す。界面領域２には、例えば、下層から順にＡＯ、ＯＡ、ＡＯＡ、又はＡＯＮＯＡ（Ｎは、シリコン窒化膜を表す）の積層構造が用いられる。
なお、界面領域２は、低面密度の金属元素からなり、膜として形成されていないものであってもよい。このように、界面領域２が膜として形成されていなくても、金属元素を含む界面領域が設けられていることにより、本実施形態の効果を得ることができる。
なお、界面領域２に含まれる金属元素は、非遷移金属元素のみに限定されるものではなく、Hf，Zr，La，Ti又はTa等の遷移金属元素に関しても本実施形態における効果を奏することができる。界面領域２に遷移金属元素を用いる場合には、界面領域２を形成する際に、酸素欠損ができるだけ少なくなるように処理を行う必要がある。例えば、酸化時間を長くすることや酸化温度を高くするなどが必要となる。また、界面領域２の上層にシリコン酸化膜を形成する場合には、シリコン酸化膜越しに酸化雰囲気での熱処理やラジカル処理などを行い、酸素欠損を充分に少なくするための処理を行うことが必要となる。
また、界面領域２に含まれる金属元素は、上記に限定されるものではなく、異種の酸化物と絶縁膜を積層した際に、この絶縁膜がリーク電流を減少させる効果を奏する場合であれば、いかなる金属でも選択することが可能である。
後述する本実施形態における効果は、界面領域２に含まれる金属元素の面密度が、1×1012 atoms/cm2以上、かつ、1×1016 atoms/cm2以下の範囲、特に4 x 1014 atoms/cm2以上、かつ 3 x 1015 atoms/cm2以下の範囲において奏することを見出している。界面領域２の厚さは、それぞれ0.0003〜3nm、0.1〜1nmに相当する。なお、本明細書においては、極薄膜の厚さを0.0003〜3nmと定義することとする。
界面領域２の表面上には、トンネル絶縁膜３が設けられる。トンネル絶縁膜３には、例えばシリコン酸化膜が用いられる。また、トンネル絶縁膜３には、シリコン酸窒化膜を用いてもよい。他にもシリコン酸化膜とシリコン窒化膜の多層構造をトンネル絶縁膜３としてもよい。トンネル絶縁膜３の膜厚は2nm〜10nm程度である。極薄膜の界面領域２を電子の注入側に形成することで、リーク特性の改善が可能になる。
トンネル絶縁膜３上には電荷蓄積絶縁膜４が設けられる。電荷蓄積絶縁膜４には、例えば膜厚が0.5nm〜20nm程度のシリコン窒化膜が用いられる。なお、電荷蓄積絶縁膜４としてシリコン窒化膜以外のものを用いてもよい。
電荷蓄積絶縁膜４上に、ブロック絶縁膜５が設けられる。ブロック絶縁膜５には、例えば、シリコン酸化膜が用いられる。ブロック絶縁膜５の膜厚は、例えば1nm〜20nm程度である。なお、ブロック絶縁膜５として、シリコン酸化膜以外に、シリコン酸窒化膜、シリコン窒化膜とシリコン酸化膜の積層構造を用いた場合にも本実施形態の効果は同様に得ることができる。
ブロック絶縁膜５上には、制御ゲート電極６が設けられる。制御ゲート電極６には、例えば不純物を添加したシリコン膜が用いられるが、他にも金属膜、又はシリサイド膜でもよい。
素子分離絶縁膜７は、半導体基板１に設けられた素子分離溝に埋め込まれる。素子分離絶縁膜７の上面は、例えば制御ゲート電極６の上面と略同じである。素子分離絶縁膜７には、例えばシリコン酸化膜が用いられる。
制御ゲート電極６及び素子分離絶縁膜７上に、上部電極８が設けられる。上部電極８には、例えば不純物を添加した半導体基板１が用いられ、他にもTaN, W等の金属膜、若しくはCoSi, NiSi等のシリサイド膜、又はこれらの積層膜が用いられる。
トンネル絶縁膜３上に、ワードライン方向に延伸し、トンネル絶縁膜３、電荷蓄積絶縁膜４、及びブロック絶縁膜５からなるメモリセルを分離する層間絶縁膜９が埋め込まれる。
図２は、第１の実施形態に係る不揮発性半導体記憶装置において、トンネル絶縁膜３として用いられるシリコン酸化膜、並びに界面領域２及びシリコン酸化膜の積層構造、からなる２種類の絶縁膜に電子を注入した際の電流特性を示す。これらの絶縁膜は、シリコン基板及びゲート電極の間に形成されているMIS（Metal-Insulator-Semiconductor）構造のサンプルである。なお、この構造の界面領域２には、酸化アルミニウム膜が用いられている。図２の横軸は絶縁膜に印加する電界を表し、縦軸は、電流密度を表す。図２は、ゲート電極に正電圧を印加した場合を示しており、シリコン基板側から電子を注入した場合を示す。図２のように、ゲート電極に正電圧の印加した場合、すなわちシリコン酸化膜に対して界面領域２側から電子を注入した場合において、界面領域２を設けない場合と比べてリーク電流を減少させることができる。これにより、読み込み時におけるトンネル絶縁膜３を介したリーク電流を減少させることができる。そのため、誤書き込みに対する耐性を向上させることができる。また、トンネル絶縁膜３を薄膜化しても、リーク電流が大幅に増加することはないため、トンネル絶縁膜３を薄膜化することができる。これにより、不揮発性半導体記憶装置の動作速度を向上させることができる。
第１の実施形態に係る不揮発性半導体記憶装置における絶縁膜の電気容量膜厚とリーク電流との関係について図を用いて以下に説明する。図３に、界面領域２及びトンネル絶縁膜３に相当するシリコン酸化膜の積層膜についての電気容量膜厚と電流特性を示す。図３の横軸は、ＣＶ特性から見積もられた電気容量膜厚を表し、縦軸は電流密度を表す。図３のように、同一の電界で比較して、電子の注入方向に極薄膜の金属酸化膜を形成すること、つまり絶縁膜構造をシリコン酸化膜単層からシリコン酸化膜及び界面領域２の積層構造にすることにより、リーク電流を減少させることができる。また、界面領域２と逆の方向から電子を注入する場合には、リーク電流の増大などは起きないことを確認している。
図４に、界面領域２を酸化アルミニウム膜とした場合におけるサイクル数とAl面密度との関係を示す。Al面密度は、弗酸により酸化アルミニウムを溶かし、ＩＣＰ質量分析法(Inductively Coupled Plasma Mass Spectrometry :ＩＣＰ−ＭＳ)によりAl原子を測定することにより決定する。図５は、界面領域２を酸化アルミニウム膜とした場合におけるサイクル数とリーク電流との関係を示す。ここで、酸化アルミニウム膜のサイクル数とは、酸化アルミニウム膜をＡＬＤ（Atomic Layer Deposition）法により成膜する際に、基板表面に原料である反応物を化学吸着させ、過剰な反応物及び副生成物を排気する一連の動作を１サイクルとして定義したものである。図４より、酸化アルミニウムのサイクル数とAl面密度との関係は以下の式（１）のようになる。但し、Ｘは酸化アルミニウムのサイクル数であり、ＹはAl面密度を表す。
Ｙ＝3×1014 ×Ｘ＋1×1014 ・・・（１）
酸化アルミニウム膜を１サイクル成膜したとき、酸化アルミニウム膜の膜厚は0.1nm程度と想定され、式（１）によりAl面密度は4×1014 atoms/cm2程度である。酸化アルミニウム膜の１０サイクル成膜したとき、酸化アルミニウム膜の膜厚は1nm程度と想定され、式（１）によりAl面密度は3×1015 atoms/cm2程度である。
図５のように、酸化アルミニウム膜が存在しない、すなわち金属酸化膜サイクル数が０である場合と比較して、酸化アルミニウム膜がシリコン酸化膜との間に存在することにより、リーク電流が１桁程度減少する。酸化アルミニウム膜のサイクル数が１以上においては、酸化アルミニウム膜の膜厚が増加するにつれて、リーク電流が増加し、酸化アルミニウム膜のサイクル数が１０程度で酸化アルミニウム膜がない場合と同程度のリーク電流値を示す。
Al面密度は、上記方法における吸着条件の変更や、また上記方法以外を用いることでより広範囲に制御することが可能である。例えば、所望の金属を薬液中に溶かして塗布することによる方法や、金属を含む液体を噴霧すること等によってもAlの吸着密度の広範囲にわたる制御が可能である。これらの方法を用いた詳細な検討結果より、本実施形態における効果は、Al面密度にして、1×1012 atoms/cm2から得られることを見出している。また、1×1016 atoms/cm2でその効果が酸化アルミニウム膜を形成しない場合とほぼ同等になることを見出している。
第１の実施形態に係る不揮発性半導体記憶装置によれば、半導体基板１とトンネル絶縁膜３との間に界面領域２が設けられている。これにより、読み込み時における電荷蓄積絶縁膜４からトンネル絶縁膜３を介したリーク電流を減少させることができる。
また、界面領域２に金属酸化膜を形成すると、書き込み/消去時のストレスによる劣化が少ないトンネル絶縁膜３を形成できる。これは、金属酸化膜がトンネル絶縁膜３の界面に形成されることで、ストレス印加による電荷トラップ等の欠陥の生成が抑制されていることを示している。
なお、半導体基板１とトンネル絶縁膜３の間の界面以外、例えばトンネル絶縁膜３と電荷蓄積絶縁膜４との間又は電荷蓄積絶縁膜４とブロック絶縁膜５との間の界面に金属酸化膜を形成した場合においても、それぞれの界面において本実施形態の効果を奏することができる。
なお、半導体基板１と、トンネル絶縁膜２との間の界面に、シリコン窒化膜（図示なし）が形成される場合がある。これは、高電界時におけるリーク電流の抑制や、製造時の処理においてトンネル絶縁膜３の表面における劣化の抑制を目的とするものである。この際には、金属元素が含まれる界面領域２には、このシリコン窒化膜とトンネル絶縁膜２との界面に形成するようにしてもよい。これにより、このシリコン窒化膜の上記機能を持たせながら、本実施形態の効果を奏することができる。
第１の実施形態に係る不揮発性半導体記憶装置の製造方法について以下説明する。
図６は、第１の実施形態に係る不揮発性半導体記憶装置の製造方法を示すワードラインに平行な断面図である。
通常の方法により、半導体基板１において、メモリセルを形成する部分となる活性領域を絶縁する素子分離領域を形成し、イオン注入により半導体基板１に拡散層を形成する。
図６（a）に示すように、半導体基板１表面上に界面領域２として酸化アルミニウム膜を形成する。なお、界面領域２には、金属元素が含まれていれば、酸化アルミニウム膜のような膜として形成されなくてもよい。
酸化アルミニウム膜は、例えばＡＬＤ（Atomic Layer Deposition）法により成膜する。トリメチルアルミニウムとO2、O3、H2O等の酸化剤を炉内に導入し、３００℃程度で反応させることにより形成する。その他の方法として、減圧ＣＶＤ（Chemical Vapor Deposition）法、PVD(Physical Vapor Deposition)法、スパッター法、ＭＢＥ（Molecular Beam Epitaxial）法、塗布法、又は噴霧法などにより形成してもよい。形成された界面領域２は、高密度化するためにアニールを行ってもよく、酸素欠損を補償するために酸化処理を行ってもよい。
界面領域２は、Al面密度にして1×1012 atoms/cm2以上、かつ、1×1016 atoms/cm2以下の範囲において形成する。したがって、界面領域２は、厚さに換算して0.0003〜3nm程度の範囲で形成する。ＡＬＤ法によれば1×1014 atoms/cm2程度での制御性良く形成することができる。界面領域２は、好ましくは、4×1014 atoms/cm2以上、かつ、3×1015 atoms/cm2以下の範囲、厚さに換算して0.1〜1nmの範囲において形成する。
次に、界面領域２表面上にトンネル絶縁膜３として、例えばシリコン酸化膜を形成する。トンネル絶縁膜３は、例えばＣＶＤ法やＡＬＤ（Atomic Layer Deposition）法により形成する。
次に、トンネル絶縁膜３表面上に、電荷蓄積絶縁膜４として、例えばシリコン窒化膜を形成する。電荷蓄積絶縁膜４は、例えば減圧ＣＶＤ法により、ジクロロシランとアンモニアを８００℃程度で反応させることにより形成する。
次に、電荷蓄積絶縁膜４上に、ブロック絶縁膜５として、例えばシリコン酸化膜を形成する。ブロック絶縁膜５は、減圧ＣＶＤ法により、ジクロロシランと亜酸化窒素を８００℃程度で反応させて形成する。
次に、ブロック絶縁膜５上に、制御ゲート電極６として不純物を添加したシリコン膜を形成する。制御ゲート電極６は、例えば減圧ＣＶＤ法により、シランとホスフィンを５００℃程度において反応させることにより形成する。
次に、制御ゲート電極６上にハードマスク及びフォトレジスト膜等のマスク材を形成し、通常の露光工程及び加工工程によりマスク材を加工する。その後、マスク材をマスクとして、図６（ｂ）に示すように、制御ゲート電極６、ブロック絶縁膜５、電荷蓄積絶縁膜４、トンネル絶縁膜３、界面領域２、及び半導体基板１の上部を加工し、素子分離溝を形成する。
次に、図６（ｃ）に示すように、素子分離溝に、素子分離絶縁膜７として、例えばシリコン酸化膜を形成する。その後、ＣＭＰ（Chemical Mechanical Polishing）処理により、素子分離絶縁膜７を研磨し、制御ゲート電極６を露出させる。
次に、図６（ｄ）に示すように、制御ゲート電極６及び素子分離絶縁膜７上に上部電極８として、例えば不純物を添加したシリコン膜を形成する。
次に、ＲＩＥ（Reactive Ion Etching）によりワードライン方向に平行に上部電極８、制御ゲート電極６、ブロック絶縁膜５、及び電荷蓄積絶縁膜４の加工を行い、トンネル絶縁膜３を露出させ、素子分離溝を形成する。その後、素子分離溝に層間絶縁膜９として、例えばシリコン酸化膜を形成し、ＣＭＰ処理により研磨する。以上により、図１のように不揮発性半導体記憶装置を形成する。
以上のように、本発明の第１の実施形態によれば、半導体基板１とトンネル絶縁膜３との間に界面領域２が設けられている。これにより、読み込み時におけるトンネル絶縁膜３を介したリーク電流を減少させることができ、誤書き込みによる素子性能の劣化を抑制することができる。
さらに、トンネル絶縁膜３を薄膜化しても、リーク電流が大幅に増加することはないため、トンネル絶縁膜３を薄膜化することができる。これにより、不揮発性半導体記憶装置全体の動作速度を向上させることができる。
また、界面領域２に金属酸化膜を形成すると、書き込み/消去時のストレスによる劣化が少ないトンネル絶縁膜３を形成できる。これは、金属酸化膜がトンネル絶縁膜３の界面に形成されることで、ストレス印加による電荷トラップ等の欠陥の生成が抑制されていることを示している。
さらに、界面領域２に金属酸化膜を形成することにより、書き込み/消去時のストレスによるトンネル絶縁膜３の劣化が少なくて済む。この劣化が少ないため、ストレスによるトンネル絶縁膜３中の欠陥生成などが無く、ストレス後の電荷保持特性も改善できる。
さらに、前述した効果は、半導体基板１とトンネル絶縁膜３の間の界面以外、例えばトンネル絶縁膜３と電荷蓄積絶縁膜４との間、電荷蓄積絶縁膜４とブロック絶縁膜５との間又はブロック絶縁膜５と制御ゲート電極６との間の界面に界面領域２を形成した場合においても、それぞれの界面においても得ることができる。
（第２の実施形態）
本発明の第２の実施形態による不揮発性半導体記憶装置について図７を用いて説明する。図７（ａ）は、第２の実施形態に係る不揮発性半導体記憶装置におけるワードライン方向に平行な断面図であり、図７（ｂ）は、第２の実施形態に係る不揮発性半導体記憶装置におけるビットライン方向に平行な断面図である。この第２の実施形態の構成について図１の第１の実施形態の不揮発性半導体記憶装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。この第２の実施形態が、第１の実施形態と異なる点は、界面領域２が半導体基板１とトンネル絶縁膜３の間に設けられている代わりに、トンネル絶縁膜３と電荷蓄積絶縁膜４との間に設けられている点である。
第２の実施形態に係る不揮発性半導体記憶装置における絶縁膜の電気容量膜厚とリーク電流との関係について説明する。第１の実施形態と同様に、図３に示すように、同一の電界で比較して、絶縁膜構造をシリコン酸化膜単層からシリコン酸化膜及び界面領域２の積層構造にすることにより、リーク電流を減少させることができる。
界面領域２がトンネル絶縁膜３と電荷蓄積絶縁膜４との間の設けられていることにより、電荷蓄積絶縁膜４からトンネル絶縁膜３を介して流れるトンネル電流が減少し、電荷蓄積絶縁膜４からのリーク電流が減少する。したがって、本実施形態に係る不揮発性半導体記憶装置のリテンション特性を向上させることができる。
さらに、界面領域２に金属酸化膜を形成することにより、書き込み/消去時のストレスによるトンネル絶縁膜３の劣化が少なくて済む。この劣化が少ないため、ストレスによるトンネル絶縁膜３中の欠陥生成などが無く、ストレス後の電荷保持特性も改善できる。
さらに、前述した効果は、トンネル絶縁膜３と電荷蓄積絶縁膜４との間の界面以外、例えば半導体基板１とトンネル絶縁膜３との間、電荷蓄積絶縁膜４とブロック絶縁膜５との間又はブロック絶縁膜５と制御ゲート電極６との間の界面に界面領域２を形成した場合においても、それぞれの界面においても得ることができる。
（第３の実施形態）
本発明の第３の実施形態による不揮発性半導体記憶装置について図８を用いて説明する。図８（ａ）は、第３の実施形態に係る不揮発性半導体記憶装置におけるワードライン方向に平行な断面図であり、図８（ｂ）は、第３の実施形態に係る不揮発性半導体記憶装置におけるビットライン方向に平行な断面図である。
この第３の実施形態の構成について図１の第１の実施形態の不揮発性半導体記憶装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。この第３の実施形態が、第１の実施形態と異なる点は、界面領域２が半導体基板１とトンネル絶縁膜３の間に設けられている代わりに、電荷蓄積絶縁膜４とブロック絶縁膜５との間に設けられている点である。
第３の実施形態に係る不揮発性半導体記憶装置における絶縁膜の電気容量膜厚とリーク電流との関係について説明する。界面領域２及びブロック絶縁膜５に相当するシリコン酸化膜の積層膜についての電気容量膜厚と電流特性を示す。第１の実施形態と同様に、図３に示すように、同一の電界で比較して、絶縁膜構造をシリコン酸化膜単層からシリコン酸化膜及び界面領域２の積層構造にすることにより、リーク電流を減少させることができる。
界面領域２が電荷蓄積絶縁膜４とブロック絶縁膜５との間の設けられていることにより、電荷蓄積絶縁膜４からブロック絶縁膜５を介したリーク電流が減少させることができる。そのため、書き込み時に印加する電圧に対しても電荷蓄積絶縁膜４からブロック絶縁膜５へのリーク電流が減少し、上部電極８への電荷の漏れを防ぐことができ、書き込み速度を向上させることができる。
さらに、同一の電界を印加する場合において、リーク電流を減少することができるため、ブロック絶縁膜５を薄膜化することができ、素子を高速化することができる。
さらに、電荷蓄積絶縁膜４からの蓄積電荷の漏洩を抑制できるため、本実施形態に係る不揮発性半導体記憶装置の電荷保持特性を改善することができる。
さらに、界面領域２に金属酸化膜を形成することにより、書き込み/消去時のストレスによるブロック絶縁膜５の劣化が少なくて済む。この劣化が少ないため、ストレスによるブロック絶縁膜５中の欠陥生成などが無く、ストレス後の電荷保持特性も改善できる。
さらに、前述した効果は、電荷蓄積絶縁膜４とブロック絶縁膜５との間の界面以外、例えば半導体基板１とトンネル絶縁膜３との間、トンネル絶縁膜３と電荷蓄積絶縁膜４との間、又はブロック絶縁膜５と制御ゲート電極６との間の界面に界面領域２を形成した場合においても、それぞれの界面においても得ることができる。
（第４の実施形態）
本発明の第４の実施形態による不揮発性半導体記憶装置について図９を用いて説明する。図９（ａ）は、第４の実施形態に係る不揮発性半導体記憶装置におけるワードライン方向に平行な断面図であり、図９（ｂ）は、第４の実施形態に係る不揮発性半導体記憶装置におけるビットライン方向に平行な断面図である。
この第４の実施形態の構成について図１の第１の実施形態の不揮発性半導体記憶装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。この第４の実施形態が、第１の実施形態と異なる点は、界面領域２が半導体基板１とトンネル絶縁膜３の間に設けられている代わりに、ブロック絶縁膜５と制御ゲート電極６との間に設けられている点である。
第４の実施形態に係る不揮発性半導体記憶装置における絶縁膜の電気容量膜厚とリーク電流との関係について説明する。界面領域２及びブロック絶縁膜５に相当するシリコン酸化膜の積層膜についての電気容量膜厚と電流特性を示す。第１の実施形態と同様に、図３に示すように、同一の電界で比較して、絶縁膜構造をシリコン酸化膜単層からシリコン酸化膜及び界面領域２の積層構造にすることにより、リーク電流を減少させることができる。
界面領域２がブロック絶縁膜５と制御ゲート電極６との間に設けられていることから、消去時に印加する電圧に対しても消去時におけるブロック絶縁膜５の絶縁特性を向上させることができる。これにより、消去時に上部電極８から電荷蓄積絶縁膜４への電荷注入を抑制できるため、消去速度を向上させることができる。さらに、一定の電界を印加する場合において、リーク電流を減少することができるため、ブロック絶縁膜５を薄膜化することができ、素子を高速化することができる。
なお、ブロック絶縁膜５と、制御ゲート電極６との間の界面に、シリコン窒化膜（図示なし）が形成される場合がある。これは、高電界時におけるリーク電流の抑制や、製造時の処理においてトンネル絶縁膜３の表面における劣化の抑制を目的とするものである。この際には、金属元素が含まれる界面領域２には、このシリコン窒化膜とトンネル絶縁膜３との界面に形成するようにしてもよい。これにより、このシリコン窒化膜の上記機能を持たせながら、本実施形態の効果を奏することができる。
さらに、界面領域２に金属酸化膜を形成することにより、書き込み/消去時のストレスによるブロック絶縁膜５の劣化が少なくて済む。この劣化が少ないため、ストレスによるブロック絶縁膜５中の欠陥生成などが無く、ストレス後の電荷保持特性も改善できる。
さらに、前述した効果は、ブロック絶縁膜５と制御ゲート電極６との間の界面以外、例えば半導体基板１とトンネル絶縁膜３との間、トンネル絶縁膜３と電荷蓄積絶縁膜４との間、又は電荷蓄積絶縁膜４とブロック絶縁膜５との間の界面に界面領域２を形成した場合においても、それぞれの界面においても得ることができる。
（第５の実施形態）
本発明の第５の実施形態による不揮発性半導体記憶装置について図を用いて以下説明する。この第５の実施形態の構成について図１の第１の実施形態の不揮発性半導体記憶装置の構成と同一部分は同一符号で示し、その詳細な説明を省略する。図１０は、第５の実施形態に係る不揮発性半導体記憶装置の断面図であり、図１１乃至図１４は、第５の実施形態に係る不揮発性半導体記憶装置のメモリセルを示す平面図である。
第５の実施形態に係る不揮発性半導体記憶装置は、図１０のように、縦型トランジスタからなる三次元不揮発性半導体記憶装置である。半導体基板１上に、バックゲート絶縁膜１０及びバックゲート導電膜１１が設けられている。バックゲート導電膜１０上には、絶縁膜１２及び電極膜１３が交互に積層されている。絶縁膜１２には、例えばシリコン酸化膜が用いられ、電極膜１３には、例えばポリシリコンが用いられる。電極膜１３は、後述するメモリセルの制御ゲート電極として用いられ、絶縁膜１２は、電極膜１３の層間を絶縁する働きを持つ。なお、図１０には、絶縁膜１２及び電極膜１３をそれぞれ４層ずつ積層した構造としているが、積層数はこれに限らない。電極膜１３を分断するように、分離絶縁膜１５が設けられる。
図１１のように、メモリセル部には、シリコン基板上方に、シリコン基板と実質的に垂直方向に絶縁膜１２及び電極膜１３を貫通する半導体領域としてのシリコンピラー１４が設けられる。シリコンピラー１４の表面に接するように界面領域２として例えば酸化アルミニウム膜が設けられる。界面領域２に含まれる金属元素の面密度は、1×1012 atoms/cm2以上、かつ、1×1016 atoms/cm2以下の範囲、特に4 x 1014 atoms/cm2以上、かつ 3 x 1015 atoms/cm2以下の範囲であることが好ましい。界面領域２の厚さは、それぞれ0.0003〜3nm、0.1〜1nmに相当する。
界面領域２の表面に接するようにトンネル絶縁膜３として例えばシリコン酸化膜が設けられる。トンネル絶縁膜３の表面に接するように電荷蓄積絶縁膜４として例えばシリコン窒化膜が設けられる。電荷蓄積絶縁膜４の表面に接するようにブロック絶縁膜５として例えばシリコン酸化膜が設けられる。ブロック絶縁膜５の表面に接するように電極膜１３として例えば不純物を添加したシリコン膜が設けられる。絶縁膜１２と電極膜１３中には、分離絶縁膜１５として、例えばシリコン酸化膜が設けられる。以上により、シリコンピラー１４を取り囲むように、トンネル絶縁膜３、電荷蓄積絶縁膜４、ブロック絶縁膜５及び電極膜１３からなる積層膜が順に設けられＭＯＮＯＳ構造をなしている。
界面領域２は、シリコンピラー１４、トンネル絶縁膜３、電荷蓄積絶縁膜４、ブロック絶縁膜５、及び電極膜１３の少なくとも１つの界面に金属元素を含んでいればよい。
界面領域２は、シリコンピラー１４とトンネル絶縁膜３との間に設けられる代わりに、図１２のようにトンネル絶縁膜３と電荷蓄積絶縁膜４との間、図１３のように電荷蓄積絶縁膜４とブロック絶縁膜５との間、図１４のようにブロック絶縁膜５と電極膜１３との間に設けられてもよい。この場合においても、界面領域２が形成されることにより、本実施形態の効果を奏することができる。
本実施形態に係る不揮発性半導体記憶装置の製造方法を以下説明する。
まず、半導体基板１上に、バックゲート絶縁膜１０、バックゲート導電膜１１を形成し、バックゲート導電膜１０上に、絶縁膜１２及び電極膜１３が交互に積層する。
その後、メモリセル部が設けられるホール（図示なし）を形成するため、絶縁膜１２及び電極膜１３をエッチングする。
次に、エッチングにより形成されたホールの内面上にブロック絶縁膜５を形成する。ブロック絶縁膜５は、減圧ＣＶＤ法により、ジクロロシランと亜酸化窒素を８００℃程度で反応させて、例えば膜厚2nm〜20nm形成する。
次いで、ブロック絶縁膜５の内面上に電荷蓄積絶縁膜４として、例えばシリコン窒化膜を形成する。電荷蓄積絶縁膜４は、例えば減圧ＣＶＤ法により、ジクロロシランとアンモニアを８００℃程度で反応させることにより、例えば膜厚0.5nm〜15nm形成する。
次いで、電荷蓄積絶縁膜４の内面上にトンネル絶縁膜３として、例えばシリコン酸化膜を形成する。トンネル絶縁膜３は、例えばＣＶＤ法やＡＬＤ法により、例えば膜厚0.5nm〜15nm形成する。
次いで、トンネル絶縁膜３の表面上に界面領域２を形成する。界面領域２は、例えば酸化アルミニウム膜であり、他にもアルミニウム等の金属元素が含まれていれば膜として形成されていなくてもよい。
界面領域２には、例えば酸化アルミニウム膜、酸化マグネシウム、酸化カルシウム、酸化ストロンチウム、酸化ランタン、酸化タングステン、又は酸化タンタルなどから選ばれる酸化膜（以下、酸化アルミニウム膜等といい、Ａとも略す。）が用いられる。また他にもこれらの酸化膜とシリコン酸化膜（以下、Ｏとも略す。）の積層構造が用いられる。界面領域２は、例えば上記金属原子を含む金属酸化膜である。また、界面領域２は、低面密度の金属元素からなり、膜として形成されていないものであってもよい。このように、界面領域２が、膜として形成されていなくても、金属元素を含む界面領域が設けられていることにより、本実施形態の効果を得ることができる。
なお、界面領域２に含まれる金属元素は、非遷移金属元素のみに限定されるものではなく、Hf，Zr，La，Ti又はTa等の遷移金属元素に関しても本実施形態における効果を奏することができる。界面領域２に遷移金属元素を用いる場合には、界面領域２を形成する際に、酸素欠損ができるだけ少なくなるように処理を行う必要がある。例えば、酸化時間を長くすることや酸化温度を高くするなどが必要となる。また、界面領域２の上層にシリコン酸化膜を形成する場合には、シリコン酸化膜越しに酸化雰囲気での熱処理やラジカル処理などを行い、酸素欠損を充分に少なくするための処理を行うことが必要となる。
また、界面領域２に含まれる金属元素は、上記に限定されるものではなく、異種の酸化物と絶縁膜を積層した際に、この絶縁膜がリーク電流を減少させる効果を奏する場合であれば、いかなる金属でも選択することが可能である。
界面領域２は、例えばＡＬＤ法により成膜する。トリメチルアルミニウムとO2、O3、H2O等の酸化剤を炉内に導入し、３００℃程度で反応させることにより形成する。その他の方法として、減圧ＣＶＤ法、ＰＶＤ法、スパッター法、ＭＢＥ法、塗布法、や噴霧法などにより形成しても良い。形成された界面領域２は、高密度化するためにアニールを行ってもよく、酸素欠損を補償するために酸化処理を行ってもよい。
界面領域２は、Al面密度にして1×1012 atoms/cm2以上、かつ、1×1016 atoms/cm2以下の範囲において形成する。したがって、界面領域２は、厚さに換算して0.0003〜3nm程度の範囲で形成する。ＡＬＤ法によれば1×1014 atoms/cm2程度での制御性良く形成することができる。界面領域２は、好ましくは、4×1014 atoms/cm2以上、かつ、3×1015 atoms/cm2以下の範囲、厚さに換算して0.1〜1nmの範囲において形成する。ＡＬＤ法によれば、金属元素の面密度が1×1014 atoms/cm2程度において、制御性良く形成することができる。
その後、界面領域２の内面上にシリコンピラー１４としてシリコン層を形成する。
なお、シリコンピラー１４と、トンネル絶縁膜３との間の界面に、シリコン窒化膜（図示なし）が形成される場合がある。これは、高電界時におけるリーク電流の抑制や、製造時の処理においてトンネル絶縁膜３の表面における劣化の抑制を目的とするものである。この際には、金属元素が含まれる界面領域２には、このシリコン窒化膜とトンネル絶縁膜３との界面に形成するようにしてもよい。これにより、このシリコン窒化膜の上記機能を持たせながら、本実施形態の効果を奏することができる。
なお、トンネル絶縁膜３、電荷蓄積絶縁膜４、ブロック絶縁膜５は単層の場合について述べたが、シリコン酸化膜やシリコン窒化膜、シリコン酸窒化膜、もしくは金属酸化膜もしくはそれらの積層膜でも良い。
チャネルとなるシリコンピラー１４とトンネル絶縁膜３との界面に界面領域２を形成した場合には、読み込み時のリーク電流を減少させることができる。同一電界としたときのリーク電流を減少させることができるため、トンネル絶縁膜の薄膜化が可能となり、書き込み/消去特性の改善、素子の高性能化が可能となる。
トンネル絶縁膜３と電荷蓄積絶縁膜４との界面に界面領域２を形成する場合には、電荷蓄積絶縁膜４からの電子の漏洩を抑制することができるため、素子の電荷保持特性を改善できる。
電荷蓄積絶縁膜４とブロック絶縁膜５との界面に界面領域２を形成する場合には、電荷蓄積絶縁膜４からの電子の漏洩を抑制することができるため、素子の電荷保持特性を改善でき、また書き込み時の電荷蓄積絶縁膜４からの蓄積電荷の漏洩を抑制できるため、書き込み特性の改善が可能になる。
ブロック絶縁膜５と電極膜１３との界面に界面領域２を形成する場合には、消去時の制御電極からの電子注入を抑制することができるため、消去特性の改善が可能になる。
また、界面領域２に金属酸化膜を形成すると、界面領域２に隣接するトンネル絶縁膜３やブロック絶縁膜５について、書き込み/消去時のストレスによる劣化が少ない絶縁膜を形成できる。これは、金属酸化膜が界面に形成されることで、ストレス印加による電荷トラップ等の欠陥の生成が抑制されていることを示している。
本実施形態では、メモリセル部の形成に関して、メモリーホール内面からブロック絶縁膜５、電荷蓄積絶縁膜４、トンネル絶縁膜３、及びシリコンピラー１４を順に形成するように述べたが、シリコンピラー１４、トンネル絶縁膜３、電荷蓄積絶縁膜４、及びブロック絶縁膜５を順に形成して場合においても、本実施形態の効果を同様に得ることができる。
また、本実施形態では、チャネルであるシリコンピラー１４が半導体基板１に対して垂直方向に形成される三次元不揮発性半導体記憶装置に関して述べたが、それのみに限定されるものではない。チャネルが半導体基板１に対して水平方向に形成された三次元不揮発性半導体記憶装置において、メモリセル部に対して、ブロック絶縁膜５から順に形成する場合とチャネルから順に形成する場合の両方の組み合わせから形成される変形された三次元不揮発性半導体に関しても本実施形態の効果を得ることができる。
なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他のさまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…半導体基板
２…界面領域
３…トンネル絶縁膜
４…電荷蓄積絶縁膜
５…ブロック絶縁膜
６…制御ゲート電極
７…素子分離絶縁膜
８…上部電極
９…層間絶縁膜
１０…バックゲート絶縁膜
１１…バックゲート電極
１２…絶縁膜
１３…電極膜
１４…シリコンピラー
１５…分離絶縁膜

Claims (4)

  1. 半導体領域と、
    前記半導体領域の表面に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面に設けられた電荷蓄積膜と、
    前記電荷蓄積膜の表面に設けられ、面密度が1.0 x 1012 atoms/cm2以上、かつ1.5 x 10 15 atoms/cm2以下である金属元素を含む酸化膜と、
    前記酸化膜の表面に設けられた、シリコン酸化膜、または、シリコン酸窒化膜を含む絶縁膜と、
    前記絶縁膜の表面に設けられた制御ゲート電極と、
    を備えた不揮発性半導体記憶装置。
  2. 半導体領域と、
    前記半導体領域の表面に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面に設けられた電荷蓄積膜と、
    前記電荷蓄積膜の表面に設けられ、シリコン酸化膜、または、シリコン酸窒化膜を含む絶縁膜と、
    前記絶縁膜の表面に設けられ、面密度が1.0 x 1012 atoms/cm2以上、かつ1.5 x 10 15 atoms/cm2以下である金属元素を含む酸化膜と、
    前記酸化膜の表面に設けられた制御ゲート電極と、
    を備えた不揮発性半導体記憶装置。
  3. 半導体基板上に交互に積層した絶縁膜及び電極膜と、
    前記絶縁膜及び前記電極膜を貫通するシリコンピラーと、
    前記シリコンピラーの表面上に設けられたトンネル絶縁膜と、
    前記トンネル絶縁膜の表面上に設けられた電荷蓄積膜と、
    前記電荷蓄積膜の表面上に設けられ、シリコン酸化膜、または、シリコン酸窒化膜を含む絶縁膜と、
    を備え、
    前記シリコンピラーと前記トンネル絶縁膜、前記電荷蓄積膜と前記絶縁膜、及び、前記絶縁膜と前記電極膜の少なくとも１つの界面に面密度が1.0 x 10 12 atoms/cm 2 以上、かつ1.5 x 10 15 atoms/cm 2 以下である金属元素を含む酸化膜が設けられた不揮発性半導体記憶装置。
  4. 前記界面領域は、アルミニウム、マグネシウム、ストロンチウム、カルシウム、ランタン、タングステン、又はタンタルから選ばれる金属元素を含むことを特徴とする請求項１乃至請求項３のいずれか１項に記載の不揮発性半導体記憶装置。
JP2011119467A 2011-05-27 2011-05-27 不揮発性半導体記憶装置及びその製造方法 Active JP5613105B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011119467A JP5613105B2 (ja) 2011-05-27 2011-05-27 不揮発性半導体記憶装置及びその製造方法
US13/233,788 US8525252B2 (en) 2011-05-27 2011-09-15 Nonvolatile semiconductor memory device and method of fabricating the same
US13/962,051 US8987804B2 (en) 2011-05-27 2013-08-08 Nonvolatile semiconductor memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011119467A JP5613105B2 (ja) 2011-05-27 2011-05-27 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2012248691A JP2012248691A (ja) 2012-12-13
JP5613105B2 true JP5613105B2 (ja) 2014-10-22

Family

ID=47218659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011119467A Active JP5613105B2 (ja) 2011-05-27 2011-05-27 不揮発性半導体記憶装置及びその製造方法

Country Status (2)

Country Link
US (2) US8525252B2 (ja)
JP (1) JP5613105B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130077450A (ko) * 2011-12-29 2013-07-09 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 제조 방법
KR102078072B1 (ko) 2013-06-26 2020-04-07 인텔 코포레이션 리세스되지 않은 필드 절연체 및 그 필드 절연체 위의 더 얇은 전극들을 갖는 트라이게이트 트랜지스터 구조
US9716225B2 (en) 2014-09-03 2017-07-25 Micron Technology, Inc. Memory cells including dielectric materials, memory devices including the memory cells, and methods of forming same
US10446572B2 (en) 2017-08-11 2019-10-15 Micron Technology, Inc. Void formation for charge trap structures
US10453855B2 (en) 2017-08-11 2019-10-22 Micron Technology, Inc. Void formation in charge trap structures
US10164009B1 (en) 2017-08-11 2018-12-25 Micron Technology, Inc. Memory device including voids between control gates
US10680006B2 (en) * 2017-08-11 2020-06-09 Micron Technology, Inc. Charge trap structure with barrier to blocking region
JP2022541193A (ja) * 2019-07-19 2022-09-22 インテグリス・インコーポレーテッド 熱履歴が低減された三次元ｎａｎｄメモリ

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4923318B2 (ja) * 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6541280B2 (en) * 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
JP2002314072A (ja) * 2001-04-19 2002-10-25 Nec Corp 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置
US7612403B2 (en) * 2005-05-17 2009-11-03 Micron Technology, Inc. Low power non-volatile memory and gate stack
JP2007088301A (ja) * 2005-09-22 2007-04-05 Toshiba Corp 半導体装置および半導体装置の製造方法
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices
JP4374037B2 (ja) * 2007-03-28 2009-12-02 株式会社東芝 不揮発性半導体メモリ及びその製造方法
US8008707B2 (en) 2007-12-14 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP2009170781A (ja) 2008-01-18 2009-07-30 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP5112201B2 (ja) * 2008-07-11 2013-01-09 株式会社東芝 不揮発性半導体記憶装置
JP4675990B2 (ja) * 2008-07-16 2011-04-27 東京エレクトロン株式会社 メモリ装置
JP2010034234A (ja) 2008-07-28 2010-02-12 Toshiba Corp 半導体装置
JP5279403B2 (ja) * 2008-08-18 2013-09-04 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2010118530A (ja) * 2008-11-13 2010-05-27 Toshiba Corp 不揮発性半導体記憶装置
JP5489449B2 (ja) * 2008-12-10 2014-05-14 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP5443789B2 (ja) * 2009-03-09 2014-03-19 株式会社東芝 半導体装置
JP2010219409A (ja) * 2009-03-18 2010-09-30 Toshiba Corp 不揮発性半導体記憶装置
KR20120054660A (ko) * 2009-11-04 2012-05-30 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치
US8193054B2 (en) * 2010-06-30 2012-06-05 SanDisk Technologies, Inc. Ultrahigh density vertical NAND memory device and method of making thereof

Also Published As

Publication number Publication date
US8525252B2 (en) 2013-09-03
US20130320426A1 (en) 2013-12-05
US20120299083A1 (en) 2012-11-29
JP2012248691A (ja) 2012-12-13
US8987804B2 (en) 2015-03-24

Similar Documents

Publication Publication Date Title
JP5613105B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP5230274B2 (ja) 不揮発性半導体記憶装置
JP5489449B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US9219076B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
JP4729060B2 (ja) 半導体記憶装置の製造方法
US20130221425A1 (en) Nonvolatile memory device and method for fabricating the same
US7902588B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US11785774B2 (en) Semiconductor device and method of manufacturing the same
US8319273B2 (en) Self-aligned charge storage region formation for semiconductor device
CN108987407B (zh) 三维存储器及其制造方法
JP2007088301A (ja) 半導体装置および半導体装置の製造方法
US8383481B2 (en) Semiconductor memory device and method of manufacturing the same
US7605067B2 (en) Method of manufacturing non-volatile memory device
JP5571010B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US20130248964A1 (en) Nonvolatile semiconductor memory device and manufacturing method thereof
JP2013065776A (ja) 半導体装置および半導体装置の製造方法
JP2009283827A (ja) 半導体記憶装置およびその製造方法
JP5363004B2 (ja) 半導体装置の製造方法
JP2012060086A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20080046349A (ko) 불휘발성 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130830

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140905

R151 Written notification of patent or utility model registration

Ref document number: 5613105

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350