JP5291984B2

JP5291984B2 - 不揮発性半導体記憶装置及びその製造方法

Info

Publication number: JP5291984B2
Application number: JP2008127125A
Authority: JP
Inventors: 正幸田中; 耕二中原
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2008-05-14
Filing date: 2008-05-14
Publication date: 2013-09-18
Anticipated expiration: 2028-05-14
Also published as: JP2009277858A

Description

本発明は、不揮発性半導体記憶装置及びその製造方法に関する。

近年、不揮発性半導体記憶装置では、制御電極と電荷蓄積層との間の容量を高めるため
に、制御電極と電荷蓄積層との間に高誘電率絶縁膜を設けることが提案されている（例え
ば、特許文献１参照）。

しかしながら、従来は、制御電極と電荷蓄積層との間に設ける絶縁膜について、十分な
検討がなされていたとは言えず、特性や信頼性に優れた不揮発性半導体記憶装置を得るこ
とが困難であった。
特開平５−１２９６２５号公報

制御電極と電荷蓄積層との間の絶縁膜を改善することにより、優れた不揮発性半導体記
憶装置及びその製造方法を提供することを目的としている。

本発明の第1の視点にかかる不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と、前記第2の絶縁膜上に形成された制御電極と、を備え不揮発性半導体記憶装置であって、前記第2の絶縁膜は、前記電荷蓄積層との界面では窒素が添加されておらず、膜中から窒素が膜中に添加され始めた第1のシリコン酸化膜と、前記第1のシリコン酸化膜上に形成されかつ比誘電率が7以上である中間絶縁膜と、前記中間絶縁膜上に形成された第2のシリコン酸化膜を含むものである。

本発明の第2の視点にかかる不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に形成された第1の絶縁膜と、前記第1の絶縁膜上に形成された電荷蓄積層と、前記電荷蓄積層上に形成された第2の絶縁膜と前記第2の絶縁膜上に形成された制御電極と、を備えた不揮発性半導体記憶装置であって、前記第1のシリコン窒化膜上に形成され、かつ、窒素が膜中に一様に添加された第１のシリコン酸化膜と、前記第１のシリコン酸化膜上に形成されかつ比誘電率が7以上の中間絶縁膜と、前記中間絶縁膜上に形成された第2のシリコン酸化膜と、前記第２のシリコン酸化膜上に形成された第2のシリコン窒化膜とを含み、前記第１のシリコン酸化膜の誘電率が６．７未満かつ５．１以上であるとを含むものである。

本発明の第3の視点にかかる不揮発性半導体記憶装置の製造方法は、半導体基板上に第1
の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電
荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極とを形成する工程とを備えた不揮発性半導体記憶装置の製造方法であって、前記第2の絶縁膜は、下層の第1のシリコン酸化膜中に前記電荷蓄積層との界面では窒素が添加されておらず、膜中から窒素を添加し、前記第1のシリコン酸化膜上に比誘電率が7以上の中間絶縁膜を形成し、前記中間絶縁膜上に形成された上層の第2のシリコン酸化膜を形成し、前記第1のシリコン酸化膜はＡＬＤ法で形成される。

本発明の第4の視点にかかる不揮発性半導体記憶装置の製造方法は、半導体基板上に第1の絶縁膜を形成する工程と、前記第1の絶縁膜上に電荷蓄積層を形成する工程と、前記電荷蓄積層上に第2の絶縁膜を形成する工程と、前記第2の絶縁膜上に制御電極とを形成する工程とを備えた不揮発性半導体記憶装置の製造方法であって、前記第2の絶縁膜は、下層の第1のシリコン窒化膜層を形成し、前記第1のシリコン窒化膜上に、窒素を誘電率が６．７未満かつ５．１以上になるように一様添加した第１のシリコン酸化膜を形成し、前記第１のシリコン酸化膜上に比誘電率が7以上の中間絶縁膜を形成し、前記中間絶縁膜上に形成された第2のシリコン酸化膜を形成し、前記第2のシリコン酸化膜上に上層の第２のシリコン窒化膜を形成し、前記第1のシリコン酸化膜はＡＬＤ法で形成される。

本発明によれば、電極間絶縁膜を改善することにより、書き込み／消去特性に優れた不
揮発性半導体記憶装置を得ることができる。

以下、本発明の実施形態を図面を参照して説明する。

（実施形態１）
以下、本実施形態に係る以下、不揮発性半導体記憶装置（半導体装置と称する。）につ
いて、図を参照して説明する。

図1は、メモリセルトランジスタを列方向に複数個配列して構成したメモリセルカラムを
行方向に沿って複数本並列配置したメモリセルアレイを備える半導体記憶装置に関するも
のである。半導体基板と複数のメモリセルカラム間において互に平行に走行する複数の素
子分離絶縁膜、絶縁膜によって分離された第1の導電層、第1の導電層上に形成されて互に
隣接するメモリセルカラムにそれぞれ属する電極間絶縁膜、底面が電極間絶縁膜上に形成
され隣接するメモリセルに共通の配線となる第2の導電層が示されている。

図1(a)は、ワード線方向(チャネル幅方向)、図1(b)は、ビット線方向(チャネル長方向)の
断面図である。

図1に示すように、素子分離領域6に埋め込む素子分離絶縁膜を塗布絶縁膜から形成する
。

セルトランジスターは、シリコン基板1に形成されたソース・ドレイン領域(図示してい
ない。)と、シリコン基板1のソース・ドレイン領域(図示していない。)間のチャネル領域
上に形成されたトンネル絶縁膜である第1の絶縁膜2と、第1の絶縁膜2上に第1の導電層3に
より形成された浮遊ゲート電極である第1の導電層3と、第1の導電層3上に形成された低誘
電率絶縁膜および高誘電率絶縁膜の積層膜からなる第2の絶縁膜7を電極間絶縁膜して形成
し、第2の絶縁膜7上に第2の導電層8を制御ゲート電極として形成した二層ゲート構造を有
している。

本実施形態では、電極間絶縁膜である第2の絶縁膜7として、窒素を添加したシリコン酸
化膜7-1/高誘電率絶縁膜7-2/シリコン酸化膜7-3の積層膜を形成する。

本実施形態では、素子の書き込み特性を向上させる場合に関して、本実施形態による素
子の製造方法を述べる。

素子に消去特性の向上が要求される場合には本実施形態を制御電極側のシリコン酸化膜
7-3に適用することで所望の改善効果を得ることが可能になる。

また、本実施形態を両方のシリコン酸化膜7-1および7-3に適用することで、書き込み/
消去の両方向の特性に改善効果が得られることは言うまでも無い。

本実施形態では、書き込み特性改善を目的として、第2の絶縁膜7における下層のシリコ
ン酸化膜7-1中に窒素を添加する。このとき添加する窒素の量は図2の模式図に示すように
シリコン酸化膜中でほぼ一様になるように導入する。シリコン酸化膜7-1に窒素を添加す
ることで、高電界が印加される書き込み時の特性が向上する。従来の、シリコン酸化膜7-
1に窒素を添加しない構造では、トンネル絶縁膜である第1の絶縁膜2を通して浮遊ゲート
電極である第1の導電層3に注入した電子が、電極間絶縁膜である第2の絶縁膜7を抜けてし
まう、つまりトンネルのリーク電流と電極間絶縁膜のリーク電流が釣り合ったために、閾
値が飽和してしまう。すなわち、書き込みができなくなる。

一方、シリコン酸化膜7-1に窒素を添加した本実施形態の場合には、窒素を添加したシ
リコン酸化膜7-1の誘電率が増大し、シリコン酸化膜7-1での書き込み時の高電界が抑制さ
れること、また高誘電率化により電気膜厚を増加させずに物理膜厚を増加することができ
ることから、浮遊ゲート電極である第1の導電層3から制御電極である第2の導電層8側に抜
ける電子のトンネル確率を減少させることができる。

このため、より高い閾値まで書き込むことができる。

シリコン酸化膜7-1に窒素を導入することで、絶縁耐圧を向上させることができる。

また、窒素の導入により不純物の拡散を抑制することができる。高誘電率絶縁膜7-2が
炭素を含む場合には、高誘電率絶縁膜7-2形成後の熱工程もしくは酸化工程で炭素が素子
分離絶縁膜中に拡散し、トランジスターの閾値を変動させてしまうが、下層シリコン酸化
膜7-1に窒素を含有させることで不純物の拡散量を抑制することができる。

本実施形態では、シリコン酸化膜中に窒素がほぼ一様に形成されている場合について述
べた。本方法によれば、窒素の導入がシリコン酸化膜の全体に渡るため、窒素導入の効果
である高電界リークの抑制を効果的に実現することができる。

したがって、書き込みスペックが厳しい場合、すなわち高い閾値まで書き込みたい場合
には、本実施形態の方法が有効である。

なお、電荷保持時の低電界リーク特性への要求が厳しい場合には、後述する実施例を適
用する。

図4〜8を用いて、本実施形態による半導体装置の製造方法について説明する。

図4に示すように、ｐ型シリコン基板1上（もしくはｎ型シリコン基板上にｐ型ウェルを
形成したもの）に第1の絶縁膜2を1nmから15nm程度形成し、その上に化学気相成長法によ
って電荷蓄積層となる第1の導電層3（浮遊ゲート）を10nmから200nm程度形成する。

そして、次に化学気相成長法によってシリコン窒化膜4を50nmから200nm程度形成し、更
に化学気相成長法によってシリコン酸化膜5を50nmから400nm程度形成する。

シリコン酸化膜5を50nmから400nm程度形成した後、シリコン酸化膜上に、フォトレジス
ト（図示しない。）を塗布し、露光描画によりレジストをパターニングする。

パターニングした後に、フォトレジスト（図示しない。）を耐エッチングマスクにして
シリコン酸化膜をエッチングする。

エッチング後にフォトレジストを除去し、シリコン酸化膜5をマスクにしてシリコン窒
化膜4をエッチングし、第1の導電層3、第1の絶縁膜2およびシリコン基板1をエッチングす
ることにより素子分離のための溝を形成する。

素子分離のための溝、すなわち素子分離領域6を形成した後に、塗布技術により埋め込
み素子分離絶縁膜を200nmから1500nm形成することによって素子分離溝を埋め込むことで
、図4の断面図を得る。

図5に示すように、素子分離領域6は、酸素雰囲気もしくは水蒸気雰囲気下で処理を行う
ことにより高密度化を行う。

次いで、化学的機械的研磨法（CMPにより）シリコン窒化膜4をストッパーにして平坦化
を行う。次いで、シリコン窒化膜と選択比のあるエッチング条件を用いて、素子分離絶縁
膜のみエッチバックし、図5の断面図を得る。

次に、図6に示すように、ALD（Atomic Layer Deposition）法により、300℃〜700℃の
温度にて、シリコン原料にアミノシランを使用し、酸素原料に水蒸気、オゾンなどを使用
し、窒素原料にアンモニアを使用し、１原子層以上のシリコンおよび酸素および窒素を交
互に堆積することで、窒素を添加したシリコン酸化膜7-1を形成し、図6の断面図を得る。

窒素添加したシリコン酸化膜7-1の膜厚は1〜5nmである。

本実施形態では、窒素原料ガス条件を調整することで、シリコン酸化膜中の窒素量を精
度良く制御することが可能である。

シリコン酸化膜に添加する窒素の量は、膜種の積層構造、膜厚および素子の動作時の電
界に依存する。

前記条件を考慮してバンド構造を考えた場合、素子の動作電界印加時に、絶縁膜の導電
帯がシリコンの導電帯位置を横切る膜厚が、シリコン酸化膜7-1に窒素を添加することで
増加するようにする。窒素を添加することで膜の誘電率が上がり書き込み時の電子の当該
距離は増加するが、添加する窒素の量が多すぎると、バリアハイトが低下することにより
、当該距離は短くなってしまう。

例えば、図3に示すように、本実施形態に記載の膜構造の場合、シリコン酸化膜の比誘
電率=3.9として、電極間絶縁膜電界=10MV/cm、SiO2のSiの導電帯に対するバリアハイト=3
eVの場合は、シリコン酸化膜7-1に添加する窒素の量は、SiO2に対するSi3N4の組成比で表
すと、90%（誘電率にして約6.7）未満の範囲でリーク電流減少の効果が得られる。

最も効果的な組成比は、約45%（誘電率にして約5.1）の場合となる。また、前記前提の
もと、注入側の膜構造が、シリコン酸化膜=1nm、シリコン窒化膜=1nm(比誘電率=7の場合)
、シリコン酸化膜=5nmの場合は、SiO2に対するSi3N4の組成比で表すと、20%（誘電率にし
て約5.1）未満の範囲でリーク電流が減少する。窒素の添加量は、素子の使用状況や、前
述したように電荷保持特性から最適値が決まる。

また、シリコン酸化膜中の窒素濃度を増やしていき、窒素含有シリコン酸化膜の電荷ト
ラップ量を増加させることが可能になる。

また、N/Si組成比をSiリッチに形成しても窒素含有シリコン酸化膜の電荷トラップ量を
増加させることが可能になる。

いずれかの方法もしくは両者を組み合わせて、電荷トラップ量を増加させることで、高
電界印加時のリーク電流を低減させることも可能である。これは、窒素の含有によって、
結合に酸化膜に不整合が起こる、もしくは酸素欠損ができる、もしくはSiのダングリング
ボンドが膜中に形成されることなどによって電荷トラップが形成されると考えられる。電
荷トラップは、多すぎると隣接セル間のリーク電流を増加させてしまうため適切な量が存
在する。これは、隣接セル間の距離や構造、隣接セル間の電界など素子の使用状況により
異なる。

図7に示すように、窒素を添加したシリコン酸化膜7-1の上部に誘電率の高い金属酸化物
である高誘電率絶縁膜7-2を1〜20nm程度形成し、その上部にシリコン酸化膜7-3を1〜10nm
程度形成して図7の断面図を得る。

そして、図8に示すように、電極間絶縁膜である第2の絶縁膜7上に、第2の導電層8を形
成する。第2の導電層8は、制御ゲート電極となる。制御電極を露光描画によりパターニン
グした後、通常の後工程を経て不揮発性半導体記憶装置を得る。

ここで、本実施形態中で述べた電極間絶縁膜中の高誘電率絶縁膜に関して述べる。比誘
電率が7程度であるシリコン窒化物（Si3N4）膜、比誘電率が8程度であるアルミニウム酸
化物（Al2O3）膜、比誘電率が10程度であるマグネシウム酸化物（MgO）膜、比誘電率が16
程度であるイットリウム酸化物（Y2O3）膜、比誘電率が22程度であるハフニウム酸化物（
HfO2）膜、ジルコニウム酸化物（ZrO2）膜およびランタン酸化物（La2O3）のいずれか1つ
の単層膜が使用可能である。更には、また、ハフニウムシリケート（HfSiO）膜やハフニ
ウム・アルミネート（HfAlO）膜のような三元系の化合物からなる絶縁膜でも良い。

すなわち、シリコン（Si）、アルミニウム（Al）、マグネシウム（Mg）、イットリウム
（Y）、ハフニウム（Hf）、ジルコニウム（Zr）、ランタン（La）のいずれか1つの元素を
少なくとも含む酸化物もしくは窒化物であっても使用可能である。

窒素添加したシリコン酸化膜の製法に関して、本実施例で示したALD法以外に、減圧化
学気相成長法によりジクロロシランと亜酸化窒素(N2O)及びアンモニアを800℃程度の温度
で順次反応させて窒素を添加したシリコン酸化膜7-1を形成してもよい。

この場合のシリコン酸化膜には塩素が含まれる為、電子のトラップ作用により高電界印
加時のリーク電流が低減に効果がある。また、CVD法によるシリコン酸化膜とシリコン窒
化膜の極薄層の積層構造でも同様の効果を発揮する。また、窒素を含む塗布系シリコン原
料を熱処理することでも形成できる。前記塗布系シリコン原料を用いる方法では、熱処理
の条件により膜中に残留する窒素量が決まる。

また、シリコン酸化膜への窒素の添加方法については、シリコン酸化膜の形成後に窒化
処理を施す方法もある。窒化処理には、熱窒化処理、ラジカル窒化処理、インプラ処理な
どがある。ただしこの場合には、窒化処理の条件によりシリコン酸化膜の膜厚に制限加わ
る、つまり、シリコン酸化膜に均一に窒素を添加できる膜厚が、窒化処理の条件によって
決まる。

更に、これらの製法により形成した窒素を添加したシリコン酸化膜に熱処理を加えるこ
とで膜中の窒素分布を更に一様にすることができる。同時に膜質も改善するため、電気特
性を向上させることができる。また、シリコン酸化膜に窒化処理を施すことで窒素添加し
た膜に熱処理を行った場合では、シリコン酸化膜に均一に窒素を添加できる膜厚をさらに
厚く見積もれる。

また、積層構造に関しては、シリコン酸化膜/高誘電率膜/シリコン酸化膜の場合につい
て述べたが、本実施例の効果は他の積層構造であっても得ることができる。

例えば、下層からシリコン窒化膜/シリコン酸化膜/高誘電率膜/シリコン酸化膜/シリコ
ン窒化膜、シリコン窒化膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/シリコン窒
化膜などの積層構造でも本実施形態は有効である。

窒素添加したシリコン酸化膜の下層がシリコン窒化膜の場合、窒素添加したシリコン酸
化膜を形成する際に、下層のシリコン窒化膜の表面に対して再窒化を行うことで下層の窒
素抜けが補填できる。

例えば、窒素添加したシリコン酸化膜成膜開始時に、アンモニアなどの窒素原料を先に
導入させておくことで、下層のシリコン窒化膜の窒素抜けを補填できる。こうすることで
、シリコン窒化膜の膜質が改善し、さらに誘電率も増加するため、電極間絶縁膜の電気特
性が向上する。

本実施形態では、浮遊ゲート電極を有する不揮発性半導体記憶装置に関する例を述べた
が、他の構造を有する半導体装置であっても、同様の積層構造を有する素子であれば同様
の効果を有することは言うまでも無い。

一般にMONOSとして知られる絶縁膜中のトラップを利用した不揮発性半導体記憶装置に
おいても、例えば電荷蓄積層の上層に形成するブロック絶縁膜に本発明を適用することで
もその有効性を実現できる。

（実施形態2）
以下、本実施形態に係る不揮発性半導体記憶装置（以下、半導体装置と証する。）につ
いて、図を参照して説明する。

メモリセルトランジスタを列方向に複数個配列して構成したメモリセルカラムを行方向に
沿って複数本並列配置したメモリセルアレイを備える半導体記憶装置に関するものであり
、構造断面図は上述の実施形態1と同様なため、構造断面図の説明は図1を用いて説明する
。

図1に示すように、半導体基板と複数のメモリセルカラム間において互に平行に走行する
複数の素子分離絶縁膜、絶縁膜によって分離された第1の導電層、第1の導電層上に形成さ
れて互に隣接するメモリセルカラムにそれぞれ属する電極間絶縁膜、底面が電極間絶縁膜
上に形成され隣接するメモリセルに共通の配線となる第2の導電層を示すものである。

図1(a)は、ワード線方向(チャネル幅方向)、図2(b)は、ビット線方向(チャネル長方向)の
断面図である。

以下に、本実施形態について、図を用いて説明する。

セルトランジスターは、シリコン基板1に形成されたソース・ドレイン領域（図示して
いない。)と、シリコン基板1のソース・ドレイン領域（図示していない。)間のチャネル
領域上に形成されたトンネル絶縁膜である第1の絶縁膜2と、第1の絶縁膜2上に第1の導電
層3により形成された浮遊ゲート電極と、第1の導電層3上に形成された低誘電率絶縁膜お
よび高誘電率絶縁膜の積層膜からなる第2の絶縁膜7を電極間絶縁膜して形成し、第2の絶
縁膜7上に第2の導電層8を制御ゲート電極として形成した二層ゲート構造を有している。

本実施形態では、電極間絶縁膜である第2の絶縁膜7として、シリコン酸化膜7-1、高誘
電率絶縁膜7-2、シリコン酸化膜7-3の積層膜を形成する。

消去特性の向上が要求される場合には本実施形態を制御電極側のシリコン酸化膜7-3に
適用することで所望の改善効果を得ることが可能になる。また、本実施形態を両方のシリ
コン酸化膜7-1および7-3に適用することで、書き込み/消去の両方向の特性に改善効果が
得られる。

本実施形態では、書き込み特性改善を目的として、第2の絶縁膜7における下層のシリコ
ン酸化膜7-1中に窒素を添加する。このとき添加する窒素は、上部に形成する高誘電率絶
縁膜7-2の界面に向かって徐々に増加させる。

図9に、該当膜中の窒素組成比の深さ方向の分布（模式図）を示す。図9（a）は、シリ
コン酸化膜の浮遊電極側界面では窒素は添加されておらず、膜中のある膜厚から窒素が添
加され始め、高誘電率絶縁膜7-2側界面まで徐々に窒素添加量を増加させた場合である。

図9(b）は、シリコン酸化膜の浮遊電極側界面から窒素が添加してあり、高誘電率絶縁
膜7-2側界面まで徐々に窒素添加量を増加させた場合である。

図9（a）の場合は、浮遊ゲート電極側にバリアハイトの高いシリコン酸化膜が残るため
、電荷保持時の低電界のリークが抑制できるというメリットがある。

一方で、図9（b）の場合は（a）に比べて、全体としてより高濃度の窒素を添加する場
合に相当し、高電界印加時のリーク低減の効果を求める場合に適する。ここで気をつけな
くてはならないことは、書き込み時の高電界リークを低減させる為には、窒素分布は、浮
遊電極側から高誘電率絶縁膜側に向かって徐々に窒素添加量を増やすのだが、消去時の高
電界リークを低減させたい場合には、シリコン酸化膜7-3に窒素を添加する。その時の窒
素分布は、高誘電率絶縁膜7-2の界面から制御電極側に向かって徐々に減少させる。

シリコン酸化膜7-1に窒素を添加することで、高電界が印加される書き込み時の特性が
向上する。従来の、シリコン酸化膜7-1に窒素を添加しない構造では、トンネル絶縁膜で
ある第1の絶縁膜2を通して浮遊ゲート電極である第1の導電層3に注入した電子が、電極間
絶縁膜である第2の絶縁膜7を抜けてしまう、つまりトンネルのリーク電流と電極間絶縁膜
のリーク電流が釣り合ったために、閾値が飽和してしまう。すなわち、書き込みができな
くなる。

一方、シリコン酸化膜7-1に窒素を添加した本実施形態の場合には、窒素を添加したシ
リコン酸化膜7-1の誘電率が増大し、シリコン酸化膜7-1での書き込み時の高電界が抑制さ
れること、また高誘電率化により電気膜厚を増加させずに物理膜厚を増加することができ
ることから、浮遊ゲート電極である第1の導電層3から制御電極である第2の導電層8側に抜
ける電子のトンネル確率を減少させることができる。このため、書き込み時間を長くし
ても閾値の飽和は起きにくくなる。
また窒素の導入によりその他のメリットも得ることができる。シリコン酸化膜7-1に窒
素を導入することで、絶縁耐圧を向上させることができる。また、窒素の導入により不純
物の拡散を抑制することができる。高誘電率絶縁膜7-2が炭素を含む場合には、高誘電率
絶縁膜7-2形成後の熱工程もしくは酸化工程で炭素が素子分離絶縁膜中を拡散し、トラン
ジスタの閾値を変動させてしまうが、下層シリコン酸化膜7-1に窒素を含有させることで
不純物の拡散量を抑制することができる。

本実施形態では、高誘電率絶縁膜の界面にかけて徐々に窒素濃度が高くなる場合につい
て述べた。

シリコン酸化膜の濃度分布が図9（a)の場合のバンド図を、図10に示す。

本実施形態によれば、高濃度窒素の導入が高誘電率絶縁膜界面付近に限定されるため、
浮遊電極側のバリアハイトはシリコン酸化膜であることから高く、注入側の電子が感じる
バリアハイトを効果的に高くすることができ、また電荷保持のトンネル確率を有効に下げ
ることができる。

また、徐々に窒素濃度を高くすることにより高誘電率絶縁膜方向で膜の誘電率が増加し
、窒素を導入しない場合であればSiの導電帯を窒素添加シリコン酸化膜の導電帯が横切っ
て電子のトンネル確率を増加させてしまう領域において、高誘電率化により高電界印加時
の電界を小さくすることが可能になり、バリアをより高誘電率絶縁膜側に延長することが
できるため、高電界リークを効果的に抑制することができる。

電荷保持特性への要求が厳しく、高電界リークを低減させたい場合には本実施形態によ
る方法が有効な方法となる。
図11〜15を用いて、本実施形態による半導体装置の製造方法について説明する。

図11に示すように、ｐ型シリコン基板上（もしくはｎ型シリコン基板上にｐ型ウェルを
形成したもの）1に第1の絶縁膜2を1nmから15nm程度形成し、その上に化学気相成長法によ
って電荷蓄積層となる第1の導電層3（浮遊ゲート）を10nmから200nm程度形成し、化学気
相成長法によってシリコン窒化膜4を50nmから200nm程度形成したのちに化学気相成長法に
よってシリコン酸化膜5を50nmから400nm程度形成する。

そして、シリコン酸化膜5上に、フォトレジスト（図示しない。）を塗布し、露光描画
によりレジストをパターニングする。

次に、フォトレジスト（図示しない。）を耐エッチングマスクにしてシリコン酸化膜を
エッチングする。エッチング後にフォトレジストを除去し、シリコン酸化膜5をマスクに
してシリコン窒化膜4をエッチングし、次いで第1の導電層3、第1の絶縁膜2およびシリコ
ン基板1をエッチングすることにより素子分離のための溝を形成する。

次いで、素子分離領域6に塗布技術により埋め込み素子分離絶縁膜を200nmから1500nm形
成することによって素子分離溝を埋め込むことで、図11の断面図を得る。

次に、図12に示すように、素子分離領域6は、酸素雰囲気もしくは水蒸気雰囲気下で処
理を行うことにより高密度化を行う。次いで、化学的機械的研磨法（CMPにより）シリコ
ン窒化膜4をストッパーにして平坦化を行う。

次いで、シリコン窒化膜4と選択比のあるエッチング条件を用いて、素子分離絶縁膜の
みエッチバックし、図12の断面図を得る。

次に、図13に示すように、次いで、ALD（Atomic Layer Deposition）法により、300℃
〜700℃の温度にて、Si原料にアミノシランを、酸素原料に水蒸気、オゾンなどを、窒素
原料にアンモニアを使用し、１原子層以上のSiおよびOおよびNを交互に堆積して、窒素を
添加したシリコン酸化膜7-1を形成し、図13の断面図を得る。

窒素添加したシリコン酸化膜7-1の膜厚は1〜5nmである。本実施形態では、Si、O、N各
原料を流通させる順序およびN原料の導入通条件を調整することで、膜中の窒素量及び深
さ方向の分布傾向を調節することができる。

シリコン酸化膜に添加する窒素の最適な範囲は、浮遊ゲート電極である第1の導電層3の
界面からの距離によってその効果が左右され、その最適な位置は、膜種の積層構造、膜厚
および素子の動作時の電界に依存する。前記条件を考慮してバンド構造を考えた場合、素
子の動作電界印加時に、絶縁膜の導電帯がSiの導電帯位置を横切る膜厚よりも浮遊電極側
に形成するのが望ましい。

例えば、本実施形態の膜構造の場合、シリコン酸化膜の比誘電率=3.9として、電極間絶
縁膜電界=10MV/cm、SiO2のSiの導電帯に対するバリアハイト=3eVの場合は、絶縁膜の導電
帯がSiの導電帯位置を横切る膜厚=約3nmになり、浮遊電極3からの距離が3nmより小さい位
置に窒素を添加し始め、徐々に窒素添加量を増加させてシリコン酸化膜7-1を形成するこ
とが望ましい。

該当膜の窒素添加量は、高誘電率絶縁膜7-2の界面で100%つまりシリコン窒化膜であれ
ばなお良い。また、前記前提のもと、注入側の膜構造が、シリコン酸化膜=1nm、シリコン
窒化膜=1nm(比誘電率=7の場合)、シリコン酸化膜=5nmの場合は、窒素を添加し始めるシリ
コン酸化膜の範囲は、浮遊電極である第1の導電層3から約3.6nmまでの距離となる。

次に、図14に示すように、シリコン酸化膜7-1の上部に誘電率の高い金属酸化物である
高誘電率膜7-2を1〜20nm程度形成、その上部にシリコン酸化膜7-3を1〜10nm程度形成して
図14の構造断面図を得る。

そして、図15に示すように、電極間絶縁膜である第2の絶縁膜7上に、第2の導電層8を形
成する。第2の導電層8は、制御ゲート電極となる。制御電極を露光描画によりパターニン
グした後、通常の後工程を経て半導体装置を得る。

ここで、本実施形態で述べた電極間絶縁膜中の高誘電率絶縁膜に関して述べる。比誘電
率が7程度であるシリコン窒化物（Si3N4）膜、比誘電率が8程度であるアルミニウム酸化
物（Al2O3）膜、比誘電率が10程度であるマグネシウム酸化物（MgO）膜、比誘電率が16程
度であるイットリウム酸化物（Y2O3）膜、比誘電率が22程度であるハフニウム酸化物（Hf
O2）膜、ジルコニウム酸化物（ZrO2）膜およびランタン酸化物（La2O3）のいずれか1つの
単層膜が使用可能である。

更には、また、ハフニウムシリケート（HfSiO）膜やハフニウム・アルミネート（HfAlO
）膜のような三元系の化合物からなる絶縁膜でも良い。すなわち、シリコン（Si）、アル
ミニウム（Al）、マグネシウム（Mg）、イットリウム（Y）、ハフニウム（Hf）、ジルコ
ニウム（Zr）、ランタン（La）のいずれか1つの元素を少なくとも含む酸化物もしくは窒
化物であっても使用可能である。

本実施形態ではALD法により窒素を添加したシリコン酸化膜7-1)の製法を示したが、減
圧化学気相成長法（LP-CVD法）による製法も良い。LP-CVD法では、ジクロロシランと亜酸
化窒素(N2O)及び窒素源としてアンモニアを800℃程度の温度で反応させて、窒素を添加し
たシリコン酸化膜7-1を形成する。

添加する窒素量は、アンモニアの流量により制御できる。窒素添加したシリコン酸化膜
の成膜を、シリコン原料（ジクロロシラン）と酸素原料（二酸化窒素）と添加する窒素原
料（アンモニア）の同時流通によるCVD成膜で形成する方法以外にも、シリコン酸化膜と
シリコン窒化膜の極薄層を交互に積層させることでも同様の効果を発揮する。

シリコン酸化膜の膜厚とシリコン窒化膜の膜厚の比率を徐々に変化させることで、添加
する窒素量を制御して当該膜を形成できる。この方法で成膜したシリコン酸化膜には膜中
に塩素を含む為、電子のトラップ作用による高電界印加時のリーク電流低減効果が本発明
による効果に加わり、電気特性が向上する。

また、シリコン酸化膜の形成後に窒化処理を施すことで、膜中に窒素を添加する方法も
ある。窒化処理には、熱窒化処理、プラズマ窒化処理などがある。窒化条件により、シリ
コン酸化膜中の窒素量を制御する。

いずれの場合でも、窒素添加したシリコン酸化膜の形成後に熱処理を加えることで膜質
が良くなり、電気特性は更に良くなる。

また、積層構造に関しては、シリコン酸化膜/高誘電率膜/シリコン酸化膜の場合につい
て述べたが、実施形態の効果は他の積層構造であっても得ることができる。

例えば、下層からシリコン窒化膜/シリコン酸化膜/高誘電率膜/シリコン酸化膜/シリコ
ン窒化膜、シリコン窒化膜/シリコン酸化膜/シリコン窒化膜/シリコン酸化膜/シリコン窒
化膜などのように積層した構造でも本実施例の効果は有効となる。

窒素添加したシリコン酸化膜の下層がシリコン窒化膜であり、窒素添加したシリコン酸
化膜の膜中窒素分布が図9（b）の場合においては、窒素添加したシリコン酸化膜を形成す
る際に、下層のシリコン窒化膜の表面に対して再窒化を行うことで、下層の窒素抜けが補
填できる。

例えば、窒素添加したシリコン酸化膜成膜開始時に、アンモニアなどの窒素原料を先に
流通させておくことで、下層のシリコン窒化膜の窒素抜けを補填できる。こうすることで
、シリコン窒化膜の膜質が改善し、さらに誘電率も増加するため、電極間絶縁膜の電気特
性が向上する。

本実施形態では、浮遊ゲート電極を有する不揮発性半導体記憶装置に関する例を述べた
が、他の構造を有する半導体装置であっても、同様の積層構造を有する素子であれば同様
の効果を有することは言うまでも無い。一般にMONOSとして知られる絶縁膜中のトラップ
を利用した不揮発性半導体記憶装置においても、例えば電荷蓄積層の上層に形成するブロ
ック絶縁膜に本発明を適用することでもその有効性を実現できる。

本実施形態1による半導体装置の断面図本実施形態1によるシリコン酸化膜中の窒素濃度の深さ方向分布を示す図本実施形態1による高電界印加時のシリコン酸化膜のバンドを示す図本実施形態1による半導体装置の製造工程の一部を示す図本実施形態1による半導体装置の製造工程の一部を示す図本実施形態1による半導体装置の製造工程の一部を示す図本実施形態1による半導体装置の製造工程の一部を示す図本実施形態1による半導体装置の製造工程の一部を示す図本実施形態2によるシリコン酸化膜中の窒素濃度の深さ方向分布を示す図本実施形態2による高電界印加時のシリコン酸化膜のバンドを示す図本実施形態2による半導体装置の製造工程の一部を示す図本実施形態2による半導体装置の製造工程の一部を示す図本実施形態2による半導体装置の製造工程の一部を示す図本実施形態2による半導体装置の製造工程の一部を示す図本実施形態2による半導体装置の製造工程の一部を示す図

符号の説明

1・・・・シリコン基板、2・・・・第1の絶縁膜、3・・・・第1の導電層、4・・・・シリ
コン窒化膜、5・・・・シリコン酸化膜、6・・・・素子分離領域、 7・・・・第2の絶縁
膜、 7-1・・・・リコン酸化膜、7-2・・・・高誘電率絶縁膜、 7-3・・・・シリコン酸
化膜、 8・・・・第2の導電層、9・・・層間絶縁膜

Claims

半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された制御電極と、を備えた半導体装置であって
前記第2の絶縁膜は、前記電荷蓄積層との界面では窒素が添加されておらず、膜中から窒素が添加され始めた第1のシリコン酸化膜と、
前記第1のシリコン酸化膜上に形成されかつ比誘電率が7以上である中間絶縁膜と、
前記中間絶縁膜上に形成された第2のシリコン酸化膜
を含むことを特徴とする不揮発性半導体記憶装置。
半導体基板と、
前記半導体基板上に形成された第1の絶縁膜と、
前記第1の絶縁膜上に形成された電荷蓄積層と、
前記電荷蓄積層上に形成された第2の絶縁膜と、
前記第2の絶縁膜上に形成された制御電極と、を備えた不揮発性半導体記憶装置であって前記第2の絶縁膜は、下層の第1のシリコン窒化膜と、
前記第1のシリコン窒化膜上に形成され、かつ、窒素が膜中に一様に添加された第１のシリコン酸化膜と、
前記第１のシリコン酸化膜上に形成されかつ比誘電率が7以上の中間絶縁膜と、
前記中間絶縁膜上に形成された第2のシリコン酸化膜と、
前記第２のシリコン酸化膜上に形成された第2のシリコン窒化膜とを含み、
前記第１のシリコン酸化膜の誘電率が６．７未満かつ５．１以上であることを特徴とする不揮発性半導体記憶装置。
窒素を添加した前記第１のシリコン酸化膜中の窒素の深さ方向の分布は、前記第１のシリコン酸化膜中において前記電荷蓄積層側で低く、中間絶縁膜側で高いことを特徴とする請求項１に記載の不揮発性半導体記憶装置。
半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に電荷蓄積層を形成する工程と、
前記電荷蓄積層上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に制御電極とを形成する工程とを備えた不揮発性半導体記憶装置の製造方法であって、
前記第2の絶縁膜は、下層の第1のシリコン酸化膜中に前記電荷蓄積層との界面では窒素が添加されておらず、膜中から窒素を添加し、前記第1のシリコン酸化膜上に比誘電率が7以上の中間絶縁膜を形成し、前記中間絶縁膜上に形成された上層の第2のシリコン酸化膜を形成し、前記第1のシリコン酸化膜はＡＬＤ法で形成されることを特徴とする不揮発性半導体記憶装置の製造方法。
半導体基板上に第1の絶縁膜を形成する工程と、
前記第1の絶縁膜上に電荷蓄積層を形成する工程と、
前記電荷蓄積層上に第2の絶縁膜を形成する工程と、
前記第2の絶縁膜上に制御電極とを形成する工程とを備えた不揮発性半導体記憶装置の製造方法であって、
前記第2の絶縁膜は、下層の第1のシリコン窒化膜層を形成し、前記第1のシリコン窒化膜上に、窒素を誘電率が６．７未満かつ５．１以上になるように一様に添加した第１のシリコン酸化膜を形成し、前記第１のシリコン酸化膜上に比誘電率が7以上の中間絶縁膜を形成し、前記中間絶縁膜上に形成された第2のシリコン酸化膜を形成し、前記第2のシリコン酸化膜上に上層の第２のシリコン窒化膜を形成し、前記第1のシリコン酸化膜はＡＬＤ法で形成されることを特徴とする不揮発性半導体記憶装置の製造方法。