JP2010021204A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010021204A
JP2010021204A JP2008178168A JP2008178168A JP2010021204A JP 2010021204 A JP2010021204 A JP 2010021204A JP 2008178168 A JP2008178168 A JP 2008178168A JP 2008178168 A JP2008178168 A JP 2008178168A JP 2010021204 A JP2010021204 A JP 2010021204A
Authority
JP
Japan
Prior art keywords
insulating film
film
block
oxygen
main components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008178168A
Other languages
English (en)
Inventor
Ryota Fujitsuka
良太 藤塚
Katsuyuki Sekine
克行 関根
Yoshio Ozawa
良夫 小澤
Daisuke Nishida
大介 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008178168A priority Critical patent/JP2010021204A/ja
Priority to US12/498,916 priority patent/US20100006923A1/en
Publication of JP2010021204A publication Critical patent/JP2010021204A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40117Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234Gate electrodes for transistors with charge trapping gate insulator
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/511Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 ブロック絶縁膜の最適化をはかることが可能な半導体装置を提供する。
【解決手段】 半導体基板10上に形成されたトンネル絶縁膜20と、トンネル絶縁膜上に形成された電荷蓄積絶縁膜30と、電荷蓄積絶縁膜上に形成されたブロック絶縁膜40と、ブロック絶縁膜上に形成された制御ゲート電極50とを備えた半導体装置であって、ブロック絶縁膜40は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、第1の絶縁膜と第2の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層とを含む。
【選択図】 図5

Description

本発明は、半導体装置及びその製造方法に関する。
電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリが提案されている(特許文献1参照)。この電荷トラップ型の不揮発性半導体メモリでは、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体メモリとしては、MONOS型或いはSONOS型の不揮発性半導体メモリが知られている。
しかしながら、電荷トラップ型の不揮発性半導体メモリでは、電荷蓄積絶縁膜と制御ゲート電極との間に設けられたブロック絶縁膜の構成や形成方法について、必ずしも最適化がはかられているとは言えない。
特開2004−158810号公報
本発明は、ブロック絶縁膜の最適化をはかることが可能な半導体装置及びその製造方法を提供することを目的としている。
本発明の第1の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層と、を含む。
本発明の第2の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ窒素を含有する界面層と、を含み、前記界面層は、前記第1の絶縁膜及び前記第2の絶縁膜よりも高い窒素濃度を有する。
本発明の第3の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置であって、前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ希ガス元素及びハロゲン元素から選択された所定元素を含有する界面層と、を含み、前記界面層は、前記第1の絶縁膜及び前記第2の絶縁膜よりも高い前記所定元素の濃度を有する。
本発明の第4の視点に係る半導体装置の製造方法は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記ブロック絶縁膜を形成する工程は、金属元素及び酸素を主成分として含有する第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にシリコン及び酸素を主成分として含有する第2の絶縁膜を形成する工程と、前記第1の絶縁膜及び前記第2の絶縁膜に対して酸化性雰囲気で熱処理を施す工程と、を備える。
本発明の第5の視点に係る半導体装置の製造方法は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、前記ブロック絶縁膜を形成する工程は、第1の成膜雰囲気で、金属元素及び酸素を主成分として含有する第1の絶縁膜を形成する工程と、前記第1の絶縁膜上にシリコン及び酸素を主成分として含有する第2の絶縁膜を形成する工程と、前記第1の成膜雰囲気よりも酸化力の強い第2の成膜雰囲気で、前記第2の絶縁膜上に金属元素及び酸素を主成分として含有する第3の絶縁膜を形成する工程と、を備える。
本発明によれば、ブロック絶縁膜の最適化をはかることが可能となる。
以下、本発明の実施形態を図面を参照して説明する。なお、以下の各実施形態では、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリについて説明する。
(実施形態1)
図1〜図5は、本実施形態に係る半導体装置(不揮発性半導体メモリ)の基本的な製造方法を模式的に示した断面図である。図1(a)〜図5(a)はチャネル長方向(ビット線方向)に沿った断面図であり、図1(b)〜図5(b)はチャネル幅方向(ワード線方向)に沿った断面図である。
まず、図1に示すように、所望の不純物元素がされたドーピングされた半導体基板(シリコン基板)10上に、トンネル絶縁膜20として、厚さ5nm程度のシリコン酸化膜を熱酸化法によって形成する。続いて、トンネル絶縁膜20上に、電荷蓄積絶縁膜30として、厚さ5nm程度のシリコン窒化膜をCVD(chemical vapor deposition)法で形成する。
次に、電荷蓄積絶縁膜30上に、下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43が積層されたブロック絶縁膜40を形成する。ブロック絶縁膜40には、下層絶縁膜41と中間絶縁膜42との間に形成された界面層(図示せず)、及び上層絶縁膜43と中間絶縁膜42との間に形成された界面層(図示せず)が含まれている。なお、ブロック絶縁膜40の構成及び形成方法の詳細については後述する。
次に、図2に示すように、ブロック絶縁膜40上に、下層制御ゲート電極膜51として、厚さ30nm程度のポリシリコン膜をCVD法で形成する。続いて、下層制御ゲート電極膜51上に、マスク膜60をCVD法で形成する。さらに、マスク膜60上に、ビット線方向に延伸したフォトレジストパターン(図示せず)を形成する。このフォトレジストパターンをマスクとして用いて、マスク膜60、下層制御ゲート電極膜51、ブロック絶縁膜40、電荷蓄積絶縁膜30、トンネル絶縁膜20及び半導体基板10をRIE(reactive ion etching)法によってエッチングする。その結果、ビット線方向に延伸した深さ100nm程度の素子分離溝が形成され、隣接する素子分離溝の間に素子領域が形成される。素子分離溝の幅及び素子領域の幅はいずれも、50nm程度である。その後、全面に素子分離絶縁膜としてシリコン酸化膜を堆積し、素子分離溝を素子分離絶縁膜で埋める。さらに、CMP(chemical mechanical polishing)法によって素子分離絶縁膜を平坦化し、マスク膜60を露出させる。これにより、素子分離溝が素子分離絶縁膜で埋められた素子分離領域70が得られる。
次に、図3に示すように、マスク膜60をウェットエッチングによって選択的に除去し、下層制御ゲート電極膜51を露出させる。続いて、全面に上層制御ゲート電極膜52として、多結晶シリコン及びタングステンシリサイドの積層膜(厚さ100nm程度)をCVD法で形成する。
次に、図4に示すように、マスク膜80としてシリコン窒化膜をCVD法で形成する。さらに、マスク膜80上に、ワード線方向に延伸したフォトレジストパターン(図示せず)を形成する。このフォトレジストパターンをマスクとして用いて、マスク膜80、上層制御ゲート電極膜52、下層制御ゲート電極膜51、ブロック絶縁膜40、電荷蓄積絶縁膜30及びトンネル絶縁膜20をRIE法によってエッチングする。これにより、下層制御ゲート電極膜51及び上層制御ゲート電極膜52で形成された制御ゲート電極50のパターンが得られる。制御ゲート電極50のパターン幅及び制御ゲート電極50間のスペース幅は、いずれも50nm程度である。
次に、図5に示すように、上記のようにして得られたゲート構造をマスクとして用いて、半導体基板10の表面領域に不純物元素をイオン注入する。さらに、熱処理を行って、ソース/ドレイン領域(不純物拡散層)90を形成する。このようにして、半導体基板10上に形成されたトンネル絶縁膜20と、トンネル絶縁膜20上に形成された電荷蓄積絶縁膜30と、電荷蓄積絶縁膜30上に形成されたブロック絶縁膜40と、ブロック絶縁膜40上に形成された制御ゲート電極50と、ソース/ドレイン領域(不純物拡散層)90とを備えた電荷トラップ型のメモリセルトランジスタが得られる。その後、CVD法によって層間絶縁膜100を形成する。さらに、公知の技術を用いて配線等を形成して、半導体装置(不揮発性半導体メモリ)が得られる。
上述した電荷トラップ型の不揮発性半導体メモリセル(メモリセルトランジスタ)では、制御ゲート電極50と半導体基板10との間に適当な電圧を印加することで、トンネル絶縁膜20を介して半導体基板10と電荷蓄積絶縁膜30との間で電荷の充放電が行われる。具体的には、トンネル絶縁膜20を通して電荷蓄積絶縁膜30に注入された電荷を、電荷蓄積絶縁膜30中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜30に電荷が蓄積される。
なお、上述した半導体装置では、図5(b)に示すように、電荷蓄積絶縁膜30及びブロック絶縁膜40が素子分離領域70によって分断されているが、これらが素子分離領域70によって分断されていない構成を採用することも可能である。
図6は、ブロック絶縁膜40の詳細な構成を模式的に示した断面図である。
ブロック絶縁膜40は、下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43の積層構造を有している。下層絶縁膜41及び上層絶縁膜43は、少なくとも金属元素及び酸素を主成分として含有する。一般的には、下層絶縁膜41及び上層絶縁膜43として金属酸化物膜が用いられる。中間絶縁膜42は、少なくともシリコン及び酸素を主成分として含有する。一般的には、中間絶縁膜42としてシリコン酸化膜が用いられる。中間絶縁膜42には、窒素等の元素が含有されていてもよい。下層絶縁膜41の誘電率及び上層絶縁膜43の誘電率は、中間絶縁膜42の誘電率よりも高い。また、ブロック絶縁膜40には、下層絶縁膜41と中間絶縁膜42との間に形成された界面層44と、上層絶縁膜43と中間絶縁膜42との間に形成された界面層45が含まれている。
上述したように、ブロック絶縁膜40は、下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43の積層構造を有している。下層絶縁膜41及び上層絶縁膜43として用いられる金属酸化物膜は、誘電率が高く、高電界(高電圧)印加時におけるリーク耐性(高電界リーク耐性)に優れている。しかしながら、金属酸化物膜は、シリコン酸化膜に比べてトラップ準位密度が高いため、低電界(低電圧)印加時におけるリーク耐性(低電界リーク耐性)はシリコン酸化膜よりも劣る。本実施形態のブロック絶縁膜40は、金属酸化物を主成分とする下層絶縁膜41と、シリコン酸化物を主成分とする中間絶縁膜42と、金属酸化物を主成分とする上層絶縁膜43との積層構造を有している。そのため、下層絶縁膜41及び上層絶縁膜43によって高電界リーク耐性を確保し、中間絶縁膜42によって低電界リーク耐性を確保することができる。したがって、ブロック絶縁膜40のリーク電流を抑制することが可能である。また、以下に述べるように、界面層44及び45を設けることにより、より一層、リーク電流を抑制することが可能である。
図7は、図6に示したブロック絶縁膜40の電荷トラップ準位密度の分布を模式的に示した図である。図7に示すように、中間絶縁膜42は、下層絶縁膜41及び上層絶縁膜43に比べてトラップ準位密度が非常に低い。また、界面層44及び界面層45では、中間絶縁膜42、下層絶縁膜41及び上層絶縁膜43に比べてトラップ準位密度が非常に高くなっている。例えば、界面層44及び45のトラップ準位密度は、1×1011〜1×1015/cm2程度である。
図8は、本実施形態のメモリセルトランジスタの書き込み動作時におけるエネルギーバンド構造を示した図である。図9は、本実施形態の比較例に係るメモリセルトランジスタの書き込み動作時におけるエネルギーバンド構造を示した図である。
上述したように、本実施形態のメモリセルトランジスタでは、図6に示すように、下層絶縁膜41と中間絶縁膜42との間に界面層44が形成され、上層絶縁膜43と中間絶縁膜42との間に界面層45が形成されている。そのため、図8に示すように、書き込み動作に伴い、界面層44及び45のトラップ準位に電荷(図の例では電子)がトラップされる。その結果、トラップされた電荷(特に、界面層44にトラップされた電荷)によって、下層絶縁膜41に印加される電界が弱められる。したがって、トンネル電流に対する実効的なバリア性が向上し、ブロック絶縁膜のリーク電流を抑制することができる。
なお、メモリセルトランジスタの消去動作時にも、上述した原理と同様の原理により、ブロック絶縁膜のリーク電流が抑制される。すなわち、消去動作に伴い、界面層44及び45のトラップ準位に電荷がトラップされ、トラップされた電荷(特に、界面層45にトラップされた電荷)によって、上層絶縁膜43に印加される電界が弱められる。その結果、トンネル電流に対する実効的なバリア性が向上し、ブロック絶縁膜のリーク電流を抑制することができる。
また、界面層44は下層絶縁膜41と中間絶縁膜42との界面に形成され、界面層45は上層絶縁膜43と中間絶縁膜42との界面に形成される。そのため、界面層44及び45は電荷蓄積絶縁膜30及び制御ゲート電極50対して一定の距離があり、電荷のデトラップによる電荷保持特性の劣化を抑制することも可能である。
以上のように、本実施形態のブロック絶縁膜40は、下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43の積層構造を有し、且つ、トラップ準位密度の高い界面層44及び45を有している。したがって、ブロック絶縁膜40のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
以下、本実施形態におけるメモリセルトランジスタの具体的な構成及び製造方法について説明する。
(具体例1)
図10は、本実施形態の第1の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図10(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜(アルミナ膜)を用いる。具体的には、トリメチルアルミニウム及び水蒸気を原料ガスとして用いたALD(atomic layer deposition)法により、成膜温度300℃で、厚さ4nm程度のアルミナ膜41を形成する。窒素雰囲気中にて、1000℃で1分間の熱処理を行った後、アルミナ膜41上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD(chemical vapor deposition)法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。続いて、シリコン酸化膜42上に、ブロック絶縁膜の上層絶縁膜43となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用い、ALD法により厚さ4nm程度のアルミナ膜43を形成する。アルミナ膜43の具体的な成膜条件は、上述したアルミナ膜41の成膜条件と同じである。
次に、図10(b)に示すように、窒素雰囲気中にて、1000℃で1分間の熱処理を行う。この熱処理により、アルミナ膜(下層絶縁膜)41とシリコン酸化膜(中間絶縁膜)42との界面に界面層44aが形成され、アルミナ膜(上層絶縁膜)43とシリコン酸化膜(中間絶縁膜)42との界面に界面層45aが形成される。界面層44a及び45aはいずれも、アルミニウム、シリコン及び酸素を主成分として含有する。すなわち、熱処理によるアルミナ膜とシリコン酸化膜との界面反応によりアルミニウムシリケイトが形成され、界面層44a及び45aが形成される。なお、一般的に言えば、界面層44aは、シリコン、酸素及び下層絶縁膜41に含有される金属元素を主成分として含有する。界面層45aは、シリコン、酸素及び上層絶縁膜43に含有される金属元素を主成分として含有する。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
図11は、図10(b)の工程の熱処理温度と、ブロック絶縁膜40のリーク電流密度との関係を示した図である。ブロック絶縁膜40には、書き込み動作時の電界と同等の電界が印加されている。図11に示すように、熱処理温度が増加すると、リーク電流は減少する。これは、電荷トラップの起源となるアルミニウムシリケイトが、熱処理温度が高いほど形成されやすいためである。ただし、熱処理温度が1100℃以上になると、熱劣化によってメモリセルトランジスタの信頼性低下が起こる。したがって、熱処理温度は900℃から1100℃の範囲であることが好ましい。
このように、本具体例では、アルミナ膜(下層絶縁膜)41、シリコン酸化膜(中間絶縁膜)42及びアルミナ膜(上層絶縁膜)43を形成した後に熱処理を行うことで、界面反応が生じる。この界面反応によって形成された金属シリケイトが、トラップ準位密度の高い界面層44a及び45aとなる。したがって、すでに述べたように、ブロック絶縁膜40のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
(具体例2)
図12は、本実施形態の第2の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図12(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる非晶質の金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたALD法により、成膜温度200℃で、厚さ4nm程度のハフニウム酸化物膜41を形成する。続いて、ハフニウム酸化物膜41上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。続いて、シリコン酸化膜42上に、ブロック絶縁膜の上層絶縁膜43となる非晶質の金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ALD法により厚さ4nm程度のハフニウム酸化物膜43を形成する。ハフニウム酸化物膜43の具体的な成膜条件は、上述したハフニウム酸化物膜41の成膜条件と同じである。
次に、図12(b)に示すように、窒素雰囲気中にて、800℃で1分間の熱処理を行う。この熱処理により、ハフニウム酸化物膜(下層絶縁膜)41とシリコン酸化膜(中間絶縁膜)42との界面に界面層44bが形成され、ハフニウム酸化物膜(上層絶縁膜)43とシリコン酸化膜(中間絶縁膜)42との界面に界面層45bが形成される。界面層44b及び45bはいずれも、ハフニウム、シリコン及び酸素を主成分として含有する。すなわち、熱処理によるハフニウム酸化物膜とシリコン酸化膜との界面反応によりハフニウムシリケイトが形成され、界面層44b及び45bが形成される。一般的に言えば、界面層44bは、シリコン、酸素及び下層絶縁膜41に含有される金属元素を主成分として含有する。界面層45bは、シリコン、酸素及び上層絶縁膜43に含有される金属元素を主成分として含有する。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
このように、本具体例では、ハフニウム酸化物膜(下層絶縁膜)41、シリコン酸化膜(中間絶縁膜)42及びハフニウム酸化物膜(上層絶縁膜)43を形成した後に熱処理を行うことで、界面反応が生じる。この界面反応によって形成された金属シリケイトが、トラップ準位密度の高い界面層44b及び45bとなる。したがって、すでに述べたように、ブロック絶縁膜40のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
また、本具体例では、下層絶縁膜41及び上層絶縁膜43は、非晶質のハフニウム酸化物膜で形成されている。図12(b)の熱処理により、ハフニウム酸化物膜41及び43は結晶化するが、シリコン酸化膜(中間絶縁膜)42は非晶質状態を維持する。そのため、ハフニウム酸化物膜41とシリコン酸化膜42との界面、及びハフニウム酸化物膜43とシリコン酸化膜42との界面で、応力による歪みが発生する。その結果、トラップ準位密度をより増加させることができる。したがって、ブロック絶縁膜40のリーク電流をより確実に抑制することが可能となる。
(具体例3)
図13は、本実施形態の第3の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図13(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたALD法により、成膜温度300℃で、厚さ4nm程度のハフニウム酸化物膜41を形成する。続いて、ハフニウム酸化物膜41の表面領域を、窒素ラジカルによって窒化する。このラジカル窒化処理は、圧力10Paの窒素を含む雰囲気下で行われ、処理温度は300℃である。このラジカル窒化処理により、ハフニウム酸化物膜41の表面に、窒素を含有する界面層44cが形成される。
次に、図13(b)に示すように、界面層44c上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。続いて、シリコン酸化膜42の表面領域を、窒素ラジカルによって窒化する。このラジカル窒化処理の条件は、上述したハフニウム酸化物膜41のラジカル窒化処理の条件と同じである。このラジカル窒化処理により、シリコン酸化膜42の表面に、窒素を含有する界面層45cが形成される。
次に、図13(c)に示すように、界面層45c上に、ブロック絶縁膜の上層絶縁膜43となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ALD法により厚さ4nm程度のハフニウム酸化物膜43を形成する。ハフニウム酸化物膜43の具体的な成膜条件は、上述したハフニウム酸化物膜41の成膜条件と同じである。
このようにして、ハフニウム酸化物膜(下層絶縁膜)41とシリコン酸化膜(中間絶縁膜)42との界面に界面層44cが形成され、ハフニウム酸化物膜(上層絶縁膜)43とシリコン酸化膜(中間絶縁膜)42との界面に界面層45cが形成されたブロック絶縁膜40が得られる。界面層44c及び45cはいずれも、ハフニウム酸化物膜(下層絶縁膜)41、シリコン酸化膜(中間絶縁膜)42及びハフニウム酸化物膜(上層絶縁膜)43よりも高い窒素濃度を有している。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
このように、本具体例では、ハフニウム酸化物膜(下層絶縁膜)41の表面領域を窒化して界面層44cを形成し、シリコン酸化膜(中間絶縁膜)42の表面領域を窒化して界面層45cを形成する。界面層44c及び45cには、窒素に起因して多数の電荷トラップが形成される。例えば、窒素の導入によって多数のダングリングボンドが生成され、これが電荷トラップとして作用する。その結果、トラップ準位密度の高い界面層44c及び45cが得られる。したがって、すでに述べたように、ブロック絶縁膜40のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
なお、上述した例では、窒化処理としてラジカル窒化を用いたが、例えば熱窒化処理を用いてもよい。
(具体例4)
図14は、本実施形態の第4の具体例の製造方法の一部を模式的に示した断面図である。なお、基本的な製造方法は、図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図14(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用いる。具体的には、テトラエチルメチルアミノハフニウム及び水蒸気を原料ガスとして用いたALD法により、成膜温度300℃で、厚さ4nm程度のハフニウム酸化物膜41を形成する。続いて、アルゴンガス雰囲気下において、1000℃で1分間の熱処理を行う。この熱処理により、ハフニウム酸化物膜41の表面に、アルゴン(Ar)を含有する界面層44dが形成される。
次に、図14(b)に示すように、界面層44c上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。続いて、アルゴンガス雰囲気下において、1000℃で1分間の熱処理を行う。このラジカル窒化処理により、シリコン酸化膜42の表面に、アルゴン(Ar)を含有する界面層45dが形成される。
次に、図14(c)に示すように、界面層45d上に、ブロック絶縁膜の上層絶縁膜43となる金属酸化物膜を形成する。金属酸化物膜としてはハフニウム酸化物膜を用い、ALD法により厚さ4nm程度のハフニウム酸化物膜43を形成する。ハフニウム酸化物膜43の具体的な成膜条件は、上述したハフニウム酸化物膜41の成膜条件と同じである。
このようにして、ハフニウム酸化物膜(下層絶縁膜)41とシリコン酸化膜(中間絶縁膜)42との界面に界面層44dが形成され、ハフニウム酸化物膜(上層絶縁膜)43とシリコン酸化膜(中間絶縁膜)42との界面に界面層45dが形成されたブロック絶縁膜40が得られる。界面層44d及び45dはいずれも、ハフニウム酸化物膜(下層絶縁膜)41、シリコン酸化膜(中間絶縁膜)42及びハフニウム酸化物膜(上層絶縁膜)43よりも高いアルゴン濃度を有している。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
このように、本具体例では、ハフニウム酸化物膜(下層絶縁膜)41の表面にアルゴンを含有する界面層44dを形成し、シリコン酸化膜(中間絶縁膜)42の表面にアルゴンを含有する界面層45dを形成する。界面層44d及び45dでは、アルゴンに起因して多数の電荷トラップが形成される。例えば、アルゴンの導入によって絶縁膜を構成する原子のネットワーク構造に歪みが生じ、これが電荷トラップとして作用する。その結果、トラップ準位密度の高い界面層44d及び45dが得られる。したがって、すでに述べたように、ブロック絶縁膜40のリーク電流を大幅に抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることが可能となる。
なお、上述した例では、アルゴン雰囲気下で熱処理を行ったが、一般的には、希ガス元素及びハロゲン元素から選択された所定元素を含んだ雰囲気下で熱処理を行うことが可能である。この場合にも、上述した構成と同様の構成が得られ、上述した効果と同様の効果が得られる。例えば、希ガス元素としてはアルゴン、クリプトン或いはキセノン等を用いることができ、ハロゲン元素としては臭素等を用いることができる。特に、イオン半径の大きな元素を用いた場合には、上述したネットワーク構造の歪みが大きくなり、界面層44d及び45dのトラップ準位密度を高めることができる。
以上、本発明の第1の実施形態について説明したが、本実施形態は以下のような変更が可能である。
上述した実施形態では、下層絶縁膜41と中間絶縁膜42との界面及び上層絶縁膜43と中間絶縁膜42との界面にのみ、電荷トラップ準位密度が高い層(界面層44及び45)を設けていたが、界面層44及び45に加えてさらに中間絶縁膜42中にも電荷トラップ準位密度が高い層を設けてもよい。このような構成であっても、上述した実施形態と同様の効果を得ることが可能である。
また、上述した実施形態では、ブロック絶縁膜40を下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43で形成したが、ブロック絶縁膜40の構成は上述した実施形態の構成には限定されない。一般的には、ブロック絶縁膜40は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、第1の絶縁膜と第2の絶縁膜との界面に形成された界面層とを含む。界面層は、第1の絶縁膜及び第2の絶縁膜よりもトラップ準位密度が高い。また、第1の絶縁膜の誘電率は、第2の絶縁膜の誘電率よりも高い。例えば、第1の絶縁膜には、上述した実施形態で述べたような金属酸化物膜を用いることができ、第2の絶縁膜には、上述した実施形態で述べたようなシリコン酸化膜を用いることができる。界面層にも、上述した実施形態で述べたような界面層を用いることができる。以下、図15を参照して具体的に説明する。
図15(a)は、ブロック絶縁膜40の第1の変更例の構成を模式的に示した断面図である。図15(a)に示すように、ブロック絶縁膜40は、金属元素及び酸素を主成分として含有する下層絶縁膜(第1の絶縁膜)411と、シリコン及び酸素を主成分として含有する上層絶縁膜(第2の絶縁膜)412と、下層絶縁膜411と上層絶縁膜412との界面に形成された界面層413とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層413により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
図15(b)は、ブロック絶縁膜40の第2の変更例の構成を模式的に示した断面図である。図15(b)に示すように、ブロック絶縁膜40は、シリコン及び酸素を主成分として含有する下層絶縁膜(第2の絶縁膜)421と、金属元素及び酸素を主成分として含有する上層絶縁膜(第1の絶縁膜)422と、下層絶縁膜421と上層絶縁膜422との界面に形成された界面層423とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層423により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
図15(c)は、ブロック絶縁膜40の第3の変更例の構成を模式的に示した断面図である。図15(c)に示すように、ブロック絶縁膜40は、金属元素及び酸素を主成分として含有する下層絶縁膜(第1の絶縁膜)431と、シリコン及び酸素を主成分として含有する中間絶縁膜(第2の絶縁膜)432と、金属元素及び酸素を主成分として含有する上層絶縁膜(第1の絶縁膜)433と、下層絶縁膜431と中間絶縁膜432との界面に形成された界面層434と、上層絶縁膜433と中間絶縁膜432との界面に形成された界面層435とを有している。このような構成でも、上述した実施形態と同様、高いトラップ準位密度を有する界面層434及び435により、トンネル電流に対する実効的なバリア性を向上させることができ、ブロック絶縁膜のリーク電流を抑制することが可能となる。
上述した第1〜第3の変更例に係るブロック絶縁膜40は、第1〜第4の具体例に説明した方法と同様の方法を用いて形成することが可能である。
また、ブロック絶縁膜40は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、第1の絶縁膜と第2の絶縁膜との界面に形成された界面層とを含んでいれば、4層以上の積層構造であってもよい。例えば、金属元素及び酸素を主成分として含有する絶縁膜Aと、シリコン及び酸素を主成分として含有する絶縁膜Bと、金属元素及び酸素を主成分として含有する絶縁膜Cと、シリコン及び酸素を主成分として含有する絶縁膜Dと、金属元素及び酸素を主成分として含有する絶縁膜Eとが当該順序で積層され、各絶縁膜間にトラップ準位密度の高い界面層が形成された構造等を採用することが可能である。
(実施形態2)
次に、本発明の第2の実施形態について説明する。なお、本実施形態に係る半導体装置の基本的な構成や基本的な製造方法は第1の実施形態と同様であるため、第1の実施形態で述べた事項については説明を省略する。
図16は、本実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。基本的な製造方法は、第1の実施形態の図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図16(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜(アルミナ膜)を用いる。具体的には、トリメチルアルミニウム及び水蒸気を原料ガスとして用いたALD法により、成膜温度300℃で、厚さ4nm程度のアルミナ膜41を形成する。窒素雰囲気中にて、1000℃で1分間の熱処理を行った後、アルミナ膜41上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。その後、アルミナ膜(下層絶縁膜)41及びシリコン酸化膜(中間絶縁膜)42の積層膜に対して、酸化性雰囲気で熱処理を施す。具体的には、2kPaの水蒸気(H2O)を含む雰囲気下において、800℃で1分間の熱処理を行う。
次に、図16(b)に示すように、シリコン酸化膜42上に、ブロック絶縁膜の上層絶縁膜43となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用い、ALD法により厚さ4nm程度のアルミナ膜43を形成する。アルミナ膜43の具体的な成膜条件は、上述したアルミナ膜41の成膜条件と同じである。さらに、窒素雰囲気中にて、1000℃で1分間の熱処理を行う。なお、この熱処理により、第1の実施形態で述べたような界面層が形成されるが、ここでは界面層は図示していない。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
アルミナ膜41上にシリコン酸化膜42を形成すると、シリコン酸化膜42の成膜ガス(原料ガス)に含有された水素や塩素によってアルミナ膜41が還元され、アルミナ膜41中に酸素欠損が発生する。その結果、アルミナ膜41の欠陥に起因してリーク電流が増大し、メモリセルの電荷保持特性が劣化してしまう。本実施形態では、アルミナ膜41上にシリコン酸化膜42を形成した後、水蒸気(H2O)を含む雰囲気下で熱処理を行う。この熱処理により、アルミナ膜41中の酸素欠損が補償される。その結果、アルミナ膜41の欠陥に起因したリーク電流の増大を抑制することができ、メモリセルの電荷保持特性を向上させることができる。したがって、ブロック絶縁膜40のリーク電流を抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
図17は、上述した水蒸気雰囲気下での熱処理を行った場合の、電荷保持特性の熱処理温度依存性を示した図である。図18は、上述した水蒸気雰囲気下での熱処理温度と、絶縁膜全体(トンネル絶縁膜、電荷蓄積絶縁膜及びブロック絶縁膜)の電気的な膜厚(シリコン酸化膜換算膜厚)との関係を示した図である。
図17に示すように、メモリセルの電荷保持特性は、熱処理温度が高いほど良好である。一方、絶縁膜全体の電気的な膜厚は、熱処理温度が900℃以上になると大幅に増加している。これは、水蒸気がブロック絶縁膜を通過して電荷蓄積絶縁膜を酸化しているためと考えられる。したがって、水蒸気雰囲気下での熱処理の温度は、700から900℃の範囲であることが好ましい。
なお、上述した実施形態では、水蒸気(H2O)を含む雰囲気下で熱処理を行ったが、一般的には酸化性雰囲気で熱処理を行うことができる。例えば、酸素ガス(O2ガス)を含む雰囲気、オゾンガス(O3ガス)を含む雰囲気、酸素ラジカルを含む雰囲気等で熱処理を行うことも可能である。ただし、以下の理由により、水蒸気を含む雰囲気下で熱処理を行うことが好ましい。
水蒸気(H2O)は、シリコン酸化膜中において、Si−O結合のネットワークを置換しながら拡散反応が進行する。そのため、水蒸気は酸素欠損の修復能力が高い。また、水蒸気は、酸素を含有する絶縁膜中での拡散長が比較的大きい。そのため、シリコン酸化膜下のアルミナ膜を改質するのに適している。さらに、水蒸気は、オゾンや酸素ラジカルに比べて酸化力が弱いため、熱処理時に電荷蓄積絶縁膜を酸化しにくい。電荷蓄積絶縁膜が酸化されるとトラップ密度が減少し、メモリセルの書き込み/消去特性が劣化してしまう。以上のことから、水蒸気を含む雰囲気下での熱処理が好ましい。
また、上述した実施形態では、下層絶縁膜41及び上層絶縁膜43に用いる金属酸化物膜としてアルミナ膜を用いたが、ハフニウム酸化物膜やジルコニウム酸化物膜等を用いることも可能である。下層絶縁膜41及び上層絶縁膜43には一般的に、少なくとも金属元素及び酸素を主成分として含有する絶縁膜を用いることが可能である。また、上述した実施形態では、中間絶縁膜42としてシリコン酸化膜を用いたが、中間絶縁膜42には一般的に、少なくともシリコン及び酸素を主成分として含有する絶縁膜を用いることが可能である。中間絶縁膜42には、窒素等の元素が含有されていてもよい。
また、シリコン酸化膜(中間絶縁膜)42の成膜ガス(原料ガス)に水素及び塩素の少なくとも一方が含有されている場合に、上述した実施形態の方法は特に有効である。
また、上述した実施形態では、ブロック絶縁膜40を下層絶縁膜41、中間絶縁膜42及び上層絶縁膜43で形成したが、ブロック絶縁膜40の構成は上述した実施形態の構成には限定されない。ブロック絶縁膜40の形成工程が、金属元素及び酸素を主成分として含有する第1の絶縁膜上に、シリコン及び酸素を主成分として含有する第2の絶縁膜を形成する工程を含んでいれば、上述した実施形態の方法は適用可能である。したがって、ブロック絶縁膜40が、第1の絶縁膜及び第2の絶縁膜の2層構造であってもよいし、4層以上の積層構造であってもよい。なお、第1の絶縁膜の誘電率は、第2の絶縁膜の誘電率よりも高いことが好ましい。
(実施形態3)
次に、本発明の第3の実施形態について説明する。なお、本実施形態に係る半導体装置の基本的な構成や基本的な製造方法は第1の実施形態と同様であるため、第1の実施形態で述べた事項については説明を省略する。
図19は、本実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。基本的な製造方法は、第1の実施形態の図1〜図5に示した方法と同様であり、主としてブロック絶縁膜の製造方法について説明する。
図1の工程で電荷蓄積絶縁膜30を形成した後、図19(a)に示すように、電荷蓄積絶縁膜30上に、ブロック絶縁膜の下層絶縁膜41となる金属酸化物膜を形成する。金属酸化物膜としてはアルミニウム酸化物膜(アルミナ膜)を用いる。具体的には、トリメチルアルミニウム及び水蒸気(H2O)を原料ガスとして用いたALD法により、成膜温度300℃で、厚さ4nm程度のアルミナ膜41を形成する。すなわち、酸化力が相対的に弱い水蒸気を酸化剤として含有した成膜雰囲気下で、アルミナ膜41を形成する。
次に、図19(b)に示すように、窒素雰囲気中にて、1000℃で1分間の熱処理を行った後、アルミナ膜41上に、ブロック絶縁膜の中間絶縁膜42となるシリコン酸化膜を形成する。具体的には、亜酸化窒素及びジクロルシランを原料ガスとして用いたCVD法により、成膜温度800℃で、厚さ3nm程度のシリコン酸化膜42を形成する。続いて、シリコン酸化膜42上に、ブロック絶縁膜の上層絶縁膜43となる金属酸化物膜を形成する。金属酸化物膜としてはアルミナ膜を用いる。具体的には、トリメチルアルミニウム及びオゾン(O3)を原料ガスとして用いたALD法により、成膜温度300℃で、厚さ4nm程度のアルミナ膜43を形成する。すなわち、酸化力が相対的に強いオゾンを酸化剤として含有した成膜雰囲気下で、アルミナ膜43を形成する。さらに、窒素雰囲気中にて、1000℃で1分間の熱処理を行う。なお、この熱処理により、第1の実施形態で述べたような界面層が形成されるが、ここでは界面層は図示していない。
以後の工程は、図2〜図5に示した工程と同様であり、図5に示すようなメモリセルトランジスタが形成される。
上述したように、本実施形態では、アルミナ膜(上層絶縁膜)43を形成する際の酸化剤としてオゾンを用いている。オゾンは酸化力が強いため、アルミナ膜中の酸素欠損や残留不純物を減少させることができる。そのため、アルミナ膜中の欠陥に起因したリーク電流や、欠陥にトラップされた電子のデトラップを抑制することができ、良好な電荷保持特性を得ることができる。しかしながら、アルミナ膜(下層絶縁膜)41を形成する際の酸化剤としてオゾンを用いると、電荷蓄積絶縁膜(シリコン窒化膜)30が酸化されてしまう。電荷蓄積絶縁膜が酸化されるとトラップ密度が減少し、メモリセルの書き込み/消去特性が劣化してしまう。
本実施形態では、アルミナ膜(下層絶縁膜)41を形成する際の酸化剤として、酸化力の弱い水蒸気(H2O)を用いるため、電荷蓄積絶縁膜30の酸化を抑制することができる。一方、アルミナ膜(上層絶縁膜)43を形成する際の酸化剤として、酸化力の強いオゾン(O3)を用いている。そのため、上述したように、アルミナ膜中の欠陥に起因したリーク電流や電荷のデトラップを抑制することができ、良好な電荷保持特性を得ることができる。したがって、電荷蓄積絶縁膜30の酸化を防止できるとともに、ブロック絶縁膜40のリーク電流を抑制することができ、特性や信頼性に優れた不揮発性半導体メモリを得ることができる。
なお、上述した実施形態では、下層絶縁膜41及び上層絶縁膜43に用いる金属酸化物膜としてアルミナ膜を用いたが、ハフニウム酸化物膜やジルコニウム酸化物膜等を用いることも可能である。下層絶縁膜(第1の絶縁膜)41及び上層絶縁膜(第3の絶縁膜)43には一般的に、少なくとも金属元素及び酸素を主成分として含有する絶縁膜を用いることが可能である。また、上述した実施形態では、中間絶縁膜42としてシリコン酸化膜を用いたが、中間絶縁膜(第2の絶縁膜)42には一般的に、少なくともシリコン及び酸素を主成分として含有する絶縁膜を用いることが可能である。中間絶縁膜42には、窒素等の元素が含有されていてもよい。なお、第1の絶縁膜及び第3の絶縁膜の誘電率は、第2の絶縁膜の誘電率よりも高いことが好ましい。
また、上述した実施形態では、アルミナ膜(下層絶縁膜)41を形成する際に酸化力の弱い水蒸気を用い、アルミナ膜(上層絶縁膜)43を形成する際に酸化力の強いオゾンを用いたが、本実施形態はこの方法に限定されない。一般的には、酸化力が相対的に弱い第1の成膜雰囲気で、金属元素及び酸素を主成分として含有する下層絶縁膜(第1の絶縁膜)41を形成し、第1の成膜雰囲気よりも酸化力の強い第2の成膜雰囲気で、金属元素及び酸素を主成分として含有する上層絶縁膜43(第3の絶縁膜)を形成することが可能である。具体的には、第1の成膜雰囲気と第2の成膜雰囲気とで酸化剤の種類を変える方法(第1の方法)と、第1の成膜雰囲気と第2の成膜雰囲気とで温度を変える方法(第2の方法)とがある。
第1の方法では、第1の成膜雰囲気には酸化力が相対的に弱い第1の酸化剤を用い、第2の成膜雰囲気には第1の酸化剤よりも酸化力の強い第2の酸化剤を用いる。第1の酸化剤としては、水蒸気(H2O)や酸素ガス(O2ガス)等を用いることができる。第2の酸化剤としては、オゾンガス(O3ガス)や酸素ラジカル等を用いることができる。
第2の方法では、第2の成膜雰囲気の温度を第1の成膜雰囲気の温度よりも高く設定する。この場合、第1の成膜雰囲気中の酸化剤と第2の成膜雰囲気中の酸化剤とを同一の酸化剤とすることができる。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第1の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係る半導体装置の基本的な製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係り、ブロック絶縁膜の詳細な構成を模式的に示した断面図である。 本発明の第1の実施形態に係り、ブロック絶縁膜の電荷トラップ準位密度の分布を模式的に示した図である。 本発明の第1の実施形態に係り、書き込み動作時におけるエネルギーバンド構造を示した図である。 本発明の第1の実施形態の比較例に係り、書き込み動作時におけるエネルギーバンド構造を示した図である。 本発明の第1の実施形態の第1の具体例の製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態に係り、熱処理温度とブロック絶縁膜のリーク電流密度との関係を示した図である。 本発明の第1の実施形態の第2の具体例の製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態の第3の具体例の製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態の第4の具体例の製造方法の一部を模式的に示した断面図である。 本発明の第1の実施形態の変更例の構成を模式的に示した断面図である。 本発明の第2の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。 本発明の第2の実施形態に係り、電荷保持特性の熱処理温度依存性を示した図である。 本発明の第2の実施形態に係り、熱処理温度と絶縁膜全体の電気的な膜厚との関係を示した図である。 本発明の第3の実施形態に係る半導体装置の製造方法の一部を模式的に示した断面図である。
符号の説明
10…半導体基板 20…トンネル絶縁膜 30…電荷蓄積絶縁膜
40…ブロック絶縁膜 41…下層絶縁膜 42…中間絶縁膜
43…上層絶縁膜 44…界面層 45…界面層
50…制御ゲート電極 51…下層制御ゲート電極膜
52…上層制御ゲート電極膜
60…マスク膜 70…素子分離領域 80…マスク膜
90…ソース/ドレイン領域 100…層間絶縁膜
411…下層絶縁膜 412…上層絶縁膜 413…界面層
421…下層絶縁膜 422…上層絶縁膜 423…界面層
431…下層絶縁膜 432…中間絶縁膜 433…上層絶縁膜
434…界面層 435…界面層

Claims (5)

  1. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
    前記ブロック絶縁膜上に形成された制御ゲート電極と、
    を備えた半導体装置であって、
    前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ前記金属元素、シリコン及び酸素を主成分として含有する界面層と、を含む
    ことを特徴とする半導体装置。
  2. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
    前記ブロック絶縁膜上に形成された制御ゲート電極と、
    を備えた半導体装置であって、
    前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ窒素を含有する界面層と、を含み、
    前記界面層は、前記第1の絶縁膜及び前記第2の絶縁膜よりも高い窒素濃度を有する
    ことを特徴とする半導体装置。
  3. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、
    前記ブロック絶縁膜上に形成された制御ゲート電極と、
    を備えた半導体装置であって、
    前記ブロック絶縁膜は、金属元素及び酸素を主成分として含有する第1の絶縁膜と、シリコン及び酸素を主成分として含有する第2の絶縁膜と、前記第1の絶縁膜と前記第2の絶縁膜との間に形成され且つ希ガス元素及びハロゲン元素から選択された所定元素を含有する界面層と、を含み、
    前記界面層は、前記第1の絶縁膜及び前記第2の絶縁膜よりも高い前記所定元素の濃度を有する
    ことを特徴とする半導体装置。
  4. 半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
    前記ブロック絶縁膜を形成する工程は、
    金属元素及び酸素を主成分として含有する第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上にシリコン及び酸素を主成分として含有する第2の絶縁膜を形成する工程と、
    前記第1の絶縁膜及び前記第2の絶縁膜に対して酸化性雰囲気で熱処理を施す工程と、
    を備えることを特徴とする半導体装置の製造方法。
  5. 半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成されたブロック絶縁膜と、前記ブロック絶縁膜上に形成された制御ゲート電極と、を備えた半導体装置の製造方法であって、
    前記ブロック絶縁膜を形成する工程は、
    第1の成膜雰囲気で、金属元素及び酸素を主成分として含有する第1の絶縁膜を形成する工程と、
    前記第1の絶縁膜上にシリコン及び酸素を主成分として含有する第2の絶縁膜を形成する工程と、
    前記第1の成膜雰囲気よりも酸化力の強い第2の成膜雰囲気で、前記第2の絶縁膜上に金属元素及び酸素を主成分として含有する第3の絶縁膜を形成する工程と、
    を備えることを特徴とする半導体装置の製造方法。
JP2008178168A 2008-07-08 2008-07-08 半導体装置及びその製造方法 Pending JP2010021204A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008178168A JP2010021204A (ja) 2008-07-08 2008-07-08 半導体装置及びその製造方法
US12/498,916 US20100006923A1 (en) 2008-07-08 2009-07-07 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008178168A JP2010021204A (ja) 2008-07-08 2008-07-08 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010021204A true JP2010021204A (ja) 2010-01-28

Family

ID=41504372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008178168A Pending JP2010021204A (ja) 2008-07-08 2008-07-08 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100006923A1 (ja)
JP (1) JP2010021204A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141256A (ja) * 2008-12-15 2010-06-24 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法

Families Citing this family (335)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10378106B2 (en) 2008-11-14 2019-08-13 Asm Ip Holding B.V. Method of forming insulation film by modified PEALD
US9394608B2 (en) 2009-04-06 2016-07-19 Asm America, Inc. Semiconductor processing reactor and components thereof
US8802201B2 (en) 2009-08-14 2014-08-12 Asm America, Inc. Systems and methods for thin-film deposition of metal oxides using excited nitrogen-oxygen species
JP5534748B2 (ja) * 2009-08-25 2014-07-02 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP6299058B2 (ja) * 2011-03-02 2018-03-28 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法及び電子機器
US9312155B2 (en) 2011-06-06 2016-04-12 Asm Japan K.K. High-throughput semiconductor-processing apparatus equipped with multiple dual-chamber modules
US10364496B2 (en) 2011-06-27 2019-07-30 Asm Ip Holding B.V. Dual section module having shared and unshared mass flow controllers
US10854498B2 (en) 2011-07-15 2020-12-01 Asm Ip Holding B.V. Wafer-supporting device and method for producing same
US20130023129A1 (en) 2011-07-20 2013-01-24 Asm America, Inc. Pressure transmitter for a semiconductor processing environment
JP2013058592A (ja) 2011-09-08 2013-03-28 Toshiba Corp 不揮発性半導体記憶装置
US9017481B1 (en) 2011-10-28 2015-04-28 Asm America, Inc. Process feed management for semiconductor substrate processing
US9659799B2 (en) 2012-08-28 2017-05-23 Asm Ip Holding B.V. Systems and methods for dynamic semiconductor process scheduling
US9021985B2 (en) 2012-09-12 2015-05-05 Asm Ip Holdings B.V. Process gas management for an inductively-coupled plasma deposition reactor
KR102018614B1 (ko) * 2012-09-26 2019-09-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
US10714315B2 (en) 2012-10-12 2020-07-14 Asm Ip Holdings B.V. Semiconductor reaction chamber showerhead
US20160376700A1 (en) 2013-02-01 2016-12-29 Asm Ip Holding B.V. System for treatment of deposition reactor
US9484191B2 (en) 2013-03-08 2016-11-01 Asm Ip Holding B.V. Pulsed remote plasma method and system
US9589770B2 (en) 2013-03-08 2017-03-07 Asm Ip Holding B.V. Method and systems for in-situ formation of intermediate reactive species
KR102059525B1 (ko) * 2013-03-19 2019-12-27 삼성전자주식회사 보호 패턴을 가진 수직 셀형 반도체 소자
US9240412B2 (en) 2013-09-27 2016-01-19 Asm Ip Holding B.V. Semiconductor structure and device and methods of forming same using selective epitaxial process
EP3473655B1 (de) 2013-10-30 2021-06-09 Basf Se Verfahren zur herstellung wasserabsorbierender polymerpartikel durch suspensionspolymerisation
US10683571B2 (en) 2014-02-25 2020-06-16 Asm Ip Holding B.V. Gas supply manifold and method of supplying gases to chamber using same
US10167557B2 (en) 2014-03-18 2019-01-01 Asm Ip Holding B.V. Gas distribution system, reactor including the system, and methods of using the same
US11015245B2 (en) 2014-03-19 2021-05-25 Asm Ip Holding B.V. Gas-phase reactor and system having exhaust plenum and components thereof
US10858737B2 (en) 2014-07-28 2020-12-08 Asm Ip Holding B.V. Showerhead assembly and components thereof
US9890456B2 (en) 2014-08-21 2018-02-13 Asm Ip Holding B.V. Method and system for in situ formation of gas-phase compounds
US10941490B2 (en) 2014-10-07 2021-03-09 Asm Ip Holding B.V. Multiple temperature range susceptor, assembly, reactor and system including the susceptor, and methods of using the same
US9657845B2 (en) 2014-10-07 2017-05-23 Asm Ip Holding B.V. Variable conductance gas distribution apparatus and method
EP3206624B1 (en) * 2014-10-14 2023-08-30 3M Innovative Properties Company Method of curing a dental article
KR102300403B1 (ko) 2014-11-19 2021-09-09 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
KR102263121B1 (ko) * 2014-12-22 2021-06-09 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 및 그 제조 방법
US10529542B2 (en) 2015-03-11 2020-01-07 Asm Ip Holdings B.V. Cross-flow reactor and method
US10276355B2 (en) 2015-03-12 2019-04-30 Asm Ip Holding B.V. Multi-zone reactor, system including the reactor, and method of using the same
US10458018B2 (en) 2015-06-26 2019-10-29 Asm Ip Holding B.V. Structures including metal carbide material, devices including the structures, and methods of forming same
US10600673B2 (en) 2015-07-07 2020-03-24 Asm Ip Holding B.V. Magnetic susceptor to baseplate seal
US10043661B2 (en) 2015-07-13 2018-08-07 Asm Ip Holding B.V. Method for protecting layer by forming hydrocarbon-based extremely thin film
US10083836B2 (en) 2015-07-24 2018-09-25 Asm Ip Holding B.V. Formation of boron-doped titanium metal films with high work function
CN105226027B (zh) * 2015-09-06 2019-03-15 中国科学院微电子研究所 半导体器件及其制造方法
US9960072B2 (en) 2015-09-29 2018-05-01 Asm Ip Holding B.V. Variable adjustment for precise matching of multiple chamber cavity housings
US10211308B2 (en) 2015-10-21 2019-02-19 Asm Ip Holding B.V. NbMC layers
US10322384B2 (en) 2015-11-09 2019-06-18 Asm Ip Holding B.V. Counter flow mixer for process chamber
US11139308B2 (en) 2015-12-29 2021-10-05 Asm Ip Holding B.V. Atomic layer deposition of III-V compounds to form V-NAND devices
US10468251B2 (en) 2016-02-19 2019-11-05 Asm Ip Holding B.V. Method for forming spacers using silicon nitride film for spacer-defined multiple patterning
US10529554B2 (en) 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10501866B2 (en) 2016-03-09 2019-12-10 Asm Ip Holding B.V. Gas distribution apparatus for improved film uniformity in an epitaxial system
US10343920B2 (en) 2016-03-18 2019-07-09 Asm Ip Holding B.V. Aligned carbon nanotubes
US9892913B2 (en) 2016-03-24 2018-02-13 Asm Ip Holding B.V. Radial and thickness control via biased multi-port injection settings
US10087522B2 (en) 2016-04-21 2018-10-02 Asm Ip Holding B.V. Deposition of metal borides
US10865475B2 (en) 2016-04-21 2020-12-15 Asm Ip Holding B.V. Deposition of metal borides and silicides
US10190213B2 (en) 2016-04-21 2019-01-29 Asm Ip Holding B.V. Deposition of metal borides
US10032628B2 (en) 2016-05-02 2018-07-24 Asm Ip Holding B.V. Source/drain performance through conformal solid state doping
US10367080B2 (en) 2016-05-02 2019-07-30 Asm Ip Holding B.V. Method of forming a germanium oxynitride film
KR102592471B1 (ko) 2016-05-17 2023-10-20 에이에스엠 아이피 홀딩 비.브이. 금속 배선 형성 방법 및 이를 이용한 반도체 장치의 제조 방법
US11453943B2 (en) 2016-05-25 2022-09-27 Asm Ip Holding B.V. Method for forming carbon-containing silicon/metal oxide or nitride film by ALD using silicon precursor and hydrocarbon precursor
US10388509B2 (en) 2016-06-28 2019-08-20 Asm Ip Holding B.V. Formation of epitaxial layers via dislocation filtering
US9859151B1 (en) 2016-07-08 2018-01-02 Asm Ip Holding B.V. Selective film deposition method to form air gaps
US10612137B2 (en) 2016-07-08 2020-04-07 Asm Ip Holdings B.V. Organic reactants for atomic layer deposition
US9793135B1 (en) 2016-07-14 2017-10-17 ASM IP Holding B.V Method of cyclic dry etching using etchant film
US10714385B2 (en) 2016-07-19 2020-07-14 Asm Ip Holding B.V. Selective deposition of tungsten
KR102354490B1 (ko) 2016-07-27 2022-01-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US10395919B2 (en) 2016-07-28 2019-08-27 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10177025B2 (en) 2016-07-28 2019-01-08 Asm Ip Holding B.V. Method and apparatus for filling a gap
KR102532607B1 (ko) 2016-07-28 2023-05-15 에이에스엠 아이피 홀딩 비.브이. 기판 가공 장치 및 그 동작 방법
US9887082B1 (en) 2016-07-28 2018-02-06 Asm Ip Holding B.V. Method and apparatus for filling a gap
US9812320B1 (en) 2016-07-28 2017-11-07 Asm Ip Holding B.V. Method and apparatus for filling a gap
US10090316B2 (en) 2016-09-01 2018-10-02 Asm Ip Holding B.V. 3D stacked multilayer semiconductor memory using doped select transistor channel
US9892930B1 (en) * 2016-09-20 2018-02-13 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US10410943B2 (en) 2016-10-13 2019-09-10 Asm Ip Holding B.V. Method for passivating a surface of a semiconductor and related systems
US10643826B2 (en) 2016-10-26 2020-05-05 Asm Ip Holdings B.V. Methods for thermally calibrating reaction chambers
US11532757B2 (en) 2016-10-27 2022-12-20 Asm Ip Holding B.V. Deposition of charge trapping layers
US10643904B2 (en) 2016-11-01 2020-05-05 Asm Ip Holdings B.V. Methods for forming a semiconductor device and related semiconductor device structures
US10714350B2 (en) 2016-11-01 2020-07-14 ASM IP Holdings, B.V. Methods for forming a transition metal niobium nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10229833B2 (en) 2016-11-01 2019-03-12 Asm Ip Holding B.V. Methods for forming a transition metal nitride film on a substrate by atomic layer deposition and related semiconductor device structures
US10435790B2 (en) 2016-11-01 2019-10-08 Asm Ip Holding B.V. Method of subatmospheric plasma-enhanced ALD using capacitively coupled electrodes with narrow gap
US10134757B2 (en) 2016-11-07 2018-11-20 Asm Ip Holding B.V. Method of processing a substrate and a device manufactured by using the method
KR102546317B1 (ko) 2016-11-15 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기체 공급 유닛 및 이를 포함하는 기판 처리 장치
US10340135B2 (en) 2016-11-28 2019-07-02 Asm Ip Holding B.V. Method of topologically restricted plasma-enhanced cyclic deposition of silicon or metal nitride
KR20180068582A (ko) 2016-12-14 2018-06-22 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11581186B2 (en) 2016-12-15 2023-02-14 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus
US11447861B2 (en) 2016-12-15 2022-09-20 Asm Ip Holding B.V. Sequential infiltration synthesis apparatus and a method of forming a patterned structure
US9916980B1 (en) 2016-12-15 2018-03-13 Asm Ip Holding B.V. Method of forming a structure on a substrate
KR102700194B1 (ko) 2016-12-19 2024-08-28 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10269558B2 (en) 2016-12-22 2019-04-23 Asm Ip Holding B.V. Method of forming a structure on a substrate
US10867788B2 (en) 2016-12-28 2020-12-15 Asm Ip Holding B.V. Method of forming a structure on a substrate
US11390950B2 (en) 2017-01-10 2022-07-19 Asm Ip Holding B.V. Reactor system and method to reduce residue buildup during a film deposition process
US10655221B2 (en) 2017-02-09 2020-05-19 Asm Ip Holding B.V. Method for depositing oxide film by thermal ALD and PEALD
US10468261B2 (en) 2017-02-15 2019-11-05 Asm Ip Holding B.V. Methods for forming a metallic film on a substrate by cyclical deposition and related semiconductor device structures
US10529563B2 (en) 2017-03-29 2020-01-07 Asm Ip Holdings B.V. Method for forming doped metal oxide films on a substrate by cyclical deposition and related semiconductor device structures
US10283353B2 (en) 2017-03-29 2019-05-07 Asm Ip Holding B.V. Method of reforming insulating film deposited on substrate with recess pattern
US10103040B1 (en) 2017-03-31 2018-10-16 Asm Ip Holding B.V. Apparatus and method for manufacturing a semiconductor device
USD830981S1 (en) 2017-04-07 2018-10-16 Asm Ip Holding B.V. Susceptor for semiconductor substrate processing apparatus
KR102457289B1 (ko) 2017-04-25 2022-10-21 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10446393B2 (en) 2017-05-08 2019-10-15 Asm Ip Holding B.V. Methods for forming silicon-containing epitaxial layers and related semiconductor device structures
US10892156B2 (en) 2017-05-08 2021-01-12 Asm Ip Holding B.V. Methods for forming a silicon nitride film on a substrate and related semiconductor device structures
US10770286B2 (en) 2017-05-08 2020-09-08 Asm Ip Holdings B.V. Methods for selectively forming a silicon nitride film on a substrate and related semiconductor device structures
US10504742B2 (en) 2017-05-31 2019-12-10 Asm Ip Holding B.V. Method of atomic layer etching using hydrogen plasma
US10886123B2 (en) 2017-06-02 2021-01-05 Asm Ip Holding B.V. Methods for forming low temperature semiconductor layers and related semiconductor device structures
US12040200B2 (en) 2017-06-20 2024-07-16 Asm Ip Holding B.V. Semiconductor processing apparatus and methods for calibrating a semiconductor processing apparatus
US11306395B2 (en) 2017-06-28 2022-04-19 Asm Ip Holding B.V. Methods for depositing a transition metal nitride film on a substrate by atomic layer deposition and related deposition apparatus
US10685834B2 (en) 2017-07-05 2020-06-16 Asm Ip Holdings B.V. Methods for forming a silicon germanium tin layer and related semiconductor device structures
KR20190009245A (ko) 2017-07-18 2019-01-28 에이에스엠 아이피 홀딩 비.브이. 반도체 소자 구조물 형성 방법 및 관련된 반도체 소자 구조물
US11374112B2 (en) 2017-07-19 2022-06-28 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US11018002B2 (en) 2017-07-19 2021-05-25 Asm Ip Holding B.V. Method for selectively depositing a Group IV semiconductor and related semiconductor device structures
US10541333B2 (en) 2017-07-19 2020-01-21 Asm Ip Holding B.V. Method for depositing a group IV semiconductor and related semiconductor device structures
US10312055B2 (en) 2017-07-26 2019-06-04 Asm Ip Holding B.V. Method of depositing film by PEALD using negative bias
US10605530B2 (en) 2017-07-26 2020-03-31 Asm Ip Holding B.V. Assembly of a liner and a flange for a vertical furnace as well as the liner and the vertical furnace
US10590535B2 (en) 2017-07-26 2020-03-17 Asm Ip Holdings B.V. Chemical treatment, deposition and/or infiltration apparatus and method for using the same
US10770336B2 (en) 2017-08-08 2020-09-08 Asm Ip Holding B.V. Substrate lift mechanism and reactor including same
US10692741B2 (en) 2017-08-08 2020-06-23 Asm Ip Holdings B.V. Radiation shield
US10249524B2 (en) 2017-08-09 2019-04-02 Asm Ip Holding B.V. Cassette holder assembly for a substrate cassette and holding member for use in such assembly
US11139191B2 (en) 2017-08-09 2021-10-05 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US11769682B2 (en) 2017-08-09 2023-09-26 Asm Ip Holding B.V. Storage apparatus for storing cassettes for substrates and processing apparatus equipped therewith
US10236177B1 (en) 2017-08-22 2019-03-19 ASM IP Holding B.V.. Methods for depositing a doped germanium tin semiconductor and related semiconductor device structures
USD900036S1 (en) 2017-08-24 2020-10-27 Asm Ip Holding B.V. Heater electrical connector and adapter
US11830730B2 (en) 2017-08-29 2023-11-28 Asm Ip Holding B.V. Layer forming method and apparatus
US11295980B2 (en) 2017-08-30 2022-04-05 Asm Ip Holding B.V. Methods for depositing a molybdenum metal film over a dielectric surface of a substrate by a cyclical deposition process and related semiconductor device structures
US11056344B2 (en) 2017-08-30 2021-07-06 Asm Ip Holding B.V. Layer forming method
KR102491945B1 (ko) 2017-08-30 2023-01-26 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR102401446B1 (ko) 2017-08-31 2022-05-24 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US10607895B2 (en) 2017-09-18 2020-03-31 Asm Ip Holdings B.V. Method for forming a semiconductor device structure comprising a gate fill metal
KR102630301B1 (ko) 2017-09-21 2024-01-29 에이에스엠 아이피 홀딩 비.브이. 침투성 재료의 순차 침투 합성 방법 처리 및 이를 이용하여 형성된 구조물 및 장치
US10844484B2 (en) 2017-09-22 2020-11-24 Asm Ip Holding B.V. Apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US10658205B2 (en) 2017-09-28 2020-05-19 Asm Ip Holdings B.V. Chemical dispensing apparatus and methods for dispensing a chemical to a reaction chamber
US10403504B2 (en) 2017-10-05 2019-09-03 Asm Ip Holding B.V. Method for selectively depositing a metallic film on a substrate
US10319588B2 (en) 2017-10-10 2019-06-11 Asm Ip Holding B.V. Method for depositing a metal chalcogenide on a substrate by cyclical deposition
US10923344B2 (en) 2017-10-30 2021-02-16 Asm Ip Holding B.V. Methods for forming a semiconductor structure and related semiconductor structures
KR102443047B1 (ko) 2017-11-16 2022-09-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 방법 및 그에 의해 제조된 장치
US10910262B2 (en) 2017-11-16 2021-02-02 Asm Ip Holding B.V. Method of selectively depositing a capping layer structure on a semiconductor device structure
US11022879B2 (en) 2017-11-24 2021-06-01 Asm Ip Holding B.V. Method of forming an enhanced unexposed photoresist layer
WO2019103610A1 (en) 2017-11-27 2019-05-31 Asm Ip Holding B.V. Apparatus including a clean mini environment
JP7214724B2 (ja) 2017-11-27 2023-01-30 エーエスエム アイピー ホールディング ビー.ブイ. バッチ炉で利用されるウェハカセットを収納するための収納装置
US10290508B1 (en) 2017-12-05 2019-05-14 Asm Ip Holding B.V. Method for forming vertical spacers for spacer-defined patterning
US10872771B2 (en) 2018-01-16 2020-12-22 Asm Ip Holding B. V. Method for depositing a material film on a substrate within a reaction chamber by a cyclical deposition process and related device structures
CN111630203A (zh) 2018-01-19 2020-09-04 Asm Ip私人控股有限公司 通过等离子体辅助沉积来沉积间隙填充层的方法
TWI799494B (zh) 2018-01-19 2023-04-21 荷蘭商Asm 智慧財產控股公司 沈積方法
USD903477S1 (en) 2018-01-24 2020-12-01 Asm Ip Holdings B.V. Metal clamp
US11018047B2 (en) 2018-01-25 2021-05-25 Asm Ip Holding B.V. Hybrid lift pin
US10535516B2 (en) 2018-02-01 2020-01-14 Asm Ip Holdings B.V. Method for depositing a semiconductor structure on a surface of a substrate and related semiconductor structures
USD880437S1 (en) 2018-02-01 2020-04-07 Asm Ip Holding B.V. Gas supply plate for semiconductor manufacturing apparatus
US11081345B2 (en) 2018-02-06 2021-08-03 Asm Ip Holding B.V. Method of post-deposition treatment for silicon oxide film
JP7124098B2 (ja) 2018-02-14 2022-08-23 エーエスエム・アイピー・ホールディング・ベー・フェー 周期的堆積プロセスにより基材上にルテニウム含有膜を堆積させる方法
US10896820B2 (en) 2018-02-14 2021-01-19 Asm Ip Holding B.V. Method for depositing a ruthenium-containing film on a substrate by a cyclical deposition process
US10731249B2 (en) 2018-02-15 2020-08-04 Asm Ip Holding B.V. Method of forming a transition metal containing film on a substrate by a cyclical deposition process, a method for supplying a transition metal halide compound to a reaction chamber, and related vapor deposition apparatus
KR102636427B1 (ko) 2018-02-20 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 장치
US10658181B2 (en) 2018-02-20 2020-05-19 Asm Ip Holding B.V. Method of spacer-defined direct patterning in semiconductor fabrication
US10975470B2 (en) 2018-02-23 2021-04-13 Asm Ip Holding B.V. Apparatus for detecting or monitoring for a chemical precursor in a high temperature environment
US11473195B2 (en) 2018-03-01 2022-10-18 Asm Ip Holding B.V. Semiconductor processing apparatus and a method for processing a substrate
US11629406B2 (en) 2018-03-09 2023-04-18 Asm Ip Holding B.V. Semiconductor processing apparatus comprising one or more pyrometers for measuring a temperature of a substrate during transfer of the substrate
US11114283B2 (en) 2018-03-16 2021-09-07 Asm Ip Holding B.V. Reactor, system including the reactor, and methods of manufacturing and using same
KR102646467B1 (ko) 2018-03-27 2024-03-11 에이에스엠 아이피 홀딩 비.브이. 기판 상에 전극을 형성하는 방법 및 전극을 포함하는 반도체 소자 구조
US11088002B2 (en) 2018-03-29 2021-08-10 Asm Ip Holding B.V. Substrate rack and a substrate processing system and method
US11230766B2 (en) 2018-03-29 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
US10510536B2 (en) 2018-03-29 2019-12-17 Asm Ip Holding B.V. Method of depositing a co-doped polysilicon film on a surface of a substrate within a reaction chamber
KR102501472B1 (ko) 2018-03-30 2023-02-20 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
US12025484B2 (en) 2018-05-08 2024-07-02 Asm Ip Holding B.V. Thin film forming method
TWI843623B (zh) 2018-05-08 2024-05-21 荷蘭商Asm Ip私人控股有限公司 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
KR20190129718A (ko) 2018-05-11 2019-11-20 에이에스엠 아이피 홀딩 비.브이. 기판 상에 피도핑 금속 탄화물 막을 형성하는 방법 및 관련 반도체 소자 구조
KR102596988B1 (ko) 2018-05-28 2023-10-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법 및 그에 의해 제조된 장치
TWI840362B (zh) 2018-06-04 2024-05-01 荷蘭商Asm Ip私人控股有限公司 水氣降低的晶圓處置腔室
US11718913B2 (en) 2018-06-04 2023-08-08 Asm Ip Holding B.V. Gas distribution system and reactor system including same
US11286562B2 (en) 2018-06-08 2022-03-29 Asm Ip Holding B.V. Gas-phase chemical reactor and method of using same
KR102568797B1 (ko) 2018-06-21 2023-08-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 시스템
US10797133B2 (en) 2018-06-21 2020-10-06 Asm Ip Holding B.V. Method for depositing a phosphorus doped silicon arsenide film and related semiconductor device structures
WO2020003000A1 (en) 2018-06-27 2020-01-02 Asm Ip Holding B.V. Cyclic deposition methods for forming metal-containing material and films and structures including the metal-containing material
TW202409324A (zh) 2018-06-27 2024-03-01 荷蘭商Asm Ip私人控股有限公司 用於形成含金屬材料之循環沉積製程
KR102686758B1 (ko) 2018-06-29 2024-07-18 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법 및 반도체 장치의 제조 방법
US10612136B2 (en) 2018-06-29 2020-04-07 ASM IP Holding, B.V. Temperature-controlled flange and reactor system including same
US10388513B1 (en) 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10755922B2 (en) 2018-07-03 2020-08-25 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US10767789B2 (en) 2018-07-16 2020-09-08 Asm Ip Holding B.V. Diaphragm valves, valve components, and methods for forming valve components
US10483099B1 (en) 2018-07-26 2019-11-19 Asm Ip Holding B.V. Method for forming thermally stable organosilicon polymer film
US11053591B2 (en) 2018-08-06 2021-07-06 Asm Ip Holding B.V. Multi-port gas injection system and reactor system including same
US10883175B2 (en) 2018-08-09 2021-01-05 Asm Ip Holding B.V. Vertical furnace for processing substrates and a liner for use therein
US10829852B2 (en) 2018-08-16 2020-11-10 Asm Ip Holding B.V. Gas distribution device for a wafer processing apparatus
US11430674B2 (en) 2018-08-22 2022-08-30 Asm Ip Holding B.V. Sensor array, apparatus for dispensing a vapor phase reactant to a reaction chamber and related methods
US11024523B2 (en) 2018-09-11 2021-06-01 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102707956B1 (ko) 2018-09-11 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 박막 증착 방법
US11049751B2 (en) 2018-09-14 2021-06-29 Asm Ip Holding B.V. Cassette supply system to store and handle cassettes and processing apparatus equipped therewith
TWI844567B (zh) 2018-10-01 2024-06-11 荷蘭商Asm Ip私人控股有限公司 基材保持裝置、含有此裝置之系統及其使用之方法
US11232963B2 (en) 2018-10-03 2022-01-25 Asm Ip Holding B.V. Substrate processing apparatus and method
KR102592699B1 (ko) 2018-10-08 2023-10-23 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 박막 증착 장치와 기판 처리 장치
US10847365B2 (en) 2018-10-11 2020-11-24 Asm Ip Holding B.V. Method of forming conformal silicon carbide film by cyclic CVD
US10811256B2 (en) 2018-10-16 2020-10-20 Asm Ip Holding B.V. Method for etching a carbon-containing feature
KR102546322B1 (ko) 2018-10-19 2023-06-21 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
KR102605121B1 (ko) 2018-10-19 2023-11-23 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치 및 기판 처리 방법
USD948463S1 (en) 2018-10-24 2022-04-12 Asm Ip Holding B.V. Susceptor for semiconductor substrate supporting apparatus
US10381219B1 (en) 2018-10-25 2019-08-13 Asm Ip Holding B.V. Methods for forming a silicon nitride film
US11087997B2 (en) 2018-10-31 2021-08-10 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
KR20200051105A (ko) 2018-11-02 2020-05-13 에이에스엠 아이피 홀딩 비.브이. 기판 지지 유닛 및 이를 포함하는 기판 처리 장치
US11572620B2 (en) 2018-11-06 2023-02-07 Asm Ip Holding B.V. Methods for selectively depositing an amorphous silicon film on a substrate
US11031242B2 (en) 2018-11-07 2021-06-08 Asm Ip Holding B.V. Methods for depositing a boron doped silicon germanium film
US10847366B2 (en) 2018-11-16 2020-11-24 Asm Ip Holding B.V. Methods for depositing a transition metal chalcogenide film on a substrate by a cyclical deposition process
US10818758B2 (en) 2018-11-16 2020-10-27 Asm Ip Holding B.V. Methods for forming a metal silicate film on a substrate in a reaction chamber and related semiconductor device structures
US10559458B1 (en) 2018-11-26 2020-02-11 Asm Ip Holding B.V. Method of forming oxynitride film
US12040199B2 (en) 2018-11-28 2024-07-16 Asm Ip Holding B.V. Substrate processing apparatus for processing substrates
US11217444B2 (en) 2018-11-30 2022-01-04 Asm Ip Holding B.V. Method for forming an ultraviolet radiation responsive metal oxide-containing film
KR102636428B1 (ko) 2018-12-04 2024-02-13 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치를 세정하는 방법
US11158513B2 (en) 2018-12-13 2021-10-26 Asm Ip Holding B.V. Methods for forming a rhenium-containing film on a substrate by a cyclical deposition process and related semiconductor device structures
JP7504584B2 (ja) 2018-12-14 2024-06-24 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化ガリウムの選択的堆積を用いてデバイス構造体を形成する方法及びそのためのシステム
TWI819180B (zh) 2019-01-17 2023-10-21 荷蘭商Asm 智慧財產控股公司 藉由循環沈積製程於基板上形成含過渡金屬膜之方法
KR20200091543A (ko) 2019-01-22 2020-07-31 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
CN111524788B (zh) 2019-02-01 2023-11-24 Asm Ip私人控股有限公司 氧化硅的拓扑选择性膜形成的方法
JP2020136678A (ja) 2019-02-20 2020-08-31 エーエスエム・アイピー・ホールディング・ベー・フェー 基材表面内に形成された凹部を充填するための方法および装置
KR20200102357A (ko) 2019-02-20 2020-08-31 에이에스엠 아이피 홀딩 비.브이. 3-d nand 응용의 플러그 충진체 증착용 장치 및 방법
TWI845607B (zh) 2019-02-20 2024-06-21 荷蘭商Asm Ip私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
KR102626263B1 (ko) 2019-02-20 2024-01-16 에이에스엠 아이피 홀딩 비.브이. 처리 단계를 포함하는 주기적 증착 방법 및 이를 위한 장치
TWI842826B (zh) 2019-02-22 2024-05-21 荷蘭商Asm Ip私人控股有限公司 基材處理設備及處理基材之方法
JP2020141092A (ja) 2019-03-01 2020-09-03 キオクシア株式会社 半導体装置
KR20200108243A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. SiOC 층을 포함한 구조체 및 이의 형성 방법
KR20200108242A (ko) 2019-03-08 2020-09-17 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 층을 선택적으로 증착하는 방법, 및 선택적으로 증착된 실리콘 질화물 층을 포함하는 구조체
US11742198B2 (en) 2019-03-08 2023-08-29 Asm Ip Holding B.V. Structure including SiOCN layer and method of forming same
KR20200116033A (ko) 2019-03-28 2020-10-08 에이에스엠 아이피 홀딩 비.브이. 도어 개방기 및 이를 구비한 기판 처리 장치
KR20200116855A (ko) 2019-04-01 2020-10-13 에이에스엠 아이피 홀딩 비.브이. 반도체 소자를 제조하는 방법
KR20200123380A (ko) 2019-04-19 2020-10-29 에이에스엠 아이피 홀딩 비.브이. 층 형성 방법 및 장치
KR20200125453A (ko) 2019-04-24 2020-11-04 에이에스엠 아이피 홀딩 비.브이. 기상 반응기 시스템 및 이를 사용하는 방법
KR20200130118A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 비정질 탄소 중합체 막을 개질하는 방법
KR20200130121A (ko) 2019-05-07 2020-11-18 에이에스엠 아이피 홀딩 비.브이. 딥 튜브가 있는 화학물질 공급원 용기
KR20200130652A (ko) 2019-05-10 2020-11-19 에이에스엠 아이피 홀딩 비.브이. 표면 상에 재료를 증착하는 방법 및 본 방법에 따라 형성된 구조
JP2020188255A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
JP2020188254A (ja) 2019-05-16 2020-11-19 エーエスエム アイピー ホールディング ビー.ブイ. ウェハボートハンドリング装置、縦型バッチ炉および方法
USD975665S1 (en) 2019-05-17 2023-01-17 Asm Ip Holding B.V. Susceptor shaft
USD947913S1 (en) 2019-05-17 2022-04-05 Asm Ip Holding B.V. Susceptor shaft
USD935572S1 (en) 2019-05-24 2021-11-09 Asm Ip Holding B.V. Gas channel plate
USD922229S1 (en) 2019-06-05 2021-06-15 Asm Ip Holding B.V. Device for controlling a temperature of a gas supply unit
KR20200141003A (ko) 2019-06-06 2020-12-17 에이에스엠 아이피 홀딩 비.브이. 가스 감지기를 포함하는 기상 반응기 시스템
KR20200143254A (ko) 2019-06-11 2020-12-23 에이에스엠 아이피 홀딩 비.브이. 개질 가스를 사용하여 전자 구조를 형성하는 방법, 상기 방법을 수행하기 위한 시스템, 및 상기 방법을 사용하여 형성되는 구조
USD944946S1 (en) 2019-06-14 2022-03-01 Asm Ip Holding B.V. Shower plate
USD931978S1 (en) 2019-06-27 2021-09-28 Asm Ip Holding B.V. Showerhead vacuum transport
KR20210005515A (ko) 2019-07-03 2021-01-14 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치용 온도 제어 조립체 및 이를 사용하는 방법
JP7499079B2 (ja) 2019-07-09 2024-06-13 エーエスエム・アイピー・ホールディング・ベー・フェー 同軸導波管を用いたプラズマ装置、基板処理方法
CN112216646A (zh) 2019-07-10 2021-01-12 Asm Ip私人控股有限公司 基板支撑组件及包括其的基板处理装置
KR20210010307A (ko) 2019-07-16 2021-01-27 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210010816A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 라디칼 보조 점화 플라즈마 시스템 및 방법
KR20210010820A (ko) 2019-07-17 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 실리콘 게르마늄 구조를 형성하는 방법
US11643724B2 (en) 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam
TWI839544B (zh) 2019-07-19 2024-04-21 荷蘭商Asm Ip私人控股有限公司 形成形貌受控的非晶碳聚合物膜之方法
KR20210010817A (ko) 2019-07-19 2021-01-28 에이에스엠 아이피 홀딩 비.브이. 토폴로지-제어된 비정질 탄소 중합체 막을 형성하는 방법
CN112309843A (zh) 2019-07-29 2021-02-02 Asm Ip私人控股有限公司 实现高掺杂剂掺入的选择性沉积方法
CN112309900A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
CN112309899A (zh) 2019-07-30 2021-02-02 Asm Ip私人控股有限公司 基板处理设备
US11587814B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11587815B2 (en) 2019-07-31 2023-02-21 Asm Ip Holding B.V. Vertical batch furnace assembly
US11227782B2 (en) 2019-07-31 2022-01-18 Asm Ip Holding B.V. Vertical batch furnace assembly
CN118422165A (zh) 2019-08-05 2024-08-02 Asm Ip私人控股有限公司 用于化学源容器的液位传感器
USD965044S1 (en) 2019-08-19 2022-09-27 Asm Ip Holding B.V. Susceptor shaft
USD965524S1 (en) 2019-08-19 2022-10-04 Asm Ip Holding B.V. Susceptor support
JP2021031769A (ja) 2019-08-21 2021-03-01 エーエスエム アイピー ホールディング ビー.ブイ. 成膜原料混合ガス生成装置及び成膜装置
KR20210024423A (ko) 2019-08-22 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 홀을 구비한 구조체를 형성하기 위한 방법
USD930782S1 (en) 2019-08-22 2021-09-14 Asm Ip Holding B.V. Gas distributor
USD940837S1 (en) 2019-08-22 2022-01-11 Asm Ip Holding B.V. Electrode
USD949319S1 (en) 2019-08-22 2022-04-19 Asm Ip Holding B.V. Exhaust duct
USD979506S1 (en) 2019-08-22 2023-02-28 Asm Ip Holding B.V. Insulator
US11286558B2 (en) 2019-08-23 2022-03-29 Asm Ip Holding B.V. Methods for depositing a molybdenum nitride film on a surface of a substrate by a cyclical deposition process and related semiconductor device structures including a molybdenum nitride film
KR20210024420A (ko) 2019-08-23 2021-03-05 에이에스엠 아이피 홀딩 비.브이. 비스(디에틸아미노)실란을 사용하여 peald에 의해 개선된 품질을 갖는 실리콘 산화물 막을 증착하기 위한 방법
KR20210029090A (ko) 2019-09-04 2021-03-15 에이에스엠 아이피 홀딩 비.브이. 희생 캡핑 층을 이용한 선택적 증착 방법
KR20210029663A (ko) 2019-09-05 2021-03-16 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
US11562901B2 (en) 2019-09-25 2023-01-24 Asm Ip Holding B.V. Substrate processing method
CN112593212B (zh) 2019-10-02 2023-12-22 Asm Ip私人控股有限公司 通过循环等离子体增强沉积工艺形成拓扑选择性氧化硅膜的方法
TWI846953B (zh) 2019-10-08 2024-07-01 荷蘭商Asm Ip私人控股有限公司 基板處理裝置
KR20210042810A (ko) 2019-10-08 2021-04-20 에이에스엠 아이피 홀딩 비.브이. 활성 종을 이용하기 위한 가스 분배 어셈블리를 포함한 반응기 시스템 및 이를 사용하는 방법
KR20210043460A (ko) 2019-10-10 2021-04-21 에이에스엠 아이피 홀딩 비.브이. 포토레지스트 하부층을 형성하기 위한 방법 및 이를 포함한 구조체
US12009241B2 (en) 2019-10-14 2024-06-11 Asm Ip Holding B.V. Vertical batch furnace assembly with detector to detect cassette
TWI834919B (zh) 2019-10-16 2024-03-11 荷蘭商Asm Ip私人控股有限公司 氧化矽之拓撲選擇性膜形成之方法
US11637014B2 (en) 2019-10-17 2023-04-25 Asm Ip Holding B.V. Methods for selective deposition of doped semiconductor material
KR20210047808A (ko) 2019-10-21 2021-04-30 에이에스엠 아이피 홀딩 비.브이. 막을 선택적으로 에칭하기 위한 장치 및 방법
KR20210050453A (ko) 2019-10-25 2021-05-07 에이에스엠 아이피 홀딩 비.브이. 기판 표면 상의 갭 피처를 충진하는 방법 및 이와 관련된 반도체 소자 구조
US11646205B2 (en) 2019-10-29 2023-05-09 Asm Ip Holding B.V. Methods of selectively forming n-type doped material on a surface, systems for selectively forming n-type doped material, and structures formed using same
KR20210054983A (ko) 2019-11-05 2021-05-14 에이에스엠 아이피 홀딩 비.브이. 도핑된 반도체 층을 갖는 구조체 및 이를 형성하기 위한 방법 및 시스템
US11501968B2 (en) 2019-11-15 2022-11-15 Asm Ip Holding B.V. Method for providing a semiconductor device with silicon filled gaps
KR20210062561A (ko) 2019-11-20 2021-05-31 에이에스엠 아이피 홀딩 비.브이. 기판의 표면 상에 탄소 함유 물질을 증착하는 방법, 상기 방법을 사용하여 형성된 구조물, 및 상기 구조물을 형성하기 위한 시스템
CN112951697A (zh) 2019-11-26 2021-06-11 Asm Ip私人控股有限公司 基板处理设备
KR20210065848A (ko) 2019-11-26 2021-06-04 에이에스엠 아이피 홀딩 비.브이. 제1 유전체 표면과 제2 금속성 표면을 포함한 기판 상에 타겟 막을 선택적으로 형성하기 위한 방법
CN112885692A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
CN112885693A (zh) 2019-11-29 2021-06-01 Asm Ip私人控股有限公司 基板处理设备
JP7527928B2 (ja) 2019-12-02 2024-08-05 エーエスエム・アイピー・ホールディング・ベー・フェー 基板処理装置、基板処理方法
KR20210070898A (ko) 2019-12-04 2021-06-15 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
TW202125596A (zh) 2019-12-17 2021-07-01 荷蘭商Asm Ip私人控股有限公司 形成氮化釩層之方法以及包括該氮化釩層之結構
US11527403B2 (en) 2019-12-19 2022-12-13 Asm Ip Holding B.V. Methods for filling a gap feature on a substrate surface and related semiconductor structures
KR20210089079A (ko) 2020-01-06 2021-07-15 에이에스엠 아이피 홀딩 비.브이. 채널형 리프트 핀
TW202140135A (zh) 2020-01-06 2021-11-01 荷蘭商Asm Ip私人控股有限公司 氣體供應總成以及閥板總成
US11993847B2 (en) 2020-01-08 2024-05-28 Asm Ip Holding B.V. Injector
KR102675856B1 (ko) 2020-01-20 2024-06-17 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법 및 박막 표면 개질 방법
TW202130846A (zh) 2020-02-03 2021-08-16 荷蘭商Asm Ip私人控股有限公司 形成包括釩或銦層的結構之方法
TW202146882A (zh) 2020-02-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 驗證一物品之方法、用於驗證一物品之設備、及用於驗證一反應室之系統
JP2021125594A (ja) * 2020-02-06 2021-08-30 キオクシア株式会社 半導体記憶装置及びその製造方法
US11776846B2 (en) 2020-02-07 2023-10-03 Asm Ip Holding B.V. Methods for depositing gap filling fluids and related systems and devices
US11781243B2 (en) 2020-02-17 2023-10-10 Asm Ip Holding B.V. Method for depositing low temperature phosphorous-doped silicon
TW202203344A (zh) 2020-02-28 2022-01-16 荷蘭商Asm Ip控股公司 專用於零件清潔的系統
KR20210116240A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 조절성 접합부를 갖는 기판 핸들링 장치
KR20210116249A (ko) 2020-03-11 2021-09-27 에이에스엠 아이피 홀딩 비.브이. 록아웃 태그아웃 어셈블리 및 시스템 그리고 이의 사용 방법
CN113394086A (zh) 2020-03-12 2021-09-14 Asm Ip私人控股有限公司 用于制造具有目标拓扑轮廓的层结构的方法
KR20210124042A (ko) 2020-04-02 2021-10-14 에이에스엠 아이피 홀딩 비.브이. 박막 형성 방법
TW202146689A (zh) 2020-04-03 2021-12-16 荷蘭商Asm Ip控股公司 阻障層形成方法及半導體裝置的製造方法
TW202145344A (zh) 2020-04-08 2021-12-01 荷蘭商Asm Ip私人控股有限公司 用於選擇性蝕刻氧化矽膜之設備及方法
KR20210128343A (ko) 2020-04-15 2021-10-26 에이에스엠 아이피 홀딩 비.브이. 크롬 나이트라이드 층을 형성하는 방법 및 크롬 나이트라이드 층을 포함하는 구조
US11821078B2 (en) 2020-04-15 2023-11-21 Asm Ip Holding B.V. Method for forming precoat film and method for forming silicon-containing film
US11996289B2 (en) 2020-04-16 2024-05-28 Asm Ip Holding B.V. Methods of forming structures including silicon germanium and silicon layers, devices formed using the methods, and systems for performing the methods
KR20210132600A (ko) 2020-04-24 2021-11-04 에이에스엠 아이피 홀딩 비.브이. 바나듐, 질소 및 추가 원소를 포함한 층을 증착하기 위한 방법 및 시스템
TW202146831A (zh) 2020-04-24 2021-12-16 荷蘭商Asm Ip私人控股有限公司 垂直批式熔爐總成、及用於冷卻垂直批式熔爐之方法
JP2021172884A (ja) 2020-04-24 2021-11-01 エーエスエム・アイピー・ホールディング・ベー・フェー 窒化バナジウム含有層を形成する方法および窒化バナジウム含有層を含む構造体
KR20210134226A (ko) 2020-04-29 2021-11-09 에이에스엠 아이피 홀딩 비.브이. 고체 소스 전구체 용기
KR20210134869A (ko) 2020-05-01 2021-11-11 에이에스엠 아이피 홀딩 비.브이. Foup 핸들러를 이용한 foup의 빠른 교환
TW202147543A (zh) 2020-05-04 2021-12-16 荷蘭商Asm Ip私人控股有限公司 半導體處理系統
KR20210141379A (ko) 2020-05-13 2021-11-23 에이에스엠 아이피 홀딩 비.브이. 반응기 시스템용 레이저 정렬 고정구
TW202146699A (zh) 2020-05-15 2021-12-16 荷蘭商Asm Ip私人控股有限公司 形成矽鍺層之方法、半導體結構、半導體裝置、形成沉積層之方法、及沉積系統
KR20210143653A (ko) 2020-05-19 2021-11-29 에이에스엠 아이피 홀딩 비.브이. 기판 처리 장치
KR20210145078A (ko) 2020-05-21 2021-12-01 에이에스엠 아이피 홀딩 비.브이. 다수의 탄소 층을 포함한 구조체 및 이를 형성하고 사용하는 방법
KR102702526B1 (ko) 2020-05-22 2024-09-03 에이에스엠 아이피 홀딩 비.브이. 과산화수소를 사용하여 박막을 증착하기 위한 장치
TW202201602A (zh) 2020-05-29 2022-01-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
TW202212620A (zh) 2020-06-02 2022-04-01 荷蘭商Asm Ip私人控股有限公司 處理基板之設備、形成膜之方法、及控制用於處理基板之設備之方法
TW202218133A (zh) 2020-06-24 2022-05-01 荷蘭商Asm Ip私人控股有限公司 形成含矽層之方法
TW202217953A (zh) 2020-06-30 2022-05-01 荷蘭商Asm Ip私人控股有限公司 基板處理方法
KR102707957B1 (ko) 2020-07-08 2024-09-19 에이에스엠 아이피 홀딩 비.브이. 기판 처리 방법
TW202219628A (zh) 2020-07-17 2022-05-16 荷蘭商Asm Ip私人控股有限公司 用於光微影之結構與方法
TW202204662A (zh) 2020-07-20 2022-02-01 荷蘭商Asm Ip私人控股有限公司 用於沉積鉬層之方法及系統
US12040177B2 (en) 2020-08-18 2024-07-16 Asm Ip Holding B.V. Methods for forming a laminate film by cyclical plasma-enhanced deposition processes
KR20220027026A (ko) 2020-08-26 2022-03-07 에이에스엠 아이피 홀딩 비.브이. 금속 실리콘 산화물 및 금속 실리콘 산질화물 층을 형성하기 위한 방법 및 시스템
TW202229601A (zh) 2020-08-27 2022-08-01 荷蘭商Asm Ip私人控股有限公司 形成圖案化結構的方法、操控機械特性的方法、裝置結構、及基板處理系統
USD990534S1 (en) 2020-09-11 2023-06-27 Asm Ip Holding B.V. Weighted lift pin
USD1012873S1 (en) 2020-09-24 2024-01-30 Asm Ip Holding B.V. Electrode for semiconductor processing apparatus
US12009224B2 (en) 2020-09-29 2024-06-11 Asm Ip Holding B.V. Apparatus and method for etching metal nitrides
KR20220045900A (ko) 2020-10-06 2022-04-13 에이에스엠 아이피 홀딩 비.브이. 실리콘 함유 재료를 증착하기 위한 증착 방법 및 장치
CN114293174A (zh) 2020-10-07 2022-04-08 Asm Ip私人控股有限公司 气体供应单元和包括气体供应单元的衬底处理设备
TW202229613A (zh) 2020-10-14 2022-08-01 荷蘭商Asm Ip私人控股有限公司 於階梯式結構上沉積材料的方法
KR20220053482A (ko) 2020-10-22 2022-04-29 에이에스엠 아이피 홀딩 비.브이. 바나듐 금속을 증착하는 방법, 구조체, 소자 및 증착 어셈블리
TW202223136A (zh) 2020-10-28 2022-06-16 荷蘭商Asm Ip私人控股有限公司 用於在基板上形成層之方法、及半導體處理系統
TW202235649A (zh) 2020-11-24 2022-09-16 荷蘭商Asm Ip私人控股有限公司 填充間隙之方法與相關之系統及裝置
TW202235675A (zh) 2020-11-30 2022-09-16 荷蘭商Asm Ip私人控股有限公司 注入器、及基板處理設備
US11946137B2 (en) 2020-12-16 2024-04-02 Asm Ip Holding B.V. Runout and wobble measurement fixtures
TW202231903A (zh) 2020-12-22 2022-08-16 荷蘭商Asm Ip私人控股有限公司 過渡金屬沉積方法、過渡金屬層、用於沉積過渡金屬於基板上的沉積總成
USD980814S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas distributor for substrate processing apparatus
USD980813S1 (en) 2021-05-11 2023-03-14 Asm Ip Holding B.V. Gas flow control plate for substrate processing apparatus
USD1023959S1 (en) 2021-05-11 2024-04-23 Asm Ip Holding B.V. Electrode for substrate processing apparatus
USD981973S1 (en) 2021-05-11 2023-03-28 Asm Ip Holding B.V. Reactor wall for substrate processing apparatus
USD990441S1 (en) 2021-09-07 2023-06-27 Asm Ip Holding B.V. Gas flow control plate

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604846B1 (ko) * 2004-04-23 2006-07-31 삼성전자주식회사 다층의 유전체층을 포함하는 메모리 소자 및 그 제조 방법
US20080150009A1 (en) * 2006-12-20 2008-06-26 Nanosys, Inc. Electron Blocking Layers for Electronic Devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007305966A (ja) * 2006-04-14 2007-11-22 Toshiba Corp 半導体装置及びその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010141256A (ja) * 2008-12-15 2010-06-24 Tokyo Electron Ltd 半導体装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
US20100006923A1 (en) 2010-01-14

Similar Documents

Publication Publication Date Title
JP2010021204A (ja) 半導体装置及びその製造方法
JP5416936B2 (ja) 半導体装置およびその製造方法
JP4921837B2 (ja) 半導体装置の製造方法
JP5032145B2 (ja) 半導体装置
JP5443873B2 (ja) 半導体装置及びその製造方法
KR100757333B1 (ko) 불휘발성 메모리 장치의 제조 방법
US7374997B2 (en) Method of manufacturing flash memory device
JP2009260070A (ja) 半導体装置及びその製造方法
JP2008098510A (ja) 不揮発性半導体記憶装置
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2009272348A (ja) 半導体装置およびその製造方法
JP2006229195A (ja) 半導体不揮発性記憶装置及びその製造方法
KR20100079960A (ko) 플래시 메모리 소자의 제조방법
KR20090036850A (ko) 플래시 메모리 소자 및 그 제조 방법
JP4834517B2 (ja) 半導体装置
US20080085584A1 (en) Oxidation/heat treatment methods of manufacturing non-volatile memory devices
JP5348898B2 (ja) 半導体装置およびその製造方法
JP5291984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR100596484B1 (ko) 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법
US20090256192A1 (en) Nonvolatile semiconductor memory device and method of manufacturing the same
US20060134846A1 (en) Method of fabricating a semiconductor structure
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP5355063B2 (ja) 半導体装置及びその製造方法
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130507