JP2009260070A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009260070A
JP2009260070A JP2008108048A JP2008108048A JP2009260070A JP 2009260070 A JP2009260070 A JP 2009260070A JP 2008108048 A JP2008108048 A JP 2008108048A JP 2008108048 A JP2008108048 A JP 2008108048A JP 2009260070 A JP2009260070 A JP 2009260070A
Authority
JP
Japan
Prior art keywords
insulating film
charge
charge storage
concentration portion
oxygen concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008108048A
Other languages
English (en)
Other versions
JP5238332B2 (ja
Inventor
Yoshio Ozawa
良夫 小澤
Ryota Fujitsuka
良太 藤塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008108048A priority Critical patent/JP5238332B2/ja
Priority to US12/425,077 priority patent/US8278696B2/en
Publication of JP2009260070A publication Critical patent/JP2009260070A/ja
Application granted granted Critical
Publication of JP5238332B2 publication Critical patent/JP5238332B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Abstract

【課題】隣接するメモリセル間での電荷の移動を効果的に防止することが可能な半導体装置を提供する。
【解決手段】半導体基板１１上に形成されたトンネル絶縁膜２１と、トンネル絶縁膜上に形成され、少なくとも２つの互いに離隔された低酸素濃度部分２２ａと、隣接する低酸素濃度部分間に位置し且つ低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分２２ｂとを含んだ電荷蓄積絶縁膜２２と、電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜２３と、電荷ブロック絶縁膜上であって且つ低酸素濃度部分の上方に形成された制御ゲート電極２４とを備える。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。
電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型の不揮発性半導体メモリが提案されている（特許文献１参照）。この電荷トラップ型の不揮発性半導体メモリでは、トンネル絶縁膜を通して電荷蓄積絶縁膜に注入された電荷を、電荷蓄積絶縁膜中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜に電荷が蓄積される。代表的な電荷トラップ型の不揮発性半導体メモリとしては、ＭＯＮＯＳ型或いはＳＯＮＯＳ型の不揮発性半導体メモリが知られており、電荷蓄積絶縁膜の材料としてはシリコン窒化膜などが用いられる。
電荷トラップ型の不揮発性半導体メモリでは通常、隣接するメモリセル間の領域にも電荷蓄積絶縁膜が形成されている。電荷蓄積絶縁膜は高い電荷トラップ準位密度を有しているため、隣接するメモリセル間の距離が短くなると、電荷蓄積絶縁膜に蓄積された電荷が隣接メモリセル間を移動するという問題が生じる。その結果、半導体装置の特性や信頼性が悪化するという問題が生じる。
また、電荷トラップ型の不揮発性半導体メモリにおいて、ＯＮＯ（シリコン酸化膜／シリコン窒化膜／シリコン酸化膜）構造を有するトンネル絶縁膜を用いたものが提案されている。しかしながら、シリコン窒化膜は高い電荷トラップ準位密度を有しているため、隣接するメモリセル間の距離が短くなると、シリコン窒化膜にトラップされた電荷が隣接メモリセル間を移動するという問題が生じる。その結果、半導体装置の特性や信頼性が悪化するという問題が生じる。このような問題は、電荷トラップ準位密度の低い絶縁膜間に電荷トラップ準位密度の高い絶縁膜を設けた積層構造のトンネル絶縁膜を用いた場合には、一般に生じ得るものである。
このように、従来は、隣接するメモリセル間での電荷の移動によって半導体装置の特性や信頼性が悪化するという問題があった。
特開２００４−１５８８１０号公報
本発明は、隣接するメモリセル間での電荷の移動を効果的に防止することが可能な半導体装置及びその製造方法を提供することを目的としている。
本発明の第１の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、少なくとも２つの互いに離隔された低酸素濃度部分と、隣接する前記低酸素濃度部分間に位置し且つ前記低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分とを含んだ電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、前記電荷ブロック絶縁膜上であって且つ前記低酸素濃度部分の上方に形成された制御ゲート電極と、を備える。
本発明の第２の視点に係る半導体装置は、半導体基板上に形成されたトンネル絶縁膜と、前記トンネル絶縁膜上に形成され、少なくとも２つの互いに離隔された低フッ素濃度部分と、隣接する前記低フッ素濃度部分間に位置し且つ前記低フッ素濃度部分よりも高いフッ素濃度を有する高フッ素濃度部分とを含んだ電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、前記電荷ブロック絶縁膜上であって且つ前記低フッ素濃度部分の上方に形成された制御ゲート電極と、を備える。
本発明の第３の視点に係る半導体装置は、半導体基板上に形成され、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含み、前記中間絶縁膜が、少なくとも２つの互いに離隔された低酸素濃度部分と、隣接する前記低酸素濃度部分間に位置し且つ前記低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分とを含んでいるトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、前記電荷ブロック絶縁膜上であって且つ前記低酸素濃度部分の上方に形成された制御ゲート電極と、を備える。
本発明の第４の視点に係る半導体装置は、半導体基板上に形成され、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含み、前記中間絶縁膜が、少なくとも２つの互いに離隔された低フッ素濃度部分と、隣接する前記低フッ素濃度部分間に位置し且つ前記低フッ素濃度部分よりも高いフッ素濃度を有する高フッ素濃度部分とを含んでいるトンネル絶縁膜と、前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、前記電荷ブロック絶縁膜上であって且つ前記低フッ素濃度部分の上方に形成された制御ゲート電極と、を備える。
本発明の第５の視点に係る半導体装置の製造方法は、半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、隣接する前記制御ゲート電極間の領域から前記電荷ブロック絶縁膜を通して前記電荷蓄積絶縁膜に酸素ラジカル又はフッ素ラジカルを導入する工程と、を備える。
本発明の第６の視点に係る半導体装置の製造方法は、半導体基板上にトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、隣接する前記制御ゲート電極間の領域から前記電荷ブロック絶縁膜を通して前記電荷蓄積絶縁膜に酸化剤を導入する工程と、を備え、前記電荷蓄積絶縁膜に酸化剤を導入する前に、前記電荷蓄積絶縁膜の少なくとも前記酸化剤が導入される部分にはボロンが含有されている。
本発明の第７の視点に係る半導体装置の製造方法は、半導体基板上に、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含んだトンネル絶縁膜を形成する工程と、前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、隣接する前記制御ゲート電極間の領域から前記中間絶縁膜に酸素ラジカル又はフッ素ラジカルを導入する工程と、を備える。
本発明によれば、隣接するメモリセル間での電荷の移動を効果的に防止することが可能となる。
以下、本発明の実施形態を図面を参照して説明する。なお、以下の各実施形態では、電荷蓄積層に電荷トラップ用の電荷蓄積絶縁膜を用いた電荷トラップ型のＮＡＮＤ型不揮発性半導体メモリについて説明する。
（実施形態１）
図１は、本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。図１（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
半導体基板（シリコン基板）１１には、素子分離領域（素子分離絶縁膜）１２で挟まれた素子領域（アクティブエリア）１３が設けられている。素子領域１３は、ソース領域１４と、ドレイン領域１５と、ソース領域１４とドレイン領域１５との間のチャネル領域１６とを有している。
素子領域１３上には、シリコン酸化膜を用いたトンネル絶縁膜２１が形成されている。トンネル絶縁膜２１上には、シリコン窒化物を主成分とする電荷蓄積絶縁膜２２が形成されている。電荷蓄積絶縁膜２２は、少なくとも２つの互いに離隔された低酸素濃度部分２２ａと、隣接する低酸素濃度部分２２ａ間に位置する高酸素濃度部分２２ｂとを含んでいる。高酸素濃度部分２２ｂは、低酸素濃度部分２２ａよりも高い酸素濃度を有している。具体的には、低酸素濃度部分２２ａは酸素をほとんど含有しないシリコン窒化膜であり、高酸素濃度部分２２ｂはシリコン酸窒化膜である。そのため、高酸素濃度部分２２ｂのトラップ準位密度は、低酸素濃度部分２２ａのトラップ準位密度よりも低くなっている。
電荷蓄積絶縁膜２２の低酸素濃度部分２２ａ及び高酸素濃度部分２２ｂ上には、電荷ブロック絶縁膜２３が形成されている。本実施形態では、電荷ブロック絶縁膜２３としてランタンアルミネート膜を用いている。電荷ブロック絶縁膜２３上であって且つ電荷蓄積絶縁膜２２の低酸素濃度部分２２ａの上方には、制御ゲート電極２４が形成されている。この制御ゲート電極２４は、ワード線となるものであり、多結晶シリコン膜で形成された下層制御ゲート電極膜２４ａ及びタングステンシリサイド膜で形成された上層制御ゲート電極膜２４ｂで構成されている。制御ゲート電極２４上には、マスク膜２５が形成されている。上述した電荷ブロック絶縁膜２３、制御ゲート電極２４及びマスク膜２５は、層間絶縁膜２６によって覆われている。
上述した電荷トラップ型の不揮発性半導体メモリセルでは、制御ゲート電極２４と半導体基板１１との間に適当な電圧を印加することで、トンネル絶縁膜２１を介して半導体基板１１と電荷蓄積絶縁膜２２との間で電荷の充放電が行われる。具体的には、トンネル絶縁膜２１を通して電荷蓄積絶縁膜２２に注入された電荷を、電荷蓄積絶縁膜２２中のトラップ準位にトラップさせることで、電荷蓄積絶縁膜２２に電荷が蓄積される。
以上のように、本実施形態の不揮発性半導体メモリでは、電荷蓄積絶縁膜２２の低酸素濃度部分２２ａ間に高酸素濃度部分２２ｂが形成されている。すなわち、隣接するメモリセル間の領域に、電荷蓄積絶縁膜２２の高酸素濃度部分２２ｂが形成されている。高酸素濃度部分２２ｂは低酸素濃度部分２２ａよりもトラップ準位密度が低いため、隣接する低酸素濃度部分２２ａ間での電荷の移動を高酸素濃度部分２２ｂによって抑制することができる。すなわち、隣接するメモリセル間での蓄積電荷の移動を抑制することができる。その結果、蓄積電荷の移動に起因したメモリセルの誤動作を防止することができ、特性及び信頼性に優れた不揮発性半導体メモリが得られる。
また、本実施形態の不揮発性半導体メモリでは、隣接するメモリセル間の領域にも電荷ブロック絶縁膜２３が形成されている。そのため、制御ゲート電極２４による半導体基板１１表面の電気的ポテンシャルの制御性を向上させることができる。その結果、隣接セル間干渉を抑制することができ、メモリセルトランジスタの閾値変動に起因する誤動作を防止することができる。特に、メモリセルトランジスタが微細化されると（例えば、メモリセルトランジスタのチャネル長が５０ｎｍ程度以下）、隣接セル間干渉が大きくなるため、上述した効果は顕著なものとなる。
なお、本実施形態における低酸素濃度部分２２ａの酸素濃度は、典型的には１原子％程度以下である。特に、０．１原子％以下に設定すれば、電荷トラップ密度が高くなりメモリ動作速度が向上するので好ましい。また、高酸素濃度部分２２ｂの酸素濃度は、典型的には１０〜５０原子％程度である。ここで、高酸素濃度部分２２ｂの酸素濃度が高すぎると誘電率が低下して、制御ゲート電極２４による半導体基板１１表面の電気的ポテンシャルの制御性が低下する。特に、メモリセル寸法が５０ｎｍ程度以下の場合には、この電気的ポテンシャルの制御性低下はメモリ誤動作の要因となってくるので、１０〜３０原子％程度が好ましい。ただし、このメモリ誤動作が回避可能な場合には、酸素濃度を高く設定したほうが蓄積電荷の移動抑制効果が顕著となるので好ましく、窒素をほとんど含有しないシリコン酸化膜でも良い。
次に、本実施形態に係る半導体装置の製造方法を、図２〜図６を参照して説明する。図２（ａ）〜図６（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図２（ｂ）〜図６（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
まず、図２に示すように、半導体基板（シリコン基板）１１上に、トンネル絶縁膜２１として、厚さ５ｎｍ程度のシリコン酸化膜を熱酸化法によって形成する。続いて、トンネル絶縁膜２１上に、電荷蓄積絶縁膜２２として、厚さ５ｎｍ程度のシリコン窒化膜をＣＶＤ（chemical vapor deposition）法で形成する。このシリコン窒化膜中の酸素濃度をＳＩＭＳ（Secondary Ion Mass Spectroscopy）法で分析したところ、０．１原子％程度であった。続いて、電荷蓄積絶縁膜２２上に、電荷ブロック絶縁膜２３として、厚さ３０ｎｍ程度のランタンアルミネート膜をスパッタリング法で形成する。さらに、電荷ブロック絶縁膜２３上に、下層制御ゲート電極膜２４ａとして、多結晶シリコン膜をＣＶＤ法で形成する。
次に、図３に示すように、マスク膜３１として、シリコン窒化膜をＣＶＤ法で形成する。続いて、ビット線方向に延伸したフォトレジストパターン（図示せず）をマスクとして用いて、マスク膜３１、下層制御ゲート電極膜２４ａ、電荷ブロック絶縁膜２３、電荷蓄積絶縁膜２２、トンネル絶縁膜２１及び半導体基板１１をＲＩＥ（reactive ion etching）法によってエッチングする。その結果、ビット線方向に延伸した素子分離溝が形成され、隣接する素子分離溝の間に素子領域（アクティブエリア）１３が形成される。素子分離溝の幅及び素子領域１３の幅はいずれも、５０ｎｍ程度である。続いて、素子分離絶縁膜１２としてシリコン酸化膜を全面に堆積する。続いて、ＣＭＰ（chemical mechanical polishing）法によって素子分離絶縁膜１２を平坦化する。これにより、素子分離溝が素子分離絶縁膜１２で埋められた構造が得られる。
次に、図４に示すように、マスク膜３１をウェットエッチングによって選択的に除去すし、下層制御ゲート電極膜２４ａの上面を露出させる。続いて、下層制御ゲート電極膜２４ａ及び素子分離絶縁膜１２上に、上層制御ゲート電極膜２４ｂとして、タングステンシリサイド膜をＣＶＤ法で形成する。
次に、図５に示すように、上層制御ゲート電極膜２４ｂ上に、マスク膜２５としてシリコン窒化膜をＣＶＤ法で形成する。続いて、ワード線方向に延伸したフォトレジストパターン（図示せず）をマスクとして用いて、マスク膜２５、上層制御ゲート電極膜２４ｂ及び下層制御ゲート電極膜２４ａをＲＩＥ法によってエッチングする。これにより、制御ゲート電極２４のパターンが形成される。制御ゲート電極２４の電極幅及び制御ゲート電極２４間のスペース幅は、いずれも５０ｎｍ程度である。なお、塩素ガスを用いたＲＩＥによってエッチングを行うと、電荷ブロック絶縁膜（ランタンアルミネート膜）２３をほとんどエッチングすることなく、下層制御ゲート電極膜（多結晶シリコン膜）２４ａをエッチングすることが可能である。
次に、図６に示すように、加熱プラズマ酸化法により、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２に酸素ラジカルを導入する。具体的には、減圧チャンバー内に図５に示したような構造を有する被処理基板を設置し、被処理基板を４００〜８００℃程度に加熱する。そして、酸素ガス或いは酸素含有ガスを減圧チャンバー内に供給する。酸素ガスと希ガスとの混合ガス、或いは酸素含有ガスと希ガスとの混合ガスを減圧チャンバー内に供給してもよい。さらに、高周波やマイクロ波によって上記供給ガスをプラズマ化することで減圧チャンバー内にて酸素ラジカルを生成し、生成された酸素ラジカルを電荷蓄積絶縁膜２２に導入する。このとき、制御ゲート電極２４及びマスク膜２５の積層構造がマスクとして機能するため、制御ゲート電極２４下の領域には酸素ラジカルはほとんど導入されない。その結果、電荷蓄積絶縁膜２２の制御ゲート電極２４下に位置する部分は酸素濃度が０．１原子％程度の低酸素濃度部分２２ａとなり、隣接する低酸素濃度部分２２ａに挟まれた部分は酸素濃度が２０原子％程度の高酸素濃度部分２２ｂとなった。すなわち、高酸素濃度部分２２ｂでは、シリコン窒化膜がシリコン酸窒化膜に変換された。
次に、制御ゲート電極２４及びマスク膜２５の積層構造をマスクとして用いて、半導体基板１１の表面領域にヒ素等の不純物元素をイオン注入する。さらに、熱処理を行うことで、図１に示すようなソース領域１４及びドレイン領域１５が形成される。その後、層間絶縁膜２６を形成し、さらに配線（図示せず）等を形成する。このようにして、図１に示すような不揮発性半導体メモリが得られる。
以上のように、本実施形態の不揮発性半導体メモリの製造方法では、制御ゲート電極２４をマスクとして用いて酸素ラジカルを電荷蓄積絶縁膜２２に導入し、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｂを形成している。そのため、隣接するメモリセル間の領域に的確に高酸素濃度部分２２ｂを形成することができ、隣接するメモリセル間での電荷の移動を高酸素濃度部分２２ｂによって的確に抑制することができる。したがって、隣接するメモリセル間での蓄積電荷の移動に起因したメモリセルの誤動作を効果的に防止することができる。
また、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｂを形成することにより、隣接するメモリセル間の電荷蓄積絶縁膜２２及び電荷ブロック絶縁膜２３をエッチング除去せずに、隣接するメモリセル間の電荷の移動を防止することができる。すなわち、隣接するメモリセル間の電荷蓄積絶縁膜２２及び電荷ブロック絶縁膜２３をエッチング除去する場合には、トンネル絶縁膜２１及び半導体基板１１もエッチングされてしまい、半導体基板１１の表面領域に窪みが生じるおそれがある。その結果、ソース及びドレイン用の不純物拡散層が低い位置に形成されてしまい、短チャネル効果によるメモリセルトランジスタの閾値低下が生じるおそれがある。特に、電荷蓄積絶縁膜２２や電荷ブロック絶縁膜２３にエッチングし難い材料（例えば、高誘電体膜等）を用いた場合や隣接メモリセルの間隔が５０ｎｍ程度以下と微細になった場合には、上記の問題はより深刻なものとなる。本実施形態では、隣接するメモリセル間の電荷蓄積絶縁膜２２に酸素ラジカルを導入して高酸素濃度部分２２ｂを形成し、高酸素濃度部分２２ｂによって隣接するメモリセル間の電荷の移動を防止するため、上述したような問題を確実に回避することが可能である。
また、本実施形態では、プラズマによって生成された酸素ラジカルを用いて、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｂを形成している。この場合、酸素ラジカルの運動エネルギーは１〜１００ｅＶ程度と低い。そのため、半導体基板１１の表面領域の結晶性劣化や、トンネル絶縁膜２１の絶縁性の劣化を効果的に回避することができる。また、酸素ラジカルの運動エネルギー及び熱拡散によって、酸素ラジカルが電荷蓄積絶縁膜２２に到達するため、電荷蓄積絶縁膜２２に導入された酸素ラジカルの深さ方向の分布を十分に制御することが可能である。そのため、酸素ラジカルによる半導体基板１１の表面領域の酸化を防止することができ、メモリセルトランジスタの閾値変動を効果的に抑制することができる。
なお、プラズマ酸化法を用いて電荷蓄積絶縁膜２２に酸素を導入する代わりに、イオン注入法によって電荷蓄積絶縁膜２２に酸素を導入することも可能である。ただし、イオン注入法を用いた場合、酸素イオンのエネルギーが１ｋｅＶ以上と高くなる。したがって、半導体基板の表面領域の結晶性劣化、トンネル絶縁膜の絶縁性の劣化、半導体基板１１の表面領域の酸化等の問題を効果的に防止する観点から、プラズマ酸化法を用いて酸素ラジカルを電荷蓄積絶縁膜２２に導入することが望ましい。また、１００ｅＶ程度以下のエネルギーを有する酸素ラジカルを電荷蓄積絶縁膜２２に導入することができれば、他の方法を用いるようにしてもよい。例えば、反応チャンバーの外部で発生させた酸素ラジカルを導入する、いわゆるリモートプラズマ法を用いることもできる。
また、酸素ラジカルは、基底状態又は励起状態の酸素原子でもよいし、励起状態の酸素分子でもよい。ただし、酸素分子の場合には分子解離過程を伴うことになるため、酸化効率の観点からは酸素原子が望ましい。
また、本実施形態では、酸素ラジカルを電荷蓄積絶縁膜２２に導入する際に加熱を行うようにしたが、加熱を行わないようにしてもよい。ただし、電荷ブロック絶縁膜２３に高誘電体絶縁膜を用いる場合など、電荷ブロック絶縁膜２３の物理膜厚が厚い場合には、酸素ラジカルが電荷蓄積絶縁膜２２に到達し難くなる。したがって、このような場合には、加熱を行うようすることが望ましい。加熱温度は必要な拡散長に応じて設定すればよい。電荷ブロック絶縁膜２３の膜厚が５〜３０ｎｍ程度の場合には、加熱温度を４００〜８００℃程度に設定すればよい。
また、酸素ラジカルを電荷蓄積絶縁膜２２に導入する際に、半導体基板に１０〜１００Ｖ程度のバイアス電圧を印加するようにしてもよい。このようにバイアスを印加することにより、電荷蓄積絶縁膜２２への酸素導入量を増大させることができ、シリコン窒化膜からシリコン酸窒化膜への変換をより効率的に行うことが可能である。特に、電荷ブロック絶縁膜２３に高誘電体絶縁膜を用いた場合など、電荷ブロック絶縁膜２３の物理膜厚が厚い場合に効果的である。通常は酸素プラズマ中の酸素ラジカルは正に帯電しているため、半導体基板には負のバイアス電圧を印加することが好ましい。また、バイアスを印加することにより酸素ラジカルの指向性が向上するため、制御ゲート電極２４の側壁への酸素ラジカルの供給量を抑制することができる。したがって、制御ゲート電極２４に多結晶シリコン膜等の酸化されやすい材料が含まれている場合には、側壁の酸化量が低減するため、制御ゲート電極２４の寸法制御性を向上させることができる。
また、酸素ラジカルの飛程は、電荷ブロック絶縁膜２３の膜厚よりも大きく、電荷蓄積絶縁膜２２の膜厚と電荷ブロック絶縁膜２３の膜厚との和よりも小さいことが望ましい。電荷蓄積絶縁膜２２及び電荷ブロック絶縁膜２３の膜厚や、半導体基板へのバイアス電圧を調整することで、適切な飛程を設定することが可能である。ただし、酸素ラジカルによって電荷蓄積絶縁膜２２を適切に酸化することができれば、飛程が上述した範囲になくてもよい。
また、上述した実施形態では、電荷蓄積絶縁膜２２に微量の酸素を含有するシリコン窒化膜を用いたが、シリコン窒化膜には炭素或いは水素といった他の元素が含有されていてもよい。また、電荷蓄積絶縁膜２２にはシリコン窒化膜以外の絶縁膜を用いることも可能である。具体的には、酸素欠損に起因した電荷トラップ準位を有する絶縁膜であって、酸化によって電荷トラップ準位密度が減少する絶縁膜を用いることが可能である。例えば、タンタル（Ｔａ）酸化物膜、ハフニウム（Ｈｆ）酸化物膜、ジルコニウム（Ｚｒ）酸化物膜等の高誘電体酸化物膜を用いることが可能である。
また、上述した実施形態では、電荷ブロック絶縁膜２３にランタンアルミネート膜を用いたが、アルミナ膜やシリコン酸化膜等を用いることも可能である。
また、上述した実施形態では、電荷蓄積絶縁膜２２に酸素ラジカルを導入してシリコン窒化膜をシリコン酸窒化膜に変換するようにしたが、シリコン窒化膜に十分に酸素ラジカルを導入することで、シリコン窒化膜を実質的にシリコン酸化膜に変換するようにしてもよい。また、上記シリコン酸窒化膜やシリコン酸化膜には、炭素や水素等の元素が含有されていてもよい。
また、上述した実施形態では、電荷蓄積絶縁膜２２に酸素ラジカルを導入してシリコン窒化膜をシリコン酸窒化膜に変換した後にイオン注入法でソース領域１４及びドレイン領域１５を形成しているが、ソース領域１４及びドレイン領域１５を形成した後に酸素ラジカルを導入してシリコン窒化膜をシリコン酸窒化膜に変換しても良い。注入イオンは電荷ブロック絶縁膜２３、電荷蓄積絶縁膜２２及びトンネル絶縁膜２１を通してシリコン基板１１に導入されるため、電荷蓄積絶縁膜２２の高酸素濃度部分２２ｂは、物理的ダメージおよびコンタミネーションによる絶縁性劣化が生じる場合がある。この場合には、イオン注入後に酸素ラジカルによるシリコン酸窒化膜変換を行うことで、この絶縁性劣化を緩和できるので、蓄積電荷の隣接セル方向への移動を効果的に抑制することが可能となる。
また、上述した実施形態では、電荷蓄積絶縁膜２２の高酸素濃度部分２２ｂの幅は、隣接する制御ゲート電極２４間のスペース幅と同等であったが、必ずしもスペース幅と同等である必要はない。図７に示すように、高酸素濃度部分２２ｂの幅が制御ゲート電極２４間のスペース幅より短くてもよい。この場合には、メモリセルの電荷蓄積量を十分に確保できるので、メモリセルのしきい値ウィンドウを拡大することが可能である。また、図８に示すように、高酸素濃度部分２２ｂの幅が制御ゲート電極２４間のスペース幅より長くてもよい。この場合には、隣接するメモリセル間の電荷移動をより確実に抑制できるので、メモリセルの信頼性を向上させることが可能である。また、電荷蓄積絶縁膜２２の低酸素濃度部分２２ａと高酸素濃度部分２２ｂとは、明確に分離されていなくてもよい。例えば、チャネル長方向で、電荷蓄積絶縁膜２２の窒素組成比（或いは酸素組成比）が連続的に変化していてもよい。すなわち、図９に示すように、電荷蓄積絶縁膜２２の窒素組成比がメモリセル領域で高く、メモリセル間領域で低くなるように設定されていれば、上述した実施形態と同様の効果を得ることが可能である。
また、上述した実施形態では、図１（ｂ）に示すように、素子分離領域１２によって電荷ブロック絶縁膜２３が分断されていたが、図１０に示すように、素子分離領域１２によって電荷蓄積絶縁膜２２が分断されていれば、電荷ブロック絶縁膜２３が分断されていない構造であってもよい。このような構造であっても、上述した実施形態と同様の効果を得ることが可能である。ただし、電荷ブロック絶縁膜２３を伝った電荷移動が回避できる点では、図１（ｂ）のセル構造が望ましい。
また、上述した実施形態では、半導体基板１１として通常のシリコン基板を用いたが、ＳＯＩ基板を用いてもよい。図１１は、半導体基板としてＳＯＩ基板を用いた場合の構成を模式的に示した断面図である。シリコン基板４２、絶縁層４３及びシリコン層４４によってＳＯＩ基板（半導体基板）４１が構成されており、シリコン層４４上に図１と同様の構造が形成されている。
図１１に示したメモリセルトランジスタはデプレッション型であり、シリコン層４４にはソース及びドレイン用の不純物拡散層は形成されていない。そのため、ソース及びドレイン用の不純物元素をイオン注入する必要がない。ソース及びドレイン用の不純物拡散層を形成する場合には、電荷ブロック絶縁膜２３、電荷蓄積絶縁膜２２及びトンネル絶縁膜２１を通してシリコン層４４に不純物元素をイオン注入する必要があるため、物理的ダメージおよびコンタミネーションによって、これらの絶縁膜の絶縁性が劣化する。この絶縁性劣化は、蓄積電荷の隣接セル方向への移動を助長する要因となる。図１１に示したデプレッション型のメモリセルトランジスタでは、ソース及びドレイン用の不純物拡散層を形成する必要がないため、上述したような電荷移動の助長要因は無く、本実施形態の効果を十分に得ることができてメモリの高信頼化実現が可能となる。
また、上述した製造方法において、図５の工程の後に、電荷ブロック絶縁膜２３の表面領域に窪みを形成するようにしてもよい。図１２及び図１３は、電荷ブロック絶縁膜２３の表面領域に窪みを形成する場合の製造工程の一部を模式的に示した断面図である。すなわち、図５の工程の後、図１２に示すように、電荷ブロック絶縁膜２３の露出表面を選択的にエッチングし、電荷ブロック絶縁膜２３に窪み２３ａを形成する。その後、図１３に示すように、図６の工程と同様にして、電荷蓄積絶縁膜２２に酸素ラジカルを導入し、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｂを形成する。
このように、電荷ブロック絶縁膜２３に窪み２３ａを形成しておくことで、酸素ラジカルの飛程を短くすることができる。その結果、酸素ラジカルの深さ方向の分布制御が容易になり、電荷蓄積絶縁膜２２に十分な量の酸素ラジカルを容易に導入することが可能となる。また、半導体基板にバイアス電圧を印加する場合に、バイアス電圧を低くすることが可能である。その結果、電荷ブロック絶縁膜２３、電荷蓄積絶縁膜２２、トンネル絶縁膜２１及び半導体基板１１への物理的ダメージを低減することができ、半導体基板の結晶性劣化や絶縁膜の絶縁性の劣化を効果的に回避することが可能となる。
なお、言うまでもないが、上述した各種の変更は適宜組み合わせて実施することが可能である。
（実施形態２）
次に、本発明の第２の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。また、第１の実施形態で説明した各種の変更についても、本実施形態に対して同様に適用可能である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推できる事項についての説明は省略する。
図１４は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。図１４（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１４（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
本実施形態では、電荷蓄積絶縁膜２２が、少なくとも２つの互いに離隔された低フッ素濃度部分２２ｃと、隣接する低フッ素濃度部分２２ｃ間に位置する高フッ素濃度部分２２ｄとを含んでいる。高フッ素濃度部分２２ｄは、低フッ素濃度部分２２ｃよりも高いフッ素濃度を有している。具体的には、低フッ素濃度部分２２ｃはフッ素をほとんど含有しないシリコン窒化膜であり、高フッ素濃度部分２２ｄは高濃度のフッ素を含有したシリコン窒化膜である。電荷蓄積絶縁膜２２に含有されたフッ素は、電荷トラップ準位となる未結合手（ダングリングボンド）を終端する。そのため、高フッ素濃度部分２２ｄのトラップ準位密度は、低フッ素濃度部分２２ｃのトラップ準位密度よりも低くなっている。
このように、本実施形態の不揮発性半導体メモリでは、電荷蓄積絶縁膜２２の低フッ素濃度部分２２ｃ間に高フッ素濃度部分２２ｄが形成されている。すなわち、隣接するメモリセル間の領域に、トラップ準位密度が低い高フッ素濃度部分２２ｄが形成されている。したがって、第１の実施形態と同様に、隣接するメモリセル間での蓄積電荷の移動を、高フッ素濃度部分２２ｄによって抑制することができる。その結果、蓄積電荷の移動に起因したメモリセルの誤動作を防止することができ、特性及び信頼性に優れた不揮発性半導体メモリが得られる。
また、本実施形態の不揮発性半導体メモリも、第１の実施形態と同様、隣接するメモリセル間の領域にも電荷ブロック絶縁膜２３が形成されている。したがって、第１の実施形態と同様、制御ゲート電極２４による半導体基板１１表面の電気的ポテンシャルの制御性を向上させることができる。その結果、隣接セル間干渉を抑制することができ、メモリセルトランジスタの閾値変動に起因する誤動作を防止することができる。
なお、本実施例における低フッ素濃度部分２２ｃのフッ素濃度は、典型的には０．１原子％程度以下である。また、高フッ素濃度部分２２ｄのフッ素濃度は、典型的には１〜１０原子％程度である。ここで、高フッ素濃度部分２２ｄのフッ素濃度が１０原子％を超えると、膜密度の低下に起因する絶縁性劣化、および誘電率の低下に起因するメモリ誤動作が無視できなくなるので、１０原子％程度を超えないことが好ましい。
本実施形態に係る半導体装置の基本的な製造方法は、第１の実施形態の図２〜図６の工程と同様である。本実施形態では、図６の工程で、酸素ラジカルの代わりにフッ素ラジカルを電荷蓄積絶縁膜２２に導入する。すなわち、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２にフッ素ラジカルを導入する。フッ素ラジカルの基本的な導入方法は、第１の実施形態で述べた酸素ラジカルの導入方法と同様である。具体的には、減圧チャンバー内に図５に示したような構造を有する被処理基板を設置し、フッ素ガス或いはフッ素含有ガス（例えば、三フッ化窒素）を減圧チャンバー内に供給する。フッ素ガスと希ガスとの混合ガス、或いはフッ素含有ガスと希ガスとの混合ガスを減圧チャンバー内に供給してもよい。さらに、高周波やマイクロ波によって上記供給ガスをプラズマ化することで減圧チャンバー内にてフッ素ラジカルを生成し、生成されたフッ素ラジカルを電荷蓄積絶縁膜２２に導入する。このとき、制御ゲート電極２４及びマスク膜２５の積層構造がマスクとして機能するため、制御ゲート電極２４下の領域にはフッ素ラジカルはほとんど導入されない。その結果、図１４に示すように、電荷蓄積絶縁膜２２の制御ゲート電極２４下に位置する部分は低フッ素濃度部分２２ｃとなり、隣接する低フッ素濃度部分２２ｃに挟まれた部分は高フッ素濃度部分２２ｄとなる。
このように、本実施形態の不揮発性半導体メモリの製造方法では、制御ゲート電極２４をマスクとして用いてフッ素ラジカルを電荷蓄積絶縁膜２２に導入し、電荷蓄積絶縁膜２２に高フッ素濃度部分２２ｄを形成している。そのため、隣接するメモリセル間の領域に的確に高フッ素濃度部分２２ｄを形成することができ、隣接するメモリセル間での電荷の移動を高フッ素濃度部分２２ｄによって的確に抑制することができる。したがって、第１の実施形態と同様、隣接するメモリセル間での蓄積電荷の移動を効果的に抑制することができ、メモリセルの誤動作を効果的に防止することができる。
また、電荷蓄積絶縁膜２２に高フッ素濃度部分２２ｄを形成することにより、隣接するメモリセル間の電荷蓄積絶縁膜２２及び電荷ブロック絶縁膜２３をエッチング除去せずに、隣接するメモリセル間の電荷の移動を防止することができる。したがって、第１の実施形態と同様、半導体基板１１の表面領域がエッチングされて窪みが生じるといった問題を確実に回避することができる。
また、本実施形態では、プラズマによって生成されたフッ素ラジカルを用いて、電荷蓄積絶縁膜２２に高フッ素濃度部分２２ｄを形成している。フッ素ラジカルの運動エネルギーは１〜１００ｅＶ程度と低い。そのため、第１の実施形態と同様、半導体基板１１の表面領域の結晶性劣化や、トンネル絶縁膜２１の絶縁性の劣化を効果的に回避することができる。
また、本実施形態では、酸素ラジカルではなくフッ素ラジカルを電荷蓄積絶縁膜２２に導入するので、半導体基板１１の表面領域が酸化されるという問題がない。そのため、多量のフッ素ラジカルを半導体基板１１の表面近傍まで導入することができ、電荷蓄積絶縁膜２２の電荷トラップ準位を効果的に低減することが可能である。
なお、上述した実施形態では、電荷蓄積絶縁膜２２にシリコン窒化膜を用いたが、他の絶縁膜を用いることも可能である。具体的には、ダングリングボンドを電荷トラップ準位として用いる絶縁膜であって、フッ素ラジカルの導入によって電荷トラップ準位密度が減少する絶縁膜を用いることが可能である。例えば、タンタル（Ｔａ）酸化物膜、ハフニウム（Ｈｆ）酸化物膜、ジルコニウム（Ｚｒ）酸化物膜等の高誘電体酸化物膜を用いることが可能である。
また、上述した製造方法において、電荷蓄積絶縁膜２２にフッ素ラジカルを導入した後、８００℃程度以上の温度で高温アニールを行うようにしてもよい。高温アニールを行うことにより、ダングリングボンドを容易に終端させることができ、電荷トラップ準位密度をより確実に減少させることができる。
（実施形態３）
次に、本発明の第３の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。また、第１の実施形態で説明した各種の変更についても、本実施形態に対して同様に適用可能である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推できる事項についての説明は省略する。
図１５は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。図１５（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１５（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
本実施形態では、電荷蓄積絶縁膜２２が、少なくとも２つの互いに離隔された低酸素濃度部分２２ｅと、隣接する低酸素濃度部分２２ｅ間に位置する高酸素濃度部分２２ｆとを含んでいる。高酸素濃度部分２２ｆは、低酸素濃度部分２２ｅよりも高い酸素濃度を有している。また、高酸素濃度部分２２ｆは、低酸素濃度部分２２ｅよりも高いボロン濃度を有している。具体的には、低酸素濃度部分２２ｅは酸素及びボロン（Ｂ）をほとんど含有しないシリコン窒化膜であり、高酸素濃度部分２２ｆは高濃度のボロンを含有したシリコン酸窒化膜である。高酸素濃度部分２２ｆのトラップ準位密度は、低酸素濃度部分２２ｅのトラップ準位密度よりも低くなっている。
このように、本実施形態の不揮発性半導体メモリでは、電荷蓄積絶縁膜２２の低酸素濃度部分２２ｅ間に高酸素濃度部分２２ｆが形成されている。すなわち、隣接するメモリセル間の領域に、トラップ準位密度が低い高酸素濃度部分２２ｆが形成されている。したがって、第１の実施形態と同様に、隣接するメモリセル間での蓄積電荷の移動を、高酸素濃度部分２２ｆによって抑制することができる。その結果、蓄積電荷の移動に起因したメモリセルの誤動作を防止することができ、特性及び信頼性に優れた不揮発性半導体メモリが得られる。
また、本実施形態の不揮発性半導体メモリも、第１の実施形態と同様、隣接するメモリセル間の領域にも電荷ブロック絶縁膜２３が形成されている。したがって、第１の実施形態と同様、制御ゲート電極２４による半導体基板１１表面の電気的ポテンシャルの制御性を向上させることができる。その結果、隣接セル間干渉を抑制することができ、メモリセルトランジスタの閾値変動に起因する誤動作を防止することができる。
本実施形態に係る半導体装置の基本的な製造方法は、第１の実施形態の図２〜図６の工程と同様である。本実施形態では、図６の工程で、酸素ラジカルを電荷蓄積絶縁膜２２に導入する前に、ボロンを電荷蓄積絶縁膜２２に導入しておく。具体的には、まず、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２にボロンを導入する。ボロンの導入方法には、ボロンプラズマ法、イオン注入法、気相拡散法或いは固相拡散法等を用いることができる。ボロンを導入した後、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２に酸素ラジカルを導入する。酸素ラジカルの基本的な導入方法は、第１の実施形態で述べた酸素ラジカルの導入方法と同様である。
ボロンを電荷蓄積絶縁膜２２に予め導入しておくことにより、酸素ラジカルによる電荷蓄積絶縁膜２２の酸化効率、すなわちシリコン窒化膜からシリコン酸窒化膜への変換効率を向上させることができる。なお、電荷蓄積絶縁膜２２に導入されたボロンの濃度が０．１原子％程度以上であれば、ボロン導入による酸化効率（シリコン窒化膜からシリコン酸窒化膜への変換効率）の向上効果を確実に得ることができる。また、ボロン濃度が１原子％程度以上であれば、ボロン導入による酸化効率の向上効果が顕著になる。ただし、電荷蓄積絶縁膜２２に導入されたボロンの濃度が３０原子％程度以上になると、電荷蓄積絶縁膜２２の膜質が劣化してしまうため、ボロン濃度は３０原子％程度以下であることが好ましい。
このように、本実施形態の不揮発性半導体メモリの製造方法では、制御ゲート電極２４をマスクとして用いて、ボロン及び酸素ラジカルを電荷蓄積絶縁膜２２に導入し、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｆを形成している。そのため、隣接するメモリセル間の領域に的確に高酸素濃度部分２２ｆを形成することができ、隣接するメモリセル間での電荷の移動を高酸素濃度部分２２ｆによって的確に抑制することができる。したがって、第１の実施形態と同様、隣接するメモリセル間での蓄積電荷の移動を効果的に抑制することができ、メモリセルの誤動作を効果的に防止することができる。
また、電荷蓄積絶縁膜２２に高酸素濃度部分２２ｆを形成することにより、隣接するメモリセル間の電荷蓄積絶縁膜２２及び電荷ブロック絶縁膜２３をエッチング除去せずに、隣接するメモリセル間の電荷の移動を防止することができる。したがって、第１の実施形態と同様、半導体基板１１の表面領域がエッチングされて窪みが生じるといった問題を確実に回避することができる。
また、ボロンを電荷蓄積絶縁膜２２に予め導入しておくことにより、酸素ラジカルによる電荷蓄積絶縁膜２２の酸化効率を向上させることができる。したがって、電荷蓄積絶縁膜２２の電荷トラップ準位密度をより確実に低減させることができ、隣接するメモリセル間での蓄積電荷の移動をより確実に抑制することができる。
なお、本実施形態では、酸化効率を向上させるボロンを予め電荷蓄積絶縁膜２２に導入しておくため、プラズマ酸化法以外の方法で電荷蓄積絶縁膜２２に酸素を導入してもよい。例えば、イオン注入法によって電荷蓄積絶縁膜２２に酸素を導入してもよい。また、水蒸気等の酸化剤を電荷蓄積絶縁膜２２に導入して熱酸化を行うようにしてもよい。これらの酸化方法を用いた場合にも、ボロンの酸化効率向上効果によって隣接するメモリセル間の領域を選択的に酸化することができるので、上述したメモリセル構造を容易に実現することが可能である。
上述した実施形態では、隣接するメモリセル間の領域の電荷蓄積絶縁膜に選択的にボロンを導入し、さらに選択的に酸化剤を導入する場合を説明したが、これに限らない。例えば、トンネル絶縁膜上の全面に電荷蓄積絶縁膜を形成する際に同時に電荷蓄積膜中にボロンを含有させておく、あるいは、トンネル絶縁膜上の全面に電荷蓄積絶縁膜を形成した後に電荷蓄積絶縁膜の全面にボロンを導入することもできる。そして、制御ゲート電極のパターン形成後に、隣接するメモリセル間の領域に選択的に酸素ラジカルを導入すれば、ボロンの酸化効率向上効果によって、容易に高酸素濃度部分２２ｆを形成することが可能となる。
（実施形態４）
次に、本発明の第４の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は第１の実施形態と同様である。また、第１の実施形態で説明した各種の変更についても、本実施形態に対して同様に適用可能である。したがって、第１の実施形態で説明した事項及び第１の実施形態から容易に類推できる事項についての説明は省略する。
図１６は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。図１６（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１６（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
半導体基板（シリコン基板）１１には、素子分離領域（素子分離絶縁膜）１２で挟まれた素子領域（アクティブエリア）１３が設けられている。素子領域１３は、ソース領域１４と、ドレイン領域１５と、ソース領域１４とドレイン領域１５との間のチャネル領域１６とを有している。
素子領域１３上には、トンネル絶縁膜２１が形成されている。このトンネル絶縁膜２１は、下層シリコン酸化膜（下層絶縁膜）２１１、中間シリコン窒化膜（中間絶縁膜）２１２及び上層シリコン酸化膜（上層絶縁膜）２１３で構成された、いわゆるＯＮＯ構造を有している。このＯＮＯ構造のトンネル絶縁膜は、電荷トラップ型の不揮発性メモリセルの消去速度を向上させる効果を有していることが知られている。中間シリコン窒化膜２１２は、少なくとも２つの互いに離隔された低酸素濃度部分２１２ａと、隣接する低酸素濃度部分２１２ａ間に位置する高酸素濃度部分２１２ｂとを含んでいる。高酸素濃度部分２１２ｂは、低酸素濃度部分２１２ａよりも高い酸素濃度を有している。具体的には、低酸素濃度部分２１２ａは酸素を微量に含有するシリコン窒化膜であり、高酸素濃度部分２１２ｂは酸素を多量に含有するシリコン酸窒化膜である。そのため、高酸素濃度部分２１２ｂのトラップ準位密度は、低酸素濃度部分２１２ａのトラップ準位密度よりも低くなっている。
トンネル絶縁膜２１上であって且つシリコン窒化膜２１２の低酸素濃度部分２１２ａの上方には、ハフニウム酸化膜からなる電荷蓄積絶縁膜２２が形成されている。電荷蓄積絶縁膜２２上には、アルミナ膜からなる電荷ブロック絶縁膜２３が形成されている。電荷ブロック絶縁膜２３上には、制御ゲート電極２４が形成されている。すなわち、シリコン窒化膜２１２の低酸素濃度部分２１２ａの上方に、制御ゲート電極２４が形成されている。この制御ゲート電極２４は、ワード線となるものであり、多結晶シリコン膜で形成された下層制御ゲート電極膜及びタングステンシリサイド膜で形成された上層制御ゲート電極膜で構成されている。制御ゲート電極２４上には、マスク膜２５が形成されている。上述したトンネル絶縁膜２１、電荷蓄積膜２２、電荷ブロック絶縁膜２３、制御ゲート電極２４及びマスク膜２５は、層間絶縁膜２６によって覆われている。
以上のように、本実施形態の不揮発性半導体メモリでは、トンネル絶縁膜２１の中間シリコン窒化膜２１２の低酸素濃度部分２１２ａ間に高酸素濃度部分２１２ｂが形成されている。すなわち、隣接するメモリセル間の領域に、中間シリコン窒化膜２１２の高酸素濃度部分２１２ｂが形成されている。高酸素濃度部分２１２ｂは低酸素濃度部分２１２ａよりもトラップ準位密度が低い。そのため、メモリセルの書込み／消去動作時に中間シリコン窒化膜２１２の低酸素濃度部分２１２ａに電荷がトラップされても、隣接する低酸素濃度部分２１２ａ間での電荷の移動を高酸素濃度部分２１２ｂによって抑制することができる。すなわち、隣接するメモリセル間での電荷の移動を抑制することができる。その結果、電荷の移動に起因したメモリセルの誤動作を防止することができ、特性及び信頼性に優れた不揮発性半導体メモリが得られる。
なお、低酸素濃度部分２１２ａの酸素濃度は、典型的には１０原子％程度以下である。これにより、メモリセルの消去速度向上効果が十分に得られる。また、高酸素濃度部分２１２ｂの酸素濃度は、典型的には１０〜５０原子％程度である。高酸素濃度部分２１２ｂは、酸素濃度を高く設定した方がトラップ電荷の移動抑制効果が顕著となるので好ましく、窒素をほとんど含有しないシリコン酸化膜であることがより望ましい。
本実施形態に係る半導体装置の基本的な製造方法は、第１の実施形態の図２〜図６の工程から容易に類推することができる。すなわち、制御ゲート電極２４、電荷ブロック絶縁膜２３及び電荷蓄積絶縁膜２２のパターンを形成した後、隣接する制御ゲート電極２４間の領域から上層シリコン酸化膜２１３を介して、中間シリコン窒化膜２１２に酸素ラジカルを導入する。酸素ラジカルの基本的な導入方法は、第１の実施形態と同様である。その結果、図１６に示すように、中間シリコン窒化膜２１２の制御ゲート電極２４下に位置する部分は低酸素濃度部分２１２ａとなり、隣接する低酸素濃度部分２１２ａに挟まれた部分は高酸素濃度部分２１２ｂとなる。
このように、本実施形態の不揮発性半導体メモリの製造方法では、制御ゲート電極２４をマスクとして用いて酸素ラジカルをトンネル絶縁膜２１の中間シリコン窒化膜２１２に導入し、中間シリコン窒化膜２１２に高酸素濃度部分２１２ｂを形成している。そのため、隣接するメモリセル間の領域に的確に高酸素濃度部分２１２ｂを形成することができ、隣接するメモリセル間での電荷の移動を高酸素濃度部分２１２ｂによって的確に抑制することができる。したがって、隣接するメモリセル間での電荷の移動を効果的に抑制することができ、メモリセルの誤動作を効果的に防止することができる。
また、トンネル絶縁膜２１の中間シリコン窒化膜２１２に高酸素濃度部分２１２ｂを形成することにより、隣接するメモリセル間のトンネル絶縁膜２１をエッチング除去せずに、隣接するメモリセル間の電荷の移動を防止することができる。したがって、第１の実施形態と同様、半導体基板１１の表面領域がエッチングされて窪みが生じるといった問題を確実に回避することができる。
また、本実施形態では、プラズマによって生成された酸素ラジカルを用いて、トンネル絶縁膜２１の中間シリコン窒化膜２１２に高酸素濃度部分２１２ｂを形成している。そのため、第１の実施形態と同様、半導体基板１１の表面領域の結晶性の劣化等を効果的に回避することが可能である。
なお、本実施形態と第１の実施形態とを組み合わせることも可能である。すなわち、図６の工程において、制御ゲート電極２４及びマスク膜２５の積層構造をマスクとして用いて、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２に酸素ラジカルを導入し、且つ、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３及び電荷蓄積絶縁膜２２を通してトンネル絶縁膜２１の中間シリコン窒化膜２１２に酸素ラジカルを導入する。これにより、電荷蓄積絶縁膜２２には、第１の実施形態と同様に、低酸素濃度部分２２ａ及び高酸素濃度部分２２ｂが形成され、トンネル絶縁膜２１の中間シリコン窒化膜２１２には、本第４の実施形態と同様に、低酸素濃度部分２１２ａ及び高酸素濃度部分２１２ｂが形成される。
また、上述した実施形態では、トンネル絶縁膜２１の下層絶縁膜２１１、中間絶縁膜２１２及び上層絶縁膜２１３にそれぞれ、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を用いたが、他の絶縁膜を用いてもよい。一般的には、下層絶縁膜２１１及び上層絶縁膜２１３には電荷トラップ準位密度が低い絶縁膜を用い、中間絶縁膜２１２には下層絶縁膜２１１及び上層絶縁膜２１３よりも電荷トラップ準位密度が高い絶縁膜を用いることが可能である。より具体的には、中間絶縁膜２１２には、酸素欠損に起因した電荷トラップ準位を有する絶縁膜であって、酸化によって電荷トラップ準位密度が減少する絶縁膜を用いることが可能である。
（実施形態５）
次に、本発明の第５の実施形態について説明する。なお、基本的な構成及び基本的な製造方法は主として第４の実施形態と同様である。また、第１及び第２の実施形態等で説明した基本的な事項についても本実施形態に対して適用可能である。さらに、第１の実施形態で説明した各種の変更についても、本実施形態に対して同様に適用可能である。したがって、上述した各実施形態で説明した事項及び上述した各実施形態から容易に類推できる事項についての説明は省略する。
図１７は、本実施形態に係る半導体装置の構成を模式的に示した断面図である。図１７（ａ）はチャネル長方向（ビット線方向）に沿った断面図であり、図１７（ｂ）はチャネル幅方向（ワード線方向）に沿った断面図である。
本実施形態も、第４の実施形態と同様に、トンネル絶縁膜２１が、下層シリコン酸化膜（下層絶縁膜）２１１、中間シリコン窒化膜（中間絶縁膜）２１２及び上層シリコン酸化膜（上層絶縁膜）２１３で構成された、いわゆるＯＮＯ構造を有している。中間シリコン窒化膜２１２は、少なくとも２つの互いに離隔された低フッ素濃度部分２１２ｃと、隣接する低フッ素濃度部分２１２ｃ間に位置する高フッ素濃度部分２１２ｄとを含んでいる。高フッ素濃度部分２１２ｄは、低フッ素濃度部分２１２ｃよりも高いフッ素濃度を有している。具体的には、低フッ素濃度部分２１２ｃはフッ素をほとんど含有しないシリコン窒化膜であり、高フッ素濃度部分２１２ｄは高濃度のフッ素を含有したシリコン窒化膜である。トンネル絶縁膜２１の中間シリコン窒化膜２１２に含有されたフッ素は、電荷トラップ準位となる未結合手（ダングリングボンド）を終端する。そのため、高フッ素濃度部分２１２ｄのトラップ準位密度は、低フッ素濃度部分２１２ｃのトラップ準位密度よりも低くなっている。
このように、本実施形態の不揮発性半導体メモリでは、トンネル絶縁膜２１の中間シリコン窒化膜２１２の低フッ素濃度部分２１２ｃ間に高フッ素濃度部分２１２ｄが形成されている。すなわち、隣接するメモリセル間の領域に、中間シリコン窒化膜２１２の高フッ素濃度部分２１２ｄが形成されている。高フッ素濃度部分２１２ｄは低フッ素濃度部分２１２ｃよりもトラップ準位密度が低い。そのため、メモリセルの書込み／消去動作時に中間シリコン窒化膜２１２の低フッ素濃度部分２１２ｃに電荷がトラップされても、隣接する低フッ素濃度部分２１２ｃ間での電荷の移動を高フッ素濃度部分２１２ｄによって抑制することができる。すなわち、隣接するメモリセル間での電荷の移動を抑制することができる。その結果、電荷の移動に起因したメモリセルの誤動作を防止することができ、特性及び信頼性に優れた不揮発性半導体メモリが得られる。
なお、低フッ素濃度部分２１２ｃのフッ素濃度は、典型的には０．１原子％程度以下である。また、高フッ素濃度部分２１２ｄのフッ素濃度は、典型的には１〜１０原子％程度である。ここで、高フッ素濃度部分２２ｄのフッ素濃度が１０原子％を超えると、膜密度の低下に起因する絶縁性劣化が無視できなくなるので、１０原子％程度を超えないことが好ましい。
本実施形態に係る半導体装置の基本的な製造方法は、第１の実施形態の図２〜図６の工程から容易に類推することができる。すなわち、制御ゲート電極２４、電荷ブロック絶縁膜２３及び電荷蓄積絶縁膜２２のパターンを形成した後、隣接する制御ゲート電極２４間の領域から上層シリコン酸化膜２１３を介して、中間シリコン窒化膜２１２にフッ素ラジカルを導入する。フッ素ラジカルの基本的な導入方法は、第２の実施形態と同様である。その結果、図１７に示すように、中間シリコン窒化膜２１２の制御ゲート電極２４下に位置する部分は低フッ素濃度部分２１２ｃとなり、隣接する低フッ素濃度部分２１２ｃに挟まれた部分は高フッ素濃度部分２１２ｄとなる。
このように、本実施形態の不揮発性半導体メモリの製造方法では、制御ゲート電極２４をマスクとして用いてフッ素ラジカルをトンネル絶縁膜２１の中間シリコン窒化膜２１２に導入し、中間シリコン窒化膜２１２に高フッ素濃度部分２１２ｄを形成している。そのため、隣接するメモリセル間の領域に的確に高フッ素濃度部分２１２ｄを形成することができ、隣接するメモリセル間での電荷の移動を高フッ素濃度部分２１２ｄによって的確に抑制することができる。したがって、隣接するメモリセル間での電荷の移動を効果的に抑制することができ、メモリセルの誤動作を効果的に防止することができる。
また、トンネル絶縁膜２１の中間シリコン窒化膜２１２に高フッ素濃度部分２１２ｄを形成することにより、隣接するメモリセル間のトンネル絶縁膜２１をエッチング除去せずに、隣接するメモリセル間の電荷の移動を防止することができる。したがって、第１の実施形態と同様、半導体基板１１の表面領域がエッチングされて窪みが生じるといった問題を確実に回避することができる。
また、本実施形態では、プラズマによって生成されたフッ素ラジカルを用いて、トンネル絶縁膜２１の中間シリコン窒化膜２１２に高フッ素濃度部分２１２ｄを形成している。そのため、第１の実施形態と同様、半導体基板１１の表面領域の結晶性の劣化等を効果的に回避することが可能である。
なお、本実施形態と第２の実施形態とを組み合わせることも可能である。すなわち、図５の工程の後、制御ゲート電極２４及びマスク膜２５の積層構造をマスクとして用いて、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３を通して電荷蓄積絶縁膜２２にフッ素ラジカルを導入し、且つ、隣接する制御ゲート電極２４間の領域から電荷ブロック絶縁膜２３及び電荷蓄積絶縁膜２２を通してトンネル絶縁膜２１の中間シリコン窒化膜２１２にフッ素ラジカルを導入する。これにより、電荷蓄積絶縁膜２２には、第２の実施形態と同様に、低フッ素濃度部分２２ｃ及び高フッ素濃度部分２２ｄが形成され、トンネル絶縁膜２１の中間シリコン窒化膜２１２には、本第５の実施形態と同様に、低フッ素濃度部分２１２ｃ及び高フッ素濃度部分２１２ｄが形成される。
また、上述した実施形態では、トンネル絶縁膜２１の下層絶縁膜２１１、中間絶縁膜２１２及び上層絶縁膜２１３にそれぞれ、シリコン酸化膜、シリコン窒化膜及びシリコン酸化膜を用いたが、他の絶縁膜を用いてもよい。一般的には、下層絶縁膜２１１及び上層絶縁膜２１３には電荷トラップ準位密度が低い絶縁膜を用い、中間絶縁膜２１２には下層絶縁膜２１１及び上層絶縁膜２１３よりも電荷トラップ準位密度が高い絶縁膜を用いることが可能である。より具体的には、中間絶縁膜２１２には、ダングリングボンドに起因した電荷トラップ準位を有する絶縁膜であって、フッ素の導入によって電荷トラップ準位密度が減少する絶縁膜を用いることが可能である。
以上、本発明の実施形態を説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、開示された構成要件を適宜組み合わせることによって種々の発明が抽出され得る。例えば、開示された構成要件からいくつかの構成要件が削除されても、所定の効果が得られるものであれば発明として抽出され得る。
本発明の第１の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の構成を説明するための図である。 本発明の第１の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の構成を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第１の実施形態の変更例に係る半導体装置の製造工程の一部を模式的に示した断面図である。 本発明の第２の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第３の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第４の実施形態に係る半導体装置の構成を模式的に示した断面図である。 本発明の第５の実施形態に係る半導体装置の構成を模式的に示した断面図である。
符号の説明
１１…半導体基板 １２…素子分離領域 １３…素子領域
１４…ソース領域 １５…ドレイン領域 １６…チャネル領域
２１…トンネル絶縁膜 ２２…電荷蓄積絶縁膜
２２ａ…低酸素濃度部分 ２２ｂ…高酸素濃度部分
２２ｃ…低フッ素濃度部分 ２２ｄ…高フッ素濃度部分
２２ｅ…低酸素濃度部分 ２２ｆ…高酸素濃度部分
２３…電荷ブロック絶縁膜 ２３ａ…窪み
２４…制御ゲート電極
２４ａ…下層制御ゲート電極膜 ２４ｂ…上層制御ゲート電極膜
２５…マスク膜 ２６…層間絶縁膜
３１…マスク膜
４１…ＳＯＩ基板 ４２…シリコン基板
４３…絶縁層 ４４…シリコン層
２１１…下層シリコン酸化膜 ２１２…中間シリコン窒化膜
２１２ａ…低酸素濃度部分 ２１２ｂ…高酸素濃度部分
２１２ｃ…低フッ素濃度部分 ２１２ｄ…高フッ素濃度部分
２１３…上層シリコン酸化膜

Claims (7)

  1. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成され、少なくとも２つの互いに離隔された低酸素濃度部分と、隣接する前記低酸素濃度部分間に位置し且つ前記低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分とを含んだ電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、
    前記電荷ブロック絶縁膜上であって且つ前記低酸素濃度部分の上方に形成された制御ゲート電極と、
    を備えたことを特徴とする半導体装置。
  2. 半導体基板上に形成されたトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成され、少なくとも２つの互いに離隔された低フッ素濃度部分と、隣接する前記低フッ素濃度部分間に位置し且つ前記低フッ素濃度部分よりも高いフッ素濃度を有する高フッ素濃度部分とを含んだ電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、
    前記電荷ブロック絶縁膜上であって且つ前記低フッ素濃度部分の上方に形成された制御ゲート電極と、
    を備えたことを特徴とする半導体装置。
  3. 半導体基板上に形成され、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含み、前記中間絶縁膜が、少なくとも２つの互いに離隔された低酸素濃度部分と、隣接する前記低酸素濃度部分間に位置し且つ前記低酸素濃度部分よりも高い酸素濃度を有する高酸素濃度部分とを含んでいるトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、
    前記電荷ブロック絶縁膜上であって且つ前記低酸素濃度部分の上方に形成された制御ゲート電極と、
    を備えたことを特徴とする半導体装置。
  4. 半導体基板上に形成され、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含み、前記中間絶縁膜が、少なくとも２つの互いに離隔された低フッ素濃度部分と、隣接する前記低フッ素濃度部分間に位置し且つ前記低フッ素濃度部分よりも高いフッ素濃度を有する高フッ素濃度部分とを含んでいるトンネル絶縁膜と、
    前記トンネル絶縁膜上に形成された電荷蓄積絶縁膜と、
    前記電荷蓄積絶縁膜上に形成された電荷ブロック絶縁膜と、
    前記電荷ブロック絶縁膜上であって且つ前記低フッ素濃度部分の上方に形成された制御ゲート電極と、
    を備えたことを特徴とする半導体装置。
  5. 半導体基板上にトンネル絶縁膜を形成する工程と、
    前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、
    前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、
    前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、
    隣接する前記制御ゲート電極間の領域から前記電荷ブロック絶縁膜を通して前記電荷蓄積絶縁膜に酸素ラジカル又はフッ素ラジカルを導入する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
  6. 半導体基板上にトンネル絶縁膜を形成する工程と、
    前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、
    前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、
    前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、
    隣接する前記制御ゲート電極間の領域から前記電荷ブロック絶縁膜を通して前記電荷蓄積絶縁膜に酸化剤を導入する工程と、
    を備え、
    前記電荷蓄積絶縁膜に酸化剤を導入する前に、前記電荷蓄積絶縁膜の少なくとも前記酸化剤が導入される部分にはボロンが含有されている
    ことを特徴とする半導体装置の製造方法。
  7. 半導体基板上に、下層絶縁膜と、上層絶縁膜と、前記下層絶縁膜と前記上層絶縁膜との間の中間絶縁膜とを含んだトンネル絶縁膜を形成する工程と、
    前記トンネル絶縁膜上に電荷蓄積絶縁膜を形成する工程と、
    前記電荷蓄積絶縁膜上に電荷ブロック絶縁膜を形成する工程と、
    前記電荷ブロック絶縁膜上に少なくとも２つの互いに離隔された制御ゲート電極を形成する工程と、
    隣接する前記制御ゲート電極間の領域から前記中間絶縁膜に酸素ラジカル又はフッ素ラジカルを導入する工程と、
    を備えたことを特徴とする半導体装置の製造方法。
JP2008108048A 2008-04-17 2008-04-17 半導体装置の製造方法 Expired - Fee Related JP5238332B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008108048A JP5238332B2 (ja) 2008-04-17 2008-04-17 半導体装置の製造方法
US12/425,077 US8278696B2 (en) 2008-04-17 2009-04-16 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008108048A JP5238332B2 (ja) 2008-04-17 2008-04-17 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009260070A true JP2009260070A (ja) 2009-11-05
JP5238332B2 JP5238332B2 (ja) 2013-07-17

Family

ID=41200389

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008108048A Expired - Fee Related JP5238332B2 (ja) 2008-04-17 2008-04-17 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US8278696B2 (ja)
JP (1) JP5238332B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011014638A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012004249A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2014504027A (ja) * 2011-01-14 2014-02-13 サイプレス セミコンダクター コーポレイション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
US20150187960A1 (en) 2007-05-25 2015-07-02 Cypress Semiconductor Corporation Radical Oxidation Process For Fabricating A Nonvolatile Charge Trap Memory Device
US9349824B2 (en) 2007-05-25 2016-05-24 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9929240B2 (en) 2007-05-25 2018-03-27 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
JP2019054032A (ja) * 2017-09-13 2019-04-04 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置
JP2020504458A (ja) * 2017-01-18 2020-02-06 マイクロン テクノロジー，インク． メモリセル、集積構造およびメモリアレイ
US10903068B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
JP2011146631A (ja) * 2010-01-18 2011-07-28 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8441063B2 (en) * 2010-12-30 2013-05-14 Spansion Llc Memory with extended charge trapping layer
KR102612577B1 (ko) * 2018-08-13 2023-12-08 엘지디스플레이 주식회사 박막 트랜지스터 기판, 쉬프트 레지스터 및 표시장치
JP2023001408A (ja) * 2021-06-17 2023-01-06 キオクシア株式会社 半導体記憶装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338997A (ja) * 2000-03-22 2001-12-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2002190535A (ja) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005093530A (ja) * 2003-09-12 2005-04-07 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
WO2007086304A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 半導体装置および半導体装置の製造方法
JP2007294845A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW367612B (en) * 1996-12-26 1999-08-21 Hitachi Ltd Semiconductor device having nonvolatile memory and method of manufacture thereof
EP1120836A1 (en) * 2000-01-28 2001-08-01 STMicroelectronics S.r.l. Memory cell structure integrated on semiconductor
JP4151229B2 (ja) * 2000-10-26 2008-09-17 ソニー株式会社 不揮発性半導体記憶装置およびその製造方法
KR20030079785A (ko) * 2002-04-03 2003-10-10 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 반도체 제조 장치
JP2004158810A (ja) 2002-09-10 2004-06-03 Fujitsu Ltd 不揮発性半導体メモリ
JP2006005313A (ja) * 2004-06-21 2006-01-05 Toshiba Corp 半導体装置及びその製造方法
US20060113586A1 (en) * 2004-11-29 2006-06-01 Macronix International Co., Ltd. Charge trapping dielectric structure for non-volatile memory
JP4907173B2 (ja) 2006-01-05 2012-03-28 マクロニクス インターナショナル カンパニー リミテッド 不揮発性メモリセル、これを有するメモリアレイ、並びに、セル及びアレイの操作方法
JP4746468B2 (ja) * 2006-04-14 2011-08-10 株式会社東芝 半導体装置
JP2008047729A (ja) * 2006-08-17 2008-02-28 Toshiba Corp 半導体記憶装置
JP4282702B2 (ja) * 2006-09-22 2009-06-24 株式会社東芝 不揮発性半導体記憶装置
KR101033221B1 (ko) * 2006-12-29 2011-05-06 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법
KR100894098B1 (ko) * 2007-05-03 2009-04-20 주식회사 하이닉스반도체 빠른 소거속도 및 향상된 리텐션 특성을 갖는 불휘발성메모리소자 및 그 제조방법
US8614124B2 (en) * 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
JP5230274B2 (ja) * 2008-06-02 2013-07-10 株式会社東芝 不揮発性半導体記憶装置
JP5443873B2 (ja) * 2008-07-28 2014-03-19 株式会社東芝 半導体装置及びその製造方法
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001338997A (ja) * 2000-03-22 2001-12-07 Matsushita Electric Ind Co Ltd 不揮発性半導体記憶装置及びその製造方法
JP2002190535A (ja) * 2000-12-21 2002-07-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2005093530A (ja) * 2003-09-12 2005-04-07 Semiconductor Leading Edge Technologies Inc 半導体装置の製造方法
WO2007086304A1 (ja) * 2006-01-25 2007-08-02 Nec Corporation 半導体装置および半導体装置の製造方法
JP2007294845A (ja) * 2006-03-31 2007-11-08 Toshiba Corp 半導体装置およびその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10312336B2 (en) 2007-05-25 2019-06-04 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US10903342B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US10374067B2 (en) 2007-05-25 2019-08-06 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US20150187960A1 (en) 2007-05-25 2015-07-02 Cypress Semiconductor Corporation Radical Oxidation Process For Fabricating A Nonvolatile Charge Trap Memory Device
US9349824B2 (en) 2007-05-25 2016-05-24 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US9449831B2 (en) 2007-05-25 2016-09-20 Cypress Semiconductor Corporation Oxide-nitride-oxide stack having multiple oxynitride layers
US11721733B2 (en) 2007-05-25 2023-08-08 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US9929240B2 (en) 2007-05-25 2018-03-27 Cypress Semiconductor Corporation Memory transistor with multiple charge storing layers and a high work function gate electrode
US11456365B2 (en) 2007-05-25 2022-09-27 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US10446656B2 (en) 2007-05-25 2019-10-15 Longitude Flash Memory Solutions Ltd. Memory transistor with multiple charge storing layers and a high work function gate electrode
US11222965B2 (en) 2007-05-25 2022-01-11 Longitude Flash Memory Solutions Ltd Oxide-nitride-oxide stack having multiple oxynitride layers
US11784243B2 (en) 2007-05-25 2023-10-10 Longitude Flash Memory Solutions Ltd Oxide-nitride-oxide stack having multiple oxynitride layers
US10304968B2 (en) 2007-05-25 2019-05-28 Cypress Semiconductor Corporation Radical oxidation process for fabricating a nonvolatile charge trap memory device
US11056565B2 (en) 2007-05-25 2021-07-06 Longitude Flash Memory Solutions Ltd. Flash memory device and method
US10593812B2 (en) 2007-05-25 2020-03-17 Longitude Flash Memory Solutions Ltd. Radical oxidation process for fabricating a nonvolatile charge trap memory device
US10896973B2 (en) 2007-05-25 2021-01-19 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
US10903068B2 (en) 2007-05-25 2021-01-26 Longitude Flash Memory Solutions Ltd. Oxide-nitride-oxide stack having multiple oxynitride layers
JP2011014638A (ja) * 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2012004249A (ja) * 2010-06-15 2012-01-05 Toshiba Corp 半導体記憶装置及びその製造方法
JP2014504027A (ja) * 2011-01-14 2014-02-13 サイプレス セミコンダクター コーポレイション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
JP2016197732A (ja) * 2011-01-14 2016-11-24 サイプレス セミコンダクター コーポレイション 多層酸窒化物層を有する酸化物−窒化物−酸化物積層体
JP2020504458A (ja) * 2017-01-18 2020-02-06 マイクロン テクノロジー，インク． メモリセル、集積構造およびメモリアレイ
JP2019054032A (ja) * 2017-09-13 2019-04-04 東京エレクトロン株式会社 シリコン酸化膜を形成する方法および装置

Also Published As

Publication number Publication date
US20090261400A1 (en) 2009-10-22
US8278696B2 (en) 2012-10-02
JP5238332B2 (ja) 2013-07-17

Similar Documents

Publication Publication Date Title
JP5238332B2 (ja) 半導体装置の製造方法
JP4734019B2 (ja) 半導体記憶装置及びその製造方法
JP4921837B2 (ja) 半導体装置の製造方法
KR100719366B1 (ko) 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법
US7728379B2 (en) Semiconductor device and method of manufacturing same
JP4746468B2 (ja) 半導体装置
JP2009212218A (ja) 半導体記憶装置及びその製造方法
JP2010021204A (ja) 半導体装置及びその製造方法
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP2004095889A (ja) 半導体記憶装置及びその製造方法
KR100809338B1 (ko) 반도체 소자 및 이의 제조 방법
JP4834517B2 (ja) 半導体装置
KR20090036850A (ko) 플래시 메모리 소자 및 그 제조 방법
US8497184B2 (en) Method for manufacturing semiconductor device
US8241982B2 (en) Semiconductor device manufacturing method
JP2008244108A (ja) 半導体装置および半導体装置の製造方法
US20100317186A1 (en) Enhancing nand flash floating gate performance
JP2006203105A (ja) 半導体装置の製造方法
US7972927B2 (en) Method of manufacturing a nonvolatile semiconductor memory device
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2011135107A (ja) 半導体装置
KR100933812B1 (ko) 반도체 소자의 제조방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR101017506B1 (ko) 반도체 메모리 소자 및 이의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100803

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121018

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130213

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130401

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160405

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees