KR20030079785A - 반도체 장치의 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 장치의 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR20030079785A
KR20030079785A KR10-2003-0021099A KR20030021099A KR20030079785A KR 20030079785 A KR20030079785 A KR 20030079785A KR 20030021099 A KR20030021099 A KR 20030021099A KR 20030079785 A KR20030079785 A KR 20030079785A
Authority
KR
South Korea
Prior art keywords
substrate
plasma
film
high frequency
process chamber
Prior art date
Application number
KR10-2003-0021099A
Other languages
English (en)
Inventor
데라사키다다시
야시마신지
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20030079785A publication Critical patent/KR20030079785A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

기판 표면을 질화 처리 또는 산화 처리할 때, 처리를 저온에서 값싸게 행할 수 있어, 처리막을 두껍고 균일하게 형성할 수 있도록 한다.
처리 장치로서, 플라즈마 생성과는 독립적으로 기판에 입사하는 이온의 에너지를 제어할 수 있는 변형 마그네트론형 플라즈마 처리 장치를 사용한다. 이 변형 마그네트론형 플라즈마 처리 장치는, 기판을 재치하는 서셉터를 가변 임피던스를 통해 접지하도록 구성한다. 기판 표면을 질화 처리 또는 산화 처리할 때, 가변 임피던스치를 조정하여 서셉터 전위, 즉 기판의 전위를 조정한다. 조정 전위에 따라, 기판에 입사되는 이온의 에너지가 제어되므로, 막두께나 막두께 면 내 균일성이 광범위하게 제어된다.

Description

반도체 장치의 제조 방법 및 반도체 제조 장치{MANUFACTURING METHOD OF SEMICONDUCTOR DEVICE AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은 반도체 장치의 제조 방법 및 반도체 제조 장치에 관한 것으로, 특히 변형 마그네트론형 플라즈마 처리 장치 및 그것을 사용하여 기판을 처리하는 반도체 장치의 제조 방법에 관한 것으로, 그 중에서도 특히 기판 표면을 질화 처리 또는 산화 처리하는 것에 관한 것이다.
반도체 장치를 제조하는 공정에는, 기판 표면을 질화 처리 또는 산화 처리하는 공정이 존재한다. 이 공정에서는 일반적으로는 CVD(Chemical Vapor Deposition)법이 사용되나, CVD법에 의해 질화 처리 또는 산화 처리되는 막의 후막화가 요구된다. 이 요구에 부응하는 CVD 장치로서, 플라즈마 처리 장치나 고온 열처리 장치가 있다.
플라즈마 처리 장치에서는, 예를 들면, 평행 평판형 플라즈마 처리 장치가 알려져 있다. 이들 장치에서는, 질화 처리막 또는 산화 처리막의 후막화를 도모하기 위해, 가스를 플라즈마화하기 위한 고주파 전력(RF 전력)의 출력치를 제어하거나, 기판을 재치하는 서셉터에 바이어스를 가하기 위한 고주파 전원을 접속하여 기판에 공급하는 바이어스 전력을 제어하거나 하고 있다. 또, 고온 열처리 장치에서는, 질화 처리막 또는 산화 처리막의 막두께를 두껍게 하기 위해서는, 처리 온도 700℃ 이상으로 올려 장시간 열처리할 필요가 있다.
그러나, 평행 평판형 플라즈마 처리 장치를 사용하여 RF 전력의 출력치를 제어하는 방법에서는, 예를 들면 도 6에 나타낸 바와 같이 RF 전력의 출력치를 500W에서 2000W로 올려도, 막두께는 최고 3nm정도밖에 두꺼워지지 않는다. 게다가, 막두께가 두꺼워지면, 면 내 막두께 균일성이 ±10 ∼ ±15%정도로 저하한다. 또, 바이어스 전력을 제어하는 방법에서는, 서셉터에 고주파 전원 내지 저주파 전원을 접속해야만 하므로, 장치가 복잡해져 비용면에서도 고가의 것이 된다.
또, 고온 열처리 장치를 사용하여 처리 온도를 높게 하는 방법에서는, 트랜지스터 형성 후는 디바이스를 고온에서 장시간 노출시키면 트랜지스터의 특성이 크게 열화하므로, 고온 처리에 의해 3nm 이상의 막두께를 갖는 질화막 또는 산화막을 형성하는 것은 바람직하지 않다.
본 발명의 과제는, 상술한 종래 기술의 문제점을 해소하여, 기판 표면을 질화 처리 또는 산화 처리할 때, 처리막을 두껍고 균일하게, 또한 저온에서 값싸게 형성하는 것이 가능한 반도체 장치의 제조 방법을 제공하는 것에 있다.
도 1은 실시형태의 막 특성도를 나타내고, (a)는 가변 콘덴서의 가변량에 대한 산화 막두께 및 면 내 막두께 균일성도, (b)는 가변 콘덴서의 가변량에 대한 서셉터의 고주파 전위 특성도,
도 2는 본 발명의 반도체 장치의 제조 방법을 실시하기 위한 매엽식 변형 마그네트론형 플라즈마 처리 장치(MMT)의 종단면도,
도 3은 실시형태의 임피던스 가변 기구의 회로 구성도,
도 4는 다른 실시형태의 임피던스 가변 기구의 회로 구성도,
도 5는 다른 실시형태의 고주파 전류에 대한 막두께 특성도,
도 6은 종래예의 플라즈마 처리 장치에서의 고주파 전력치에 대한 산화 막두께 및 면 내 막두께 균일성 특성도,
도 7은 본 발명의 MMT 장치가 바람직하게 적용되는 불휘발성 메모리를 설명하기 위한 개략 종단면도이다.
〈도면의 주요 부분에 대한 부호의 설명〉
1 … 반응실 2 … 진공 용기
5 … 서셉터 9 … 플라즈마 생성 영역
10 … 방전용 전극 11 … 링형상 영구 자석(자력선 형성 수단)
14 … 고주파 전력 인가 수단 15 … 임피던스 가변 기구
W … 기판
본 발명의 제1 형태에 의하면,
처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 산소 원소를 포함하는 가스를 공급하고, 이 산소 원소를 포함하는 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 피처리체를 산화하여 산화막을 30 ∼ 60Å 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제2 형태에 의하면,
처리실과, 이 처리실 내에서 기판을 지지하는 기판 지지체와, 이 기판 지지체에 접속된 코일 및 콘덴서로서, 기준 전위에 접속되는 코일 및 콘덴서와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 이 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 적어도 코일의 권회 수를 변화시키거나 콘덴서의 용량을 변화시킴으로써, 형성하는 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 반도체 장치의 제조 방법이 제공된다.
본 발명의 제3 형태에 의하면,
처리실과, 이 처리실 내에서 기판을 지지하는 기판 지지체와, 이 기판 지지체에 접속된 코일 및 콘덴서로서, 기준 전위에 접속된 코일 및 콘덴서와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 이 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 적어도 코일의 권회 수를 가변 가능하게 하거나 콘덴서의 용량을 가변 가능하게 하는 것 중 어느 하나가 구비되는 반도체 제조 장치가 제공된다.
이 제3 형태의 반도체 제조 장치는, 바람직하게는 플라즈마 산화 및 플라즈마 질화를 행할 수 있으며, 플라즈마 산화와 플라즈마 질화를 전환할 때는, 적어도 상기 코일의 권회 수를 조절하거나 콘덴서의 용량을 변경한다.
본 발명의 제4 형태에 의하면,
처리실과, 이 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 이 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 상기 기판 지지체의 전위, 상기 기판 지지체의 임피던스 또는, 상기 기판 지지체와 플라즈마 생성 영역 사이의 전위 차를 변화시킴으로써 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 반도체 제조 장치가 제공된다.
본 발명의 제5 형태에 의하면,
처리실과, 이 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 이 기판 처리용 가스를통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 상기 기판 지지체의 전위, 상기 기판 지지체의 임피던스 또는, 상기 기판 지지체와 플라즈마 생성 영역 사이의 전위 차를 변화시킴으로써 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 반도체 장치의 제조 방법이 제공된다.
상기 제1, 제2, 제5 형태의 반도체 제조 장치의 제조 방법에서의 피처리체는, 바람직하게는 실리콘 기판 또는 폴리실리콘막 또는 질화막이다.
본 발명의 제6 형태에 의하면,
변형 마그네트론형 플라즈마 처리 장치를 사용하여 기판을 처리하는 반도체 장치의 제조 방법에 있어서, 질화원 또는 산화원이 되는 가스를 마그네트론 방전시켜 생성한 플라즈마를, 기판의 전위를 조정함으로써 제어하고, 이 제어된 플라즈마에 의해 상기 기판의 표면을 질화 처리 또는 산화 처리하는 것을 특징으로 하는 반도체 장치의 제조 방법이 제공된다.
여기서 변형 마그네트론형 플라즈마 처리 장치란, 고주파 전계와 자계를 형성함으로써 마그네트론 방전을 발생시켜 고밀도 플라즈마를 생성하는 것이며, 플라즈마 생성과는 독립적으로 기판에 입사하는 이온의 에너지를 제어할 수 있는 것이다. 이러한 변형 마그네트론형 플라즈마 처리 장치를 사용했으므로, 기판의 전위를 조정하면, 독립적으로 기판에 입사하는 이온의 에너지가 제어되므로, 플라즈마 생성 효율을 변화시킬 수 있다. 그 때문에 플라즈마 생성을 위한 고주파 전력을 제어하는 경우에 비해, 기판의 표면에 질화 처리막 또는 산화 처리막을 두껍게 형성할 수 있어, 면 내 막두께도 균일화할 수 있다.
바람직하게는, 상기 제6 형태의 반도체 장치의 제조 방법으로 행하는 처리 공정과 그 전의 공정 또는 후의 공정을, 동일한 진공실 내에서 연속하여 처리한다. 상기 제6 형태의 반도체 장치의 제조 방법으로 행하는 처리 공정과, 그 전의 공정 또는 후의 공정을, 동일한 진공실 내에서 연속하여 처리하면, 질화 처리 또는 산화 처리를 안정적으로 행할 수 있어, 반도체 장치의 특성을 향상시킬 수 있다.
본 발명의 제7 형태에 의하면,
변형 마그네트론형 플라즈마 처리 장치로 구성되고, 내부에 플라즈마 생성 영역이 형성되어 기판을 처리하는 진공 용기와, 진공 용기 내에 막형성용 가스를 도입하는 가스 도입계와, 상기 진공 용기의 외주에 배치되어 플라즈마 생성 영역 내에 전계를 형성하여, 진공 용기 내로 도입되는 막형성용 가스를 방전시키는 방전용 전극과, 방전용 전극에 전계를 형성하기 위한 고주파 전력을 인가하는 고주파 전력 인가 수단과, 진공 용기의 외주에 배치되고, 플라즈마 생성 영역 내에 자력선을 형성하여 자력선에 방전으로 발생시킨 전하를 포착시키는 자력선 형성 수단과, 진공 용기를 배기하여 진공 용기 내의 압력을 제어하는 진공 배기계와, 진공 용기 내의 서셉터를 가열하는 가열 수단과, 서셉터에 접속되어 기판과 접지간의 임피던스를 조정하는 것이 가능한 임피던스 가변 기구를 구비하는 반도체 제조 장치가 제공된다.
(발명의 실시형태)
이하에 본 발명의 실시형태를 설명한다. 본 발명의 반도체 장치의 제조 방법을 실시하기 위한 플라즈마 CVD 처리 장치로서, 전계와 자계에 의해 고밀도 플라즈마를 생성할 수 있는 변형 마그네트론형 플라즈마 처리 장치(이하, MMT 장치라 한다)를 사용한다. 이 MMT 장치는 기밀성을 확보한 반응실 내에 기판을 설치하고, 가스 샤워판을 통해 기판 처리 가스를 반응실로 도입하고, 반응실 내를 어느 일정 압력으로 유지하며, 방전용 전극에 고주파 전력을 공급하여 전계를 형성하는 동시에 자계를 걸어 마그네트론 방전을 일으킨다. 방전용 전극으로부터 방출된 전자가 드리프트하면서 사이클로이드 운동을 계속하여 주회함으로써 장수명이 되어 전리 생성률을 높이므로, 고밀도 플라즈마를 생성할 수 있다. 이 플라즈마에 의해 막형성용 가스를 여기 분해시켜 화학적 반응을 일으켜, 기판 표면에 박막을 형성하는 것이다. 종래부터 많이 사용되고 있는 용량 결합형 플라즈마 처리 장치는 물론, 플라즈마 CVD 처리 장치보다도 고밀도의 플라즈마가 얻어진다.
도 2에 이러한 MMT 장치의 개략 구성을 나타낸다. MMT 장치는 내부에 반응실(1)을 형성하는 원통형상의 진공 용기(2)는 하측 용기(3)와 하측 용기 위에 덮혀지는 상측 용기(4)로 구성된다. 상측 용기(4)는 돔형의 산화 알루미늄(알루미나) 또는 석영으로 형성되어 있으며, 하측 용기(3)는 알루미늄으로 형성되어 있다. 또 후술하는 히터 일체형의 서셉터(5)를 질화 알루미늄이나, 세라믹스 또는 석영으로 구성함으로써, 처리시에 막중에 취입되는 금속 오염량을 저감하고 있다.
진공 용기(2)의 상부에는 가스 도입구(6)가 형성된다. 가스 도입구(6)는 기판(W)과 대면하는 상부 벽에 형성한 가스 분출구멍(7)을 갖는 샤워 헤드(8)에 접속되어, 가스 분출구멍(7)으로부터 질화원 또는 산화원이 되는 막형성용 가스가 진공용기(2) 내로 공급된다. 또, 서셉터(5)의 주위로부터 진공 용기(2)의 바닥부 방향으로 처리 후의 가스가 흐르도록 진공 용기(2)의 바닥부에 가스 배기구(12)가 형성되어 있다.
공급되는 가스를 여기시키는 방전 수단으로서 원통형의 방전용 전극(10)이 설치된다. 방전용 전극(10)은 진공 용기(2)의 원통 외주 중앙부에 설치되어 반응실(1)의 중앙의 플라즈마 생성 영역(9)을 둘러싸고 있다. 방전용 전극(10)에는 임피던스 정합기(13)를 통해 고주파 전력 인가 수단(14)이 접속되어 있다.
또, 자력선 형성 수단으로서 링형상의 영구 자석(11)이 설치된다. 영구 자석(11)은 방전용 전극(10)의 외표면의 상하부에 배치된다. 상하의 영구 자석(11, 11)은 진공 용기(2)의 반경 방향을 따른 양단(내주단과 외주단)에 자극을 갖고, 상하의 자석(11, 11)의 자극의 방향이 역방향으로 설정되어 있다. 따라서, 내주부의 자극들과 외주부의 자극들이 다른 극이 되어 있으며, 이에 의해 방전용 전극(10)의 내주면을 따라 원통 축방향으로 자력선을 형성하도록 되어 있다.
진공 용기(2) 내의 바닥부 중앙에는, 기판(W)을 재치하는 서셉터(5)가 배치되어 있다. 서셉터(5)는 기판(W)을 가열할 수 있도록 되어 있다. 서셉터(5)는, 예를 들면 질화 알루미늄으로 구성되고, 내부에 가열 수단으로서의 저항 가열 히터가 일체적으로 매입되어 있다. 저항 가열 히터에 의해 기판은 500℃정도로까지 가열할 수 있도록 되어 있다.
또, 서셉터(5)의 히터 내부에는, 또한 전극도 장비되어 있으며, 이 전극이 임피던스 가변 기구(15)를 통해 접지되어 있다. 임피던스 가변 기구(15)는 후술하는 바와 같이, 코일이나 가변 콘덴서로 구성되며, 코일의 패턴 수나 가변 콘덴서의 용량치를 제어함으로써, 상기 전극 및 서셉터(5)를 통해 기판(W)의 전위를 제어할 수 있도록 되어 있다.
이렇게 코일의 패턴 수나 콘덴서의 용량을 변화시켜, 서셉터(5)의 전위, 서셉터(5)의 임피던스 또는 서셉터(5)와 플라즈마 생성 영역 사이의 전위 차를 조정하는 것은, MMT 장치에 의해 산화막을 30 ∼ 60Å와 같은 두꺼운 막으로 하는 데 현저한 효과가 있다. 이에 비해, 전력을 높게 하거나 처리 시간을 길게 하거나, 처리 온도를 조정하는 등의 다른 방법에 의해서도 막두께를 두껍게 할 수 있으나, 코일이나 콘덴서를 설치하여 코일의 패턴 수나 콘덴서의 용량을 변화시키지 않으면, 산화막을 30 ∼ 60Å와 같은 두꺼운 것으로 할 수 없다. 이상의 것은 질화막에 대해서도 동일하다. 이렇게, 코일의 패턴 수나 콘덴서의 용량을 변화시켜, 서셉터(5)의 전위, 서셉터(5)의 임피던스 또는 서셉터(5)와 플라즈마 생성 영역 사이의 전위 차를 조정함으로써, 박막에서 후막까지 폭넓게 막두께를 조정할 수 있다.
또한, 서셉터(5)는 진공 용기(2)와 절연되어 있으며, 진공 용기(2)는 접지되어 있다. 또, 모두 도시를 생략하고 있으나, 가스 도입구(6)에는 봄베 등의 가스 공급 수단(도시 생략)이 접속되어 가스 도입계를 구성한다. 배기구(12)는 도시 생략한 진공 펌프에 접속된다. 또, 배기구(12)의 근방에는 진공 용기(2) 내의 압력을 조정하는 밸브(도시 생략)가 설치되어, 진공 배기계를 구성한다.
도 3에 상술한 임피던스 가변 기구(15)의 내부 회로를 나타낸다. 회로는 전원을 포함하지 않고, 수동 소자만으로 구성되어 있다. 구체적으로는 코일(21)과콘덴서(23)가 직렬 접속되어 있다. 코일(21)과 콘덴서(23)는 서셉터(5)와 어스와의 사이에 접속되어 있다. 코일(21)에는 인덕턴스를 가변할 수 있도록 터미널(22)을 여러 군데 설치해 둔다. 목적으로 하는 인덕턴스의 값이 얻어지도록, 터미널(22)을 임의로 단락하여 코일의 패턴 수를 제어한다. 콘덴서(23)에는 자기의 정전용량을 리니어하게 가변 가능한 가변 콘덴서를 사용하고 있다. 이 코일(21)과 콘덴서(23) 중 적어도 한쪽을 조정하여, 임피던스 가변 기구(15)를 희망하는 임피던스치로 조정하여, 기판(W)의 전위를 제어할 수 있도록 되어 있다.
상기와 같은 구성에서, 실리콘 등의 기판 표면을, 또는 실리콘 기판 상에 형성한 바탕막의 표면을 산화 처리 또는 질화 처리하는 방법에 대해 설명한다.
기판(W)은 진공 용기(2)의 외부로부터 로봇 등의 기판 반송 수단(도시 생략)에 의해 진공 용기(2) 내로 반입되어, 서셉터(5) 상에 이재된다. 서셉터(5)에 매입된 히터는 미리 가열되어 있으며, 기판(W)을 실온 ∼ 700℃의 범위 내의 표면 처리에 최적인 소정의 온도로 가열한다. 도시 생략한 배기 펌프를 사용하여 진공 용기(2) 내를 진공으로 유지하고, 압력은 0.1 ∼ 100Pa의 범위 내로 유지한다. 또한, 진공 용기(2) 내의 가스 압력은, 가스 도입구(6)로부터 도입되는 처리 가스의 유량과, 가스 배기구(12)에 접속되어 있는 펌프(도시 생략)의 능력과, 펌프까지의 배기 컨덕턴스와, 압력을 조정하는 밸브(도시 생략)에 의해 정해진다.
기판(W)을 소정 온도로 가열하면, 가스 도입구(6)로부터 가스 샤워판(8)의 가스 분산구멍(7)을 통해, 산소(O2) 또는 질소(N2)를 진공 용기(2) 내의 기판(W)의상면(처리면)을 향해 샤워판에 공급한다. 이 때의 가스 유량은 10 ∼ 5000sccm의 범위이다. 동시에 방전용 전극(10)에 고주파 전력 인가 수단(14)으로부터 임피던스 정합기(13)를 통해 고주파 전력을 인가한다. 인가하는 전력은 150 ∼ 2000W의 범위 내의 출력치를 투입한다. 이 때 임피던스 가변 기구(15)는 미리 원하는 임피던스치로 제어해 둔다.
영구 자석(11, 11)의 자계의 영향을 받아 마그네트론 방전이 발생하여, 기판(W)의 상방 공간에 전하를 트랩하여 고밀도 플라즈마(9)가 생성된다. 그리고, 생성된 고밀도 플라즈마(9)에 의해, 서셉터(5) 상의 기판(W)의 표면에 플라즈마 산화 처리 또는 플라즈마 질화 처리가 실시된다. 또한, 표면 처리의 개시 및 종료는 고주파 전력의 인가 및 정지에 의해 행해진다. 표면 처리가 끝난 기판(W)은, 반송 수단을 사용하여 진공 용기(2) 밖으로 반송되고, 다음 기판(W)을 받아들여 동일한 처리가 실시된다.
여기서, 기판 처리의 일례를 기판(W)으로서 반도체 실리콘 기판을 사용한 불휘발성 메모리를 예로 들어 설명한다.
도 7은 불휘발성 메모리의 일례를 나타낸 개략 종단면도이다. 트렌치(104)가 형성된 실리콘 기판(101)의 표면에 SiO2막(102)이 형성되고, 그 위에 SiN막(103)이 형성되어 있다. 트렌치(104)에는 SiO2막(105)이 매입되어 있다. SiN막(103) 상에는 부유 게이트 폴리실리콘(106)이 형성되고, 그 상면 및 측면에는 SiO2막(107)이 형성되어 있다. SiO2막(107) 상에는 SiN막(108)이 형성되고, SiN막(108) 상에는SiO2막(109)이 형성되고, SiO2막(107)과 SiN막(108)과 SiO2막(109)으로 소위 ONO 구조(110)를 취하고 있다. SiO2막(109) 상에는 제어 게이트 폴리실리콘(111)이 형성되어 있다.
본 발명의 MMT 장치는 실리콘 기판(101)의 표면을 산화한 SiO2막(102)을 형성하는 경우나, SiO2막(102)을 질화하여 SiN막(103)을 형성하는 경우나, 부유 게이트 폴리실리콘(106)의 상면 및 측면을 산화하여, SiO2막(107)을 형성하는 경우나, SiO2막(107)을 질화하여 SiN막(108)을 형성하는 경우에 바람직하게 사용된다. 또, SiN막(108)을 CVD법으로 형성하면, 본 실시형태의 MMT 장치는 SiN막(108)을 산화하여 SiO2막(109)을 형성하는 데도 바람직하게 사용할 수 있다.
SiO2막(102)을 질화하여 SiN막(103)을 형성하는 경우에는, SiO2막(102)과 SiN막(103)의 계면은 산질화막으로 되어 있고, 산소와 질소가 혼재하는 막으로 되어 있고, 그리고 상기 계면으로부터 떨어진 곳의 막은, 예를 들면 질소 농도가 5% 이하가 된 것으로부터 SiO2막으로 불리고, 상기 계면으로부터 떨어진 곳의 막은, 예컨대 산소 농도가 5% 이하가 된 것으로부터 SiN막으로 불린다. SiO2막(107), SiN막(108), SiO2막(109)의 계면도 상기와 마찬가지로 산질화막이 형성되어 있다.
그런데, 기판(W)의 표면 또는 바탕막 표면을 산화 처리 또는 질화 처리할 때, 서셉터(5)와 접지 사이에 개재 설치한 임피던스 가변 기구(15)를, 미리 원하는임피던스치로 제어해 둔다고 설명했다. 임피던스 가변 기구(15)를 원하는 임피던스치로 조정하면, 그에 의해 기판(W)의 전위가 제어되어, 원하는 막두께 및 면 내 막두께 균일성을 갖는 산화 처리막 또는 질화 처리막을 형성할 수 있기 때문이다. 이것을 설명한다.
도 1에 기판 표면 처리로서 산화 처리를 예로 든 산화막의 특성 변화를 나타낸다. 여기서의 산화 처리 조건은 온도 400℃, 압력 20Pa, 고주파 전력 500W, 산소(O2) 500sccm, 시간 1분이다. 도 1(a)는 산화막 두께 및 면 내 막두께 균일성 특성도를 나타내고, 가로축은 임피던스 가변 기구(15)를 구성하는 가변 콘덴서의 용량 가변량(바리콘 위치)(%), 좌측 세로축은 산화 막두께(옹스트롬), 우측 세로축은 면 내 막두께 균일성(±%)이다. 도 1(b)는 전압 특성도를 나타내고, 가로축은 가변 콘덴서의 용량 가변량(바리콘 위치)(%), 세로축은 기판 전위에 대응하는 임피던스 가변 기구의 내부의 피크 투 피크 전압(Vpp)이다. 이 전압(Vpp)은 구체적으로는 후술하는 도 4에 나타낸 가변 콘덴서(25)와 고정 콘덴서(26)의 접속점의 고주파 전압이다.
도 1(a)로부터, 서셉터(5)와 접지 사이에 삽입한 임피던스 가변 기구(15)의 임피던스를 변화시키면, 막 특성이 변화하는 것을 알 수 있다. 또 변화의 경향이 비교적 리니어하므로 막두께, 균일성 모두 제어하기 쉽다. 게다가, 가변 콘덴서 용량을 20 ∼ 80%의 범위로 변화시키면, 약 30옹스트롬부터 약 60옹스트롬까지의 폭넓은 막두께 제어가 가능하다. 또, 가변 콘덴서 용량을 20 ∼ 80%의 범위로 변화시키면, ±12 ∼±1.5%까지의 폭넓은 면 내 막두께 균일성의 제어도 가능하다. 또한, 임피던스를 증가시키면, 산화막 두께를 증대시키는 동시에, 면 내 막두께 균일성도 향상시킬 수 있다.
또, 도 1(b)로부터, 가변 콘덴서 용량을 20 ∼ 80%의 범위로 변화시키면, 피크 투 피크 전압(Vpp)이 100 ∼ 700V의 범위로 변화하고 있는 것도 알 수 있다. 따라서, 서셉터 전위를 제어함으로써, 산화막 두께를 30 ∼ 60옹스트롬의 범위로 제어하는 것이 가능하며, 또 도 1(a)에의 설명과 마찬가지로 면 내 막두께 균일성을 ±12 ∼ ±1.5%의 범위로 제어하는 것이 가능하다. 또한, 피크 투 피크 전압(Vpp)을 100V 이하, 또는 700V 이상으로 함으로써 서셉터 전위의 제어 범위를 넓혀, 제어할 수 있는 산화막 두께 및 면 내 막두께 균일성의 범위를 더욱 넓히는 것도 가능하다. 단, 서셉터 전위는 수동 소자에 의해 구성된 가변 임피던스 기구(15)로 제어할 수 있으나, 방전용 전극(10)에 인가되는 전압에 지배되므로, 무제한으로는 움직일 수 없다. 그 이유는 고주파 전력의 출력치가 예를 들면 500W 정도라면, 방전용 전극(10)에 가해지는 피크 투 피크치(Vpp)는 700V정도가 된다. 서셉터(5)는 방전용 전극(10)의 인가 전력에 의해 발생한 전계 공간에 삽입된 안테나가 된다. 안테나가 수신할 수 있는 전자파의 강도는, 발신원인 방전용 전극(10)의 전압보다 커지지 않고, 따라서 서셉터 전위(Vpp)의 상한은 상술한 프로세스 조건 하에서는 700V 정도가 된다.
상술한 바와 같이 본 실시형태에 의하면, 기판(W)의 표면 또는 바탕막 표면을 산화 처리할 때, 임피던스 가변 기구(15)의 가변 콘덴서의 용량을 제어하여 기판 전위를 조정함으로써, 희망하는 막두께 및 면 내 막두께 균일성을 갖는 박막을 형성할 수 있다.
또, 실시형태에서는, 기판의 전위를 제어하기 위해, 전원이 존재하지 않는 수동 소자 회로만으로 구성되어 있는 임피던스 가변 기구를 사용하고 있으므로, 고주파 전원 또는 저주파 전원을 사용하고 있는 것에 비해, 제어가 용이하고 구성도 간단하다.
또, 본 실시형태에서는, 플라즈마 생성과는 독립적으로 기판에 입사하는 이온의 에너지를 제어할 수 있는 MMT 장치를 사용하고 있으며, 임피던스 가변 기구에 의해 독립적으로 기판에 입사하는 이온의 에너지를 제어하고 있으므로, 임피던스 가변 기구의 용량 설정치에 의해, 거의 막두께가 정해지고, 다른 프로세스 조건에는 영향받지 않는다. 따라서, 본 발명의 프로세스 조건은 MMT 장치에서 제어 가능한 전 범위에서 적용 가능하다. 그 프로세스 조건은 이미 기술했으나, 여기에 다시 정리하여 나타내면 다음과 같다.
온도 범위 : 실온 ∼ 700℃
압력 범위 : 0.1Pa ∼ 100Pa
가스 유량 : 10sccm ∼ 5000sccm
고주파 전력 : 150W ∼ 2000W
그런데, 고주파 전력의 출력치 제어나 바이어스 전력 공급 제어를 행하는 평행 평판 전극형 플라즈마 장치에서는, 상술한 바와 같은 MMT 장치에 의한 임피던스제어에 의한 막두께 제어는 불가능하다. 원리적으로는 평행 평판 전극형 플라즈마 장치에서도, 서셉터 전압을 올려 가면, 3nm 이상의 산화막 또는 질화막을 형성하는 것은 가능하다. 그러나, 평행 평판 전극형 플라즈마 장치에서는, 방전용 전압과 서셉터 전압은 독립적으로 제어할 수 없으므로, 서셉터 전압을 올리면 강한 전계가 기판에 걸리므로, 플라즈마 데미지에 의해 막질이 나쁘고, 막두께 균일성도 나빠진다. 실시형태의 MMT 장치에서는, 방전용 전극에 의해 전계를 걸고, 또한 자력선에 의한 전하의 트랩을 행함으로써, 평행 평판 전극형 플라즈마 장치에 비해, 플라즈마 밀도를 올리고 있다. 또한, 플라즈마 처리 효율을 올리기 위해, 플라즈마를 생성하는 방전용 전극의 전압이 아니라, 플라즈마 생성과는 독립적으로 제어할 수 있는 서셉터 전위를 제어하고 있으므로, 기판에 플라즈마 데미지가 없고, 막형성되는 막질도 양호하게 유지할 수 있다. MMT 장치에서는, 서셉터의 전위를 수 백V까지 제어하면 6nm 이상의 후막화도 가능해지나, MMT 장치라도, 서셉터 전위를 제어하지 않으면, 서셉터의 전위는 최고 10 ∼ 20V 정도이므로, 3nm 이상의 후막화는 실현할 수 없다.
그런데, 상술한 실시형태에서는, 기판 표면의 전기적 상태를 모니터하면서, 임피던스 가변 기구의 임피던스를 제어할 필요가 있다. 기판 표면의 전기적 상태를 반영하는 인자에는 기판 처리의 결과로부터 판단하여 막두께 특성에 대한 강한 인자를 사용하는 것이 바람직하다. 여기서, 가장 간단하고 용이한 인자는 임피던스 가변 기구(15) 내의 고주파 전압(Vpp)을 모니터하는 방법이다. 그러나, Vpp를 모니터하는 방법은, 막두께 등과의 인과 관계가 불투명한 부분이 있다. 서셉터 자신이 부유 임피던스를 갖고, 또 임피던스 제어에 의해 플라즈마의 전기적 특성도 변화하므로, 모니터 점에서의 고주파 전압(Vpp)의 물리적 의미가 애매해지기 때문이다.
이 점에서, 서셉터(기판)에 유입하는 고주파 전류(Ipp)를 모니터하는 방법에는, 상술한 바와 같은 물리적 의미의 애매함이 없다. 또, 최근의 실험에서 플라즈마 질화 처리에서의 막두께 특성에 영향을 미치는 강한 인자가, 서셉터(기판)에 유입하는 고주파 전류(Ipp)라는 것을 알 수 있었다. 그래서 기판 표면의 전기적 상태는 전압이 아니라, 전류로 모니터하는 것이 바람직하다.
도 4는 그러한 전류 모니터에 의한 임피던스 제어의 설명도이다. 서셉터와 접지 사이에 삽입한 임피던스 가변 기구(15)의 내부 전류를 감시하여, 그 전류가 최적치가 되도록 가변 콘덴서를 피드백 제어하는 것이다. 도시하는 바와 같이, 서셉터에 코일(24), 가변 콘덴서(25)의 직렬 회로를 구성하고, 가변 콘덴서(25)와 어스의 사이에, 고정 리액턴스(콘덴서 또는 코일)(26)를 접속한다. 이 고정 리액턴스(26)에 인가되는 고주파 전압(Vpp)을 검출하여, 이것을 전류로 변환함으로써, 서셉터에 유입하는 고주파 전류(Ipp)를 모니터한다. 모니터한 고주파 전류의 신호를, 임피던스 가변 기구(15)의 가변 콘덴서(25)의 바리콘 위치를 구동하는 회로에 피드백 제어함으로써, 기판(서셉터)에 유입하는 고주파 전류를 제어하고 있다.
도 5에 이렇게 제어되는 고주파 전류(Ipp)에 대한 막두께 특성도를 나타낸다. 가로축은 고주파 전류(Ipp)(a.u.(임의 단위)), 세로축은 막두께(옹스트롬)이다. 이것으로부터 고주파 전류를 증가시켜 가면, 3nm부터 6nm에 걸쳐 막두께를 리니어하게 변화시킬 수 있는 것을 알 수 있다.
따라서, 상술한 고주파 전류를 제어하는 방법에서는, 고정의 임피던스를 갖는 리액턴스에 인가되는 고주파 전압을 모니터하고, 그 모니터 전압을 고주파 전류로 변환한 후, 가변 콘덴서에 피드백하고 있으므로, 안정적인 고주파 전류(Ipp)를 얻을 수 있어, 결과적으로 안정적인 기판 처리를 실현할 수 있다. 또, 기판 처리 특성에 영향을 주는 강한 고주파 전류(Ipp)에 의해 기판 표면 상태를 제어하고 있으므로, 폭넓은 범위에 걸쳐 막두께를 변화시킬 수 있다. 또, 고주파 전류를 전류로 변환하는 것만으로 좋으므로, 장치로서 임피던스 가변 기구를 그대로 이용할 수 있어, 제어 방법도 간편하고 값싼 것이 된다.
또한, 상술한 실시형태에서 행하는 질화 처리 또는 산화 처리 공정과, 그 전의 공정 또는 후의 공정을, 동일한 진공실 내에서 연속하여 처리하면, 질화 처리 또는 산화 처리를 안정적으로 행할 수 있어, 반도체 장치의 특성을 향상시킬 수 있다.
본 발명에 의하면, 기판 표면을 질화 처리 또는 산화 처리할 때, 변형 마그네트론형 플라즈마 처리 장치를 사용하여 기판의 전위를 조정함으로써 플라즈마를제어하므로, 처리막을 저온으로 값싸게, 또한 두껍고 균일하게 형성할 수 있다.

Claims (7)

  1. 처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 산소 원소를 포함하는 가스를 공급하고, 상기 산소 원소를 포함하는 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 피처리체를 산화하여 산화막을 30 ∼ 60Å로 형성하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 기판 지지체에 접속된 코일 및 콘덴서로서, 기준 전위에 접속되는 코일 및 콘덴서와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 상기 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 적어도 코일의 권회 수를 변화시키거나 콘덴서의 용량을 변화시킴으로써, 형성하는 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 기판 지지체에 접속된 코일 및 콘덴서로서, 기준 전위에 접속되는 코일 및 콘덴서와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 상기 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 적어도 코일의 권회 수를 가변 가능하게 하거나 콘덴서의 용량을 가변 가능하게 하는 것 중 어느 하나가 구비되는 것을 특징으로 하는 반도체 제조 장치.
  4. 제3항에 있어서, 반도체 제조 장치는 플라즈마 산화 및 플라즈마 질화를 행할 수 있고, 플라즈마 산화와 플라즈마 질화를 전환할 때는, 적어도 상기 코일의 권회 수를 조절하거나 콘덴서의 용량을 변경하는 것을 특징으로 하는 반도체 제조 장치.
  5. 처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 상기 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 상기 기판 지지체의 전위, 상기 기판 지지체의 임피던스 또는, 상기 기판 지지체와 플라즈마 생성 영역사이의 전위 차를 변화시킴으로써 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 것을 특징으로 하는 반도체 제조 장치.
  6. 처리실과, 상기 처리실 내에서 기판을 지지하는 기판 지지체와, 상기 처리실 주위에 배치된 통형상 전극 및 자력선 형성 수단을 갖는 플라즈마 처리 장치를 사용하여, 상기 처리실 내에 기판 처리용 가스를 공급하고, 상기 기판 처리용 가스를 통형상 전극에 고주파 전력을 공급함으로써 얻어지는 고주파 전계와 상기 자력선 형성 수단으로부터 얻어지는 자계에 의해 플라즈마 방전시켜, 상기 기판 지지체의 전위, 상기 기판 지지체의 임피던스 또는, 상기 기판 지지체와 플라즈마 생성 영역 사이의 전위 차를 변화시킴으로써 산화 처리막 또는 질화 처리막 또는 산질화 처리막의 두께를 변화시키는 것을 특징으로 하는 반도체 장치의 제조 방법.
  7. 제1항에 있어서, 상기 피처리체는, 실리콘 기판, 또는 폴리실리콘막, 또는 질화막인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR10-2003-0021099A 2002-04-03 2003-04-03 반도체 장치의 제조 방법 및 반도체 제조 장치 KR20030079785A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002101103 2002-04-03
JPJP-P-2002-00101103 2002-04-03
JP2002145759 2002-05-21
JPJP-P-2002-00145759 2002-05-21

Publications (1)

Publication Number Publication Date
KR20030079785A true KR20030079785A (ko) 2003-10-10

Family

ID=29552260

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0021099A KR20030079785A (ko) 2002-04-03 2003-04-03 반도체 장치의 제조 방법 및 반도체 제조 장치

Country Status (3)

Country Link
US (1) US20030219989A1 (ko)
KR (1) KR20030079785A (ko)
TW (1) TWI237313B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8383209B2 (en) * 2006-09-27 2013-02-26 Wd Media (Singapore) Pte. Ltd. Magnetic recording medium manufacturing method and laminate manufacturing method
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
JP5388306B2 (ja) 2010-04-13 2014-01-15 富士フイルム株式会社 プラズマ酸化方法及びプラズマ酸化装置
JP6396822B2 (ja) * 2015-02-16 2018-09-26 東京エレクトロン株式会社 プラズマ処理装置のサセプタの電位を制御する方法
US11289310B2 (en) * 2018-11-21 2022-03-29 Applied Materials, Inc. Circuits for edge ring control in shaped DC pulsed plasma process device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6068784A (en) * 1989-10-03 2000-05-30 Applied Materials, Inc. Process used in an RF coupled plasma reactor
US6835279B2 (en) * 1997-07-30 2004-12-28 Hitachi Kokusai Electric Inc. Plasma generation apparatus
KR100745495B1 (ko) * 1999-03-10 2007-08-03 동경 엘렉트론 주식회사 반도체 제조방법 및 반도체 제조장치

Also Published As

Publication number Publication date
TWI237313B (en) 2005-08-01
US20030219989A1 (en) 2003-11-27
TW200307997A (en) 2003-12-16

Similar Documents

Publication Publication Date Title
US11508554B2 (en) High voltage filter assembly
US9818600B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US6030667A (en) Apparatus and method for applying RF power apparatus and method for generating plasma and apparatus and method for processing with plasma
US4292153A (en) Method for processing substrate materials by means of plasma treatment
KR101163264B1 (ko) 플라즈마 프로세싱을 사용하여 하이-ｋ 층을 포함하는 게이트 유전체 스택을 변형하는 방법
CN109950119A (zh) 等离子体处理装置以及等离子体处理方法
US6777037B2 (en) Plasma processing method and apparatus
KR100319664B1 (ko) 플라즈마처리장치
US20230030927A1 (en) Plasma processing assembly using pulsed-voltage and radio-frequency power
US20230029994A1 (en) Substrate Processing Apparatus
CN110648889B (zh) 等离子处理装置以及等离子处理方法
US8277906B2 (en) Method of processing a substrate
JP4051209B2 (ja) 高周波プラズマ処理装置及び高周波プラズマ処理方法
KR20030043670A (ko) 플라스마 처리장치
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US10109459B1 (en) Substrate treating apparatus, substrate treating method, and plasma generating unit
KR20030079785A (ko) 반도체 장치의 제조 방법 및 반도체 제조 장치
TWI243422B (en) Semiconductor device producing method and semiconductor producing device
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP2004047950A (ja) 半導体装置の製造方法および半導体製造装置
TW202234461A (zh) 蝕刻裝置及蝕刻方法
JP3599670B2 (ja) プラズマ処理方法および装置
KR20110022952A (ko) 기판 처리 장치
KR101040541B1 (ko) 플라즈마 발생용 하이브리드 안테나
JPWO2004049423A1 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application