CN110648889B - 等离子处理装置以及等离子处理方法 - Google Patents

等离子处理装置以及等离子处理方法 Download PDF

Info

Publication number
CN110648889B
CN110648889B CN201910116069.3A CN201910116069A CN110648889B CN 110648889 B CN110648889 B CN 110648889B CN 201910116069 A CN201910116069 A CN 201910116069A CN 110648889 B CN110648889 B CN 110648889B
Authority
CN
China
Prior art keywords
power supply
frequency power
electrodes
plasma processing
degrees
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910116069.3A
Other languages
English (en)
Other versions
CN110648889A (zh
Inventor
弘中嘉之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi High Tech Corp
Original Assignee
Hitachi High Technologies Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi High Technologies Corp filed Critical Hitachi High Technologies Corp
Publication of CN110648889A publication Critical patent/CN110648889A/zh
Application granted granted Critical
Publication of CN110648889B publication Critical patent/CN110648889B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供提升样品的蚀刻处理的均匀性、进而提升成品率的等离子处理装置以及等离子处理方法。在对放置在配置于真空容器内部的处理室内的样品台的上表面上方的晶片使用在该处理室内形成的等离子进行处理的等离子处理装置或等离子处理方法中，多个电极配置于所述样品台中央部以及其外周侧的区域，多个高频电源对多个电极各自提供高频电力，多个供电用路径将所述多个电极以及高频电源各个之间电连接，连接路径经由线圈将多个供电用路径上的匹配器与所述电极之间的部位彼此电连接，对应于流过所述供电用的路径的高频电力的相位差的大小来调节连接路径的所述线圈的电感，使得所述高频电力的电压成为极大值或极小值。

Description

等离子处理装置以及等离子处理方法
技术领域
本发明涉及对载置在配置于真空容器内部的处理室内的样品台的上表面的样品使用在该处理室内形成的等离子进行处理的等离子处理装置或等离子处理方法，涉及对形成等离子并配置在样品台的内部的电极提供高频电力来实施预先形成于样品的表面的处理对象的膜层的处理的等离子处理装置或等离子处理方法。
背景技术
过去以来，为了制造半导体器件，进行如下加工：使用等离子对包含预先形成在半导体晶片等基板状的样品上表面的掩模层以及配置于其下方的处理对象的膜层的膜结构进行蚀刻处理，来形成半导体器件的电路的结构。作为这样的蚀刻处理的技术，一般，例如对配置在处理室内的样品台内部的电极提供高频电力而在放置保持在样品台上表面上的样品的上表面上方形成偏置电位，效率良好地使等离子中的离子等带电粒子作用于样品表面的处理对象的膜层。
进而，伴随近年的元件集成度提升，要求微细加工的精度提升，并且，关于半导体晶片的面内方向，要求使蚀刻处理的进展方向的速度(蚀刻速率)更均匀，从而降低作为该晶片的处理后所得到的加工结果的膜结构的尺寸偏差。
另一方面，上述关于样品的面内方向的处理的分布会受到来自形成在处理室内的等离子的密度和温度、或等离子中所形成的离子入射到样品表面时的能量的分布等处理中的多个要素的影响。因此，为了降低上述样品表面的处理偏差，以往考虑将高频电力关于样品台内部的电极或放置在其上表面上的样品的面内方向的大小、和由此形成在样品表面上方的偏置电位的分布调节成合适的大小和分布。
作为这样的技术的示例，例如已知JP特开2007-67037号公报(专利文献1)公开的技术。在本现有技术中，公开了如下技术：将具有大致圆筒形状的样品台的内部从上下的中心轴关于半径方向分割成多重的同心状的区域，并对各个同心状的区域关于周向从中心分割成相等角度的圆弧状的多个区域，通过独立地调节各个区域的温度、提供给配置在该各个区域的电极的高频电力各自的电压的振幅(峰对峰，以下称作Vpp)，来单独地调节处理中的样品台的各区域的上方的样品的表面的处理特性，从而可关于样品的表面的面内方向降低处理结果的偏差，提升均匀性。
另一方面，在如专利文献1那样关于样品台内部的半径方向或周向而使多个电极相邻配置的结构中，在这些电极彼此之间会产生寄生静电电容，从而作为等效的电路使这些电极彼此通过电容器而连接。在这样的结构中，提供到一个电极的高频电力的一部分会经由电容器的寄生静电电容而流向另一个电极，从而产生相互干扰，会出现经由匹配器将反射电力降低后提供到一个电极的高频电力的大小从预期大小偏离的问题，进而出现样品的处理的结果从预期结果偏离这样的问题。
作为解决这样的问题点的技术，考虑如下技术：经由匹配器对在等离子处理装置内部相邻配置的2个电极各自连接高频电力，提供这些高频电力的供电路径彼此经由具有给定的电感大小的感应元件或感应可变元件电连接，由于因寄生静电电容而从一个电极流入另一个电极的高频电力的电流被相位不同的感应元件的复电流抵消，因此能抑制电极间的相互干扰。这样的现有技术的示例例如已知有在JP特开2005-71872号公报(专利文献2)中公开的技术。
现有技术文献
专利文献
专利文献1：JP特开2007-67037号公报
专利文献2：JP特开2005-71872号公报
但是，在上述现有技术中，由于对以下方面考虑不充分而出现问题。
即，在专利文献1中，由于在被分割的电极的相邻电极彼此之间产生的寄生静电电容所引起的相互干扰的影响，这些电极的Vpp的差会从预期的值偏离。就算进行调节使之成为补正了该偏离的量后得到的电压大小，并以这样的方式供给高频电力，这些寄生静电电容的大小在多个样品台或相同样品台的相邻的2个电极的配置对的多个电极彼此之间也会不同，因此，为了配合各个寄生静电电容对各个电极调节电压来进行校正，作业的量和时间会变大，基于设置等离子处理装置并进行运转这一基础上的效率会受损。
另一方面，在专利文献2中，虽然能使提供给相邻的2个电极各自的电力的Vpp接近预期的值，但在精度良好地调节与各个电极连接的2个电源各自在相同时刻进行输出的在实际使用的条件下输出的电力值方面会出现问题。例如，在近年的用于制造半导体器件的半导体晶片等样品的蚀刻处理中，关于在样品的处理中提供给样品台内部的电极的高频电力，仅在给定期间提供更大的给定值的电压或电流，之后，接着仅在另一给定期间提供更小的其他给定值的电压或电流，或者使电压或电流为零，将这样的动作作为1个周期，多次重复该周期，由此使形成在样品上表面上方的偏置电位周期性地发生变化，从而提升样品的处理精度。
另外，根据处理的条件，将1个周期的高频电力的电压或电流值大的期间与小的或为零的期间的比(所谓的占空比)、各个期间的电压或电流的比等供电上的参数调节成合适的值，进而在2个相邻的电极彼此之间使这些值不同，由此关于样品的径向或周向来形成所期望的偏置电位的等电位面的高度的分布，能提升处理的精度。
在专利文献2的结构中，在上述的使高频电力的大小周期性变动来提供的情况下，在仅从一个电源输出高频电力的状态下，会给样品上表面的处理对象的膜层的蚀刻速度带来影响。进而，由于在提供给这些电极并与形成于等离子处理装置内部的样品台上方的空间内的等离子产生耦合的高频电力仅从一个电源输出的情况下和从两个电源输出的情况下，样品上表面上方的偏置电位的分布以及等离子的电位或离子的分布等条件不同，因此配置在供电电路之间的感应元件的合适的值也不同，各个电极中的高频电力的Vpp从预期的值的偏离会变大。因此，关于有损样品的处理的成品率的问题，在上述现有技术中并未考虑。
发明内容
本发明的目的在于提供提升样品的蚀刻处理的均匀性、进而提升成品率的等离子处理装置以及等离子处理方法。
上述目的通过等离子处理装置或等离子处理方法来达成，对放置在配置于真空容器内部的处理室内的样品台的上表面上方的晶片使用在该处理室内形成的等离子来进行处理，多个电极配置在所述样品台中央部以及其外周侧的区域，多个高频电源对多个电极各自提供高频电力，多个供电用路径将所述多个电极以及高频电源各个之间电连接，连接路径经由线圈将多个供电用路径上的匹配器与所述电极之间的部位彼此电连接，对应于流过所述供电用的路径的高频电力的相位差的大小来调节连接路径的所述线圈的电感，使得所述高频电力的电压成为极大值或极小值。
发明效果
根据本发明，能提供提升样品的蚀刻处理的均匀性、进而提升成品率的等离子处理装置以及等离子处理方法。
附图说明
图1是示意表示本发明的实施例所涉及的等离子处理装置的结构的概略情况的纵截面图。
图2是表示图1所示的实施例所涉及的等离子处理装置的波形检测器的内部电路和内部模块的图。
图3是表示图2所示的实施例所涉及的等离子处理装置的控制部的动作的流程的流程图。
图4是表示基于来自图2所示的实施例所涉及的等离子处理装置的控制部的指令信号的其他动作的流程的流程图。
附图标记说明
100 等离子处理装置
101 真空容器
102 电介质窗
103 处理室
104 波导管
105 磁控管电源
106 螺线管线圈
107 样品载置用电极
108 晶片
109 中心侧电极
110 外周侧电极
111 时钟产生器
112 第1高频偏置电源
113 第2高频偏置电源
114 第1自动匹配器
115 第2自动匹配器
116 第1波形检测器
117 第2波形检测器
118 电极间电路
119 控制部
121 第1高频偏置提供电路
122 第2高频偏置提供电路
123、124 点位
220 相位差检测部
221 循环选择部
222 Vpp检测部
223 Vpp保存部
224 Vpp比较部
225 线圈调整部
具体实施方式
以下，使用实施例来说明用于实施本发明的形态。
【实施例1】
使用图1到图4来说明本发明的实施例。图1是示意表示本发明的实施例所涉及的等离子处理装置的结构的概略情况的纵截面图。本实施例的等离子处理装置是等离子蚀刻装置，提供用于在配置于真空容器的内部的处理室形成等离子的电场以及磁场，通过该电场与磁场的相互作用来使电子的运动产生共振(Electron Cyclotron Resonance(电子回旋共振)：ECR)，从而效率良好地生成等离子，对膜结构的该处理对象的膜层进行蚀刻处理，其中，该膜结构包含预先形成在配置于处理室内的半导体晶片等基板状的样品的上表面的掩模层和层叠于其下方的处理对象的膜层。
本实施例的等离子处理装置100具备：真空容器101，其在内部具有圆筒形状的处理室103；等离子形成部，其在真空容器101的上方以及至少一部分具有圆筒形状的真空容器101的侧壁的外侧的周围，形成为了在处理室103内部形成等离子而提供的电场以及磁场；和真空排气部，其与真空容器101下表面的下方连结并具有将处理室103的内部排气的涡轮分子泵以及粗抽用的旋转泵等真空泵(图示省略)。在本实施例中，处理室103是至少上部的一部分具有圆筒形状的空间，在该圆筒形状部分的上方，配置例如由电场能透过的石英等电介质制成且具有圆板形状的电介质窗102来构成真空容器101的上部。电介质窗102在中间夹着未图示的O环等密封构件并与真空容器101的侧壁上部的面连结，将处理室103的内外气密地密封。进而，在电介质窗102的下表面下方配置圆板状的簇射板，并覆盖处理室103的上方来构成其顶板面，该簇射板配置有多个将提供到处理室内的处理用的气体导入的贯通孔即气体导入孔。
夹着电介质窗102在处理室103的上方配置用来将用于生成等离子的电场提供到处理室103的波导管104。本实施例的波导管104具备：具有圆筒形状的圆形波导管部，其配置于以电介质窗102为底面的其上方的圆筒形的空洞部上方，且其下端部与空洞连结，其中，其下端部的直径小于空洞部且截面为圆形；和方形波导管部，其端部与该圆形波导管部的上端部连结，截面具有矩形形状或方形形状，且其轴在水平方向上延伸。
另外，在本实施例中使用2.45GHz的微波，但本实施例所涉及的等离子处理装置100的动作并不被电场的频率特别限定。用于在处理室103内生成等离子的微波段的电场由配置于方形波导管部的另一端部的高频电源即磁控管电源105振荡而形成，通过方形波导管部在圆形波导管部中向下方传播，并通过空洞部，透过电介质窗102而提供到处理室103。这样进行提供。
形成提供到处理室101内的磁场的螺线管线圈106在处理室101的上方以及侧方的外侧包围处理室101而配置。螺线管线圈106通过被提供直流电流而形成磁场。从气体导入孔导入到处理室103内的处理用的气体的原子或分子因ECR而被激发，从而发生解离、电离，在处理室103内形成高密度的等离子，其中，该ECR通过提供到处理室103内的来自波导管104的微波的电场与由螺线管线圈106形成的磁场的相互作用而产生。
在处理室103内的形成等离子的空间的下方配置具有圆筒形状并载置样品的样品台即样品载置用电极107，在被由氧化铝或氧化钇等陶瓷构成的电介质制的膜覆盖的样品载置用电极107上表面上配置保持样品即晶片108。
在本实施例中，晶片108具有圆板或近似于视作圆板的程度的形状，关于晶片108以及具有圆筒形状的样品载置用电极107以及处理室103，为了降低晶片108的蚀刻处理的速率和处理后的形状的晶片108从中心起关于径向或周向的偏差，使处理特性的分布接近均匀并得到提升，而使它们的上下方向的轴处于一致或近似于视作一致的程度的位置。关于包围处理室103的上方以及侧方的外周而配置的螺线管线圈106也同样。
在覆盖晶片载置用电极107的上表面的电介质膜的内部配置被提供直流的电力的多个膜状的电极，它们通过热喷镀来形成。通过提供到多个膜状的电极的直流的电力，在配置在该电极的上方的电介质膜的构件与放置在其上方的晶片108之间，对应于直流的电力而形成对应的电荷，通过从该电荷形成的静电力，将晶片108向电介质膜吸附、保持。
本实施例的这些膜状的吸附用电极在电介质膜内配置多个，至少2个吸附用电极与各自不同的直流电源电连接，通过来自这些直流电源各自的电力而赋予不同的极性来将晶片108静电吸附在电介质膜上。在本实施例中，这样的膜状的吸附用电极的数量或形状并没有特别限制，本示例的等离子处理装置100具备：中心侧电极109，其配置在晶片108或被电介质膜覆盖的样品载置电极107上表面的中心侧，具有从上方来看圆板状或环状的上表面形状；和外周侧电极110，其在该中心侧电极109的外周侧包围该中心侧电极109以环状配置。
上述本实施例的等离子处理装置100在其真空容器101的侧壁以能将处理室103和搬运室连通的方式连结真空搬运容器，该真空搬运容器是未图示的其他真空容器，其将处理对象的晶片108在减压到给定真空度的内部的搬运室内搬运。在真空容器101的侧壁以及与其连结的真空搬运容器的侧壁配置贯通孔，该贯通孔构成作为在将两者连结的状态下在各自的内部的处理室103与搬运室之间搬运晶片108的通路的闸门。进而，在搬运室内具备闸门阀，该闸门阀与闸门的开口的周围的内侧侧壁抵接来将闸门的通路内与搬运室内部之间气密密封，并从内侧侧壁离开而向上或向下移动，将闸门内部开放来与搬运室内连通。
放置在配置于真空搬运容器的搬运室内的未图示的机器人臂等晶片搬运用设备的臂的前端部的处理对象的晶片108因臂的伸长而通过闸门阀开放的闸门内部被搬入到处理室103内的样品载置电极107上方。通过收纳于样品载置电极107内部的多个销移动到样品载置电极107上方，从而将晶片108交接到销前端上，在臂收缩而退出到处理室103外后，多个销再次向下方移动而被收纳在样品载置电极107内，由此将晶片108放置在样品载置电极107上表面的电介质膜。
之后，若闸门再次由闸门阀密封而将处理室103内密封，就在将处理室103内部减压到更高的真空度后，将晶片108静电吸附在电介质膜上进行保持，并对处理室内导入处理用的气体，处理室103内部维持在适于等离子形成和处理开始的压力。来自波导管104的电场以及由螺线管线圈106形成的磁场被提供到处理室103内而产生ECR，从而处理用的气体被激发而发生解离或电离，在处理室内形成利用了该气体的等离子。对应于通过对配置在样品载置电极107内的中心侧电极109以及外周侧电极110提供高频电力而形成在晶片108上表面上方的偏置电位与等离子中的电位的电位差，等离子中的离子等带电粒子被引诱到晶片108上表面并发生碰撞，从而使预先形成在晶片108上表面的膜结构的处理对象的膜层的蚀刻处理得以进展。
若基于未图示的终点判定器的动作检测到晶片108的蚀刻处理到达终点，则在停止电场以及磁场的提供而使等离子被消化后，停止对样品载置电极107提供高频电力，停止蚀刻处理。在晶片108的静电吸附被解除后，晶片108移动到多个销的上方而从样品载置电极107上表面分离，在被抬升到上方的状态下通过闸门阀开放的闸门内，机器人臂的臂再次进入到处理室103内，将晶片108交接到臂前端。在伴随该臂的收缩而将晶片108从处理室103搬出后，在有下一个处理对象的晶片108的情况下，将该晶片108搬入到处理室103内并进行上述的动作，在没有处理对象的晶片108的情况下，停止该等离子处理装置100对用于制造半导体器件的晶片108进行处理的运转。
另外，在本实施例，上述等离子处理装置100的磁控管105或螺线管线圈106、样品载置电极107内部的电极或销、或者后述的BIAS电位形成用的高频偏置提供电路、终点判定器或机器人臂等未图示的设备的动作分别基于从等离子处理装置100的控制部119发出的指令信号来进行。控制部119以能与这些设备之间收发信号的方式连接。本实施例的控制部119具备：授受这些信号的接口部；存放并存储接收到的信号的存储装置部；以及基于存放于该存储装置部的软件所记载的算法并根据信号所表示的数据或存储于存储装置部的数据来算出其他数据或指令信号的MPU等运算器部，这些接口部、存储装置部、运算器部各自以能进行通信的方式电连接。控制部119可以是构成其的接口部、存储装置部、运算器部各自作为半导体器件或电路而配置在不同的部位并用通信线路相互连接的结构，或者也可以将这些接口部、存储装置部、运算器部和通信线路构成为收纳于内部的单一的半导体器件。
内置地配置在构成等离子处理装置100的样品载置电极107上表面的电介质膜的中心侧电极109以及外周侧电极110分别与包含第1高频偏置电源112的第1高频偏置提供电路121以及包含第2高频偏置电源113的第2高频偏置提供电路122电连接。即，在中心侧电极109连接第1高频偏置提供电路121，该第1高频偏置提供电路121通过构成供电路径的同轴电缆以及其两端的连接器部将第1高频偏置电源112、第1波形检测器116、和第1自动匹配器114依次连接，其中，第1高频偏置电源112提供在晶片108的中心侧部分上方形成偏置电位的高频偏置电力，第1波形检测器116将施加的电压分压并作为电压波形信号输出，第1自动匹配器114进行与中心侧电极109的阻抗匹配。在外周侧电极110连接第2高频偏置提供电路122，该第2高频偏置提供电路122通过构成供电路径的同轴电缆以及其两端的连接器部将第2高频偏置电源113、第2波形检测器117、和第2自动匹配器115依次连接，其中，第2高频偏置电源113提供在晶片108的外周侧部分上方形成偏置电位的高频电力，第2波形检测器117将施加的电压分压并作为电压波形信号输出，第2自动匹配器115进行与外周侧电极110的阻抗匹配。
在此，第1高频电源112和第2高频电源113分别与被设为接地电位的电极连接。进而，第1高频电源112和第2高频电源113以能通信的方式与时钟产生器111连接，接收从时钟产生器111以给定周期输出的时钟信号并与其同步地输出给定大小的高频偏置电力。另外，在本实施例中使用400kHz的高频电力，但本实施例的效果并不限定于偏置电位形成用的高频电力的频率。
第1高频偏置提供电路121和第2高频偏置提供电路122配置在构成它们各自自身的自动匹配器与波形检测器之间的供电路径彼此之间，通过将它们连接的电极间电路118而电分离。本实施例的电极间电路118是具备可变电感线圈的电路，该可变电感线圈与控制部119以能通信电信号的方式连接，且构成为能对应于从控制部119发出的线圈调整信号而可变地调节其电感值。
在理想地实施了夹着电极间电路118的第1高频偏置提供电路121与第2高频偏置提供电路122的电分离的情况下，在第1高频偏置提供电路121中经由第1波形检测器116提供到中心侧电极109的电压的值与从第1高频偏置电源112输出的电压的值相等。但是，在电分离不理想的情况下，成为仅第1高频偏置电源112进行输出的状态下的点位123处的电压和仅第2高频偏置电源113进行输出的情况下的点位123的电压相叠加的值。本实施例的点位123是第1高频偏置提供电路121的自动匹配器114与波形检测器116之间的供电路径上的部位，是将连接于电极间电路118的其他同轴电缆与本供电路径相连接的部位。
在上述电分离不理想的状态下，在第1高频偏置电源112输出的电压值与由第1波形检测器116检测到的电压值的相位差是-90度到90度的范围内的情况下，根据叠加的结果，第1波形检测器116检测到的电压值大于第1高频偏置电源112输出的电压值。即，在夹着电极间电路118的第1高频偏置提供电路121与第2高频偏置提供电路122的电分离理想的状态下，由第1波形检测器116检测到的电压作为极小值而取与第1高频偏置电源112的输出电压相等的值。另一方面，在电分离不理想的状态下，在相位差是90度到180度或-90度到-180度的范围内的情况下，作为极大值而取与第1高频电源112的输出电压相等的值。
另外，同样地，在理想地实施了夹着电极间电路118的第1高频偏置提供电路121与第2高频偏置提供电路122的电分离的情况下，在第2高频偏置提供电路122中经由第2波形检测器117提供到外周侧电极110的电压与从第2高频偏置电源113输出的电力的电压值相等，在电分离不理想的情况下，成为仅第2高频偏置电源113进行输出的状态下的点位124处的电压值和仅第1高频偏置电源112进行输出的情况下的点位124的电压相叠加的值。本实施例的点位124是第2高频偏置提供电路122的自动匹配器115与波形检测器117之间的供电路径上的部位，是将连接于电极间电路118的其他同轴电缆与本供电路径相连接的部位。
并且，在上述电分离不理想的状态下，在第2高频偏置电源113输出的电力的电压值与由第2波形检测器117检测到的电压值的相位差是-90度到90度的范围内的情况下，由第2波形检测器117检测到的电压值大于第2高频电源113输出的电力的电压值，在夹着电极间电路118的第1高频偏置提供电路121与第2高频偏置提供电路122的电分离理想的状态下，作为极小值而成为与第2高频偏置电源113的输出电压相等的值。进而，在该相位差是90度到180度或-90度到-180度的范围内的情况下，作为极大值而取与第2高频电源113输出的电力的电压值相等的值。
因此，通过对应于第1高频电源112输出的电力的电压值与由第1波形检测器116检测到的电压值的相位差的大小来调节电极间电路118的电感值，使得由第1波形检测器116检测到的电压的Vpp的大小成为极小值或极大值，能使第1高频偏置提供电路121与第2高频偏置提供电路122之间的电分离接近于将来自第1高频偏置电源112以及第2高频偏置电源113各自的高频电力的输出彼此之间的相互影响消除后的理想的电分离。另外，通过对应于第2高频电源113输出的电力的电压值与由第2波形检测器117检测到的电压值的相位差的大小来调节电极间电路118的电感值，使得由第2波形检测器117检测到的电压的Vpp的大小成为极小值或极大值，能使第2高频偏置提供电路121与第2高频偏置提供电路122之间的电分离成为接近于将来自第1高频偏置电源112以及第2高频偏置电源113各自的高频电力的输出彼此之间的相互影响消除后的理想的电分离。
接下来，使用图2以及图3来详细说明对本实施例中的2个高频偏置提供电路的高频电力的提供进行调节的动作。
图2是示意表示图1所示的实施例所涉及的等离子处理装置的高频偏置提供电路内部的电路的结构的概略情况的电路以及框图。在图2中，将第1波形检测器116、第2波形检测器117以及控制部119的内部的结构示出为电路图以及框图。
在中心侧电极109连接第1高频偏置提供电路121，在其内部的第1高频偏置电源112与中心侧电极109之间的供电路径上，将第1自动匹配器114和第1波形检测器116按照该顺序配置并电连接。在外周侧电极110连接第2高频偏置提供电路122，在其内部的第2高频偏置电源113与外周侧电极110之间的供电路径上，将第2自动匹配器115和第2波形检测器117按照该顺序配置并电连接。在第一高频偏置提供电路121与第2高频偏置提供电路122的供电路径彼此之间，电极间电路118与两者连接而配置。电极间电路118进行以下动作：基于接收到的来自控制部119的线圈电感调整信号来调整配置于内部的可变感应线圈的电感值。
进而，第1高频偏置电源112和第2高频偏置电源113各自在与从时钟产生器211以给定周期输出的脉冲状的时钟信号同步的时刻分别输出给定频率的高频偏置电力。本实施例的第1高频偏置电源112、第2高频偏置电源113各自在晶片108的处理中，将对应于时钟信号以给定大小的振幅连续输出的1个期间以及以小于该给定大小的振幅连续输出或使输出为零的1个期间的组合作为1个周期，多次重复该周期来输出高频电力。即，将振幅被设为给定值的期间以及接着该期间的振幅被设为小于该给定值的值或设为零的期间分别预先确定为时钟信号的周期的整数倍。另外，这些高频偏置电源各自输出的高频电力的上述2个期间的长度、或者电压或电流值的振幅可以不相同，并可以对应于所求得的晶片108的蚀刻处理的条件由等离子处理装置100的使用者适当地进行选择。
在晶片108的处理中的任意时刻，在第1高频偏置电源112和第2高频偏置电源113中的一方或两方以大的振幅输出高频偏置电力的状态下，第1波形检测器116以及第2波形检测器117各自将高频偏置电力的电压值分压，并作为电压波形信号对控制部119持续输出。在本实施例中，在后述的控制部119中的运算中，可以使用从第1波形检测器116输出的电压波形信号和从第2波形检测器117输出的电压波形信号中的任一者。在本实施例中，示出在后述的控制部119内部的指令信号的运算中使用从第1波形检测器116输出的电压波形信号的示例。
如图2所示那样，控制部119具备：相位差检测控制部220，其接收来自第1波形检测器116以及第2波形检测器117的表示电压值的输出，来检测经由第1高频偏置电路121以及第2高频偏置电路122各自而分别提供到中心侧电极109、外周侧电极110的高频电力的相位差；和循环选择部221，其接收来自该相位差检测控制部220的表示相位差的信号，判定该相位差的大小属于哪个范围，对应于其结果选择下一动作的流程。另外，相位差检测控制部220与时钟产生器111以能通信的方式连接，接收从时钟产生器111发出的时钟信号。
进而，具备：Vpp检测部222，其与晶片108的处理中的任意时刻对应地接收从第1波形检测部116或第2波形检测部117输出的表示电压值的信号，并检测振幅(峰对峰、Vpp)的大小；Vpp保存部223，其将表示检测到的Vpp的值的数据信号存储保存到内部的RAM或ROM等存储器、CD-ROM驱动器等存储介质内；和Vpp比较部224，其对保存于Vpp保存部223的与处理中的不同时刻对应的Vpp的值进行比较，并检测差分进行输出。进而，还具备线圈调整部225，该线圈调整部225接受来自Vpp比较部224的输出，并发出指示电极间电路118的电感值的信号。Vpp比较部224构成为能与Vpp检测部222通信，接收Vpp检测部检测到并输出的表示与处理中的任意时刻对应的电压的值的信号。
另外，在图2所示的本实施例中，沿着在控制部119的内部收发的信号的流动而依次实施的不同动作各自作为多个方框来显示，各个方框的动作可以由不同部位的不同器件或设备实施。或者，也可以是，由1个半导体器件的内部的1个运算器读出预先存放保存在控制部119内的存储装置内的软件，按照该算法算出各个方框的动作的目标的数据和指令信号，将算出的结果发送存储到信号存储装置，由按照与下一方框的动作对应的软件的算法来读出所存储的数据的运算器算出该下一方框的动作的目标的数据和指令信号，由此来实施控制部119对等离子处理装置110的各个动作的控制。
接下来，将本图和图3合起来说明基于来自控制部119的指令信号的本实施例的等离子处理装置100的动作的流程。图3是表示基于来自图1所示的实施例所涉及的等离子处理装置的控制部的指令信号的动作的流程的流程图。
另外，本实施例的第1波形检测器116以及第2波形检测器117各自构成为在晶片108的处理中将预先确定的时间的间隔作为采样周期来在每个该周期的时刻检测各个供电路径的高频电力的电压或电流的波形。以下说明的本实施例所涉及的等离子处理装置100的动作基于在从开始进行晶片108的处理开始前或处理开始后的检测的时刻起的每个采样的间隔的时刻tn下检测到的高频电力。
首先，在控制部119中，相位差检测部220接收从第1波形检测器116输出的表示与晶片108处理中的期间的任意时刻tn对应的高频电力的电压的波形的信号、和从时钟产生器111输出的时钟信号，根据接收到的2个信号来算出成为高频电力的周期的基准的时钟信号与来自第1波形检测器116的从第1高频偏置提供电路121提供到中心侧电极109的高频电力的相位差δΦ＝ΦV1-ΦVRF1(步骤301)。另外，时刻tn表示与符号n对应的每个采样周期的时刻，符号n表示从检测开始时刻起重复进行的检测的次数。
在循环选择部221中，接收从相位差检测部220输出的表示δΦ的信号，判定相位差δΦ是否是-90度到90度的范围(第1范围)内。在循环选择部221中，在判定为相位差δΦ处于第1范围内的情况下，选择循环控制313，该循环控制313是对电极间电路118的电路常数进行调节以使得从第1波形检测器116输出的表示电压的波形的信号的振幅即Vpp的值成为极小值的一系列动作的流程，在判定为相位差δΦ不是-90度到90度的第1范围内的情况(是90度到180度或-90度到-180度的第2范围内的情况)下，选择循环控制314，该循环控制314是对电极间电路118的电路常数进行调节以使得从第1波形检测器116输出的表示波形的信号的Vpp成为极大值的一系列动作的流程(图上以A显示)(步骤302)。
以下，对选择循环控制313的情况进行说明。另外，在使用由第1波形检测器116检测到的与处理中的任意时刻tn对应的高频电力的电压的波形的数据来进行在步骤302中选择出的循环控制的动作的期间，也在该任意时刻tn的下一采样间隔后的时刻以后的周期中，进行控制部119的基于步骤301以及步骤302的相位差δΦ的检测和与该值相应的循环选择的动作。关于与任意时刻tn对应的相位差δΦ的大小是否属于第1以及第2范围的判定，在检测到步骤302中的判定的结果与1个检测周期前的时刻tn-1的结果相比有变化的情况下，控制部119与此对应地选择不同于与时刻tn-1所对应的相位差δΦ的判定结果相应的循环控制的循环控制，并进行其动作。
在循环控制313中，控制装置119首先在Vpp检测部222中接收从第1波形检测部116输出的表示与晶片108的处理中的任意时刻tn对应的电压的波形的信号，检测其振幅的值Vpp并将表示其的信号存放在Vpp保存部223来存储。这时，控制部119首先在步骤303中判定与时刻tn-1对应的高频电力的电压的振幅Vpp(n-1)是否存放在Vpp保存部223中(步骤303)。这时，在判定为存放的情况下，移动到后述的步骤308。另一方面，若检测到未存放，则控制部119的运算器对相位差检测部222发出指令信号，从来自第1波形检测器116的波形的数据中检测与时刻tn-1对应的高频电力的电压的振幅Vpp(步骤304)，将发送到Vpp保存部223的表示该Vpp的值的信号作为Vpp(n-1)来保存并存放(步骤305)。
进而，在运算器中，判定表示ΔVL(n)的值的数据是否存储并存放在控制部119内的存储装置部内(步骤306)，其中，ΔVL(n)是与该时刻tn对应地使电极间电路118内部的可变电感线圈的电感发生变动的单位量。在判定为存放的情况下，移转到接下来的步骤308。另一方面，若判定为未存放，则移转到步骤307，对存储装置发信以便将给定值δ作为使上述电感发生变动的单位量来存储并存放。
接下来，控制部119在步骤308中对电极间电路118发出指令信号，使内部的可变电感线圈的电感变动值ΔVL(n)。进而，在检测到可变电感线圈的电感发生了变动后，对Vpp检测部222发出指令信号，从与时刻tn对应的高频电力的电压的波形信号中检测振幅Vpp(步骤309)。表示所检测到的振幅Vpp的信号被输出到Vpp保存部223，在该Vpp保存部223中将表示该信号所示出的Vpp的值的数据作为Vpp(n)来存储并存放(步骤310)。
接下来，在Vpp检测部222中检测到并输出的成为振幅Vpp(n)的信号被发送到Vpp比较部224，进而，在步骤311中，表示存放于Vpp保存部223的Vpp(n-1)的数据的信号被发送到Vpp比较部224并被接收。在Vpp比较部224中，算出这些信号的差分即Vpp(n)-Vpp(n-1)，判定其大小是否属于给定范围内。在本实施例中，判定Vpp(n)-Vpp(n-1)是否是0以下。
线圈调整部225接收表示Vpp比较部224中的步骤311所涉及的判定的结果的信号，对应于该信号将线圈调整信号送往电极间电路218，并使电极间电路218的可变电感线圈的电感值增加或减少。即，关于来自Vpp比较部224的信号所表示的差分的值是否是0以下的判定，在该判定的结果是判定为属于0以下的范围的情况下，回到步骤308，使可变电感线圈的电感值变动ΔVL(n)。之后，重复进行步骤309到311。
另一方面，在判定为该差分的值大于0的情况下，移转到步骤312。在步骤312中，将使可变电感线圈的电感值增减的方向反过来，并使该方向反过来后的变动的单位量的绝对值的大小小给定比例的程度，重新作为ΔVL(n)进行存放。之后，在线圈调整部225移转到步骤308对可变电感线圈发出指令信号进行驱动而使电感值发生变动后，与上述同样地重复进行步骤309到311。
以下使用图4说明在步骤302中判定为相位差δΦ不是-90度到90度的第1范围内的情况(是90度到180度或-90度到-180度的第2范围内的情况)下选择的循环控制314中的动作，该循环控制314是对电极间电路118的电路常数进行调节以使得从第1波形检测器116输出的表示波形的信号的Vpp成为极大值的一系列动作的流程。图4是表示基于来自图2所示的实施例所涉及的等离子处理装置的控制部的指令信号的其他动作的流程的流程图。
在循环控制314中也沿着与图3所示的循环控制313同样的流程进行一系列动作。首先，控制装置119在Vpp检测部222中接收从第1波形检测部116输出的表示与晶片108的处理中的任意时刻tn对应的电压的波形的信号，检测其振幅的值Vpp，将表示该值的信号存放并存储在Vpp保存部223。这时，控制部119首先在步骤401中判定Vpp(n-1)是否存放在Vpp保存部223(步骤401)。这时，在判定为存放的情况下，移转到后述的步骤406，另一方面，若检测为未存放，则按照来自控制部119的运算器的指令信号检测与时刻tn-1对应的高频电力的电压的振幅Vpp(步骤402)，将发送到Vpp保存部223的表示该Vpp的值的信号作为Vpp(n-1)保存并存放(步骤403)。
进而，在运算器中，判定是否存储并存放了使与该时刻tn对应的电极间电路118的可变电感线圈的电感值变动的单位量ΔVL(n)的数据(步骤404)，在判定为存放的情况下，移转到接下来的步骤406，另一方面，在未存放的情况下，移转到步骤405，将给定值δ作为ΔVL(n)来存放。
接下来，在步骤406中，使电极间电路118内部的可变电感线圈的电感增加或减少值ΔVL(n)。进而，在Vpp检测部222中检测与时刻tn对应的高频电力的电压的振幅Vpp(步骤407)。将所检测到的振幅Vpp的值在Vpp保存部223中作为Vpp(n)来存储并存放(步骤408)。
接下来，在Vpp比较部224中将振幅Vpp(n)的值与存放于Vpp保存部223的Vpp(n-1)的值进行比较，算出它们的值的差分即Vpp(n)-Vpp(n-1)，判定其大小是否属于给定范围内(步骤409)。在循环控制314中，判定Vpp(n)-Vpp(n-1)是否是0以上。
在线圈调整部225中，在Vpp比较部225中的判定的结果是判定为差分的值为0以上的情况下，回到步骤406，使可变电感线圈的电感值变动ΔVL(n)。之后，重复进行步骤407到409。另一方面，在判定为该差分的值小于0的情况下，移转到步骤410，将使可变电感线圈的电感值增减的方向反过来，并使该电感值的变动的单位量的绝对值的大小小给定比例的程度，重新作为ΔVL(n)进行存放。之后，在线圈调整部225移转到步骤406使电感值变动后，与上述同样地重复进行步骤407到409。
如此，在本实施例中，通过使用来自波形检测器116或117的电压波形信号与时钟产生器111所形成的时钟信号间的相位差、和电压波形信号的Vpp来调整在2个高频偏置提供电路121、122之间将它们连接而配置的电极间电路118内部的可变电感线圈的电感值，即使在从2个高频偏置电源112、113同时输出高频电力的情况下，也能使基于电极间电路118的电感值的调节的2个高频偏置提供电路121、122之间的电分离接近理想的状态，其中，波形检测器116或117配置于从高频偏置提供电路121、122往中心侧电极109、外周侧电极110去的各个供电路径上的与电极间电路118连接的连接部位的电源侧。
因此，在处理室103内形成等离子的期间中，能削减仅使一个高频偏置电源进行输出的电极间电路118的调整流程，还能减小对晶片108上表面的处理对象的膜层的蚀刻速率带来的影响。另外，能降低从一方给另一方带来的影响地对提供到被分割的中心侧电极109以及外周侧电极110的高频偏置电力进行调节，进而，还能降低等离子的条件所带来的影响。这些结果，能关于晶片108的面内方向使蚀刻处理的偏差降低，提升处理的成品率。

Claims (8)

1.一种等离子处理装置，对放置在配置于真空容器内部的处理室内的样品台的上表面上方的晶片使用在该处理室内形成的等离子进行处理，
所述等离子处理装置的特征在于，具备：
多个电极，配置于所述样品台，且配置在构成所述上表面的电介质制的膜内部的、中央部以及其外周侧的区域的下方；
多个高频电源，对这多个电极各自提供高频电力；
多个匹配器，配置在将所述多个电极以及所述多个高频电源之间分别电连接的多个供电用的路径的各个路径上；
连接路径，经由线圈将所述供电用的路径各自的所述匹配器与所述电极之间的部位彼此电连接；和
探测器，配置在各个所述供电用的路径上，探测流过该供电用的路径的所述高频电力的电压的大小，
对应于在所述晶片的处理中使用所述探测器的探测结果检测到的流过所述供电用的路径的高频电力的相位差的大小来调节所述线圈的电感，使得所述高频电力的电压成为极大值或极小值。
2.根据权利要求1所述的等离子处理装置，其特征在于，
通过所述线圈的电感的调节，所述多个电极、所述多个供电用的路径和所述连接路径构成谐振电路。
3.根据权利要求1或2所述的等离子处理装置，其特征在于，
在所述相位差是-90度到90度的范围内的情况下，调节所述线圈的电感值，使得所述高频电力的电压成为极小值，在所述相位差是90度到180度或-90度到-180度的范围内的情况下，调节所述线圈的电感值，使得所述高频电力的电压成为极大值。
4.根据权利要求1或2所述的等离子处理装置，其特征在于，
所述多个电极是多个膜状的电极，配置在构成所述样品台的所述上表面的电介质制的膜的内部、且配置在以环状包围所述中央部和其外周部的各个区域。
5.一种等离子处理方法，将晶片放置在等离子处理装置的样品台上表面上并使用在处理室内形成的等离子进行处理，所述等离子处理装置具备：
真空容器，在内部具有所述处理室；
所述样品台，配置于该处理室，在其上表面上方放置处理对象的所述晶片；
多个电极，配置于所述样品台的所述上表面的中央部以及其外周侧的区域的下方，且配置于该样品台的内部；
多个高频电源，对这多个电极各自提供高频电力；
多个匹配器，配置在将所述多个电极的每一个以及所述多个高频电源的每一个之间电连接的多个供电用的各个路径上；
连接路径，经由线圈将所述供电用的各个路径的所述匹配器与所述电极之间的部位彼此电连接；和
探测器，配置在各个所述供电用的路径上，探测流过该供电用的路径的所述高频电力的电压或电流的大小，
所述等离子处理方法的特征在于，
对应于在所述晶片的处理中使用所述探测器的探测结果检测到的流过所述供电用的路径的高频电力的相位差的大小来调节所述线圈的电感，使得所述高频电力的电压成为极大值或极小值。
6.根据权利要求5所述的等离子处理方法，其特征在于，
通过所述线圈的电感的调节，所述多个电极、所述多个供电用的路径和所述连接路径构成谐振电路。
7.根据权利要求5或6所述的等离子处理方法，其特征在于，
在所述相位差是-90度到90度的范围内的情况下，调节所述线圈的电感来检测极小值，在所述相位差是90度到180度或-90度到-180度的范围内的情况下，调节所述线圈的电感来检测极大值，这样进行调节。
8.根据权利要求5或6所述的等离子处理方法，其特征在于，
所述多个电极是多个膜状的电极，配置在构成所述样品台的所述上表面的电介质制的膜的内部、且配置在以环状包围所述中央部和其外周侧的各个区域。
CN201910116069.3A 2018-06-26 2019-02-14 等离子处理装置以及等离子处理方法 Active CN110648889B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-120390 2018-06-26
JP2018120390A JP7101546B2 (ja) 2018-06-26 2018-06-26 プラズマ処理装置およびプラズマ処理方法

Publications (2)

Publication Number Publication Date
CN110648889A CN110648889A (zh) 2020-01-03
CN110648889B true CN110648889B (zh) 2022-05-13

Family

ID=68981063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910116069.3A Active CN110648889B (zh) 2018-06-26 2019-02-14 等离子处理装置以及等离子处理方法

Country Status (5)

Country Link
US (1) US11062884B2 (zh)
JP (1) JP7101546B2 (zh)
KR (1) KR102191228B1 (zh)
CN (1) CN110648889B (zh)
TW (1) TWI712342B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2023516739A (ja) * 2020-03-06 2023-04-20 ラム リサーチ コーポレーション 調節可能エッジシースシステム用のパルスｒｆ信号における電圧設定点の調節
US20220130704A1 (en) * 2020-10-23 2022-04-28 Applied Materials, Inc. Bipolar electrostatic chuck to limit dc discharge
JP7350995B2 (ja) * 2021-02-25 2023-09-26 株式会社日立ハイテク プラズマ処理装置
CN114059014A (zh) * 2021-10-08 2022-02-18 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 具有电感耦合放电清洗功能的样品台

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005071872A (ja) * 2003-08-26 2005-03-17 Noda Rf Technologies:Kk 高周波電源装置および高周波電力供給方法
JP2011192649A (ja) * 2011-03-28 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理装置の制御方法
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824606A (en) * 1996-03-29 1998-10-20 Lam Research Corporation Methods and apparatuses for controlling phase difference in plasma processing systems
JP2004022822A (ja) 2002-06-17 2004-01-22 Shibaura Mechatronics Corp プラズマ処理方法および装置
JP2007067037A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
KR101151419B1 (ko) * 2010-07-30 2012-06-01 주식회사 플라즈마트 Ｒｆ 전력 분배 장치 및 ｒｆ 전력 분배 방법
KR101160625B1 (ko) * 2010-09-20 2012-06-28 주식회사 뉴파워 프라즈마 상하 다중 분할 전극을 위한 다중 전원 공급원을 갖는 플라즈마 반응기
JP5781349B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 プラズマ処理装置
US9396908B2 (en) * 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
JP5975755B2 (ja) * 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP6312405B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005071872A (ja) * 2003-08-26 2005-03-17 Noda Rf Technologies:Kk 高周波電源装置および高周波電力供給方法
JP2011192649A (ja) * 2011-03-28 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理装置の制御方法
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
TWI712342B (zh) 2020-12-01
US11062884B2 (en) 2021-07-13
US20190393021A1 (en) 2019-12-26
TW202002726A (zh) 2020-01-01
JP2020004780A (ja) 2020-01-09
KR102191228B1 (ko) 2020-12-15
KR20200001450A (ko) 2020-01-06
JP7101546B2 (ja) 2022-07-15
CN110648889A (zh) 2020-01-03

Similar Documents

Publication Publication Date Title
CN110648889B (zh) 等离子处理装置以及等离子处理方法
TWI622081B (zh) 電漿處理裝置及電漿處理方法
JP6548748B2 (ja) プラズマ処理方法およびプラズマ処理装置
KR101418438B1 (ko) 플라즈마 발생장치
US20040168771A1 (en) Plasma reactor coil magnet
US20130228550A1 (en) Dry etching apparatus and method
KR20210111269A (ko) 플라즈마 처리 장치 및 플라즈마 처리 방법
US20220238313A1 (en) Apparatus for plasma processing and method of etching
TWI603368B (zh) Plasma processing apparatus and plasma processing method
KR100888807B1 (ko) 플라즈마 발생장치
US11094509B2 (en) Plasma processing apparatus
US11658010B2 (en) Substrate support unit and substrate processing apparatus including the same
KR100873923B1 (ko) 플라즈마 발생장치
US11721525B2 (en) Sensorless RF impedance matching network
US20150279623A1 (en) Combined inductive and capacitive sources for semiconductor process equipment
KR100501823B1 (ko) 플라즈마 발생 방법 및 그 장치
KR20050024468A (ko) 플라즈마 발생 방법 및 그 장치
CN118103945A (zh) 无传感器rf阻抗匹配网络
WO2022081535A1 (en) Systems for controlling plasma density distribution profiles including multi-rf zoned substrate supports
JP2021048411A (ja) プラズマ処理装置およびプラズマ処理方法
KR20100006708A (ko) 플라즈마 처리 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant