KR20200001450A - 플라스마 처리 장치 및 플라스마 처리 방법 - Google Patents

플라스마 처리 장치 및 플라스마 처리 방법 Download PDF

Info

Publication number
KR20200001450A
KR20200001450A KR1020190008004A KR20190008004A KR20200001450A KR 20200001450 A KR20200001450 A KR 20200001450A KR 1020190008004 A KR1020190008004 A KR 1020190008004A KR 20190008004 A KR20190008004 A KR 20190008004A KR 20200001450 A KR20200001450 A KR 20200001450A
Authority
KR
South Korea
Prior art keywords
high frequency
frequency power
electrodes
degrees
coil
Prior art date
Application number
KR1020190008004A
Other languages
English (en)
Other versions
KR102191228B1 (ko
Inventor
요시유키 히로나카
Original Assignee
가부시키가이샤 히다치 하이테크놀로지즈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 하이테크놀로지즈 filed Critical 가부시키가이샤 히다치 하이테크놀로지즈
Publication of KR20200001450A publication Critical patent/KR20200001450A/ko
Application granted granted Critical
Publication of KR102191228B1 publication Critical patent/KR102191228B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32577—Electrical connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32128—Radio frequency generated discharge using particular waveforms, e.g. polarised waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32541—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32678—Electron cyclotron resonance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30612—Etching of AIIIBV compounds
    • H01L21/30621—Vapour phase etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0041—Etching of the substrate by chemical or physical means by plasma etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

본 발명은 시료의 에칭 처리의 균일성, 나아가서는 수율을 향상시키는 플라스마 처리 장치 및 플라스마 처리 방법을 제공하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 진공 용기 내부의 처리실 내에 배치된 시료대의 상면 위쪽에 놓여진 웨이퍼를 당해 처리실 내에 형성된 플라스마를 이용하여 처리하는 플라스마 처리 장치 또는 플라스마 처리 방법으로서, 상기 시료 중앙부 및 그 외주(外周)측의 영역에 배치된 복수의 전극 각각에 고주파 전력을 공급하는 복수의 고주파 전원과 상기 복수의 전극 및 고주파 전원의 각각의 사이를 전기적으로 접속하는 복수의 급전용 경로 상의 정합기와 상기 전극 사이의 개소(箇所)끼리를 코일을 통해 전기적으로 접속하는 접속 경로의 상기 코일의 인덕턴스를 상기 급전용 경로를 흐르는 고주파 전력의 위상차의 크기에 따라 상기 고주파 전력의 전압이 극대 또는 극소가 되도록 조절하는 플라스마 처리 장치 또는 플라스마 처리 방법을 제공한다.

Description

플라스마 처리 장치 및 플라스마 처리 방법{PLASMA PROCESSING APPARATUS AND PLASMA PROCESSING METHOD}
본 발명은 진공 용기 내부의 처리실 내에 배치된 시료대의 상면에 재치(戴置)된 시료를, 당해 처리실 내에 형성된 플라스마를 이용하여 처리하는 플라스마 처리 장치 또는 플라스마 처리 방법에 관한 것이고, 플라스마를 형성하면서 시료대의 내부에 배치된 전극에 고주파 전력을 공급하여 시료 표면에 미리 형성된 처리 대상인 막층의 처리를 실시하는 플라스마 처리 장치 또는 플라스마 처리 방법에 관한 것이다.
종래부터, 반도체 디바이스를 제조하기 위해, 플라스마를 이용하여 반도체 웨이퍼 등의 기판 형상의 시료 상면에 미리 형성된 마스크층 및 그 아래쪽에 배치된 처리 대상의 막층을 포함하는 막 구조를 에칭 처리하여 반도체 디바이스의 회로의 구조를 형성하는 가공이 행해지고 있다. 이러한 에칭 처리의 기술로서는, 예를 들면, 처리실 내의 시료대 내부에 배치된 전극에 고주파 전력을 공급하여 시료대 상면 위에 놓여져 유지된 시료의 상면 위쪽에 바이어스 전위를 형성하고, 효율적으로 플라스마 중의 이온 등 하전 입자를 시료 표면의 처리 대상인 막층에 작용시키는 것이 일반적으로 행해지고 있다.
또한, 최근의 소자 집적도 향상에 수반하여, 미세 가공의 정밀도 향상이 요구되고 있음과 함께, 반도체 웨이퍼의 면 내 방향에 대해서 에칭 처리의 진행 방향의 속도(에칭 레이트)를 보다 균일하게 하여 당해 웨이퍼의 처리 후에 얻어지는 가공 결과로서의 막 구조의 치수의 불균일을 저감하는 것이 요구되고 있다.
한편, 상기 시료의 면 내 방향에 대한 처리의 분포는, 처리실 내에 형성되는 플라스마의 밀도나 온도, 혹은 플라스마 중에 형성되는 이온이 시료 표면에 입사할 때의 에너지의 분포 등의 처리에 있어서의 복수의 요소로부터 영향을 받고 있다. 그래서, 상기 시료 표면의 처리의 불균일을 저감하기 위해, 시료대 내부의 전극 혹은 그 상면 위에 놓여진 시료의 면 내 방향에 대한 고주파 전력의 크기와 이에 따라 시료 표면 위쪽에 형성되는 바이어스 전위의 분포를 적절하게 조절하는 것이 종래부터 생각되어 왔다.
이러한 기술의 예로서는, 예를 들면, 일본국 특개2007-67037호 공보(특허문헌 1)에 개시된 것이 알려져 있었다. 본 종래 기술에서는, 대략 원통 형상을 가진 시료대의 내부를 상하의 중심축으로부터 반경 방향에 대해서 다중의 동심 형상의 영역 및 동심 형상의 영역 각각을 둘레 방향에 대해서 중심으로부터 동등한 각도의 원호 형상의 복수의 영역으로 분할하고, 각각의 영역의 온도나 당해 영역 각각에 배치된 전극에 공급되는 고주파 전력의 각각의 전압의 진폭(피크 투 피크, 이하 Vpp라고 함)을 독립적으로 조절함으로써, 처리 중에 있어서의 시료대의 각 영역 위쪽의 시료 표면의 처리의 특성을 개별적으로 조절하여 시료 표면의 면 내 방향에 대해서 처리 결과의 불균일을 저감하여 균일성을 향상시키는 것이 개시되어 있다.
한편, 특허문헌 1과 같이, 시료대 내부의 반경 방향 혹은 둘레 방향에 대해서, 복수의 전극이 인접하여 배치된 구성에 있어서는, 이들 전극끼리의 사이에 부유(浮遊) 정전 용량이 발생하여 등가인 회로로서 이들 전극끼리가 콘덴서에 의해 접속된 것이 된다. 이러한 구성에서는, 한쪽 전극에 공급된 고주파 전력의 일부가 콘덴서의 부유 정전 용량을 통해 다른쪽으로 흘러서 상호 간섭이 생겨 버리고, 한쪽 전극에 정합기를 통해 반사 전력이 저감되어 공급된 고주파 전력의 크기, 나아가서는 시료의 처리의 결과가 소기(所期)의 것으로부터 어긋나 버린다는 문제가 생기고 있었다.
이러한 문제점을 해결하는 기술로서, 플라스마 처리 장치 내부에서 인접하여 배치된 2개의 전극의 각각에 정합기를 통해 고주파 전력이 접속되고, 이들 고주파 전력이 공급되는 급전 경로끼리 소정의 인덕턴스의 크기를 가진 유도 소자 혹은 유도 가변 소자를 통해 전기적으로 접속되고, 부유 정전 용량에 의해 한쪽으로부터 다른쪽 전극으로 유입하는 고주파 전력의 전류가 위상이 서로 다른 유도 소자의 복소 전류에 의해 제거됨으로써, 전극간의 상호 간섭을 억제할 수 있는 것이 생각되고 있었다. 이러한 종래 기술의 예는, 예를 들면, 일본국 특개2005-71872호 공보(특허문헌 2)에 개시된 것이 알려져 있었다.
일본국 특개2007-67037호 공보 일본국 특개2005-71872호 공보
그러나, 상기 종래 기술에서는, 이하의 점에 대해서 고려가 불충분했기 때문에 문제가 생기고 있었다.
즉, 특허문헌 1에서는, 분할된 전극의 인접하는 것끼리의 사이에 발생하는 부유 정전 용량에 기인하는 상호 간섭의 영향에 의해, 이들 전극의 Vpp의 차는 소기의 것으로부터 어긋난 것이 되어 버린다. 예를 들면, 당해 어긋남의 분만큼 보정한 전압의 크기가 되게 조절하도록 고주파 전력을 급전하고자 해도, 이들 부유 정전 용량의 크기는, 복수의 시료대 혹은 같은 시료대의 인접하는 2개의 전극의 쌍의 복수의 것끼리의 사이에서도 서로 달라져 버리기 때문에, 각각의 부유 정전 용량에 맞춰 전극 각각에 전압이 조절되도록 교정하기 위해서는 작업의 양과 시간이 커져, 플라스마 처리 장치를 설치하여 운전하는데 있어서의 효율이 손상되어 버린다.
한편, 특허문헌 2에서는 인접하는 2개 전극 각각에 공급되는 전력의 Vpp를 소기의 것에 근접시킬 수는 있지만, 각각의 전극에 접속된 2개의 전원 각각이 같은 시각에서 출력하는 실사용의 조건에 있어서 출력되는 전력값을 정밀도 좋게 조절하는데 있어서 문제가 생기고 있었다. 예를 들면, 최근의 반도체 디바이스를 제조하기 위한 반도체 웨이퍼 등 시료의 에칭 처리에 있어서는, 시료의 처리 중에 시료대 내부의 전극에 공급되는 고주파 전력은, 소정의 기간만큼보다 큰 소정의 값의 전압 또는 전류를 공급한 후에 계속해서 다른 소정의 기간만큼보다 작은 다른 소정의 값의 전압 또는 전류를 공급 또는 0으로 하는 동작을 1개의 사이클로 하여 당해 사이클을 복수 반복함으로써, 시료 상면 위쪽에 형성되는 바이어스 전위를 주기적으로 변화시켜 시료의 처리의 정밀도를 향상시키는 것이 행해지고 있다.
또한, 1개의 사이클의 고주파 전력의 전압 또는 전류값이 큰 기간과 작거나 또는 0인 기간의 비(소위, 듀티비)나 각각의 기간의 전압 또는 전류의 비 등의 급전상의 파라미터를 처리의 조건에 따라 적절하게 조절하고, 또한 2개의 인접하는 전극끼리 서로 다르게 함으로써, 시료의 직경 방향 혹은 둘레 방향에 대해서 원하는 바이어스 전위의 등전위면(等電位面)의 높이의 분포를 형성하고, 처리의 정밀도를 향상시키는 것이 가능해진다.
특허문헌 2의 구성에 있어서 상기의 주기적으로 고주파 전력의 크기를 변동시켜 공급할 경우, 한쪽 전원만으로부터 고주파 전력이 출력되는 상태에서는, 시료 상면의 처리 대상인 막층의 에칭 속도에 영향을 주어 버린다. 또한, 이들 전극에 공급되어 플라스마 처리 장치 내부의 시료대 위쪽의 공간에 형성되는 플라스마와 결합한 고주파 전력이 한쪽 전원만으로부터 출력되고 있을 경우와 양쪽 전원으로부터 출력되고 있을 경우에서는, 시료 상면 위쪽의 바이어스 전위의 분포 및 플라스마의 전위나 이온의 분포 등의 조건이 서로 다르기 때문에, 급전 회로 사이에 배치된 유도 소자의 적절한 값도 서로 다른 것이 되어, 전극 각각에서의 고주파 전력의 Vpp가 소기의 것으로부터의 어긋남이 커져 버린다. 이 때문에, 시료의 처리의 수율이 손상되어 버린다는 문제에 대해서, 상기의 종래 기술에서는 고려되고 있지 않았다.
본 발명의 목적은, 시료의 에칭 처리의 균일성, 나아가서는 수율을 향상시키는 플라스마 처리 장치 및 플라스마 처리 방법을 제공하는 것에 있다.
상기 목적은, 진공 용기 내부의 처리실 내에 배치된 시료대의 상면 위쪽에 놓여진 웨이퍼를 당해 처리실 내에 형성된 플라스마를 이용하여 처리하는 플라스마 처리 장치 또는 플라스마 처리 방법으로서, 상기 시료대 중앙부 및 그 외주(外周)측의 영역에 배치된 복수의 전극 각각에 고주파 전력을 공급하는 복수의 고주파 전원과 상기 복수의 전극 및 고주파 전원의 각각의 사이를 전기적으로 접속하는 복수의 급전용 경로 상의 정합기와 상기 전극 사이의 개소(箇所)끼리를 코일을 통해 전기적으로 접속하는 접속 경로의 상기 코일의 인덕턴스를 상기 급전용 경로를 흐르는 고주파 전력의 위상차의 크기에 따라 상기 고주파 전력의 전압이 극대 또는 극소가 되도록 조절하는 플라스마 처리 장치 또는 플라스마 처리 방법에 의해 달성된다.
본 발명에 의하면, 시료의 에칭 처리의 균일성, 나아가서는 수율을 향상시키는 플라스마 처리 장치 및 플라스마 처리 방법을 제공할 수 있다.
도 1은 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도.
도 2는 도 1에 나타내는 실시예에 따른 플라스마 처리 장치의 파형 검출기의 내부 회로와 내부 블록을 나타내는 도면.
도 3은 도 2에 나타내는 실시예에 따른 플라스마 처리 장치의 제어부에 의한 동작의 흐름을 나타내는 플로우 차트.
도 4는 도 2에 나타내는 실시예에 따른 플라스마 처리 장치의 제어부로부터의 지령 신호에 의거한 다른 동작의 흐름을 나타내는 플로우 차트.
이하, 본 발명을 실시하기 위한 형태를 실시예를 이용하여 설명한다.
[실시예 1]
본 발명의 실시예를 도 1 내지 도 4를 이용하여 설명한다. 도 1은, 본 발명의 실시예에 따른 플라스마 처리 장치의 구성의 개략을 모식적으로 나타내는 종단면도이다. 본 실시예의 플라스마 처리 장치는, 진공 용기의 내부에 배치된 처리실에 플라스마를 형성하기 위한 전계(電界) 및 자계(磁界)를 공급하고, 이 전계와 자계의 상호작용에 의해 전자의 운동을 공명(Electron Cyclotron Resonance: ECR)시킴으로써 효율적으로 플라스마를 생성하고, 처리실 내에 배치된 반도체 웨이퍼 등의 기판 형상의 시료의 상면에 미리 형성된 마스크층과 그 아래쪽에 적층된 처리 대상인 막층을 포함하는 막 구조의 당해 처리 대상의 막층을 에칭 처리하는 플라스마 에칭 장치이다.
본 실시예의 플라스마 처리 장치(100)는, 내부에 원통 형상의 처리실(103)을 갖는 진공 용기(101)와, 진공 용기(101)의 위쪽 및 적어도 일부가 원통 형상을 가진 진공 용기(101)의 측벽의 외측의 주위에, 처리실(103) 내부에 플라스마를 형성하기 위해 공급되는 전계 및 자계를 형성하는 플라스마 형성부와, 진공 용기(101) 하면의 아래쪽에 연결되어 처리실(103)의 내부를 배기하는 터보 분자 펌프 및 러프 펌핑용 로터리 펌프 등의 진공 펌프를 갖는 진공 배기부(도시 생략)를 구비하고 있다. 본 실시예에 있어서, 처리실(103)은 적어도 상부의 일부가 원통 형상을 가진 공간으로서, 당해 원통 형상 부분의 위쪽에는, 예를 들면 전계가 투과 가능한 석영 등의 유전체제로 원판 형상을 가진 유전체 창(102)이 진공 용기(101)의 상부를 구성하여 배치되어 있다. 유전체 창(102)은 도시하지 않은 Ｏ링 등의 시일 부재를 사이에 두고 진공 용기(101)의 측벽 상부의 면과 연결되어 처리실(103)의 내외를 기밀하게 봉지(封止)하고 있다. 또한, 유전체 창(102)의 하면 아래쪽에는, 처리실 내에 공급되는 처리용 가스가 도입되는 관통 구멍인 가스 도입 구멍이 복수 배치된 원판 형상의 샤워 플레이트가 배치되고, 처리실(103)의 위쪽을 덮어 그 천장면을 구성하고 있다.
유전체 창(102)을 사이에 두고 처리실(103)의 위쪽에는, 플라스마를 생성하기 위한 전계를 처리실(103)에 공급하기 위한 도파관(104)이 배치되어 있다. 본 실시예의 도파관(104)은, 유전체 창(102)을 저면(底面)으로 하는 그 위쪽의 원통형의 공동부(空洞部) 위쪽에 배치되고 공동부보다 직경이 작은 단면(斷面)이 원형인 하단부(下端部)가 이것과 연결된 원통형을 가진 원형 도파관부와 당해 원형 도파관부의 상단부(上端部)에 단부가 연결되고 단면이 직사각형 또는 방형을 갖고 수평 방향으로 그 축이 연장된 방형 도파관부를 구비하고 있다.
한편, 본 실시예에 따른 플라스마 처리 장치(100)의 동작은, 전계의 주파수에 의해 특별히 한정되지 않지만, 본 실시예에서는 2.45㎓의 마이크로파가 사용된다. 처리실(103) 내에 플라스마를 생성하기 위한 마이크로파대의 전계는, 방형 도파관부의 다른 단부(端部)에 배치된 고주파 전원인 마그네트론 전원(105)으로부터 발진되어 형성되고, 방형 도파관부를 지나 원형 도파관부를 아래쪽을 향하여 전파해서 공동부를 통해 유전체 창(102)을 투과하여 처리실(103)에 공급된다.
처리실(101) 내에 공급되는 자계를 형성하는 솔레노이드 코일(106)이 처리실(101)의 위쪽 및 옆쪽의 외측에 처리실(101)을 둘러싸서 배치되어 있다. 솔레노이드 코일(106)은 직류 전류가 공급됨으로써 자계가 형성된다. 처리실(103) 내에 공급된 도파관(104)으로부터의 마이크로파의 전계와 솔레노이드 코일(106)에 의해 형성된 자계의 상호작용에 의해 발생된 ECR에 의해, 처리실(103) 내에 가스 도입 구멍으로부터 도입된 처리용 가스의 원자 또는 분자가 여기(勵起)되고, 해리, 전리되어 처리실(103) 내에 고밀도의 플라스마가 형성된다.
처리실(103) 내의 플라스마가 형성되는 공간의 아래쪽에는, 원통 형상을 갖고 시료가 재치되는 시료대인 시료 재치용 전극(107)이 배치되어 있고, 산화알루미늄 혹은 산화이트륨 등의 세라믹스로 구성된 유전체제의 막에 덮인 시료 재치용 전극(107) 상면 위에 시료인 웨이퍼(108)가 배치되어 유지된다.
본 실시예에서는, 웨이퍼(108)는 원판 또는 이것으로 간주할 수 있을 정도로 근사(近似)한 형상을 갖고, 웨이퍼(108) 및 원통 형상을 가진 시료 재치용 전극(107) 및 처리실(103)은, 웨이퍼(108)의 에칭 처리의 레이트와 처리 후의 형상의 웨이퍼(108)의 중심으로부터의 직경 방향 혹은 둘레 방향에 대한 불균일을 저감하여 처리의 특성의 분포를 균일하게 근접시켜 향상시키기 때문에, 이들 상하 방향의 축은 합치 또는 이것으로 간주할 수 있을 정도로 근사한 위치로 되어 있다. 처리실(103)의 위쪽 및 옆쪽의 외주를 둘러싸서 배치된 솔레노이드 코일(106)에 대해서도 마찬가지이다.
웨이퍼 재치용 전극(107)의 상면을 덮는 유전체막의 내부에는, 직류의 전력이 공급되는 복수의 막 형상의 전극이 배치되고, 이들은 용사(溶射)에 의해 형성된다. 복수의 막 형상의 전극에 공급된 직류의 전력에 의해, 그 전극의 위쪽에 배치된 유전체막의 부재와 그 위쪽에 놓여진 웨이퍼(108) 사이에 직류의 전력에 따라 대응하는 전하가 형성되고, 당해 전하로부터 형성되는 정전기력에 의해 웨이퍼(108)는 유전체막을 향하여 흡착되고 유지된다.
본 실시예의 이들 막 형상의 흡착용 전극은, 유전체막 내에 복수개 배치되어 적어도 2개의 흡착용 전극은 각각이 서로 다른 직류 전원에 전기적으로 접속되고, 이들 직류 전원 각각으로부터의 전력에 의해 서로 다른 극성이 부여되어 웨이퍼(108)를 유전체막 위에 정전 흡착한다. 본 실시예에 있어서 이러한 막 형상의 흡착용 전극의 수 혹은 형상에 대해서는 특별히 제한되지 않지만, 본 예의 플라스마 처리 장치(100)는, 웨이퍼(108) 또는 유전체막에 덮인 시료 재치 전극(107) 상면의 중심측에 배치되고 위쪽에서 볼 때 원판 형상 또는 링 형상의 상면 형상을 가진 중심측 전극(109)과 당해 중심측 전극(109)의 외주측에서 이것을 둘러싸서 링 형상으로 배치된 외주측 전극(110)을 구비하고 있다.
상기 본 실시예의 플라스마 처리 장치(100)는, 그 진공 용기(101)의 측벽에 도시하지 않은 다른 진공 용기로서 소정의 진공도까지 감압된 내부의 반송실을 처리 대상인 웨이퍼(108)가 반송되는 진공 반송 용기가, 처리실(103)과 반송실을 연통(連通) 가능하게 연결되어 있다. 진공 용기(101)의 측벽 및 이것에 연결되는 진공 반송 용기의 측벽에는, 양자가 연결된 상태에서 각각의 내부의 처리실(103)과 반송실 사이에서 웨이퍼(108)가 반송되는 통로인 게이트를 구성하는 관통 구멍이 배치되어 있다. 또한, 반송실 내에는 게이트의 개구의 주위의 내측 측벽과 맞닿아 게이트의 통로 내와 반송실 내부 사이를 기밀하게 봉지, 및 내측 측벽으로부터 개리(開離)하여 위 또는 아래로 이동해서 게이트 내부를 개방하여 반송실 내와 연통하는 게이트 밸브가 구비되어 있다.
진공 반송 용기의 반송실 내에 배치된 도시하지 않은 로봇 아암 등의 웨이퍼 반송용 기기의 아암의 선단부에 놓여진 처리 대상인 웨이퍼(108)는, 아암의 신장에 의해 게이트 밸브가 개방된 게이트 내부를 지나 처리실(103) 내의 시료 재치 전극(107) 위쪽까지 반입된다. 웨이퍼(108)는 시료 재치 전극(107) 내부에 수납된 복수의 핀이 시료 재치 전극(107) 위쪽으로 이동함으로써 이들 핀 선단 위로 건네 받고, 아암이 수축하여 처리실(103) 외로 퇴실한 후에 다시 복수의 핀이 아래쪽으로 이동하여 시료 재치 전극(107) 내에 수납됨으로써 시료 재치 전극(107) 상면의 유전체막에 놓여진다.
이후, 게이트가 다시 게이트 밸브에 의해 봉지되어 처리실(103) 내가 밀봉되면, 처리실(103) 내부가 보다 높은 진공도까지 감압된 후, 웨이퍼(108)가 유전체막 위에 정전 흡착되어 유지됨과 함께, 처리실 내에 처리용 가스가 도입되고, 처리실(103) 내부가 플라스마 형성과 처리의 개시에 적합한 압력으로 유지된다. 도파관(104)으로부터의 전계 및 솔레노이드 코일(106)로 형성된 자계가 처리실(103) 내에 공급되어 ECR이 발생되고, 처리용 가스가 여기, 해리 또는 전리하여 처리실 내에 당해 가스를 이용한 플라스마가 형성된다. 시료 재치 전극(107) 내에 배치된 중심측 전극(109) 및 외주측 전극(110)에 고주파 전력이 공급됨으로써 웨이퍼(108) 상면 위쪽에 형성된 바이어스 전위와 플라스마 중의 전위의 전위차에 따라 플라스마 중의 이온 등의 하전 입자가 웨이퍼(108) 상면으로 유인되어 충돌하여 웨이퍼(108) 상면에 미리 형성된 막 구조의 처리 대상인 막층의 에칭 처리가 진행된다.
도시하지 않은 종점 판정기의 동작에 의거하여 웨이퍼(108)의 에칭 처리의 종점에의 도달이 검출되면, 전계 및 자계의 공급이 정지되어 플라스마가 소화된 후, 시료 재치 전극(107)에 대한 고주파 전력의 공급이 정지되어 에칭 처리가 정지된다. 웨이퍼(108)의 정전 흡착이 해제된 후, 웨이퍼(108)가 시료 재치 전극(107) 상면으로부터 복수의 핀의 위쪽으로의 이동에 의해 이간되어 위쪽으로 들어 올려진 상태에서 게이트 밸브가 개방된 게이트 내를 지나 다시 로봇 아암의 아암이 처리실(103) 내에 진입하여 웨이퍼(108)가 아암 선단에 건네 받아진다. 당해 아암의 수축에 수반하는 처리실(103)로부터의 웨이퍼(108)의 반출 후에는, 다음 처리 대상인 웨이퍼(108)가 있을 경우에는 당해 웨이퍼(108)가 처리실(103) 내에 반입되어 상기의 동작이 행해지고, 처리 대상인 웨이퍼(108)가 없을 경우에는 당해 플라스마 처리 장치(100)의 반도체 디바이스를 제조하기 위한 웨이퍼(108)를 처리하는 운전이 정지된다.
또한, 본 실시예에 있어서는, 상기 플라스마 처리 장치(100)의 마그네트론(105)이나 솔레노이드 코일(106), 시료 재치 전극(107) 내부의 전극이나 핀, 혹은 후술하는 BIAS 전위 형성용 고주파 바이어스 공급 회로나, 종점 판정기나 로봇 아암 등의 도시하지 않은 기기의 동작의 각각은, 플라스마 처리 장치(100)의 제어부(119)로부터 발신되는 지령 신호에 의거하여 행해진다. 제어부(119)는, 이들 기기와의 사이에서 신호를 송수신 가능하게 접속되어 있다. 본 실시예의 제어부(119)는, 이들 신호를 주고 받는 인터페이스부와 수신한 신호를 저장하여 기억하는 기억 장치부와 당해 기억 장치부에 저장된 소프트웨어 기재의 알고리즘에 의거하여 신호가 나타내는 데이터 혹은 기억 장치부에 기억된 데이터로부터 다른 데이터 혹은 지령 신호를 산출하는 MPU 등의 연산기부를 구비하고, 이들 인터페이스부, 기억 장치부, 연산기부는 각각 통신 가능하게 전기적으로 접속되어 있다. 제어부(119)는, 이것을 구성하는 인터페이스부, 기억 장치부, 연산기부의 각각이 반도체 디바이스나 회로로서 서로 다른 개소에 배치되고 통신로에서 상호 접속된 구성이어도 되고 혹은 이들 인터페이스부, 기억 장치부, 연산기부와 통신로가 내부에 수납된 단일의 반도체 디바이스로서 구성되어 있어도 된다.
플라스마 처리 장치(100)의 시료 재치 전극(107) 상면을 구성하는 유전체막에 내장되어 배치된 중심측 전극(109) 및 외주측 전극(110)은, 각각 제1 고주파 바이어스 전원(112)을 포함하는 제1 고주파 바이어스 공급 회로(121) 및 제2 고주파 바이어스 전원(113)을 포함하는 제2 고주파 바이어스 공급 회로(122)에 전기적으로 접속되어 있다. 즉, 중심측 전극(109)에는, 웨이퍼(108)의 중심측 부분 위쪽에 바이어스 전위를 형성하는 고주파 바이어스 전력을 공급하는 제1 고주파 바이어스 전원(112)과, 인가되는 전압을 분압하여 전압 파형 신호로서 출력하는 제1 파형 검출기(116)와, 중심측 전극(109)과의 임피던스 정합을 행하는 제1 자동 정합기(114)가, 급전 경로를 구성하는 동축 케이블 및 그 양단의 커넥터부에 의해 순차 접속된 제1 고주파 바이어스 공급 회로(121)에 접속되어 있다. 외주측 전극(110)에는, 웨이퍼(108)의 외주측 부분 위쪽에 바이어스 전위를 형성하는 고주파 전력을 공급하는 제2 고주파 바이어스 전원(113)과, 인가되는 전압을 분압하여 전압 파형 신호로서 출력하는 제2 파형 검출기(117)와, 외주측 전극(110)과의 임피던스 정합을 행하는 제2 자동 정합기(115)가, 급전 경로를 구성하는 동축 케이블 및 그 양단의 커넥터부에 의해 순차 접속된 제2 고주파 바이어스 공급 회로(122)에 접속되어 있다.
여기에서, 제1 고주파 전원(112)과 제2 고주파 전원(113)은, 각각 접지 전위가 된 전극에 접속되어 있다. 또한, 제1 고주파 전원(112)과 제2 고주파 전원(113)은 클럭 발생기(111)와 통신 가능하게 접속되고, 클럭 발생기(111)로부터 소정의 주기에서 출력된 클럭 신호를 수신하여 이것에 동기(同期)하여 소정의 크기의 고주파 바이어스 전력을 출력한다. 또한, 본 실시예의 효과는, 바이어스 전위 형성용 고주파 전력의 주파수에 한정되지 않지만, 본 실시예에서는 400㎑의 고주파 전력이 이용된다.
제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)는, 각각을 구성하는 자동 정합기와 파형 검출기 사이의 급전 경로끼리의 사이에 배치되고 이들을 접속하는 전극간 회로(118)에 의해 전기적으로 분리되어 있다. 본 실시예의 전극간 회로(118)는 제어부(119)와 전기 신호가 통신 가능하게 접속되고, 제어부(119)로부터 발신된 코일 조정 신호에 따라 그 인덕턴스값을 가변으로 조절 가능하게 구성된 가변 인덕턴스 코일을 구비한 회로이다.
제1 고주파 바이어스 공급 회로(121)에 있어서 제1 파형 검출기(116)를 통해 중심측 전극(109)에 공급되는 전압의 값은, 전극간 회로(118)를 사이에 둔 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)의 전기적인 분리가 이상적으로 실시되어 있을 경우에는, 제1 고주파 바이어스 전원(112)으로부터 출력되는 전압의 값과 동등해진다. 그러나, 전기적 분리가 이상적이지 않을 경우에는, 제1 고주파 바이어스 전원(112)만이 출력하고 있는 상태에 있어서의 포지션(123)에서의 전압과 제2 고주파 바이어스 전원(113)만이 출력하고 있을 경우의 포지션(123)에서의 전압이 중첩된 값으로 된다. 본 실시예의 포지션(123)은, 제1 고주파 바이어스 공급 회로(121)의 자동 정합기(114)와 파형 검출기(116) 사이의 급전 경로 상의 개소로서, 전극간 회로(118)에 접속된 다른 동축 케이블이 본 급전 경로와 접속된 개소이다.
상기 전기적 분리가 이상적이지 않은 상태에서 제1 고주파 바이어스 전원(112)의 출력의 전압값과 제1 파형 검출기(116)에서 검출된 전압값의 위상차가 -90도 내지 90도의 범위 내인 것일 경우에는, 중첩의 결과로부터, 제1 파형 검출기(116)의 검출된 전압값은 제1 고주파 바이어스 전원(112)의 출력의 전압값보다 커진다. 즉, 전극간 회로(118)를 사이에 둔 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)의 전기적 분리가 이상적인 상태에서는, 제1 파형 검출기(116)에서 검출되는 전압은 극소값으로서 제1 고주파 바이어스 전원(112)의 출력 전압과 동등한 값을 취한다. 한편, 전기적 분리가 이상적이지 않은 상태에서 위상차가 90도 내지 180도 또는 -90도 내지 -180도의 범위 내일 경우에는, 극대값으로서 제1 고주파 전원(112)의 출력 전압과 동등한 값을 취한다.
또한 마찬가지로, 제2 고주파 바이어스 공급 회로(122)에 있어서 제2 파형 검출기(117)를 통해 외주측 전극(110)에 공급되는 전압은, 전극간 회로(118)를 사이에 둔 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)의 전기적인 분리가 이상적으로 실시되어 있을 경우에는, 제2 고주파 바이어스 전원(113)으로부터 출력되는 전력의 전압값과 동등해지며, 전기적인 분리가 이상적으로 되어 있지 않을 경우에는, 제2 고주파 바이어스 전원(113)만이 출력하고 있는 상태에 있어서의 포지션(124)에서의 전압값과 제1 고주파 바이어스 전원(112)만이 출력하고 있을 경우의 포지션(124)에서의 전압이 중첩된 값으로 된다. 본 실시예의 포지션(124)은, 제2 고주파 바이어스 공급 회로(122)의 자동 정합기(115)와 파형 검출기(117) 사이의 급전 경로 상의 개소로서, 전극간 회로(118)에 접속된 다른 동축 케이블이 본 급전 경로와 접속된 개소이다.
그리고, 상기 전기적 분리가 이상적이지 않은 상태에서 제2 고주파 바이어스 전원(113)이 출력하는 전력의 전압값과 제2 파형 검출기(117)에서 검출된 전압값의 위상차가 -90도 내지 90도의 범위 내일 경우에는, 제2 파형 검출기(117)에서 검출되는 전압값은, 제2 고주파 전원(113)이 출력하는 전력의 전압값보다 커지고, 전극간 회로(118)를 사이에 둔 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)의 전기적 분리가 이상적인 상태에서는, 극소값으로서 제2 고주파 바이어스 전원(113)의 출력 전압과 동등한 값이 된다. 또한, 당해 위상차가 90도 내지 180도 또는 -90도 내지 -180도의 범위 내일 경우에는, 극대값으로서 제2 고주파 전원(113)이 출력하는 전력의 전압값과 동등한 값을 취한다.
그래서, 제1 고주파 전원(112)이 출력하는 전력의 전압값과 제1 파형 검출기(116)에서 검출된 전압값의 위상차의 크기에 따라, 제1 파형 검출기(116)에서 검출되는 전압의 Vpp의 크기가 극소값 혹은 극대값이 되도록 전극간 회로(118)의 인덕턴스값을 조절함으로써, 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122) 사이의 전기적인 분리가, 제1 고주파 바이어스 전원(112) 및 제2 고주파 바이어스 전원(113)의 각각으로부터의 고주파 전력의 출력끼리의 사이의 상호 영향이 없어진 이상적인 것에 근접시킬 수 있다. 또한, 제2 고주파 전원(113)이 출력하는 전력의 전압값과 제2 파형 검출기(117)에서 검출된 전압값의 위상차의 크기에 따라, 제2 파형 검출기(117)에서 검출되는 전압의 Vpp의 크기가 극소값 혹은 극대값이 되도록 전극간 회로(118)의 인덕턴스값을 조절함으로써, 제2 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122) 사이의 전기적인 분리가, 제1 고주파 바이어스 전원(112) 및 제2 고주파 바이어스 전원(113)의 각각으로부터의 고주파 전력의 출력끼리의 사이의 상호 영향이 없어진 이상적인 것에 근접시킬 수 있다.
다음으로, 도 2 및 도 3을 이용하여 본 실시예에 있어서의 2개의 고주파 바이어스 공급 회로의 고주파 전력의 공급을 조절하는 동작에 대해서 상세하게 설명한다.
도 2는, 도 1에 나타내는 실시예에 따른 플라스마 처리 장치의 고주파 바이어스 공급 회로 내부의 회로의 구성의 개략을 모식적으로 나타내는 회로 및 블록도이다. 도 2에 있어서는, 제1 파형 검출기(116), 제2 파형 검출기(117) 및 제어부(119)의 내부의 구성을 회로도 및 블록도로서 나타내고 있다.
중심측 전극(109)에는 제1 고주파 바이어스 공급 회로(121)가 접속되고, 그 내부의 제1 고주파 바이어스 전원(112)과 중심측 전극(109) 사이의 급전 경로 상에 제1 자동 정합기(114)와 제1 파형 검출기(116)가 이 순으로 배치되어 전기적으로 접속되어 있다. 외주측 전극(110)에는 제2 고주파 바이어스 공급 회로(122)가 접속되고, 그 내부의 제2 고주파 바이어스 전원(113)과 외주측 전극(110) 사이의 급전 경로 상에 제2 자동 정합기(115)와 제2 파형 검출기(117)가 이 순으로 배치되어 전기적으로 접속되어 있다. 제1 고주파 바이어스 공급 회로(121)와 제2 고주파 바이어스 공급 회로(122)의 급전 경로끼리의 사이에 전극간 회로(118)가 양자(兩者)와 접속되어 배치되어 있다. 전극간 회로(118)는 수신한 제어부(119)로부터의 코일 인덕턴스 조정 신호에 의거하여 내부에 배치된 가변 유도 코일의 인덕턴스값을 조정하는 동작을 행한다.
또한, 제1 고주파 바이어스 전원(112)과 제2 고주파 바이어스 전원(113)의 각각은 클럭 발생기(211)로부터 소정의 주기에서 출력되는 펄스 형상의 클럭 신호에 동기한 시각에 각각이 소정의 주파수의 고주파 바이어스 전력을 출력한다. 본 실시예의 제1 고주파 바이어스 전원(112), 제2 고주파 바이어스 전원(113)은 각각이, 웨이퍼(108)의 처리 중에, 클럭 신호에 따라 소정의 크기의 진폭으로 연속해서 출력하는 1개의 기간 및 이것보다 작은 진폭으로 연속해서 출력하거나 혹은 출력을 0으로 하는 1개의 기간과의 조합을 1개의 사이클로서 이것을 복수회 반복하여 고주파 전력을 출력한다. 즉, 진폭이 소정값이 되는 기간 및 이것에 이어지는 이것보다 작은 값 또는 0이 되는 기간은 각각이 클럭 신호의 주기의 정수배로 미리 정해져 있다. 또한, 이들 고주파 바이어스 전원 각각이 출력하는 고주파 전력은, 2개의 기간의 길이, 혹은 전압 또는 전류값의 진폭이 같지 않아도 되고, 요구되는 웨이퍼(108)의 에칭 처리의 조건에 따라 플라스마 처리 장치(100)의 사용자에 의해 적절하게 선택된다.
웨이퍼(108)의 처리 중의 임의의 시각에 있어서, 제1 고주파 바이어스 전원(112)과 제2 고주파 바이어스 전원(113)의 한쪽 또는 양쪽이 고주파 바이어스 전력을 큰 진폭으로 출력하고 있는 상태에서, 제1 파형 검출기(116) 및 제2 파형 검출기(117)는 각각에서 고주파 바이어스 전력의 전압값을 분압하여 전압 파형 신호로서 제어부(119)에 대하여 계속해서 출력하고 있다. 본 실시예에서는, 후술하는 제어부(119)에서의 연산에는, 제1 파형 검출기(116)로부터 출력되는 전압 파형 신호와 제2 파형 검출기(117)로부터 출력되는 전압 파형 신호 중 어느 것을 이용해도 된다. 본 실시예에서는 후술하는 제어부(119) 내부의 지령 신호의 연산에 제1 파형 검출기(116)로부터 출력된 전압 파형 신호를 이용하는 예를 나타낸다.
도 2에 나타내는 바와 같이, 제어부(119)는, 제1 파형 검출기(116) 및 제2 파형 검출기(117)로부터의 전압값을 나타내는 출력을 수신하여 제1 고주파 바이어스 회로(121) 및 제2 고주파 바이어스 회로(122)의 각각을 통해 중심측 전극(109), 외주측 전극(110)의 각각에 공급되는 고주파 전력의 위상차를 검출하는 위상차 검출 제어부(220)와, 이 위상차 검출 제어부(220)로부터의 위상차를 나타내는 신호를 수신하여 당해 위상차의 크기가 어느 범위에 속하는지를 판정하여 그 결과에 따라 다음 동작의 플로우를 선택하는 루프 선택부(221)를 구비하고 있다. 또한, 위상차 검출 제어부(220)는 클럭 발생기(111)와 통신 가능하게 접속되어, 클럭 발생기(111)로부터 발신된 클럭 신호를 수신한다.
또한, 웨이퍼(108)의 처리 중의 임의의 시각에 대응하여 제1 파형 검출부(116) 또는 제2 파형 검출부(117)로부터 출력된 전압값을 나타내는 신호를 수신하여 진폭(피크 투 피크, Vpp)의 크기를 검출하는 Vpp 검출부(222)와, 검출된 Vpp의 값을 나타내는 데이터 신호를 내부의 RAM 혹은 ROM 등의 메모리나 CD-ROM 드라이브 등의 기억 매체 내에 기억하여 보존하는 Vpp 보존부(223)와, Vpp 보존부(223)에 보존된 처리 중의 서로 다른 시각에 대응하는 Vpp의 값을 비교하여 차분을 검출해서 출력하는 Vpp 비교부(224)를 구비하고 있다. 그리고 또한, Vpp 비교부(224)로부터의 출력을 받아서 전극간 회로(118)의 인덕턴스값을 지시하는 신호를 발신하는 코일 조정부(225)를 구비하고 있다. Vpp 비교부(224)는 Vpp 검출부(222)와 통신 가능하게 구성되고, Vpp 검출부가 검출하여 출력한 처리 중의 임의의 시각에 대응하는 전압의 값을 나타내는 신호를 수신한다.
또한, 도 2에 나타내는 본 실시예에서는, 제어부(119)의 내부에서 송수신되는 신호의 흐름에 따라 순차 실시되는 서로 다른 동작 각각이 복수의 블록으로서 표시되어 있고, 각각의 블록의 동작이 서로 다른 개소의 서로 다른 디바이스나 기기로 실시되어도 된다. 혹은, 1개의 반도체 디바이스의 내부의 1개의 연산기가 제어부(119) 내의 기억 장치 내에 미리 저장되어 보존된 소프트웨어를 판독하여 그 알고리즘에 따라 각각의 블록의 동작의 목적하는 데이터나 지령 신호를 산출하고, 산출한 결과를 신호 기억 장치에 송신하여 기억시키고, 기억된 데이터를 다음 블록의 동작에 대응하는 소프트웨어의 알고리즘에 따라 판독한 연산기가 당해 다음 블록의 동작의 목적하는 데이터나 지령 신호를 산출함으로써, 제어부(119)에 의한 플라스마 처리 장치(110)의 각각의 동작의 제어가 실시되어도 된다.
다음으로, 본 도면과 도 3과 아울러 제어부(119)로부터의 지령 신호에 의거하는 본 실시예의 플라스마 처리 장치(100)의 동작의 흐름에 대해서 설명한다. 도 3은, 도 1에 나타내는 실시예에 따른 플라스마 처리 장치의 제어부로부터의 지령 신호에 의거한 동작의 흐름을 나타내는 플로우 차트이다.
또한, 본 실시예의 제1 파형 검출기(116) 및 제2 파형 검출기(117)의 각각은, 웨이퍼(108)의 처리 중은 미리 정해진 시간의 간격을 샘플링 주기로서 당해 주기마다의 시각에서 각각의 급전 경로의 고주파 전력의 전압 혹은 전류의 파형을 검출하도록 구성되어 있다. 이하에 설명하는 본 실시예에 따른 플라스마 처리 장치(100)의 동작은, 웨이퍼(108)의 처리의 개시 전 혹은 개시 후의 검출을 개시하는 시각으로부터의 샘플링의 간격마다의 시각(tn)에 있어서 검출되는 고주파 전력에 의거한 것이다.
우선, 제어부(119)에서는, 위상차 검출부(220)가 제1 파형 검출기(116)로부터 출력되는 웨이퍼(108) 처리 중의 기간의 임의의 시각(tn)에 대응한 고주파 전력의 전압의 파형을 나타내는 신호와 클럭 발생기(111)로부터 출력된 클럭 신호를 수신하고, 수신한 2개의 신호로부터 고주파 전력의 사이클의 기준이 되는 클럭 신호와 제1 파형 검출기(116)로부터의 제1 고주파 바이어스 공급 회로(121)로부터 중심측 전극(109)에 공급되는 고주파 전력의 위상차 δΦ＝ΦV1-ΦRF1을 산출한다(스텝 301). 또한, 시각(tn)은, 검출 개시 시각으로부터 반복되는 검출의 횟수를 나타내는 부호 n에 대응하는 샘플링 주기마다의 시각을 나타내고 있다.
루프 선택부(221)에서는, 위상차 검출부(220)로부터 출력된 δΦ을 나타내는 신호를 수신하여, 위상차(δΦ)가 -90도 내지 90도의 범위(제1 범위) 내인지가 판정된다. 루프 선택부(221)에서는, 위상차(δΦ)가 제1 범위 내에 있다고 판정했을 경우에는 제1 파형 검출기(116)로부터 출력되는 전압의 파형을 나타내는 신호의 진폭인 Vpp의 값이 극소값이 되도록 전극간 회로(118)의 회로 정수를 조절하는 일련의 동작의 흐름인 루프 제어(313)가 선택되고, 위상차(δΦ)가 -90도 내지 90도의 제1 범위 내가 아니라고 판정되었을 경우(90도 내지 180도 혹은 -90도 내지 -180도의 제2 범위 내일 경우)에는, 제1 파형 검출기(116)로부터 출력되는 파형을 나타내는 신호의 Vpp가 극대값이 되도록 전극간 회로(118)의 회로 정수를 조절하는 일련의 동작의 흐름인 루프 제어(314)(도면상 A로 표시)가 선택된다(스텝 302).
이하에, 루프 제어(313)가 선택되었을 경우에 대해서 설명을 행한다. 또한, 제1 파형 검출기(116)에 의해 검출된 처리 중의 임의의 시각(tn)에 대응한 고주파 전력의 전압의 파형의 데이터를 이용하여 스텝 302에 있어서 선택된 루프 제어의 동작이 행해지고 있을 동안에도, 당해 임의의 시각(tn)의 다음 샘플링 간격 후의 시각 이후의 주기에 있어서도 제어부(119)의 스텝 301 및 스텝 302에 의한 위상차(δΦ)의 검출과 이 값에 따른 루프 선택의 동작은 행해지고 있다. 제어부(119)는, 스텝 302에 있어서 임의의 시각(tn)에 대응하는 위상차(δΦ)의 크기 제1 및 제2 범위의 속부(屬否)에 대해서 판정의 결과가 1검출 주기 전의 시각(tn-1)인 것으로부터 변화된 것이 검출되었을 경우에는, 이것에 대응하여, 시각(tn-1)에 대응하는 위상차(δΦ)의 판정의 결과에 따른 루프 제어와 다른 루프 제어를 선택하여 그 동작을 행한다.
루프 제어(313)에 있어서, 제어 장치(119)는, 우선 Vpp 검출부(222)에 있어서 제1 파형 검출부(116)로부터 출력된 웨이퍼(108)의 처리 중의 임의의 시각(tn)에 대응하는 전압의 파형을 나타내는 신호를 수신하여, 그 진폭의 값(Vpp)을 검출해서 이것을 나타내는 신호를 Vpp 보존부(223)에 저장시켜 기억시킨다. 이때, 제어부(119)는, 우선, 스텝 303에 있어서, 시각(tn-1)에 대응하는 고주파 전력의 전압의 진폭(Vpp(n-1))이 Vpp 보존부(223)에 저장되어 있는지를 판정한다(스텝 303). 이때, 저장되어 있다고 판정되었을 경우에는 후술하는 스텝 308로 이동한다. 한편, 저장되어 있지 않음이 검출되면, 제어부(119)의 연산기는 위상차 검출부(222)에 지령 신호를 발신하여, 제1 파형 검출기(116) 시각으로부터의 파형의 데이터로부터 시각(tn-1)에 대응하는 고주파 전력의 전압의 진폭(Vpp)을 검출시키고(스텝 304), Vpp 보존부(223)에 송신된 당해 Vpp의 값을 나타내는 신호를 Vpp(n-1)로서 보존시켜 저장시킨다(스텝 305).
또한, 연산기에서는, 당해 시각(tn)에 대응하여 전극간 회로(118) 내부의 가변 인덕턴스 코일의 인덕턴스를 변동시키는 단위량으로서의 ΔVL(n)의 값을 나타내는 데이터가 제어부(119) 내의 기억 장치부 내에 기억되어 저장되어 있는지를 판정한다(스텝 306). 저장되어 있다고 판정되었을 경우에는, 다음 스텝 308로 이행한다. 한편, 저장되어 있지 않음이 판정되면, 스텝 307로 이행하여, 소정의 값(δ)을 상기 인덕턴스를 변동시키는 단위량으로서 기억하여 저장하도록 기억 장치에 발신한다.
다음으로, 제어부(119)는, 스텝 308에 있어서, 전극간 회로(118)에 지령 신호를 발신하여, 내부의 가변 인덕턴스 코일의 인덕턴스를 값(ΔVL(n))만큼 변동시킨다. 또한, 가변 인덕턴스 코일의 인덕턴스가 변동된 것이 검출된 후, Vpp 검출부(222)에 지령 신호를 발신하여, 시각(tn)에 대응하는 고주파 전력의 전압의 파형신호로부터 진폭(Vpp)을 검출한다(스텝 309). 검출된 진폭(Vpp)을 나타내는 신호는 Vpp 보존부(223)에 출력되고 당해 Vpp 보존부(223)에 있어서 당해 신호가 나타내는 Vpp의 값을 나타내는 데이터가 Vpp(n)로서 기억되어 저장된다(스텝 310).
다음으로, Vpp 검출부(222)에 있어서 검출되어 출력된 진폭(Vpp)(n)이 되는 신호는 Vpp 비교부(224)에 송신되고, 또한, 스텝 311에 있어서, Vpp 보존부(223)에 저장된 Vpp(n-1)의 데이터를 나타내는 신호가 Vpp 비교부(224)에 송신되어 수신된다. Vpp 비교부(224)에서는, 이들 신호의 차분인 Vpp(n)-Vpp(n-1)가 산출되어, 그 크기가 소정의 범위 내에 속하는지의 여부가 판정된다. 본 실시예에서는, Vpp(n)-Vpp(n-1)가 0 이하인지의 여부가 판정된다.
코일 조정부(225)는, Vpp 비교부(224)에서의 스텝 311에 따른 판정의 결과를 나타내는 신호를 수신하고, 당해 신호에 따라 코일 조정 신호를 전극간 회로(218)에 보내 전극간 회로(218)의 가변 인덕턴스 코일의 인덕턴스값을 증가 또는 저감시킨다. 즉, Vpp 비교부(224)로부터의 신호가 나타내는 차분의 값이 0 이하인지의 여부의 판정의 결과, 0 이하의 범위에 속한다고 판정되었을 경우에는, 스텝 308로 돌아가, 가변 인덕턴스 코일의 인덕턴스값을 ΔVL(n)만큼 변동시킨다. 이후, 스텝 309 내지 311을 반복한다.
한편, 당해 차분의 값이 0보다 크다고 판정되었을 경우에는, 스텝 312로 이행한다. 스텝 312에서는, 가변 인덕턴스 코일의 인덕턴스값을 증감시키는 방향을 반대로 함과 함께 당해 방향이 반대가 된 변동의 단위량의 절대값의 크기를 소정의 비율만큼 작게 해서 새롭게 ΔVL(n)로서 저장한다. 이후, 코일 조정부(225)는, 스텝 308로 이행해서 가변 인덕턴스 코일에 지령 신호를 발신하여 구동하고 인덕턴스값을 변동시킨 후에, 상기와 마찬가지로 스텝 309 내지 311을 반복한다.
스텝 302에 있어서, 위상차(δΦ)가 -90도 내지 90도의 제1 범위 내가 아니라고 판정되었을 경우(90도 내지 180도 혹은 -90도 내지 -180도의 제2 범위 내일 경우)에 선택되는, 제1 파형 검출기(116)로부터 출력되는 파형을 나타내는 신호의 Vpp가 극대값이 되도록 전극간 회로(118)의 회로 정수를 조절하는 일련의 동작의 흐름인 루프 제어(314)에 있어서의 동작을, 도 4를 이용하여 이하에 설명한다. 도 4는, 도 2에 나타내는 실시예에 따른 플라스마 처리 장치의 제어부로부터의 지령 신호에 의거한 다른 동작의 흐름을 나타내는 플로우 차트이다.
루프 제어(314)에 있어서도 도 3에 나타내는 루프 제어(313)와 마찬가지의 흐름에 따라 일련의 동작이 행해진다. 우선, 제어 장치(119)는, Vpp 검출부(222)에 있어서 제1 파형 검출부(116)로부터 출력된 웨이퍼(108)의 처리 중의 임의의 시각(tn)에 대응하는 전압의 파형을 나타내는 신호를 수신하여, 그 진폭의 값(Vpp)을 검출해서 이것을 나타내는 신호를 Vpp 보존부(223)에 저장시켜 기억시킨다. 이때, 제어부(119)는, 우선, 스텝 401에 있어서, Vpp(n-1)가 Vpp 보존부(223)에 저장되어 있는지를 판정한다(스텝 401). 이때, 저장되어 있다고 판정되었을 경우에는 후술하는 스텝 406으로 이행하고, 한편, 저장되어 있지 않음이 검출되면, 제어부(119)의 연산기로부터의 지령 신호에 따라, 시각(tn-1)에 대응하는 고주파 전력의 전압의 진폭(Vpp)이 검출되고(스텝 402), Vpp 보존부(223)에 송신된 당해 Vpp의 값을 나타내는 신호가 Vpp(n-1)로서 보존되어 저장된다(스텝 403).
또한, 연산기에서는, 당해 시각(tn)에 대응하는 전극간 회로(118)의 가변 인덕턴스 코일의 인덕턴스값을 변동시키는 단위량(ΔVL(n))의 데이터가 기억되어 저장되어 있는지를 판정하고(스텝 404), 저장되어 있을 경우에는, 다음 스텝 406으로 이행하는 한편, 저장되어 있지 않을 경우에는 스텝 405로 이행하여, 소정값(δ)을 ΔVL(n)로서 저장시킨다.
다음으로, 스텝 406에 있어서, 전극간 회로(118) 내부의 가변 인덕턴스 코일의 인덕턴스가 값(ΔVL(n))만큼 증가 또는 저감된다. 또한, Vpp 검출부(222)에 있어서 시각(tn)에 대응하는 고주파 전력의 전압의 진폭(Vpp)이 검출된다(스텝 407). 검출된 진폭(Vpp)의 값은 Vpp 보존부(223)에 있어서 Vpp(n)로서 기억되어 저장된다(스텝 408).
다음으로, 진폭(Vpp)(n)의 값이 Vpp 비교부(224)에 있어서, Vpp 보존부(223)에 저장된 Vpp(n-1)의 값과 비교되고, 이들 값의 차분인 Vpp(n)-Vpp(n-1)가 산출되어, 그 크기가 소정의 범위 내에 속하는지의 여부가 판정된다(스텝 409). 루프 제어(314)에서는, Vpp(n)-Vpp(n-1)가 0 이상인지의 여부가 판정된다.
코일 조정부(225)에서는, Vpp 비교부(225)에서의 판정의 결과, 차분의 값이 0 이상이라고 판정되었을 경우에는 스텝 406으로 돌아가, 가변 인덕턴스 코일의 인덕턴스값을 ΔVL(n)만큼 변동시킨다. 이후, 스텝 407 내지 409를 반복한다. 한편, 당해 차분의 값이 0보다 작다고 판정되었을 경우에는, 스텝 410으로 이행하여, 가변 인덕턴스 코일의 인덕턴스값을 증감시키는 방향을 반대로 함과 함께 당해 인덕턴스값의 변동의 단위량의 절대값의 크기를 소정의 비율만큼 작게 해서 새롭게 ΔVL(n)로서 저장한다. 이후, 코일 조정부(225)는, 스텝 406으로 이행해서 인덕턴스값을 변동시킨 후에, 상기와 마찬가지로 스텝 407 내지 409를 반복한다.
이와 같이, 본 실시예에서는, 2개의 고주파 바이어스 공급 회로(121, 122) 사이에서 이들을 접속하여 배치된 전극간 회로(118) 내부의 가변 인덕턴스 코일의 인덕턴스값을, 고주파 바이어스 공급 회로(121, 122)의 중심측 전극(109), 외주측 전극(110)에의 각각의 급전 경로 상에서 전극간 회로(118)와의 접속 개소의 전원측에 배치된 파형 검출기(116 또는 117)로부터의 전압 파형 신호와 클럭 발생기(111)가 형성하는 클럭 신호간의 위상차와 전압 파형 신호의 Vpp를 이용하여 조정함으로써, 2개의 고주파 바이어스 전원(112, 113)으로부터 고주파 전력이 동시에 출력되고 있을 경우에도, 전극간 회로(118)의 인덕턴스값의 조절에 의한 2개의 고주파 바이어스 공급 회로(121, 122) 사이의 전기적인 분리를 이상적인 상태에 근접시킬 수 있다.
이 때문에, 처리실(103) 내에 플라스마가 형성되고 있는 동안에, 한쪽 고주파 바이어스 전원만을 출력시키는 전극간 회로(118)의 조정 플로우를 삭감할 수 있어, 웨이퍼(108) 상면의 처리 대상인 막층의 에칭 레이트에의 영향도 작게 할 수 있다. 또한, 분할된 중심측 전극(109) 및 외주측 전극(110)에 공급되는 고주파 바이어스 전력을, 한쪽으로부터 다른쪽으로의 영향을 저감하여 조절할 수 있고, 추가로 플라스마의 조건에 의한 영향도 저감할 수 있다. 이들의 결과, 웨이퍼(108)의 면 내 방향에 대해서 에칭 처리의 불균일을 저감시켜 처리의 수율을 향상시킬 수 있다.
100: 플라스마 처리 장치 101: 진공 용기
102: 유전체 창 103: 처리실
104: 도파관 105: 마그네트론 전원
106: 솔레노이드 코일 107: 시료 재치용 전극
108: 웨이퍼 109: 중심측 전극
110: 외주측 전극 111: 클럭 발생기
112: 제1 고주파 바이어스 전원 113: 제2 고주파 바이어스 전원
114: 제1 자동 정합기 115: 제2 자동 정합기
116: 제1 파형 검출기 117: 제2 파형 검출기
118: 전극간 회로 119: 제어부
121: 제1 고주파 바이어스 공급 회로
122: 제2 고주파 바이어스 공급 회로
123, 124: 포지션 220: 위상차 검출부
221: 루프 선택부 222: Vpp 검출부
223: Vpp 보존부 224: Vpp 비교부
225: 코일 조정부

Claims (8)

  1. 진공 용기 내부의 처리실 내에 배치된 사료대의 상면 위쪽에 놓여진 웨이퍼를 당해 처리실 내에 형성된 플라스마를 이용하여 처리하는 플라스마 처리 장치로서,
    상기 시료대에 배치되고 상기 상면을 구성하는 유전체제의 막 내부로서 중앙부 및 그 외주(外周)측의 영역의 아래쪽에 배치된 복수의 전극과, 이들 복수의 전극 각각에 고주파 전력을 공급하는 복수의 고주파 전원과 상기 복수의 전극 및 고주파 전원의 각각의 사이를 전기적으로 접속하는 복수의 급전용 경로 각각에 배치된 복수의 정합기와, 상기 급전용 경로 각각의 상기 정합기와 상기 전극 사이의 개소(箇所)끼리를 코일을 통해 전기적으로 접속하는 접속 경로와, 각각의 상기 급전용 경로 상에 배치되고 당해 급전용 경로를 흐르는 상기 고주파 전력의 전압의 크기를 검지하는 검지기를 구비하며,
    상기 웨이퍼의 처리 중에 상기 검지기의 검지 결과를 이용하여 검출된 상기 급전용 경로를 흐르는 고주파 전력의 위상차의 크기에 따라 상기 코일의 인덕턴스를 상기 고주파 전력의 전압이 극대 또는 극소가 되도록 조절하는 플라스마 처리 장치.
  2. 제1항에 있어서,
    상기 코일의 인덕턴스의 조절에 의해 상기 복수의 전극과 상기 복수의 급전 경로와 상기 접속 경로가 공진 회로를 구성하는 플라스마 처리 장치.
  3. 제1항 또는 제2항에 있어서,
    상기 위상차가 -90도 내지 90도의 범위 내일 경우에는 상기 고주파 전력의 전압이 극소가 되고, 상기 위상차가 90도 내지 180도 또는 -90도 내지 -180도의 범위 내일 경우에는 상기 고주파 전력의 전압이 극대가 되도록, 상기 코일의 인덕턴스값을 조절하는 플라스마 처리 장치.
  4. 제1항 또는 제2항에 있어서,
    상기 복수의 전극이 상기 시료대의 상기 상면을 구성하는 유전체제의 막의 내부에 배치된 것으로서, 상기 중앙부와 그 외주부를 링 형상으로 둘러싸는 영역의 각각에 배치된 복수의 막 형상의 전극인 플라스마 처리 장치.
  5. 내부에 처리실을 갖는 진공 용기와, 이 처리실에 배치되고 그 상면 위쪽에 처리 대상인 웨이퍼가 놓여지는 시료대와, 상기 시료대의 상기 상면의 중앙부 및 그 외주측의 영역의 아래쪽의 당해 시료대의 내부에 배치된 복수의 전극과, 이들 복수의 전극 각각에 고주파 전력을 공급하는 복수의 고주파 전원과, 상기 복수의 전극 및 고주파 전원의 각각의 사이를 전기적으로 접속하는 복수의 급전용 경로 각각에 배치된 복수의 정합기와, 상기 급전용 경로 각각의 상기 정합기와 상기 전극 사이의 개소끼리를 코일을 통해 전기적으로 접속하는 접속 경로와, 각각의 상기 급전용 경로 상에 배치되고 당해 급전용 경로를 흐르는 상기 고주파 전력의 전압 또는 전류의 크기를 검지하는 검지기를 구비한 플라스마 처리 장치의 상기 시료대 상면 위에 상기 웨이퍼를 놓고 당해 처리실 내에 형성된 플라스마를 이용하여 처리하는 플라스마 처리 방법으로서,
    상기 웨이퍼의 처리 중에 상기 검지기의 검지 결과를 이용하여 검출된 상기 급전용 경로를 흐르는 고주파 전력의 위상차의 크기에 따라 상기 코일의 인덕턴스를 상기 고주파 전력의 전압이 극대 또는 극소가 되도록 조절하는 플라스마 처리 방법.
  6. 제5항에 있어서,
    상기 코일의 인덕턴스의 조절에 의해 상기 복수의 전극과 상기 복수의 급전 경로와 상기 접속 경로가 공진 회로를 구성하는 플라스마 처리 방법.
  7. 제5항 또는 제6항에 있어서,
    상기 위상차가 -90도 내지 90도의 범위 내일 경우에는 상기 코일의 인덕턴스를 조절하여 극소값을 검출하고, 상기 위상차가 90도 내지 180도 또는 -90도 내지 -180도의 범위 내일 경우에는 상기 코일의 인덕턴스를 조절해서 극대값을 검출하여 조절하는 플라스마 처리 방법.
  8. 제5항 또는 제6항에 있어서,
    상기 복수의 전극이 상기 시료대의 상기 상면을 구성하는 유전체제의 막의 내부에 배치된 것으로서, 상기 중앙부와 그 외주측을 링 형상으로 둘러싸는 영역의 각각에 배치된 복수의 막 형상의 전극인 플라스마 처리 방법.
KR1020190008004A 2018-06-26 2019-01-22 플라스마 처리 장치 및 플라스마 처리 방법 KR102191228B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018120390A JP7101546B2 (ja) 2018-06-26 2018-06-26 プラズマ処理装置およびプラズマ処理方法
JPJP-P-2018-120390 2018-06-26

Publications (2)

Publication Number Publication Date
KR20200001450A true KR20200001450A (ko) 2020-01-06
KR102191228B1 KR102191228B1 (ko) 2020-12-15

Family

ID=68981063

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190008004A KR102191228B1 (ko) 2018-06-26 2019-01-22 플라스마 처리 장치 및 플라스마 처리 방법

Country Status (5)

Country Link
US (1) US11062884B2 (ko)
JP (1) JP7101546B2 (ko)
KR (1) KR102191228B1 (ko)
CN (1) CN110648889B (ko)
TW (1) TWI712342B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220149749A (ko) * 2020-03-06 2022-11-08 램 리써치 코포레이션 튜닝 가능 에지 시스 (tunable edge sheath) 시스템을 위한 펄싱된 rf 신호의 전압 설정점 튜닝
US20220130704A1 (en) * 2020-10-23 2022-04-28 Applied Materials, Inc. Bipolar electrostatic chuck to limit dc discharge
WO2022180723A1 (ja) * 2021-02-25 2022-09-01 株式会社日立ハイテク プラズマ処理装置
CN114059014A (zh) * 2021-10-08 2022-02-18 北京航空航天大学合肥创新研究院(北京航空航天大学合肥研究生院) 具有电感耦合放电清洗功能的样品台

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005071872A (ja) 2003-08-26 2005-03-17 Noda Rf Technologies:Kk 高周波電源装置および高周波電力供給方法
JP2007067037A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2011192649A (ja) * 2011-03-28 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理装置の制御方法
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP5975755B2 (ja) * 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5824606A (en) * 1996-03-29 1998-10-20 Lam Research Corporation Methods and apparatuses for controlling phase difference in plasma processing systems
JP2004022822A (ja) 2002-06-17 2004-01-22 Shibaura Mechatronics Corp プラズマ処理方法および装置
KR101151419B1 (ko) * 2010-07-30 2012-06-01 주식회사 플라즈마트 Ｒｆ 전력 분배 장치 및 ｒｆ 전력 분배 방법
KR101160625B1 (ko) * 2010-09-20 2012-06-28 주식회사 뉴파워 프라즈마 상하 다중 분할 전극을 위한 다중 전원 공급원을 갖는 플라즈마 반응기
JP5781349B2 (ja) * 2011-03-30 2015-09-24 東京エレクトロン株式会社 プラズマ処理装置
US9396908B2 (en) * 2011-11-22 2016-07-19 Lam Research Corporation Systems and methods for controlling a plasma edge region
JP6312405B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 プラズマ処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005071872A (ja) 2003-08-26 2005-03-17 Noda Rf Technologies:Kk 高周波電源装置および高周波電力供給方法
JP2007067037A (ja) 2005-08-30 2007-03-15 Hitachi High-Technologies Corp 真空処理装置
JP2011192649A (ja) * 2011-03-28 2011-09-29 Hitachi High-Technologies Corp プラズマ処理装置およびプラズマ処理装置の制御方法
JP5975755B2 (ja) * 2012-06-28 2016-08-23 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法
JP2016031955A (ja) * 2014-07-28 2016-03-07 株式会社日立ハイテクノロジーズ プラズマ処理装置およびプラズマ処理方法

Also Published As

Publication number Publication date
CN110648889B (zh) 2022-05-13
TWI712342B (zh) 2020-12-01
JP7101546B2 (ja) 2022-07-15
US11062884B2 (en) 2021-07-13
CN110648889A (zh) 2020-01-03
TW202002726A (zh) 2020-01-01
KR102191228B1 (ko) 2020-12-15
JP2020004780A (ja) 2020-01-09
US20190393021A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
KR102191228B1 (ko) 플라스마 처리 장치 및 플라스마 처리 방법
US11842885B2 (en) Plasma processing apparatus and plasma processing method
US11574800B2 (en) Extreme edge uniformity control
KR102145815B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US10250217B2 (en) Method for impedance matching of plasma processing apparatus
KR20230048459A (ko) 제어 방법 및 플라즈마 처리 장치
US20130228550A1 (en) Dry etching apparatus and method
US20040168771A1 (en) Plasma reactor coil magnet
US20030201069A1 (en) Tunable focus ring for plasma processing
EP1295309A2 (en) Switched uniformity control
US7771608B2 (en) Plasma processing method and apparatus
US20140087489A1 (en) Bottom and side plasma tuning having closed loop control
US20220238313A1 (en) Apparatus for plasma processing and method of etching
US20200279719A1 (en) Plasma processing apparatus and plasma processing method
US11282679B2 (en) Plasma control apparatus and plasma processing system including the same
JP2017079127A (ja) 誘導性結合プラズマ発生装置、セルフバイアス印加装置、プラズマ処理装置、プラズマ生成方法、およびセルフバイアス印加方法
CN110770880A (zh) 等离子处理装置
JPH1140544A (ja) 反応性イオンエッチング装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant