JP6396822B2 - プラズマ処理装置のサセプタの電位を制御する方法 - Google Patents

プラズマ処理装置のサセプタの電位を制御する方法 Download PDF

Info

Publication number
JP6396822B2
JP6396822B2 JP2015027433A JP2015027433A JP6396822B2 JP 6396822 B2 JP6396822 B2 JP 6396822B2 JP 2015027433 A JP2015027433 A JP 2015027433A JP 2015027433 A JP2015027433 A JP 2015027433A JP 6396822 B2 JP6396822 B2 JP 6396822B2
Authority
JP
Japan
Prior art keywords
voltage
susceptor
high frequency
modulated
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015027433A
Other languages
English (en)
Other versions
JP2016152252A (ja
Inventor
幸一 永海
幸一 永海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015027433A priority Critical patent/JP6396822B2/ja
Priority to US15/008,855 priority patent/US9761419B2/en
Priority to TW105103398A priority patent/TWI700724B/zh
Priority to KR1020160016391A priority patent/KR102315643B1/ko
Publication of JP2016152252A publication Critical patent/JP2016152252A/ja
Application granted granted Critical
Publication of JP6396822B2 publication Critical patent/JP6396822B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32715Workpiece holder
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32568Relative arrangement or disposition of electrodes; moving means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32Gas-filled discharge tubes
    • H01J37/32431Constructional details of the reactor
    • H01J37/32532Electrodes
    • H01J37/32577Electrical connecting means

Description

本発明の実施形態は、プラズマ処理装置のサセプタの電位を制御する方法に関するものである。
半導体デバイスといった種々の電子デバイスの製造においては、基板に対するプラズマ処理によって、ドライエッチング、酸化、成膜といった種々のプラズマ処理が施される。このようなプラズマ処理では、処理ガスのプラズマを生成するプラズマ処理装置が用いられる。
プラズマ処理装置は、典型的に、処理容器、サセプタ、静電チャック、第1及び第2の高周波電源、及びガス供給部を備えている。処理容器は、真空排気可能な内部空間を提供している。ガス供給部は、処理容器内の空間に処理ガスを供給する。サセプタ及び静電チャックは、処理容器内に設けられている。
静電チャックは、サセプタ上に設けられている。静電チャックは、その上に載置された基板を吸着して保持するよう構成されている。具体的に、静電チャックは、誘電体膜中に電極を有している。この電極に正極性の直流電圧が印加されることによって発生する静電力によって、基板は静電チャックに保持される。
また、サセプタ及び静電チャックには、リフトピンを昇降移動させるための貫通孔が形成されている。リフトピンは、その先端が静電チャックの上方に突き出た状態で、当該リフトピンの先端に処理前の基板を支持する。しかる後に、リフトピンが下降することにより基板が静電チャック上に載置される。また、基板のプラズマ処理後には、リフトピンが上昇することにより、基板が静電チャックから引き離される。
また、サセプタの内部には、プラズマ処理の実行中の基板の温度を制御するために、冷媒用の第1流路が設けられている。また、静電チャックには、基板を加熱するためのヒータ素子等が設けられている。さらに、サセプタの温度を基板に効率よく伝達するために、サセプタ及び静電チャックには、伝熱用のバックサイドガス(一般にHeガス)を基板の裏面と静電チャックの上面との間に供給するための第2流路が形成されている。
また、一般的に、サセプタは、高周波電極、即ち下部電極を兼ねている。プラズマ処理の実行中には、第1の高周波電源及び第2の高周波電源から整合器を介して高周波(High Frequency Wave)がサセプタに供給される。なお、第1の高周波電源は、プラズマ生成用の第1の高周波を発生し、第2の高周波電源は、イオン引き込み用の第2の高周波を発生する。プラズマ処理の実行中には、基板が静電チャックに吸着された状態で、ガス供給部からの処理ガスが処理容器内に供給され、第1及び第2の高周波電源からの高周波がサセプタに供給されることにより、処理ガスのプラズマが生成される。
ところで、上記のプラズマ処理装置では、静電チャック内の電極に正極性で高圧の直流電圧を印加すると、基板とサセプタとの間で異常放電が発生し、基板がダメージを受ける現象が発生することがある。ここで、図1を参照して、かかる現象を具体的に説明する。図1に示すように、一般的には、静電チャックESCは、サセプタLE上に接着剤AHを介して設けられている。基板Wは、静電チャックESC上に載置され、また、当該基板W及び静電チャックESCの周囲には、フォーカスリングFRが配置される。
基板Wは、静電チャックESCの電極CEに直流電源DCPから正極性の直流電圧が与えられることによって発生する静電力により、静電チャックESCに吸着される。図1に示す状態では、静電チャックESCは、図1において静電チャックESCに重畳して描かれた「+」で示すように、正極性の高い電位、例えば、1000V以上の電位を有する。また、サセプタLEは、接地された処理容器に対して電気的にフローティング状態にあり、サセプタLEと処理容器との間には、容量(図中、参照符号CAで示す)が存在するものと見なすことができる。また、サセプタLEと静電チャックESCの電極CEとの間にも容量(図中、参照符号CBで示す)が存在するものと見なすことができる。したがって、サセプタLEは、図1においてサセプタLEに重畳して描かれた「+」で示すように、静電チャックESCと同極性の電位、即ち正極性の電位を有する。そして、プラズマの生成のために、第1及び第2の高周波電源からの高周波がサセプタに与えられると、基板Wはプラズマに晒され、当該基板Wの電位は、図1において、基板Wに重畳して描かれた「−」で示すように、自己バイアスに等しい負極性の電位(例えば、−500V)以下に下がる。その結果、基板WとサセプタLEとの間には、大きな電位差が生じることになる。
また、上述したように、サセプタLE及び静電チャックESCには、バックサイドガス用の第2流路、リフタピン用の貫通孔といった空間DSが形成されている。この空間DS内にはガスが存在し得るので、上述した電位差により基板WとサセプタLEとの間で異常放電(図中の矢印Aを参照)が発生し得る。
このような異常放電を抑制するために、特許文献1には、基板と略同電位のフォーカスリングとサセプタとの間に電流制限素子を設けて、当該電流制限素子を介してサセプタとフォかスリングとの間で電荷を移動させ、サセプタの電位と基板の電位とを近づける技術が記載されている。
特開2011−210958号公報
上記のようにサセプタとフォーカスリングとを電流制限素子によって電気的に接続するプラズマ処理装置においては、フォーカスリングが消耗性の交換部品であるので、現実的には、電流制限素子をフォーカスリングに溶接やハンダ付け等で接合することはできず、バネ加圧等の接触式によって電気的接続を得る構成を採らざるを得ない。しかし、接触式では、フォーカスリングと電流制限素子との間で良好な電気伝導を得るのが難しく、接触界面で大きな電位差が発生しやすい。このため、電流制限素子に本来の機能を発揮させるのが困難である。そこで、本願発明者は、サセプタに直接的に電圧を印加することにより、サセプタの電位と基板の電位との差を低減し、異常放電の発生を抑制する技術の開発を行っている。
ところで、プラズマ処理では、パルス変調された高周波をサセプタに供給することがある。即ち、サセプタに供給すべき高周波を交互にON/OFFさせることがある。このようにパルス変調された高周波がサセプタに供給されると、基板の電位が変動する。したがって、パルス変調された高周波が用いられる場合であっても、サセプタに直接的に電圧を印加することにより、サセプタの電位と基板の電位との差を低減し、異常放電の発生を抑制することが必要である。
一態様においては、プラズマ処理装置のサセプタの電位を制御する方法が提供される。この方法で使用されるプラズマ処理装置は、処理容器、サセプタ、静電チャック、第1の高周波電源、第2の高周波電源、及び電圧印加部を備えている。サセプタは、導体から構成され、処理容器内に設けられている。静電チャックは、サセプタ上に設けられている。第1の高周波電源は、イオン引き込みのための第1の高周波を発生する。第2の高周波電源は、プラズマ生成用の第2の高周波を発生する。直流電源は、静電チャックの電極に正極性の直流電圧を印加する。電圧印加部は、サセプタに電圧を印加する。本方法は、(a)第1の高周波電源及び第2の高周波電源の少なくとも一方からパルス変調された変調高周波をサセプタに供給する工程(以下、「変調高周波供給工程」という)と、(b)電圧印加部から、変調高周波に同期してパルス変調された変調直流電圧であり、静電チャック上に載置された基板の電位とサセプタの電位との差を減少させるように電圧値が設定された該変調直流電圧をサセプタに印加する工程「以下、変調直流電圧印加工程」という)と、を含む。
一態様に係る方法では、パルス変調された高周波、即ち変調高周波に同期して変調されており、且つ、基板の電位とサセプタの電位との差を減少させる電圧値を有する直流電圧、即ち、変調直流電圧がサセプタに印加される。したがって、第1の高周波及び第2の高周波のうち少なくとも一方に変調高周波が用いられる場合であっても、サセプタの電位と基板の電位との差を低減し、異常放電の発生を抑制することが可能となる。
一実施形態では、電圧印加部は、変調高周波に同期したパルス信号を第1の高周波電源又は第2の高周波電源から受ける。このパルス信号は、変調高周波が第1のパワーを有する第1の期間において第1の信号レベルを有し、変調高周波が第1のパワーよりも小さい第2のパワーを有する第2の期間において第2の信号レベルを有する該パルス信号である。電圧印加部は、当該パルス信号に同期して変調された変調直流電圧をサセプタに印加する。
一実施形態では、変調高周波供給工程において、第1の高周波がパルス変調されることにより、該変調高周波が前記サセプタに供給される。この実施形態の変調直流電圧印加工程において、電圧印加部は、第1の期間においてサセプタに直流電圧を印加し、第2の期間において前記サセプタに直流電圧を印加しない。即ち、この実施形態では、第1の高周波のパルス変調に同期した直流電圧のON/OFF制御によって変調高周波電圧が生成され、当該変調高周波電圧がサセプタに印加される。
一実施形態では、電圧印加部は、変調高周波がサセプタに供給される伝送路上での電圧振幅が大きいほど絶対値が大きくなる電圧値を有する直流電圧を、第1の期間においてサセプタに印加し得る。上記伝送路上での電圧振幅は、自己バイアスによる基板の電位の絶対値が大きいほど大きくなる。この実施形態では、基板とサセプタとの電位差を抑制し得る変調直流電圧の電圧値が、かかる電圧振幅に基づいて決定される。
一実施形態では、電圧印加部は、第1の高周波のパワー、第2の高周波のパワー、及び変調高周波の変調周波数にデータテーブル中で対応付けられている電圧値を有する直流電圧を第1の期間においてサセプタに印加してもよい。この実施形態では、サセプタに与える電圧の電圧値が、基板の電位に影響を与えるパラメータに対応付けてデータテーブルのレコードとして予め準備される。このデータテーブルを用いることにより、サセプタに印加される直流電圧の電圧値が決定される。
一実施形態では、電圧印加部は、基板の自己バイアス電位の測定値に応じた直流電圧を第1の期間においてサセプタに印加してもよい。
一実施形態では、変調高周波供給工程において、第2の高周波がパルス変調されることにより、該変調高周波がサセプタに供給される。この実施形態では、変調直流電圧印加工程において、電圧印加部は、第1の期間においてサセプタに第1の電圧値を有する第1の直流電圧を印加し、第2の期間において前記第1の電圧値の絶対値よりも大きい絶対値を有する第2の電圧値を有する第2の直流電圧をサセプタに印加し得る。例えば第1の高周波がサセプタに供給された状態で、パルス変調された第2の高周波がサセプタに与えられる場合には、第2の高周波がサセプタに与えられている第1の期間には、基板の電位の絶対値は比較的小さくなる。一方、第2の高周波がサセプタに与えられていない第2の期間には、基板の電位の絶対値は比較的大きくなる。したがって、第1の期間において第1の電圧値を有する第1の直流電圧をサセプタに印加し、第2の期間において第2の電圧値を有する第2の直流電圧をサセプタに印加することで、異常放電を抑制することが可能となる。
一実施形態では、電圧印加部は、第1の期間及び第2の期間の各々において、変調高周波がサセプタに供給される伝送路上での電圧振幅が大きいほど絶対値が大きくなる電圧値を有する直流電圧を、サセプタに印加してもよい。
一実施形態では、電圧印加部は、第1の期間及び第2の期間の各々において、第1の高周波のパワー、第2の高周波のパワー、及び変調高周波の変調周波数にデータテーブル中で対応付けられている電圧値を有する直流電圧をサセプタに印加してもよい。
一実施形態では、電圧印加部は、第1の期間及び第2の期間の各々において基板の自己バイアス電位の測定値に応じた直流電圧をサセプタに印加してもよい。
以上説明したように、パルス変調された高周波が用いられる場合であっても、サセプタに直接的に電圧を印加することにより、サセプタの電位と基板の電位との差を低減し、異常放電の発生を抑制することが可能となる。
サセプタと基板との間の異常放電の発生原理を説明するための図である。 一実施形態に係るプラズマ処理装置を概略的に示す図である。 基板の電位の時間変化の測定結果を例示する図である。 一実施形態に係るプラズマ処理装置のサセプタの電位を制御する方法を示す流れ図である。 マッチングユニット及び電圧印加部の回路構成の第1例を示す図である。 変調高周波、パルス信号、基板の電位、及び電圧印加部の変調直流電圧のタイミングチャートを例示する図である。 マッチングユニット及び電圧印加部の回路構成の第2例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第3例を示す図である。 変調高周波、パルス信号、基板の電位、及び電圧印加部の変調直流電圧のタイミングチャートを例示する図である。 データテーブルの一例を示す図である。 別の実施形態に係るプラズマ処理装置を示す図である。 マッチングユニット及び電圧印加部の回路構成の第5例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第6例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第7例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第8例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第9例を示す図である。 マッチングユニット及び電圧印加部の回路構成の第10例を示す図である。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を附すこととする。
まず、一実施形態のプラズマ処理装置について説明する。図2は、一実施形態に係るプラズマ処理装置を概略的に示す図である。図2に示すプラズマ処理装置1は、下部2周波印加方式の容量結合型プラズマ処理装置として構成されている。このプラズマ処理装置1は、処理容器10を備えている。処理容器10は、略円筒形状を有しており、例えば、アルミニウム又はステンレス鋼といった金属から構成されている。この処理容器10は、接地されている。
処理容器10内には、サセプタ12が設けられている。このサセプタ12は、高周波電極、即ち下部電極を構成している。サセプタ12は、例えばアルミニウム製である。サセプタ12は、支持部14によって支持されている。支持部14は、例えば円筒形状を有しており、処理容器10の底部から上方に延在している。支持部14は、セラミックといった絶縁体から構成されている。したがって、サセプタ12は、非接地状態にある。
また、処理容器10の底部からは、支持部16が支持部14の外周に沿って上方に延在している。支持部16は導電性であり、略円筒形状を有し得る。この支持部16と処理容器10の内壁面との間には、排気路18が形成されている。排気路18には、排気管22によって提供される排気口20が接続している。排気管22には、排気装置24が接続されている。排気装置24は、ターボ分子ポンプといった真空ポンプを有しており、処理容器10内の空間を所望の真空度まで減圧することができる。また、処理容器10の側壁には、基板Wの搬入出口を開閉するゲートバルブ26が取り付けられている。
サセプタ12には、第1の高周波電源28及び第2の高周波電源30が、マッチングユニット32及び給電棒34を介して電気的に接続されている。第1の高周波電源28は、主としてサセプタ12上の基板Wに対するイオンの引き込みに寄与する周波数(例えば、13.56MHz)の第1の高周波LFを出力する。一方、第2の高周波電源30は、主としてプラズマの生成に寄与する周波数(例えば、100MHz)の第2の高周波HFを出力する。
マッチングユニット32には、第1の高周波電源28及び第2の高周波電源30と負荷(主にプラズマ)との間でインピーダンスの整合をとるための整合器が主要されている。なお、整合器については、後述する。給電棒34は、円筒形又は円柱形の導体から構成されている。給電棒34の上端は、サセプタ12の下面中心部に接続されており、当該給電棒34の下端はマッチングユニット32内の整合器の高周波出力端子に接続されている。また、処理容器10の底部とマッチングユニット32との間には、給電棒34の周りを囲む円筒形の導体カバー35が設けられている。
サセプタ12は基板Wよりも一回り大きな直径又は口径を有している。サセプタ12の上面は、略水平な面であり、中央領域と周辺領域を含んでいる。この中央領域上には、静電チャック38が設けられている。また、周辺領域上には、静電チャック38及び基板Wを囲むように、フォーカスリング36が設けられる。フォーカスリング36は、リング状の誘電体135を介して、周辺領域上に設けられている。このフォーカスリング36は、基板W表面の材料(例えば、被エッチング材)に応じて、例えば、Si,SiC,C,SiOの中の何れかの材質で構成される。
静電チャック38は、サセプタ12の上面の中央領域上に設けられている。静電チャック38は、サセプタ12に対して一体形成されていてもよく、或いは、当該中央領域に対して接着剤等を介して接合されていてもよい。静電チャック38は、誘電体層40及び内部電極42を有している。内部電極42は、誘電体層40内に設けられている。この内部電極42には、処理容器10の外に設けられた直流電源44が、スイッチ46、抵抗器48、及び高圧線50を介して電気的に接続されている。直流電源44から正極性で高圧(例えば、2000〜3000V)の直流電圧ADCが静電チャック38の内部電極42に印加されることにより、基板Wが静電力で静電チャック38に吸着されるようになっている。なお、高圧線50は、被覆線であり、サセプタ12を下から貫通して静電チャック38の内部電極42に接続されている。
サセプタ12の内部には、冷媒流路52が形成されている。冷媒流路52は、例えば、サセプタ12の内部において、環状又は螺旋状に延在している。この冷媒流路52には、チラーユニットから冷媒供給管54を介して所定温度の冷媒、例えば冷却水CWが循環供給される。このように供給される冷媒の温度によってサセプタ12の温度を制御することができる。また、サセプタ12及び静電チャック38には、ガス流路56が形成されている。このガス流路56には、ガス供給管を介してバックサイドガス供給部から、Heガスといったバックサイドガスが供給される。バックサイドガスは、ガス流路56を介して基板Wと静電チャック38との間に供給される。これにより、基板Wと静電チャック38とが熱的に結合される。
サセプタ12及び静電チャック38には、当該サセプタ12及び静電チャック38を貫通する複数の貫通孔が形成されている。これら、複数の貫通孔には、複数本(例えば、3本)のリフトピン58が挿入されている。なお、図2においては、各々に一本のリフトピンが挿入された二つの貫通孔60及び貫通孔62が描かれている。リフトピン58は、例えば、樹脂又はセラミックス等の絶縁体から構成されている。これらリフトピン58は、リング状の水平昇降板64に支持されている。水平昇降板64は、エアシリンダ又はボールねじ機構等からなるアクチエータ66の昇降駆動軸68に結合されている。リフトピン58は、その先端が静電チャック38の上方に突き出た状態で、当該リフトピン58の先端に基板Wを支持する。しかる後に、リフトピン58が下降することにより基板Wが静電チャック38上に載置される。また、基板Wのプラズマ処理後には、リフトピン58が上昇することにより、基板Wが静電チャック38から引き離される。即ち、リフトピン58は、基板Wのローディング及びアンローディングのために用いられる。
処理容器10の天井には、シャワーヘッド70が設けられている。シャワーヘッド70は、サセプタ12と空間を介して設けられている。このシャワーヘッド70は、上部電極を兼ねている。シャワーヘッド70は、電極板72、及び電極支持体74を有している。電極板72は、例えば、Si、SiC、又はCから構成されている。電極板72は、処理容器10内の空間Sに接している。電極板72とサセプタ12との間の空間Sはプラズマ生成空間又は処理空間となる。電極支持体は、電極板72をその背面側(上側)から着脱可能に支持している。電極支持体74は、例えば、アルマイト処理されたアルミニウムから構成されている。電極支持体74の内部には、ガス室76が形成されている。電極支持体74及び電極板72には、ガス室76からサセプタ12側に貫通する多数のガス吐出孔78が形成されている。ガス室76の上部には、ガス導入口76aが設けられている。このガス導入口76aには、ガス供給管82を介して処理ガス供給部80が接続されている。
プラズマ処理装置1は、更に主制御部84を備えている。主制御部84は、マイクロコンピュータ及び各種インタフェースを含み、外部メモリ又は内部メモリに格納されるソフトウェア(プログラム)及びレシピ情報にしたがって、プラズマ処理装置1内の各部、例えば、排気装置24、第1の高周波電源28、第2の高周波電源30、マッチングユニット32、スイッチ46、リフト機構のアクチエータ66、チラーユニット、バックサイドガス供給部、及び、処理ガス供給部80等の個々の動作及び装置全体の動作(シーケンス)を制御する。
なお、この実施形態では、主制御部84が一つの制御ユニットとして示されているが、複数の制御ユニットが主制御部84の機能を並列的又は階層的に分担する形態を採っていてもよい。
プラズマ処理装置1では、第1の高周波電源28及び第2の高周波電源30の少なくとも一方が、パルス変調された高周波、即ち変調高周波を生成し、当該変調高周波をサセプタ12に供給するようになっている。
パルス変調は、第1の高周波LF及び第2の高周波HFのうち少なくとも一方の高周波を、第1の高周波LFの周波数及び第2の高周波HFの周波数よりも低い周波数(以下、「変調周波数」という)で交互にON/OFFさせる変調である。なお、パルス変調は、当該少なくとも一方の高周波のパワーを交互に増減させる変調であってもよい。このパルス変調の変調周波数は、プラズマ処理の目的に応じて任意に設定される。変調周波数によって規定される1周期は、当該少なくとも一方の高周波がONとなる期間(以下、「第1の期間」という)、及び、当該少なくとも一方の高周波がOFFとなる期間(以下、第2の期間」という)を含む。パルス変調の1周期において第1の期間が占める割合(%)、即ち、デューティーも、プラズマ処理の目的に応じて任意に設定される。
ここで、図3を参照して、第1の高周波LFのパルス変調の有無、及び第1の高周波LFのパルス変調の変調周波数が基板Wの電位に与える影響を説明する。図3の(a)には、第1の高周波LF(1000W)及び第2の高周波HF(1500W)が共にパルス変調されず連続的にサセプタ12に与えられたときの基板Wの電位の時間変化の測定結果が示されている。図3の(b)には、変調周波数1kHz且つデューティー50%で変調された第1の高周波LF(1000W)、即ち変調高周波がサセプタ12に与えられ、第2の高周波HF(1500W)がパルス変調されず連続的にサセプタ12に与えられたときの基板Wの電位の時間変化の測定結果が示されている。図3の(c)には、変調周波数0.5kHz且つデューティー50%で変調された第1の高周波LF(1000W)、即ち変調高周波がサセプタ12に与えられ、第2の高周波HF(1500W)がパルス変調されず連続的にサセプタ12に与えられたときの基板Wの電位の時間変化の測定結果が示されている。また、図3の(d)には、変調周波数0.1kHz且つデューティー50%で変調された第1の高周波LF(1000W)、即ち変調高周波がサセプタ12に与えられ、第2の高周波HF(1500W)がパルス変調されず連続的にサセプタ12に与えられたときの基板Wの電位の時間変化の測定結果が示されている。図3に示す基板Wの電位の時間変化は何れも、第1の高周波の周波数以上の電位の時間変化を除去するためのフィルタを介して、基板Wの電位を測定して得たものである。なお、図3において、「GND」は、グランド電位を示している。
図3の(a)に示すように、第1の高周波LF及び第2の高周波HFの双方が連続的にサセプタ12に与えられる場合には、基板Wの電位は、略一定の負極性の電位となる。したがって、基板Wとサセプタ12との間の空間、例えば、ガス流路56、貫通孔60、及び貫通孔62といった空間を介した異常放電は、略一定の負極性の直流電圧をサセプタ12に与えることにより、抑制される。
一方、図3の(b)、(c)、及び(d)に示すように、パルス変調された第1の高周波LF、即ち、変調高周波がサセプタ12に与えられると、基板Wの電位が周期的に変動する。特に、パルス変調の周波数が1kHz未満である場合には、変調高周波に追従して基板Wの電位が大きく変動する。したがって、負極性且つ一定の直流電圧、例えば、基板Wの実効電位と同等且つ一定の直流電圧をサセプタ12に与えても、基板Wとサセプタ12との間の空間を介した異常放電が生じ得る。このような現象は、第2の高周波HFがパルス変調される場合、及び、第1の高周波LF及び第2の高周波HFの双方がパルス変調される場合にも、生じ得る。なお、上述したように、基板Wの電位が変調高周波に追従する現象は、パルス変調の周波数が所定の周波数の値未満である場合において顕著となる。本実施例ではパルス変調の周波数が1kHz未満において当該現象が顕著となる検証結果を得た。当該現象が顕著となるパルス変調の周波数は、プラズマ処理装置の浮遊容量、即ち、プラズマ処理装置において高周波が通る経路に存在する浮遊容量に依存するものであり、プラズマ処理装置によって変化し得る値である。
プラズマ処理装置1は、上記のように変調高周波がサセプタ12に与えられることにより基板Wの電位が変動しても、基板Wとサセプタ12との間の空間を介した異常放電を抑制するために、電圧印加部DAを更に備えている。電圧印加部DAは、変調高周波に同期してパルス変調された直流電圧、即ち変調直流電圧をサセプタ12に印加するよう構成されている。また、変調直流電圧の電圧値は、自己バイアスによる基板Wの電位(負極性の電位)とサセプタ12の電位(正極性の電位)との間の電位差を減少させるように設定される。プラズマ処理装置1では、この電圧印加部DAも、主制御部84によって制御され得る。
以下、図2と共に図4を参照しつつ、プラズマ処理装置1におけるプラズマ処理の実行時の動作を説明し、これと共に、一実施形態に係るプラズマ処理装置のサセプタの電位を制御する方法について説明する。図4は、一実施形態に係るプラズマ処理装置のサセプタの電位を制御する方法を示す流れ図である。
プラズマ処理装置1における基板Wのプラズマ処理では、先ず、ゲートバルブ26が開かれて、隣室のロードロック・チャンバ又はトランスファ・チャンバから搬送アームによって基板Wが処理容器10内に搬入される。
次いで、ローディング動作が行われる。ローディング動作では、アクチエータ66が作動して、リフトピン58を上昇させる。そして、リフトピン58が、搬送アームから基板Wを受け取る。次いで、リフトピン58が降下して、基板Wが静電チャック38の上に載置される。
次いで、処理ガス供給部80から処理ガス(一般に混合ガス)が所定の流量で処理容器10内に導入される。また、排気装置24によって処理容器10内の圧力が調整される。さらに、第1の高周波電源28から第1の高周波LFが出力され、第2の高周波電源30から第2の高周波HFが出力され、第1の高周波LF及び第2の高周波HFがマッチングユニット32及び給電棒34を介してサセプタ12に供給される。また、スイッチ46がオン状態に切り換えられることにより、基板Wが静電力で静電チャック38に保持される。そして、バックサイドガス供給部より基板Wとの間に伝熱用のバックサイドガスが供給される。そして、シャワーヘッド70から空間Sに供給された処理ガスが、高周波放電により励起されることにより、プラズマが生成される。このように生成されたプラズマから供給されるラジカルやイオンによって、基板Wに対するプラズマ処理、例えば、エッチングが行われる。
このプラズマ処理装置1においては、第1の高周波LF及び第2の高周波の少なくとも一方がパルス変調された高周波、即ち変調高周波としてサセプタ12に供給される(図4の工程ST1)。また、電圧印加部DAにより、変調高周波に同期してパルス変調された変調直流電圧がサセプタ12に印加される(図4の工程ST2)。この変調直流電圧は、自己バイアスによる基板Wの電位(負極性の電位)とサセプタ12の電位(正極性の電位)との間の電位差を減少させるように設定された電圧値を有する直流電圧である。したがって、基板Wとサセプタ12の間の電位差が減少し、基板Wとサセプタ12との間の空間、例えば、ガス流路56、貫通孔60、及び貫通孔62といった空間を介して異常放電が発生することが抑制される。故に、基板Wに異常放電によるダメージが発生することが抑制され、プラズマ処理の歩留まりが向上される。
以下、プラズマ処理装置1のマッチングユニット32及び電圧印加部DAとして用いることができる種々のマッチングユニット及び電圧印加部について説明する。また、第1の高周波LF及び第2の高周波HFのパルス変調の種々の例、及び、変調高周波に同期した変調直流電圧の印加に関する種々の例についても説明する。
[マッチングユニット及び電圧印加部の第1例]
図5は、マッチングユニット及び電圧印加部の回路構成の第1例を示す図である。図6は、変調高周波LFPMのパワー、第1の高周波電源28によって出力されるパルス信号PS、基板の電位VDC(0V以下)、及び電圧印加部の変調直流電圧BDCのタイミングチャートを例示する図である。図5に示す第1例の回路構成は、第1の高周波LFの電圧振幅VPP_LF(ピーク・ツー・ピーク)に応じて変調高周波電圧の電圧値を制御するものである。ここで、第1の高周波LFの電圧振幅VPP_LFは、第1の高周波LFの電圧の最大ピーク値と最小ピーク値との差である。この第1例の回路構成は、サセプタ12における第2の高周波HFの電圧振幅が無視できるほど小さい場合に利用し得るものであり、当該回路構成では、第1の高周波LFのみがパルス変調されてもよく、第1の高周波LF及び第2の高周波HFの双方がパルス変調されてもよい。以下、第1の高周波LFのみがパルス変調される場合を例にとって、第1例の回路構成について説明する。
第1例の回路構成は、マッチングユニット321及び電圧印加部DA1を含んでいる。マッチングユニット321は、図2のマッチングユニット32として用いられ、電圧印加部DA1は図2の電圧印加部DAとして用いられる。マッチングユニット321は、第1の整合器100、及び第2の整合器102を有している。第1の整合器100は、第1の高周波電源28から出力される第1の高周波LFを、無反射又は少ない反射で効率よく処理容器10内のプラズマ負荷に伝送するように動作する。第1の整合器100と第1の高周波電源28は、第1の高周波給電部108を形成している。第2の整合器102は、第2の高周波電源30から出力される第2の高周波HFを、無反射又は少ない反射で効率よく処理容器10内のプラズマ負荷に伝送するように動作する。第2の整合器102と第2の高周波電源30は、第2の高周波給電部110を形成している。
第1の整合器100は、可変容量のコンデンサ112、可変容量のコンデンサ114、及び、インダクタ116を有している。コンデンサ114及びインダクタ116は、第1の高周波電源28の出力端子と負荷との間で直列に接続されている。コンデンサ112は、コンデンサ114の入力側端子と接地電位部材との間に接続されている。これらコンデンサ112、コンデンサ114、及びインダクタ116は、L型の整合回路を形成している。
また、第1の整合器100は、オートマッチング機構を更に有している。このオートマッチング機構は、一例においては、ステップモータといったモータ212及びモータ214、並びに、マッチングコントローラ216を有している。また、第1の整合器100は、インピーダンスセンサ210を更に有している。インピーダンスセンサ210は、第1の高周波電源28が第1の高周波LFを出力しているときに、第1の高周波電源28側から見える負荷側のインピーダンス、即ち、負荷インピーダンスZL_LHを測定し、当該負荷インピーダンスZL_LHの測定値MZL_LHを出力する。負荷インピーダンスZL_LHは、処理容器10内の負荷(主にプラズマ)のインピーダンスと、第1の整合器100のL型の整合回路のインピーダンスとが合成されたインピーダンスである。
マッチングコントローラ216は、マイクロコンピュータを有しており、インピーダンスセンサ210から出力される測定値MZL_LHが第1の高周波電源28の出力インピーダンスに相当する整合ポイント(通常50Ω)に一致するか又は近付くように、モータ212及びモータ214の回転制御を通じてコンデンサ112及びコンデンサ114のポジション(バリコン・ステップ)PC,PCを制御する。
第2の整合器102は、一次側において、コイル118、及び可変容量のコンデンサ120を有しており、二次側において、コイル122、及び可変容量のコンデンサ124を有している。コイル118及びコンデンサ120は、第2の高周波電源30の出力端子と接地電位部材との間で直列に接続されている。コイル118は、コイル122とトランス結合されている。コンデンサ124は、コイル122と負荷との間に直列に接続されている。これらコイル118、コンデンサ120、コイル122、及びコンデンサ124は、誘導結合型の整合回路を構成している。
また、第2の整合器102は、オートマッチング機構を更に有している。このオートマッチング機構は、一例においては、ステップモータといったモータ312及びモータ314、並びに、マッチングコントローラ316を有している。また、第2の整合器102は、インピーダンスセンサ310を更に有している。インピーダンスセンサ310は、第2の高周波電源30が第2の高周波HFを出力しているときに、第2の高周波電源30側から見える負荷側のインピーダンス、即ち、負荷インピーダンスZL_HFを測定し、当該負荷インピーダンスZL_HFの測定値MZL_HFを出力する。負荷インピーダンスZL_HFは、処理容器10内の負荷(主にプラズマ)のインピーダンスと、第2の整合器102の誘導結合型の整合回路のインピーダンスとが合成されたインピーダンスである。
マッチングコントローラ316は、マイクロコンピュータを有しており、インピーダンスセンサ310から出力される測定値MZL_HFが第2の高周波電源30の出力インピーダンスに相当する整合ポイント(通常50Ω)に一致するか又は近付くように、モータ312及びモータ314の回転制御を通じてコンデンサ120及びコンデンサ124のポジション(バリコン・ステップ)PC,PCを制御する。
第1の高周波給電部108は、第1の整合器100と給電棒34との間に、ローパスフィルタ130を有している。ローパスフィルタ130は、L型のローパスフィルタであり、インダクタ126及びコンデンサ128を有している。インダクタ126は、第1の整合器100と給電棒34との間に接続されており、コンデンサ128は、インダクタ126の第1の整合器100側の端子と接地電位部材との間に接続されている。このローパスフィルタ130は、第1の整合器100からの第1の高周波LF及び電圧印加部DA1からの変調直流電圧BDCをサセプタ12側に通し、第2の高周波給電部110からの第2の高周波HFを遮断する。
なお、第2の高周波給電部110内では、第2の整合器102内でトランス結合されているコイル118及びコイル122が、第1の高周波給電部108からの第1の高周波LFを遮断するようになっている。
一実施形態では、マッチングユニット32には、一次的には保安接地用のリレースイッチ132が設けられている。このリレースイッチ132の一方の端子は、抵抗器134を介して接地電位部材に接続されており、当該リレースイッチ132の他方の端子は、高周波遮断フィルタ140を介して、第1の整合器100内の高周波伝送路(図示の例ではコンデンサ114とインダクタ116との間の接続点NA)に接続されている。高周波遮断フィルタ140は、インダクタ136及びコンデンサ138を有している。インダクタ136は、リレースイッチ132と接続点NAとの間に接続されている。コンデンサ138は、インダクタ136のリレースイッチ132側の端子と接地電位部材との間に接続されている。この高周波遮断フィルタ140は、変調直流電圧BDCを通過させ、第1の高周波LFといった他の高周波を遮断するフィルタ特性を有している。
リレースイッチ132がオフしているときには、第1の整合器100内の接続点NAが電気的(特に直流的)にフローティング状態にある。したがって、サセプタ12もフローティング状態に置かれる。リレースイッチ132がオンすると、過渡的にはそれまでサセプタ12に蓄積されていた電荷が接続点NA、高周波遮断フィルタ140、リレースイッチ132及び抵抗器134を介して接地電位部材に流れるようになっている。なお、リレースイッチ132がオフするタイミングは、基板がサセプタ12上に載置され、処理ガス供給部80からの処理ガスが処理容器10内に供給されてから、第2の高周波HFが出力されるまでの間にタイミングである。また、リレースイッチ132がオンするタイミングは、基板を処理容器10から搬出するために、リフトピン58が上昇される前のタイミングである。このようなリレースイッチ132のオンとオフは、マッチングコントローラ216からリレースイッチ132に与えられる制御信号によって制御される。
第1例では、第1の高周波電源28は、パルス変調された第1の高周波、即ち、変調高周波LFPMを出力する(図6参照)。パルス変調の1周期は、図6に示すように、第1の期間T1と当該第1の期間に続く第2の期間T2とに分割される。図6の変調高周波LFPMのタイミングチャートに示すように、第1の期間T1では、第1の高周波LFがサセプタ12に供給され(図6では「ON」)、第2の期間T2では第1の高周波LFのサセプタ12への供給が停止される(図6では「OFF」)。なお、第1の期間T1では、第1のパワーの第1の高周波LFがサセプタ12に供給され、第2の期間T2では、第1のパワーよりも低い第2のパワーの第1の高周波LFがサセプタ12に供給されてもよい。この第1の高周波電源28は、変調高周波LFPMに同期したパルス信号PSを出力する。このパルス信号PSは、第1の期間T1では第1の信号レベルLV1を有し、第2の期間T2では第2の信号レベルLV2を有する。
変調高周波LFPMがサセプタ12に与えられると、図6に示すように、基板Wの電位VDCは、変調高周波LFPMに同期して時間変動する。即ち、基板Wの電位VDCは、第1の期間T1では負極性の電位となり、第2の期間では略0(V)の電位となる。このような基板Wの電位とサセプタ12の電位との差を低減させるために、図5に示すように、電圧印加部DA1がリレースイッチ132と並列に設けられている。この電圧印加部DA1は、変調直流電圧BDCを出力する。
具体的に、電圧印加部DA1は、リレースイッチ132と並列に、抵抗器142を介して高周波遮断フィルタ140に接続されており、当該高周波遮断フィルタ140を介して、接続点NAに接続されている。抵抗器142は、前段の高周波遮断フィルタ140から漏れて来ることもある第1の高周波LFといったその他の高周波を確実に遮断する次段の高周波遮断フィルタを構成している。
電圧印加部DA1は、直流電源104、スイッチング素子SW1、及び、時定数調整回路TC1を含んでいる。直流電源104は、負極性の直流電圧を発生する可変直流電源であり、出力する直流電圧の電圧値を調整可能である。この直流電源104は、抵抗器142に接続されている。スイッチング素子SW1は、第1の端子、第2の端子、及び制御端子を有している。スイッチング素子SW1は、その制御端子に入力される電気信号により第1の端子と第2の端子の間の導通状態を切り換える素子である。スイッチング素子SW1には、例えば、電界効果トランジスタを用いることができる。電界効果トランジスタによれば、メカニカルなスイッチよりも、スイッチング素子SWの寿命を長くすることが可能となる。このスイッチング素子SW1の第1の端子は、抵抗器142と直流電源104との間のノードNA1に、時定数調整回路TC1を介して接続されている。スイッチング素子SW1の第2の端子は、接地電位部材に接続されている。スイッチング素子SW1の制御端子には、第1の高周波電源28から、パルス信号PSが与えられるようになっている。
第1の期間T1において第1の信号レベルLV1のパルス信号PSがスイッチング素子SW1の制御端子に与えられると、スイッチング素子SW1の第1の端子と第2の端子との間の導通が切断される。したがって、直流電源104の直流電圧がサセプタ12に印加される。即ち、図6に示すように、第1の期間T1における変調直流電圧BDCの電圧値は、負極性のBDC(T1)となる。一方、第2の期間T2において第2の信号レベルLV2のパルス信号PSがスイッチング素子SW1の制御端子に与えられると、スイッチング素子SW1の第1の端子と第2の端子が導通する。これにより、直流電源104の直流電圧のサセプタ12に対する印加が停止される。即ち、図6に示すように、第2の期間T2における変調直流電圧BDCの電圧値は、例えば略0(V)のBDC(T2)となる。
図6に示したように、基板Wの電位VDCは、変調高周波LFPMに同期しているものの、その立ち下がり及び立ち上がりには遅れが生じる。この遅れに対応するために、変調直流電圧BDCの立ち下がり及び立ち上がりは、時定数調整回路TC1によって調整される。なお、時定数調整回路TC1は、例えば、ノードNA1とスイッチング素子SW1との間に接続された抵抗素子であり得る。
この第1例の回路構成では、基板Wの電位VDCが第1の高周波LFの電圧振幅VPPと比例関係にあることを利用して、変調直流電圧BDCの電圧値が第1の高周波LF(本例では、変調高周波LFPM)の電圧振幅VPP_LFに応じて制御される。このため、第1の高周波給電部108の高周波伝送路上には、第1の高周波LFの電圧振幅VPP_LFを測定するための振幅測定部146が設けられている。一実施形態において、当該高周波伝送路上には、第1の高周波LFの進行波パワーPf_LF及び反射波パワーPr_LFを測定するためのRFパワーモニタ148が更に設けられていてもよい。なお、RFパワーモニタ148は、例えば、方向性結合器を含み得る。
振幅測定部146は、上記高周波伝送路上での電圧振幅VPP_LFの測定値MVPP_LFを電圧制御部144に出力する。電圧制御部144は、主制御部84の一部を構成し得る。電圧制御部144は、パルス信号PSを受け、パルス信号PSが第1の信号レベルLV1を有するときに、第1の期間T1における測定値MVPP_LF、即ち、測定値MVPP_LF(T1)から、変調直流電圧BDCの電圧値BDC(T1)を求める。例えば、電圧制御部144は、下式(1)により、負値の電圧値BDC(T1)を求める。ここで、K1は正の係数である。
DC(T1)=−K1×MVPP_LF(T1) …(1)
電圧制御部144は、第1の期間T1において直流電源104が出力する直流電圧の電圧値が、BDC(T1)になるよう、直流電源104を制御する。したがって、第1の期間T1では、電圧振幅VPP_LFが大きいほど、変調直流電圧BDCの電圧値の絶対値は大きくなる。
ところで、プラズマ処理の開始時やプラズマ処理の最中にプラズマの負荷が変動すると、基板Wの電位VDCと電圧振幅VPP_LFとの間で比例関係が崩れ、電位VDCの絶対値がK×VPP_LFよりも小さくなることがある。この場合には、プラズマ負荷にRFパワーが十分に吸収されず、反射波パワーPr_LFが増大する。
このようなプラズマ負荷の変動に対処するために、電圧制御部144は、測定値MVPP_LF(T1)、及び、第1の期間T1におけるRFパワーモニタ148の反射波パワーの測定値MPr_LF、即ちMPr_LF(T1)を利用して、電圧値BDC(T1)を求めることができる。具体的に、電圧制御部144は、下式(2)又は下式(3)により、電圧値BDC(T1)を求めてもよい。なお、J1及びD1は正の係数である。
DC(T1)=−(K1×MVPP_LF(T1)−J1×MPr_LF(T1)) …(2)
DC(T1)=−(K1−D1×MPr_LF(T1))×MVPP_LF(T1) …(3)
さらに、電圧制御部144は、プラズマ負荷変動に対する変調直流電圧BDCの電圧値の可変制御の安定性及び精度を一層高めるために、測定値MVPP_LF(T1)及び測定値MPr_LF(T1)に加えて、第1の期間T1におけるRFパワーモニタ148の進行波パワーPf_LFの測定値MPf_LF、即ちMPf_LF(T1)を用いて、電圧値BDC(T1)を求めてもよい。例えば、電圧制御部144は下式(4)により、電圧値BDC(T1)を求めてもよい。なお、E1は正の係数である。
DC(T1)=−K1*MVPP_LF(T1)*E1*(MPf_LF(T1)−MPr_LF(T1))/MPf_LF(T1) …(4)
[マッチングユニット及び電圧印加部の第2例]
図7は、マッチングユニット及び電圧印加部の回路構成の第2例を示す図である。第2例の回路構成は、サセプタ12における第2の高周波HFの電圧振幅が無視できない場合に利用される第1例の変形例に係る回路構成である。以下、第2例の回路構成について、第1例の回路構成と異なる点について、説明する。
図7に示すように、第2例の回路構成のマッチングユニット322は、振幅測定部146に代えて、振幅測定部202が設けられている点で、マッチングユニット321とは異なっている。振幅測定部202は、ローパスフィルタ130と給電棒34との間において高周波伝送路上に設けられている。振幅測定部202は、例えば、スーパーヘテロダイン方式のフィルタ回路を用いて第1の高周波LFの電圧振幅VPP_LF及び第2の高周波HFの電圧振幅VPP_HFを弁別して測定する。振幅測定部202は、電圧振幅VPP_LFの測定値MVPP_LF及び電圧振幅VPP_HFの測定値MVPP_HFを電圧制御部144に与える。
電圧制御部144は、パルス信号PSが第1の信号レベルLV1を有するときに、測定値MVPP_LF(T1)、及び、第1の期間T1における測定値MVPP_HF、即ち、MVPP_HF(T1)から、第1の期間T1における変調直流電圧BDCの電圧値BDC(T1)を、下式(5)により求める。なお、K2は正の係数である。
DC(T1)=−K1×MVPP_LF(T1)−K2×MVPP_HF(T1) …(5)
一実施形態では、第2例の回路構成には、RFパワーモニタ348が更に設けられ得る。RFパワーモニタ348は、第2の高周波HFの進行波パワーPf_HF及び反射波パワーPr_HFを測定する。このRFパワーモニタ348は、進行波パワーPf_HFの測定値MPf_HF及び反射波パワーPr_HFの測定値MPr_HFを電圧制御部144に与える。この実施形態では、電圧制御部144は、パルス信号PSが第1の信号レベルLV1を有するときに、第1の期間T1における変調直流電圧BDCの電圧値BDC(T1)を、下式(6)〜(8)の何れかにより求める。なお、J2、D2、E2は、正の係数である。また、MPf_HF(T1)は、第1の期間T1における測定値MPf_HFであり、MPr_HF(T1)は、第1の期間T1における測定値MPr_HFである。
DC(T1)=−(K1×MVPP_LF(T1)−J1×MPr_LF(T1))−(K2×MVPP_HF(T1)−J2×MPr_HF(T1)) …(6)
DC(T1)=−(K1−D1×MPr_LF(T1))×MVPP_LF(T1)−(K2−D2×MPr_HF(T1))×MVPP_HF(T1) …(7)
DC(T1)=−K1*MVPP_LF(T1)*E1*(MPf_LF(T1)−MPr_LF(T1))/MPf_LF(T1)−K2*MVPP_HF(T1)*E2*(MPf_HF(T1)−MPr_HF(T1))/MPf_HF(T1) …(8)
[マッチングユニット及び電圧印加部の第3例]
図8は、マッチングユニット及び電圧印加部の回路構成の第3例を示す図である。図9は、変調高周波、パルス信号、基板の電位、及び電圧印加部の変調直流電圧のタイミングチャートを例示する図である。第3例の回路構成は、第2例の回路構成のマッチングユニットと同じマッチングユニット322を含んでいる。
この第3の回路構成では、第1の高周波LFは、パルス変調されず連続的にサセプタ12に与えられ、第2の高周波HFのみがパルス変調される。即ち、第2の高周波電源30は、パルス変調された第2の高周波HF、即ち、変調高周波LHPMを出力する(図9参照)。第1の期間T1では、第2の高周波HFがサセプタ12に供給され(図9では「ON」)、第2の期間T2では第2の高周波HFのサセプタ12への供給が停止される(図9では「OFF」)。なお、第1の期間T1では、第1のパワーの第2の高周波HFがサセプタ12に供給され、第2の期間T2では、第1のパワーよりも低い第2のパワーの第2の高周波HFがサセプタ12に供給されてもよい。この第2の高周波電源30は、変調高周波HFPMに同期したパルス信号PSを出力する。
変調高周波HFPMがサセプタ12に与えられると、図9に示すように、基板Wの電位VDCは、変調高周波HFPMに同期して時間変動する。具体的に、基板Wの電位VDCは、第1の期間T1では負極性の電位V1DCとなり、第2の期間では負極性の電位V2DCとなる。電位V2DCの絶対値は、電位V1DCの絶対値より大きくなる。このような基板Wの電位とサセプタ12の電位との差を低減させるために、図8に示すように、第3の回路構成では、電圧印加部DA3がリレースイッチ132と並列に設けられている。この電圧印加部DA3は、図2のプラズマ処理装置1の電圧印加部DAとして用いられるものであり、変調直流電圧BDCを出力する。
電圧印加部DA3は、直流電源104、直流電源105、スイッチング素子SW1、スイッチング素子SW2、時定数調整回路TC1、及び、時定数調整回路TC2を含んでいる。直流電源104は、負極性の直流電圧を発生する可変直流電源であり、出力する直流電圧の電圧値を調整可能である。直流電源104は、第1の期間T1にサセプタ12に与える直流電圧(電圧値BDC(T1))を出力する。直流電源105は、負極性の直流電圧を発生する可変直流電源であり、出力する直流電圧の電圧値を調整可能である。直流電源105は、第2の期間T2にサセプタ12に与える直流電圧(電圧値BDC(T2))を出力する。直流電源104及び直流電源105は、抵抗器142に対して並列に接続されている。
スイッチング素子SW2は、スイッチング素子SW1と同様に、第1の端子、第2の端子、及び制御端子を有している。スイッチング素子SW2は、その制御端子に入力される電気信号により第1の端子と第2の端子の間の導通状態を切り換える素子である。スイッチング素子SW2には、例えば、電界効果トランジスタを用いることができる。スイッチング素子SW2の第1の端子は、抵抗器142と直流電源105との間のノードNA2に、時定数調整回路TC2を介して接続されている。スイッチング素子SW2の第2の端子は、接地電位部材に接続されている。スイッチング素子SW2の制御端子には、第2の高周波電源30から、パルス信号PSが与えられるようになっている。
第1の期間T1において第1の信号レベルLV1のパルス信号PSがスイッチング素子SW1の制御端子に与えられると、スイッチング素子SW1の第1の端子と第2の端子との間の導通が切断される。一方、第1の期間T1において第1の信号レベルLV1のパルス信号PSがスイッチング素子SW2の制御端子に与えられると、スイッチング素子SW2の第1の端子と第2の端子とが導通する。したがって、第1の期間T1においては、直流電源104の直流電圧のみがサセプタ12に印加される。これにより、図9に示すように、第1の期間T1における変調直流電圧BDCの電圧値は、負値のBDC(T1)となる。
第2の期間T2において第2の信号レベルLV2のパルス信号PSがスイッチング素子SW1の制御端子に与えられると、スイッチング素子SW1の第1の端子と第2の端子が導通する。一方、第2の期間T2において第2の信号レベルLV2のパルス信号PSがスイッチング素子SW2の制御端子に与えられると、スイッチング素子SW2の第1の端子と第2の端子との間の導通が切断される。したがって、第2の期間T2においては、直流電源105の直流電圧のみがサセプタ12に印加される。これにより、図9に示すように、第2の期間T2における変調直流電圧BDCの電圧値は、負値のBDC(T2)となる。なお、BDC(T2)の絶対値は、BDC(T1)の絶対値よりも大きい。
図9に示したように、基板Wの電位VDCは、変調高周波HFPMに同期しているものの、その立ち下がり及び立ち上がりには遅れが生じる。この遅れに対応するために、変調直流電圧BDCの立ち下がり及び立ち上がりは、時定数調整回路TC1及び時定数調整回路TC2によって調整される。なお、時定数調整回路TC2は、例えば、ノードNA2とスイッチング素子SW2との間に接続された抵抗素子であってもよい。
この第3例の回路構成では、変調直流電圧BDCの電圧値が、第1の高周波LFの電圧振幅VPP_LF及び第2の高周波HF(本例では変調高周波HFPM)の電圧振幅VPP_HFに応じて制御される。このため、第3例の回路構成では、振幅測定部202から、電圧振幅VPP_LFの測定値MVPP_LF及び電圧振幅VPP_HFの測定値MVPP_HFが電圧制御部144に与えられる。
電圧制御部144は、パルス信号PSを受け、パルス信号PSが第1の信号レベルLV1を有するときに、即ち、第1の期間T1において、(5)式に従い、BDC(T1)を求める。電圧制御部144は、第1の期間T1において直流電源104が出力する直流電圧の電圧値がBDC(T1)になるよう、直流電源104を制御する。
また、電圧制御部144は、パルス信号PSを受け、パルス信号PSが第2の信号レベルLV2を有するときに、第2の期間T2における測定値MVPP_LF及び測定値MVPP_HF、即ち、測定値MVPP_LF(T2)及び測定値MVPP_HF(T2)から、下式(9)により、変調直流電圧BDCの電圧値BDC(T2)を求める。電圧制御部144は、第2の期間T2において直流電源105が出力する直流電圧の電圧値がBDC(T2)になるよう、直流電源105を制御する。
DC(T2)=−K1×MVPP_LF(T2)−K2×MVPP_HF(T2) …(9)
なお、電圧制御部144は、電圧値BDC(T1)を、式(6)〜(8)の何れかにより、求めてもよい。また、電圧制御部144は、電圧値BDC(T2)を、下式(10)〜(12)の何れかにより求めてもよい。なお、MPf_HF(T2)は第2の期間T2における測定値MPf_HFであり、MPr_LF(T2)は第2の期間T2における測定値MPr_LFである。
DC(T2)=−(K1×MVPP_LF(T2)−J1×MPr_LF(T2))−(K2×MVPP_HF(T2)−J2×MPr_HF(T2)) …(10)
DC(T2)=−(K1−D1×MPr_LF(T2))×MVPP_LF(T2)−(K2−D2×MPr_HF(T2))×MVPP_HF(T2) …(11)
DC(T2)=−K1*MVPP_LF(T2)*E1*(MPf_LF(T2)−MPr_LF(T2))/MPf_LF(T2)−K2*MVPP_HF(T2)*E2*(MPf_HF(T2)−MPr_HF(T2))/MPf_HF(T2) …(12)
[マッチングユニット及び電圧印加部の第4例]
上述した第1例〜第3例では、電圧振幅に基づき変調直流電圧BDCの電圧値が求められていたが、変調直流電圧BDCの電圧値としては、データテーブルに予め登録されている電圧値を用いることができる。データテーブルにおける電圧値は、放電を抑制し得る変調直流電圧の電圧値として予備実験等により求められる。このようなデータテーブルは、電圧制御部144が参照し得る任意の記憶装置に記憶され得る。
図10は、データテーブルの一例を示す図である。図10に示すデータテーブルDTには、パルス変調の変調周波数、第1の高周波LFのパワー、第2の高周波HFのパワーに対応付けたレコードとして変調直流電圧BDCの電圧値を記録されている。図10において、PLF(p)は第1の高周波LFのパワーであり、PHF(q)は第2の高周波HFのパワーである。p、qはインデックスである。また、図10において、BDC(r,p,q)は、変調直流電圧BDCの電圧値である。rは、インデックスであり、変調周波数に対応したインデックスである。
図10に示すデータテーブルDTに登録されている電圧値BDC(r,p,q)は、電圧値BDC(T1)として用いることができる。電圧制御部144は、実際に利用されているパルス変調の変調周波数、第1の高周波LFのパワー、及び第2の高周波HFのパワーによって、データテーブルDTにおけるレコードを特定し、特定されたレコードを、電圧値BDC(T1)として用いることができる。なお、電圧値BDC(T2)が必要とされる場合には、データテーブルDTに加えて、予備実験等により作成された電圧値BDC(T2)用の別個のデータテーブルを利用することができる。
[マッチングユニット及び電圧印加部の第5例]
第5例は、基板Wの電位の測定値から変調直流電圧の電圧値を求めるものである。この第5例では、プラズマ処理装置1は、図11に示すように変形される。図11は、別の実施形態に係るプラズマ処理装置を示す図である。以下、プラズマ処理装置1と図11に示すプラズマ処理装置1Aとの相違点を説明する。なお、以下の説明では、図11と共に図12も参照する。図12は、マッチングユニット及び電圧印加部の回路構成の第5例を示す図である。
プラズマ処理装置1Aでは、誘電体135とサセプタ12の周辺領域との間に電極板170が設けられている。電極板170は、例えば、セラミックから構成された絶縁体172によってサセプタ12から電気的に絶縁されている。この電極板170には、棒状の導体174及びコンデンサ176を介して、接地電位部材に接続されている。導体174は、サセプタ12に形成された貫通孔に通されており、当該サセプタ12からは絶縁されている。
基板W及びフォーカスリング36の表面に自己バイアスが発生しているとき、即ち、処理容器10内でプラズマが生成されているときには、基板W及びフォーカスリング36の表面が自己バイアスに等しい負の電位VDCになる。一般にフォーカスリング36は、Siのように単一物質からなる物体であるので、フォーカスリング36全体が電極板を構成する。即ち、誘電体135がそれらの間に介在するフォーカスリング36と電極板170は、コンデンサ180を形成する。これにより、フォーカスリング36の表面の電位が直列接続されているコンデンサ180及びコンデンサ176によって分圧され、コンデンサ180とコンデンサ176の間のノードNBにフォーカスリングの電位に比例した分圧電圧VNB(負値)が得られる。ここで、コンデンサ180及びコンデンサ176の静電容量をそれぞれ、C180、C176とすると、ノードNBに得られる分圧電圧VNBは、次の式(13)で表わされる。
NB=VDC×C180/(C180+C176) …(13)
第5例における回路構成では、電圧測定回路182がノードNBに接続されている。なお、この第5例におけるマッチングユニット325の構成は、第1例のマッチングユニット320から振幅測定部146及びRFパワーモニタ148が省略された構成である。
電圧測定回路182は、ノードNBの分圧電圧VNBを測定し、式(13)の関係から分圧電圧VNBに基づき、電位VDCの測定値MVDC、即ち、自己バイアス電位の測定値MVDCを算出する。電圧制御部144は、測定値MVDCに等しい電圧値BDC(T1)の直流電圧が第1の期間T1においてサセプタ12に印加されるよう、電圧印加部DA1の直流電源104を制御する。なお、この第5例では、パルス変調された第1の高周波LF、即ち変調高周波LFPMがサセプタ12に供給される。第2の高周波HFは連続的にサセプタ12に与えられてもよく、或いは、第1の高周波LFのパルス変調に同期してパルス変調されて、サセプタ12に供給されてもよい。したがって、この第5例では、電圧印加部DA1が第2の期間T2において出力する直流電圧の電圧値BDC(T2)は、略0Vに等しい値に設定され得る。
[マッチングユニット及び電圧印加部の第6例]
図13は、マッチングユニット及び電圧印加部の回路構成の第6例を示す図である。第6例は、第5例と同様に、基板Wの電位の測定値から変調直流電圧の電圧値を求めるものである。第6例では、パルス変調された第2の高周波HF、即ち、変調高周波HFPMがサセプタ12に供給される。第6例の回路構成におけるマッチングユニット326の構成は、図8に示したマッチングユニット322から振幅測定部202、RFパワーモニタ148、及びRFパワーモニタ348を省略した構成である。
第6例では、電圧制御部144は、第1の期間T1における電位VDCの測定値MVDC(T1)に等しい電圧値BDC(T1)の直流電圧が、第1の期間T1においてサセプタ12に印加されるよう、電圧印加部DA3の直流電源104を制御する。また、電圧制御部144は、第2の期間T2における電位VDCの測定値MVDC(T2)に等しい電圧値BDC(T2)の直流電圧が、第2の期間T2においてサセプタ12に印加されるよう、電圧印加部DA3の直流電源105を制御する。
[マッチングユニット及び電圧印加部の第7例]
図14は、マッチングユニット及び電圧印加部の回路構成の第7例を示す図である。第7例では、コンデンサ112のポジション(バリコン・ステップ)PC及びコンデンサ114のポジション(バリコン・ステップ)PCから特定される第1の高周波LFに対するプラズマインピーダンスZPに基づいて、第1の高周波LFの電圧振幅VPP_LFの計算値CVPP_LFが求められ、当該CVPP_LFから変調直流電圧BDCの電圧値BDC(T1)が求められる。この第7例では、パルス変調された第1の高周波LF、即ち変調高周波LFPMがサセプタ12に供給される。第2の高周波HFは連続的にサセプタ12に与えられてもよく、或いは、第1の高周波LFのパルス変調に同期してパルス変調されて、サセプタ12に供給されてもよい。
第7例の回路構成に採用されているマッチングユニット327の構成は、図5に示したマッチングユニット321から振幅測定部146が省略された構成である。但し、マッチングコントローラ216には、データテーブルを記憶した記憶装置218が接続されている。
記憶装置218に記憶されているデータデーブルには、コンデンサ112のポジションPC及びコンデンサ114のポジションPCに対応付けて、プラズマインピーダンスZPが登録されている。
マッチングコントローラ216は、第1の期間T1におけるコンデンサ112のポジションPC及びコンデンサ114のポジションPCに対応付けられているプラズマインピーダンスをプラズマインピーダンスZP(T1)として取得して、当該プラズマインピーダンスZP(T1)を電位演算部220に出力する。
電位演算部220は、プラズマインピーダンスZP(T1)を用いて、下式(14)により、第1の期間T1における電圧振幅VPP_LFの計算値CVPP_LF(T1)を算出する。ここで、R(T1)は、プラズマインピーダンスZP(T1)の実部であり、X(T1)は、プラズマインピーダンスZP(T1)の虚部である。
CVPP_LF(T1)={8×(MPf_LF(T1)−MPr_LF(T1))×(R(T1)+X(T1)/R(T1))}1/2 …(14)
電圧制御部144は、計算値CVPP_LF(T1)を用いて、電圧値BDC(T1)を求める。電圧制御部144は、変調直流電圧BDCが第1の期間T1において電圧値BDC(T1)を有するよう、電圧印加部DA1の直流電源104を制御する。なお、電圧制御部144は、式(1)〜(4)の何れかにおいて、測定値MVPP_LF(T1)に代えて計算値CVPP_LF(T1)を用いることにより、電圧値BDC(T1)を求めることができる。また、第2の期間T2における変調直流電圧BDCの電圧値BDC(T2)は、略0Vの電圧値に設定され得る。
なお、本例では、データテーブルを参照してプラズマインピーダンスZPが求められているが、マッチングコントローラ216は、コンデンサ112の現時の静電容量及びコンデンサ114の現時の静電容量を用いて、スミスチャート上で軌跡を辿ることにより、プラズマインピーダンスZPを割り出してもよい。
また、マッチングコントローラ216は、第1の期間T1におけるコンデンサ112の静電容量及びコンデンサ114の静電容量から、第1の整合器100のインピーダンスZ100(T1)を求め、当該インピーダンスZ100(T1)及び第1の期間T1における負荷インピーダンスZL_LHの測定値MZL_LH(T1)を用いて、下式(15)により、プラズマインピーダンスZP(T1)を求めてもよい。
ZP(T1)=MZL_LH(T1)−Z100(T1) …(15)
[マッチングユニット及び電圧印加部の第8例]
図15は、マッチングユニット及び電圧印加部の回路構成の第8例を示す図である。第8例では、第7例と同様に、プラズマインピーダンスから高周波の電圧振幅の計算値が求められ、当該計算値から変調直流電圧BDCの電圧値が求められる。但し、第8例では、第1の高周波LFはパルス変調されず連続的にサセプタ12に供給され、パルス変調された第2の高周波HF、即ち、変調高周波HFPMがサセプタ12に供給される。
第8例の回路構成に採用されているマッチングユニット328の構成は、図8に示したマッチングユニット322から振幅測定部202が省略された構成である。但し、第7例と同様に、マッチングコントローラ216には、データテーブルを記憶した記憶装置218が接続されている。また、マッチングコントローラ316には、データテーブルを記憶した記憶装置219が接続されている。
記憶装置219に記憶されているデータデーブルには、コンデンサ120のポジションPC及びコンデンサ124のポジションPCに対応付けて、プラズマインピーダンスZPが登録されている。
マッチングコントローラ216は、第1の期間T1におけるコンデンサ112のポジションPC及びコンデンサ114のポジションPCに対応付けられているプラズマインピーダンスZP(T1)を取得して、当該プラズマインピーダンスZP(T1)を、電位演算部220に出力する。また、マッチングコントローラ216は、第2の期間T2におけるコンデンサ112のポジションPC及びコンデンサ114のポジションPCに対応付けられているプラズマインピーダンスZP(T2)を取得して、当該プラズマインピーダンスZP(T2)を、電位演算部220に出力する。
同様に、マッチングコントローラ316は、第1の期間T1におけるコンデンサ120のポジションPC及びコンデンサ124のポジションPCに対応付けられている第2の高周波HFに対するプラズマインピーダンスZP(T1)を取得して、当該プラズマインピーダンスZP(T1)を、電位演算部220に出力する。また、マッチングコントローラ316は、第2の期間T2におけるコンデンサ120のポジションPC及びコンデンサ124のポジションPCに対応付けられているプラズマインピーダンスZP(T2)を取得して、当該プラズマインピーダンスZP(T2)を、電位演算部220に出力する。
電位演算部220は、プラズマインピーダンスZP(T1)を用いて、式(14)により、第1の期間T1における電圧振幅VPP_LFの計算値CVPP_LF(T1)を算出する。また、電位演算部220は、プラズマインピーダンスZP(T1)を用いて、下式(16)により、第1の期間T1における電圧振幅VPP_HFの計算値CVPP_HF(T1)を算出する。ここで、R(T1)は、プラズマインピーダンスZP(T1)の実部であり、X(T1)は、プラズマインピーダンスZP(T1)の虚部である。
CVPP_HF(T1)={8×(MPf_HF(T1)−MPr_HF(T1))×(R(T1)+X(T1)/R(T1))}1/2 …(16)
電圧制御部144は、計算値CVPP_LF(T1)及び計算値CVPP_HF(T1)を用いて、電圧値BDC(T1)を求める。電圧制御部144は、変調直流電圧BDCが第1の期間T1において電圧値BDC(T1)を有するよう、電圧印加部DA3の直流電源104を制御する。なお、電圧制御部144は、式(5)〜(8)の何れかにおいて、測定値MVPP_LF(T1)に代えて計算値CVPP_LF(T1)を用い、測定値MVPP_HF(T1)に代えて計算値CVPP_HF(T1)を用いることにより、電圧値BDC(T1)を求めることができる。
また、電位演算部220は、プラズマインピーダンスZP(T2)を用いて、下式(17)により、第2の期間T2における電圧振幅VPP_LFの計算値CVPP_LF(T2)を算出する。また、電位演算部220は、プラズマインピーダンスZP(T2)を用いて、下式(18)により、第2の期間T2における電圧振幅VPP_HFの計算値CVPP_HF(T2)を算出する。ここで、R(T2)は、プラズマインピーダンスZPL(T2)の実部であり、X(T2)は、プラズマインピーダンスZP(T2)の虚部である。また、R(T2)は、プラズマインピーダンスZP(T2)の実部であり、X(T2)は、プラズマインピーダンスZP(T2)の虚部である。
CVPP_LF(T2)={8×(MPf_LF(T2)−MPr_LF(T2))×(R(T2)+X(T2)/R(T2))}1/2 …(17)
CVPP_HF(T2)={8×(MPf_HF(T2)−MPr_HF(T2))×(R(T2)+X(T2)/R(T2))}1/2 …(18)
電圧制御部144は、計算値CVPP_LF(T2)及び計算値CVPP_HF(T2)を用いて、電圧値BDC(T2)を求める。電圧制御部144は、変調直流電圧BDCが第2の期間T2において電圧値BDC(T2)を有するよう、電圧印加部DA3の直流電源104を制御する。なお、電圧制御部144は、式(9)〜(12)の何れかにおいて、測定値MVPP_LF(T2)に代えて計算値CVPP_LF(T2)を用い、測定値MVPP_HF(T2)に代えて計算値CVPP_HF(T2)を用いることにより、電圧値BDC(T2)を求めることができる。
なお、本例では、データテーブルを参照してプラズマインピーダンスZP及びプラズマインピーダンスZPが求められているが、マッチングコントローラ216は、コンデンサ112の現時の静電容量及びコンデンサ114の現時の静電容量を用いて、スミスチャート上で軌跡を辿ることにより、プラズマインピーダンスZPを割り出してもよく、マッチングコントローラ316は、コンデンサ120の現時の静電容量及びコンデンサ124の現時の静電容量を用いて、スミスチャート上で軌跡を辿ることにより、プラズマインピーダンスZPを割り出してもよい。
また、マッチングコントローラ216は、第1の期間T1におけるコンデンサ112の静電容量及びコンデンサ114の静電容量から、第1の整合器100のインピーダンスZ100(T1)を求め、当該インピーダンスZ100(T1)及び第1の期間T1における負荷インピーダンスZL_LHの測定値MZL_LH(T1)を用いて、プラズマインピーダンスZP(T1)を求めてもよい。また、マッチングコントローラ216は、第2の期間T2におけるコンデンサ112の静電容量及びコンデンサ114の静電容量から、第1の整合器100のインピーダンスZ100(T2)を求め、当該インピーダンスZ100(T2)及び第2の期間T2における負荷インピーダンスZL_LHの測定値MZL_LH(T2)を用いて、プラズマインピーダンスZP(T2)を求めてもよい。また、マッチングコントローラ316は、第1の期間T1におけるコンデンサ120の静電容量及びコンデンサ124の静電容量から、第2の整合器102のインピーダンスZ102(T1)を求め、当該インピーダンスZ102(T1)及び第1の期間T1における負荷インピーダンスZL_HFの測定値MZL_HF(T1)を用いて、プラズマインピーダンスZP(T1)を求めてもよい。さらに、マッチングコントローラ316は、第2の期間T2におけるコンデンサ120の静電容量及びコンデンサ124の静電容量から、第2の整合器102のインピーダンスZ102(T2)を求め、当該インピーダンスZ102(T2)及び第2の期間T2における負荷インピーダンスZL_HFの測定値MZL_HF(T2)を用いて、プラズマインピーダンスZP(T2)を求めてもよい。
[マッチングユニット及び電圧印加部の第9例]
図16は、マッチングユニット及び電圧印加部の回路構成の第9例を示す図である。第9例は、第7例の変形例である。第9例においては、電位演算部220は、測定されたプラズマインピーダンスZPから電圧値BDC(T1)を求める。
具体的に、第9例の回路構成におけるマッチングユニット329では、高周波伝送路上で第1の整合器100の後段にインピーダンスセンサ222が設けられている。インピーダンスセンサ222は、測定したプラズマインピーダンスZPを電位演算部220に出力する。電位演算部220は、第1の期間T1におけるプラズマインピーダンスZP(T1)を用いて、第7例と同様に計算値CVPP_LF(T1)を求めることができる。
[マッチングユニット及び電圧印加部の第10例]
図17は、マッチングユニット及び電圧印加部の回路構成の第10例を示す図である。第10例は、第8例の変形例である。第10例においては、電位演算部220は、測定されたプラズマインピーダンスZPL、及び測定されたプラズマインピーダンスZPから、電圧値BDC(T1)及び電圧値BDC(T2)を求める。
具体的に、第10例の回路構成におけるマッチングユニット3210では、第9例と同様に高周波伝送路上で第1の整合器100の後段にインピーダンスセンサ222が設けられている。さらに、高周波伝送路上で第2の整合器102の後段にインピーダンスセンサ223が設けられている。インピーダンスセンサ223は、測定したプラズマインピーダンスZPを電位演算部220に出力する。
電位演算部220は、第1の期間T1において測定されたプラズマインピーダンスZP(T1)及び第1の期間T1において測定されたプラズマインピーダンスZP(T1)を用いて、第8例と同様に計算値CVPP_LF(T1)及び計算値CVPP_HF(T1)を求めることができる。また、第2の期間T2において測定されたプラズマインピーダンスZP(T1)及び第2の期間T2において測定されたプラズマインピーダンスZP(T1)を用いて、第8例と同様に計算値CVPP_LF(T2)及び計算値CVPP_HF(T2)を求めることができる。
以上、種々の実施形態について説明してきたが、上述した実施形態に限定されることなく種々の変形態様を構成可能である。
例えば、上述した電圧印加部DA1及び電圧印加部DA3は、パルス変調された直流電圧を出力できない直流電源を有しているが、パルス変調された直流電圧を出力可能な直流電源であれば、電圧印加部DA1及び電圧印加部DA3のスイッチング素子は不要となる。また、第1の整合器100及び第2の整合器102の整合回路も、上述した整合回路に限定されるものではない。例えば、第1の整合器100は、インダクタス可変の二つのインダクタと固定容量のコンデンサとからなるT型の整合回路を、当該第1の整合器100の整合回路として採用することができる。
1…プラズマ処理装置、10…処理容器、12…サセプタ、24…排気装置、28…第1の高周波電源、30…第2の高周波電源、32…マッチングユニット、34…給電棒、36…フォーカスリング、38…静電チャック、44…直流電源、70…シャワーヘッド、80…処理ガス供給部、84…主制御部、100…第1の整合器、102…第2の整合器、104…直流電源、105…直流電源、108…第1の高周波給電部、110…第2の高周波給電部、144…電圧制御部、146…振幅測定部、148…RFパワーモニタ、182…電圧測定回路、202…振幅測定部、210…インピーダンスセンサ、216…マッチングコントローラ、220…電位演算部、220…電位演算部、222…インピーダンスセンサ、223…インピーダンスセンサ、310…インピーダンスセンサ、316…マッチングコントローラ、320,321,322,325,326,327,328,329,3210…マッチングユニット、348…RFパワーモニタ、DA…電圧印加部、SW1…スイッチング素子、SW2…スイッチング素子。

Claims (10)

  1. プラズマ処理装置のサセプタの電位を制御する方法であって、
    該プラズマ処理装置は、
    処理容器と、
    導体から構成され、前記処理容器内に設けられたサセプタと、
    前記サセプタ上に設けられた静電チャックと、
    イオン引き込みのための第1の高周波を発生する第1の高周波電源と、
    プラズマ生成用の第2の高周波を発生する第2の高周波電源と、
    前記静電チャックの電極に正極性の直流電圧を印加するための直流電源と、
    前記サセプタに電圧を印加するための電圧印加部と、
    を備え、
    前記第1の高周波電源及び前記第2の高周波電源の少なくとも一方からパルス変調された変調高周波を前記サセプタに供給する工程と、
    前記電圧印加部から、前記変調高周波に同期してパルス変調された変調直流電圧であり、前記静電チャック上に載置された基板の電位と前記サセプタの電位との差を減少させるように電圧値が設定された該変調直流電圧を前記サセプタに印加する工程と、
    を含む方法。
  2. 前記電圧印加部は、前記変調高周波に同期したパルス信号であって、前記変調高周波が第1のパワーを有する第1の期間において第1の信号レベルを有し、前記変調高周波が第1のパワーよりも小さい第2のパワーを有する第2の期間において第2の信号レベルを有する該パルス信号を、前記第1の高周波電源及び前記第2の高周波電源の前記少なくとも一方から受け、該パルス信号に同期して変調された前記変調直流電圧を前記サセプタに印加する、請求項1に記載の方法。
  3. 前記変調高周波を前記サセプタに供給する前記工程では、前記第1の高周波がパルス変調されることにより、該変調高周波が前記サセプタに供給され、
    前記変調直流電圧を前記サセプタに印加する前記工程において、前記電圧印加部は、前記第1の期間において前記サセプタに直流電圧を印加し、前記第2の期間において前記サセプタに直流電圧を印加しない、
    請求項2に記載の方法。
  4. 前記電圧印加部は、前記変調高周波が前記サセプタに供給される伝送路上での電圧振幅が大きいほど絶対値が大きくなる電圧値を有する直流電圧を、前記第1の期間において前記サセプタに印加する、請求項3に記載の方法。
  5. 前記電圧印加部は、前記第1の高周波のパワー、前記第2の高周波のパワー、及び前記変調高周波の変調周波数にデータテーブル中で対応付けられている電圧値を有する直流電圧を前記第1の期間において前記サセプタに印加する、請求項3に記載の方法。
  6. 前記電圧印加部は、前記基板の自己バイアス電位の測定値に応じた直流電圧を前記第1の期間において前記サセプタに印加する、請求項3に記載の方法。
  7. 前記変調高周波を前記サセプタに供給する前記工程では、前記第2の高周波がパルス変調されることにより、該変調高周波が前記サセプタに供給され、
    前記変調直流電圧を前記サセプタに印加する前記工程において、前記電圧印加部は、前記第1の期間において前記サセプタに第1の電圧値を有する第1の直流電圧を印加し、前記第2の期間において前記第1の電圧値の絶対値よりも大きい絶対値を有する第2の電圧値を有する第2の直流電圧を前記サセプタに印加する、
    請求項2に記載の方法。
  8. 前記電圧印加部は、前記第1の期間及び前記第2の期間の各々において、前記変調高周波が前記サセプタに供給される伝送路上での電圧振幅が大きいほど絶対値が大きくなる電圧値を有する直流電圧を、前記サセプタに印加する、請求項7に記載の方法。
  9. 前記電圧印加部は、前記第1の期間及び前記第2の期間の各々において、前記第1の高周波のパワー、前記第2の高周波のパワー、及び前記変調高周波の変調周波数にデータテーブル中で対応付けられている電圧値を有する直流電圧を前記サセプタに印加する、請求項7に記載の方法。
  10. 前記電圧印加部は、前記第1の期間及び前記第2の期間の各々において、前記基板の自己バイアス電位の測定値に応じた直流電圧を前記サセプタに印加する、請求項7に記載の方法。
JP2015027433A 2015-02-16 2015-02-16 プラズマ処理装置のサセプタの電位を制御する方法 Active JP6396822B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2015027433A JP6396822B2 (ja) 2015-02-16 2015-02-16 プラズマ処理装置のサセプタの電位を制御する方法
US15/008,855 US9761419B2 (en) 2015-02-16 2016-01-28 Method for controlling potential of susceptor of plasma processing apparatus
TW105103398A TWI700724B (zh) 2015-02-16 2016-02-03 電漿處理裝置之基座之電位的控制方法
KR1020160016391A KR102315643B1 (ko) 2015-02-16 2016-02-12 플라즈마 처리 장치의 서셉터의 전위를 제어하는 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015027433A JP6396822B2 (ja) 2015-02-16 2015-02-16 プラズマ処理装置のサセプタの電位を制御する方法

Publications (2)

Publication Number Publication Date
JP2016152252A JP2016152252A (ja) 2016-08-22
JP6396822B2 true JP6396822B2 (ja) 2018-09-26

Family

ID=56621425

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015027433A Active JP6396822B2 (ja) 2015-02-16 2015-02-16 プラズマ処理装置のサセプタの電位を制御する方法

Country Status (4)

Country Link
US (1) US9761419B2 (ja)
JP (1) JP6396822B2 (ja)
KR (1) KR102315643B1 (ja)
TW (1) TWI700724B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239430A1 (en) * 2022-06-08 2023-12-14 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Families Citing this family (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11615941B2 (en) 2009-05-01 2023-03-28 Advanced Energy Industries, Inc. System, method, and apparatus for controlling ion energy distribution in plasma processing systems
US9685297B2 (en) 2012-08-28 2017-06-20 Advanced Energy Industries, Inc. Systems and methods for monitoring faults, anomalies, and other characteristics of a switched mode ion energy distribution system
US9132436B2 (en) 2012-09-21 2015-09-15 Applied Materials, Inc. Chemical control features in wafer process equipment
US10256079B2 (en) 2013-02-08 2019-04-09 Applied Materials, Inc. Semiconductor processing systems having multiple plasma configurations
US9362130B2 (en) 2013-03-01 2016-06-07 Applied Materials, Inc. Enhanced etching processes using remote plasma sources
US9309598B2 (en) 2014-05-28 2016-04-12 Applied Materials, Inc. Oxide and metal removal
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US11637002B2 (en) 2014-11-26 2023-04-25 Applied Materials, Inc. Methods and systems to enhance process uniformity
US10573496B2 (en) 2014-12-09 2020-02-25 Applied Materials, Inc. Direct outlet toroidal plasma source
US9728437B2 (en) 2015-02-03 2017-08-08 Applied Materials, Inc. High temperature chuck for plasma processing systems
US20160225652A1 (en) 2015-02-03 2016-08-04 Applied Materials, Inc. Low temperature chuck for plasma processing systems
US9741593B2 (en) 2015-08-06 2017-08-22 Applied Materials, Inc. Thermal management systems and methods for wafer processing systems
US9691645B2 (en) 2015-08-06 2017-06-27 Applied Materials, Inc. Bolted wafer chuck thermal management systems and methods for wafer processing systems
US9349605B1 (en) 2015-08-07 2016-05-24 Applied Materials, Inc. Oxide etch selectivity systems and methods
US10504700B2 (en) 2015-08-27 2019-12-10 Applied Materials, Inc. Plasma etching systems and methods with secondary plasma injection
JP6479698B2 (ja) * 2016-02-18 2019-03-06 東芝メモリ株式会社 半導体製造装置および半導体装置の製造方法
US11154903B2 (en) * 2016-05-13 2021-10-26 Jiangsu Favored Nanotechnology Co., Ltd. Apparatus and method for surface coating by means of grid control and plasma-initiated gas-phase polymerization
US10504754B2 (en) 2016-05-19 2019-12-10 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US10522371B2 (en) 2016-05-19 2019-12-31 Applied Materials, Inc. Systems and methods for improved semiconductor etching and component protection
US9865484B1 (en) * 2016-06-29 2018-01-09 Applied Materials, Inc. Selective etch using material modification and RF pulsing
US10629473B2 (en) 2016-09-09 2020-04-21 Applied Materials, Inc. Footing removal for nitride spacer
US9934942B1 (en) 2016-10-04 2018-04-03 Applied Materials, Inc. Chamber with flow-through source
US10546729B2 (en) 2016-10-04 2020-01-28 Applied Materials, Inc. Dual-channel showerhead with improved profile
US10163696B2 (en) 2016-11-11 2018-12-25 Applied Materials, Inc. Selective cobalt removal for bottom up gapfill
US10026621B2 (en) 2016-11-14 2018-07-17 Applied Materials, Inc. SiN spacer profile patterning
US10566206B2 (en) 2016-12-27 2020-02-18 Applied Materials, Inc. Systems and methods for anisotropic material breakthrough
US10431429B2 (en) 2017-02-03 2019-10-01 Applied Materials, Inc. Systems and methods for radial and azimuthal control of plasma uniformity
US10319739B2 (en) 2017-02-08 2019-06-11 Applied Materials, Inc. Accommodating imperfectly aligned memory holes
US10943834B2 (en) 2017-03-13 2021-03-09 Applied Materials, Inc. Replacement contact process
US10879044B2 (en) * 2017-04-07 2020-12-29 Lam Research Corporation Auxiliary circuit in RF matching network for frequency tuning assisted dual-level pulsing
US11276559B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Semiconductor processing chamber for multiple precursor flow
US11276590B2 (en) 2017-05-17 2022-03-15 Applied Materials, Inc. Multi-zone semiconductor substrate supports
US10497579B2 (en) 2017-05-31 2019-12-03 Applied Materials, Inc. Water-free etching methods
JP6826955B2 (ja) * 2017-06-14 2021-02-10 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10920320B2 (en) 2017-06-16 2021-02-16 Applied Materials, Inc. Plasma health determination in semiconductor substrate processing reactors
US10242893B2 (en) * 2017-06-20 2019-03-26 Applied Materials, Inc. Method and apparatus for de-chucking a workpiece using a swing voltage sequence
US10541246B2 (en) 2017-06-26 2020-01-21 Applied Materials, Inc. 3D flash memory cells which discourage cross-cell electrical tunneling
US10727080B2 (en) 2017-07-07 2020-07-28 Applied Materials, Inc. Tantalum-containing material removal
US10541184B2 (en) 2017-07-11 2020-01-21 Applied Materials, Inc. Optical emission spectroscopic techniques for monitoring etching
US10043674B1 (en) 2017-08-04 2018-08-07 Applied Materials, Inc. Germanium etching systems and methods
US10297458B2 (en) 2017-08-07 2019-05-21 Applied Materials, Inc. Process window widening using coated parts in plasma etch processes
JP7045152B2 (ja) * 2017-08-18 2022-03-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US11437221B2 (en) 2017-11-17 2022-09-06 Advanced Energy Industries, Inc. Spatial monitoring and control of plasma processing environments
EP4231328A1 (en) 2017-11-17 2023-08-23 AES Global Holdings, Pte. Ltd. Synchronized pulsing of plasma processing source and substrate bias
CN111788655B (zh) 2017-11-17 2024-04-05 先进工程解决方案全球控股私人有限公司 对等离子体处理的离子偏置电压的空间和时间控制
TWI767088B (zh) * 2017-11-17 2022-06-11 新加坡商Aes全球公司 電漿處理系統,用於調變其中的電源的控制方法及相關的電漿處理控制系統
US10903054B2 (en) 2017-12-19 2021-01-26 Applied Materials, Inc. Multi-zone gas distribution systems and methods
US11328909B2 (en) 2017-12-22 2022-05-10 Applied Materials, Inc. Chamber conditioning and removal processes
US10854426B2 (en) 2018-01-08 2020-12-01 Applied Materials, Inc. Metal recess for semiconductor structures
US10964512B2 (en) 2018-02-15 2021-03-30 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus and methods
US10679870B2 (en) 2018-02-15 2020-06-09 Applied Materials, Inc. Semiconductor processing chamber multistage mixing apparatus
TWI716818B (zh) 2018-02-28 2021-01-21 美商應用材料股份有限公司 形成氣隙的系統及方法
US10593560B2 (en) 2018-03-01 2020-03-17 Applied Materials, Inc. Magnetic induction plasma source for semiconductor processes and equipment
US10319600B1 (en) 2018-03-12 2019-06-11 Applied Materials, Inc. Thermal silicon etch
US10497573B2 (en) 2018-03-13 2019-12-03 Applied Materials, Inc. Selective atomic layer etching of semiconductor materials
US10573527B2 (en) 2018-04-06 2020-02-25 Applied Materials, Inc. Gas-phase selective etching systems and methods
US10490406B2 (en) 2018-04-10 2019-11-26 Appled Materials, Inc. Systems and methods for material breakthrough
US10699879B2 (en) 2018-04-17 2020-06-30 Applied Materials, Inc. Two piece electrode assembly with gap for plasma control
JP7134695B2 (ja) * 2018-04-27 2022-09-12 東京エレクトロン株式会社 プラズマ処理装置、及び電源制御方法
US10886137B2 (en) 2018-04-30 2021-01-05 Applied Materials, Inc. Selective nitride removal
JP6910320B2 (ja) * 2018-05-01 2021-07-28 東京エレクトロン株式会社 マイクロ波出力装置及びプラズマ処理装置
US10555412B2 (en) 2018-05-10 2020-02-04 Applied Materials, Inc. Method of controlling ion energy distribution using a pulse generator with a current-return output stage
US11171007B2 (en) * 2018-06-22 2021-11-09 Tokyo Electron Limited Plasma processing apparatus and plasma etching method
JP6846387B2 (ja) 2018-06-22 2021-03-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP6842443B2 (ja) * 2018-06-22 2021-03-17 東京エレクトロン株式会社 プラズマ処理装置及びプラズマを生成する方法
US10755941B2 (en) 2018-07-06 2020-08-25 Applied Materials, Inc. Self-limiting selective etching systems and methods
US10872778B2 (en) 2018-07-06 2020-12-22 Applied Materials, Inc. Systems and methods utilizing solid-phase etchants
US10672642B2 (en) 2018-07-24 2020-06-02 Applied Materials, Inc. Systems and methods for pedestal configuration
US10892198B2 (en) 2018-09-14 2021-01-12 Applied Materials, Inc. Systems and methods for improved performance in semiconductor processing
US11049755B2 (en) 2018-09-14 2021-06-29 Applied Materials, Inc. Semiconductor substrate supports with embedded RF shield
US11062887B2 (en) 2018-09-17 2021-07-13 Applied Materials, Inc. High temperature RF heater pedestals
US11417534B2 (en) 2018-09-21 2022-08-16 Applied Materials, Inc. Selective material removal
US11682560B2 (en) 2018-10-11 2023-06-20 Applied Materials, Inc. Systems and methods for hafnium-containing film removal
US11121002B2 (en) 2018-10-24 2021-09-14 Applied Materials, Inc. Systems and methods for etching metals and metal derivatives
US11476145B2 (en) 2018-11-20 2022-10-18 Applied Materials, Inc. Automatic ESC bias compensation when using pulsed DC bias
US11437242B2 (en) 2018-11-27 2022-09-06 Applied Materials, Inc. Selective removal of silicon-containing materials
US11721527B2 (en) 2019-01-07 2023-08-08 Applied Materials, Inc. Processing chamber mixing systems
JP7297795B2 (ja) * 2019-01-09 2023-06-26 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US10920319B2 (en) 2019-01-11 2021-02-16 Applied Materials, Inc. Ceramic showerheads with conductive electrodes
JP7451540B2 (ja) 2019-01-22 2024-03-18 アプライド マテリアルズ インコーポレイテッド パルス状電圧波形を制御するためのフィードバックループ
US11508554B2 (en) 2019-01-24 2022-11-22 Applied Materials, Inc. High voltage filter assembly
KR20220031713A (ko) 2019-07-12 2022-03-11 에이이에스 글로벌 홀딩스 피티이 리미티드 단일 제어식 스위치를 갖는 바이어스 공급부
US11462389B2 (en) 2020-07-31 2022-10-04 Applied Materials, Inc. Pulsed-voltage hardware assembly for use in a plasma processing system
JP7458287B2 (ja) 2020-10-06 2024-03-29 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
US11901157B2 (en) 2020-11-16 2024-02-13 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
US11798790B2 (en) 2020-11-16 2023-10-24 Applied Materials, Inc. Apparatus and methods for controlling ion energy distribution
JP2022122425A (ja) * 2021-02-10 2022-08-23 東京エレクトロン株式会社 プラズマ処理装置及び監視装置
WO2022177846A1 (en) * 2021-02-22 2022-08-25 Advanced Energy Industries, Inc. Integrated control of a plasma processing system
US11495470B1 (en) 2021-04-16 2022-11-08 Applied Materials, Inc. Method of enhancing etching selectivity using a pulsed plasma
US11948780B2 (en) 2021-05-12 2024-04-02 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11791138B2 (en) 2021-05-12 2023-10-17 Applied Materials, Inc. Automatic electrostatic chuck bias compensation during plasma processing
US11810760B2 (en) 2021-06-16 2023-11-07 Applied Materials, Inc. Apparatus and method of ion current compensation
US11569066B2 (en) 2021-06-23 2023-01-31 Applied Materials, Inc. Pulsed voltage source for plasma processing applications
US11776788B2 (en) 2021-06-28 2023-10-03 Applied Materials, Inc. Pulsed voltage boost for substrate processing
US11476090B1 (en) 2021-08-24 2022-10-18 Applied Materials, Inc. Voltage pulse time-domain multiplexing
KR102623929B1 (ko) * 2021-10-20 2024-01-11 주식회사 에이치지에스 플라즈마 설비의 레벨링 장치
US11694876B2 (en) 2021-12-08 2023-07-04 Applied Materials, Inc. Apparatus and method for delivering a plurality of waveform signals during plasma processing
US11670487B1 (en) 2022-01-26 2023-06-06 Advanced Energy Industries, Inc. Bias supply control and data processing
US11942309B2 (en) 2022-01-26 2024-03-26 Advanced Energy Industries, Inc. Bias supply with resonant switching

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4959516A (en) * 1988-05-16 1990-09-25 Dennison Manufacturing Company Susceptor coating for localized microwave radiation heating
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置
JP2892787B2 (ja) * 1990-07-20 1999-05-17 東京エレクトロン株式会社 電気信号の抽出方法
JP3122618B2 (ja) * 1996-08-23 2001-01-09 東京エレクトロン株式会社 プラズマ処理装置
US6219219B1 (en) * 1998-09-30 2001-04-17 Applied Materials, Inc. Cathode assembly containing an electrostatic chuck for retaining a wafer in a semiconductor wafer processing system
JP2002338388A (ja) * 2001-02-15 2002-11-27 Ngk Insulators Ltd ダイヤモンドコート部材
TW541586B (en) * 2001-05-25 2003-07-11 Tokyo Electron Ltd Substrate table, production method therefor and plasma treating device
TWI243422B (en) * 2002-03-26 2005-11-11 Hitachi Int Electric Inc Semiconductor device producing method and semiconductor producing device
US20030219989A1 (en) * 2002-04-03 2003-11-27 Tadashi Terasaki Semiconductor device producing method and semiconductor device producing apparatus
KR100971799B1 (ko) * 2004-06-21 2010-07-22 도쿄엘렉트론가부시키가이샤 플라즈마 처리 장치, 플라즈마 처리 방법 및 컴퓨터 판독가능한 기억 매체
US20060037702A1 (en) * 2004-08-20 2006-02-23 Tokyo Electron Limited Plasma processing apparatus
JP4468194B2 (ja) * 2005-01-28 2010-05-26 株式会社日立ハイテクノロジーズ プラズマ処理方法およびプラズマ処理装置
US8157952B2 (en) * 2005-06-03 2012-04-17 Tokyo Electron Limited Plasma processing chamber, potential controlling apparatus, potential controlling method, program for implementing the method, and storage medium storing the program
JP5063520B2 (ja) * 2008-08-01 2012-10-31 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
JP5204673B2 (ja) * 2009-01-14 2013-06-05 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ分布の制御方法
JP5466480B2 (ja) * 2009-02-20 2014-04-09 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置および記憶媒体
JP5395491B2 (ja) * 2009-03-31 2014-01-22 東京エレクトロン株式会社 基板処理装置及び基板処理方法
JP2011060984A (ja) * 2009-09-10 2011-03-24 Renesas Electronics Corp プラズマ処理装置及びプラズマ処理方法
JP5563347B2 (ja) * 2010-03-30 2014-07-30 東京エレクトロン株式会社 プラズマ処理装置及び半導体装置の製造方法
JP5702968B2 (ja) * 2010-08-11 2015-04-15 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ制御方法
KR20120022251A (ko) * 2010-09-01 2012-03-12 삼성전자주식회사 플라즈마 식각방법 및 그의 장치
JP5977509B2 (ja) * 2011-12-09 2016-08-24 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
US9875881B2 (en) * 2013-02-20 2018-01-23 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
JP6224958B2 (ja) * 2013-02-20 2017-11-01 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6312405B2 (ja) * 2013-11-05 2018-04-18 東京エレクトロン株式会社 プラズマ処理装置
US10115567B2 (en) * 2014-09-17 2018-10-30 Tokyo Electron Limited Plasma processing apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023239430A1 (en) * 2022-06-08 2023-12-14 Applied Materials, Inc. Pulsed voltage source for plasma processing applications

Also Published As

Publication number Publication date
KR102315643B1 (ko) 2021-10-21
TW201640557A (zh) 2016-11-16
JP2016152252A (ja) 2016-08-22
US20160240353A1 (en) 2016-08-18
TWI700724B (zh) 2020-08-01
KR20160100840A (ko) 2016-08-24
US9761419B2 (en) 2017-09-12

Similar Documents

Publication Publication Date Title
JP6396822B2 (ja) プラズマ処理装置のサセプタの電位を制御する方法
JP6224958B2 (ja) プラズマ処理装置及びプラズマ処理方法
US9736921B2 (en) Method for impedance matching of plasma processing apparatus
US10250217B2 (en) Method for impedance matching of plasma processing apparatus
US9875881B2 (en) Plasma processing apparatus and plasma processing method
JP7377264B2 (ja) パルスdcバイアスを使用した場合の自動esc静電気バイアス補償
US9355822B2 (en) Plasma processing apparatus
JP5227245B2 (ja) プラズマ処理装置
TWI614807B (zh) 電漿處理裝置
TW201921486A (zh) 電漿處理方法及電漿處理裝置
JP5492070B2 (ja) ウエハに面する電極に直流電圧を誘導するための方法およびプラズマ処理装置
JP2010040627A (ja) プラズマ処理方法及びプラズマ処理装置
JP2012129222A (ja) プラズマ処理装置
JP2009170509A (ja) ヒータ内蔵静電チャックを備えたプラズマ処理装置
CN110416049A (zh) 可调节边缘射频等离子体分布的ccp刻蚀装置及其方法
JP2021527379A (ja) 基板処理システムのための直接駆動rf回路
TW201533837A (zh) 於載置台吸附被吸附物之方法及處理裝置
US20190318912A1 (en) Plasma processing apparatus
JP2023542779A (ja) 基板処理のためのパルス電圧ブースト
JP5879449B2 (ja) プラズマ処理装置
TW201842529A (zh) 感應耦合電漿天線及包括該天線的基板處理裝置
US20230268216A1 (en) Substrate support and plasma processing apparatus
CN117316748A (zh) 等离子体处理装置和等离子体处理方法
TW202331780A (zh) 電漿處理裝置及電漿處理方法
KR20220067554A (ko) 기판 처리 장치 및 임피던스 정합 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180803

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180814

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180830

R150 Certificate of patent or registration of utility model

Ref document number: 6396822

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250