JP2020504458A - メモリセル、集積構造およびメモリアレイ - Google Patents

メモリセル、集積構造およびメモリアレイ Download PDF

Info

Publication number
JP2020504458A
JP2020504458A JP2019538174A JP2019538174A JP2020504458A JP 2020504458 A JP2020504458 A JP 2020504458A JP 2019538174 A JP2019538174 A JP 2019538174A JP 2019538174 A JP2019538174 A JP 2019538174A JP 2020504458 A JP2020504458 A JP 2020504458A
Authority
JP
Japan
Prior art keywords
charge
central region
regions
vertically along
passing structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019538174A
Other languages
English (en)
Other versions
JP6872621B2 (ja
Inventor
エム． カールソン，クリス
エム． カールソン，クリス
バークレー，エム．ジャレド
Original Assignee
マイクロン テクノロジー，インク．
マイクロン テクノロジー，インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー，インク．, マイクロン テクノロジー，インク． filed Critical マイクロン テクノロジー，インク．
Publication of JP2020504458A publication Critical patent/JP2020504458A/ja
Application granted granted Critical
Publication of JP6872621B2 publication Critical patent/JP6872621B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7926—Vertical transistors, i.e. transistors having source and drain not in the same horizontal plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/50—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the boundary region between the core region and the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

幾つかの実施形態は、以下の順序で、制御ゲートと、電荷ブロック材料と、電荷トラップ材料と、第一の酸化物と、電荷通過構造と、第二の酸化物と、チャネル材料とを有するメモリセルを含む。電荷通過構造は、第一および第二の領域の間に挟まれた中央領域を有する。中央領域は、第一および第二の領域よりも低い電荷トラップ確率および／またはより低い電荷トラップ率を有する。幾つかの実施形態は、導電性レベルと絶縁性レベルとの交互の垂直方向の積層を有し、垂直方向の積層に沿って垂直方向に伸びる電荷通過構造を有する集積構造を含む。幾つかの実施形態は、絶縁性レベルとワード線レベルとの交互の垂直方向の積層を有し、垂直方向の積層に沿って垂直方向に伸びる電荷通過構造を有するＮＡＮＤメモリアレイを含む。【選択図】図１

Description

メモリセル、集積構造およびメモリアレイ。
メモリは、電子システム用のデータストレージを提供する。フラッシュメモリは、メモリの一種であり、最新のコンピュータおよびデバイスにおいて多く使用されている。例えば、最新のパーソナルコンピュータは、フラッシュメモリチップ上にＢＩＯＳが格納されていることがある。別の例として、従来のハードドライブと置き換えるために、ソリッドステートドライブ内でフラッシュメモリを使用することが、コンピュータおよび他のデバイスにとってますます一般的になりつつある。さらに別の例として、フラッシュメモリは、無線電子デバイスにおいて普及している。なぜなら、それは、製造者が、新たな通信プロトコルを、それが標準化されるにつれてサポートすることを可能にし、また、デバイスを、機能拡張のために遠隔でアップグレードする能力を提供することを可能とするからである。
ＮＡＮＤは、集積フラッシュメモリの基本的アーキテクチャであり得る。ＮＡＮＤセルユニットは、メモリセルの連続的な組み合わせに直列に結合された少なくとも一つの選択デバイスを含む（連続的な組み合わせは、通常、ＮＡＮＤストリングと呼ばれる）。ＮＡＮＤアーキテクチャは、垂直に積み重ねられたメモリセルを含む三次元配列で構成され得る。改良されたＮＡＮＤアーキテクチャを開発することが望まれている。
一実施例のＮＡＮＤメモリアレイの領域を有する一実施例の集積構造の概略断面側面図である。 一実施例の電荷通過構造の概略断面側面図（左側）と、電荷通過構造を横切る位置に対しての酸素濃度の図示（右側）である。 別の実施例の電荷通過構造の概略断面側面図（左側）と、電荷通過構造を横切る位置に対しての酸素濃度の図示（右側）である。 別の実施例の電荷通過構造の概略断面側面図左側）と、電荷通過構造を横切る位置に対しての酸素濃度の図示（右側）である。 別の実施例の電荷通過構造の概略断面側面図である。 別の実施例の電荷通過構造の概略断面側面図である。
ＮＡＮＤメモリセルの動作は、チャネル材料と、電荷蓄積材料との間の電荷の移動を含む。“電荷”の移動とは、電荷キャリア（すなわち、電子および正孔）の移動に対応する。例えば、ＮＡＮＤメモリセルのプログラミングは、チャネル材料から電荷蓄積材料へ電荷（すなわち、電子）を移動することと、その後、電荷蓄積材料内に電荷を蓄積することと、を含み得る。ＮＡＮＤメモリセルの消去は、電荷蓄積材料内の正孔を移動して、電荷蓄積材料内に蓄積された電子と再結合し、それによって、電荷蓄積材料内の電荷を放出することを含み得る。電荷蓄積材料は、電荷キャリアを可逆的にトラップ（捕獲）する電荷トラップ材料（例えば、シリコン窒化物、金属ドットなど）を含み得る。電荷キャリアが電荷トラップ材料内に効率的にトラップされて保持されるために、電荷トラップ材料は、適切な電荷トラップ確率および／または電荷トラップ率を有することが望ましい。特定の電荷トラップ材料の電荷トラップ確率および電荷トラップ率は、電荷トラップ材料内の電荷トラップの体積密度、電荷トラップのエネルギー（すなわち、エネルギー井戸における電荷トラップの深さ）などに関連し得る。
チャネル材料は、絶縁性材料によって電荷蓄積材料から分離され得、このような絶縁性材料は、実効酸化膜厚（effective oxide thickness:ＥＯＴ）によって特徴づけられ得る。絶縁性材料は、電荷蓄積材料からチャネル材料への電荷の望ましくない逆移動（すなわち、漏れ）を妨げるのに十分なＥＯＴを有することが望ましいことがある。しかしながら、ＥＯＴを増加させると、トラップされた電荷を、比較的深い電荷トラップを有する材料から除去することの困難さを増加させ得る。したがって、消去動作中に深くトラップされた電荷の除去を可能としながらも、望ましくない漏れを妨げるためには望ましいＥＯＴを達成するために、電荷蓄積材料をチャネル材料から離隔することに適している絶縁性材料を設計することが望まれている。幾つかの実施形態は、バンドギャップエンジニアリングされた電荷通過構造を電荷蓄積構造とチャネル材料との間の絶縁性材料内に組み込んだ改良型ＮＡＮＤメモリセルを含む。例示的実施形態は、図１−図６を参照して記述される。
図１を参照すると、集積構造１０の部分が図示されており、このような部分は、三次元ＮＡＮＤメモリアレイ１２の断片である。
集積構造１０は、第一のレベル１８と第二のレベル２０との交互の積層１５を含む。レベル１８は絶縁性（すなわち、誘電性）であり、レベル２０は導電性である。
絶縁性レベル１８は絶縁性材料２６を含む。このような絶縁性材料は、任意の適切な組成物または組成物の組み合わせを含み得、例えば、二酸化シリコンを含み得る。
導電性レベル２０は、導電性材料２８および３０を含む。導電性材料２８は、導電性コアと考えられてもよく、導電性材料３０は、導電性コアを包囲する外側導電性層と考えられてもよい。導電性材料２８および３０は、相互に異なる組成物を含んでもよい。幾つかの実施形態においては、導電性材料２８は、一つ以上の金属（例えば、タングステン、チタンなど）を含み得るか、それらで本質的に構成され得るか、あるいは、それらで構成され得、導電性材料３０は、一つ以上の金属含有組成物（例えば、金属窒化物、金属シリサイド、金属炭化物など）を含み得るか、それらで本質的に構成され得るか、あるいは、それらで構成され得る。幾つかの実施形態においては、導電性コア材料２８は、一つ以上の金属（例えば、タングステン、チタンなど）を含み得るか、それらで本質的に構成され得るか、あるいは、それらで構成され得、包囲する導電性材料３０は、一つ以上の金属窒化物（例えば、窒化チタン、窒化タングステンなど）を含み得るか、それらで本質的に構成され得るか、あるいは、それらで構成され得る。
絶縁性材料３２は、材料３０の外側導電性層を包囲する絶縁ライナーを形成する。絶縁性材料３２は、high-k材料（例えば、酸化アルミニウム）を含み得る。ここで、用語“high-k”とは、二酸化シリコンよりも大きい比誘電率を意味する。
材料２８／３０は、導電性レベル２０の一実施例の構成を図示する。他の実施形態においては、導電性レベル２０は、他の構造の導電性材料を含み得る。一般的に、導電性レベル２０は、任意の適切な組成物または組成物の組み合わせを有する導電性材料を含み得、例えば、一つ以上の様々な金属（例えば、タングステン、チタンなど）、金属含有組成物（例えば、金属窒化物、金属炭化物、金属シリサイドなど）、および、導電性を有するようにドープされた半導体材料（例えば、導電性を有するようにドープされたシリコン、導電性を有するようにドープされたゲルマニウムなど）を含み得る。
幾つかの実施形態においては、導電性レベル２０は、ＮＡＮＤメモリアレイのワード線レベルと考えられてもよい。ワード線レベル２０の末端３４は、ＮＡＮＤメモリセル３６の制御ゲートとして機能し得、メモリセル３６の大体の位置は、図１には括弧で示されて
いる。
導電性レベル２０および絶縁性レベル１８は、任意の適切な垂直方向の厚さであってもよい。幾つかの実施形態においては、導電性レベル２０および絶縁性レベル１８は、約１０ナノメートル（ｎｍ）から約３００ｎｍの範囲内の垂直方向の厚さを有し得る。幾つかの実施形態においては、導電性レベル２０は、絶縁性レベル１８とほぼ同一の垂直方向の厚さを有し得る。他の実施形態においては、導電性レベル２０は、絶縁性レベル１８とは実質的に異なる垂直方向の厚さを有し得る。
垂直方向に積み重ねられたメモリセル３６は、垂直方向のストリング（例えば、メモリセルの垂直方向のＮＡＮＤストリングなど）を形成し、各ストリング内のメモリセルの数は、導電性レベル２０の数によって決定される。積層は、任意の適切な数の導電性レベルを含み得る。例えば、積層は、８個の導電性レベル、１６個の導電性レベル、３２個の導電性レベル、６４個の導電性レベル、５１２個の導電性レベル、１０２８個の導電性レベル、などを有し得る。
図示された実施形態においては、絶縁性材料２６および３２がまとまって垂直方向の側壁３８を形成する。垂直方向の側壁３８は、積層１５に囲まれて伸びる開口部４０の側壁と考えられてもよい。開口部４０は、上から見たときには連続的形状を有し得、例えば、円形、楕円形などであり得る。したがって、図１の側壁３８は、開口部４０の周囲に伸びる連続的側壁によって含まれ得る。
電荷ブロック材料４２は、側壁３８に沿って垂直方向に伸び、ワード線レベル２０の末端３４に隣り合う。電荷ブロック材料４２は、メモリセル３０の電荷ブロック領域を形成する。電荷ブロック材料４２は、任意の適切な組成物または組成物の組み合わせを含み得、例えば、二酸化シリコン、一つ以上のhigh-k誘電性材料などを含む。幾つかの実施形態においては、絶縁性材料３２および電荷ブロック材料４２は、まとまってメモリセル３６の電荷ブロック領域を形成する。電荷ブロックは、メモリセル内で以下の機能を有し得る。プログラムモードにおいては、電荷ブロックは、電荷蓄積材料（例えば、浮遊ゲート材料、電荷トラップ材料など）から制御ゲートに向かって電荷キャリアが通過することを防ぎ得、消去モードにおいては、電荷ブロックは、制御ゲートから電荷蓄積材料に電荷キャリアが流れ込むことを防ぎ得る。
電荷蓄積材料４４は、電荷ブロック材料４２に沿って垂直方向に伸びる。電荷蓄積材料４４は、任意の適切な組成物または組成物の組み合わせを含み得、幾つかの実施形態においては、浮遊ゲート材料（例えば、ドープされているか、もしくはドープされていないシリコン）、または、電荷トラップ材料（例えば、シリコン窒化物、金属ドットなど）を含み得る。幾つかの実施形態においては、電荷蓄積材料４４は、シリコン窒化物を含み得るか、シリコン窒化物で本質的に構成され得るか、あるいは、シリコン窒化物で構成され得る。幾つかの実施形態においては、電荷蓄積材料４４は、シリコン窒化物で構成され得、約５０Åから約８０Åの範囲内の水平方向の厚さを有し得る。
絶縁性材料４６は、電荷蓄積材料４４に沿って垂直方向に伸びる。絶縁性材料４６は、任意の適切な組成物または組成物の組み合わせを含み得、幾つかの実施形態においては、一つ以上の酸化物（例えば、二酸化シリコンなど）を含む。絶縁性材料４６は、任意の適切な水平方向の厚さを含み得、幾つかの実施形態においては、約１０Åから約３０Åの範囲内の水平方向の厚さを含み得る。
電荷通過構造４８は、絶縁性材料４６に沿って垂直方向に伸びる。電荷通過構造は、第一の領域５０と第二の領域５４との間に挟まれた中央領域５２を有する。破線５１は、第
一の領域５０と中央領域５２との間の大体の境界を図示するために提供され、破線５３は、第二の領域５４と中央領域５２との間の大体の境界を図示するために提供される。図示された実施形態においては、領域５０、５２および５４は、全て、相互にほぼ同一の水平方向の幅である。他の実施形態においては、領域５０、５２および５４のうちの一つ以上は、領域５０、５２および５４のうちの他のものと比較して異なる水平方向の幅であってもよい。
中央領域５２は、第一および第二の領域５２および５４と比較すると、より低い電荷トラップ確率（および／またはより低い電荷トラップ率）を有する。より低い電荷トラップ確率（および／またはより低い電荷トラップ率）は、第一および第二の領域５０および５４よりも低い体積密度の電荷トラップを有する中央領域５２に関連付けられ得、ならびに／あるいは、第一および第二の領域５０および５４と比較してより浅い電荷トラップ挙動を示す中央領域５２に関連付けられ得る。
中央領域５２が第一および第二の領域５０および５４よりも浅い電荷トラップ挙動を示す実施形態においては、領域５０、５２および５４の各々によって示される電荷トラップ挙動は、個々の領域の電荷トラップにわたる平均化された挙動であり得る。したがって、領域５０および５４は、幾つかの浅い電荷トラップを各々有し得、領域５２は、幾つかの深い電荷トラップを有し得るが、平均すると、領域５２は、領域５０および５４よりも浅い電荷トラップ挙動を示す。
幾つかの実施形態においては、中央領域５２は、シリコン酸窒化物を含み、第一および第二の領域５０／５４は、シリコン窒化物で構成される。幾つかの実施形態においては、第一の領域５０、第二の領域５４および中央領域５２は、全て、シリコンおよび窒素を含み、さらに、中央領域５２は、第一および第二の領域５０／５４のいずれよりも高い総濃度の酸素を含む。電荷通過構造４８の第一および第二の領域５０および５４は、相互に同一の組成物であってもよいし、または、相互に異なる組成物であってもよい。シリコン窒化物に関連付けられ得る寄生トラップを軽減するために、シリコン窒化物のみを含む中央領域とは対照的に、窒素と酸素との双方と組み合わせられたシリコンを中央領域が含むことが望まれ得る。
電荷通過構造４８は、任意の適切な水平方向の厚さを含み得る。幾つかの実施形態においては、電荷通過構造４８の合計の水平方向の厚さは、約２０Åから約１５０Åの範囲内であり得る。このような実施形態においては、中央領域５２は、約１モノレイヤから約７０Åの範囲内の厚さを有し得る。幾つかの実施形態においては、電荷通過構造４８の合計の水平方向の厚さは、約２０Åから約１００Åの範囲内であり得、中央領域５２は、約１０Åから約３０Åの範囲内の水平方向の厚さを含み得る。
ゲート誘電性材料５６は、電荷通過構造４８に沿って垂直方向に伸びる。ゲート誘電性材料５６は、任意の適切な組成物または組成物の組み合わせを含み得、幾つかの実施形態においては、二酸化シリコンを含み得るか、二酸化シリコンで本質的に構成され得るか、二酸化シリコンで構成され得る。ゲート誘電性材料は、プログラミング動作、消去動作などの間に電荷キャリアがトンネルする材料、または通過する材料として機能することができる。幾つかの状況においては、ゲート誘電性材料は、単に絶縁性材料または誘電性材料とも呼ばれることがある。
幾つかの実施形態においては、絶縁性材料４６およびゲート誘電性材料５６は、双方とも酸化物を含み（例えば、双方が二酸化シリコンを含み得るか、二酸化シリコンで本質的に構成され得るか、二酸化シリコンで構成され得）、其々、第一および第二の酸化物と呼ばれる。このような実施形態においては、第一の酸化物４６は、電荷通過構造４８の第一
の側面４７に直接相対し、第二の酸化物５６は、電荷通過構造４８の第二の側面４９に直接相対し、電荷通過構造４８の第二の側面４９は、電荷通過構造４８の第一の側面４７に対して逆側にある。幾つかの実施形態においては、第一および第二の酸化物４６および５６は、相互に実質的に同一の水平方向の厚さを有し得（ここで、“実質的に同一”という用語は、製造および測定の合理的な公差内で同一であることを意味する）、他の実施形態においては、第一および第二の酸化物４６および５６は、相互に異なる水平方向の厚さを有し得る。
チャネル材料５８は、ゲート誘電性材料５６に沿って垂直方向に伸びる。チャネル材料５８は、任意の適切な組成物または組成物の組み合わせを含み得、幾つかの実施形態においては、適切にドープされたシリコンを含み得るか、適切にドープされたシリコンで本質的に構成され得るか、適切にドープされたシリコンで構成され得る。
図示された実施形態においては、絶縁性領域６０は、開口部４０の中央に沿って伸びる。絶縁性領域６０は、任意の適切な絶縁性組成物を含み得、例えば、二酸化シリコン、シリコン窒化物などを含む。あるいは、絶縁性領域６０の少なくとも一部は、ガス充填された空隙であり得る。開口部４０の中央を下に伸びる絶縁性領域６０を有する図示された実施形態は、いわゆる中空チャネル構造である。他の実施形態においては、チャネル材料５８は、開口部４０の中央領域全体を充填して、このような中央領域内で垂直方向に伸びる台を形成し得る。
積層１５は、ベース６２によって支持される。ベース６２と積層１５との間にさらなる材料および／または集積回路構造が存在し得ることを示すために、ブレーク(break)がベ
ース６２と積層１５との間に与えられている。幾つかの用途においては、このようなさらなる集積材料は、例えば、ソース側選択ゲート材料（ＳＧＳ材料）を含み得る。
ベース６２は半導体材料を含み得、単結晶シリコンを含み得るか、単結晶シリコンで本質的に構成され得るか、単結晶シリコンで構成され得る。ベース６２は、半導体基板と呼ばれることがある。“半導体基板”という用語は、半導電性ウェーハ（単独もしくは他の材料を含むアセンブリのいずれか）および半導電性材料層（単独もしくは他の材料を含むアセンブリのいずれか）などのバルク半導電性材料を含むが、そのいずれにも限定はされない半導電性材料を含む任意の構造を意味する。“基板”という用語は、上述された半導体基板を含むがそれには限定されない任意の支持構造を指す。幾つかの用途においては、ベース６２は、集積回路製造に関連付けられる一つ以上の材料を含む半導体基板に対応し得る。このような材料は、例えば、耐熱金属材料、バリア材料、拡散材料、絶縁体材料などの一つ以上を含み得る。
電荷通過構造４８は、消去動作中に電荷蓄積材料４４内に深くトラップされた電荷が材料４４から除去される（即ち、電荷蓄積材料４４からチャネル材料５８に移動する）ことを許容しながらも、電荷蓄積材料４４からチャネル材料５８への電荷の望ましくない逆移動（即ち、漏れ）を妨げるために、適切なバンドギャップ特性などを有するように設計される（エンジニアリングされる）。電荷通過構造４８の幾つかの例示的実施形態は、図２−図６を参照して記述される。
図２を参照すると、一実施例の電荷通過構造４８ａは、シリコン酸窒化物（ＳｉＯＮとして図式的に示され、この化学式は、具体的な化学量を示すものではなく主要な成分を示す）を含む中央領域５２を有し、シリコン窒化物（ＳｉＮとして図式的に示され、この化学式は、具体的な化学量を示すものではなく主要な成分を示す）を含む第一および第二の領域５０／５４を有する。図２の右側は、酸素濃度［Ｏ］を、電荷通過構造４８ａにわたる位置の関数としてグラフで示すものであって、酸素が中央領域５２内にのみあることを
示している。
図３は、別の実施例の電荷通過構造４８ｂを図示し、電荷通過構造４８ｂについて面４７／４９から中央に向かって内側に進むにつれて酸素濃度［Ｏ］が増加することを図示する。幾つかの実施形態においては、面４７／４９は、測定可能な酸素を有し得ない（例えば、シリコン窒化物で構成され得る）。酸素濃度は、第一および第二の領域５０／５４にわたって任意の適切な勾配で傾斜を有し得る。第一の領域５０にわたる酸素濃度勾配は、第一の酸素濃度勾配６４と呼ばれることがあり、第二の領域５２にわたる酸素濃度勾配は、第二の酸素濃度勾配６６と呼ばれることがある。
中央領域５２は、領域５０および５４のうちのいずれかにおける酸素の総濃度よりも高い酸素の総濃度を含む。幾つかの実施形態においては、中央領域は、シリコン、窒素および酸素を含み得るか、それらで本質的に構成され得るか、それらで構成され得る。
図３の右側は、酸素濃度［Ｏ］を、電荷通過構造４８ｂにわたる位置の関数としてグラフで示す。とりわけ、図示された実施形態においては、第一および第二の酸素濃度勾配６４および６６は、相互に実質的に鏡像である。したがって、電荷通過構造４８ｂは、中央領域５２の中間を通る、第一および第二の面４７および４９の中間の平面６８について実質的に鏡面対称である。“実質的に鏡面対称”という用語は、製造および測定の合理的な公差内で鏡面対称であることを意味する。
幾つかの実施形態においては、電荷通過構造（例えば、図１の４８）は、中央領域５２の中間を通る平面について鏡面対称ではない。これは、互いに対する第一および第二の領域５０および５４の異なる水平方向の厚さ、ならびに／または領域５０および５４の異なる組成に起因し得る。図４は、第二の領域５４と比較して第一の領域５０内に異なる組成を有する一実施例の電荷通過構造４８ｃを図示する。具体的には、第一の領域５０は、測定可能な酸素を含まず、シリコンおよび窒素で構成されることが示され（ＳｉＮとして図式的に示され、この化学式は、特定の化学量を示すものではなく、主要な成分を示す）、第二の領域５４は、図３を参照して上述された類型の酸素勾配６６を有する。したがって、電荷通過構造４８ｃは、中央領域５２の中間を通る、第一および第二の表面４７および４９の中間の平面６８について鏡面対称ではない。このような場合は、また、図４の右側に、電荷通過構造４８ｃにわたる位置の関数とした酸素濃度［Ｏ］のグラフで図示される。
幾つかの実施形態においては、電荷通過構造（例えば、４８／４８ａ／４８ｂ／４８ｃ）は、第一および第二の外側領域５０および５４よりも低い電荷トラップ確率を有する中央領域５２を含むものと考えられてもよい。幾つかの実施形態においては、電荷通過構造（例えば、４８／４８ａ／４８ｂ／４８ｃ）は、第一および第二の外側領域５０および５４よりも低い電荷トラップ率を有する中央領域５２を含むと考えられてもよい。電荷トラップ領域５０、５２および５４の電荷トラップ確率および／または電荷トラップ率は、このような領域の電荷トラップ材料内の電荷トラップの体積密度に、および／または、このような領域の電荷トラップ材料によって示される電荷トラップ挙動に、関連付けられ得る。
例えば、幾つかの実施形態においては、電荷トラップ領域５０、５２および５４の電荷トラップ確率および／または電荷トラップ率は、このような領域の電荷トラップ材料内の電荷トラップの体積密度に関連付けられる。このような実施形態においては、電荷通過構造（例えば、４８／４８ａ／４８ｂ／４８ｃ）は、電荷トラップの比較的低い体積密度を有する中央領域５２を、第一の比較的高い電荷トラップの体積密度を有する第一の領域５０と、第二の比較的高い電荷トラップの体積密度を有する第二の領域５４との間に含むと
考えられてもよい。このような場合は、図５の電荷通過構造４８ｄを参照して図示される。第一の領域５０内の電荷トラップの体積密度は、第二の領域５４内の電荷トラップの体積密度と同一であってもよく、または、第二の領域５４内の電荷トラップの体積密度とは異なってもよい。
別の実施例として、幾つかの実施形態においては、電荷トラップ領域５０、５２および５４の電荷トラップ確率および／または電荷トラップ率は、このような領域の電荷トラップ材料によって示される電荷トラップ挙動に関連付けられる。このような実施形態においては、電荷通過構造（例えば、４８／４８ａ／４８ｂ／４８ｃ）は、比較的浅い電荷トラップ挙動を示す中央領域５２を、比較的深い電荷トラップ挙動を示す第一の領域５０と比較的深い電荷トラップ挙動を示す第二の領域５４との間に含むと考えられてもよい。このような場合は、図６の電荷通過構造４８ｅを参照して図示される。領域５０および５４によって示される電荷トラップ挙動は、幾つかの実施形態においては、同一であり得、他の実施形態においては異なり得る（例えば、領域５０および５４は、トラップエネルギー、単位体積当たりの電荷トラップ濃度、電荷トラップ総数などの一つ以上が異なり得る）。
電荷通過構造４８／４８ａ／４８ｂ／４８ｃ／４８ｄは、このような電荷通過構造を欠く従来のＮＡＮＤメモリと比較すると、ＮＡＮＤメモリの動作性能を有利に改善し得る。例えば、電荷通過構造４８／４８ａ／４８ｂ／４８ｃ／４８ｄは、電荷蓄積材料（例えば、図１の電荷蓄積材料４４）における電荷の所望の保持を可能にして、消去動作中に電荷蓄積材料からの迅速かつ比較的完全な電荷の除去を可能としつつも、漏れを軽減または防止するように調整され得る。幾つかの実施形態においては、電荷通過構造４８／４８ａ／４８ｂ／４８ｃ／４８ｄは、このような電荷通過構造を欠く従来のＮＡＮＤメモリと比較して、急速電荷損失（ＱＣＬ）に悪影響を及ぼすことなく、ＮＡＮＤメモリの消去性能を有利に改善することを可能とし得る。
本明細書に記述された構造およびアセンブリは、電子システムに組み込まれ得る。このような電子システムは、例えば、メモリモジュール、デバイスドライバ、電源モジュール、通信モデム、プロセッサモジュールおよび特定用途向けモジュールで使用され得、マルチレイヤ、マルチチップモジュールを含み得る。電子システムは、例えば、カメラ、無線デバイス、ディスプレイ、チップセット、セットトップボックス、ゲーム、照明、車両、時計、テレビ、携帯電話、パーソナルコンピュータ、自動車、産業制御システム、航空機などの広範囲のシステムのうちの任意のものであり得る。
そうでないと特に言及されない限りは、本明細書で記述される様々な材料、物質、組成物などは、例えば、原子層堆積（ＡＬＤ）、化学蒸着（ＣＶＤ）、物理蒸着（ＰＶＤ）などを含む、既に周知のまたは未開発である任意の適切な方法で形成され得る。
“誘電性”および“絶縁性”という用語は、絶縁性の電気的特性を有する材料を記述するために用いられ得る。これらの用語は、本開示においては、類義語と考えられる。ある例における用語“誘電性”と、他の例における用語“絶縁性”（もしくは“電気的に絶縁性”）との使用は、以下に続く特許請求の範囲内での先行詞を簡略化するために本開示内の言語のバリエーションを提供するためのものであり得、任意の重大な化学的または電気的相違を示すために用いられるものではない。
図面における様々な実施形態の特定の方向付けは、例示の目的のためだけのものであって、実施形態は、幾つかの用途においては、図示された方向付けに対して回転されてもよい。本明細書に提供された記述および以下に続く特許請求の範囲は、構造が図面の特定の方向付けにあるか、またはこのような方向付けに対して回転されているか否かにかかわらず、様々な特徴の間で記述された関係を有する任意の構造に関する。
添付の図面の断面図は、断面平面内の特徴のみを図示しており、図面を簡略化するために、断面平面の背後の材料は図示していない。
ある構造が別の構造の“上”にあるか、または“相対して”いるものとして上記で言及されるときには、他の構造上に直接存在することができ、または介在構造が存在してもよい。対照的に、ある構造が別の構造の“直接上”にあるか、または“直接相対して”いるものとして言及されるときには、介在構造が存在しない。
構造（例えば、層、材料など）は、下にあるベース（例えば、基板）からその構造がほぼ上方に伸びることを示すために、“垂直方向に伸びる”ものとして言及され得る。垂直方向に伸びる構造は、ベースの上部表面について実質的に直交して伸びてもよいし、そうでなくてもよい。
幾つかの実施形態は、以下の順序で、制御ゲート、電荷ブロック材料、電荷トラップ材料、第一の酸化物、電荷通過構造、第二の酸化物、チャネル材料を含むメモリセルを含む。電荷通過構造は、第一および第二の領域の間に挟まれた中央領域を有する。中央領域は、第一および第二の領域よりも低い電荷トラップ確率、および／または、第一および第二の領域よりも低い電荷トラップ率を有する。
幾つかの実施形態は、導電性レベルと絶縁性レベルとの交互の垂直方向の積層を含む集積構造を含む。電荷ブロック材料は、垂直方向の積層に沿って垂直方向に伸びる。電荷蓄積材料は、電荷ブロック材料に沿って垂直方向に伸びる。絶縁性材料は、電荷蓄積材料に沿って垂直方向に伸びる。電荷通過構造は、絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する。中央領域は、第一および第二の領域よりも低い電荷トラップ確率、および／または、第一および第二の領域よりも低い電荷トラップ率を有する。誘電性材料は、電荷通過構造に沿って垂直方向に伸びる。チャネル材料は、誘電性材料に沿って垂直方向に伸びる。
幾つかの実施形態は、絶縁性レベルとワード線レベルの交互の垂直方向の積層を含むＮＡＮＤメモリアレイを含む。ワード線レベルの各々は、外側導電性層によって包囲された導電性コアを含む。導電性コアは、外側導電性層とは異なる組成物を含む。電荷ブロック材料は、垂直方向の積層に沿って垂直方向に伸びる。電荷蓄積材料は、電荷ブロック材料に沿って垂直方向に伸びる。絶縁性材料は、電荷蓄積材料に沿って垂直方向に伸びる。電荷通過構造は、絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する。中央領域は、第一および第二の領域よりも浅い電荷トラップ挙動を示す。チャネル材料は、誘電性材料に沿って垂直方向に伸びる。
幾つかの実施形態は、絶縁性レベルとワード線レベルとの交互の垂直方向の積層を含むＮＡＮＤメモリアレイを含む。ワード線レベルの各々は、外側導電性層によって包囲された導電性コアを含む。導電性コアは、外側導電性層とは異なる組成物を含む。電荷ブロック材料は、垂直方向の積層に沿って垂直方向に伸びる。電荷蓄積材料は、電荷ブロック材料に沿って垂直方向に伸びる。絶縁性材料は、電荷蓄積材料に沿って垂直方向に伸びる。電荷通過構造は、絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する。中央領域は、第一および第二の領域よりも低い容積密度の電荷トラップを有する。チャネル材料は、誘電性材料に沿って垂直方向に伸びる。
法令に従い、本明細書に開示された本発明の主題は、構造的および方法的特徴に関しておおよそは具体的に言語で記述された。しかしながら、本明細書に開示された手段は例示的実施形態を含むため、特許請求の範囲は、図示され、記述された特定の特徴に限定され
ないことが理解されるべきである。したがって、特許請求の範囲は、文字通り表現されている全範囲に与えられるべきであって、均等論に従って適切に解釈されるべきである。

Claims (33)

  1. 以下の順序で、
    制御ゲートと、
    電荷ブロック材料と、
    電荷トラップ材料と、
    第一の酸化物と、
    第一および第二の領域に挟まれた中央領域を有する電荷通過構造であって、前記中央領域が、前記第一および第二の領域よりも低い電荷トラップ確率および／または前記第一および第二の領域よりも低いよりも低い電荷トラップ率を有する、前記電荷通過構造と、
    第二の酸化物と、
    チャネル材料と、
    を含むメモリセル。
  2. 前記中央領域は、前記第一および第二の領域よりも低い体積密度の電荷トラップを有する、請求項１に記載のメモリセル。
  3. 前記中央領域は、前記第一および第二の領域よりも浅い電荷トラップ挙動を示す、請求項１に記載のメモリセル。
  4. 前記中央領域は、前記第一および第二の領域よりも低い体積密度の電荷トラップを有し、前記中央領域は、前記第一および第二の領域よりも浅い電荷トラップ挙動を示す、請求項１に記載のメモリセル。
  5. 前記第一および第二の領域は、相互に同一の組成物である、請求項１に記載のメモリセル。
  6. 前記第一および第二の領域は、相互に同一の組成物ではない、請求項１に記載のメモリセル。
  7. 前記中央領域と、前記第一および第二の領域とは、全て、シリコンおよび窒素を含み、前記中央領域は、前記第一および第二の領域のいずれかよりも高い総酸素濃度を有する、請求項１に記載のメモリセル。
  8. 前記電荷通過構造は、前記第一の領域に沿った第一の外側の面を有し、前記第二の領域に沿って、前記第一の外側の面について逆側に第二の外側の面を有し、前記第一および第二の外側の面は、シリコン窒化物で構成され、前記中央領域はＳｉＯＮを含み、この化学式は、具体的な化学量を示すものではなく主要な成分を示す、請求項７に記載のメモリセル。
  9. 前記第一の面から前記中央領域への方向に沿って伸びると酸素濃度を増加させる第一の勾配を含み、前記第二の面から前記中央領域へ伸びると酸素濃度を増加させる第二の勾配を有する、請求項８に記載のメモリセル。
  10. 前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について実質的に鏡面対称である、請求項９に記載のメモリセル。
  11. 前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について、鏡面対称ではない、請求項９に記載のメモリセル。
  12. 前記第一および第二の領域は、シリコン窒化物で構成され、前記中央領域はシリコン酸窒化物を含む、請求項７に記載のメモリセル。
  13. 前記第一および第二の酸化物は、相互に同一の組成物である、請求項１に記載のメモリセル。
  14. 前記第一および第二の酸化物は、二酸化シリコンである、請求項１３に記載のメモリセル。
  15. 導電性レベルと絶縁性レベルとの交互の垂直方向の積層と、
    前記垂直方向の積層に沿って垂直方向に伸びる電荷ブロック材料と、
    前記電荷ブロック材料に沿って垂直方向に伸びる電荷蓄積材料と、
    前記電荷蓄積材料に沿って垂直方向に伸びる絶縁性材料と、
    前記絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する電荷通過構造であって、前記中央領域が、前記第一および第二の領域よりも低い電荷トラップ確率、および／または、前記第一および第二の領域よりも低い電荷トラップ率を有する、前記電荷通過構造と、
    前記電荷通過構造に沿って垂直方向に伸びる誘電性材料と、
    前記誘電性材料に沿って垂直方向に伸びるチャネル材料と、
    を含む、集積構造。
  16. 前記中央領域は、前記第一および第二の領域よりも低い体積密度の電荷トラップを有する、請求項１５に記載の集積構造。
  17. 前記中央領域は、前記第一および第二の領域よりも浅い電荷トラップ挙動を示す、請求項１５に記載の集積構造。
  18. 前記中央領域は、前記第一および第二の領域よりも低い体積密度の電荷トラップを有し、前記中央領域は、前記第一および第二の領域よりも浅い電荷トラップ挙動を示す、請求項１５に記載の集積構造。
  19. 前記電荷蓄積材料は、シリコン窒化物で構成される、請求項１５に記載の集積構造。
  20. 前記中央領域と、前記第一の領域および第二の領域とは、全て、シリコンおよび窒素を含み、前記中央領域は、前記第一および第二の領域よりも高い酸素総濃度を有する、請求項１５に記載の集積構造。
  21. 前記第一および第二の領域は、シリコン窒化物で構成され、前記中央領域は、シリコン酸窒化物を含む、請求項１５に記載の集積構造。
  22. 前記電荷通過構造の総厚さは、約２０Åから約１５０Åの範囲内である、請求項２１に記載の集積構造。
  23. 前記中央領域は、約１モノレイヤから約７０Åの範囲内の厚さを有する、請求項２２に記載の集積構造。
  24. 前記電荷通過構造の前記総厚さは、約２０Åから約１００Åの範囲内であり、前記中央領域は、約１０Åから約３０Åの範囲内の厚さを有する、請求項２２に記載の集積構造。
  25. 絶縁性レベルとワード線レベルとの交互の垂直方向の積層であって、前記ワード線レベ
    ルの各々が、外側導電性層によって包囲された導電性コアを含み、前記導電性コアが、前記外側導電性層とは異なる組成物を含む、前記垂直方向の積層と、
    前記垂直方向の積層に沿って垂直方向に伸びる電荷ブロック材料と、
    前記電荷ブロック材料に沿って垂直方向に伸びる電荷蓄積材料と、
    前記電荷蓄積材料に沿って垂直方向に伸びる絶縁性材料と、
    前記絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する電荷通過構造であって、前記中央領域が、前記第一および第二の領域よりも浅い電荷トラップ挙動を示す、前記電荷通過構造と、
    前記電荷通過構造に沿って垂直方向に伸びる誘電性材料と、
    前記誘電性材料に沿って垂直方向に伸びるチャネル材料と、
    を含む、ＮＡＮＤメモリアレイ。
  26. 前記中央領域と、前記第一の領域および第二の領域とは、全て、シリコンおよび窒素を含み、前記中央領域は、前記第一および第二の領域よりも高い酸素濃度を有する、請求項２５に記載のＮＡＮＤメモリアレイ。
  27. 前記第一および第二の領域は、シリコン窒化物で構成され、前記中央領域は、シリコン酸窒化物を含む、請求項２５に記載のＮＡＮＤメモリアレイ。
  28. 前記電荷通過構造は、前記第一の領域に沿った第一の外側の面を有し、前記第二の領域に沿って前記第一の外側の面とは逆側に第二の外側の面を有し、前記第一および第二の外側の面はシリコン窒化物で構成され、前記中央領域はＳｉＯＮを含み、この化学式は、具体的な化学量を示すものではなく主要な成分を示す、請求項２５に記載のＮＡＮＤメモリアレイ。
  29. 前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について実質的に鏡面対称である、請求項２８に記載のＮＡＮＤメモリアレイ。
  30. 前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について鏡面対称ではない、請求項２８に記載のＮＡＮＤメモリアレイ。
  31. 絶縁性レベルとワード線レベルとの交互の垂直方向の積層であって、前記ワード線レベルの各々が、外側導電性層によって包囲された導電性コアを含み、前記導電性コアが、前記外側導電性層とは異なる組成を含む、前記垂直方向の積層と、
    前記垂直方向の積層に沿って垂直方向に伸びる電荷ブロック材料と、
    前記電荷ブロック材料に沿って垂直方向に伸びる電荷蓄積材料と、
    前記電荷蓄積材料に沿って垂直方向に伸びる絶縁性材料と、
    前記絶縁性材料に沿って垂直方向に伸び、第一および第二の領域に挟まれた中央領域を有する電荷通過構造であって、前記中央領域が、前記第一および第二の領域よりも低い体積密度の電荷トラップを有する、前記電荷通過構造と、
    前記電荷通過構造に沿って垂直方向に伸びる誘電性材料と、
    前記誘電性材料に沿って垂直方向に伸びるチャネル材料と、
    を含む、ＮＡＮＤメモリアレイ。
  32. 前記電荷通過構造は、前記第一の領域に沿った第一の外側の面を有し、前記第二の領域に沿って前記第一の外側の面とは逆側に第二の外側の面を有し、前記中央領域はＳｉＯＮを含み、この化学式は、具体的な化学量を示すものではなく主要な成分を示し、前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について実質的に鏡面対称である、請求項３１に記載のＮＡＮＤメモリアレイ。
  33. 前記電荷通過構造は、前記第一の領域に沿った第一の外側の面を有し、前記第二の領域に沿って、前記第一の外側の面とは逆側に第二の外側の面を有し、前記中央領域はＳｉＯＮを含み、この化学式は、具体的な化学量を示すものではなく主要な成分を示し、前記電荷通過構造は、前記中央領域の中間を通る、前記第一および第二の面の中間の平面について鏡面対称ではない、請求項３１に記載のＮＡＮＤメモリアレイ。
JP2019538174A 2017-01-18 2017-12-29 メモリセル、集積構造およびメモリアレイ Active JP6872621B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/409,412 US10128265B2 (en) 2017-01-18 2017-01-18 Memory cells, integrated structures and memory arrays
US15/409,412 2017-01-18
PCT/US2017/069113 WO2018136223A1 (en) 2017-01-18 2017-12-29 Memory cells, integrated structures and memory arrays

Publications (2)

Publication Number Publication Date
JP2020504458A true JP2020504458A (ja) 2020-02-06
JP6872621B2 JP6872621B2 (ja) 2021-05-19

Family

ID=62841021

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019538174A Active JP6872621B2 (ja) 2017-01-18 2017-12-29 メモリセル、集積構造およびメモリアレイ

Country Status (7)

Country Link
US (3) US10128265B2 (ja)
EP (1) EP3571720A4 (ja)
JP (1) JP6872621B2 (ja)
KR (1) KR102306586B1 (ja)
CN (1) CN110178223B (ja)
TW (1) TWI671889B (ja)
WO (1) WO2018136223A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446681B2 (en) 2017-07-10 2019-10-15 Micron Technology, Inc. NAND memory arrays, and devices comprising semiconductor channel material and nitrogen
US10559466B2 (en) 2017-12-27 2020-02-11 Micron Technology, Inc. Methods of forming a channel region of a transistor and methods used in forming a memory array
US10438962B2 (en) 2017-12-27 2019-10-08 Micron Technology, Inc. Memory arrays, and methods of forming memory arrays
US10497715B2 (en) 2017-12-27 2019-12-03 Micron Technology, Inc. Memory arrays
US10903221B2 (en) 2017-12-27 2021-01-26 Micron Technology, Inc. Memory cells and memory arrays
US10297611B1 (en) * 2017-12-27 2019-05-21 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
JP2020043285A (ja) * 2018-09-13 2020-03-19 キオクシア株式会社 半導体装置およびその製造方法
US10937798B2 (en) 2018-11-02 2021-03-02 Micron Technology, Inc. Memory array and a method used in forming a memory array
US10748922B2 (en) 2018-11-28 2020-08-18 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US10784273B2 (en) 2019-01-18 2020-09-22 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11177269B2 (en) 2019-02-15 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
JP7086883B2 (ja) * 2019-03-22 2022-06-20 キオクシア株式会社 半導体記憶装置
US11049807B2 (en) * 2019-09-25 2021-06-29 Sandisk Technologies Llc Three-dimensional memory device containing tubular blocking dielectric spacers
JP2021118234A (ja) * 2020-01-23 2021-08-10 キオクシア株式会社 半導体記憶装置
US11121145B1 (en) 2020-03-03 2021-09-14 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11139386B2 (en) 2020-03-03 2021-10-05 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11557597B2 (en) 2020-03-03 2023-01-17 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11296103B2 (en) * 2020-04-30 2022-04-05 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11257839B2 (en) 2020-05-12 2022-02-22 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11251190B2 (en) 2020-05-13 2022-02-15 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11387243B2 (en) 2020-05-13 2022-07-12 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11282847B2 (en) 2020-05-13 2022-03-22 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11411012B2 (en) 2020-05-13 2022-08-09 Micron Technology, Inc. Methods used in forming a memory array comprising strings of memory cells
US11393835B2 (en) 2020-06-05 2022-07-19 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11329064B2 (en) * 2020-06-16 2022-05-10 Micron Technology, Inc. Integrated assemblies and methods of forming integrated assemblies
US11889683B2 (en) * 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11672118B2 (en) 2020-09-04 2023-06-06 Micron Technology, Inc. Electronic devices comprising adjoining oxide materials and related systems
JP2022047151A (ja) * 2020-09-11 2022-03-24 キオクシア株式会社 半導体記憶装置
US11538919B2 (en) 2021-02-23 2022-12-27 Micron Technology, Inc. Transistors and arrays of elevationally-extending strings of memory cells
WO2022198368A1 (en) * 2021-03-22 2022-09-29 Yangtze Memory Technologies Co., Ltd. Three-dimensional memory devices and methods for forming the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244243A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2009260070A (ja) * 2008-04-17 2009-11-05 Toshiba Corp 半導体装置及びその製造方法
US20150179660A1 (en) * 2013-12-19 2015-06-25 SanDisk Technologies, Inc. Three Dimensional NAND Device with Channel Located on Three Sides of Lower Select Gate and Method of Making Thereof

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4109531B2 (ja) * 2002-10-25 2008-07-02 松下電器産業株式会社 半導体装置及びその製造方法
KR100540478B1 (ko) * 2004-03-22 2006-01-11 주식회사 하이닉스반도체 전하 트랩을 갖는 게이트유전체를 포함한 휘발성 메모리셀 트랜지스터 및 그 제조 방법
US7636257B2 (en) * 2005-06-10 2009-12-22 Macronix International Co., Ltd. Methods of operating p-channel non-volatile memory devices
JP4746468B2 (ja) * 2006-04-14 2011-08-10 株式会社東芝 半導体装置
KR100777016B1 (ko) 2006-06-20 2007-11-16 재단법인서울대학교산학협력재단 기둥 구조를 갖는 낸드 플래시 메모리 어레이 및 그제조방법
US8614124B2 (en) 2007-05-25 2013-12-24 Cypress Semiconductor Corporation SONOS ONO stack scaling
US8189397B2 (en) 2008-01-08 2012-05-29 Spansion Israel Ltd Retention in NVM with top or bottom injection
US7668010B2 (en) * 2008-02-27 2010-02-23 Macronix International Co., Ltd. Flash memory having insulating liners between source/drain lines and channels
US8254175B2 (en) * 2008-12-16 2012-08-28 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing the same
KR101512494B1 (ko) * 2009-01-09 2015-04-16 삼성전자주식회사 반도체 장치의 제조 방법
US20110101442A1 (en) 2009-11-02 2011-05-05 Applied Materials, Inc. Multi-Layer Charge Trap Silicon Nitride/Oxynitride Layer Engineering with Interface Region Control
JP2011135107A (ja) * 2011-04-04 2011-07-07 Toshiba Corp 半導体装置
US8581224B2 (en) * 2012-01-20 2013-11-12 Micron Technology, Inc. Memory cells
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
US9105737B2 (en) 2013-01-07 2015-08-11 Micron Technology, Inc. Semiconductor constructions
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9508736B2 (en) 2013-10-17 2016-11-29 Cypress Semiconductor Corporation Three-dimensional charge trapping NAND cell with discrete charge trapping film
KR102066743B1 (ko) * 2014-01-09 2020-01-15 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성방법
KR20150113634A (ko) * 2014-03-31 2015-10-08 삼성전자주식회사 터널 절연막 구조물, 그 제조 방법 및 이를 포함하는 수직형 메모리 장치
US9576975B2 (en) * 2014-08-26 2017-02-21 Sandisk Technologies Llc Monolithic three-dimensional NAND strings and methods of fabrication thereof
US9570455B2 (en) * 2014-11-25 2017-02-14 Sandisk Technologies Llc Metal word lines for three dimensional memory devices
KR102321877B1 (ko) * 2015-02-16 2021-11-08 삼성전자주식회사 전하 저장층들을 포함하는 비휘발성 메모리 장치
US9761604B2 (en) * 2015-03-24 2017-09-12 Sandisk Technologies Llc 3D vertical NAND with III-V channel
US9443866B1 (en) * 2015-03-24 2016-09-13 Sandisk Technologies Llc Mid-tunneling dielectric band gap modification for enhanced data retention in a three-dimensional semiconductor device
US9601508B2 (en) * 2015-04-27 2017-03-21 Sandisk Technologies Llc Blocking oxide in memory opening integration scheme for three-dimensional memory structure
KR102447489B1 (ko) * 2015-09-02 2022-09-27 삼성전자주식회사 반도체 메모리 소자
US9876023B2 (en) * 2015-12-28 2018-01-23 Macronix International Co., Ltd. Semiconductor structure and method of manufacturing the same
US9893081B1 (en) * 2016-08-08 2018-02-13 Sandisk Technologies Llc Ridged word lines for increasing control gate lengths in a three-dimensional memory device
JP2018056453A (ja) 2016-09-30 2018-04-05 ルネサスエレクトロニクス株式会社 半導体装置
US10050054B2 (en) * 2016-10-05 2018-08-14 Sandisk Technologies Llc Three-dimensional memory device having drain select level isolation structure and method of making thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008244243A (ja) * 2007-03-28 2008-10-09 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP2009260070A (ja) * 2008-04-17 2009-11-05 Toshiba Corp 半導体装置及びその製造方法
US20150179660A1 (en) * 2013-12-19 2015-06-25 SanDisk Technologies, Inc. Three Dimensional NAND Device with Channel Located on Three Sides of Lower Select Gate and Method of Making Thereof

Also Published As

Publication number Publication date
CN110178223B (zh) 2023-07-25
US20180358377A1 (en) 2018-12-13
JP6872621B2 (ja) 2021-05-19
EP3571720A4 (en) 2020-01-22
EP3571720A1 (en) 2019-11-27
US20190267397A1 (en) 2019-08-29
TWI671889B (zh) 2019-09-11
CN110178223A (zh) 2019-08-27
KR20190098272A (ko) 2019-08-21
US10388667B2 (en) 2019-08-20
US10727249B2 (en) 2020-07-28
US20180204849A1 (en) 2018-07-19
KR102306586B1 (ko) 2021-09-30
US10128265B2 (en) 2018-11-13
WO2018136223A1 (en) 2018-07-26
TW201843815A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
JP6872621B2 (ja) メモリセル、集積構造およびメモリアレイ
KR102237409B1 (ko) Ｎａｎｄ 메모리 어레이들 및 ｎａｎｄ 메모리 어레이들을 형성하는 방법
US10446574B2 (en) Memory cells and integrated structures
JP6859443B2 (ja) メモリ・アレイおよびメモリ・アレイを形成する方法
US8643077B2 (en) Non-volatile memory devices including blocking insulation patterns with sub-layers having different energy band gaps
US8907398B2 (en) Gate structure in non-volatile memory device
US10998336B2 (en) Integrated structures and NAND memory arrays
US9966451B1 (en) Integrated structures
US8232170B2 (en) Methods for fabricating semiconductor devices with charge storage patterns
TWI288473B (en) Flash memory structure and method for fabricating the same
JP2009059987A (ja) 半導体装置およびその製造方法
US11056571B2 (en) Memory cells and integrated structures
US20090032860A1 (en) Programmable memory, programmable memory cell and the manufacturing method thereof
JP2010034234A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190906

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200818

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210406

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210419

R150 Certificate of patent or registration of utility model

Ref document number: 6872621

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250