KR102321877B1 - 전하 저장층들을 포함하는 비휘발성 메모리 장치 - Google Patents

전하 저장층들을 포함하는 비휘발성 메모리 장치 Download PDF

Info

Publication number
KR102321877B1
KR102321877B1 KR1020150023351A KR20150023351A KR102321877B1 KR 102321877 B1 KR102321877 B1 KR 102321877B1 KR 1020150023351 A KR1020150023351 A KR 1020150023351A KR 20150023351 A KR20150023351 A KR 20150023351A KR 102321877 B1 KR102321877 B1 KR 102321877B1
Authority
KR
South Korea
Prior art keywords
charge storage
storage layer
layer
energy band
thickness
Prior art date
Application number
KR1020150023351A
Other languages
English (en)
Other versions
KR20160101294A (ko
Inventor
정재훈
즈리앙 샤
강대웅
김대신
설광수
손호민
임승현
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150023351A priority Critical patent/KR102321877B1/ko
Priority to US15/043,640 priority patent/US9786675B2/en
Publication of KR20160101294A publication Critical patent/KR20160101294A/ko
Application granted granted Critical
Publication of KR102321877B1 publication Critical patent/KR102321877B1/ko

Links

Images

Classifications

    • H01L27/11563—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/512—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being parallel to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1443—Non-volatile random-access memory [NVRAM]

Abstract

비휘발성 메모리 장치는 기판 상에 적층된 게이트 전극들, 상기 게이트 전극들을 관통하여 상기 기판에 연결되는 반도체 패턴, 및 상기 반도체 패턴과 상기 게이트 전극들 사이의 전하 저장층을 포함한다. 상기 전하 저장층은 상기 반도체 패턴과 상기 게이트 전극들 사이에 개재되고 제1 에너지 밴드 갭을 갖는 제1 전하 저장층, 상기 제1 전하 저장층과 상기 반도체 패턴 사이에 개재되고 제2 에너지 밴드 갭을 갖는 제2 전하 저장층, 및 상기 제1 전하 저장층과 상기 게이트 전극들 사이에 개재되고 제3 에너지 밴드 갭을 갖는 제3 전하 저장층을 포함한다. 상기 제1 에너지 밴드 갭은 상기 제2 및 제3 에너지 밴드 갭들보다 작다. 상기 제1 전하 저장층의 두께는 상기 제2 및 제3 전하 저장층들의 두께보다 두껍다.

Description

전하 저장층들을 포함하는 비휘발성 메모리 장치{NONVOLATILE MEMORY DEVICES INCLUDING CHARGE STORAGE LAYERS}
본 발명은 비휘발성 메모리 장치에 관한 것으로, 보다 상세하게는 전하 저장층들을 포함하는 비휘발성 메모리 장치에 관한 것이다.
비휘발성 메모리 장치란, 전기적으로 데이터의 소거(erase) 및 저장(program)이 가능하고 전원이 차단되어도 데이터의 보존이 가능한 장치다. 이에 따라 최근 다양한 분야에서 비휘발성 메모리 장치의 수요가 증가하고 있다.
비휘발성 메모리 장치들은 단위 셀을 구성하는 기억 저장층의 종류에 따라 부유 게이트(floating gate)형 비휘발성 메모리 장치와 차지 트랩(charge trap)형 비휘발성 메모리 장치 등으로 구분할 수 있다. 이 중, 차지 트랩형 비휘발성 메모리 장치는 저전력, 저전압 및 고집적화를 실현할 수 있다는 점에서 개발이 증가하고 있다.
차지 트랩형 비휘발성 메모리 장치는, 전하의 주입과 저장을 위한 전하 트랩핑층과, 전하 트랩핑층 상하에 위치하는 전하 터널링층 및 전하 블록킹층을 포함한다. 전하 트랩핑층 내의 전하 저장은, 층별로 에너지 밴드 갭 차이를 이용하여 수행될 수 있다.
본 발명이 이루고자 하는 일 기술적 과제는 전하 저장층들 내 홀들(holes)의 확산을 감소시킬 수 있는 비휘발성 메모리 장치 및 그 제조방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 우수한 신뢰성을 갖는 비휘발성 메모리 장치 및 그 제조방법을 제공하는데 있다.
본 발명에 따른 비휘발성 메모리 장치는, 기판 상에, 상기 기판의 상면에 수직한 제1 방향으로 적층된 복수 개의 게이트 전극들; 상기 게이트 전극들을 관통하여 상기 기판에 연결되는 반도체 패턴; 및 상기 반도체 패턴과 상기 게이트 전극들 사이의 전하 저장층을 포함할 수 있다. 상기 전하 저장층은 상기 반도체 패턴과 상기 게이트 전극들 사이에 개재되고 제1 에너지 밴드 갭을 갖는 제1 전하 저장층; 상기 제1 전하 저장층과 상기 반도체 패턴 사이에 개재되고 제2 에너지 밴드 갭을 갖는 제2 전하 저장층; 및 상기 제1 전하 저장층과 상기 게이트 전극들 사이에 개재되고 제3 에너지 밴드 갭을 갖는 제3 전하 저장층을 포함할 수 있다. 상기 제1 에너지 밴드 갭은 상기 제2 및 제3 에너지 밴드 갭들보다 작을 수 있다. 상기 제1 내지 제3 전하 저장층들은 각각 상기 기판의 상기 상면에 평행한 제2 방향으로 제1 두께, 제2 두께, 및 제3 두께를 가지고, 상기 제1 두께는 상기 제2 두께 및 상기 제3 두께보다 클 수 있다.
본 발명에 따른 비휘발성 메모리 장치는, 상기 반도체 패턴과 상기 전하 저장층 사이의 터널 절연층; 및 상기 전하 저장층과 상기 게이트 전극들 사이의 블로킹 절연층을 더 포함할 수 있다. 상기 제1 내지 제3 에너지 밴드 갭들은 상기 터널 절연층 및 상기 블로킹 절연층의 에너지 밴드 갭들보다 작을 수 있다.
일 실시예에 따르면, 상기 제1 전하 저장층 내 질소 농도는, 상기 제2 전하 저장층 내 질소 농도 및 상기 제3 전하 저장층 내 질소 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제1 전하 저장층 내 산소 농도는, 상기 제2 전하 저장층 내 산소 농도 및 상기 제3 전하 저장층 내 산소 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 전하 저장층은 상기 제2 전하 저장층과 상기 터널 절연층 사이에 개재되고, 제4 에너지 밴드 갭을 갖는 제4 전하 저장층을 더 포함할 수 있다. 상기 제4 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 작을 수 있다.
일 실시예에 따르면, 상기 제4 전하 저장층은 상기 제2 방향으로 제4 두께를 가지고, 상기 제4 두께는 상기 제2 두께와 같거나 그보다 작을 수 있다.
일 실시예에 따르면, 상기 제4 전하 저장층 내 질소 농도는, 상기 제2 전하 저장층 내 질소 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제4 전하 저장층 내 산소 농도는, 상기 제2 전하 저장층 내 산소 농도보다 작을 수 있다.
일 실시예에 따르면, 상기 전하 저장층은 상기 제3 전하 저장층과 상기 블로킹 절연층 사이에 개재되고, 제5 에너지 밴드 갭을 갖는 제5 전하 저장층을 더 포함할 수 있다. 상기 제5 에너지 밴드 갭은 상기 제3 에너지 밴드 갭보다 작을 수 있다.
일 실시예에 따르면, 상기 제5 전하 저장층은 상기 제2 방향으로 제5 두께를 가지고, 상기 제5 두께는 상기 제3 두께와 같거나 그보다 작을 수 있다.
일 실시예에 따르면, 상기 제5 전하 저장층 내 질소 농도는, 상기 제3 전하 저장층 내 질소 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제5 전하 저장층 내 산소 농도는, 상기 제3 전하 저장층 내 산소 농도보다 작을 수 있다.
본 발명에 따른 비휘발성 메모리 장치는, 반도체 기판의 상면 상의 게이트 전극; 및 상기 반도체 기판과 상기 게이트 전극 사이의 전하 저장층을 포함할 수 있다. 상기 전하 저장층은 상기 반도체 기판과 상기 게이트 전극 사이에 개재되고 제1 에너지 밴드 갭을 갖는 제1 전하 저장층; 상기 제1 전하 저장층과 상기 반도체 기판 사이에 개재되고 제2 에너지 밴드 갭을 갖는 제2 전하 저장층; 및 상기 제1 전하 저장층과 상기 게이트 전극 사이에 개재되고 제3 에너지 밴드 갭을 갖는 제3 전하 저장층을 포함할 수 있다. 상기 제1 에너지 밴드 갭은 상기 제2 및 제3 에너지 밴드 갭들보다 작을 수 있다. 상기 제1 내지 제3 전하 저장층들은 각각 상기 반도체 기판의 상기 상면에 수직한 방향으로 제1 두께, 제2 두께, 및 제3 두께를 가지고, 상기 제1 두께는 상기 제2 두께 및 상기 제3 두께보다 클 수 있다.
본 발명에 따른 비휘발성 메모리 장치는, 상기 반도체 기판과 상기 전하 저장층 사이의 터널 절연층; 및 상기 전하 저장층과 상기 게이트 전극 사이의 블로킹 절연층을 더 포함할 수 있다. 상기 제1 내지 제3 에너지 밴드 갭들은 상기 터널 절연층 및 상기 블로킹 절연층의 에너지 밴드 갭들보다 작을 수 있다.
일 실시예에 따르면, 상기 전하 저장층은 상기 제2 전하 저장층과 상기 터널 절연층 사이에 개재되고, 제4 에너지 밴드 갭을 갖는 제4 전하 저장층을 더 포함할 수 있다. 상기 제4 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 작을 수 있다.
일 실시예에 따르면, 상기 제4 전하 저장층은 상기 반도체 기판의 상기 상면에 수직한 상기 방향으로 제4 두께를 가지고, 상기 제4 두께는 상기 제2 두께와 같거나 그보다 작을 수 있다.
일 실시예에 따르면, 상기 전하 저장층은 상기 제3 전하 저장층과 상기 블로킹 절연층 사이에 개재되고, 제5 에너지 밴드 갭을 갖는 제5 전하 저장층을 더 포함할 수 있다. 상기 제5 에너지 밴드 갭은 상기 제3 에너지 밴드 갭보다 작을 수 있다.
일 실시예에 따르면, 상기 제5 전하 저장층은 상기 반도체 기판의 상기 상면에 수직한 상기 방향으로 제5 두께를 가지고, 상기 제5 두께는 상기 제3 두께와 같거나 그보다 작을 수 있다.
일 실시예에 따르면, 상기 제1 전하 저장층 내 질소 농도는, 상기 제2 전하 저장층 내 질소 농도 및 상기 제3 전하 저장층 내 질소 농도보다 클 수 있다.
일 실시예에 따르면, 상기 제1 전하 저장층 내 산소 농도는, 상기 제2 전하 저장층 내 산소 농도 및 상기 제3 전하 저장층 내 산소 농도보다 작을 수 있다.
본 발명의 개념에 따르면, 전하 저장층은 제1 전하 저장층, 및 상기 제1 전하 저장층을 사이에 두고 서로 이격되는 제2 및 제3 전하 저장층들을 포함할 수 있다. 상기 제1 전하 저장층은 상기 제2 및 제3 전하 저장층들보다 작은 에너지 밴드 갭을 가질 수 있고, 상기 제2 및 제3 전하 저장층들보다 두꺼울 수 있다. 이에 따라, 비휘발성 메모리 장치의 소거 동작 후, 상기 전하 저장층 내 홀들(holes)은 상기 제1 전하 저장층의 가전자 대역을 따라 낮은 밀도로 넓게 분포할 수 있다. 이 경우, 상기 소거 동작 후 장시간이 경과하더라도, 상기 제1 전하 저장층 내에서 상기 홀들(holes)의 측방 확산이 최소화되어, 상기 전하 저장층 내 잔류 홀들(holes)의 증가가 최소화될 수 있다. 따라서, 상기 전하 저장층 내에서 상기 잔류 홀들(holes)에 의한 전자들(electrons)의 손실이 최소화될 수 있다.
더하여, 상기 전하 저장층은 상기 제1 내지 제3 전하 저장층들을 사이에 두고 서로 이격되는 제4 및 제5 전하 저장층들을 포함할 수 있다. 상기 제4 및 제5 전하 저장층들은 각각 상기 제2 및 제3 전하 저장층들보다 에너지 밴드 갭이 작을 수 있다. 이 경우, 상기 전하 저장층 내에 복수 개의 에너지 장벽들이 형성될 수 있고, 이에 따라, 상기 전하 저장층 내의 전자들(electrons)이 인접하는 층들로 이동하여 손실되는 것이 최소화될 수 있다.
따라서, 비휘발성 메모리 장치의 전하 보유 특성 및 신뢰성이 개선될 수 있다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 평면도이다.
도 2는 도 1의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 3은 도 2의 A부분을 확대한 도면이다.
도 4는 본 발명의 개념에 따른 전하 저장 구조체의 에너지 밴드 다이어그램이다.
도 5는 본 발명의 개념에 따른 비휘발성 메모리 장치의 소거 또는 프로그램 동작에 따른, 전하 저장층 내 전자들(electrons) 및 홀들(holes)의 분포를 설명하기 위한 개념도이다.
도 6a 및 도 6b는 본 발명의 개념에 따른 전하 저장층 내에서 홀들(holes)의 측방 확산(lateral spreading)이 억제되는 원리를 설명하기 위한 개념도들이다.
도 7a 및 도 7b는 본 발명의 개념에 따른 전하 저장층으로부터 인접 층들로 전자들(electrons)이 누설되는 것이 억제되는 원리를 설명하기 위한 개념도들이다.
도 8은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 평면도이다.
도 9는 도 8의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 10은 도 9의 B부분을 확대한 도면이다.
도 11 내지 도 15는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 16은 도 12의 C부분을 확대한 도면이다.
도 17은 본 발명의 제2 실시예의 일 변형예에 따른 비휘발성 메모리 장치의 단면도로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도이다.
도 18은 도 17의 D부분을 확대한 도면이다.
도 19 및 도 20은 본 발명의 제2 실시예의 일 변형예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 21은 도 19의 E부분을 확대한 도면이다.
도 22는 본 발명의 제2 실시예 및 그 변형예에 따른 비휘발성 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 23은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 평면도이다.
도 24는 도 23의 Ⅰ-Ⅰ'에 따른 단면도이다.
도 25는 도 24의 F부분을 확대한 도면이다.
도 26 내지 도 29는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 23의 Ⅰ-Ⅰ'에 대응하는 단면도들이다.
도 30은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 31은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 32는 본 발명의 실시예들에 따른 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 33은 본 발명의 실시예들에 따른 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
본 발명의 구성 및 효과를 충분히 이해하기 위하여, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라, 여러가지 형태로 구현될 수 있고 다양한 변경을 가할 수 있다. 단지, 본 실시예들의 설명을 통해 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위하여 제공되는 것이다.
본 명세서에서, 어떤 구성요소가 다른 구성요소 상에 있다고 언급되는 경우에 그것은 다른 구성요소 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 구성요소가 개재될 수도 있다는 것을 의미한다. 또한, 도면들에 있어서, 구성요소들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분은 동일한 구성요소들을 나타낸다.
본 명세서에서 기술하는 실시예들은 본 발명의 이상적인 예시도인 단면도 및/또는 평면도들을 참고하여 설명될 것이다. 도면들에 있어서, 막 및 영역들의 두께는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. 따라서, 도면에서 예시된 영역들은 개략적인 속성을 가지며, 도면에서 예시된 영역들의 모양은 소자의 영역의 특정 형태를 예시하기 위한 것이며 발명의 범주를 제한하기 위한 것이 아니다. 본 명세서의 다양한 실시예들에서 제1, 제2, 제3 등의 용어가 다양한 구성요소들을 기술하기 위해서 사용되었지만, 이들 구성요소들이 이 같은 용어들에 의해서 한정되어서는 안 된다. 이들 용어들은 단지 어느 구성요소를 다른 구성요소와 구별시키기 위해서 사용되었을 뿐이다. 여기에 설명되고 예시되는 실시예들은 그것의 상보적인 실시예들도 포함한다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 '포함한다(comprises)' 및/또는 '포함하는(comprising)'은 언급된 구성요소는 하나 이상의 다른 구성요소의 존재 또는 추가를 배제하지 않는다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예들을 설명함으로써 본 발명을 상세히 설명한다.
도 1은 본 발명의 제1 실시예에 따른 비휘발성 메모리 장치의 평면도이고, 도 2는 도 1의 Ⅰ-Ⅰ'에 따른 단면도이다. 도 3은 도 2의 A부분을 확대한 도면이다. 도 4는 본 발명의 개념에 따른 전하 저장 구조체의 에너지 밴드 다이어그램이다.
도 1 내지 도 4를 참조하면, 반도체 기판(10) 상에 소자분리 패턴들(12)이 제공되어 활성 영역들(ACT)을 정의할 수 있다. 상기 반도체 기판(10)은 벌크(bulk) 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator: SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator: GOI) 기판, 실리콘-게르마늄 기판, 또는 선택적 에피택시얼 성장(selective epitaxial growth: SEG)을 수행하여 획득한 에피택시얼 박막의 기판일 수 있다.
상기 소자분리 패턴들(12)의 각각은 상기 반도체 기판(10) 내에 형성된 트렌치 내에 매립된 절연막일 수 있고, 평면적 관점에서 제1 방향(D1)으로 연장되는 라인 형태를 가질 수 있다. 상기 소자분리 패턴들(12)은 일 예로, 산화막, 질화막, 및/또는 산질화막을 포함할 수 있다.
상기 활성 영역들(ACT)이 정의된 상기 반도체 기판(10) 상에 게이트 전극들(GE)이 제공될 수 있다. 상기 게이트 전극들(GE)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 연장될 수 있고, 상기 제1 방향(D1)으로 서로 이격되어 배열될 수 있다. 상기 게이트 전극들(GE)은 일 예로, 도핑된 폴리실리콘, W, Pt, Ru, Ir 과 같은 금속 물질, TiN, TaN, WN과 같은 전도성 금속 질화물 또는 RuO2, IrO2 과 같은 전도성 금속 산화물로 이루어지는 단일층 또는 이들의 조합으로 이루어진 복합층을 포함할 수 있다. 상기 게이트 전극들(GE) 각각의 양 측의 상기 활성 영역들(ACT) 내에 소스/드레인 영역들(SD)이 제공될 수 있다. 상기 게이트 전극들(GE) 각각의 아래에 위치하고, 평면적 관점에서 상기 게이트 전극들(GE) 각각과 중첩하는 상기 활성 영역들(ACT)의 부분들은 채널 영역들(CH)으로 이용될 수 있다.
상기 반도체 기판(10)과 상기 게이트 전극들(GE) 사이에 전하를 저장하기 위한 전하 저장 구조체(50)가 제공될 수 있다. 상기 전하 저장 구조체(50)는 상기 반도체 기판(10) 상에 차례로 적층된 터널 절연층(20), 전하 저장층(30), 및 블로킹 절연층(40)을 포함할 수 있다. 상기 전하 저장 구조체(50)는 일 예로, 서로 인접하는 상기 활성 영역들(ACT) 및 상기 소자분리 패턴들(12)의 상면들 상으로 연장될 수 있고, 다른 예로, 상기 활성 영역들(ACT) 각각의 상면들 상에 국소적으로 제공될 수도 있다.
상기 게이트 전극들(GE)과 상기 반도체 기판(10)의 상기 채널 영역들(CH) 사이에 높은 전계가 형성되는 경우, 전하가 상기 터널 절연층(20)을 통하여 터널링될 수 있다. 상기 터널 절연층(20)은 일 예로, 실리콘 산화막(SiO2) 또는 실리콘 산화질화막(SiON)을 포함할 수 있고, 다른 예로, Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST)와 같은 고유전율 물질 또는 이들의 조합으로 적층된 복합층을 포함할 수 있다. 상기 터널 절연층(20)은, 일 예로, 열산화(thermal oxidation), 화학 기상 증착(CVD: Chemical Vapor Deposition) 또는 원자층 증착(ALD: Atomic Layer Deposition) 방법 등을 이용하여 형성될 수 있다.
상기 터널 절연층(20)을 통하여 상기 반도체 기판(10)으로부터 터널링된 상기 전하들은 상기 전하 저장층(30) 내에 저장될 수 있다. 상기 전하 저장층(30)은 상기 터널 절연층(20)과 상기 블로킹 절연층(40) 사이의 제1 전하 저장층(32), 상기 터널 절연층(20)과 상기 제1 전하 저장층(32) 사이의 제2 전하 저장층(34a), 및 상기 블로킹 절연층(40)과 상기 제1 전하 저장층(32) 사이의 제3 전하 저장층(34b)을 포함할 수 있다. 상기 전하 저장층(30)은 상기 터널 절연층(20)과 상기 제2 전하 저장층(34a) 사이의 제4 전하 저장층(36a), 및 상기 블로킹 절연층(40)과 상기 제3 전하 저장층(34b) 사이의 제5 전하 저장층(36b)을 더 포함할 수 있다.
도 4에 도시된 바와 같이, 상기 제1 내지 제5 전하 저장층들(32, 34a, 34b, 36a, 36b)은 각각 제1 에너지 밴드 갭(Eg1), 제2 에너지 밴드 갭(Eg2), 제3 에너지 밴드 갭(Eg3), 제4 에너지 밴드 갭(Eg4), 및 제5 에너지 밴드 갭(Eg5)을 가질 수 있다. 상기 제1 에너지 밴드 갭(Eg1)은 상기 제2 에너지 밴드 갭(Eg2) 및 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 상기 제4 에너지 밴드 갭(Eg4)은 상기 제2 에너지 밴드 갭(Eg2)보다 작을 수 있고, 상기 제5 에너지 밴드 갭(Eg5)은 상기 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 일 실시예에 따르면, 상기 제2 전하 저장층(34a) 및 상기 제3 전하 저장층(34b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 또한, 상기 제4 전하 저장층(36a) 및 상기 제5 전하 저장층(36b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 더하여, 상기 제1 전하 저장층(32)은 상기 제4 및 제5 전하 저장층들(36a, 36b)과 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 상기 제1 내지 제5 에너지 밴드 갭들(Eg1, Eg2, Eg3, Eg4, Eg5)은 상기 터널 절연층(20) 및 상기 블로킹 절연층(40)의 에너지 밴드 갭들보다 작을 수 있다.
도 3에 도시된 바와 같이, 상기 제1 내지 상기 제5 전하 저장층들(32, 34a, 34b, 36a, 36b)은 각각 상기 반도체 기판(10)의 상면에 수직한 방향에 따른 제1 두께(t1), 제2 두께(t2), 제3 두께(t3), 제4 두께(t4), 및 제5 두께(t5)를 가질 수 있다. 상기 제1 두께(t1)는 상기 제2 두께(t2) 및 상기 제3 두께(t3)보다 클 수 있다. 일 실시예에 따르면, 상기 제2 두께(t2) 및 상기 제3 두께(t3)는 실질적으로 서로 동일할 수 있다. 상기 제4 두께(t4)는 상기 제2 두께(t2)와 실질적으로 동일하거나 그보다 작을 수 있다. 상기 제5 두께(t5)는 상기 제3 두께(t3)와 실질적으로 동일하거나 그보다 작을 수 있다.
상기 제1 전하 저장층(32) 내 질소 농도는 상기 제2 전하 저장층(34a) 내 질소 농도 및 상기 제3 전하 저장층(34b) 내 질소 농도보다 클 수 있다. 상기 제4 전하 저장층(36a) 내 질소 농도는 상기 제2 전하 저장층(34a) 내 상기 질소 농도보다 클 수 있고, 상기 제5 전하 저장층(36b) 내 질소 농도는 상기 제3 전하 저장층(34b) 내 상기 질소 농도보다 클 수 있다. 상기 제1 전하 저장층(32) 내 산소 농도는 상기 제2 전하 저장층(34a) 내 산소 농도 및 상기 제3 전하 저장층(34b) 내 산소 농도보다 작을 수 있다. 상기 제4 전하 저장층(36a) 내 산소 농도는 상기 제2 전하 저장층(34a) 내 상기 산소 농도보다 작을 수 있고, 상기 제5 전하 저장층(36b) 내 산소 농도는 상기 제3 전하 저장층(34b) 내 상기 산소 농도보다 작을 수 있다. 일 예로, 상기 제1 전하 저장층(32), 상기 제4 전하 저장층(36a), 및 상기 제5 전하 저장층(36b)은 SiN을 포함할 수 있고, 상기 제2 및 제3 전하 저장층들(34a, 34b)은 SiON을 포함할 수 있다.
상기 제1 내지 제5 전하 저장층들(32, 34a, 34b, 36a, 36b)은 일 예로, 화학 기상 증착(CVD: Chemical Vapor Deposition) 또는 원자층 증착(ALD: Atomic Layer Deposition) 방법 등을 이용하여 형성될 수 있다.
상기 블로킹 절연층(40)은 상기 전하 저장층(30)과 상기 게이트 전극들(GE)을 절연시킬 수 있고, 상기 게이트 전극들(GE)로부터 상기 전하 저장층(30)으로 또는 상기 전하 저장층(30)으로부터 상기 게이트 전극들(GE)로 전하들이 이동하는 것을 방지할 수 있다. 상기 블로킹 절연층(40)은 상기 터널 절연층(20) 및 상기 전하 저장층(30)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 블로킹 절연층(40)은, 일 예로, Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST)와 같은 고유전율 물질 또는 이들의 조합으로 적층된 복합층을 포함할 수 있다. 상기 블로킹 절연층(40)은 일 예로, 화학 기상 증착(CVD: Chemical Vapor Deposition) 또는 원자층 증착(ALD: Atomic Layer Deposition) 방법 등을 이용하여 형성될 수 있다.
도 5는 본 발명의 개념에 따른 비휘발성 메모리 장치의 소거 또는 프로그램 동작에 따른, 전하 저장층 내 전자들(electrons) 및 홀들(holes)의 분포를 설명하기 위한 개념도이다. 도 6a 및 도 6b는 본 발명의 개념에 따른 전하 저장층 내에서 홀들(holes)의 측방 확산(lateral spreading)이 억제되는 원리를 설명하기 위한 개념도들이고, 도 7a 및 도 7b는 본 발명의 개념에 따른 전하 저장층으로부터 인접 층들로 전자들(electrons)이 누설되는 것이 억제되는 원리를 설명하기 위한 개념도들이다.
도 5를 참조하면, 비휘발성 메모리 장치의 소거 동작 후, 홀들(holes, h1)이 상기 게이트 전극들(GE) 각각의 아래에 위치하고, 평면적 관점에서 상기 게이트 전극들(GE) 각각과 중첩하는 상기 전하 저장층(30)의 부분들에 분포될 수 있다. 이 후, 상기 비휘발성 메모리 장치의 프로그램 동작이 수행되는 경우, 전자들(electrons, e)이 상기 게이트 전극들(GE) 각각의 아래에 위치하고, 평면적 관점에서 상기 게이트 전극들(GE) 각각과 중첩하는 상기 전하 저장층(30)의 부분들에 분포될 수 있다. 이 경우, 상기 소거 동작과 상기 프로그램 동작의 구동 방식 차이에 의해, 상기 홀들(h1)의 분포와 상기 전자들(e)의 분포 사이에 차이가 있을 수 있고, 이에 따라, 상기 전하 저장층(30) 내에 잔류 홀들(hr1)이 있을 수 있다.
일반적으로, 상기 소거 동작 후 장시간 후에 상기 프로그램 동작이 수행되는 경우, 상기 소거 동작 후 상기 전하 저장층(30) 내에 분포되는 상기 홀들(h1)은 상기 전하 저장층(30) 내에서 측방 확산(lateral spreading)될 수 있다. 측방 확산된 상기 홀들(h2)은 상기 게이트 전극들(GE) 사이의 상기 전하 저장층(30)의 부분들로 확산될 수 있다. 이 후, 상기 프로그램 동작이 수행되는 경우, 상기 측방 확산된 상기 홀들(h2)의 분포와 상기 전자들(e)의 분포 차이에 따라, 상기 전하 저장층(30) 내에 상기 잔류 홀들(hr1)이 증가할 수 있다. 증가된 상기 잔류 홀들(hr2)에 의해 상기 전하 저장층(30) 내 상기 전자들(e)의 손실이 발생될 수 있다.
도 6a 및 도 6b를 참조하면, 본 발명의 개념에 따르면, 상기 제1 전하 저장층(32)의 상기 제1 에너지 밴드 갭(Eg1)은, 상기 제2 전하 저장층(34a)의 상기 제2 에너지 밴드 갭(Eg2) 및 상기 제3 전하 저장층(34b)의 상기 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 더하여, 상기 제1 전하 저장층(32)의 상기 제1 두께(t1)는, 상기 제2 전하 저장층(34a)의 상기 제2 두께(t2) 및 상기 제3 전하 저장층(34b)의 상기 제3 두께(t3)보다 클 수 있다. 즉, 상기 제2 및 제3 전하 저장층들(34a, 34b)보다 작은 에너지 밴드 갭을 갖는 상기 제1 전하 저장층(32)이, 상기 제2 및 제3 전하 저장층들(34a, 34b)보다 두꺼울 수 있다. 이에 따라, 상기 소거 동작 후, 상기 전하 저장층(30) 내 상기 홀들(h1)은 상기 제1 전하 저장층(32)의 가전자 대역(Ev)을 따라 낮은 밀도로 넓게 분포할 수 있다. 이 경우, 상기 소거 동작 후 장시간이 경과하더라도, 상기 제1 전하 저장층(32) 내에서 상기 홀들(h1)의 측방 확산(a)이 최소화되어, 상기 전하 저장층(30) 내 상기 잔류 홀들(hr1)의 증가가 최소화될 수 있다. 따라서, 상기 전하 저장층(30) 내에서 상기 잔류 홀들(hr1)에 의한 상기 전자들(e)의 손실이 최소화될 수 있다.
도 7a 및 도 7b를 참조하면, 본 발명의 개념에 따르면, 상기 터널 절연층(20)과 상기 전하 저장층(30) 사이에 제1 에너지 장벽(Ew1), 제2 에너지 장벽(Ew2), 및 제3 에너지 장벽(Ew2+Ew3)이 있을 수 있다. 상기 제1 에너지 장벽(Ew1)은 상기 제1 전하 저장층(32)과 상기 제2 전하 저장층(34a)의 에너지 밴드 갭 차이이고, 상기 제2 에너저 장벽(Ew2)은 상기 제2 전하 저장층(34a)과 상기 터널 절연층(20) 사이의 에너지 밴드 갭 차이이고, 상기 제3 에너지 장벽(Ew2+Ew3)은 상기 제4 전하 저장층(36a)과 상기 터널 절연층(20) 사이의 에너지 밴드 갭 차이일 수 있다. 상기 제1 내지 제3 에너지 장벽들(Ew1, Ew2, Ew2+Ew3)에 의해, 상기 전하 저장층(30) 내의 상기 전자들(e)이 상기 전하 저장층(30)으로부터 상기 터널 절연층(20)으로 이동(b1)하는 것이 억제될 수 있다.
더하여, 상기 블로킹 절연층(40)과 상기 전하 저장층(30) 사이에 제4 에너지 장벽(Ew4), 제5 에너지 장벽(Ew5), 및 제6 에너지 장벽(Ew5+Ew6)이 있을 수 있다. 상기 제4 에너지 장벽(Ew4)은 상기 제1 전하 저장층(32)과 상기 제3 전하 저장층(34b)의 에너지 밴드 갭 차이이고, 상기 제5 에너저 장벽(Ew5)은 상기 제3 전하 저장층(34b)과 상기 블로킹 절연층(40) 사이의 에너지 밴드 갭 차이이고, 상기 제6 에너지 장벽(Ew5+Ew6)은 상기 제5 전하 저장층(36b)과 상기 블로킹 절연층(40) 사이의 에너지 밴드 갭 차이일 수 있다. 상기 제4 내지 제6 에너지 장벽들(Ew4, Ew5, Ew5+Ew6)에 의해, 상기 전하 저장층(30) 내의 상기 전자들(e)이 상기 전하 저장층(30)으로부터 상기 블로킹 절연층(40)으로 이동(b2)하는 것이 억제될 수 있다.
즉, 상기 전하 저장층(30) 내에 저장된 상기 전자들(e)이 상기 터널 절연층(20) 및 상기 블로킹 절연층(40) 방향으로 이동하여 손실되는 것이 최소화될 수 있다.
본 발명의 개념에 따르면, 상기 전하 저장층(30) 내에서 상기 잔류 홀들(hr1)의 증가를 최소화하고, 상기 전하 저장층(30) 내에 저장된 상기 전자들(e)이 상기 터널 절연층(20) 및 상기 블로킹 절연층(40)으로 이동하는 것을 억제함으로써, 상기 전하 저장층(30) 내 상기 전자들(e)의 손실을 최소화할 수 있다. 이에 따라, 비휘발성 메모리 장치의 전하 보유 특성 및 신뢰성이 개선될 수 있다.
도 8은 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 평면도이고, 도 9는 도 8의 Ⅰ-Ⅰ'에 따른 단면도이다. 도 10은 도 9의 B부분을 확대한 도면이다.
도 8 내지 도 10을 참조하면, 기판(100) 상에, 절연막들(110) 및 게이트 전극들(GE)이 교대로 그리고 반복적으로 적층된 적층 구조체(SS)가 제공될 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 상기 적층 구조체(SS)은 평면적 관점에서, 제1 방향(D1)으로 연장된 라인 형태를 가질 수 있다. 상기 게이트 전극들(GE)은 상기 제1 방향(D1) 및 상기 제1 방향(D1)에 교차하는 제2 방향(D2) 모두에 수직한 제3 방향(D3)으로 적층될 수 있다. 상기 게이트 전극들(GE)은 상기 게이트 전극들(GE) 사이에 제공되는 상기 절연막들(110)에 의해 서로 분리될 수 있다. 상기 절연막들(110)은 일 예로, 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나를 포함할 수 있다. 상기 게이트 전극들(GE)은 일 예로, 단결정 구조 또는 다결정 구조의 실리콘을 포함하거나 금속 및 도전성 금속 질화물을 포함할 수 있다.
상기 기판(100)과 상기 적층 구조체(SS) 사이에 하부 절연막들(105)이 제공될 수 있다. 상기 하부 절연막들(105)은, 일 예로, 실리콘 산화막, 실리콘 질화막, 고유전막(일 예로, 알루미늄 산화막 및 하프늄 산화막 등), 또는 이들의 조합일 수 있다. 상기 하부 절연막들(105)은 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
상기 기판(100)은 불순물이 도핑된 공통 소스 영역들(CSL)을 포함할 수 있다. 상기 공통 소스 영역들(CSL)은 상기 적층 구조체(SS)의 양 측의 상기 기판(100) 내에 제공될 수 있다. 상기 공통 소스 영역들(CSL)은, 평면적 관점에서, 상기 제1 방향(D1)을 따라 연장된 라인 형태를 가질 수 있고, 상기 제2 방향(D2)으로 서로 이격될 수 있다.
복수 개의 반도체 패턴들(SP)이 상기 적층 구조체(SS)를 관통하여 상기 기판(100)과 전기적으로 연결될 수 있다. 상기 반도체 패턴들(SP)은, 평면적 관점에서, 상기 제1 방향(D1)을 따라 배열될 수 있다. 상기 반도체 패턴들(SP)은, 도 8에 도시된 바와 달리, 평면적 관점에서 상기 제1 방향(D1)을 따라 지그재그 형태로 배열될 수도 있다.
상기 반도체 패턴들(SP)의 각각은 제1 반도체 패턴(160) 및 제2 반도체 패턴(165)을 포함할 수 있다. 상기 제1 반도체 패턴(160)은 상기 적층 구조체(SS)의 내벽을 덮을 수 있다. 상기 제1 반도체 패턴(160)은 상단 및 하단이 오픈된(opened) 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제1 반도체 패턴(160)은 상기 기판(100)과 접촉되지 않고 이격될 수 있다. 상기 제2 반도체 패턴(165)은 하단이 닫힌 파이프 형태 또는 마카로니 형태일 수 있다. 상기 제2 반도체 패턴(165)은 상기 제1 반도체 패턴(160)의 내벽 및 상기 기판(100)의 상부와 접촉될 수 있다. 상기 제2 반도체 패턴(165)의 바닥면은 상기 기판(100)의 상면보다 낮은 레벨에 위치할 수 있다. 상기 제2 반도체 패턴(165)은 상기 제1 반도체 패턴(160)과 상기 기판(100)을 전기적으로 연결할 수 있다. 일 예로, 상기 제1 및 제2 반도체 패턴들(160, 165)은 언도프트 상태이거나, 상기 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다. 일 예로, 상기 제1 반도체 패턴(160)과 상기 제2 반도체 패턴(165)은 다결정 구조 또는 단결정 구조를 갖는 반도체 물질을 포함할 수 있다.
상기 제2 반도체 패턴(165)의 내부는 매립 절연 패턴(170)으로 채워질 수 있다. 상기 매립 절연 패턴(170)은 절연성 물질(일 예로, 실리콘 산화막)을 포함할 수 있다.
상기 적층 구조체(SS)와 상기 반도체 패턴들(SP)의 각각 사이에 전하 저장 구조체(150)가 개재될 수 있다. 상기 전하 저장 구조체(150)는 상단 및 하단이 오픈된 파이프 형태 또는 마카로니 형태일 수 있다. 일 실시예에 따르면, 상기 전하 저장 구조체(150)의 바닥면은 상기 기판(100)의 상부와 접할 수 있다. 상기 전하 저장 구조체(150)의 상기 바닥부는 상기 제1 반도체 패턴(160)과 상기 기판(100) 사이에 개재될 수 있다.
상기 전하 저장 구조체(150)는, 도 10에 도시된 바와 같이, 상기 제1 반도체 패턴(160)과 상기 적층 구조체(SS) 사이에 차례로 적층된 터널 절연층(120), 전하 저장층(130), 및 블로킹 절연층(140)을 포함할 수 있다.
상기 반도체 패턴들(SP) 각각과 상기 게이트 전극들(GE) 사이에 높은 전계가 형성되는 경우, 전하가 상기 터널 절연층(120)을 통하여 터널링될 수 있다. 상기 터널 절연층(120)은 일 예로, 실리콘 산화막(SiO2) 또는 실리콘 산화질화막(SiON)을 포함할 수 있고, 다른 예로, Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST)와 같은 고유전율 물질 또는 이들의 조합으로 적층된 복합층을 포함할 수 있다.
상기 터널 절연층(120)을 통하여 상기 반도체 패턴들(SP) 각각으로부터 터널링된 상기 전하들은 상기 전하 저장층(130) 내에 저장될 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 블로킹 절연층(140) 사이의 제1 전하 저장층(132), 상기 터널 절연층(120)과 상기 제1 전하 저장층(132) 사이의 제2 전하 저장층(134a), 및 상기 블로킹 절연층(140)과 상기 제1 전하 저장층(132) 사이의 제3 전하 저장층(134b)을 포함할 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 제2 전하 저장층(134a) 사이의 제4 전하 저장층(136a), 및 상기 블로킹 절연층(140)과 상기 제3 전하 저장층(134b) 사이의 제5 전하 저장층(136b)을 더 포함할 수 있다.
도 4를 참조하여 설명한 바와 같이, 상기 제1 내지 제5 전하 저장층들(132, 134a, 134b, 136a, 136b)은 각각 제1 에너지 밴드 갭(Eg1), 제2 에너지 밴드 갭(Eg2), 제3 에너지 밴드 갭(Eg3), 제4 에너지 밴드 갭(Eg4), 및 제5 에너지 밴드 갭(Eg5)을 가질 수 있다. 상기 제1 에너지 밴드 갭(Eg1)은 상기 제2 에너지 밴드 갭(Eg2) 및 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 상기 제4 에너지 밴드 갭(Eg4)은 상기 제2 에너지 밴드 갭(Eg2)보다 작을 수 있고, 상기 제5 에너지 밴드 갭(Eg5)은 상기 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 일 실시예에 따르면, 상기 제2 전하 저장층(134a) 및 상기 제3 전하 저장층(134b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 또한, 상기 제4 전하 저장층(136a) 및 상기 제5 전하 저장층(136b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 더하여, 상기 제1 전하 저장층(132)은 상기 제4 및 제5 전하 저장층들(136a, 136b)과 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 상기 제1 내지 제5 에너지 밴드 갭들(Eg1, Eg2, Eg3, Eg4, Eg5)은 상기 터널 절연층(120) 및 상기 블로킹 절연층(140)의 에너지 밴드 갭들보다 작을 수 있다.
도 10에 도시된 바와 같이, 상기 제1 내지 상기 제5 전하 저장층들(132, 134a, 134b, 136a, 136b)은 각각 상기 제2 방향(D2)에 따른 제1 두께(t1), 제2 두께(t2), 제3 두께(t3), 제4 두께(t4), 및 제5 두께(t5)를 가질 수 있다. 상기 제1 두께(t1)는 상기 제2 두께(t2) 및 상기 제3 두께(t3)보다 클 수 있다. 일 실시예에 따르면, 상기 제2 두께(t2) 및 상기 제3 두께(t3)는 실질적으로 서로 동일할 수 있다. 상기 제4 두께(t4)는 상기 제2 두께(t2)와 실질적으로 동일하거나 그보다 작을 수 있다. 상기 제5 두께(t5)는 상기 제3 두께(t3)와 실질적으로 동일하거나 그보다 작을 수 있다.
상기 제1 전하 저장층(132) 내 질소 농도는 상기 제2 전하 저장층(134a) 내 질소 농도 및 상기 제3 전하 저장층(134b) 내 질소 농도보다 클 수 있다. 상기 제4 전하 저장층(136a) 내 질소 농도는 상기 제2 전하 저장층(134a) 내 상기 질소 농도보다 클 수 있고, 상기 제5 전하 저장층(136b) 내 질소 농도는 상기 제3 전하 저장층(134b) 내 상기 질소 농도보다 클 수 있다. 상기 제1 전하 저장층(132) 내 산소 농도는 상기 제2 전하 저장층(134a) 내 산소 농도 및 상기 제3 전하 저장층(134b) 내 산소 농도보다 작을 수 있다. 상기 제4 전하 저장층(136a) 내 산소 농도는 상기 제2 전하 저장층(134a) 내 상기 산소 농도보다 작을 수 있고, 상기 제5 전하 저장층(136b) 내 산소 농도는 상기 제3 전하 저장층(134b) 내 상기 산소 농도보다 작을 수 있다. 일 예로, 상기 제1 전하 저장층(132), 상기 제4 전하 저장층(136a), 및 상기 제5 전하 저장층(136b)은 SiN을 포함할 수 있고, 상기 제2 및 제3 전하 저장층들(134a, 134b)은 SiON을 포함할 수 있다.
상기 블로킹 절연층(140)은 상기 전하 저장층(130)과 상기 게이트 전극들(GE)을 절연시킬 수 있고, 상기 게이트 전극들(GE)로부터 상기 전하 저장층(130)으로 또는 상기 전하 저장층(130)으로부터 상기 게이트 전극들(GE)로 전하들이 이동하는 것을 방지할 수 있다. 상기 블로킹 절연층(140)은 상기 터널 절연층(120) 및 상기 전하 저장층(130)의 에너지 밴드 갭보다 큰 에너지 밴드 갭을 가질 수 있다. 상기 블로킹 절연층(140)은, 일 예로, Al2O3, HfO2, ZrO2, La2O3, Ta2O3, TiO2, SrTiO3(STO), (Ba,Sr)TiO3(BST)와 같은 고유전율 물질 또는 이들의 조합으로 적층된 복합층을 포함할 수 있다.
본 발명의 개념에 따르면, 상기 제2 및 제3 전하 저장층들(134a, 134b)보다 작은 에너지 밴드 갭을 갖는 상기 제1 전하 저장층(132)이, 상기 제2 및 제3 전하 저장층들(134a, 134b)보다 두꺼울 수 있다. 이에 따라, 도 5, 도 6a, 및 도 6b를 참조하여 설명한 바와 같이, 비휘발성 메모리 장치의 소거 동작 후, 상기 전하 저장층(130) 내 홀들(h1)은 상기 제1 전하 저장층(132)의 가전자 대역(Ev)을 따라 낮은 밀도로 넓게 분포할 수 있다. 이 경우, 상기 소거 동작 후 장시간이 경과하더라도, 상기 제1 전하 저장층(132) 내에서 상기 홀들(h1)의 측방 확산(a)이 최소화되어, 상기 전하 저장층(130) 내 상기 잔류 홀들(hr1)의 증가가 최소화될 수 있다. 따라서, 상기 전하 저장층(130) 내에서 상기 잔류 홀들(hr1)에 의한 상기 전자들(e)의 손실이 최소화될 수 있다.
또한, 도 7a 및 도 7b를 참조하여 설명한 바와 같이, 상기 터널 절연층(120)과 상기 전하 저장층(130) 사이에 제1 에너지 장벽(Ew1), 제2 에너지 장벽(Ew2), 및 제3 에너지 장벽(Ew2+Ew3)이 있을 수 있다. 상기 제1 에너지 장벽(Ew1)은 상기 제1 전하 저장층(132)과 상기 제2 전하 저장층(134a)의 에너지 밴드 갭 차이이고, 상기 제2 에너저 장벽(Ew2)은 상기 제2 전하 저장층(134a)과 상기 터널 절연층(120) 사이의 에너지 밴드 갭 차이이고, 상기 제3 에너지 장벽(Ew2+Ew3)은 상기 제4 전하 저장층(136a)과 상기 터널 절연층(120) 사이의 에너지 밴드 갭 차이일 수 있다. 상기 제1 내지 제3 에너지 장벽들(Ew1, Ew2, Ew2+Ew3)에 의해, 상기 전하 저장층(130) 내의 전자들(e)이 상기 전하 저장층(130)로부터 상기 터널 절연층(120)으로 이동(b1)하는 것이 억제될 수 있다.
더하여, 상기 블로킹 절연층(140)과 상기 전하 저장층(130) 사이에 제4 에너지 장벽(Ew4), 제5 에너지 장벽(Ew5), 및 제6 에너지 장벽(Ew5+Ew6)이 있을 수 있다. 상기 제4 에너지 장벽(Ew4)은 상기 제1 전하 저장층(132)과 상기 제3 전하 저장층(134b)의 에너지 밴드 갭 차이이고, 상기 제5 에너저 장벽(Ew5)은 상기 제3 전하 저장층(134b)과 상기 블로킹 절연층(140) 사이의 에너지 밴드 갭 차이이고, 상기 제6 에너지 장벽(Ew5+Ew6)은 상기 제5 전하 저장층(136b)과 상기 블로킹 절연층(140) 사이의 에너지 밴드 갭 차이일 수 있다. 상기 제4 내지 제6 에너지 장벽들(Ew4, Ew5, Ew5+Ew6)에 의해, 상기 전하 저장층(130) 내의 상기 전자들(e)이 상기 전하 저장층(130)으로부터 상기 블로킹 절연층(140)으로 이동(b2)하는 것이 억제될 수 있다.
즉, 상기 전하 저장층(130) 내에 저장된 상기 전자들(e)이 상기 터널 절연층(120) 및 상기 블로킹 절연층(140) 방향으로 이동하여 손실되는 것이 최소화될 수 있다.
본 발명의 개념에 따르면, 상기 전하 저장층(130) 내에서 상기 잔류 홀들(hr1)의 증가를 최소화하고, 상기 전하 저장층(130) 내에 저장된 상기 전자들(e)이 상기 터널 절연층(120) 및 상기 블로킹 절연층(140)으로 이동하는 것을 억제함으로써, 상기 전하 저장층(130) 내 상기 전자들(e)의 손실을 최소화할 수 있다. 이에 따라, 비휘발성 메모리 장치의 전하 보유 특성 및 신뢰성이 개선될 수 있다.
도전 패드들(190)이 상기 적층 구조체(SS)를 관통하여 상기 반도체 패턴들(SP)에 각각 연결될 수 있다. 상기 도전 패드들(190)의 상면들은 상기 적층 구조체(SS)의 상면과 실질적으로 공면을 이룰 수 있다. 상기 도전 패드(190)의 하면들은 상기 반도체 패턴들(SP) 각각에 직접 접촉할 수 있다. 상기 도전 패드들(190)의 각각과, 상기 도전 패드들(190)의 각각에 인접한 상기 절연막들(110) 사이에 상기 전하 저장 구조체(150) 개재될 수 있다. 상기 도전 패드들(190)는 불순물이 도핑된 불순물 영역이거나, 도전 물질을 포함할 수 있다.
상기 적층 구조체(SS)의 양 측에 전극 분리 패턴들(180)이 배치될 수 있다. 상기 전극 분리 패턴들(180)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다. 상기 전극 분리 패턴들(180)은 상기 공통 소스 영역들(CSL)을 덮을 수 있다.
상기 적층 구조체(SS) 상에 층간 절연막(200)이 제공될 수 있다. 상기 층간 절연막(200)은 일 예로, 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중 적어도 하나를 포함할 수 있다. 상기 층간 절연막(200) 상에, 상기 적층 구조체(SS)를 가로지르는 비트 라인들(BL)이 배치될 수 있다. 상기 비트 라인들(BL)은 콘택 플러그들(PLG)를 통해 상기 도전 패드들(190)에 접속될 수 있다. 상기 콘택 플러그들(PLG)은 상기 층간 절연막(200)을 관통하여 상기 비트 라인들(BL)과 상기 도전 패드들(190)을 연결할 수 있다. 상기 비트 라인들(BL) 및 상기 콘택 플러그들(PLG)은 도전 물질(일 예로, 금속)을 포함할 수 있다.
도 11 내지 도 15는 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도들이다. 도 16은 도 12의 C부분을 확대한 도면이다.
도 11을 참조하면, 기판(100) 상에 하부 절연막(105)이 형성될 수 있다. 상기 기판(100)은 일 예로, 실리콘 기판, 게르마늄 기판 또는 실리콘-게르마늄 기판일 수 있다. 일 예로, 상기 하부 절연막(105)은 열산화 공정을 통해 형성된 실리콘 산화막이거나, 증착 기술을 이용하여 형성된 실리콘 산화막일 수 있다.
상기 하부 절연막(105) 상에 희생막들(112) 및 절연막들(110)을 교대로 그리고 반복적으로 증착하여 박막 구조체(TS)가 형성될 수 있다.
일 실시예에 따르면, 상기 희생막들(112)은 동일한 두께를 가지도록 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 희생막들(112) 중 최하층 및 최상층의 희생막들(112)은 이들 사이에 위치한 희생막들(112)에 비해 두껍게 형성될 수 있다. 상기 절연막들(110)은 동일한 두께를 가지거나, 상기 절연막들(110) 중 일부는 두께가 다를 수도 있다. 상기 하부 절연막(105)은 그 위에 형성되는 희생막들(112) 및 상기 절연막들(110)보다 얇은 두께를 가질 수 있다.
상기 희생막들(112) 및 상기 절연막(110)들은 일 예로, 열적 화학기상증착(Thermal CVD), 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 공정을 이용하여 형성될 수 있다.
일 실시예에 따르면, 상기 희생막들(112) 및 상기 절연막들(110)은 서로 다른 식각 선택성을 갖는 물질을 포함할 수 있다. 일 예로, 상기 희생막들(112)은 실리콘막, 실리콘 산화막, 실리콘 카바이드, 실리콘 산질화막 및 실리콘 질화막 중의 적어도 하나일 수 있다. 상기 절연막들(110)은 실리콘막, 실리콘 산화막, 실리콘 카바이드막, 실리콘 산질화막, 및 실리콘 질화막 중의 적어도 하나이되, 상기 희생막들(112)과 다른 물질일 수 있다. 일 예로, 상기 희생막들(112)은 실리콘 질화막으로 형성될 수 있고, 상기 절연막들(110)은 실리콘 산화막으로 형성될 수 있다. 그러나, 다른 실시예에 따르면, 상기 희생막들(112)은 도전 물질로 형성될 수 있고, 상기 절연막들(110)은 절연 물질로 형성될 수도 있다.
상기 박막 구조체(TS)를 관통하여 상기 기판(100)을 노출하는 관통 홀들(H)이 형성될 수 있다. 상기 관통 홀들(H)은, 평면적 관점에서, 상기 박막 구조체(TS)의 상면 상에 2차원적으로 형성될 수 있다. 일 실시예에 따르면, 상기 관통 홀들(H)은 상기 제1 방향(D1)을 따라 배열될 수 있다. 그러나, 다른 실시예에 따르면, 상기 관통 홀들(H)은 상기 제1 방향(D1)을 따라 지그재그로 배치될 수도 있다.
상기 관통 홀들(H)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 관통 홀들(H)이 형성될 영역을 정의하는 개구부들을 갖는 제1 마스크 패턴(미도시)을 형성하는 것, 및 상기 제1 마스크 패턴을 식각 마스크로 상기 박막 구조체(TS)를 이방성 식각하는 것을 포함할 수 있다. 상기 제1 마스크 패턴은 상기 희생막들(112) 및 상기 절연막들(110)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 상기 식각 공정에 의해 상기 기판(100)의 상면이 과식각되어, 상기 기판(100)의 상부가 리세스될 수 있다.
도 12 및 도 16을 참조하면, 상기 관통 홀들(H) 각각의 내벽을 덮으며, 상기 기판(100)을 노출시키는 전하 저장 구조체(150) 및 제1 반도체 패턴(160)이 형성될 수 있다.
구체적으로, 상기 관통 홀들(H) 각각의 내벽을 덮는 전하 저장 구조체막(미도시) 및 제1 반도체막(미도시)이 차례로 형성될 수 있다. 상기 전하 저장 구조체막 및 상기 제1 반도체막은 상기 관통 홀들(H) 각각의 일부를 채우도록 형성될 수 있다. 상기 관통 홀들(H)의 각각은 상기 전하 저장 구조체막 및 상기 제1 반도체막에 의해 완전하게 채워지지 않을 수 있다.
상기 전하 저장 구조체막은 상기 관통 홀들(H)에 의해 노출된 상기 기판(100)의 상면을 덮을 수 있다. 상기 전하 저장 구조체막은, 일 예로, 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 증착될 수 있다. 상기 제1 반도체막은 상기 전하 저장 구조체막 상에 형성될 수 있다. 일 실시예에 따르면, 상기 제1 반도체막은 원자층 증착(ALD) 또는 화학적 기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질일 수 있다. 상기 제1 반도체 막은 일 예로, 다결정 실리콘 막일 수 있다. 일 실시예에 따르면, 상기 제1 반도체 막은 증착시에는 비정질이나, 어닐링 공정 등을 이용하여 결정화될 수 있다.
상기 전하 저장 구조체막 및 상기 제1 반도체막이 차례로 형성된 후, 상기 전하 저장 구조체막 및 상기 제1 반도체막을 이방성 식각하여 상기 기판(100)이 노출될 수 있다. 이에 따라, 상기 관통 홀들(H) 각각의 내벽에 상기 제1 반도체 패턴(160) 및 상기 전하 저장 구조체(150)가 형성될 수 있다. 즉, 상기 전하 저장 구조체(150) 및 상기 제1 반도체 패턴(160)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다. 상기 제1 반도체막 및 상기 전하 저장 구조체막을 이방성 식각하는 동안 과식각(over-etch)의 결과로서, 상기 제1 반도체 패턴(160) 및 상기 전하 저장 구조체(150)에 의해 노출되는 상기 기판(100)의 상면이 리세스될 수 있다.
상기 이방성 식각 공정 동안, 상기 제1 반도체 패턴(160)의 아래에 위치하는 상기 전하 저장 구조체막의 일부분은 식각되지 않을 수 있다. 이 경우, 상기 전하 저장 구조체(150)는 상기 제1 반도체 패턴(160)의 바닥면과 상기 기판(100)의 상면 사이에 개재되는 바닥부를 가질 수 있다.
더하여, 상기 제1 반도체막 및 상기 전하 저장 구조체막에 대한 이방성 식각 동안, 상기 박막 구조체(TS)의 상면이 노출될 수 있다. 이에 따라, 상기 전하 저장 구조체(150) 및 상기 제1 반도체 패턴(160)은 상기 관통 홀들(H) 각각 내에 국소적으로 형성될 수 있다.
상기 전하 저장 구조체(150)는, 도 16에 도시된 바와 같이, 상기 제1 반도체 패턴(160)과 상기 박막 구조체(TS) 사이에 차례로 적층된 터널 절연층(120), 전하 저장층(130), 및 블로킹 절연층(140)을 포함할 수 있다. 상기 블로킹 절연층(140), 상기 전하 저장층(130), 및 상기 터널 절연층(120)은 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 상기 관통 홀들(H) 각각의 내벽 상에 순차로 증착될 수 있다.
상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 블로킹 절연층(140) 사이의 제1 전하 저장층(132), 상기 터널 절연층(120)과 상기 제1 전하 저장층(132) 사이의 제2 전하 저장층(134a), 및 상기 블로킹 절연층(140)과 상기 제1 전하 저장층(132) 사이의 제3 전하 저장층(134b)을 포함할 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 제2 전하 저장층(134a) 사이의 제4 전하 저장층(136a), 및 상기 블로킹 절연층(140)과 상기 제3 전하 저장층(134b) 사이의 제5 전하 저장층(136b)을 더 포함할 수 있다. 상기 전하 저장층(130)을 형성하는 것은, 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여, 상기 관통 홀들(H) 각각의 내벽 상에, 상기 제5 전하 저장층(136b), 상기 제3 전하 저장층(134b), 상기 제1 전하 저장층(132), 상기 제2 전하 저장층(134a), 및 상기 제4 전하 저장층(136a)을 순차로 증착하는 것을 포함할 수 있다.
도 13을 참조하면, 상기 관통 홀들(H) 각각의 잔부를 채우는 제2 반도체 패턴(165), 및 매립 절연 패턴(170)이 형성될 수 있다.
구체적으로, 상기 전하 저장 구조체(150) 및 상기 제1 반도체 패턴(160)이 형성된 상기 기판(100) 상에 제2 반도체 막(미도시) 및 매립 절연막(미도시)이 차례로 형성될 수 있다. 상기 제2 반도체 막은 상기 관통 홀들(H)의 각각을 완전히 매립하지 않는 두께로 형성될 수 있다. 상기 제2 반도체 막은 상기 관통 홀들(H) 각각의 내벽을 덮을 수 있고, 상기 전하 저장 구조체(150) 및 상기 제1 반도체 패턴(160)에 의해 노출된 상기 기판(100)의 상면을 덮을 수 있다. 상기 제2 반도체 막은 상기 기판(100)과 상기 제1 반도체 패턴(160)을 연결할 수 있다. 상기 제2 반도체 막은 원자층 증착(ALD) 또는 화학기상 증착(CVD) 기술들 중의 한가지를 사용하여 형성되는 반도체 물질일 수 있다. 상기 제2 반도체 막은, 일 예로, 다결정 실리콘 막일 수 있다. 일 실시예에 따르면, 상기 제2 반도체 막은 증착시에는 비정질이나, 어닐링 공정 등을 이용하여 결정화될 수 있다. 상기 매립 절연막은 상기 관통 홀들(H) 각각의 내부를 완전히 채우도록 형성될 수 있다. 상기 매립 절연막은 에스오지(SOG) 기술을 이용하여 형성되는 절연성 물질들 및 실리콘 산화막 중 적어도 하나일 수 있다. 상기 매립 절연막 및 상기 제2 반도체 막을 평탄화하여, 상기 관통 홀들(H) 각각의 내에 상기 제2 반도체 패턴(165) 및 상기 매립 절연 패턴(170)이 형성될 수 있다. 상기 평탄화 공정에 의해, 상기 제2 반도체 패턴(165) 및 상기 매립 절연 패턴(170)은 상기 관통 홀들(H) 각각의 내에 국소적으로 형성될 수 있다. 상기 제1 및 제2 반도체 패턴들(160, 165)은 반도체 패턴(SP)으로 정의될 수 있다.
도 14를 참조하면, 상기 박막 구조체(TS)를 패터닝하여 서로 인접하는 관통 홀들(H) 사이에 상기 기판(100)을 노출시키는 트렌치(T)가 형성될 수 있다.
상기 트렌치(T)을 형성하는 것은, 상기 박막 구조체(TS) 상에 상기 트렌치(T)가 형성될 평면적 위치를 정의하는 제2 마스크 패턴(미도시)을 형성하는 것, 및 상기 제2 마스크 패턴을 식각 마스크로 상기 박막 구조체(TS)를 이방성 식각하는 것을 포함할 수 있다.
상기 트렌치(T)는 상기 반도체 패턴(SP)로부터 이격되어, 상기 희생막들(112) 및 상기 절연막들(110)의 측벽들을 노출시키도록 형성될 수 있다. 수평적 관점에서, 상기 트렌치(T)는 라인 형태 또는 직사각형으로 형성될 수 있으며, 수직적 깊이에 있어서, 상기 트렌치(T)는 상기 기판(100)의 상면을 노출시키도록 형성될 수 있다. 상기 식각 공정 동안, 상기 기판(100)의 상부가 과식각되어, 상기 기판(100)의 상부가 리세스될 수 있다.
상기 트렌치(T)은, 도시된 바와 달리, 이방성 식각 공정에 의해 상기 기판(100)으로부터의 거리에 따라 다른 폭을 가질 수 있다. 즉, 상기 트렌치(T)의 하부의 폭은 상기 트렌치(T)의 상부의 폭보다 좁을 수 있다.
상기 트렌치(T)가 형성됨에 따라, 상기 박막 구조체(TS)는, 도 8에 도시된 바와 같이, 상기 제1 방향(D1)으로 연장된 라인 형태를 가질 수 있다. 하나의 라인 형태의 상기 박막 구조체(TS)는 복수 개의 상기 반도체 패턴들(SP)에 의해 관통될 수 있다.
상기 트렌치(T)에 의해 노출된 상기 희생막들(112)을 제거하여, 상기 절연막들(110) 사이에 리세스 영역들(R)이 형성될 수 있다. 상기 리세스 영역들(R)은, 상기 절연막들(110), 상기 전하 저장 구조체(150), 상기 반도체 패턴(SP), 상기 하부 절연막(105), 및 상기 기판(100)에 대해 식각 선택성을 갖는 식각 조건을 이용하여, 상기 희생막들(112)을 등방적으로 식각하여 형성될 수 있다. 상기 희생막들(112)은 상기 등방성 식각 공정에 의해 완전히 제거될 수 있다. 일 예로, 상기 희생막들(112)이 실리콘 질화막이고, 상기 절연막들(110)이 실리콘 산화막인 경우, 상기 식각 공정은 인산을 포함하는 식각액을 사용하여 수행될 수 있다.
상기 리세스 영역들(R)은 상기 트렌치(T)로부터 상기 절연막들(110) 사이,및 최하층의 상기 절연막(110)과 상기 하부 절연막(105) 사이로 수평적으로 연장될 수 있다. 상기 리세스 영역들(R)의 각각은 상기 전하 저장 구조체(150)의 측벽의 일부분을 노출할 수 있다. 상기 리세스 영역들(R)의 수직적 높이는 상기 희생막들(107)의 두께와 실질적으로 동일할 수 있다.
도 15를 참조하면, 상기 리세스 영역들(R) 내에 게이트 전극들(GE)이 형성될 수 있다. 상기 게이트 전극들(GE)을 형성하는 것은, 상기 리세스 영역들을 채우는 도전막을 형성하는 것, 및 상기 트렌치(T) 내에서 상기 도전막을 제거하여 상기 리세스 영역들(R) 내에 상기 게이트 전극들(GE)을 국소적으로 형성하는 것을 포함할 수 있다. 일 실시예에 따르면, 상기 도전막은 상기 리세스 영역들(R)을 채우면서 상기 트렌치(T)의 내벽을 컨포말하게 덮도록 형성될 수 있다. 이 경우, 상기 게이트 전극들(GE)을 형성하는 것은, 상기 트렌치(T) 내에서 상기 도전막을 등방성 식각의 방법으로 제거하는 것을 포함할 수 있다. 이와 달리, 다른 실시예에 따르면, 상기 도전막은 상기 트렌치(T)를 채우도록 형성될 수 있으며, 이 경우 상기 게이트 전극들(GE)을 형성하는 것은, 상기 트렌치(T) 내에서 상기 도전막을 이방성 식각의 방법으로 제거하는 것을 포함할 수 있다. 상기 도전막을 형성하는 것은, 배리어 금속막 및 금속막을 차례로 증착하는 것을 포함할 수 있다. 상기 배리어 금속막은 일 예로, TiN, TaN 또는 WN와 같은 금속 질화막으로 이루어질 수 있고, 상기 금속막은 일 예로, W, Al, Ti, Ta, Co 또는 Cu와 같은 금속 물질을 포함할 수 있다.
상기 게이트 전극들(GE) 및 이들 사이에 개재된 상기 절연막들(110)은 적층 구조체(SS)로 정의될 수 있다.
상기 게이트 전극들(GE)을 형성한 후, 상기 기판(100)에 공통 소스 영역(CSL)이 형성될 수 있다. 상기 공통 소스 영역(CSL)은 상기 트렌치(T)에 의해 노출된 상기 기판(100)에 이온 주입 공정을 수행하여 형성될 수 있다. 상기 공통 소스 영역(CSL)은 상기 기판(100)과 다른 도전형을 가질 수 있다. 일 실시예에 따르면, 복수 개의 상기 공통 소스 영역들(CSL)은 서로 연결되어 등전위 상태에 있을 수 있다. 그러나, 다른 실시예에 따르면, 복수 개의 상기 공통 소스 영역들(CSL)의 각각은 서로 다른 전위를 가질 수 있도록 전기적으로 분리될 수 있다. 또 다른 실시예에 따르면, 복수 개의 상기 공통 소스 영역들(CSL)은, 서로 다른 복수의 공통 소스 영역들(CSL)을 포함하는, 독립적인 복수의 소스 그룹들을 구성할 수 있으며, 상기 소스 그룹들의 각각은 서로 다른 전위를 갖도록 전기적으로 분리될 수 있다.
도 9를 다시 참조하면, 상기 공통 소스 영역(CSL) 상에 상기 트렌치(T)을 채우는 전극 분리 패턴(180)이 형성될 수 있다. 상기 전극 분리 패턴(180)은 실리콘 산화막, 실리콘 질화막 또는 실리콘 산화질화막 중의 적어도 한가지로 형성될 수 있다.
상기 반도체 패턴(SP)에 접속하는 도전 패드(190)가 형성될 수 있다. 상기 도전 패드(190)는 상기 제1 및 제2 반도체 패턴들(160, 165)의 상부 영역들을 리세스한 후, 상기 리세스된 영역 내에 도전 물질을 채움으로써 형성될 수 있다. 더하여, 상기 도전 패드(190)는 상기 제1 및 제2 반도체 패턴들(160, 165)과 다른 도전형의 불순물 도핑하여 형성될 수 있다. 이에 따라, 상기 도전 패드(190)는 그 하부 영역과 다이오드를 구성할 수 있다.
상기 적층 구조체(SS) 상에 상기 도전 패드(190)에 접속하는 콘택 플러그(PLG), 및 상기 콘택 플러그(PLG)에 연결되는 비트 라인(BL)이 형성될 수 있다. 상기 비트 라인(BL)은 상기 콘택 플러그(PLG)를 통해 상기 제1 및 제2 반도체 패턴들(160, 165)에 전기적으로 연결될 수 있다. 상기 비트 라인(BL)은 상기 게이트 전극들(GE), 또는 상기 트렌치(T)을 가로지르도록 형성될 수 있다. 상기 비트 라인(BL)은 층간 절연막(200)에 의해 상기 적층 구조체(SS)로부터 이격되어 형성될 수 있다.
도 17은 본 발명의 제2 실시예의 일 변형예에 따른 비휘발성 메모리 장치의 단면도로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도이다. 도 18은 도 17의 D부분을 확대한 도면이다. 도 8 내지 도 10을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치와 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략한다. 이하에서, 도 8 내지 도 10을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치와 본 변형예에 따른 비휘발성 메모리 장치의 차이점에 대하여만 설명한다.
도 17 및 도 18을 참조하면, 본 변형예에 따르면, 상기 게이트 전극들(GE) 각각의 상면 및 하면 상에 상기 블로킹 절연층(140) 배치될 수 있다. 상기 블로킹 절연층(140)은 상기 게이트 전극들(GE)과 상기 전하 저장 구조체(150) 사이로 연장될 수 있다.
상기 전하 저장 구조체(150)는, 도 18에 도시된 바와 같이, 상기 제1 반도체 패턴(160)과 상기 블로킹 절연층(140)사이, 및 상기 제1 반도체 패턴(160)과 상기 절연막(110) 사이에 차례로 적층된 터널 절연층(120) 및 전하 저장층(130)을 포함할 수 있다. 즉, 본 변형예에 따르면, 상기 전하 저장 구조체(150)는 상기 불로킹 절연층(140)을 포함하지 않을 수 있다. 그러나, 다른 변형예에 따르면, 도 18에 도시된 바와 달리, 상기 전하 저장 구조체(150)는 추가적인 블로킹 절연층(미도시)을 더 포함할 수 있다.
도 19 및 도 20은 본 발명의 제2 실시예의 일 변형예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 8의 Ⅰ-Ⅰ'에 대응하는 단면도들이다. 도 21은 도 19의 E부분을 확대한 도면이다. 도 11 내지 도 16을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법과 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략한다. 이하에서, 도 11 내지 도 16을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법과 본 변형예에 따른 비휘발성 메모리 장치의 제조방법의 차이점에 대하여만 설명한다.
도 19 및 도 21을 참조하면, 상기 관통 홀들(H) 각각의 내벽을 덮으며, 상기 기판(100)을 노출시키는 전하 저장 구조체(150) 및 제1 반도체 패턴(160)이 형성될 수 있다.
구체적으로, 상기 관통 홀들(H) 각각의 내벽을 덮는 전하 저장 구조체막(미도시) 및 제1 반도체막(미도시)이 차례로 형성될 수 있다. 상기 전하 저장 구조체막 및 상기 제1 반도체막은 상기 관통 홀들(H) 각각의 일부를 채우도록 형성될 수 있다. 상기 관통 홀들(H)의 각각은 상기 전하 저장 구조체막 및 상기 제1 반도체막에 의해 완전하게 채워지지 않을 수 있다. 상기 전하 저장 구조체막 및 상기 제1 반도체막이 차례로 형성된 후, 상기 전하 저장 구조체막 및 상기 제1 반도체막을 이방성 식각하여 상기 기판(100)이 노출될 수 있다. 이에 따라, 상기 관통 홀들(H) 각각의 내벽에 상기 제1 반도체 패턴(160) 및 상기 전하 저장 구조체(150)가 형성될 수 있다. 즉, 상기 전하 저장 구조체(150) 및 상기 제1 반도체 패턴(160)은 열린 양단을 갖는 원통 모양으로 형성될 수 있다.
상기 전하 저장 구조체(150)는, 도 21에 도시된 바와 같이, 상기 제1 반도체 패턴(160)과 상기 박막 구조체(TS) 사이에 차례로 적층된 터널 절연층(120) 및 전하 저장층(130)을 포함할 수 있다. 상기 전하 저장층(130) 및 상기 터널 절연층(120)은 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여 상기 관통 홀들(H) 각각의 내벽 상에 순차로 증착될 수 있다.
상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 박막 구조체(TS) 사이의 제1 전하 저장층(132), 상기 터널 절연층(120)과 상기 제1 전하 저장층(132) 사이의 제2 전하 저장층(134a), 및 상기 박막 구조체(TS)와 상기 제1 전하 저장층(132) 사이의 제3 전하 저장층(134b)을 포함할 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 제2 전하 저장층(134a) 사이의 제4 전하 저장층(136a), 및 상기 박막 구조체(TS)와 상기 제3 전하 저장층(134b) 사이의 제5 전하 저장층(136b)을 더 포함할 수 있다. 상기 전하 저장층(130)을 형성하는 것은, 플라즈마 인핸스드 화학기상증착(Plasma enhanced CVD), 물리적 화학기상증착(physical CVD) 또는 원자층 증착(Atomic Layer Deposition; ALD) 기술을 이용하여, 상기 관통 홀들(H) 각각의 내벽 상에, 상기 제5 전하 저장층(136b), 상기 제3 전하 저장층(134b), 상기 제1 전하 저장층(132), 상기 제2 전하 저장층(134a), 및 상기 제4 전하 저장층(136a)을 순차로 증착하는 것을 포함할 수 있다.
이 후, 도 13 및 도 14를 참조하여 설명한 바와 같이, 상기 관통 홀들(H) 각각의 잔부를 채우는 제2 반도체 패턴(165), 및 매립 절연 패턴(170)이 형성될 수 있다. 이 후, 상기 박막 구조체(TS)를 패터닝하여 서로 인접하는 관통 홀들(H) 사이에 상기 기판(100)을 노출시키는 트렌치(T)가 형성될 수 있다.
상기 트렌치(T)는 상기 반도체 패턴(SP)로부터 이격되어, 상기 희생막들(112) 및 상기 절연막들(110)의 측벽들을 노출시키도록 형성될 수 있다. 상기 트렌치(T)에 의해 노출된 상기 희생막들(112)을 제거하여, 상기 절연막들(110) 사이에 리세스 영역들(R)이 형성될 수 있다. 상기 리세스 영역들(R)은 상기 트렌치(T)로부터 상기 절연막들(110) 사이, 및 최하층의 상기 절연막(110) 및 상기 하부 절연막(105) 사이로 수평적으로 연장될 수 있다. 상기 리세스 영역들(R)의 각각은 상기 전하 저장 구조체(150)의 측벽의 일부분을 노출할 수 있다.
도 20을 참조하면, 상기 리세스 영역들(R) 각각의 내벽을 덮는 블로킹 절연층(140), 및 상기 리세스 영역들(R) 각각의 나머지 공간을 채우는 게이트 전극들(GE)이 형성될 수 있다. 상기 블로킹 절연층(140) 및 상기 게이트 전극들(GE)을 형성하는 것은, 상기 리세스 영역들(R)을 차례로 덮는 상기 블로킹 절연층(140) 및 도전막을 형성하는 것, 및 상기 트렌치(T) 내에서 상기 블로킹 절연층(140) 및 상기 도전막을 제거하여 상기 리세스 영역들(R) 내에 상기 블로킹 절연층(140) 및 상기 게이트 전극들(GE)을 국소적으로 형성하는 것을 포함할 수 있다. 상기 게이트 전극들(GE) 및 이들 사이에 개재된 상기 절연막들(110)은 적층 구조체(SS)로 정의될 수 있다.
상기 게이트 전극들(GE)을 형성한 후, 상기 기판(100)에 공통 소스 영역(CSL)이 형성될 수 있다.
이 후의 공정은, 도 9를 참조하며 설명한 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법과 실질적으로 동일하다.
도 22는 본 발명의 제2 실시예 및 그 변형예에 따른 비휘발성 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 22를 참조하면, 3차원 비휘발성 메모리 장치의 셀 어레이는 공통 소스 라인(CSL), 복수 개의 비트 라인들(BL) 및 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는 복수 개의 셀 스트링들(CSTR)을 포함할 수 있다.
상기 공통 소스 라인(CSL)은 기판 상에 배치되는 도전성 박막 또는 기판 내에 형성되는 불순물 영역일 수 있다. 상기 비트 라인들(BL)은 상기 기판으로부터 이격되어, 상기 기판 상에 배치되는 도전성 패턴들(예를 들면, 금속 라인)일 수 있다. 상기 비트 라인들(BL)은 2차원적으로 배열되고, 그 각각에는 복수 개의 셀 스트링들(CSTR)이 병렬로 연결될 수 있다. 상기 셀 스트링들(CSTR)은 상기 공통 소스 라인(CSL)에 공통으로 연결될 수 있다. 즉, 복수의 상기 비트 라인들(BL)과 상기 공통 소스 라인(CSL) 사이에 복수의 상기 셀 스트링들(CSTR)이 배치될 수 있다. 일 실시예에 따르면, 상기 공통 소스 라인(CSL)은 복수 개로 제공되고, 2차원적으로 배열될 수 있다. 여기서, 공통 소스 라인들(CSL)에는 전기적으로 동일한 전압이 인가될 수 있으며, 또는 공통 소스 라인들(CSL)의 각각이 전기적으로 제어될 수도 있다.
상기 셀 스트링들(CSTR)의 각각은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 접지 및 스트링 선택 트랜지스터들(GST, SST) 사이에 배치되는 복수 개의 메모리 셀 트랜지스터들(MCT)로 구성될 수 있다. 그리고, 상기 접지 선택 트랜지스터(GST), 상기 스트링 선택 트랜지스터(SST) 및 상기 메모리 셀 트랜지스터들(MCT)은 직렬로 연결될 수 있다.
상기 공통 소스 라인(CSL)은 상기 접지 선택 트랜지스터들(GST)의 소스들에 공통으로 연결될 수 있다. 이에 더하여, 상기 공통 소스 라인(CSL)과 상기 비트 라인들(BL) 사이에 배치되는, 접지 선택 라인(GSL), 복수 개의 워드 라인들(WL0-WL3) 및 복수 개의 스트링 선택 라인들(SSL)이 상기 접지 선택 트랜지스터(GST), 상기 메모리 셀 트랜지스터들(MCT) 및 상기 스트링 선택 트랜지스터들(SST)의 게이트 전극들로서 각각 사용될 수 있다. 또한, 상기 메모리 셀 트랜지스터들(MCT)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
도 23은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 평면도이고, 도 24는 도 23의 Ⅰ-Ⅰ'에 따른 단면도이다. 도 25는 도 24의 F부분을 확대한 도면이다. 도 8 내지 도 10을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치와 동일한 구성에 대하여는 동일한 참조 번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략될 수 있다.
도 23 내지 도 25를 참조하면, 비휘발성 메모리 장치는 기판(100) 상의 비트 라인(BL), 상기 기판(100)과 상기 비트 라인(BL) 사이의 적층 구조체(SS), 상기 적층 구조체(SS)와 상기 비트 라인(BL) 사이의 공통 소스 라인(CSL), 및 상기 적층 구조체(SS)를 관통하는 반도체 패턴(SP)을 포함할 수 있다. 상기 반도체 패턴(SP)은 상기 비트 라인(BL)과 상기 공통 소스 라인(CSL)을 연결할 수 있다. 상기 반도체 패턴(SP)은, 상기 적층 구조체(SS)과 상기 비트 라인(BL) 사이에 제공되는 콘택 플러그(PLG)를 통하여 상기 비트 라인(BL)에 연결될 수 있다.
상기 적층 구조체(SS)는 상기 기판(100) 상에 차례로 적층된 복수 개의 워드 라인들(WL), 및 상기 워드 라인들(WL)과 상기 비트 라인들(BL) 사이에 배치되는 선택 라인들을 포함할 수 있다. 상기 선택 라인들은, 상기 워드 라인들(WL)과 상기 비트 라인들(BL) 사이에 배치되는 스트링 선택 라인(SSL) 및 상기 워드 라인들(WL)과 상기 공통 소스 라인(CSL) 사이에 배치되는 접지 선택 라인(GSL)을 포함할 수 있다.
일 실시예에 따르면, 상기 워드 라인들(WL), 상기 스트링 선택 라인(SSL), 및 상기 접지 선택 라인(GSL)은 각각 제1 방향(D1)으로 연장될 수 있다. 상기 스트링 선택 라인(SSL)과 상기 접지 선택 라인(GSL)은 상기 제1 방향(D1)에 교차하는 제2 방향(D2)으로 서로 이격될 수 있다. 상기 워드 라인들(WL)은, 상기 기판(100)과 상기 스트링 선택 라인(SSL) 사이에 배치되는 상부 워드 라인들(WL1), 및 상기 기판(100)과 상기 접지 선택 라인(GSL) 사이에 배치되는 하부 워드 라인들(WL2)을 포함할 수 있다. 상기 상부 워드 라인들(WL1)과 상기 하부 워드 라인들(WL2)은 상기 제2 방향(D2)으로 서로 이격될 수 있다.
상기 스트링 선택 라인(SSL)과 상기 접지 선택 라인(GSL) 사이, 및 상기 상부 워드 라인들(WL1)과 상기 하부 워드 라인들(WL2) 사이에 전극 분리 패턴(180)이 제공될 수 있다. 상기 전극 분리 패턴(180)은 상기 제1 방향(D1)으로 연장되는 라인 형태일 수 있다. 상기 전극 분리 패턴(180)은 일 예로, 실리콘 산화막, 실리콘 질화막, 및/또는 실리콘 산질화막 중 적어도 하나를 포함할 수 있다.
상기 반도체 패턴(SP)은 상기 적층 구조체(SS)를 관통하는 한 쌍의 수직 부분들(VP), 및 상기 적층 구조체(SS) 아래에 제공되어 상기 한 쌍의 수직 부분들(VP)을 연결하는 수평 부분(HP)을 포함할 수 있다. 상기 한 쌍의 수직 부분들(VP) 중 하나는 상기 적층 구조체(SS)를 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 상기 수직 부분들(VP) 중 다른 하나는 상기 적층 구조체(SS)를 관통하여 상기 비트 라인(BL)에 연결될 수 있다. 상기 수평 부분(HP)은 상기 기판(100)과 상기 적층 구조체(SS) 사이에 제공되어 상기 한 쌍의 수직 부분들(VP)을 연결할 수 있다.
구체적으로, 상기 한 쌍의 수직 부분들(VP) 중 하나는 상기 하부 워드 라인들(WL2) 및 상기 접지 선택 라인(GSL)을 관통하여 상기 공통 소스 라인(CSL)에 연결될 수 있고, 다른 하나는 상기 상부 워드 라인들(WL1) 및 상기 스트링 선택 라인(SSL)을 관통하여 상기 콘택 플러그(PLG)를 통하여 상기 비트 라인(BL)에 연결될 수 있다. 상기 수평 부분(HP)은 상기 상부 워드 라인들(WL1)의 아래에서 상기 하부 워드 라인들(WL2)의 아래로 연장되어 상기 한 쌍의 수직 부분들(VP)을 서로 연결할 수 있다. 평면적 관점에서, 상기 수평 부분(HP)은, 도 23에 도시된 바와 같이, 상기 전극 분리 패턴(180)을 가로지르는 판(plate) 형태일 수 있다.
상기 반도체 패턴(SP)은 반도체 물질을 포함할 수 있다. 일 예로, 상기 반도체 패턴(SP)은 실리콘(Si), 게르마늄(Ge) 또는 이들의 혼합물을 포함할 수 있으며, 불순물이 도핑된 반도체이거나 불순물이 도핑되지 않은 상태의 진성 반도체(intrinsic semiconductor)일 수도 있다. 또한, 상기 반도체 패턴(SP)은 단결정, 비정질(amorphous), 및 다결정(polycrystalline) 중 적어도 하나의 결정 구조를 가질 수 있다. 상기 반도체 패턴(SP)은 언도프트 상태이거나, 상기 기판(100)과 동일한 도전형을 갖는 불순물로 도핑될 수 있다.
상기 반도체 패턴(SP)과 상기 적층 구조체(SS) 사이에 전하 저장 구조체(150)가 개재될 수 있다. 상기 전하 저장 구조체(150)는 상기 반도체 패턴(SP)과 상기 기판(100) 사이로 연장될 수 있다. 상기 전하 저장 구조체(150)는, 도 25에 도시된 바와 같이, 상기 반도체 패턴(SP)의 외벽을 차례로 덮는 터널 절연층(120), 전하 저장층(130), 및 블로킹 절연층(140)을 포함할 수 있다. 일부 실시예들에 따르면, 도 25에 도시된 바와 같이, 상기 전하 저장 구조체(150)는 상기 반도체 패턴(SP)의 외벽을 연속적으로 덮을 수 있다. 그러나, 다른 실시예에 따르면, 도 25에 도시된 바와 달리, 상기 전하 저장 구조체(150)의 일부(일 예로, 상기 블로킹 절연층(140))은 상기 반도체 패턴(SP)과 상기 워드 라인들(WL)의 각각의 측벽 사이, 및 상기 반도체 패턴(SP)과 상기 선택 라인들(SSL, GSL)의 각각의 측벽 사이에 개재될 수 있고, 상기 제2 방향(D2)으로 연장되어 상기 워드 라인들(WL) 및 상기 선택 라인들(SSL, GSL)의 각각의 상면 및 하면을 덮을 수 있다.
상기 전하 저장층(130)은, 상기 터널 절연층(120)과 상기 블로킹 절연층(140) 사이의 제1 전하 저장층(132), 상기 터널 절연층(120)과 상기 제1 전하 저장층(132) 사이의 제2 전하 저장층(134a), 및 상기 블로킹 절연층(140)과 상기 제1 전하 저장층(132) 사이의 제3 전하 저장층(134b)을 포함할 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 제2 전하 저장층(134a) 사이의 제4 전하 저장층(136a), 및 상기 블로킹 절연층(140)과 상기 제3 전하 저장층(134b) 사이의 제5 전하 저장층(136b)을 더 포함할 수 있다.
도 4를 참조하여 설명한 바와 같이, 상기 제1 내지 제5 전하 저장층들(132, 134a, 134b, 136a, 136b)은 각각 제1 에너지 밴드 갭(Eg1), 제2 에너지 밴드 갭(Eg2), 제3 에너지 밴드 갭(Eg3), 제4 에너지 밴드 갭(Eg4), 및 제5 에너지 밴드 갭(Eg5)을 가질 수 있다. 상기 제1 에너지 밴드 갭(Eg1)은 상기 제2 에너지 밴드 갭(Eg2) 및 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 상기 제4 에너지 밴드 갭(Eg4)은 상기 제2 에너지 밴드 갭(Eg2)보다 작을 수 있고, 상기 제5 에너지 밴드 갭(Eg5)은 상기 제3 에너지 밴드 갭(Eg3)보다 작을 수 있다. 일 실시예에 따르면, 상기 제2 전하 저장층(134a) 및 상기 제3 전하 저장층(134b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 또한, 상기 제4 전하 저장층(136a) 및 상기 제5 전하 저장층(136b)은 서로 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 서로 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 더하여, 상기 제1 전하 저장층(132)은 상기 제4 및 제5 전하 저장층들(136a, 136b)과 동일한 전도대(conduction band, Ec)의 에너지 레벨을 가질 수 있고, 동일한 가전자대(valance band, Ev)의 에너지 레벨을 가질 수 있다. 상기 제1 내지 제5 에너지 밴드 갭들(Eg1, Eg2, Eg3, Eg4, Eg5)은 상기 터널 절연층(120) 및 상기 블로킹 절연층(140)의 에너지 밴드 갭들보다 작을 수 있다.
도 25에 도시된 바와 같이, 상기 제1 내지 상기 제5 전하 저장층들(132, 134a, 134b, 136a, 136b)은 각각 상기 제2 방향(D2)에 따른 제1 두께(t1), 제2 두께(t2), 제3 두께(t3), 제4 두께(t4), 및 제5 두께(t5)를 가질 수 있다. 상기 제1 두께(t1)는 상기 제2 두께(t2) 및 상기 제3 두께(t3)보다 클 수 있다. 일 실시예에 따르면, 상기 제2 두께(t2) 및 상기 제3 두께(t3)는 실질적으로 서로 동일할 수 있다. 상기 제4 두께(t4)는 상기 제2 두께(t2)와 실질적으로 동일하거나 그보다 작을 수 있다. 상기 제5 두께(t5)는 상기 제3 두께(t3)와 실질적으로 동일하거나 그보다 작을 수 있다.
상기 제1 전하 저장층(132) 내 질소 농도는 상기 제2 전하 저장층(134a) 내 질소 농도 및 상기 제3 전하 저장층(134b) 내 질소 농도보다 클 수 있다. 상기 제4 전하 저장층(136a) 내 질소 농도는 상기 제2 전하 저장층(134a) 내 상기 질소 농도보다 클 수 있고, 상기 제5 전하 저장층(136b) 내 질소 농도는 상기 제3 전하 저장층(134b) 내 상기 질소 농도보다 클 수 있다. 상기 제1 전하 저장층(132) 내 산소 농도는 상기 제2 전하 저장층(134a) 내 산소 농도 및 상기 제3 전하 저장층(134b) 내 산소 농도보다 작을 수 있다. 상기 제4 전하 저장층(136a) 내 산소 농도는 상기 제2 전하 저장층(134a) 내 상기 산소 농도보다 작을 수 있고, 상기 제5 전하 저장층(136b) 내 산소 농도는 상기 제3 전하 저장층(134b) 내 상기 산소 농도보다 작을 수 있다. 일 예로, 상기 제1 전하 저장층(132), 상기 제4 전하 저장층(136a), 및 상기 제5 전하 저장층(136b)은 SiN을 포함할 수 있고, 상기 제2 및 제3 전하 저장층들(134a, 134b)은 SiON을 포함할 수 있다.
상기 워드 라인들(WL1, WL2)은 상기 반도체 패턴(SP)의 전위를 제어할 수 있도록 구성될 수 있다. 일 예로, 상기 비트 라인들(BL)과 상기 공통 소스 라인(CSL) 사이의 전기적 연결은 상기 워드 라인들(WL1, WL2), 상기 스트링 선택 라인(SSL), 및 상기 접지 선택 라인(GSL)에 의해 제어될 수 있다. 이러한 구성에 따르면, 상기 반도체 패턴(SP)은 낸드형 셀 어레이 구조의 단위 셀 스트링을 구성할 수 있다.
도시되지 않았지만, 상기 기판(100) 내에, 상기 반도체 패턴(SP)의 상기 수평 부분(HP)을 지나는 전하의 흐름을 선택적으로 제어하는 스위칭 소자(미도시)가 제공될 수 있다.
도 26 내지 도 29는 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 제조방법을 설명하기 위한 도면들로, 도 23의 Ⅰ-Ⅰ'에 대응하는 단면도들이다. 도 11 내지 도 16을 참조하여 설명한, 본 발명의 제2 실시예에 따른 비휘발성 메모리 장치의 제조방법과 동일한 구성에 대하여는 동일한 참조번호가 제공되고, 설명의 간소화를 위해 중복되는 설명은 생략한다.
도 26을 참조하면, 기판(100) 내에 매몰 희생 패턴(buried sacrificial pattern, 210)이 형성될 수 있다. 상기 매몰 희생 패턴(102)이 형성된 결과물 상에 하부 절연막(105)이 형성될 수 있고, 상기 하부 절연막(105) 상에 박막 구조체(TS)가 형성될 수 있다. 상기 박막 구조체(TS)는, 교대로 그리고 반복적으로 적층된, 복수의 절연막들(110) 및 복수의 도전막들(113)을 포함할 수 있다. 상기 기판(100)은 반도체 물질(일 예로, 실리콘 기판)을 포함할 수 있다.
상기 매몰 희생 패턴(210)은 상기 절연막들(110) 및 상기 도전막들(113)에 대하여 식각 선택성을 갖는 물질로 형성될 수 있다. 상기 매몰 희생 패턴(210)은 일 예로, 소자분리를 위한 절연 패턴을 형성하는 공정을 이용하여 형성될 수 있다.
도 27을 참조하면, 상기 박막 구조체(TS)를 관통하여 상기 매몰 희생 패턴(210)의 상면을 노출하는 수직 홀들(H1)이 형성될 수 있다. 이 후, 상기 수직 홀들(H1)에 의해 노출된 상기 매몰 희생 패턴(210)을 선택적으로 제거하여 수평 홀(H2)가 형성될 수 있다. 한 쌍의 상기 수직 홀들(H1)이 하나의 매몰 희생 패턴(210) 상에 형성될 수 있다. 상기 한 쌍의 수직 홀들(H1)은 상기 수평 홀(H2)를 통하여 서로 연결될 수 있다. 서로 연결된 상기 한 쌍의 수직 홀들(H1) 및 상기 수평 홀(H2)에 의해 상기 박막 구조체(TS)를 관통하는 하나의 개구부가 정의될 수 있다.
도 28을 참조하면, 상기 개구부의 내벽을 콘포멀하게 덮는 전하 저장 구조체(150)가 형성될 수 있다. 상기 전하 저장 구조체(150)는, 도 25에 도시된 바와 같이, 상기 개구부의 내벽을 차례로 덮는 블로킹 절연층(140), 전하 저장층(130), 및 터널 절연층(120)을 포함할 수 있다. 상기 전하 저장층(130)은, 상기 터널 절연층(120)과 상기 블로킹 절연층(140) 사이의 제1 전하 저장층(132), 상기 터널 절연층(120)과 상기 제1 전하 저장층(132) 사이의 제2 전하 저장층(134a), 및 상기 블로킹 절연층(140)과 상기 제1 전하 저장층(132) 사이의 제3 전하 저장층(134b)을 포함할 수 있다. 상기 전하 저장층(130)은 상기 터널 절연층(120)과 상기 제2 전하 저장층(134a) 사이의 제4 전하 저장층(136a), 및 상기 블로킹 절연층(140)과 상기 제3 전하 저장층(134b) 사이의 제5 전하 저장층(136b)을 더 포함할 수 있다.
이 후, 상기 개구부의 잔부를 채우는 반도체 패턴(SP)이 형성될 수 있다. 상기 반도체 패턴(SP)은 상기 한 쌍의 수직 홀들(H1) 내에 각각 제공되는 한 쌍의 수직 부분들(VP), 및 상기 수평 홀(H2) 내에 제공되는 수평 부분(HP)을 포함할 수 있다.
도 29를 참조하면, 상기 박막 구조체(TS)를 패터닝하여, 상기 절연막들(110) 및 상기 도전막들(113)의 내측벽들을 노출시키는 트렌치(T)가 형성될 수 있다. 상기 트렌치(T)는 상기 반도체 패턴(SP)의 상기 수평 부분(HP)을 가로지를 수 있다. 상기 트렌치(T)는 상기 반도체 패턴(SP)의 상기 한 쌍의 수직 부분들(VP) 사이에 형성될 수 있다. 상기 트렌치(T)는 상기 수평 부분(HP)의 외측벽을 둘러싸는 상기 전하 저장 구조체(150)의 상면의 일부를 노출할 수 있다. 이 후, 상기 트렌치(T)를 채우는 전극 분리 패턴(180)이 형성될 수 있다.
상기 트렌치(T)가 형성됨에 따라 상기 도전막들(113)은 도전 패턴들로 분리될 수 있다. 상기 도전 패턴들 중 최상층의 도전 패턴들은 각각 비휘발성 메모리 장치의 셀 어레이를 구성하는 스트링 선택 라인(SSL) 및 접지 선택 라인(GSL)으로 이용될 수 있다. 상기 스트링 선택 라인(SSL) 및 상기 접지 선택 라인(GSL)은 상기 전극 분리 패턴(180)을 사이에 두고 서로 이격될 수 있다. 상기 도전 패턴들 중 상기 스트링 선택 라인(SSL)과 상기 기판(100) 사이에 개재되는 도전 패턴들은 상부 워드 라인들(WL1)로 정의될 수 있고, 상기 도전 패턴들 중 상기 접지 선택 라인(GSL)과 상기 기판(100) 사이에 개재되는 도전 패턴들은 하부 워드 라인들(WL2)로 정의될 수 있다. 상기 상부 워드 라인들(WL1) 및 상기 하부 워드 라인들(WL2)은 상기 전극 분리 패턴(180)을 사이에 두고 서로 이격될 수 있다. 상기 기판(100) 상에 적층된, 상기 워드 라인들(WL1, WL2), 상기 스트링 선택 라인(SSL), 상기 접지 선택 라인(GSL), 및 상기 절연막들(110)은 적층 구조체(SS)로 정의될 수 있다.
상기 반도체 패턴(SP)의 상기 한 쌍의 수직 부분들(VP) 중 하나는, 상기 상부 워드 라인들(WL1) 및 상기 스트링 선택 라인(SSL)을 관통할 수 있고, 다른 하나는 상기 하부 워드 라인들(WL2) 및 상기 접지 선택 라인(GSL)을 관통할 수 있다. 상기 반도체 패턴(SP)의 상기 수평 부분(HP)은 상기 적층 구조체(SS) 아래에 제공되어 상기 한 쌍의 수직 부분들(VP)을 연결할 수 있다.
도 24를 다시 참조하면, 상기 적층 구조체(SS) 상에 비트 라인(BL)이 형성될 수 있고, 상기 적층 구조체(SS)와 상기 비트 라인(BL) 사이에 공통 소스 라인(CSL)이 형성될 수 있다. 상기 반도체 패턴(SP)의 상기 한 쌍의 수직 부분들(VP) 중 하나는 콘택 플러그(PLG)를 통하여 상기 비트 라인(BL)에 연결될 수 있고, 다른 하나는 상기 공통 소스 라인(CSL)에 연결될 수 있다.
도 30은 본 발명의 제3 실시예에 따른 비휘발성 메모리 장치의 셀 어레이를 나타내는 간략 회로도이다.
도 30을 참조하면, 비휘발성 메모리 장치의 셀 어레이는 공통 소스 라인(CSL), 비트 라인(BL), 및 상기 공통 소스 라인(CSL)과 상기 비트 라인(BL) 사이의 셀 스트링(CSTR)을 포함할 수 있다.
상기 공통 소스 라인(CSL)은 기판 상에 배치되는 도전성 박막일 수 있고, 상기 비트 라인(BL)은 상기 기판 상에 배치되는 도전성 패턴들(일 예로, 금속 라인)일 수 있다.
상기 셀 스트링(CSTR)은 상기 비트 라인(BL)에 연결된 상부 스트링들(CSTR1), 및 상기 공통 소스 라인(CSL)에 연결된 하부 스트링(CSTR2)을 포함할 수 있다. 상기 상부 스트링(CSTR1)은 스위칭 소자(SW)를 통해 상기 하부 스트링(CSTR2)에 연결될 수 있다.
상기 상부 스트링(CSTR1)은 상기 비트 라인(BL)에 접속하는 스트링 선택 트랜지스터(SST), 및 상기 스트링 선택 트랜지스터(SST)와 상기 스위칭 소자(SW) 사이에 배치되는 복수 개의 상부 메모리 셀 트랜지스터들(MCT1)로 구성될 수 있다. 상기 스트링 선택 트랜지스터(SST) 및 상기 상부 메모리 셀 트랜지스터들(MCT1)은 직렬로 연결될 수 있다. 상기 하부 스트링(CSTR2)은 상기 공통 소스 라인(CSL)에 접속하는 접지 선택 트랜지스터(GST), 및 상기 접지 선택 트랜지스터(GST)와 상기 스위칭 소자(SW) 사이에 배치되는 복수 개의 하부 메모리 셀 트랜지스터들(MCT2)로 구성될 수 있다. 상기 접지 선택 트랜지스터(GST) 및 상기 하부 메모리 셀 트랜지스터들(MCT2)은 직렬로 연결될 수 있다. 상기 상부 및 하부 메모리 셀 트랜지스터들(MCT1, MCT2)의 각각은 데이터 저장 요소(data storage element)를 포함할 수 있다.
본 발명의 개념에 따르면, 전하 저장층은 제1 전하 저장층, 및 상기 제1 전하 저장층을 사이에 두고 서로 이격되는 제2 및 제3 전하 저장층들을 포함할 수 있다. 상기 제1 전하 저장층은 상기 제2 및 제3 전하 저장층들보다 작은 에너지 밴드 갭을 가질 수 있고, 상기 제2 및 제3 전하 저장층들보다 두꺼울 수 있다. 이에 따라, 비휘발성 메모리 장치의 소거 동작 후, 상기 전하 저장층 내 홀들(holes)은 상기 제1 전하 저장층의 가전자 대역을 따라 낮은 밀도로 넓게 분포할 수 있다. 이 경우, 상기 소거 동작 후 장시간이 경과하더라도, 상기 제1 전하 저장층 내에서 상기 홀들(holes)의 측방 확산이 최소화되어, 상기 전하 저장층 내 잔류 홀들(holes)의 증가가 최소화될 수 있다. 따라서, 상기 전하 저장층 내에서 상기 잔류 홀들(holes)에 의한 전자들(electrons)의 손실이 최소화될 수 있다.
더하여, 상기 전하 저장층은 상기 제1 내지 제3 전하 저장층들을 사이에 두고 서로 이격되는 제4 및 제5 전하 저장층들을 포함할 수 있다. 상기 제4 및 제5 전하 저장층들은 각각 상기 제2 및 제3 전하 저장층들보다 에너지 밴드 갭이 작을 수 있다. 이 경우, 상기 전하 저장층 내에 복수 개의 에너지 장벽들이 형성될 수 있고, 이에 따라, 상기 전하 저장층 내의 전자들(electrons)이 인접하는 층들로 이동하여 손실되는 것이 최소화될 수 있다.
따라서, 비휘발성 메모리 장치의 전하 보유 특성 및 신뢰성이 개선될 수 있다.
도 31은 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함하는 메모리 시스템의 일 예를 나타내는 개략 블록도이다.
도 31을 참조하면, 메모리 시스템(1100)은 PDA, 포터블(portable) 컴퓨터, 웹 타블렛(web tablet), 무선 전화기(wireless phone), 모바일 폰(mobile phone), 디지털 뮤직 플레이어(digital music player), 메모리 카드(memory card), 또는 정보를 무선환경에서 송신 및/또는 수신할 수 있는 모든 소자에 적용될 수 있다.
메모리 시스템(1100)은 컨트롤러(1110), 키패드(keypad), 키보드 및 디스플레이와 같은 입출력 장치(1120), 메모리(1130), 인터페이스(1140), 및 버스(1150)를 포함한다. 메모리(1130)와 인터페이스(1140)는 버스(1150)를 통해 상호 소통된다.
컨트롤러(1110)는 적어도 하나의 마이크로 프로세서, 디지털 시그널 프로세서, 마이크로 컨트롤러, 또는 그와 유사한 다른 프로세스 장치들을 포함한다. 메모리(1130)는 컨트롤러에 의해 수행된 명령을 저장하는 데에 사용될 수 있다. 입출력 장치(1120)는 시스템(1100) 외부로부터 데이터 또는 신호를 입력받거나 또는 시스템(1100) 외부로 데이터 또는 신호를 출력할 수 있다. 예를 들어, 입출력 장치(1120)는 키보드, 키패드 또는 디스플레이 소자를 포함할 수 있다.
메모리(1130)는 본 발명의 실시예들에 따른 3차원 반도체 메모리 장치를 포함한다. 메모리(1130)는 또한 다른 종류의 메모리, 임의의 수시 접근이 가능한 휘발성 메모리, 기타 다양한 종류의 메모리를 더 포함할 수 있다.
인터페이스(1140)는 데이터를 통신 네트워크로 송출하거나, 네트워크로부터 데이터를 받는 역할을 한다.
또한, 본 발명에 따른 반도체 메모리 장치 또는 메모리 시스템은 다양한 형태들의 패키지로 실장 될 수 있다. 예를 들면, 본 발명에 따른 3차원 반도체 메모리 장치 또는 메모리 시스템은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 방식으로 패키지화되어 실장될 수 있다.
도 32는 본 발명의 실시예들에 따른 반도체 메모리 장치를 구비하는 메모리 카드의 일 예를 나타내는 개략 블록도이다.
도 32를 참조하면, 고용량의 데이터 저장 능력을 지원하기 위한 메모리 카드(1200)는 플래시 메모리 장치(1210)를 장착한다. 플래시 메모리 장치(1210)는 상술된 본 발명의 실시예들에 따른 반도체 메모리 장치를 포함한다. 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와 플래시 메모리 장치(1210) 간의 제반 데이터 교환을 제어하는 메모리 컨트롤러(1220)를 포함한다.
SRAM(1221)은 프로세싱 유닛(1222)의 동작 메모리로써 사용된다. 호스트 인터페이스(1223)는 메모리 카드(1200)와 접속되는 호스트의 데이터 교환 프로토콜을 구비한다. 에러 정정 블록(1224)은 멀티 비트 플래시 메모리 장치(1210)로부터 독출된 데이터에 포함되는 에러를 검출 및 정정한다. 메모리 인터페이스(1225)는 본 발명의 플래시 메모리 장치(1210)와 인터페이싱 한다. 프로세싱 유닛(1222)은 메모리 컨트롤러(1220)의 데이터 교환을 위한 제반 제어 동작을 수행한다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 메모리 카드(1200)는 호스트(Host)와의 인터페이싱을 위한 코드 데이터를 저장하는 ROM(미도시됨) 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
도 33은 본 발명의 실시예들에 따른 반도체 메모리 장치를 장착하는 정보 처리 시스템의 일 예를 나타내는 개략 블록도이다.
도 33을 참조하면, 본 발명에 따른 정보 처리 시스템(1300)은 플래시 메모리 시스템(1310)과 각각 시스템 버스(1360)에 전기적으로 연결된 모뎀(1320), 중앙처리장치(1330), 램(1340), 유저 인터페이스(1350)를 포함한다. 플래시 메모리 시스템(1310)은 앞서 언급된 메모리 시스템 또는 플래시 메모리 시스템과 실질적으로 동일하게 구성될 것이다. 일 예로, 플래시 메모리 시스템(1310)은 플래시 메모리 장치(1311), 및 플래시 메모리 장치(1311)와 시스템 버스(1360)를 연결하여 제반 데이터 교환을 제어하는 메모리 컨트롤러(1312)를 포함한다.
플래시 메모리 시스템(1310)에는 중앙처리장치(1330)에 의해서 처리된 데이터 또는 외부에서 입력된 데이터가 저장된다. 여기서, 상술한 플래시 메모리 시스템(1310)이 반도체 디스크 장치(SSD)로 구성될 수 있으며, 이 경우 정보 처리 시스템(1300)은 대용량의 데이터를 플래시 메모리 시스템(1310)에 안정적으로 저장할 수 있다. 그리고 신뢰성의 증대에 따라, 플래시 메모리 시스템(1310)은 에러 정정에 소요되는 자원을 절감할 수 있어 고속의 데이터 교환 기능을 정보 처리 시스템(1300)에 제공할 것이다. 도시되지 않았지만, 본 발명에 따른 정보 처리 시스템(1300)에는 응용 칩셋(Application Chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 입출력 장치 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
본 발명의 실시예들에 대한 이상의 설명은 본 발명의 설명을 위한 예시를 제공한다. 따라서 본 발명은 이상의 실시예들에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 기술 분야의 통상의 지식을 가진 자에 의하여 상기 실시예들을 조합하여 실시하는 등 여러 가지 많은 수정 및 변경이 가능함은 명백하다.
10, 100: 기판 20, 120: 터널 절연층
30, 130: 전하 저장층 40, 140: 블로킹 절연층
50, 150: 전하 저장 구조체 32, 132: 제1 전하 저장층
34a, 134a: 제2 전하 저장층 34b, 134b: 제3 전하 저장층
36a, 136a: 제4 전하 저장층 36b, 136b: 제5 전하 저장층
GE: 게이트 전극 WL, WL1, WL2: 워드 라인
SSL: 스트링 선택 라인 GSL: 접지 선택 라인
110: 절연막 SP: 반도체 패턴
160: 제1 반도체 패턴 165: 제2 반도체 패턴

Claims (10)

  1. 기판 상에, 상기 기판의 상면에 수직한 제1 방향으로 적층된 복수 개의 게이트 전극들;
    상기 게이트 전극들을 관통하여 상기 기판에 연결되는 반도체 패턴; 및
    상기 반도체 패턴과 상기 게이트 전극들 사이의 전하 저장층을 포함하되,
    상기 전하 저장층은:
    상기 반도체 패턴과 상기 게이트 전극들 사이에 개재되고, 제1 에너지 밴드 갭을 갖는 제1 전하 저장층;
    상기 제1 전하 저장층과 상기 반도체 패턴 사이에 개재되고, 제2 에너지 밴드 갭을 갖는 제2 전하 저장층; 및
    상기 제1 전하 저장층과 상기 게이트 전극들 사이에 개재되고, 제3 에너지 밴드 갭을 갖는 제3 전하 저장층을 포함하고,
    상기 제1 에너지 밴드 갭은 상기 제2 및 제3 에너지 밴드 갭들보다 작고,
    상기 제1 내지 제3 전하 저장층들은 각각 상기 기판의 상기 상면에 평행한 제2 방향으로 제1 두께, 제2 두께, 및 제3 두께를 가지고, 상기 제1 두께는 상기 제2 두께 및 상기 제3 두께보다 큰 비휘발성 메모리 장치.
  2. 청구항 1에 있어서,
    상기 반도체 패턴과 상기 전하 저장층 사이의 터널 절연층; 및
    상기 전하 저장층과 상기 게이트 전극들 사이의 블로킹 절연층을 더 포함하되,
    상기 제1 내지 제3 에너지 밴드 갭들은 상기 터널 절연층 및 상기 블로킹 절연층의 에너지 밴드 갭들보다 작은 비휘발성 메모리 장치.
  3. 청구항 2에 있어서,
    상기 제1 전하 저장층 내 질소 농도는, 상기 제2 전하 저장층 내 질소 농도 및 상기 제3 전하 저장층 내 질소 농도보다 큰 비휘발성 메모리 장치.
  4. 청구항 3에 있어서,
    상기 제1 전하 저장층 내 산소 농도는, 상기 제2 전하 저장층 내 산소 농도 및 상기 제3 전하 저장층 내 산소 농도보다 작은 비휘발성 메모리 장치.
  5. 청구항 2에 있어서,
    상기 전하 저장층은 상기 제2 전하 저장층과 상기 터널 절연층 사이에 개재되고, 제4 에너지 밴드 갭을 갖는 제4 전하 저장층을 더 포함하고,
    상기 제4 에너지 밴드 갭은 상기 제2 에너지 밴드 갭보다 작은 비휘발성 메모리 장치.
  6. 청구항 5에 있어서,
    상기 제4 전하 저장층은 상기 제2 방향으로 제4 두께를 가지고, 상기 제4 두께는 상기 제2 두께와 같거나 그보다 작은 비휘발성 메모리 장치.
  7. 청구항 5에 있어서,
    상기 제4 전하 저장층 내 질소 농도는, 상기 제2 전하 저장층 내 질소 농도보다 큰 비휘발성 메모리 장치.
  8. 청구항 7에 있어서,
    상기 제4 전하 저장층 내 산소 농도는, 상기 제2 전하 저장층 내 산소 농도보다 작은 비휘발성 메모리 장치.
  9. 청구항 5에 있어서,
    상기 전하 저장층은 상기 제3 전하 저장층과 상기 블로킹 절연층 사이에 개재되고, 제5 에너지 밴드 갭을 갖는 제5 전하 저장층을 더 포함하고,
    상기 제5 에너지 밴드 갭은 상기 제3 에너지 밴드 갭보다 작은 비휘발성 메모리 장치.
  10. 청구항 9에 있어서,
    상기 제5 전하 저장층은 상기 제2 방향으로 제5 두께를 가지고, 상기 제5 두께는 상기 제3 두께와 같거나 그보다 작은 비휘발성 메모리 장치.
KR1020150023351A 2015-02-16 2015-02-16 전하 저장층들을 포함하는 비휘발성 메모리 장치 KR102321877B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150023351A KR102321877B1 (ko) 2015-02-16 2015-02-16 전하 저장층들을 포함하는 비휘발성 메모리 장치
US15/043,640 US9786675B2 (en) 2015-02-16 2016-02-15 Non-volatile memory devices including charge storage layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150023351A KR102321877B1 (ko) 2015-02-16 2015-02-16 전하 저장층들을 포함하는 비휘발성 메모리 장치

Publications (2)

Publication Number Publication Date
KR20160101294A KR20160101294A (ko) 2016-08-25
KR102321877B1 true KR102321877B1 (ko) 2021-11-08

Family

ID=56621318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150023351A KR102321877B1 (ko) 2015-02-16 2015-02-16 전하 저장층들을 포함하는 비휘발성 메모리 장치

Country Status (2)

Country Link
US (1) US9786675B2 (ko)
KR (1) KR102321877B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9240420B2 (en) * 2013-09-06 2016-01-19 Sandisk Technologies Inc. 3D non-volatile storage with wide band gap transistor decoder
US9754961B2 (en) * 2015-09-11 2017-09-05 Toshiba Memory Corporation Semiconductor memory device and method for manufacturing same
US9728552B1 (en) * 2016-02-09 2017-08-08 Kabushiki Kaisha Toshiba Semiconductor memory device having voids between word lines and a source line
JP6614612B2 (ja) * 2016-03-11 2019-12-04 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US10128265B2 (en) * 2017-01-18 2018-11-13 Micron Technology, Inc. Memory cells, integrated structures and memory arrays
KR102505240B1 (ko) 2017-11-09 2023-03-06 삼성전자주식회사 3차원 반도체 메모리 장치
JP2020043285A (ja) 2018-09-13 2020-03-19 キオクシア株式会社 半導体装置およびその製造方法
CN109643718B (zh) * 2018-11-22 2019-10-18 长江存储科技有限责任公司 三维存储器器件及其制造方法
JP7189814B2 (ja) 2019-03-18 2022-12-14 キオクシア株式会社 半導体記憶装置
JP7086883B2 (ja) * 2019-03-22 2022-06-20 キオクシア株式会社 半導体記憶装置
US11309491B2 (en) * 2019-08-26 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. Data storage structure for improving memory cell reliability
US20230164990A1 (en) * 2021-11-24 2023-05-25 Sandisk Technologies Llc Three dimensional memory device containing resonant tunneling barrier and high mobility channel and method of making thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093661A1 (en) 2006-10-23 2008-04-24 Hynix Semiconductor Inc. Non-volatile memory device having a charge trapping layer and method for fabricating the same
US20140167133A1 (en) 2012-12-19 2014-06-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100395762B1 (ko) * 2001-07-31 2003-08-21 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조방법
US7772072B2 (en) 2007-08-28 2010-08-10 Macronix International Co., Ltd. Method for manufacturing non-volatile memory
US7898850B2 (en) 2007-10-12 2011-03-01 Micron Technology, Inc. Memory cells, electronic systems, methods of forming memory cells, and methods of programming memory cells
US7973357B2 (en) 2007-12-20 2011-07-05 Samsung Electronics Co., Ltd. Non-volatile memory devices
US8431984B2 (en) 2008-11-18 2013-04-30 Samsung Electronics Co., Ltd. Nonvolatile memory devices including deep and high density trapping layers
KR101499849B1 (ko) 2008-11-18 2015-03-11 삼성전자주식회사 비휘발성 메모리 장치
US8816424B2 (en) 2008-12-26 2014-08-26 SK Hynix Inc. Nonvolatile memory device
KR20110118961A (ko) * 2010-04-26 2011-11-02 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
KR20130037063A (ko) 2011-10-05 2013-04-15 에스케이하이닉스 주식회사 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
US8885404B2 (en) 2011-12-24 2014-11-11 Sandisk Technologies Inc. Non-volatile storage system with three layer floating gate
KR102015578B1 (ko) * 2012-09-11 2019-08-28 삼성전자주식회사 불휘발성 메모리 장치 및 그 형성방법
KR20140035169A (ko) * 2012-09-13 2014-03-21 삼성전자주식회사 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080093661A1 (en) 2006-10-23 2008-04-24 Hynix Semiconductor Inc. Non-volatile memory device having a charge trapping layer and method for fabricating the same
US20140167133A1 (en) 2012-12-19 2014-06-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory

Also Published As

Publication number Publication date
KR20160101294A (ko) 2016-08-25
US9786675B2 (en) 2017-10-10
US20160240550A1 (en) 2016-08-18

Similar Documents

Publication Publication Date Title
KR102321877B1 (ko) 전하 저장층들을 포함하는 비휘발성 메모리 장치
US9472568B2 (en) Semiconductor device and method of fabricating the same
US10651195B2 (en) Three-dimensional semiconductor memory device
KR102234799B1 (ko) 반도체 장치
KR102247914B1 (ko) 반도체 장치 및 그 제조방법
KR102323571B1 (ko) 반도체 장치 및 그 제조방법
KR102612195B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9991275B2 (en) Semiconductor memory device
KR102451170B1 (ko) 3차원 반도체 메모리 장치
KR102571561B1 (ko) 3차원 반도체 소자
KR102190647B1 (ko) 반도체 메모리 장치 및 그 제조 방법
KR102400184B1 (ko) 3차원 반도체 메모리 장치 및 이의 제조 방법
CN107017261B (zh) 半导体器件
US8872183B2 (en) Three-dimensional semiconductor devices
KR101623547B1 (ko) 재기입가능한 3차원 반도체 메모리 장치의 제조 방법
KR102337640B1 (ko) 3차원 반도체 소자
KR20170026924A (ko) 반도체 메모리 소자
KR20110132865A (ko) 3차원 반도체 메모리 장치 및 그 제조 방법
KR20160044143A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20130027154A (ko) 3차원 반도체 장치 및 그 제조 방법
KR102082321B1 (ko) 반도체 장치 및 그 제조방법
KR20120078958A (ko) 3차원 반도체 장치의 제조 방법
KR20150114102A (ko) 반도체 장치 및 그 제조 방법
KR20110035525A (ko) 비휘발성 메모리 장치 및 그 제조 방법
KR20210059072A (ko) 반도체 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right