JP4746468B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4746468B2
JP4746468B2 JP2006112191A JP2006112191A JP4746468B2 JP 4746468 B2 JP4746468 B2 JP 4746468B2 JP 2006112191 A JP2006112191 A JP 2006112191A JP 2006112191 A JP2006112191 A JP 2006112191A JP 4746468 B2 JP4746468 B2 JP 4746468B2
Authority
JP
Japan
Prior art keywords
insulating film
charge storage
storage layer
upper surface
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006112191A
Other languages
English (en)
Other versions
JP2007287858A (ja
Inventor
克晃 名取
良夫 小澤
明人 山本
正幸 田中
良太 藤塚
大介 西田
克行 関根
Original Assignee
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社東芝 filed Critical 株式会社東芝
Priority to JP2006112191A priority Critical patent/JP4746468B2/ja
Publication of JP2007287858A publication Critical patent/JP2007287858A/ja
Application granted granted Critical
Publication of JP4746468B2 publication Critical patent/JP4746468B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • H01L29/7883Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/112Read-only memory structures [ROM] and multistep manufacturing processes therefor
    • H01L27/115Electrically programmable read-only memories; Multistep manufacturing processes therefor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/112Read-only memory structures [ROM] and multistep manufacturing processes therefor
    • H01L27/115Electrically programmable read-only memories; Multistep manufacturing processes therefor
    • H01L27/11517Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate
    • H01L27/11521Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate characterised by the memory core region
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate

Description

本発明は、電気的に書き換え可能な不揮発性メモリセルを備えた半導体装置に関する。

半導体記憶装置の一つとして、不揮発性半導体メモリがある。近年、不揮発性半導体メモリは、データ格納用のデバイスとしての需要が高くなってきている。浮遊ゲート電極を用いた代表的な電気的に書き換え可能な不揮発性メモリとして、NAND型フラッシュメモリが知られている。

NAND型フラッシュメモリは微細化に有利であるため、その大容量化が進んでいる(特許文献1)。メモリセルのカップリング比を所望の値に維持しながら、大容量化を進めると、メモリセルの横方向の寸法が縮小する。現在、メモリセル寸法および隣接メモリセル間隔が100nm以下に達している。

このような横方向の寸法の縮小によって、浮遊ゲート電極の形がだんだんと縦長になってくる。そのため、メモリセル形状の加工形成が難しくなって動作特性のばらつきが生じやすくなる。さらに、隣接メモリセル間の寄生電気容量が増大する。以上述べた動作特性ばらつきや、寄生電気容量の増大は、メモリ誤動作の原因となる。
特開2005−26590号公報

本発明の目的は、記憶容量の大容量化に伴うメモリ誤動作の発生を抑制できる不揮発性メモリを含む半導体装置を提供することにある。

本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記電荷蓄積層との間に設けられた第2の絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向の断面において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、前記第2の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、前記素子分離絶縁膜の上面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも誘電率が低く、かつ、前記電荷蓄積層の上面上の前記第2の絶縁膜とは組成が異なる第1の領域を含み、および前記電荷蓄積層の側面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも誘電率が低く、かつ、前記第1の領域よりも誘電率が大きい第2の領域を含むことを特徴とする。

本発明に係る他の半導体装置は、半導体基板と、前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記不揮発性メモリセルは、前記半導体基板上に設けられた第1の絶縁膜と、前記第1の絶縁膜上に設けられた電荷蓄積層と、前記電荷蓄積層の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記電荷蓄積層との間に設けられ、金属酸化物を有する第2の絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向の断面において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、前記第2の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層上の側面に設けられており、前記素子分離絶縁膜の上面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも酸素組成が大きい金属酸化物からなる第1の領域を含み、および前記電荷蓄積層の側面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも酸素組成が大きく、かつ、前記第1の領域よりも酸素組成が小さい第2の領域を含むことを特徴とする

本発明によれば、記憶容量の大容量化に伴うメモリ誤動作の発生を抑制できる不揮発性メモリを含む半導体装置を実現できるようになる。

以下、図面を参照しながら本発明の実施形態を説明する。

(第1の実施形態)
図1および図2は、それぞれ、本実施形態の第1および第2の不揮発性メモリセルのワード線方向(チャネル幅方向)の断面図である。図中、100は半導体基板、101はトンネル絶縁膜、102は浮遊ゲート電極、103はSTI(Shallow Trench Isolation)のための素子分離絶縁膜、104(1041 ,1042 ,1043 )はゲート電極間絶縁膜(以下、単に電極間絶縁膜という。)、105は制御ゲート電極を示している。

図1の電極間絶縁膜104は、第1の電極間絶縁膜1041 と第2の電極間絶縁膜1042 とを備えている。第1の電極間絶縁膜1041 は、隣接する浮遊ゲート電極102間の領域に設けられている。第2の電極間絶縁膜1042 は、他の領域(ここでは、浮遊ゲート電極102の上面および上部側面)上に設けられている。

第1の電極間絶縁膜1041 の誘電率ε1は、第2の電極間絶縁膜1042 の誘電率ε2よりも小さい。上記誘電率の大小関係(ε1<ε2)は、例えば、第1および第2の電極間絶縁膜1041 ,1042 の組成または相を変えることにより、実現される。ここで、組成とは、対象としている物質を構成している一群の成分(元素,化合物など)、およびそれらの量的関係をいう。具体的には、第1および第2の電極間絶縁膜1041 ,1042 の添加元素や主成分の元素(組成元素)を変える。また、相とは、物質を構成する成分同士の化学的な結合力、結合距離、結合角度などで規定される物質の状態をいう。

添加元素を変える例としては、第1の電極間絶縁膜1041 中には低誘電率となる元素を添加したり(例えば、アルミナを有する電極間絶縁膜中へのシリコン元素の添加)、または、第2の電極間絶縁膜1042 中には高誘電率となる元素を添加すること(例えば、アルミナを有する電極間絶縁膜中へのハフニウム元素の添加)があげられる。

また、組成元素を変える例として、電極間絶縁膜104として複数の金属元素を含む多元系金属酸化物を用い、第1の電極間絶縁膜1041 が第2の電極間絶縁膜1042 よりも低誘電率になるようにすること(例えば、ハフニウムアルミネートを有する電極間絶縁膜の場合には、第1の電極間絶縁膜1041 のアルミニウム含有率を増やしてハフニウム含有率を減らすこと)があげられる。

ところで、背景技術の項で述べたように、カップリング比を所望の値に維持しながら、横方向の寸法を縮小していくと、浮遊ゲート電極の形がだんだんと縦長になり、メモリセル形状の加工形成が難しくなって動作特性のばらつきや、隣接メモリセル間の寄生電気容量が増大する。

本願発明者らは、上記問題を解決する手段として、電極間絶縁膜として高誘電率絶縁物を用いることを考えた。しかし、電極間絶縁膜の誘電率を上げると、所望の電気容量を得るためには物理膜厚が厚くなるため、図27に示すように、所望の浮遊ゲート電極FGと制御ゲート電極CGとの間の電気容量(電極間絶縁膜容量)C1を確保すると、隣接する浮遊ゲート電極FG間の寄生容量C2が増大してしまい、隣接セル間干渉によるメモリ誤動作を回避することができないことが、本願発明者らの検討により判明した。なお、図27において、AAは活性領域(半導体基板)、STIはシャロウ・トレンチによる素子分離のための素子分離絶縁膜、IPDは電極間絶縁膜を示している。

これに対して、隣接する浮遊ゲート電極102間の誘電率が相対的に小さい、実施形態の電極間絶縁膜104(1041 ,1042 )を用いれば、電極間絶縁膜容量C1を確保しつつ、隣接する浮遊ゲート電極102間の寄生容量を低減できる。これにより、カップリング比を所望の値に維持しながら、横方向の寸法を縮小しても、隣接セル間干渉によるメモリ誤動作を回避できるようになる。なお、上記カップリング比は、図27に示された容量Cipd,Ctnlを用いて、Cipd/(Ctnl+Cipd)で与えられる。

また、浮遊ゲート電極102の側面の電極間絶縁膜1041を低誘電率化することで、浮遊ゲート電極102の側面における電極間絶縁膜1041の物理膜厚を薄くすることができる。これにより、隣接メモリセルの電極間絶縁膜104で形成される溝の深さを下げて、十分な長さの制御ゲート電極105を溝内に埋め込むことができ、電気力線のシールド効果による寄生容量の低下も可能となる。

図2の電極間絶縁膜104は、第1の電極間絶縁膜1041 と第2の電極間絶縁膜1042 と第3の電極間絶縁膜1043 とを備えている。第1の電極間絶縁膜1041 は、隣接する浮遊ゲート電極102間の領域に設けられている。第2の電極間絶縁膜1042 は浮遊ゲート電極102の上面およびその周囲に設けられている。第3の電極間絶縁膜1043は、他の領域(ここでは、浮遊ゲート電極102の上部側面)上に設けられている。言い換えれば、第3の電極間絶縁膜1043 は、第1の電極間絶縁膜1041 と第2の電極間絶縁膜1042 との間の、浮遊ゲート電極102の側面に設けられている。

第1の電極間絶縁膜1041 の誘電率ε1は、第2の電極間絶縁膜1042 の誘電率ε2よりも小さく、第3の電極間絶縁膜1043 の誘電率ε3は、誘電率ε1よりも大きくかつ誘電率ε2よりも小さい(ε1<ε3<ε2)。これにより、電気力線の回り込みによる隣接する浮遊ゲート電極102間の寄生容量がより低減して、上記効果はいっそう顕著となる。

また、浮遊ゲート電極102の側面の電極間絶縁膜1041 ,1043 を低誘電率化することで、浮遊ゲート電極102の側面における電極間絶縁膜1041 ,1043 の物理膜厚を薄くすることができる。これにより、隣接メモリセルの電極間絶縁膜104で形成される溝の間隔を広げて、十分な長さの制御ゲート電極105を溝内に埋め込むことができ、電気力線のシールド効果による寄生容量の低下も可能となる。

なお、図1および図2では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。特に、下層側が高誘電率の絶縁膜である場合に、下層側に本実施形態を適用することは有効である。

また、図1および図2では、隣接する浮遊ゲート電極間の電極間絶縁膜の全体が、浮遊ゲート電極の上面上の電極間絶縁膜よりも低誘電率になっている場合を示したが、隣接する浮遊ゲート電極間の電極間絶縁膜の一部が、浮遊ゲート電極の上面上の電極間絶縁膜よりも低誘電率になっている場合でも、上述した実施形態の効果は得ることはできる。さらに、隣接する浮遊ゲート電極間以外の一部の電極間絶縁膜が低誘電率になっていても、上述した実施形態の効果は得ることはできる。

次に、図3−図9を用いて、実施形態の不揮発性メモリセル(図1)の第1の製造方法を説明する。図3−図9において、左側はビット線方向(チャネル長方向)の断面図、右側はワード線方向(チャネル幅方向)の断面図を示している。

まず、図3に示すように、所望の不純物をドーピングした半導体基板(ここではシリコン基板)100の表面に、厚さ6nmのトンネル絶縁膜(ここではトンネル酸化膜)101を熱酸化法で形成し、その後、浮遊ゲート電極となる厚さ100nmのリンドープの多結晶シリコン層102、素子分離加工のためのマスク材200を順次CVD(Chemical Vapor Deposition)法で堆積した。次に、第1のレジストマスク(図示せず)を用いたRIE(Reactive Ion Etching)法により、マスク材200、多結晶シリコン層102、トンネル絶縁膜101を順次エッチング加工し、さらに半導体基板100の露出領域をエッチングして、深さ100nmの素子分離溝201を形成した。このとき、素子分離溝201の幅および多結晶シリコン層102の幅は、ともに約50nmとした。

次に、図4に示すように、全面に素子分離絶縁膜(ここではシリコン酸化膜)103を堆積して、素子分離溝201を完全に埋め込み、その後、表面部分の素子分離絶縁膜103をCMP(Chemical Mechanical Polish)法で除去して、表面を平坦化した。このとき、マスク材200を露出させた。

次に、図5に示すように、露出したマスク材200を化学薬液等で選択的にエッチング除去し、さらに、素子分離絶縁膜103の露出表面を希フッ酸溶液を用いてエッチング除去することにより、多結晶シリコン層102の側壁面202を露出させた。側壁面202の高さは50nmとした。

次に、図6に示すように、基板全体をアルミニウムの硝酸溶液に浸して、素子分離絶縁膜103の表層10nm程度の領域203に、アルミニウム元素を1×1015atoms/cm-2程度の濃度で染み込ませた。次に、加熱処理により素子分離絶縁膜103中の水分を蒸発させ、その後、全面に電極間絶縁膜となる厚さ20nmのハフニア膜104aをCVD法で堆積した。

次に、図7に示すように、900℃程度の酸化雰囲気アニールを行い、隣接する浮遊ゲート電極102間のハフニア膜104a中にアルミニウム元素を熱拡散させて、隣接する浮遊ゲート電極102間のハフニア膜104aをハフニウムアルミネート膜104a’に変換した。ハフニウムアルミネート膜104a’は図1の第1の電極間絶縁膜1041 に相当し、ハフニア膜104aは図1の第2の電極間絶縁膜1042 に相当する。

次に、図8に示すように、制御ゲート電極となる導電層105を形成する。ここでは、導電層105として、多結晶シリコン層とタングステンシリサイド層とからなる厚さ100nmの2層構造の導電層を用いた。上記多結晶シリコン層、上記タングステンシリサイド層は、例えば、順次CVD法で形成する。次に、導電層105上に、RIEのマスク材となるシリコン窒化膜106をCVD法で堆積し、その後、上記第1のレジストマスクと直交するパターンを有する第2のレジストマスク(図示せず)を用いたRIE法により、シリコン窒化膜(マスク材)106、導電層105、電極間絶縁膜104(104a,104a’)、多結晶シリコン層102を順次エッチング加工して、浮遊ゲート電極102、制御ゲート電極105を形成した。このとき、浮遊ゲート電極102の幅および間隔は、ともに約50nmとした。

次に、図9に示すように、浮遊ゲート電極102および制御ゲート電極105の側壁に、熱酸化法とCVD法を組み合わせて厚さ10nm程度のゲート側壁酸化膜107を形成し、その後、イオン注入法を行い、さらに、熱アニールを行うことにより、不純物拡散層(ソース/ドレイン領域)108を形成した。次に、CVD法等を用いて層間絶縁膜109を形成し、さらに、公知の技術を用いて配線層等(図示せず)を形成して、不揮発性メモリセルを完成させた。

第1の製造方法により、隣接する浮遊ゲート電極102間の電極間絶縁膜104a’が他の部分の電極間絶縁膜104aよりも誘電率が低い、電極間絶縁膜104が実現できた。

なお、本製造方法では、溶液に浸して低誘電率となる元素の供給源を形成したが、もちろん他の方法でも良い。また、電極間絶縁膜への低誘電率となる元素の導入は、熱拡散に限らない。さらに、本製造方法では、ハフニア膜にアルミニウム元素を導入する例を示したが、ε1<ε2が実現されるなら、他の元素を導入したり、あるいは、他の膜と他の元素との組合せでも、同様の効果が得られる。

図10および図11は、第2の製造方法を示す断面図である。図10および図11は、それぞれ、第1の製造方法の図6および図7の右側に示された断面図に相当する。

まず、第1の製造方法と同様に、図3−図5までの工程を行う。

次に、図10に示すように、全面に電極間絶縁膜となる厚さ10nmのシリコン酸窒化膜104bをCVD法で堆積した。次に、全面に入射角度30°程度、ドーズ量1×1015atoms/cm2 程度の条件で、アルミニウム元素210のイオン注入を行うことで、浮遊ゲート電極102の上面上のシリコン酸窒化膜104b、浮遊ゲート電極102の側面上のシリコン酸窒化膜104b、および、隣接する浮遊ゲート電極102間のシリコン酸窒化膜104b中に、アルミニウム元素を導入した。

次に、図11に示すように、900℃程度の酸化雰囲気アニールを行うことにより、シリコン酸窒化膜104bを窒素含有アルミニウムシリケート膜104b’,104b’’,104b’’’に変換した。窒素含有アルミニウムシリケート膜104b’,104b’’,104b’’’は、それぞれ、図2の電極間絶縁膜1041 ,1042 ,1043 に相当する。その後は、第1の製造方法と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。

第2の製造方法により、電極間絶縁膜の誘電率は、シリコン酸窒化膜104bのアルミニウム含有率に応じて、浮遊ゲート電極102の上面上の窒素含有アルミニウムシリケート膜104’’が最も高く、次が浮遊ゲート電極102の上部側面の窒素含有アルミニウムシリケート膜104’’’、そして、隣接浮遊ゲート電極間の窒素含有アルミニウムシリケート膜104’’が最も低くなった。

なお、本方法では、斜めイオン注入法で高誘電率となる元素を導入したが、もちろん他の方法でも良い。また、電極間絶縁膜の形成後に高誘電率となる元素を導入したが、電極間絶縁膜の成膜中に元素導入することも可能である。さらに、本方法では、シリコン酸窒化膜にアルミニウム元素を導入する例を示したが、ε1<ε3<ε2が実現されるなら、他の元素を導入したり、あるいは、他の膜と他の元素との組合せでも、同様の効果が得られる。

図12および図13は、第3の製造方法を示す断面図である。図12および図13は、それぞれ、第1の製造方法の図6および図7の右側に示された断面図に相当する。

まず、第1の製造方法と同様に、図3−図5までの工程を行う。

次に、図12に示すように、全面に電極間絶縁膜となる厚さ20nmのハフニウムアルミネート膜104cをALD(Atomic Layer Deposition)法で堆積した。金属ソースガスには、高分子のテトラキスエチルメチルアミノハフニウム(高分子ソースガス)221と低分子のトリメチルアルミニウム(低分子ソースガス)222を用い、酸素ソースガスには水蒸気を用いた。このとき、高分子ソースガス221は隣接する浮遊ゲート電極102間の領域に入り込みにくいため、この領域への高分子ソースガス221供給は抑制される。

次に、図13に示すように、900℃程度の加熱処理により、ハフニウムアルミネート膜104cを緻密化して、高品質のハフニウムアルミネート膜104c’,104c’’,104c’’’に変換した。ハフニウムアルミネート膜104c’,104c’’,104c’’’は、それぞれ、図2の電極間絶縁膜1041 ,1042 ,1043 に相当する。その後は、第1の製造方法と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。

第3の製造方法により、電極間絶縁膜の誘電率は、ハフニウムアルミネート膜104cのハフニウム含有率に応じて、浮遊ゲート電極上面のハフニウムアルミネート膜104c’’が最も高く、次が浮遊ゲート電極側面のハフニウムアルミネート膜104c’’’、そして隣接浮遊ゲート電極間のハフニウムアルミネート膜104c’が最も低くなった。

なお、本方法では、ALD法で電極間絶縁膜を堆積したが、もちろん他の方法でも良い。また、本方法では、ハフニウムアルミネート膜の例を示したが、他のソースガス(金属)の組合せでも良く、低誘電率となる金属のソースガスとして低分子のものを選び、高誘電率となる金属のソースガスとして高分子のものを選べば、同様の効果が得られる。さらに、金属元素は3種類以上の場合でも適用できる。また、分子量に係わらず、気相中の移送効率が異なるソースガスを用いても、同様の効果が得られる。

(第2の実施形態)
図14および図15は、それぞれ、本実施形態の第1および第2の不揮発性メモリセルのワード線方向(チャネル幅方向)の断面図である。なお、前出した図と同一符号は同一部分を示し、詳細な説明は省略する。

図14の電極間絶縁膜204は、金属酸化物を有する第1および第2の電極間絶縁膜2041 ,2042 を備えている。第1の電極間絶縁膜2041 は、隣接する浮遊ゲート電極102間の領域に設けられている。第2の電極間絶縁膜2042 は、他の領域(ここでは、浮遊ゲート電極102の上面および上部側面)上に設けられている。

第1の電極間絶縁膜2041 の酸素組成比r1は、第2の電極間絶縁膜2042 の酸素組成比r2よりも大きい。上記酸素組成比の大小関係(r1>r2)は、例えば、電極間絶縁膜となる金属酸化物膜を成膜後に、隣接する浮遊ゲート電極102間の金属酸化物膜中に酸素を供給したり、または、浮遊ゲート電極102の上面および浮遊ゲート電極の上部側面の上の金属酸化物膜中に金属を供給することにより、実現される。あるいは、隣接する浮遊ゲート電極102間の金属酸化物膜中の金属濃度を下げたり、または、浮遊ゲート電極102の上面および浮遊ゲート電極102の上部側面の上の金属酸化物膜の酸素濃度を下げることにより、実現される。

ところで、高誘電率絶縁物は、印加電界が弱い場合でもホッピング伝導と思われる絶縁物中の電荷移動が起こりやすい。このため、図28に示すように、電極間絶縁膜として高誘電率絶縁物を用いた場合、隣接する浮遊ゲート電極間で電荷(図28では電子)の移動が起こってしまい、メモリセルの電荷保持特性が低下し、その結果として、メモリ誤動作の発生することが、本願発明者らの検討により判明した。

また、高誘電率絶縁物は、電荷の捕獲/放出(いわゆるトラップ/デトラップ)が起こりやすい。このため、図29に示すように、高電界が印加される浮遊ゲート電極と制御ゲート電極の端部が対向する領域で、電荷(図29では電子)のトラップ/デトラップが顕著に起こってしまい、メモリセルのしきい値変動によるメモリ誤動作が起こることが、本願発明者らの検討により判明した。

しかしながら、本実施形態の場合、r1>r2を満たす電極間絶縁膜204(2041 ,2042 )を設けることにより、浮遊ゲート電極102と制御ゲート電極105との間に高電界が印加されたときの、リーク電流抑制および絶縁破壊耐圧向上を実現しつつ、隣接する浮遊ゲート電極102間の電荷移動を低減して、セルの電荷保持特性を確保できる。

すなわち、酸素組成比の高い金属酸化物膜を有する第1の電極間絶縁膜204のトラップ準位起因の低電界リーク電流が抑制されるため、隣接する浮遊ゲート電極102間の第1の電極間絶縁膜204中での電荷移動は起こらなくなる。

一方、酸素組成比の低い金属酸化物膜を有する第2の電極間絶縁膜204に高電界が印加されると、注入電荷は金属酸化物膜中に捕獲されるため、リーク電流は抑制され、絶縁破壊耐圧は向上する。

なお、隣接する浮遊ゲート電極間の電極間絶縁膜中での電荷移動を抑制するには、隣接する浮遊ゲート電極間の領域の一部分を低トラップ準位密度にすればよいので、例えば、図15に示すように、隣接する浮遊ゲート電極102間の電極間絶縁膜204のうち、浮遊ゲート電極102の側面の部分2043 の酸素組成比を少し低くしておけば、電極間絶縁膜204の高電界耐性確保と隣接浮遊ゲート電極間の電荷移動低減の両立を、容易に実現できるようになる。

なお、図14および図15では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。積層の電極間絶縁膜の場合、膜中トラップ準位起因の低電界リーク電流が流れにくいシリコン酸化膜などの高品質な絶縁膜は下側にあると良い。

また、図14および図15では、隣接する浮遊ゲート電極間の電極間絶縁膜の全体が、浮遊ゲート電極の上面上の電極間絶縁膜よりも高酸素組成比になっている場合を示したが、隣接する浮遊ゲート電極間の電極間絶縁膜の一部が、浮遊ゲート電極の上面上の電極間絶縁膜よりも高酸素組成比になっている場合でも、上述した実施形態の効果は得ることはできる。さらに、隣接する浮遊ゲート電極間以外の一部の電極間絶縁膜が低酸素組成比になっていても、上述した実施形態の効果は得ることはできる。

図16および図17を用いて、実施形態の不揮発性メモリセル(図14)の第1の製造方法を説明する。図16および図17は、ワード線方向(チャネル幅方向)の断面図を示している。

まず、第1の実施形態の図3−図5までの工程を行う。

次に、図16に示すように、基板全体を水溶液に浸して、シリコン酸化膜を有する素子分離絶縁膜103の表層領域103s(厚みは1原子層以上、100nm程度以下)に、水分を1%程度の濃度で染み込ませた。次に、全面に電極間絶縁膜となる厚さ20nmのハフニウムシリケート膜204aをALD法で堆積した。堆積温度は、300℃程度の低温で行い、素子分離絶縁膜103の表層領域103sに水分が残留するようにした。

次に、900℃程度の加熱処理により、隣接する浮遊ゲート電極102間のハフニウムシリケート膜204a中に、素子分離絶縁膜103の表層領域103s中の水分を熱拡散させる。これにより、隣接する浮遊ゲート電極102間のハフニウムシリケート膜204aは、図17に示すように、高酸素組成比のハフニウムシリケート膜204a’に変換される。

ハフニウムシリケート膜204a’は図14の第1の電極間絶縁膜2041 に相当し、ハフニウムシリケート膜204aは図14の第2の電極間絶縁膜2042 に相当する。その後は、第1の実施形態と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。

第1の製造方法により、隣接する浮遊ゲート電極102間の電極間絶縁膜204a’が他の部分の電極間絶縁膜204aよりも酸素組成比が高い、電極間絶縁膜204が実現できた。

なお、本方法では、水分を酸素供給種として、水溶液に浸して酸素供給源を形成した。しかし、もちろん、酸素供給種は水分に限らないし、また、酸素供給源の形成方法は他の方法でも良い。例えば、制御ゲート電極と浮遊ゲート電極の加工工程(図8の工程)の後に、制御ゲート電極と浮遊ゲート電極で覆われていない素子分離絶縁膜の露出部から素子分離絶縁膜(例えばシリコン酸化膜)中を通して、酸素ガス等を熱拡散させることにより、隣接する浮遊ゲート電極間の電極間絶縁膜中に供給させてもよい。また、電極間絶縁膜への酸素の導入は、熱拡散に限らない。さらに、本方法では、ハフニウムシリケート膜の例を示したが、他の金属酸化物膜でも同様の効果が得られる。

図18および図19は、第2の製造方法を示す断面図である。

まず、第1の実施形態の図3−図5までの工程を行う。ただし、浮遊ゲート電極となるリンドープの多結晶シリコン層102には、あらかじめイオン注入法等によりアルミニウムが1%程度導入してある。

次に、図18に示すように、全面に電極間絶縁膜となる厚さ20nmのアルミナ膜204bをALD法で堆積した。

次に、900℃程度の加熱処理により、浮遊ゲート電極102の上面および側面の上のアルミナ膜204b中に、多結晶シリコン層102中のアルミニウムを熱拡散させることにより、浮遊ゲート電極102の上面および側面の上のアルミナ膜204bを、図19に示すように、低酸素組成比のアルミナ膜204b’に変換する。

アルミナ膜204b,204b’は、それぞれ、図14の第1の電極間絶縁膜2041 ,2042 に相当する。その後は、第1の実施形態と同様に公知の技術を用いて、不揮発性メモリセルを完成させた。

第2の製造方法により、浮遊ゲート電極102の上面および側面の上の電極間絶縁膜204b’が、他の部分電極間絶縁膜204bよりも低酸素組成比の電極間絶縁膜204が実現できた。

なお、本方法では、浮遊ゲート電極となる多結晶シリコン層をアルミニウム供給源としたが、もちろん、これに限らない。また、上記多結晶シリコン層へのアルミニウムの導入はイオン注入に限らないし、電極間絶縁膜へのアルミニウムの導入は熱拡散に限らない。

さらに、本方法では、アルミナ膜の例を示したが、他の金属酸化物膜でも同様の効果が得られる。また、金属酸化物膜を構成する金属とは別種類の金属を導入して、部分的に低酸素組成比にしても、実施形態の効果は得られる。

さらに、第1の製造方法と第2の製造方法を組み合わせることにより、図15に示した酸素組成比を有する電極間絶縁膜204(2041 ,2042 ,2043 )を形成することができる。

図20および図21は、第3の製造方法を示す断面図である。

まず、第1の実施形態の図3−図5までの工程を行う。

次に、図20に示すように、全面に電極間絶縁膜となる厚さ20nmのアルミナ膜204cをCVD法で堆積した。その後、全面に入射角度30°程度、ドーズ量1×1015atoms/cm2程度の条件でアルミニウム元素210のイオン注入を行うことで、浮遊ゲート電極102の上面上および側面上のアルミナ膜204c、ならびに、隣接する浮遊ゲート電極102間のアルミナ膜204c中にアルミニウム元素を導入した。

次に、900℃程度の加熱処理を行うことにより、導入したアルミニウム元素を、アルミナ膜204cのネットワーク構造中に結合させた。これにより、図21に示すように、アルミナ膜204cはアルミニウム含有アルミナ膜204c’,204c’’,204c’’’に変換された。アルミニウム含有アルミナ膜204c’,204c’’,204c’’は、それぞれ、図15の電極間絶縁膜2041 ,2042 ,2043 に相当する。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。

第3の製造方法により、電極間絶縁膜の酸素組成比はアルミニウム含有率に応じて、浮遊ゲート電極102の上面上のアルミニウム含有アルミナ膜204c’’が最も低く、次が浮遊ゲート電極102の上部側面上のアルミニウム含有アルミナ膜204c’’’、そして、隣接する浮遊ゲート電極102間のアルミニウム含有アルミナ膜204c'が最も高くなった。

なお、本方法では、斜めイオン注入法で金属元素を導入したが、もちろん他の方法でも良い。さらに、本方法では、アルミナ膜にアルミニウム元素を導入する例を示したが、他の絶縁膜材料でも同様の効果が得られる。また、金属酸化物膜を構成する金属とは別種類の金属を導入して、部分的に低酸素組成比にしても、実施形態の効果は得られる
(第3の実施形態)
図22は、本実施形態の不揮発性メモリセルのビット線方向(チャネル長方向)の断面図である。

図22の電極間絶縁膜301は、例えば、金属酸化物を有する第1および第2の電極間絶縁膜3011 ,3012 を備えている。第2の電極間絶縁膜3012 は第1の電極間絶縁膜3011 の側面上に設けられている。言い換えれば、電極間絶縁膜301は、中央部の領域が第1の電極間絶縁膜3011 であり、制御/浮遊ゲート電極端部の領域が第2の電極間絶縁膜3012 となっている。

第1の電極間絶縁膜3011 の酸素組成比(酸素濃度)は、第2の電極間絶縁膜3012 の酸素組成比(酸素濃度)よりも低い。このような酸素組成比(酸素濃度)を有する第1および第2の電極間絶縁膜3011 ,3012 は、制御/浮遊ゲート電極の加工後に、制御/浮遊ゲート電極端部の領域に酸素を相対的に多く供給することにより、実現される。

図22の電極間絶縁膜301は、例えば、複数の金属元素を含む多元系金属酸化物を有する電極間絶縁膜3011 ,3012 を備えていても構わない。この場合、第1の電極間絶縁膜3011 の電荷トラップ準位密度は、第2の電極間絶縁膜3012 の電荷トラップ準位密度よりも大きくする。このような電荷トラップ準位密度の分布を有する第1および第2の電極間絶縁膜3011 ,3012 は、金属元素の組成比を領域によって変化させて、制御/浮遊ゲート電極端部の領域が中央部の領域よりも低電荷トラップ準位密度になるようにすることにより、実現される。例えば、ハフニウムアルミネートを有する電極間絶縁膜の場合に、制御/浮遊ゲート電極端部の領域のアルミニウム含有率を増やしハフニウム含有率を減らすと、制御/浮遊ゲート電極端部領域の電荷トラップ準位密度が中央部領域よりも低くなる。この電荷トラップ準位密度分布は、酸素欠損の密度分布に対応している。すなわち、電荷トラップ準位密度が低いほど、酸素欠損が低く、酸素組成比は高くなる。この対応関係は、本発明者等が実験にて見出した新規な事実である。

このような電極間絶縁膜301(3011 ,3012 )を設けることにより、浮遊ゲート電極102と制御ゲート電極105との間に高電界が印加されたときの、リーク電流抑制および絶縁破壊耐圧向上を実現しつつ、制御/浮遊ゲート電極端部の電荷トラップ/デトラップによるセルしきい値変動を低減して、メモリ誤動作を回避できる。

すなわち、酸素組成比の低い金属酸化物膜を有する中央部領域の第1の電極間絶縁膜3011 に高電界が印加されると、注入電荷は上記金属酸化物膜中に捕獲されるので、リーク電流は抑制され、絶縁破壊耐圧は向上する。

一方、制御/浮遊ゲート電極端部の領域は電極形状起因で電界強度が増大しており電荷トラップ/デトラップ現象が顕著となるが、酸素組成比の高い金属酸化物膜はその膜中の電荷トラップ準位密度が低いので、電荷トラップ/デトラップによるセルしきい値変動は、十分無視できるようになる。

なお、図22では、単層の電極間絶縁膜の場合を示したが、材料が異なる複数の絶縁膜が積層されてなる多層の電極間絶縁膜の場合でも、実施形態の効果を得ることはできる。積層の電極間絶縁膜の場合、膜中トラップ準位起因の低電界リーク電流が流れにくいシリコン酸化膜などの高品質な絶縁膜が下側にあると良い。

次に、図23を用いて、実施形態の不揮発性メモリセルの第1の製造方法を説明する。

まず、第1の実施形態の図3−図9までの工程を行う。

次に、図23に示すように、基板全体を水溶液に浸して、層間絶縁膜109に、水分303を1%程度の濃度で染み込ませた。

次に、900℃程度の加熱処理により、層間絶縁膜109中により導入した水分303を制御/浮遊ゲート電極端部の金属酸化物を有する電極間絶縁膜104にまで拡散させ、さらに、導入した水分303を電極間絶縁膜104のネットワーク構造中に結合させ、制御/浮遊ゲート電極端部の電極間絶縁膜104の酸素組成比を高くする。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。

第1の製造方法により、制御/浮遊ゲート電極端部の領域が他の領域よりも高酸素組成比の電極間絶縁膜が実現できた。本方法では、水分を酸素供給種として、水溶液に浸して酸素供給源を形成した。しかし、もちろん、酸素供給種は水分に限らないし、また、酸素供給源の形成方法は他の方法でも良い。また、電極間絶縁膜への酸素の導入は、熱拡散に限らない。さらには、電極中央部領域に金属元素を導入することでも、制御/浮遊ゲート電極端部の領域が他の領域よりも高酸素組成比の電極間絶縁膜を実現することは可能である。

図24は、第2の製造方法を示す断面図である。

まず、第1の実施形態の図3−図8までの工程を行う。ここでは、電極間絶縁膜104はハフニウムアルミネートを有する絶縁膜である。

次に、全面に入射角度30°程度、ドーズ量1×1015atoms/cm2 程度の条件で、アルミニウム元素210のイオン注入を行うことで、制御/浮遊ゲート電極端部の電極間絶縁膜104にアルミニウム元素210を導入した。

次に、900℃程度の酸化雰囲気アニールを行うことにより、導入したアルミニウム元素210を、電極間絶縁膜104のネットワーク構造中に結合させる。その後は、公知の技術を用いて、不揮発性メモリセルを完成させた。

第2の製造方法により、制御/浮遊ゲート電極端部の領域が他の領域よりも低電荷トラップ準位密度の電極間絶縁膜が実現できた。なお、本方法では、斜めイオン注入法で低電荷トラップ準位密度となる元素を導入したが、もちろん他の方法でも良い。さらに、本方法では、ハフニウムアルミネート膜にアルミニウム元素を導入する例を示したが、上記電荷トラップ準位密度の分布が実現されるなら、他の元素を導入したり、他の膜と他の元素との組合せでも、同様の効果が得られる。さらには、電極間絶縁膜の中央部に電荷トラップ準位密度が高くなる金属元素を導入することでも、制御/浮遊ゲート電極端部の領域が他の領域よりも低電荷トラップ準位密度の電極間絶縁膜を実現することは可能である。

以上、いくつかの実施形態を示したが、本発明の実施形態は、図1および図2、図14および図15、ならびに、図22のようなメモリセル構造に対してのみ適用されるわけではない。例えば、図25に示すように、電極間絶縁膜104がほぼ平坦な構造の場合にも、同様に適用できる。

さらに、図26に示すように、絶縁膜に電荷を蓄積するMONOS型不揮発性メモリにおいて、電荷蓄積絶縁膜401または電荷ブロック絶縁膜402に高誘電率絶縁物膜を用いた場合にも、本発明を適用すれば同様の効果が得られる。

さらに、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組合せにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。

その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。

第1の実施形態の第1の不揮発性メモリセルを示すワード線方向(チャネル幅方向)の断面図。 第1の実施形態の第2の不揮発性メモリセルを示すワード線方向(チャネル幅方向)の断面図。 第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図3に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図4に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図5に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図6に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図7に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図8に続く第1の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 第1の実施形態の不揮発性メモリセルの第2の製造方法を示す断面図。 図10に続く第1の実施形態の不揮発性メモリセルの第2の製造方法を示す断面図。 第1の実施形態の不揮発性メモリセルの第3の製造方法を示す断面図。 図12に続く第1の実施形態の不揮発性メモリセルの第3の製造方法を示す断面図。 第2の実施形態の第1の不揮発性メモリセルを示すワード線方向(チャネル幅方向)の断面図。 第2の実施形態の第2の不揮発性メモリセルを示すワード線方向(チャネル幅方向)の断面図。 第2の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 図16に続く第2の実施形態の不揮発性メモリセルの第の製造方法を示す断面図。 第2の実施形態の不揮発性メモリセルの第2の製造方法を示す断面図。 図18に続く第2の実施形態の不揮発性メモリセルの第2の製造方法を示す断面図。 第2の実施形態の不揮発性メモリセルの第3の製造方法を示す断面図。 図20に続く第2の実施形態の不揮発性メモリセルの第3の製造方法を示す断面図。 第3の実施形態の不揮発性メモリセルを示すビット線方向(チャネル長方向)の断面図。 第3の実施形態の不揮発性メモリセルの第1の製造方法を示す断面図。 第3の実施形態の不揮発性メモリセルの第2の製造方法を示す断面図。 他の実施形態を説明するための断面図。 さらに別の実施形態を説明するための断面図。 本願発明者らの検討により判明した問題点を説明するための図。 本願発明者らの検討により判明した他の問題点を説明するための図。 本願発明者らの検討により判明したさらに別の問題点を説明するための図。

符号の説明

100…半導体基板、101…トンネル絶縁膜、102…浮遊ゲート電極、103…素子分離絶縁膜、103s…素子分離絶縁膜の表層領域、104…電極間絶縁膜、1041 …第1の電極間絶縁膜、1042 …第2の電極間絶縁膜、1043 …第3の電極間絶縁膜、104a…ハフニア膜、104a’…ハフニウムアルミネート膜、104b…シリコン酸窒化膜、104b’,104b’’,104b’’’…窒素含有アルミニウムシリケート膜、105…制御ゲート電極、106…シリコン窒化膜、107…ゲート側壁酸化膜、108…不純物拡散層(ソース/ドレイン領域)、109…層間絶縁膜、200…マスク材、201…素子分離溝、202…多結晶シリコン層の側壁面、203…素子分離絶縁膜の表層領域、204…電極間絶縁膜、2041 …第1の電極間絶縁膜、2042 …第2の電極間絶縁膜、204a…ハフニウムシリケート膜、204a’…ハフニウムシリケート膜、204b,204b’,204c…アルミナ膜、210…アルミニウム元素、301,3011 ,3012 …電極間絶縁膜、401…電荷蓄積絶縁膜、402…電荷ブロック絶縁膜。

Claims (2)

  1. 半導体基板と、
    前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、
    前記半導体基板上に設けられた複数の不揮発性メモリセルと
    を具備してなる半導体装置であって、
    前記不揮発性メモリセルは、
    前記半導体基板上に設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられた電荷蓄積層と、
    前記電荷蓄積層の上方に設けられた制御ゲート電極と、
    前記制御ゲート電極と前記電荷蓄積層との間に設けられた第2の絶縁膜とを備え、
    前記不揮発性メモリセルのチャネル幅方向の断面において、
    前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、
    前記第2の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、
    前記素子分離絶縁膜の上面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも誘電率が低く、かつ、前記電荷蓄積層の上面上の前記第2の絶縁膜とは組成が異なる第1の領域を含み、および
    前記電荷蓄積層の側面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも誘電率が低く、かつ、前記第1の領域よりも誘電率が大きい第2の領域を含むことを特徴とする半導体装置。
  2. 半導体基板と、
    前記半導体基板の表面に形成された素子分離溝内に埋め込まれた素子分離絶縁膜と、
    前記半導体基板上に設けられた複数の不揮発性メモリセルと
    を具備してなる半導体装置であって、
    前記不揮発性メモリセルは、
    前記半導体基板上に設けられた第1の絶縁膜と、
    前記第1の絶縁膜上に設けられた電荷蓄積層と、
    前記電荷蓄積層の上方に設けられた制御ゲート電極と、
    前記制御ゲート電極と前記電荷蓄積層との間に設けられ、金属酸化物を有する第2の絶縁膜とを備え、
    前記不揮発性メモリセルのチャネル幅方向の断面において、
    前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記電荷蓄積層の上面よりも低く、
    前記第2の絶縁膜は、前記素子分離絶縁膜の上面、前記電荷蓄積層の上面、および、前記電荷蓄積層の側面上に設けられており、
    前記素子分離絶縁膜の上面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも酸素組成が大きい金属酸化物からなる第1の領域を含み、および
    前記電荷蓄積層の側面上の前記第2の絶縁膜は、前記電荷蓄積層の上面上の前記第2の絶縁膜よりも酸素組成が大きく、かつ、前記第1の領域よりも酸素組成が小さい第2の領域を含むことを特徴とする半導体装置。
JP2006112191A 2006-04-14 2006-04-14 半導体装置 Expired - Fee Related JP4746468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006112191A JP4746468B2 (ja) 2006-04-14 2006-04-14 半導体装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006112191A JP4746468B2 (ja) 2006-04-14 2006-04-14 半導体装置
KR1020070036546A KR100908771B1 (ko) 2006-04-14 2007-04-13 반도체 장치
US11/783,934 US7635890B2 (en) 2006-04-14 2007-04-13 Semiconductor device
KR1020090035875A KR101021378B1 (ko) 2006-04-14 2009-04-24 반도체 장치

Publications (2)

Publication Number Publication Date
JP2007287858A JP2007287858A (ja) 2007-11-01
JP4746468B2 true JP4746468B2 (ja) 2011-08-10

Family

ID=38604036

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006112191A Expired - Fee Related JP4746468B2 (ja) 2006-04-14 2006-04-14 半導体装置

Country Status (3)

Country Link
US (1) US7635890B2 (ja)
JP (1) JP4746468B2 (ja)
KR (2) KR100908771B1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4834517B2 (ja) * 2006-11-09 2011-12-14 株式会社東芝 半導体装置
JP4855958B2 (ja) * 2007-01-25 2012-01-18 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JP2008192991A (ja) * 2007-02-07 2008-08-21 Toshiba Corp 半導体装置
US8008707B2 (en) * 2007-12-14 2011-08-30 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
JP2009253259A (ja) * 2008-04-11 2009-10-29 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5238332B2 (ja) * 2008-04-17 2013-07-17 株式会社東芝 半導体装置の製造方法
JP2010045175A (ja) 2008-08-12 2010-02-25 Toshiba Corp 不揮発性半導体記憶装置
JP5398388B2 (ja) 2009-06-30 2014-01-29 株式会社東芝 不揮発性半導体記憶装置
JP2012060086A (ja) 2010-09-13 2012-03-22 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP5549744B2 (ja) 2010-12-06 2014-07-16 株式会社村田製作所 積層帯域通過フィルタ
JP2011135107A (ja) * 2011-04-04 2011-07-07 Toshiba Corp 半導体装置
JP2013021102A (ja) * 2011-07-11 2013-01-31 Toshiba Corp 半導体記憶装置
JP2014236015A (ja) * 2013-05-30 2014-12-15 ローム株式会社 半導体装置および半導体装置の製造方法
US9082654B2 (en) 2013-05-30 2015-07-14 Rohm Co., Ltd. Method of manufacturing non-volatile memory cell with simplified step of forming floating gate
US20170256555A1 (en) * 2016-03-07 2017-09-07 Kabushiki Kaisha Toshiba Semiconductor device and method for manufacturing semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281662A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005026590A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP2005340853A (ja) * 2005-07-11 2005-12-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2867782B2 (ja) * 1992-03-17 1999-03-10 日本電気株式会社 半導体不揮発性記憶装置の製造方法
JP2001077333A (ja) 1999-08-31 2001-03-23 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4923318B2 (ja) 1999-12-17 2012-04-25 ソニー株式会社 不揮発性半導体記憶装置およびその動作方法
US6844604B2 (en) * 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
JP3964828B2 (ja) * 2003-05-26 2007-08-22 株式会社東芝 半導体装置
KR100860027B1 (ko) * 2003-11-27 2008-09-25 엘지전자 주식회사 증기분사식 세탁기의 일체형 분사장치
JP2006019579A (ja) * 2004-07-02 2006-01-19 Toshiba Corp 半導体装置及びその製造方法
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
KR100719366B1 (ko) * 2005-06-15 2007-05-17 삼성전자주식회사 트렌치 소자분리막을 갖는 반도체 소자의 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004281662A (ja) * 2003-03-14 2004-10-07 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005026590A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP2005235987A (ja) * 2004-02-19 2005-09-02 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP2005340853A (ja) * 2005-07-11 2005-12-08 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法

Also Published As

Publication number Publication date
KR100908771B1 (ko) 2009-07-22
JP2007287858A (ja) 2007-11-01
KR101021378B1 (ko) 2011-03-14
US7635890B2 (en) 2009-12-22
US20070241389A1 (en) 2007-10-18
KR20070102432A (ko) 2007-10-18
KR20090046770A (ko) 2009-05-11

Similar Documents

Publication Publication Date Title
US8946021B2 (en) Nonvolatile semiconductor memory device and method for manufacturing the same
US9911745B2 (en) Three-dimensionally integrated circuit devices including oxidation suppression layers
US9165924B2 (en) Vertical channel type nonvolatile memory device and method for fabricating the same
US8816424B2 (en) Nonvolatile memory device
US9142685B2 (en) Nonvolatile semiconductor memory device provided with charge storage layer in memory cell
US9466704B2 (en) Nonvolatile memory device and method of manufacturing the same
KR101916223B1 (ko) 반도체 장치 및 그 제조 방법
JP3987418B2 (ja) 半導体記憶装置
JP5288877B2 (ja) 不揮発性半導体記憶装置
TWI278970B (en) Method for manufacturing flash memory device
KR100652384B1 (ko) 2비트 형태의 불휘발성 메모리소자 및 그 제조방법
KR100625142B1 (ko) 반도체 장치의 제조 방법
KR100674547B1 (ko) 반도체 기억 장치 및 그 제조 방법
JP4040818B2 (ja) 酸化膜/窒化膜/酸化膜誘電層の形成方法
JP4897009B2 (ja) 不揮発性半導体記憶装置の製造方法
KR100949227B1 (ko) 반도체 장치 및 그 제조 방법
KR101050454B1 (ko) 반도체 소자의 소자 분리막 및 그 형성방법
KR100655291B1 (ko) 비휘발성 반도체 메모리 장치 및 그 제조방법
KR100665161B1 (ko) 불휘발성 반도체 메모리 셀 및 그 제조 방법
KR20170093257A (ko) 금속 인핸스드 게이트들을 갖는 분리형 게이트 비휘발성 플래시 메모리 셀 및 이를 제조하는 방법
KR100475081B1 (ko) Sonos형 eeprom 및 그 제조방법
US7915138B2 (en) Methods of manufacturing non-volatile memory devices
KR100642898B1 (ko) 반도체 장치의 트랜지스터 및 그 제조방법
US8618603B2 (en) Nonvolatile semiconductor memory device and method for manufacturing same
US8951862B2 (en) Damascene word line

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110404

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110419

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140520

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees