JP3964828B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3964828B2 JP3964828B2 JP2003148132A JP2003148132A JP3964828B2 JP 3964828 B2 JP3964828 B2 JP 3964828B2 JP 2003148132 A JP2003148132 A JP 2003148132A JP 2003148132 A JP2003148132 A JP 2003148132A JP 3964828 B2 JP3964828 B2 JP 3964828B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- gate electrode
- insulating film
- film
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000002955 isolation Methods 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000000034 method Methods 0.000 description 58
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 54
- 229910052814 silicon oxide Inorganic materials 0.000 description 50
- 229910052581 Si3N4 Inorganic materials 0.000 description 37
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 37
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 238000001020 plasma etching Methods 0.000 description 30
- 238000004519 manufacturing process Methods 0.000 description 29
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 18
- 229910052710 silicon Inorganic materials 0.000 description 18
- 239000010703 silicon Substances 0.000 description 18
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 16
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 15
- 230000003647 oxidation Effects 0.000 description 15
- 238000007254 oxidation reaction Methods 0.000 description 15
- 229910052698 phosphorus Inorganic materials 0.000 description 15
- 239000011574 phosphorus Substances 0.000 description 15
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 239000010410 layer Substances 0.000 description 13
- 238000005229 chemical vapour deposition Methods 0.000 description 11
- 238000009826 distribution Methods 0.000 description 10
- 230000007257 malfunction Effects 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 8
- 239000005380 borophosphosilicate glass Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 7
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 6
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 229910001936 tantalum oxide Inorganic materials 0.000 description 3
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 229910000077 silane Inorganic materials 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、不揮発性メモリセルを備えた半導体装置に関する。
【０００２】
【従来の技術】
図２９は、従来の複数の不揮発性メモリセルのチャネル幅方向（チャネル電流が流れる方向と直交する方向）の断面構造を示している（例えば、非特許文献１参照）。図２９において、８１はシリコン基板、８２は素子分離絶縁膜、８３はトンネル絶縁膜、８４は浮遊ゲート電極、８５は電極間絶縁膜、８６は制御ゲート電極を示している。
【０００３】
図２９に示すように、チャネル幅方向に隣接する二つの浮遊ゲート電極８４の大部分（図２９の例では約５０％）は、素子分離絶縁膜８２を介して対向している。
【０００４】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ１は短くなる。対向距離Ｌ１が短くなるほど、隣接する浮遊ゲート電極８４間の容量（浮遊ゲート電極間浮遊容量）は大きくなる。
【０００５】
その結果、メモリセルの微細化が進んだ現在、浮遊ゲート電極８４とシリコン基板８１との間の浮遊容量に比べて、上記浮遊ゲート電極間浮遊容量は無視できなくなりつつある。
【０００６】
上記浮遊ゲート電極間浮遊容量の増加は、隣接するメモリセルの書込み／消去状態が、着目しているメモリセルの動作特性に影響を与える、いわゆるＹｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【０００７】
従来の不揮発性メモリセルの他の問題について説明する。
【０００８】
図３０は、従来の複数の不揮発性メモリセルのチャネル長方向（チャネル電流が流れる方向）の断面構造を示している（例えば、特許文献１参照）。図３０において、８７はソース／ドレイン領域、８８は層間絶縁膜を示している。また、図３０において、図２９と対応する部分には図２９と同一符号を示してある。
【０００９】
図３０に示すように、チャネル長方向に隣接する二つの浮遊ゲート電極８４の全部分は、層間絶縁膜８８を介して対向している。
【００１０】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図３１（ａ）に示す、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は、大きくなる。
【００１１】
その結果、メモリセルの微細化が進んだ現在、隣接する浮遊ゲート電極８４の側壁間の浮遊容量Ｃ２（図３１（ｂ）参照）に加えて、浮遊容量Ｃ１も無視できなくなりつつある。特に、電極間絶縁膜８５としてアルミナ膜やタンタル酸化膜等の高誘電体膜を使用した場合、浮遊容量Ｃ１の増加は顕著となる。
【００１２】
上記浮遊容量Ｃ１の増加は、Ｙｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【００１３】
【非特許文献１】
ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， ＶＯＬ．２３， ＮＯ．５， ＭＡＹ, ２００２， ｐ．２６４−２６６
【００１４】
【特許文献１】
特開２００２−２０３９１９号公報
【００１５】
【発明が解決しようとする課題】
上述の如く、従来の不揮発性メモリセルは、微細化が進むと、チャネル幅方向に隣接する浮遊ゲート電極間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１６】
また、微細化が進むと、チャネル長方向に隣接する浮遊ゲート電極の上面間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１９】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記複数の不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間の中間位置で、最小となっており、前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記浮遊ゲート電極の上面よりも低く、前記チャネル幅方向において、前記電極間絶縁膜は、前記素子分離絶縁膜よりも上の部分の前記浮遊ゲート電極の側面上にも設けられ、前記チャネル幅方向において、前記制御ゲート電極は、隣接する二つの浮遊ゲート電極の間が埋め込まれるように、前記浮遊ゲート電極の前記側面上の前記電極間絶縁膜上にも設けられ、前記不揮発性メモリセルのチャネル長方向において、隣接する二つの不揮発性メモリセルの浮遊ゲート電極は、層間絶縁膜を介して対向していることを特徴とする。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る複数の不揮発性メモリセル（以下、単にメモリセルという。）を示す平面図、図２（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面を示す断面図（チャネル長方向の断面図）および線分Ｂ−Ｂ’に沿った断面を示す断面図（チャネル幅方向の断面図）である。
【００２７】
複数のメモリセルは、不揮発性メモリのメモリセルアレイを構成している。各メモリセルは、トンネル絶縁膜、浮遊ゲート電極、制御ゲート電極、電極間絶縁膜およびソース／ドレイン領域を含む。以下、本実施形態のメモリセルについてさらに説明する。
【００２８】
シリコン基板１の表面には素子分離溝２が設けられ、素子分離溝２は素子分離絶縁膜３により埋め込まれている。各素子分離絶縁膜３の上面は、シリコン基板１の表面よりも高く、かつ、浮遊ゲート電極５の上面よりも低い。より具体的には、素子分離絶縁膜３の上面は、浮遊ゲート電極５の約半分の高さまで達している。
【００２９】
素子分離溝２および素子分離絶縁膜３は、素子分離領域を構成する。該素子分離領域によって、メモリセルのチャネル領域を含む、シリコン基板１の半導体領域（素子形成領域）が規定される。
【００３０】
上記半導体領域の表面上には、トンネル絶縁膜４が設けられている。トンネル絶縁膜４上には、浮遊ゲート電極５が設けられている。
【００３１】
メモリセルのチャネル幅方向において、浮遊ゲート電極５の幅は、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっている。
【００３２】
浮遊ゲート電極５の幅が最小となる位置は、上記中間位置には限定されない。例えば、上記中間位置よりも浮遊ゲート電極５の上面側に近い位置、または上記中間位置よりも浮遊ゲート電極５の底面側に近い位置でも構わない。
【００３３】
浮遊ゲート電極５の幅は、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、それぞれ、非線形に増加しているが、線形に増加しても構わない。
【００３４】
隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００３５】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果によるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００３６】
浮遊ゲート電極５の上方には、制御ゲート電極６が設けられている。浮遊ゲート電極５と制御ゲート電極６との間には、電極間絶縁膜７が設けられている。
【００３７】
制御ゲート電極６上にはシリコン窒化膜８が設けられている。シリコン窒化膜８は、メモリセルの製造途中において、ＲＩＥ（Reactive Ion Etching）マスクとして使用されたものである。
【００３８】
図２（ａ）に示すように、トンネル絶縁膜４、浮遊ゲート電極５、制御ゲート電極６、電極間絶縁膜７およびシリコン窒化膜８からなるゲート構造部の側面および上面は、シリコン酸化膜９で覆われている。このようなシリコン酸化膜９は、電極側壁酸化膜と呼ばれている。
【００３９】
シリコン酸化膜９上には、層間絶縁膜としてのＢＰＳＧ（Borophosphosilicate Glass）膜１０が設けられている。そして、シリコン基板１の表面には、ゲート構造部４−８を挟むように、一対のソース／ドレイン領域１１が設けられている。
【００４０】
次に、本実施形態の複数のメモリセルの製造方法について、図３−８を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００４１】
まず、図３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シラン（ＳｉＨ4 ）ガスとフォスフィン（ＰＨ3 ）を用いた減圧ＣＶＤ（Chemical Vapor Deposition）法により、トンネル絶縁膜４上に堆積される。
【００４２】
多結晶シリコン膜５は以下のようなリンの濃度勾配（濃度分布）を有する。すなわち、多結晶シリコン膜５は、多結晶シリコン膜５の厚さ方向のほぼ中間位置で、リン濃度が最大となり、かつ、多結晶シリコン膜５の上面および下面に向かうほど、リン濃度が低下する濃度勾配（濃度分布）を有する。
【００４３】
このようなリンの濃度勾配（濃度分布）を有する多結晶シリコン膜５は、多結晶シリコン膜５のＣＶＤプロセス時に、フォスフィンの流量を調整することにより得られる。
【００４４】
次に、図３に示すように、多結晶シリコン膜５上に、ＣＭＰ（Chemical Mechanical Polish）のストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００４５】
次に、図３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００４６】
次に、図３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。これにより、チャネル幅が約１００ｎｍの素子形成領域が得られ、また、多結晶シリコン膜（浮遊ゲート電極）５０のビット線方向の形状が確定される。
【００４７】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【００４８】
次に、図４に示すように、シリコンが露出したシリコン基板１および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが熱酸化法により形成される。
【００４９】
シリコン基板１の表面（素子分離溝２の底面および側面）上のシリコン酸化膜１４ａの厚さは、５ｎｍである。
【００５０】
一方、リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【００５１】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるからである。
【００５２】
次に、図５に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【００５３】
その結果、メモリセルのチャネル幅方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【００５４】
次に、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００５５】
次に、図６に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００５６】
次に、図７に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、チャネル幅方向において、浮遊ゲート電極５の側面の上側が露出される。浮遊ゲート電極５の側面の高さは７０ｎｍである。
【００５７】
次に、図８に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に堆積される。
【００５８】
次に、図８に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に堆積される。
【００５９】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【００６０】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図８に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜（ＲＩＥマスク）８が得られる。
【００６１】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図８に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【００６２】
次に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により堆積され、図２に示したメモリセルが得られる。その後、配線層の形成工程等の周知の工程が続き、不揮発性メモリが完成する。
【００６３】
（第２の実施形態）
図９に、本発明の第２の実施形態に係る複数のメモリセルの断面図を示す。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。図９において、図２（ｂ）と対応する部分には図２（ｂ）と同一符号を付してあり、詳細な説明は省略する。また、以下の図において、前出した図と同一符号は、同一部分または相当部分を示し、詳細な説明は省略する。
【００６４】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５の上面および側面のうち、上面が電極間絶縁膜７で覆われていることにある。また、素子分離絶縁膜３の上面は、浮遊ゲート電極５の上面よりも高い。
【００６５】
このようなメモリセル構造では、浮遊ゲート電極５の側面上に電極間絶縁膜７が無いので、隣接する浮遊ゲート電極５間の浮遊容量は、第１の実施形態のメモリセル構造の約２倍になる。上記浮遊容量の増加は、セル間干渉を招く原因となる。
【００６６】
しかし、本実施形態のメモリセル構造では、浮遊ゲート電極５の幅が、メモリセルの高さ方向のほぼ中間位置で狭くなっているので、上記浮遊容量の増加は抑制される。したがって、セル間干渉によるメモリ誤動作の発生率は大幅に低減される。
【００６７】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態の複数のメモリセルの製造方法の図７の工程から、素子分離絶縁膜３の上部を除去する工程を省いたものとなる。したがって、本実施形態によれば、メモリセルの製造プロセスを簡略化できるという効果が得られる。
【００６８】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００６９】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【００７０】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【００７１】
本実施形態によれば、第１の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【００７２】
上記カップリング比は、Ｃｉｅ／（Ｃｔｄ＋Ｃｉｅ）で定義される。ここで、Ｃｉｅは電極間絶縁膜７の容量、Ｃｔｄはトンネル絶縁膜４の容量である。
【００７３】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態のそれを僅かに変更したものとなる。
【００７４】
すなわち、本実施形態が第１の実施形態のそれと異なる点は、図５の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、図１１に示すように、トンネル絶縁膜４の素子分離絶縁膜３の端部近傍を約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【００７５】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００７６】
本実施形態が、第１−３の実施形態と異なる点は、浮遊ゲート電極５の内部に空洞領域または誘電体領域を含む領域（以下、空洞／誘電体領域という。）１６が設けられていることにある。
【００７７】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。しかし、第１または第２の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。本実施形態によれば、浮遊ゲート電極５の内部に空洞／誘電体領域１６が設けられているので、浮遊ゲート電極５の導体部分の断面積が小さくなる。したがって、チャネル長方向に隣接する浮遊ゲート電極５間の浮遊容量が低減され、メモリセル間干渉によるメモリ誤動作の発生率が十分に低減された不揮発性メモリを実現できるようになる。
【００７８】
図１２には、一つの浮遊ゲート電極５内に一つの空洞／誘電体領域１６が設けられたメモリセルが示されているが、一つの浮遊ゲート電極５内に複数の空洞／誘電体領域１６が設けられていても構わない。さらに、浮遊ゲート電極５内に空洞領域と誘電体領域とが混在していても構わない。
【００７９】
次に、本実施形態の複数のメモリセルの製造方法について、図１３−１６を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００８０】
まず、図１３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極の下層となる厚さ３０ｎｍの第１の多結晶シリコン膜５ａ（第１の半導体膜）、ＣＭＰストッパとなる厚さ１５０ｎｍのシリコン窒化膜１２、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００８１】
次に、図１３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００８２】
続いて、図１３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。
【００８３】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１４がＲＩＥのマスクとして用いられる。
【００８４】
次に、図１３に示すように、露出したシリコン表面に厚さ５ｎｍのシリコン酸化膜（図示せず）が熱酸化法により形成され、その後、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００８５】
次に、図１４に示すように、シリコン窒化膜１２をストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００８６】
次に、図１５に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、浮遊ゲート電極５の上層となる厚さ２００ｎｍ第２の多結晶シリコン膜５ｂ（第２の半導体膜）が減圧ＣＶＤ法により全面に堆積される。
【００８７】
このとき、第２の多結晶シリコン膜５ｂの減圧ＣＶＤプロセスは、第２の多結晶シリコン膜５ｂがコンフォーマルに形成される条件で行われる。これにより、シームと呼ばれる空洞領域１７を有する第２の多結晶シリコン膜５ｂが形成される。空洞領域１７は、隣接する素子分離絶縁膜３間の溝（凹部）内のほぼ中央部に位置する。上記溝（凹部）内は、シリコン窒化膜１２が除去されて生じたものである。
【００８８】
次に、図１６に示すように、ＣＭＰプロセスにより、隣接する素子分離絶縁膜３間の溝（凹部）の外部の第２の多結晶シリコン膜５ｂが除去され、かつ、第２の多結晶シリコン膜５ｂおよび素子分離絶縁膜３を含む領域の表面が平坦化される。この結果、第１および第２の多結晶シリコン膜５ａ，５ｂからなる浮遊ゲート電極５が得られる。
【００８９】
次に、図１７に示すように、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、その後、素子分離絶縁膜３および浮遊ゲート電極５上に電極間絶縁膜７が形成される。
【００９０】
このとき、電極間絶縁膜７を構成するシリコン酸化膜は、熱酸化プロセスにより形成される。この場合、酸化種は、第２の多結晶シリコン膜５ｂ中に拡散し、空洞領域１７内に達する。これにより、空洞領域１７は二酸化珪素領域に変換され、空洞／誘電体領域１６として誘電体領域が得られる。
【００９１】
なお、空洞領域１７をそのまま残した場合には、空洞／誘電体領域１６として空洞領域が得られる。また、空洞領域１７の一部を二酸化珪素領域に変換した場合には、空洞／誘電体領域１６として空洞および誘電体領域が得られる。
【００９２】
この後は、第１の実施形態と同様に、制御ゲート電極６、シリコン窒化膜８、シリコン酸化膜９、ＢＰＳＧ膜１０、ソース／ドレイン領域１１、配線層等が形成され、不揮発性メモリが完成する。
【００９３】
なお、本実施形態では、電極間絶縁膜７を熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しているが、これに限るものではなく、例えば、電極側壁絶縁膜９を減圧ＣＶＤプロセスまたは熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しても良い。
【００９４】
（第５の実施形態）
図１８は、本発明の第５の実施形態に係る複数のメモリセルを示す断面図である。図１８（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面および線分Ｂ−Ｂ’に沿った断面を示す断面図に相当する断面図である。
【００９５】
本実施形態が第１の実施形態と異なる点は、メモリセルのチャネル長方向において、浮遊ゲート電極５の幅が、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっていることである。
【００９６】
浮遊ゲート電極５の幅が最小となる位置および浮遊ゲート電極５の幅の変化の仕方は、第１の実施形態と同様に、種々の形態を取り得る。
【００９７】
メモリセルのチャネル長方向において、隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００９８】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００９９】
次に、本実施形態の複数のメモリセルの製造方法について、図１９−２４を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【０１００】
まず、図１９に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シランガスとフォスフィンを用いた減圧ＣＶＤ法により、トンネル絶縁膜４上に堆積される。多結晶シリコン膜５は、第１の実施形態と同様のリンの濃度勾配（濃度分布）を有する。
【０１０１】
次に、図１９に示すように、多結晶シリコン膜５上に、ＣＭＰのストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【０１０２】
次に、図１９に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【０１０３】
次に、図１９に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、素子分離溝２が形成される。
【０１０４】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【０１０５】
次に、図１９に示すように、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【０１０６】
次に、図２０に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１４が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【０１０７】
次に、図２１に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、素子分離絶縁膜（シリコン酸化膜）３の上部が希弗酸溶液を用いたウエットエッチングにより除去され、浮遊ゲート電極５の側面の上側が露出される。
【０１０８】
次に、図２２に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に形成される。
【０１０９】
次に、図２２に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に形成される。
【０１１０】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【０１１１】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図２２に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜８が得られる。
【０１１２】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、上記２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図２２に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【０１１３】
次に、図２３に示すように、熱酸化法により、シリコンが露出したシリコン基板および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが形成される。
【０１１４】
リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【０１１５】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるかである。
【０１１６】
次に、図２４に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【０１１７】
その結果、メモリセルのチャネル長方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【０１１８】
この後、第１の実施形態と同様に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により形成され、図１８に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１１９】
（第６の実施形態）
図２５は、本発明の第６の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１２０】
本実施形態が第５の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１２１】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【０１２２】
本実施形態によれば、第５の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１２３】
本実施形態の複数のメモリセルの製造方法は、第５の実施形態のそれを僅かに変更したものとなる。
【０１２４】
すなわち、本実施形態が第５の実施形態のそれと異なる点は、図２３の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、トンネル絶縁膜４の端部をチャネル長方向に約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【０１２５】
なお、第１−６の実施形態では、チャネル幅方向およびチャネル長方向の一方において、浮遊ゲート電極５の幅が、不揮発性メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間で、最小となっているメモリセル構造について説明したが、チャネル幅方向およびチャネル長方向の両方において、浮遊ゲート電極５の幅が上記のように変化していても構わない。
【０１２６】
（第７の実施形態）
図２６は、本発明の第７の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１２７】
本実施形態が第１の実施形態と異なる点は、電極間絶縁膜７が、第１の誘電体領域７1 および該第１の誘電体領域７1 よりも誘電率が低い第２の誘電体領域７2 を含み、メモリセルのチャネル長方向において、第２の誘電体領域７2 が、不揮発性メモリセルのチャネル長方向の第１の誘電体領域７1 の端部に設けられていることである。
【０１２８】
第１の誘電体領域７1 は例えばアルミナまたはタンタル酸化物で構成され、第２の誘電体領域７2 は例えばシリコン酸化物（ＳｉＯ2 ）、シリコン窒化物（ＳｉＮ）またはシリコン酸化窒化物（ＳｉＯＮ）で構成されている。しかし、第１−６の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。
【０１２９】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。
【０１３０】
メモリセルの微細化が進むほど、浮遊ゲート電極５間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図２７（ａ）に示すように、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は一般には大きくなる。
【０１３１】
しかし、本実施形態の場合、浮遊ゲート電極５の端部の上面上に、低誘電率の第２の誘電体領域７2 が存在するので、メモリセルの微細化を進めても、浮遊容量Ｃ１の増加が効果的に抑制される。隣接する浮遊ゲート電極５の側壁間の浮遊容量Ｃ２（図２７（ｂ））は従来と変わらない。
【０１３２】
本実施形態によれば、素子の微細化を進めても、メモリ誤動作の原因となる、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【０１３３】
本実施形態のメモリセルの製造方法は、以下の通りである。まず、第６の実施形態の図１９−２２までの工程が行われる。電極間絶縁膜７（本実施形態の第１の誘電体領域７1 に相当）は、例えばアルミナ膜またはタンタル酸化膜である。
【０１３４】
次に、ＲＩＥプロセスまたはウエットエッチングにより、電極間絶縁膜７の端部がチャネル長方向に所定量（第２の誘電体領域７2 の幅に相当する寸法）だけ除去され、第１の誘電体領域７1 が形成される。
【０１３５】
その後、ＣＶＤプロセスにより、電極間絶縁膜７が除去された領域内に、シリコン酸化物等の低誘電率の誘電体が埋め込まれることで、第２の誘電体領域７2 が得られる。
【０１３６】
この後、周知の工程、すなわち、電極側壁酸化膜９を形成する工程、ソース／ドレイン領域１１を形成する工程、ＢＰＳＧ膜（層間絶縁膜）１０を形成する工程等を経て、図２６に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１３７】
なお、電極間絶縁膜７が除去された領域内をＢＰＳＧ膜（層間絶縁膜）１０で埋め込むことでも、第２の誘電体領域７2 を形成することができる。この場合、電極間絶縁膜７が除去された領域内をシリコン酸化物等の誘電体で埋め込む工程が省けるので、プロセスの簡略が図れる。
【０１３８】
（第８の実施形態）
図２８は、本発明の第８の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【０１３９】
本実施形態が第７の実施形態と異なる点は、浮遊ゲート電極５（５ａ，５ｂ）と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１４０】
本実施形態によれば、第７の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１４１】
本実施形態の複数のメモリセルの製造方法は、浮遊ゲート電極５ａ，５ｂの形成工程を除いて、第７の実施形態のそれと同じである。浮遊ゲート電極５ａ，５ｂの形成工程は、以下の通りである。
【０１４２】
すなわち、浮遊ゲート電極５ａ，５ｂの形成工程は、第５の実施形態の図２１の工程のように、浮遊ゲート電極５（本実施形態の浮遊ゲート電極５ａに相当）を形成する工程と、素子分離絶縁膜３および浮遊ゲート電極５ａを含む領域上に多結晶シリコン膜を形成する工程と、フォトリソグラフィおよびエッチングにより上記多結晶シリコン膜を加工して、該多結晶シリコン膜からなる浮遊ゲート電極５ｂを形成する工程とを含む。
【０１４３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１４４】
【発明の効果】
以上詳説したように本発明によれば、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る複数のメモリセルを示す平面図。
【図２】 図１の平面図の線分Ａ−Ａ’に沿った断面図および線分Ｂ−Ｂ’に沿った断面図。
【図３】 第１の実施形態の複数のメモリセルの製造工程を示す断面図。
【図４】 図３に続く同メモリセルの製造工程を示す断面図。
【図５】 図４に続く同メモリセルの製造工程を示す断面図。
【図６】 図５に続く同メモリセルの製造工程を示す断面図。
【図７】 図６に続く同メモリセルの製造工程を示す断面図。
【図８】 図７に続く同メモリセルの製造工程を示す断面図。
【図９】 本発明の第２の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１０】 本発明の第３の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１１】 第３の実施形態の複数のメモリセルの製造方法を説明するための断面図。
【図１２】 本発明の第４の実施形態に係るメモリセルを示すチャネル幅方向の断面図。
【図１３】 第４の実施形態の複数のメモリセルの製造工程を示す断面図。
【図１４】 図１３に続く同メモリセルの製造工程を示す断面図。
【図１５】 図１４に続く同メモリセルの製造工程を示す断面図。
【図１６】 図１５に続く同メモリセルの製造工程を示す断面図。
【図１７】 図１６に続く同メモリセルの製造工程を示す断面図。
【図１８】 本発明の第５の実施形態に係る複数のメモリセルを示すチャネル長方向およびチャネル幅方向の断面図。
【図１９】 第５の実施形態の複数のメモリセルの製造工程を示す断面図。
【図２０】 図１９に続く同メモリセルの製造工程を示す断面図。
【図２１】 図２０に続く同メモリセルの製造工程を示す断面図。
【図２２】 図２１に続く同メモリセルの製造工程を示す断面図。
【図２３】 図２２に続く同メモリセルの製造工程を示す断面図。
【図２４】 図２３に続く同メモリセルの製造工程を示す断面図。
【図２５】 本発明の第６の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２６】 本発明の第７の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２７】 第６の実施形態のメモリセルの浮遊容量を模式的に示す図。
【図２８】 本発明の第８の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図２９】 従来のメモリセルのチャネル幅方向の断面構造を示す断面図。
【図３０】 従来のメモリセルのチャネル長方向の断面構造を示す断面図。
【図３１】 従来のメモリセルの浮遊容量を模式的に示す図。
【符号の説明】
１…シリコン基板、２…素子分離溝、３…素子分離絶縁膜、４…トンネル絶縁膜、５，５ａ，５ｂ…浮遊ゲート電極、６…制御ゲート電極、７…電極間絶縁膜、７1 …第１の誘電体領域、７2 …第２の誘電体領域、８…シリコン窒化膜（ＲＩＥマスク）、９…シリコン酸化膜（電極側壁酸化膜）、１０…ＢＰＳＧ膜（層間絶縁膜）、１１…ソース／ドレイン領域、１２…シリコン窒化膜（ＣＭＰストッパ）、１３…シリコン窒化膜（ＲＩＥマスク）、１４ａ，１４ｂ…シリコン酸化膜、１５…スリット部、１６…空洞／誘電体領域、１７…空洞領域、８１…シリコン基板、８２…素子分離絶縁膜、８３…トンネル絶縁膜、８４…浮遊ゲート電極、８５…電極間絶縁膜、８６…制御ゲート電極。
【発明の属する技術分野】
本発明は、不揮発性メモリセルを備えた半導体装置に関する。
【０００２】
【従来の技術】
図２９は、従来の複数の不揮発性メモリセルのチャネル幅方向（チャネル電流が流れる方向と直交する方向）の断面構造を示している（例えば、非特許文献１参照）。図２９において、８１はシリコン基板、８２は素子分離絶縁膜、８３はトンネル絶縁膜、８４は浮遊ゲート電極、８５は電極間絶縁膜、８６は制御ゲート電極を示している。
【０００３】
図２９に示すように、チャネル幅方向に隣接する二つの浮遊ゲート電極８４の大部分（図２９の例では約５０％）は、素子分離絶縁膜８２を介して対向している。
【０００４】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ１は短くなる。対向距離Ｌ１が短くなるほど、隣接する浮遊ゲート電極８４間の容量（浮遊ゲート電極間浮遊容量）は大きくなる。
【０００５】
その結果、メモリセルの微細化が進んだ現在、浮遊ゲート電極８４とシリコン基板８１との間の浮遊容量に比べて、上記浮遊ゲート電極間浮遊容量は無視できなくなりつつある。
【０００６】
上記浮遊ゲート電極間浮遊容量の増加は、隣接するメモリセルの書込み／消去状態が、着目しているメモリセルの動作特性に影響を与える、いわゆるＹｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【０００７】
従来の不揮発性メモリセルの他の問題について説明する。
【０００８】
図３０は、従来の複数の不揮発性メモリセルのチャネル長方向（チャネル電流が流れる方向）の断面構造を示している（例えば、特許文献１参照）。図３０において、８７はソース／ドレイン領域、８８は層間絶縁膜を示している。また、図３０において、図２９と対応する部分には図２９と同一符号を示してある。
【０００９】
図３０に示すように、チャネル長方向に隣接する二つの浮遊ゲート電極８４の全部分は、層間絶縁膜８８を介して対向している。
【００１０】
メモリセルの微細化が進むほど、浮遊ゲート電極８４間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図３１（ａ）に示す、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は、大きくなる。
【００１１】
その結果、メモリセルの微細化が進んだ現在、隣接する浮遊ゲート電極８４の側壁間の浮遊容量Ｃ２（図３１（ｂ）参照）に加えて、浮遊容量Ｃ１も無視できなくなりつつある。特に、電極間絶縁膜８５としてアルミナ膜やタンタル酸化膜等の高誘電体膜を使用した場合、浮遊容量Ｃ１の増加は顕著となる。
【００１２】
上記浮遊容量Ｃ１の増加は、Ｙｕｐｉｎ効果によるセル間干渉を招く。該セル間干渉は、メモリ誤動作を招く原因となる。
【００１３】
【非特許文献１】
ＩＥＥＥ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣＥ ＬＥＴＴＥＲＳ， ＶＯＬ．２３， ＮＯ．５， ＭＡＹ, ２００２， ｐ．２６４−２６６
【００１４】
【特許文献１】
特開２００２−２０３９１９号公報
【００１５】
【発明が解決しようとする課題】
上述の如く、従来の不揮発性メモリセルは、微細化が進むと、チャネル幅方向に隣接する浮遊ゲート電極間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１６】
また、微細化が進むと、チャネル長方向に隣接する浮遊ゲート電極の上面間の浮遊容量が増加し、その結果として、メモリの誤動作が生じやすくなるという問題がある。
【００１７】
本発明は、上記事情を考慮してなされたもので、その目的とするところは、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を提供することにある。
【００１８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば下記の通りである。
【００１９】
すなわち、上記目的を達成するために、本発明に係る半導体装置は、半導体基板と、前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、前記半導体基板上に設けられた複数の不揮発性メモリセルとを具備してなる半導体装置であって、前記複数の不揮発性メモリセルは、前記半導体基板上に設けられたトンネル絶縁膜と、前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間の中間位置で、最小となっており、前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記浮遊ゲート電極の上面よりも低く、前記チャネル幅方向において、前記電極間絶縁膜は、前記素子分離絶縁膜よりも上の部分の前記浮遊ゲート電極の側面上にも設けられ、前記チャネル幅方向において、前記制御ゲート電極は、隣接する二つの浮遊ゲート電極の間が埋め込まれるように、前記浮遊ゲート電極の前記側面上の前記電極間絶縁膜上にも設けられ、前記不揮発性メモリセルのチャネル長方向において、隣接する二つの不揮発性メモリセルの浮遊ゲート電極は、層間絶縁膜を介して対向していることを特徴とする。
【００２５】
【発明の実施の形態】
以下、図面を参照しながら本発明の実施形態を説明する。
【００２６】
（第１の実施形態）
図１は、本発明の第１の実施形態に係る複数の不揮発性メモリセル（以下、単にメモリセルという。）を示す平面図、図２（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面を示す断面図（チャネル長方向の断面図）および線分Ｂ−Ｂ’に沿った断面を示す断面図（チャネル幅方向の断面図）である。
【００２７】
複数のメモリセルは、不揮発性メモリのメモリセルアレイを構成している。各メモリセルは、トンネル絶縁膜、浮遊ゲート電極、制御ゲート電極、電極間絶縁膜およびソース／ドレイン領域を含む。以下、本実施形態のメモリセルについてさらに説明する。
【００２８】
シリコン基板１の表面には素子分離溝２が設けられ、素子分離溝２は素子分離絶縁膜３により埋め込まれている。各素子分離絶縁膜３の上面は、シリコン基板１の表面よりも高く、かつ、浮遊ゲート電極５の上面よりも低い。より具体的には、素子分離絶縁膜３の上面は、浮遊ゲート電極５の約半分の高さまで達している。
【００２９】
素子分離溝２および素子分離絶縁膜３は、素子分離領域を構成する。該素子分離領域によって、メモリセルのチャネル領域を含む、シリコン基板１の半導体領域（素子形成領域）が規定される。
【００３０】
上記半導体領域の表面上には、トンネル絶縁膜４が設けられている。トンネル絶縁膜４上には、浮遊ゲート電極５が設けられている。
【００３１】
メモリセルのチャネル幅方向において、浮遊ゲート電極５の幅は、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっている。
【００３２】
浮遊ゲート電極５の幅が最小となる位置は、上記中間位置には限定されない。例えば、上記中間位置よりも浮遊ゲート電極５の上面側に近い位置、または上記中間位置よりも浮遊ゲート電極５の底面側に近い位置でも構わない。
【００３３】
浮遊ゲート電極５の幅は、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、それぞれ、非線形に増加しているが、線形に増加しても構わない。
【００３４】
隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００３５】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果によるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００３６】
浮遊ゲート電極５の上方には、制御ゲート電極６が設けられている。浮遊ゲート電極５と制御ゲート電極６との間には、電極間絶縁膜７が設けられている。
【００３７】
制御ゲート電極６上にはシリコン窒化膜８が設けられている。シリコン窒化膜８は、メモリセルの製造途中において、ＲＩＥ（Reactive Ion Etching）マスクとして使用されたものである。
【００３８】
図２（ａ）に示すように、トンネル絶縁膜４、浮遊ゲート電極５、制御ゲート電極６、電極間絶縁膜７およびシリコン窒化膜８からなるゲート構造部の側面および上面は、シリコン酸化膜９で覆われている。このようなシリコン酸化膜９は、電極側壁酸化膜と呼ばれている。
【００３９】
シリコン酸化膜９上には、層間絶縁膜としてのＢＰＳＧ（Borophosphosilicate Glass）膜１０が設けられている。そして、シリコン基板１の表面には、ゲート構造部４−８を挟むように、一対のソース／ドレイン領域１１が設けられている。
【００４０】
次に、本実施形態の複数のメモリセルの製造方法について、図３−８を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００４１】
まず、図３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シラン（ＳｉＨ4 ）ガスとフォスフィン（ＰＨ3 ）を用いた減圧ＣＶＤ（Chemical Vapor Deposition）法により、トンネル絶縁膜４上に堆積される。
【００４２】
多結晶シリコン膜５は以下のようなリンの濃度勾配（濃度分布）を有する。すなわち、多結晶シリコン膜５は、多結晶シリコン膜５の厚さ方向のほぼ中間位置で、リン濃度が最大となり、かつ、多結晶シリコン膜５の上面および下面に向かうほど、リン濃度が低下する濃度勾配（濃度分布）を有する。
【００４３】
このようなリンの濃度勾配（濃度分布）を有する多結晶シリコン膜５は、多結晶シリコン膜５のＣＶＤプロセス時に、フォスフィンの流量を調整することにより得られる。
【００４４】
次に、図３に示すように、多結晶シリコン膜５上に、ＣＭＰ（Chemical Mechanical Polish）のストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００４５】
次に、図３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００４６】
次に、図３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。これにより、チャネル幅が約１００ｎｍの素子形成領域が得られ、また、多結晶シリコン膜（浮遊ゲート電極）５０のビット線方向の形状が確定される。
【００４７】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【００４８】
次に、図４に示すように、シリコンが露出したシリコン基板１および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが熱酸化法により形成される。
【００４９】
シリコン基板１の表面（素子分離溝２の底面および側面）上のシリコン酸化膜１４ａの厚さは、５ｎｍである。
【００５０】
一方、リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【００５１】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるからである。
【００５２】
次に、図５に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【００５３】
その結果、メモリセルのチャネル幅方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【００５４】
次に、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００５５】
次に、図６に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００５６】
次に、図７に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、チャネル幅方向において、浮遊ゲート電極５の側面の上側が露出される。浮遊ゲート電極５の側面の高さは７０ｎｍである。
【００５７】
次に、図８に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に堆積される。
【００５８】
次に、図８に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に堆積される。
【００５９】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【００６０】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図８に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜（ＲＩＥマスク）８が得られる。
【００６１】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図８に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【００６２】
次に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により堆積され、図２に示したメモリセルが得られる。その後、配線層の形成工程等の周知の工程が続き、不揮発性メモリが完成する。
【００６３】
（第２の実施形態）
図９に、本発明の第２の実施形態に係る複数のメモリセルの断面図を示す。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。図９において、図２（ｂ）と対応する部分には図２（ｂ）と同一符号を付してあり、詳細な説明は省略する。また、以下の図において、前出した図と同一符号は、同一部分または相当部分を示し、詳細な説明は省略する。
【００６４】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５の上面および側面のうち、上面が電極間絶縁膜７で覆われていることにある。また、素子分離絶縁膜３の上面は、浮遊ゲート電極５の上面よりも高い。
【００６５】
このようなメモリセル構造では、浮遊ゲート電極５の側面上に電極間絶縁膜７が無いので、隣接する浮遊ゲート電極５間の浮遊容量は、第１の実施形態のメモリセル構造の約２倍になる。上記浮遊容量の増加は、セル間干渉を招く原因となる。
【００６６】
しかし、本実施形態のメモリセル構造では、浮遊ゲート電極５の幅が、メモリセルの高さ方向のほぼ中間位置で狭くなっているので、上記浮遊容量の増加は抑制される。したがって、セル間干渉によるメモリ誤動作の発生率は大幅に低減される。
【００６７】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態の複数のメモリセルの製造方法の図７の工程から、素子分離絶縁膜３の上部を除去する工程を省いたものとなる。したがって、本実施形態によれば、メモリセルの製造プロセスを簡略化できるという効果が得られる。
【００６８】
（第３の実施形態）
図１０は、本発明の第３の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００６９】
本実施形態が第１の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【００７０】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【００７１】
本実施形態によれば、第１の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【００７２】
上記カップリング比は、Ｃｉｅ／（Ｃｔｄ＋Ｃｉｅ）で定義される。ここで、Ｃｉｅは電極間絶縁膜７の容量、Ｃｔｄはトンネル絶縁膜４の容量である。
【００７３】
本実施形態の複数のメモリセルの製造方法は、第１の実施形態のそれを僅かに変更したものとなる。
【００７４】
すなわち、本実施形態が第１の実施形態のそれと異なる点は、図５の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、図１１に示すように、トンネル絶縁膜４の素子分離絶縁膜３の端部近傍を約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【００７５】
（第４の実施形態）
図１２は、本発明の第４の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【００７６】
本実施形態が、第１−３の実施形態と異なる点は、浮遊ゲート電極５の内部に空洞領域または誘電体領域を含む領域（以下、空洞／誘電体領域という。）１６が設けられていることにある。
【００７７】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。しかし、第１または第２の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。本実施形態によれば、浮遊ゲート電極５の内部に空洞／誘電体領域１６が設けられているので、浮遊ゲート電極５の導体部分の断面積が小さくなる。したがって、チャネル長方向に隣接する浮遊ゲート電極５間の浮遊容量が低減され、メモリセル間干渉によるメモリ誤動作の発生率が十分に低減された不揮発性メモリを実現できるようになる。
【００７８】
図１２には、一つの浮遊ゲート電極５内に一つの空洞／誘電体領域１６が設けられたメモリセルが示されているが、一つの浮遊ゲート電極５内に複数の空洞／誘電体領域１６が設けられていても構わない。さらに、浮遊ゲート電極５内に空洞領域と誘電体領域とが混在していても構わない。
【００７９】
次に、本実施形態の複数のメモリセルの製造方法について、図１３−１６を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【００８０】
まず、図１３に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極の下層となる厚さ３０ｎｍの第１の多結晶シリコン膜５ａ（第１の半導体膜）、ＣＭＰストッパとなる厚さ１５０ｎｍのシリコン窒化膜１２、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【００８１】
次に、図１３に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【００８２】
続いて、図１３に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、深さ１５０ｎｍの素子分離溝２が形成される。
【００８３】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１４がＲＩＥのマスクとして用いられる。
【００８４】
次に、図１３に示すように、露出したシリコン表面に厚さ５ｎｍのシリコン酸化膜（図示せず）が熱酸化法により形成され、その後、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【００８５】
次に、図１４に示すように、シリコン窒化膜１２をストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１３が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【００８６】
次に、図１５に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、浮遊ゲート電極５の上層となる厚さ２００ｎｍ第２の多結晶シリコン膜５ｂ（第２の半導体膜）が減圧ＣＶＤ法により全面に堆積される。
【００８７】
このとき、第２の多結晶シリコン膜５ｂの減圧ＣＶＤプロセスは、第２の多結晶シリコン膜５ｂがコンフォーマルに形成される条件で行われる。これにより、シームと呼ばれる空洞領域１７を有する第２の多結晶シリコン膜５ｂが形成される。空洞領域１７は、隣接する素子分離絶縁膜３間の溝（凹部）内のほぼ中央部に位置する。上記溝（凹部）内は、シリコン窒化膜１２が除去されて生じたものである。
【００８８】
次に、図１６に示すように、ＣＭＰプロセスにより、隣接する素子分離絶縁膜３間の溝（凹部）の外部の第２の多結晶シリコン膜５ｂが除去され、かつ、第２の多結晶シリコン膜５ｂおよび素子分離絶縁膜３を含む領域の表面が平坦化される。この結果、第１および第２の多結晶シリコン膜５ａ，５ｂからなる浮遊ゲート電極５が得られる。
【００８９】
次に、図１７に示すように、希弗酸溶液を用いたウエットエッチングにより、素子分離絶縁膜（シリコン酸化膜）３の上部が除去され、その後、素子分離絶縁膜３および浮遊ゲート電極５上に電極間絶縁膜７が形成される。
【００９０】
このとき、電極間絶縁膜７を構成するシリコン酸化膜は、熱酸化プロセスにより形成される。この場合、酸化種は、第２の多結晶シリコン膜５ｂ中に拡散し、空洞領域１７内に達する。これにより、空洞領域１７は二酸化珪素領域に変換され、空洞／誘電体領域１６として誘電体領域が得られる。
【００９１】
なお、空洞領域１７をそのまま残した場合には、空洞／誘電体領域１６として空洞領域が得られる。また、空洞領域１７の一部を二酸化珪素領域に変換した場合には、空洞／誘電体領域１６として空洞および誘電体領域が得られる。
【００９２】
この後は、第１の実施形態と同様に、制御ゲート電極６、シリコン窒化膜８、シリコン酸化膜９、ＢＰＳＧ膜１０、ソース／ドレイン領域１１、配線層等が形成され、不揮発性メモリが完成する。
【００９３】
なお、本実施形態では、電極間絶縁膜７を熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しているが、これに限るものではなく、例えば、電極側壁絶縁膜９を減圧ＣＶＤプロセスまたは熱酸化プロセスで形成するときに、空洞領域内に誘電体領域を形成しても良い。
【００９４】
（第５の実施形態）
図１８は、本発明の第５の実施形態に係る複数のメモリセルを示す断面図である。図１８（ａ）および（ｂ）は、それぞれ、図１の線分Ａ−Ａ’に沿った断面および線分Ｂ−Ｂ’に沿った断面を示す断面図に相当する断面図である。
【００９５】
本実施形態が第１の実施形態と異なる点は、メモリセルのチャネル長方向において、浮遊ゲート電極５の幅が、メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で、最小となっていることである。
【００９６】
浮遊ゲート電極５の幅が最小となる位置および浮遊ゲート電極５の幅の変化の仕方は、第１の実施形態と同様に、種々の形態を取り得る。
【００９７】
メモリセルのチャネル長方向において、隣接する浮遊ゲート電極５の上面間の距離は、従来の浮遊ゲート電極の上面間の距離と同程度である。同様に、隣接する浮遊ゲート電極５の下面間の距離は、従来の浮遊ゲート電極の下面間の距離と同程度である。したがって、本実施形態の隣接する浮遊ゲート電極５間の平均距離は、従来の隣接する浮遊ゲート電極間の平均距離よりも長くなる。
【００９８】
隣接する浮遊ゲート電極５間の平均距離が長くなると、隣接する浮遊ゲート電極５間の浮遊容量が低減される。したがって、本実施形態によれば、素子の微細化を進めても、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が効果的に防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【００９９】
次に、本実施形態の複数のメモリセルの製造方法について、図１９−２４を用いて説明する。これらの各図の（ａ）および（ａ）は、それぞれ、図１の平面図の線分Ａ−Ａ’および線分Ｂ−Ｂ’に沿った断面図に相当する。
【０１００】
まず、図１９に示すように、所望の不純物がドーピングされたシリコン基板１の表面に、厚さ１０ｎｍのトンネル絶縁膜４が熱酸化法により形成され、その後、浮遊ゲート電極となる厚さ１５０ｎｍのリンがドープされた多結晶シリコン膜５が、シランガスとフォスフィンを用いた減圧ＣＶＤ法により、トンネル絶縁膜４上に堆積される。多結晶シリコン膜５は、第１の実施形態と同様のリンの濃度勾配（濃度分布）を有する。
【０１０１】
次に、図１９に示すように、多結晶シリコン膜５上に、ＣＭＰのストッパとなる厚さ５０ｎｍのシリコン窒化膜１２、ＲＩＥのマスクとなる厚さ１００ｎｍのシリコン酸化膜１３が減圧ＣＶＤ法により順次堆積される。
【０１０２】
次に、図１９に示すように、素子形成領域を覆うレジスト（図示せず）をマスクに用いて、ＲＩＥプロセスによりシリコン酸化膜１３がエッチングされ、上記レジストのパターンがシリコン酸化膜１３に転写される。
【０１０３】
次に、図１９に示すように、上記レジストマスクおよびシリコン酸化膜１３をマスクに用いて、ＲＩＥプロセスによりシリコン窒化膜１２、多結晶シリコン膜５、トンネル絶縁膜４が順次エッチングされ、さらに、シリコン基板１の露出領域もエッチングされ、素子分離溝２が形成される。
【０１０４】
上記ＲＩＥプロセスの途中で上記レジストは消滅し、その後は、シリコン酸化膜１３がＲＩＥのマスクとして用いられる。
【０１０５】
次に、図１９に示すように、素子分離溝２が完全に埋め込まれるように、素子分離絶縁膜３となる厚さ４００ｎｍのシリコン酸化膜（ＣＶＤ酸化膜）がプラズマＣＶＤ法により全面に堆積される。
【０１０６】
次に、図２０に示すように、シリコン窒化膜１２をＣＭＰストッパに用いて、ＣＭＰプロセスにより、上記ＣＶＤ酸化膜の不要部分が除去されて、所定形状の素子分離絶縁膜３が得られ、かつ、シリコン酸化膜（ＲＩＥマスク）１４が除去される。上記ＣＭＰプロセスは、シリコン窒化膜１２が露出するまで行われ、かつ、表面が平坦化されるまで行われる。
【０１０７】
次に、図２１に示すように、リン酸溶液を用いたエッチングにより、シリコン窒化膜１２が除去され、その後、素子分離絶縁膜（シリコン酸化膜）３の上部が希弗酸溶液を用いたウエットエッチングにより除去され、浮遊ゲート電極５の側面の上側が露出される。
【０１０８】
次に、図２２に示すように、電極間絶縁膜７となる、シリコン酸化膜／シリコン窒化膜／シリコン酸化膜からなる厚さ１５ｎｍの３層構造の絶縁膜が、減圧ＣＶＤ法により全面に形成される。
【０１０９】
次に、図２２に示すように、制御ゲート電極６となる、多結晶シリコン膜／タングステンシリサイド膜からなる厚さ１００ｎｍの２層構造の導電膜が、減圧ＣＶＤ法により上記３層構造の絶縁膜上に形成される。
【０１１０】
次に、ＲＩＥマスクとなる厚さ１００ｎｍのシリコン窒化膜が、減圧ＣＶＤ法により上記２層構造の導電膜上に形成される。
【０１１１】
次に、上記シリコン窒化膜上にレジストマスクが形成され、該レジストマスクをマスクに用いて上記シリコン窒化膜がＲＩＥプロセスによりエッチングされ、図２２に示すように、ゲート構造部に対応したパターンを有するシリコン窒化膜８が得られる。
【０１１２】
次に、上記レジストマスクおよびシリコン窒化膜８をマスクに用いて、ＲＩＥプロセスにより、上記３層構造の絶縁膜、上記２層構造の導電膜、浮遊ゲート電極５、トンネル絶縁膜４が順次エッチングされ、図２２に示すように、ワード線方向のスリット部１５が形成される。これにより、浮遊ゲート電極５および制御ゲート電極６の形状が確定される。
【０１１３】
次に、図２３に示すように、熱酸化法により、シリコンが露出したシリコン基板および浮遊ゲート電極５の表面に、シリコン酸化膜１４ａ，１４ｂが形成される。
【０１１４】
リンがドープされた多結晶シリコン膜５の側壁上のシリコン酸化膜１４ｂの厚さは、リン濃度が高い領域ほど厚く、リン濃度の最も高い厚さ方向のほぼ中間位置では１０ｎｍである。
【０１１５】
このような膜厚分布をシリコン酸化膜１４ｂが形成される理由は、多結晶シリコン膜５の側壁上では、リンによる増速酸化が起こるかである。
【０１１６】
次に、図２４に示すように、希弗酸溶液を用いたウエットエッチングにより、シリコン酸化膜１４ａ，１４ｂが除去される。
【０１１７】
その結果、メモリセルのチャネル長方向において、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間のほぼ中間位置で幅が最小となり、かつ、浮遊ゲート電極５の幅が最小となる位置から浮遊ゲート電極５の上面および下面に向かって、幅が非線形に増加する浮遊ゲート電極５が得られる。
【０１１８】
この後、第１の実施形態と同様に、熱酸化法およびＣＶＤ法を用いてシリコン酸化膜（電極側壁酸化膜）９が形成され、イオン注入およびアニールを用いてソース／ドレイン領域１１が形成され、そして、層間絶縁膜としてのＢＰＳＧ膜１０が減圧ＣＶＤ法により形成され、図１８に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１１９】
（第６の実施形態）
図２５は、本発明の第６の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１２０】
本実施形態が第５の実施形態と異なる点は、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１２１】
また、浮遊ゲート電極５の幅のメモリセルの高さ方向の分布は、浮遊ゲート電極５の底面から一定以上離れた位置Ｐ１で極大を示し、さらにその上の位置Ｐ２（浮遊ゲート電極５の幅が最小となる位置）で極小を示す分布を有している。
【０１２２】
本実施形態によれば、第５の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１２３】
本実施形態の複数のメモリセルの製造方法は、第５の実施形態のそれを僅かに変更したものとなる。
【０１２４】
すなわち、本実施形態が第５の実施形態のそれと異なる点は、図２３の工程において、希弗酸溶液を用いたウエットエッチングの時間を長くし、トンネル絶縁膜４の端部をチャネル長方向に約１０ｎｍほどエッチングにより除去し、その後、再び熱酸化を行うことにある。
【０１２５】
なお、第１−６の実施形態では、チャネル幅方向およびチャネル長方向の一方において、浮遊ゲート電極５の幅が、不揮発性メモリセルの高さ方向に変化し、かつ、浮遊ゲート電極５の底面よりも上の領域と浮遊ゲート電極５の上面よりも下の領域との間で、最小となっているメモリセル構造について説明したが、チャネル幅方向およびチャネル長方向の両方において、浮遊ゲート電極５の幅が上記のように変化していても構わない。
【０１２６】
（第７の実施形態）
図２６は、本発明の第７の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ａ）に相当するチャネル長方向の断面図である。
【０１２７】
本実施形態が第１の実施形態と異なる点は、電極間絶縁膜７が、第１の誘電体領域７1 および該第１の誘電体領域７1 よりも誘電率が低い第２の誘電体領域７2 を含み、メモリセルのチャネル長方向において、第２の誘電体領域７2 が、不揮発性メモリセルのチャネル長方向の第１の誘電体領域７1 の端部に設けられていることである。
【０１２８】
第１の誘電体領域７1 は例えばアルミナまたはタンタル酸化物で構成され、第２の誘電体領域７2 は例えばシリコン酸化物（ＳｉＯ2 ）、シリコン窒化物（ＳｉＮ）またはシリコン酸化窒化物（ＳｉＯＮ）で構成されている。しかし、第１−６の実施形態と同様に、浮遊ゲート電極５の幅を変化させても構わない。
【０１２９】
浮遊ゲート電極５の幅は、メモリセルのチャネル長方向およびチャネル幅方向のいずれにおいても、メモリセルの高さ方向で変化していない。
【０１３０】
メモリセルの微細化が進むほど、浮遊ゲート電極５間の対向距離Ｌ２は短くなる。対向距離Ｌ２が短くなるほど、図２７（ａ）に示すように、隣接する浮遊ゲート電極８４の上面間の浮遊容量Ｃ１は一般には大きくなる。
【０１３１】
しかし、本実施形態の場合、浮遊ゲート電極５の端部の上面上に、低誘電率の第２の誘電体領域７2 が存在するので、メモリセルの微細化を進めても、浮遊容量Ｃ１の増加が効果的に抑制される。隣接する浮遊ゲート電極５の側壁間の浮遊容量Ｃ２（図２７（ｂ））は従来と変わらない。
【０１３２】
本実施形態によれば、素子の微細化を進めても、メモリ誤動作の原因となる、Ｙｕｐｉｎ効果と呼ばれるセル間干渉が防止され、その結果として、メモリ誤動作が起こり難い高集積度の不揮発性メモリを実現できるようになる。
【０１３３】
本実施形態のメモリセルの製造方法は、以下の通りである。まず、第６の実施形態の図１９−２２までの工程が行われる。電極間絶縁膜７（本実施形態の第１の誘電体領域７1 に相当）は、例えばアルミナ膜またはタンタル酸化膜である。
【０１３４】
次に、ＲＩＥプロセスまたはウエットエッチングにより、電極間絶縁膜７の端部がチャネル長方向に所定量（第２の誘電体領域７2 の幅に相当する寸法）だけ除去され、第１の誘電体領域７1 が形成される。
【０１３５】
その後、ＣＶＤプロセスにより、電極間絶縁膜７が除去された領域内に、シリコン酸化物等の低誘電率の誘電体が埋め込まれることで、第２の誘電体領域７2 が得られる。
【０１３６】
この後、周知の工程、すなわち、電極側壁酸化膜９を形成する工程、ソース／ドレイン領域１１を形成する工程、ＢＰＳＧ膜（層間絶縁膜）１０を形成する工程等を経て、図２６に示したメモリセルが得られる。その後、配線層等の工程が続き、不揮発性メモリが完成する。
【０１３７】
なお、電極間絶縁膜７が除去された領域内をＢＰＳＧ膜（層間絶縁膜）１０で埋め込むことでも、第２の誘電体領域７2 を形成することができる。この場合、電極間絶縁膜７が除去された領域内をシリコン酸化物等の誘電体で埋め込む工程が省けるので、プロセスの簡略が図れる。
【０１３８】
（第８の実施形態）
図２８は、本発明の第８の実施形態に係る複数のメモリセルを示す断面図である。これは、図２（ｂ）に相当するチャネル幅方向の断面図である。
【０１３９】
本実施形態が第７の実施形態と異なる点は、浮遊ゲート電極５（５ａ，５ｂ）と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さいことにある。
【０１４０】
本実施形態によれば、第７の実施形態で述べた効果の他に、以下のような効果も得られる。すなわち、本実施形態によれば、浮遊ゲート電極５と対向する部分のトンネル絶縁膜４の面積が、浮遊ゲート電極５と対向する部分の電極間絶縁膜７の面積よりも小さくなっているので、カップリング比の増加による動作電圧の低減化を実現できる。
【０１４１】
本実施形態の複数のメモリセルの製造方法は、浮遊ゲート電極５ａ，５ｂの形成工程を除いて、第７の実施形態のそれと同じである。浮遊ゲート電極５ａ，５ｂの形成工程は、以下の通りである。
【０１４２】
すなわち、浮遊ゲート電極５ａ，５ｂの形成工程は、第５の実施形態の図２１の工程のように、浮遊ゲート電極５（本実施形態の浮遊ゲート電極５ａに相当）を形成する工程と、素子分離絶縁膜３および浮遊ゲート電極５ａを含む領域上に多結晶シリコン膜を形成する工程と、フォトリソグラフィおよびエッチングにより上記多結晶シリコン膜を加工して、該多結晶シリコン膜からなる浮遊ゲート電極５ｂを形成する工程とを含む。
【０１４３】
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。その他、本発明の要旨を逸脱しない範囲で、種々変形して実施できる。
【０１４４】
【発明の効果】
以上詳説したように本発明によれば、微細化に伴う浮遊ゲート電極間の浮遊容量の増加を抑制できる不揮発性メモリセルを備えた半導体装置を実現できるようになる。
【図面の簡単な説明】
【図１】 本発明の第１の実施形態に係る複数のメモリセルを示す平面図。
【図２】 図１の平面図の線分Ａ−Ａ’に沿った断面図および線分Ｂ−Ｂ’に沿った断面図。
【図３】 第１の実施形態の複数のメモリセルの製造工程を示す断面図。
【図４】 図３に続く同メモリセルの製造工程を示す断面図。
【図５】 図４に続く同メモリセルの製造工程を示す断面図。
【図６】 図５に続く同メモリセルの製造工程を示す断面図。
【図７】 図６に続く同メモリセルの製造工程を示す断面図。
【図８】 図７に続く同メモリセルの製造工程を示す断面図。
【図９】 本発明の第２の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１０】 本発明の第３の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図１１】 第３の実施形態の複数のメモリセルの製造方法を説明するための断面図。
【図１２】 本発明の第４の実施形態に係るメモリセルを示すチャネル幅方向の断面図。
【図１３】 第４の実施形態の複数のメモリセルの製造工程を示す断面図。
【図１４】 図１３に続く同メモリセルの製造工程を示す断面図。
【図１５】 図１４に続く同メモリセルの製造工程を示す断面図。
【図１６】 図１５に続く同メモリセルの製造工程を示す断面図。
【図１７】 図１６に続く同メモリセルの製造工程を示す断面図。
【図１８】 本発明の第５の実施形態に係る複数のメモリセルを示すチャネル長方向およびチャネル幅方向の断面図。
【図１９】 第５の実施形態の複数のメモリセルの製造工程を示す断面図。
【図２０】 図１９に続く同メモリセルの製造工程を示す断面図。
【図２１】 図２０に続く同メモリセルの製造工程を示す断面図。
【図２２】 図２１に続く同メモリセルの製造工程を示す断面図。
【図２３】 図２２に続く同メモリセルの製造工程を示す断面図。
【図２４】 図２３に続く同メモリセルの製造工程を示す断面図。
【図２５】 本発明の第６の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２６】 本発明の第７の実施形態に係る複数のメモリセルを示すチャネル長方向の断面図。
【図２７】 第６の実施形態のメモリセルの浮遊容量を模式的に示す図。
【図２８】 本発明の第８の実施形態に係る複数のメモリセルを示すチャネル幅方向の断面図。
【図２９】 従来のメモリセルのチャネル幅方向の断面構造を示す断面図。
【図３０】 従来のメモリセルのチャネル長方向の断面構造を示す断面図。
【図３１】 従来のメモリセルの浮遊容量を模式的に示す図。
【符号の説明】
１…シリコン基板、２…素子分離溝、３…素子分離絶縁膜、４…トンネル絶縁膜、５，５ａ，５ｂ…浮遊ゲート電極、６…制御ゲート電極、７…電極間絶縁膜、７1 …第１の誘電体領域、７2 …第２の誘電体領域、８…シリコン窒化膜（ＲＩＥマスク）、９…シリコン酸化膜（電極側壁酸化膜）、１０…ＢＰＳＧ膜（層間絶縁膜）、１１…ソース／ドレイン領域、１２…シリコン窒化膜（ＣＭＰストッパ）、１３…シリコン窒化膜（ＲＩＥマスク）、１４ａ，１４ｂ…シリコン酸化膜、１５…スリット部、１６…空洞／誘電体領域、１７…空洞領域、８１…シリコン基板、８２…素子分離絶縁膜、８３…トンネル絶縁膜、８４…浮遊ゲート電極、８５…電極間絶縁膜、８６…制御ゲート電極。
Claims (4)
- 半導体基板と、
前記半導体基板の表面に設けられた素子分離溝内に素子分離絶縁膜が埋め込まれてなる素子分離領域と、
前記半導体基板上に設けられた複数の不揮発性メモリセルと
を具備してなる半導体装置であって、
前記複数の不揮発性メモリセルは、
前記半導体基板上に設けられたトンネル絶縁膜と、
前記トンネル絶縁膜上に設けられた浮遊ゲート電極と、
前記浮遊ゲート電極の上方に設けられた制御ゲート電極と、
前記制御ゲート電極と前記浮遊ゲート電極との間に設けられた電極間絶縁膜とを備え、
前記不揮発性メモリセルのチャネル幅方向において、前記浮遊ゲート電極の幅は、前記不揮発性メモリセルの高さ方向に変化し、かつ、前記浮遊ゲート電極の底面よりも上の領域と前記浮遊ゲート電極の上面よりも下の領域との間の中間位置で、最小となっており、
前記チャネル幅方向において、前記素子分離絶縁膜の上面は、前記半導体基板の表面よりも高く、かつ、前記浮遊ゲート電極の上面よりも低く、
前記チャネル幅方向において、前記電極間絶縁膜は、前記素子分離絶縁膜よりも上の部分の前記浮遊ゲート電極の側面上にも設けられ、
前記チャネル幅方向において、前記制御ゲート電極は、隣接する二つの浮遊ゲート電極の間が埋め込まれるように、前記浮遊ゲート電極の前記側面上の前記電極間絶縁膜上にも設けられ、
前記不揮発性メモリセルのチャネル長方向において、隣接する二つの不揮発性メモリセルの浮遊ゲート電極は、層間絶縁膜を介して対向していることを特徴とする半導体装置。 - 前記浮遊ゲート電極の幅が最小となる位置から前記浮遊ゲート電極の上面および下面に向かって、それぞれ、前記浮遊ゲート電極の幅が増加することを特徴とする請求項１に記載の半導体装置。
- 前記浮遊ゲート電極の幅は、非線形に増加することを特徴とする請求項２に記載の半導体装置。
- 前記浮遊ゲート電極と対向する部分の前記トンネル絶縁膜の面積は、前記浮遊ゲート電極と対向する部分の前記電極間絶縁膜の面積よりも小さいことを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148132A JP3964828B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置 |
| US10/770,579 US7199425B2 (en) | 2003-05-26 | 2004-02-04 | Non-volatile memory cells |
| KR1020040037192A KR100547058B1 (ko) | 2003-05-26 | 2004-05-25 | 반도체 장치 및 그 제조 방법 |
| US11/709,161 US20070145470A1 (en) | 2003-05-26 | 2007-02-22 | Semiconductor device and method of manufacturing the same |
| US11/709,160 US7391076B2 (en) | 2003-05-26 | 2007-02-22 | Non-volatile memory cells |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003148132A JP3964828B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007032488A Division JP4557992B2 (ja) | 2007-02-13 | 2007-02-13 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004349650A JP2004349650A (ja) | 2004-12-09 |
| JP3964828B2 true JP3964828B2 (ja) | 2007-08-22 |
Family
ID=33447639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003148132A Expired - Fee Related JP3964828B2 (ja) | 2003-05-26 | 2003-05-26 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US7199425B2 (ja) |
| JP (1) | JP3964828B2 (ja) |
| KR (1) | KR100547058B1 (ja) |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3964828B2 (ja) * | 2003-05-26 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
| JP3845073B2 (ja) * | 2003-05-27 | 2006-11-15 | 株式会社東芝 | 半導体装置 |
| JP4237561B2 (ja) | 2003-07-04 | 2009-03-11 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| JP4445403B2 (ja) * | 2005-01-24 | 2010-04-07 | 株式会社東芝 | 半導体装置の製造方法 |
| JP2006269814A (ja) | 2005-03-24 | 2006-10-05 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100694973B1 (ko) * | 2005-04-28 | 2007-03-14 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100805053B1 (ko) | 2005-05-23 | 2008-02-20 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조방법 |
| KR100673242B1 (ko) | 2005-06-24 | 2007-01-22 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 유전체막 제조방법 |
| JP2007027268A (ja) * | 2005-07-13 | 2007-02-01 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4731262B2 (ja) * | 2005-09-22 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 不揮発性半導体記憶装置および、不揮発性半導体記憶装置の製造方法 |
| JP4746468B2 (ja) * | 2006-04-14 | 2011-08-10 | 株式会社東芝 | 半導体装置 |
| KR100764746B1 (ko) | 2006-09-08 | 2007-10-08 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그의 제조방법 |
| KR100823713B1 (ko) * | 2006-09-08 | 2008-04-21 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
| JP2008071827A (ja) * | 2006-09-12 | 2008-03-27 | Toshiba Corp | 不揮発性半導体メモリ及びその製造方法 |
| JP5063100B2 (ja) * | 2006-12-19 | 2012-10-31 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2008192991A (ja) | 2007-02-07 | 2008-08-21 | Toshiba Corp | 半導体装置 |
| US7928499B2 (en) * | 2007-03-07 | 2011-04-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Profile of flash memory cells |
| US8809932B2 (en) * | 2007-03-26 | 2014-08-19 | Samsung Electronics Co., Ltd. | Semiconductor memory device, method of fabricating the same, and devices employing the semiconductor memory device |
| JP2008283095A (ja) | 2007-05-14 | 2008-11-20 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JP5522915B2 (ja) * | 2008-09-30 | 2014-06-18 | ローム株式会社 | 半導体記憶装置およびその製造方法 |
| JP2010272675A (ja) * | 2009-05-21 | 2010-12-02 | Toshiba Corp | 半導体記憶装置 |
| US8273625B2 (en) * | 2010-04-09 | 2012-09-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Structure for flash memory cells |
| WO2012102756A1 (en) * | 2011-01-25 | 2012-08-02 | Applied Materials, Inc. | Floating gates and methods of formation |
| JP2012164865A (ja) | 2011-02-08 | 2012-08-30 | Toshiba Corp | 半導体装置の製造方法 |
| JP2013143482A (ja) | 2012-01-11 | 2013-07-22 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| US9240494B2 (en) * | 2012-08-15 | 2016-01-19 | Kabushiki Kaisha Toshiba | Semiconductor device and method for fabricating semiconductor device |
| JP5820353B2 (ja) * | 2012-08-20 | 2015-11-24 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US9239258B1 (en) * | 2012-09-28 | 2016-01-19 | The United States Of America As Represented By Secretary Of The Navy | High efficiency photoelectric cell |
| KR20140122824A (ko) * | 2013-04-11 | 2014-10-21 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| US9748255B2 (en) * | 2014-05-13 | 2017-08-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Split gate memory devices and methods of manufacturing |
| CN105575908B (zh) * | 2014-10-15 | 2018-09-07 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN105762114B (zh) * | 2014-12-18 | 2019-01-22 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| US20160260815A1 (en) * | 2015-03-06 | 2016-09-08 | Kabushiki Kaisha Toshiba | Non-volatile semiconductor memory device and method of manufacturing the same |
| CN114551229A (zh) | 2015-04-10 | 2022-05-27 | 应用材料公司 | 提高选择性外延生长的生长速率的方法 |
| US10217794B2 (en) | 2017-05-24 | 2019-02-26 | Globalfoundries Singapore Pte. Ltd. | Integrated circuits with vertical capacitors and methods for producing the same |
Family Cites Families (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2579954B2 (ja) | 1987-09-25 | 1997-02-12 | 株式会社東芝 | Ｍｏｓトランジスタ |
| JPS6489372A (en) | 1987-09-29 | 1989-04-03 | Toshiba Corp | Semiconductor device |
| JPH0334577A (ja) | 1989-06-30 | 1991-02-14 | Toshiba Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US5498560A (en) * | 1994-09-16 | 1996-03-12 | Motorola, Inc. | Process for forming an electrically programmable read-only memory cell |
| JPH08330450A (ja) | 1995-05-30 | 1996-12-13 | Matsushita Electron Corp | 半導体記憶装置およびその製造方法 |
| JP3157092B2 (ja) | 1995-06-20 | 2001-04-16 | 沖電気工業株式会社 | 不揮発性半導体記憶装置の製造方法 |
| JP3383140B2 (ja) | 1995-10-02 | 2003-03-04 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| JPH09167807A (ja) | 1995-12-15 | 1997-06-24 | Toshiba Corp | 半導体装置および半導体装置の製造方法 |
| JPH09298247A (ja) | 1996-05-09 | 1997-11-18 | Toshiba Corp | 半導体装置及びその製造方法 |
| KR100192551B1 (ko) * | 1996-05-16 | 1999-06-15 | 구본준 | 반도체 메모리 소자 및 그의 제조방법 |
| JPH11163304A (ja) | 1997-11-28 | 1999-06-18 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| JPH1167940A (ja) | 1997-08-26 | 1999-03-09 | Sanyo Electric Co Ltd | 不揮発性半導体記憶装置及びその製造方法 |
| US6136653A (en) * | 1998-05-11 | 2000-10-24 | Mosel Vitelic, Inc. | Method and device for producing undercut gate for flash memory |
| JP4237344B2 (ja) * | 1998-09-29 | 2009-03-11 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3544308B2 (ja) * | 1998-11-05 | 2004-07-21 | 富士通株式会社 | 不揮発性半導体記憶装置の製造方法 |
| US6323085B1 (en) * | 1999-04-05 | 2001-11-27 | Micron Technology, Inc. | High coupling split-gate transistor and method for its formation |
| KR100341480B1 (ko) * | 2000-05-26 | 2002-06-21 | 윤종용 | 자기 정렬된 얕은 트렌치 소자 분리 방법 |
| KR100335999B1 (ko) | 2000-07-25 | 2002-05-08 | 윤종용 | 자기정렬된 셸로우 트렌치 소자분리 방법 및 이를 이용한불휘발성 메모리 장치의 제조방법 |
| JP2002057228A (ja) | 2000-08-10 | 2002-02-22 | Toshiba Corp | 半導体メモリ集積回路及びその製造方法 |
| JP3984020B2 (ja) | 2000-10-30 | 2007-09-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100389918B1 (ko) * | 2000-11-14 | 2003-07-04 | 삼성전자주식회사 | 빠른 프로그램 속도를 갖는 고집적 불활성 메모리 셀 어레이 |
| JP4849728B2 (ja) * | 2001-03-30 | 2012-01-11 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US6791142B2 (en) * | 2001-04-30 | 2004-09-14 | Vanguard International Semiconductor Co. | Stacked-gate flash memory and the method of making the same |
| TW544943B (en) * | 2002-07-26 | 2003-08-01 | Nanya Technology Corp | Floating gate and the forming method thereof |
| US6649472B1 (en) * | 2002-08-02 | 2003-11-18 | Taiwan Semiconductor Manufacturing Company | Method of manufacturing a flash memory cell with high programming efficiency by coupling from floating gate to sidewall |
| KR100466312B1 (ko) * | 2002-08-07 | 2005-01-13 | 삼성전자주식회사 | 유전막을 갖는 반도체 장치의 제조방법 |
| US6762093B2 (en) * | 2002-08-21 | 2004-07-13 | Micron Technology, Inc. | High coupling floating gate transistor |
| KR100481871B1 (ko) * | 2002-12-20 | 2005-04-11 | 삼성전자주식회사 | 플로팅 게이트를 갖는 비휘발성 기억 셀 및 그 형성방법 |
| JP3964828B2 (ja) * | 2003-05-26 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
| KR100559995B1 (ko) * | 2003-07-31 | 2006-03-13 | 동부아남반도체 주식회사 | 플래쉬메모리 소자의 플로팅게이트 제조방법 |
| KR100629263B1 (ko) * | 2004-07-23 | 2006-09-29 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 |
-
2003
- 2003-05-26 JP JP2003148132A patent/JP3964828B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-04 US US10/770,579 patent/US7199425B2/en not_active Expired - Fee Related
- 2004-05-25 KR KR1020040037192A patent/KR100547058B1/ko active IP Right Grant
-
2007
- 2007-02-22 US US11/709,160 patent/US7391076B2/en not_active Expired - Fee Related
- 2007-02-22 US US11/709,161 patent/US20070145470A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070145470A1 (en) | 2007-06-28 |
| US7199425B2 (en) | 2007-04-03 |
| KR20040101927A (ko) | 2004-12-03 |
| KR100547058B1 (ko) | 2006-01-31 |
| JP2004349650A (ja) | 2004-12-09 |
| US20040238881A1 (en) | 2004-12-02 |
| US20070145471A1 (en) | 2007-06-28 |
| US7391076B2 (en) | 2008-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3964828B2 (ja) | 半導体装置 | |
| US7999304B2 (en) | Semiconductor device | |
| KR100350055B1 (ko) | 다중 게이트 절연막을 갖는 반도체소자 및 그 제조방법 | |
| US7626235B2 (en) | NAND nonvolatile semiconductor memory device and method of manufacturing NAND nonvolatile semiconductor memory device | |
| KR100635424B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
| US7371638B2 (en) | Nonvolatile memory cells having high control gate coupling ratios using grooved floating gates and methods of forming same | |
| US8013386B2 (en) | Semiconductor device having trench-gate transistor with parallel channel regions in gate trench | |
| US7557401B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2002359308A (ja) | 半導体記憶装置及びその製造方法 | |
| US7741682B2 (en) | Semiconductor integrated circuit device including a silicon layer formed on a diffusion layer | |
| JP2004228421A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US7692251B2 (en) | Transistor for semiconductor device and method of forming the same | |
| JP2009267208A (ja) | 半導体装置及びその製造方法 | |
| KR20050020104A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| US20060011971A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| JP4557992B2 (ja) | 半導体装置 | |
| KR20090090715A (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| JP5090619B2 (ja) | 半導体素子およびその製造方法 | |
| JP2003031702A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| TWI769797B (zh) | 動態隨機存取記憶體及其製造法方法 | |
| KR20050049391A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH11233609A (ja) | 半導体装置及びその製造方法 | |
| JP3645156B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2000101052A (ja) | 半導体記憶装置およびその製造方法 | |
| KR0170728B1 (ko) | 반도체장치의 소자분리구조 및 그 형성방법, 매몰 비트라인을 구비하는 디램 셀 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070524 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |