JP5090619B2 - 半導体素子およびその製造方法 - Google Patents

半導体素子およびその製造方法 Download PDF

Info

Publication number
JP5090619B2
JP5090619B2 JP2004375284A JP2004375284A JP5090619B2 JP 5090619 B2 JP5090619 B2 JP 5090619B2 JP 2004375284 A JP2004375284 A JP 2004375284A JP 2004375284 A JP2004375284 A JP 2004375284A JP 5090619 B2 JP5090619 B2 JP 5090619B2
Authority
JP
Japan
Prior art keywords
film
layer
region
polysilicon layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004375284A
Other languages
English (en)
Other versions
JP2006121024A (ja
Inventor
哲 謨 鄭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040084179A external-priority patent/KR100671583B1/ko
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2006121024A publication Critical patent/JP2006121024A/ja
Application granted granted Critical
Publication of JP5090619B2 publication Critical patent/JP5090619B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor

Description

本発明は、半導体素子およびその製造方法に係り、特に、メモリセルとトランジスタの段差を減らすことが可能な半導体素子およびその製造方法に関する。
ＮＡＮＤフラッシュメモリ素子の製造工程では、ＳＡＦＧ(Self-Aligned Floating Gate；ＳＡＦＧ)方式が適用されている。ＳＡＦＧ方式は、基板上にトンネル酸化膜およびポリシリコン層を順次形成した後、素子分離領域のポリシリコン層およびトンネル酸化膜を除去し、ワードライン方向に半導体基板をエッチングして素子分離領域にトレンチを形成した後、トレンチを絶縁物質で埋め込んで素子分離膜を形成すると同時に、ポリシリコン層をパターニングする技術である。
このような工程が適用される製造方式の問題点を説明すると、次のとおりである。
（１）ＳＡＦＧ方式は、ワードライン方向には強点があるが、ビットライン方向には既存のＲＩＥ（Reactive Ion Etching；反応性イオンエッチング）方式を用いるために素子の縮小に難しさがある。すなわち、Ｐｏｌｙ１／ＯＮＯ／Ｐｏｌｙ２／ＷＳｉ／Ｎｉｔｒｉｄｅ／Ｏｘｙｎｉｔｒｉｄｅなどから構成される高段差の積層構造を同時にエッチングする過程でデザインルールが小さい場合、既存のエッチング技術でこれらをエッチングするのに難しさがある。
（２）周辺素子領域にトランジスタを形成するためには、自己整列フローティングゲートとトンネル酸化膜を除去した後、ゲート酸化膜を形成するための酸化工程からさらに実施しなければならないという難しさがある。
（３）コントロールゲート用ポリシリコン層まで形成し、ハードマスクを用いたエッチング工程でコントロールゲート用ポリシリコン層をエッチングした後、自己整列エッチング方式で下部のフローティングゲート用ポリシリコン層を形成する工程は、フローティングゲートを整列させるという点において利点があるが、様々な種類の層を同時にエッチングしながら副産物(By-Product)によるレシデュー(residue)の発生及び後洗浄(Post-Cleaning)のための化学剤の選定に限界がある。
（４）既存の反応性イオンエッチング(Reactive Ion Etch；ＲＩＥ)方式でフローティングゲート用ポリシリコン層までエッチングする場合、高い段差によってエッチング段差が増加することにより、目標のエッチング厚さまたはエッチング終了時点を設定することが難しくなって半導体基板にエッチング損傷が発生するおそれがあるうえ、ゲートライン間のギャップが深くなってゲートラインの間を絶縁物質で埋め込むことが難しくなる。
（５）ＲＩＥ方式で自己整列エッチング工程を施す場合、一般にスペーサ窒化膜(Space Nitride)を用いてゲートラインを保護し、メタルコンタクト(Metal Contact)を形成（ＳＡＣ(sacrificial)工程）するに際して、酸化物(Oxide)と窒化物(Nitride)間の高い選択比を有するエッチング技術が必要である。
（６）ＳＡＣ工程を適用すると、スペーサ窒化膜の厚さによるメタルコンタクト底面の面積が減少して目標値まで抵抗を低めるのに難しさがある。
（７）メモリセルと周辺回路領域に形成されるトランジスタの構造及び高さ差によって、周辺回路領域には相対的に層間絶縁膜が厚く形成されるため、コンタクトホールを形成する過程で周辺回路領域には層間絶縁膜が残留してコンタクトホールが形成されないという問題点が発生する。
そこで、本発明の目的は、障壁金属層に電気的特性およびストレス特性に優れた金属物質を使用すると同時に、セル領域に形成されるメモリセルと周辺回路領域に形成されるトランジスタの段差を最小化し、メモリセルのゲート高さを最小化することにより、後続の工程を容易にし、ゲートが高く形成されて発生した問題点を解決し、素子の電気的特性を向上させることが可能な半導体素子及びその製造方法を提供することにある。
上記目的を達成するために、本発明の実施例に係る半導体素子は、半導体基板の素子分離領域に形成され、上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜と、前記素子分離膜の突出部によって隔離されている間の前記半導体基板上に形成されたゲート絶縁膜と、前記素子分離膜の突出部によって隔離されている間の前記ゲート絶縁膜上に形成され、前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされるシリンダ構造の第１ポリシリコン層と、前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記素子分離膜上に形成され、互いに独立した複数の突出部からなる犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層と、前記第２ポリシリコン層の前記凹部内に形成された金属層と、前記第１ポリシリコン層の縁部の前記半導体基板上に形成されたソース／ドレインとを含む。
前記において、第１ポリシリコン層と第２ポリシリコン層との間には誘電体膜をさらに形成することができる。この際、誘電体膜は、第２ポリシリコン層の外壁全体に形成できる。
本発明の実施例に係る半導体素子の製造方法は、絶縁物質で、半導体基板の素子分離領域には上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜を形成しながら、活性領域上ではフローティングゲート領域が開口部の形と定義された絶縁膜パターンを形成する段階と、前記フローティングゲート領域の前記半導体基板上に前記絶縁膜パターン及び前記素子分離膜の突出部によって隔離されるゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記素子分離膜の突出部によって隔離されると共に、前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされる第１ポリシリコン層を形成する段階と、前記素子分離膜上に、ワードライン領域が定義され、互いに独立した複数の突出部からなる犠牲絶縁膜を形成する段階と、前記犠牲絶縁膜を含んだ全体構造上に誘電体膜を形成する段階と、前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層を形成する段階と、前記第２ポリシリコン層の前記凹部内に金属層を形成する段階と、前記誘電体膜、前記第２ポリシリコン層及び前記金属層を前記犠牲絶縁膜間の空間にのみ残留させる段階と、前記犠牲絶縁膜及び前記絶縁膜パターンを除去する段階と、前記第１ポリシリコン層の縁部の前記半導体基板にソース／ドレーンを形成する段階とを含む。
前記において、素子分離膜及び絶縁膜パターンを形成する段階は、半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、ビットライン方向に素子分離領域のパッド窒化膜及びパッド酸化膜をエッチングする段階と、素子分離領域の半導体基板にトレンチを形成する段階と、パッド窒化膜及びパッド酸化膜をワードライン方向にエッチングして、フローティングゲートが形成されるべき領域にのみパッド窒化膜を残留させる段階と、パッド窒化膜の間の空間とトレンチを絶縁物質で埋め込んで素子分離膜及び絶縁膜パターンを形成する段階と、パッド窒化膜及びパッド酸化膜を除去して、フローティングゲートが形成されるべき領域を露出させる段階とを含む。
一方、トレンチを形成した後、トレンチの側壁及び底面に発生したエッチング損傷を緩和するために、酸化工程を行なう段階をさらに含むことができる。
パッド窒化膜及びパッド酸化膜を除去した後、フローティングゲートが形成されるべき領域を広めるために、半導体基板の上部に突出した部分の素子分離膜と絶縁膜パターンをエッチングする段階をさらに含むことができる。この際、素子分離膜の突出した部分と絶縁膜パターンはウェットエッチング工程でエッチングすることができる。
犠牲絶縁膜を形成する前に、第１ポリシリコン層を含んだ全体構造上にエッチング停止膜を形成する段階をさらに含むことができ、この場合、エッチング停止膜は、犠牲絶縁膜と同一のパターンでエッチングされる。
誘電体膜を形成する前に、犠牲絶縁膜をエッチングマスクとして用いるエッチング工程で第１ポリシリコン層をエッチングし、第１ポリシリコン層をシリンダ構造で形成する段階をさらに含むことができる。
金属層はタングステンで形成することができる。一方、金属層を形成する前に、第２ポリシリコン層を含んだ全体構造上に障壁金属層を形成する段階をさらに含むことができる。このような障壁金属層はＷＮ(タングステン窒化膜)またはＴｉＳｉＮで形成することができる。この際、ＴｉＳｉＮの窒素含有率は２５％以上、且つ３５％以下に設定されることが好ましい。障壁金属層と金属層は同一のチャンバ内で連続的に形成することが好ましい。
本発明の他の実施例に係る半導体素子の製造方法は、絶縁物質で、半導体基板の素子分離領域には上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜を形成しながら、セル領域ではフローティングゲート領域が開口部の形と定義され、周辺回路領域ではゲート領域が開口部の形と定義された絶縁膜パターンを形成する段階と、前記フローティングゲート領域及び前記ゲート領域の前記半導体基板上に前記絶縁膜パターン及び前記素子分離膜の突出部によって隔離されるゲート絶縁膜を形成する段階と、前記ゲート絶縁膜上に前記素子分離膜の突出部によって隔離されると共に、前記セル領域では前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされ、前記周辺回路領域では均一の厚さとされる第１ポリシリコン層を形成する段階と、前記素子分離膜上に、ワードライン領域及び前記ゲート領域が定義され、互いに独立した複数の突出部からなる犠牲絶縁膜を形成する段階と、前記犠牲絶縁膜を含んだ前記セル領域上に誘電体膜を形成する段階と、前記セル領域では前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成され、前記周辺回路領域では前記第１ポリシリコン層上に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層を形成する段階と、前記第２ポリシリコン層の前記凹部内に金属層を形成する段階と、前記誘電体膜、前記第２ポリシリコン層及び前記金属層を前記犠牲絶縁膜の間の空間にのみ残留させる段階と、前記犠牲絶縁膜及び前記絶縁膜パターンを除去する段階と、前記第１ポリシリコン層の縁部の前記半導体基板にソース／ドレインを形成する段階とを含む。
前記において、素子分離膜及び絶縁膜パターンを形成する段階は、半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、素子分離領域のパッド窒化膜及びパッド酸化膜をエッチングする段階と、素子分離領域の半導体基板にトレンチを形成する段階と、セル領域中のフローティングゲート領域と周辺回路領域中のゲート領域のパッド窒化膜を除去する段階と、パッド窒化膜の間の空間とトレンチを絶縁物質で埋め込んで素子分離膜及び絶縁膜パターンを形成する段階と、パッド窒化膜及びパッド酸化膜を除去してフローティングゲート領域とゲート領域を露出させる段階とを含む。
一方、ゲート絶縁膜はセル領域と周辺回路領域に互いに異なる厚さで形成される。
トレンチを形成した後、トレンチの側壁及び底面に発生したエッチング損傷を緩和するために、酸化工程を行なう段階をさらに含むことができる。
パッド窒化膜及びパッド酸化膜を除去した後、フローティングゲートが形成されるべき領域を広めるために、素子分離膜の突出部分と絶縁膜パターンをエッチングする段階をさらに含むことができる。この際、素子分離膜の突出部分と絶縁膜パターンはウェットエッチング工程でエッチングすることができる。
犠牲絶縁膜を形成する前に、第１ポリシリコン層を含んだ全体構造上にエッチング停止膜を形成する段階をさらに含むことができ、この場合、エッチング停止膜は犠牲絶縁膜と同一のパターンでエッチングされる。
誘電体膜を形成する前に、犠牲絶縁膜をエッチングマスクとして使用するエッチング工程によってセル領域の第１ポリシリコン層をエッチングしてセル領域の第１ポリシリコン層をシリンダ構造で形成する段階をさらに含むことができる。
金属層はタングステンで形成することができる。一方、金属層を形成する前に、第２ポリシリコン層を含んだ全体構造上に障壁金属層を形成する段階をさらに含むことができる。このような障壁金属層はＷＮまたはＴｉＳｉＮで形成することができる。この際、ＴｉＳｉＮの窒素含有率は２５％以上、且つ３５％以下に設定することが好ましい。障壁金属層と金属層は同一のチャンバ内で連続的に形成することが好ましい。
本発明は、障壁金属層として、電気的特性及びストレス特性に優れた金属物質を使用すると同時に、セル領域に形成されるメモリセルと周辺回路領域に形成されるトランジスタの段差を最小化し、メモリセルのゲート高さを最小化することにより、後続の工程を容易にし、ゲートが高く形成されて発生した問題などを解決し、素子の電気的特性を向上させることができる。
以下、添付図面を参照して本発明に係る実施例を詳細に説明する。ところが、これらの実施例は様々な形に変形できるが、本発明の範囲を限定するものではない。これらの実施例は本発明の開示を完全にし、当該技術分野で通常の知識を有する者に発明の範疇を完全に知らせるために提供されるもので、本発明の範囲は本願の特許請求の範囲によって理解されるべきである。
一方、ある膜が他の膜又は半導体基板の「上」にあると記載される場合、前記ある膜は前記他の膜又は半導体基板に直接接触して存在することもあり、或いはその間に第３の膜が介在されることもある。また、図面における各層の厚さ又は大きさは説明の便宜及び明確性のために誇張された。図面上において、同一の符号は同一の要素を意味する。
図１（ａ）は本発明の実施例に係る半導体素子の障壁金属層を説明するための断面図である。
図１（ａ）を参照すると、一般に下部導電層１０３の形成された半導体基板１０１上には全体構造上に層間絶縁膜１０４が形成され、層間絶縁膜１０４にはトレンチまたはビアホールのようなダマシンパターン１０４ａが形成される。下部導電層１０３はポリシリコン或いは一般金属物質で形成できる。ここで、未説明の図面符号１０２は下部層間絶縁膜である。
ダマシンパターン１０４ａには下部導電層１０３を周辺要素（図示せず）と連結するために金属層１０６を形成する。この際、金属層１０６は主にタングステンで形成する。しかし、銅またはアルミニウムで金属層１０６を形成することもできる。
一方、金属層１０６の金属成分が層間絶縁膜１０４に拡散して電気的特性が低下することを防止するために、金属層１０６と層間絶縁膜１０４との間には障壁金属層１０５を形成する。
一般に、障壁金属層１０５はＴｉ／ＴｉＮの積層構造で形成するが、本発明ではＷＮ(タングステン窒化膜)またはＴｉＳｉＮで形成する。この中でも、ＴｉＳｉＮはＴｉ／ＴｉＮの積層構造よりも電気的特性またはストレスに関する特性に優れた物質であって、窒素含有率を調節してＴｉＳｉＮ膜の比抵抗特性及びストレス特性を調節することができる。
図１（ｂ）および図１（ｃ）はＴｉＳｉＮの電気的特性を説明するための特性グラフである。
図１（ｂ）を参照すると、ＴｉＳｉＮ膜で窒素含有率が少ないほど、比抵抗が低くなることが分かる。
一方、図１（ｃ）を参照すると、ＴｉＳｉＮ膜で窒素含有率が約３０％程度のとき、ストレスが最も少ないことが分かり、３０％を前後としてストレス特性が急激に劣悪になることが分かる。
前記の特性に応じて、比抵抗特性を優先的に考慮する場合には、窒素含有率を最小化し、ストレス特性を優先的に考慮する場合には、窒素含有率を約３０％に設定することが好ましい。比抵抗特性とストレス特性を同時に考慮する場合には、ＴｉＳｉＮの窒素含有率を２５％以上、且つ３５％以下に設定することが好ましい。
ＷＮ(タングステン窒化膜)で障壁金属層１０５を形成する場合にも、電気的特性及びストレス特性を考慮して窒素含有量を設定することが好ましい。
このように、本発明は、障壁金属層１０５をＷＮ(タングステン窒化膜)またはＴｉＳｉＮで形成することにより、Ｔｉ／ＴｉＮの積層構造からなる従来の障壁金属層より優れた電気的特性を得ることができる。
以下、前記障壁金属層が適用されるフラッシュメモリ素子の製造方法を説明する。
図２は本発明の半導体素子のフラッシュメモリセル領域のレイアウト図である。
図３〜図９は本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。
図３を参照すると、半導体基板２０１上にパッド酸化膜２０２とパッド窒化膜２０３を順次形成する。ここで、パッド窒化膜２０３の厚さは後続の工程で素子分離領域に形成されるべき素子分離膜の上部が半導体基板２０１よりも高く突出する度合いを決定するので、これを考慮してパッド窒化膜２０３の厚さを決定することが好ましい。たとえば、パッド窒化膜２０３は５００Å〜１５００Åの厚さに形成することができる。
図３（ｂ）を参照すると、パッド窒化膜２０３及びパッド酸化膜２０２をパターニングして除去し、素子分離膜が形成されるべき素子分離領域の半導体基板２０１を露出させる。この際、セル領域ではパッド窒化膜２０３がビットライン方向にパターニングしてエッチングされる。パッド窒化膜２０３をパターニングした後、露出した半導体基板２０１をエッチングしてトレンチ２０４を形成する。これにより、セル領域と周辺回路領域の素子分離領域にはトレンチ２０４が形成される。
次に、パッド窒化膜２０３をもう１回パターニングする。すなわち、図３（ｃ）に示すように、セル領域でパッド窒化膜２０３がワードライン方向にもパターニングされるように、パッド窒化膜２０３を２次エッチングする。この際、周辺回路領域では、トランジスタのゲート領域が開口部の形と定義されるようにパッド窒化膜２０３をエッチングする。この際、パッド酸化膜２０２も共にエッチングすることができる。これにより、セル領域のパッド窒化膜２０３はワードライン方向（Ａ−Ａ′）とビットライン方向（Ｂ−Ｂ′）に全てパターニングされ、セル領域ではパッド窒化膜２０３がワードライン方向にもう１回エッチングされながら半導体基板２０１が一部露出される。
前記において、セル領域のパッド窒化膜２０３をワードライン方向（Ａ−Ａ′）にもう１回パターニングすることは、セル領域でフローティングゲート用ポリシリコン層が形成されるべき領域を露出させて定義するためである。すなわち、セル領域では、パッド窒化膜２０３が残留する領域が、フラッシュメモリのフローティングゲートが形成されるべき領域として定義される。一方、周辺回路領域では、パッド窒化膜２０３が残留する領域が、トランジスタのゲート用ポリシリコン層が形成されるべき領域として定義される。即ち、セル領域中のフローティングゲート領域と周辺回路領域中のゲート領域のパッド窒化膜２０３を除去する。
図４（ａ）を参照すると、トレンチ２０４を形成するためのエッチング工程の際に発生したエッチング損傷を緩和して補償するために、トレンチ２０４の側壁を酸化工程によって酸化させてライナー酸化膜２０５を形成する。これにより、トレンチ２０４の側壁及び底面に発生した損傷層がライナー酸化膜２０５で形成されながら損傷層が除去され、ライナー酸化膜２０５は素子分離膜の一部となる。
図４（ｂ）を参照すると、トレンチ２０４を絶縁物質で埋め込んで素子分離膜２０６を形成する。この際、素子分離膜２０６は高密度プラズマ酸化物(High Density Plasma Oxide)でトレンチ２４０を埋め込んで形成することができる。そして、パッド窒化膜２０３の上部に蒸着された絶縁物質は化学的機械的研磨工程で除去することができ、研磨剤としてＨＳＳ(High Selective Slurry)を使用することができる。
一方、セル領域では、図４（ｃ）に示すように、パッド窒化膜２０３がビットライン方向（Ｂ−Ｂ′）にもパターニングされた状態でトレンチ２０４が絶縁物質で埋め込まれるため、ビットライン方向（Ｂ−Ｂ′）にはパッド窒化膜２０３の間の空間も素子分離膜用絶縁物質２０６で埋め込まれる。このように、パッド窒化膜２０３の間の空間に埋め込まれた素子分離膜用絶縁物質２０６は、後続の工程でフローティングゲートが形成されるべき領域を定義するための絶縁膜パターンになる。
図５（ａ）を参照すると、図４（ｂ）及び図４（ｃ）のパッド窒化膜２０３を除去する。図４（ｂ）及び図４（ｃ）のパッド窒化膜２０３が除去されながら、素子分離膜２０６は上部２０６ａが半導体基板２０１よりも高く突出した形で残留する。そして、セル領域でビットライン方向に半導体基板２０１上に図４（ｃ）の絶縁物質層２０６が残留し、これは活性領域上でフローティングゲート領域が開口部の形と定義された絶縁膜パターンの形で残留する。
周辺回路領域でも同様に適用される。すなわち、図示されてはいないが、周辺回路領域の活性領域上にも絶縁物質層が残留し、トランジスタのゲート領域が開口部の形と定義された絶縁膜パターンの形で残留する。即ち、パッド窒化膜２０３及びパッド酸化膜２０２を除去してフローティングゲート領域とゲート領域を露出させる。
図５（ｂ）を参照すると、半導体基板２０１よりも高く突出した素子分離膜２０６の突出部２０６ａを所定の厚さだけエッチングする。素子分離膜２０６の突出部２０６ａは、ウェットエッチング工程でエッチングすることができ、ウェットエッチング工程の際にフッ酸系列溶液をエッチング液として使用することができる。
これにより、素子分離膜２０６の突出部２０６ａの幅が狭くなり、高さも低くなる。この際、図５（ｃ）に示すように、セル領域でビットライン方向（Ｂ−Ｂ′）に残留する絶縁物質２０６の幅も狭くなり、高さも低くなる。これにより、素子分離膜２０６の突出部２０６ａの幅が狭くなって、隣接した突出部２０６ａとの間隔が広くなりながら、フローティングゲート用ポリシリコン層が形成されるべき領域の面積が増加して広くなる。
一方、素子分離膜２０６の突出部２０６ａをエッチングする過程で、半導体基板２０１上に残留していた図５（ａ）のパッド酸化膜２０２も共に除去される。
図６（ａ）を参照すると、突出部２０６ａの間の半導体基板２０１上にゲート絶縁膜２０７及びシリンダ構造の第１ポリシリコン層２０８を順次形成する。さらに具体的に説明すると、突出部２０６ａの間の半導体基板２０１上にゲート絶縁膜２０７を形成する。そして、突出部２０６ａの間の空間が完全に埋め込まれるように全体構造上にポリシリコン層を形成した後、化学的機械的研磨工程でパッド窒化膜２０３上のポリシリコン層を除去して突出部２０６ａの間の空間にのみ第１ポリシリコン層２０８を残留させる。
ここで、セル領域に形成されるゲート絶縁膜２０７は、フラッシュメモリセルのトンネル酸化膜になり、周辺回路領域に形成されるゲート絶縁膜２０７は、トランジスタのゲート酸化膜になる。ゲート絶縁膜２０７はセル領域と周辺回路領域に互いに異なる厚さで形成される。トンネル酸化膜とゲート酸化膜は厚さが相違するので、互いに異なる工程で形成することが好ましい。このようにトンネル酸化膜とゲート酸化膜を互いに異なる工程で形成する方法は、既に広く公知になっている技術なので、詳細な説明は省略する。
一方、図６（ｂ）に示すように、セル領域の第１ポリシリコン層２０８は、素子分離膜２０６の突出部２０６ａと半導体基板２０１上に残留する素子分離膜（絶縁物質）２０６によってワードライン方向だけでなく、ビットライン方向（Ｂ−Ｂ′）にも同時に隔離される。したがって、それ以上のパターニング工程なしでも第１ポリシリコン層２０８をフローティングゲートとして使用することができる。
それだけでなく、第１ポリシリコン層２０８は、縁部が素子分離膜２０６と重畳するように形成され、ビットライン方向（Ｂ−Ｂ′）にもより狭い間隔で形成されるため、第１ポリシリコン層２０８の面積を極大化することができる。
前記の方法により、素子分離領域には素子分離膜２０６を形成しながら、ワードライン方向（Ａ−Ａ′）とビットライン方向（Ｂ−Ｂ′）に同時に隔離された第１ポリシリコン層２０８を半導体基板２０１上に形成することができる。このような方法をＳＡＦＧ(Self Aligned Floating Gate)工程という。
ここで、セル領域に形成される第１ポリシリコン層２０８は、フラッシュメモリセルのフローティングゲートを形成するためのものであり、周辺回路領域に形成される第１ポリシリコン層２０８はトランジスタのゲートを形成するためである。フローティングゲート領域の半導体基板２０１上に絶縁膜パターン及び素子分離膜２０６の突出部２０６ａによって隔離されるゲート絶縁膜２０７及び第１ポリシリコン層２０８の積層構造を形成する。
図６（ｃ）を参照すると、第１ポリシリコン層２０８を含んだ全体構造上にエッチング停止膜２０９及びワードライン領域が定義された犠牲絶縁膜２１０を順次形成する。ここで、犠牲絶縁膜２１０は後続の工程で形成される第２ポリシリコン層が形成されるべき領域を定義するためのものである。そして、犠牲絶縁膜２１０の厚さに応じて、後続の工程で形成される第２ポリシリコン層の厚さが決定されるので、これを考慮して犠牲絶縁膜２１０の厚さを決定することが好ましい。
一方、エッチング停止膜２０９は、後続のエッチング工程時に下部要素（例えば、ポリシリコン層）がエッチングされることを防止するために形成される。しかし、犠牲絶縁膜２１０のエッチング時に下部要素とのエッチング選択比を調節すると、エッチング停止膜２０９は省略することができる。
次に、理解を助けるために、図２のレイアウト図のビットライン方向（Ｂ−Ｂ′）に切り取られた状態の断面図で説明する。したがって、以後の図面では素子分離膜が図示されない。
図７（ａ）を参照すると、ゲートマスクを用いたエッチング工程で犠牲絶縁膜２１０をパターニングする。この際、エッチング停止膜２０９が形成された場合、エッチング停止膜２０９をエッチング停止層として使用し、犠牲絶縁膜２１０をエッチングした後、エッチング停止膜２０９をさらにエッチングする。即ち、エッチング停止膜２０９は犠牲絶縁膜２１０と同一のパターンでエッチングされる。これにより、セル領域では、犠牲絶縁膜２１０がエッチングされた領域が、コントロールゲートが形成されるべき領域として定義される。
図７（ｂ）を参照すると、犠牲絶縁膜２１０をエッチングマスクとして使用するエッチング工程によりセル領域で第１ポリシリコン層２０８の露出した部分を所定の厚さだけエッチングする。これにより、セル領域の第１ポリシリコン層２０８は、「凹」状に形成され、表面積が増加してフラッシュメモリセルのカップリング比を増加させることができる。
このような工程は、セル領域にのみ実施することができ、周辺回路領域にも同時に実施することができる。
図８（ａ）を参照すると、セル領域に誘電体膜２１１を形成する。ここで、周辺回路領域にも誘電体膜２１１を形成すると、後続の工程で形成されるべきポリシリコン層と第１ポリシリコン層２０８が電気的に隔離されてフラッシュメモリセルと同一の構造になる。したがって、周辺回路領域では、後続の工程で形成されるポリシリコン層と第１ポリシリコン層２０８が電気的に連結できるように、誘電体膜２１１をセル領域にのみ形成する。
このような誘電体膜２１１はＯＮＯ(Oxide-Nitride-Oxide)構造で形成することができる。
図８（ｂ）を参照すると、セル領域と周辺回路領域の全体構造上にコントロールゲート用第２ポリシリコン層２１２を形成した後、その上部には金属層２１４を形成する。第２ポリシリコン層２１２はフローティングゲートとなる第１ポリシリコン層２０８の凹な部分の上部にシリンダ構造で形成された内壁に形成される。また第２ポリシリコン層２１２の内部に金属層２１４が形成される。即ち、犠牲絶縁膜２１０を含んだ全体構造上に誘電体膜２１１、第２ポリシリコン層２１２及び金属層２１４を順次形成する。誘電体膜２１１は第１ポリシリコン層２０８と第２ポリシリコン層２１２との間に形成され、該第２ポリシリコン層２１２の外壁全体に形成される。
前記において、第２ポリシリコン層２１２は、犠牲絶縁膜２１０の間の空間が完全に埋め込まれず、犠牲絶縁膜２１０による段差を維持しながら凹な形に形成できる程度の厚さに形成することが好ましく、たとえば３００Å〜１０００Åに形成することができる。
一方、セル領域では、第２ポリシリコン層２１２が凹な構造の第１ポリシリコン層２０８上に形成されるため、第１ポリシリコン層２０８の内部側壁でも第１ポリシリコン層２０８と第２ポリシリコン層２１２が重畳してフラッシュメモリセルの全体的なカップリング比を増加させることができる。そして、周辺回路領域では、誘電体膜２１１が形成されていない状態で第２ポリシリコン層２１２が形成されるため、第２ポリシリコン層２１２と第１ポリシリコン層２０８が直接接触する。したがって、第１ポリシリコン層２０８及び第２ポリシリコン層２１２がトランジスタのゲートとして形成される。
一方、金属層２１４はタングステンで形成することが好ましく、この場合、金属層２１４と第２ポリシリコン層２１２との間に障壁層２１３を形成することが好ましい。障壁層２１３としてはＷＮまたはＴｉＳｉＮで形成することが好ましい。即ち、金属層２１４を形成する前に、第２ポリシリコン層２１２を含んだ全体構造上に障壁（金属）層２１３を形成する。
障壁層２１３をＷＮで形成する場合には、タングステン蒸着の際に初期に窒素含有ガス（例えば、ＮＨ３またはＮ２）を供給してＷＮを蒸着した後、窒素含有ガスの供給を中断し、タングステン層を形成する方式で形成することができる。この際、ＷＮが１０Å〜５０Å程度の厚さに蒸着されるように窒素含有ガスの供給時間を調節する。そして、タングステンは、犠牲絶縁膜２１０の間の空間が完全に埋め込まれる程度の厚さに形成することが好ましく、５００Å〜２０００Åの厚さに形成することができる。
障壁層２１３をＴｉＳｉＮで形成する場合には、蒸着装備で供給ガスのみを取り替えながらＴｉＳｉＮをまず蒸着した後、真空破壊または時間の遅延なくインシチューで金属層２１４を直ちに形成することができる。即ち、障壁（金属）層２１３と金属層２１４は、同一のチャンバ内で連続的に形成することができる。障壁層２１３をＴｉＳｉＮで形成する場合、２０Å〜２００Åの厚さに形成することができ、図１（ｂ）及び図１（ｃ）で説明したように、Ｎ２の含有率を調節して比抵抗またはストレス特性を調節する。
図９（ａ）を参照すると、犠牲絶縁膜２１０上部の金属層２１４、障壁層２１３及び第２ポリシリコン層２１２を除去して、犠牲絶縁膜２１０の間の空間にのみ第２ポリシリコン層２１２、障壁層２１３及び金属層２１４を残留させる。このような工程は、セル領域の誘電体膜２１１または周辺回路領域の犠牲絶縁膜２１０に含まれた絶縁膜の表面が露出するまで化学的機械的研磨工程で金属層２１４、障壁層２１３及び第２ポリシリコン層２１２を研磨する方式で行なうことができる。
この際、研磨工程は、金属層２１４及び障壁層２１３の研磨時に第２ポリシリコン層２１２を１次エッチング停止膜として使用し、金属層２１４及び障壁層２１３の研磨後に過度研磨を施して第２ポリシリコン層２１２まで研磨する方式で行なうこともできる。一方、第２ポリシリコン層２１２の研磨時に研磨選択比を最大に確保して金属層２１４に研磨損失(ディッシング(Dishing)またはエロージョン(Erosion))が発生することを防止することが好ましい。
これにより、セル領域では、金属層２１４、障壁層２１３及び第２ポリシリコン層２１２が犠牲絶縁膜２１０によって所定のパターン状に隔離され、これらはフラッシュメモリセルのコントロールゲートになる。周辺回路領域では、金属層２１４、障壁層２１３、第２ポリシリコン層２１２及び第１ポリシリコン層２０８がトランジスタのゲートになる。
図９（ｂ）を参照すると、第１ポリシリコン層２０８の間の半導体基板２０１上に残留する物質を全て除去し、露出した半導体基板２０１の活性領域に不純物を注入してソース／ドレイン２１５を形成する。この際、周辺回路領域でも、絶縁物質が除去されながら露出された半導体基板２０１に不純物が注入され、トランジスタのソース／ドレインが形成される。これにより、セル領域にはフラッシュメモリセルが形成され、周辺回路領域にはトランジスタが形成される。ソース／ドレインは第１ポリシリコン層２０８の縁部の半導体基板２０１上に形成される。
最終的に形成されたフラッシュメモリセルとトランジスタを考察すると、段差が殆ど発生しないことが分かる。但し、誘電体膜２１１の厚さ差程度のみ段差が発生する。もし、犠牲絶縁膜２１０上の誘電体膜２１１まで除去すると、フラッシュメモリセルとトランジスタの段差を同一にすることができる。
それだけでなく、コントロールゲートが第１ポリシリコン層２０８の凹な部分に形成されるため、フラッシュメモリセルの全体的な高さを減少させることができ、金属層２１４も第２ポリシリコン層２１２の凹な部分にのみ形成されるので、高さをより減少させることができる。したがって、後続の工程をより容易に行なうことができる。
また、コントロールゲートを形成するためのパターニング工程をエッチング工程ではない研磨工程のみで進行するうえ、第１ポリシリコン層２０８は予め全てパターニングされているため、金属層２１４及び第２ポリシリコン層２１２のみを研磨すればよい。したがって、パターニング工程のエッチング負担を減らし、エッチング副産物によるレシデュー発生を抑制することができる。
一方、後続の工程で全体構造上に層間絶縁膜を形成した後、コンタクトホールを形成し、伝導性物質を埋め込んでコンタクトプラグを形成するが、このような工程は、第２ポリシリコン層２１２の側壁が誘電体膜２１１で取り囲まれた状態で行われる。したがって、第２ポリシリコン層２１２の側壁にエッチング損傷が発生し、あるいは第２ポリシリコン層２１２とコンタクトプラグが接触することを防止することができる。すなわち、本発明では、誘電体膜２１１が第２ポリシリコン層２１２の絶縁膜スペーサの役割まで行なう。
本発明の活用例として、半導体素子およびその製造方法に適用出来、特に、メモリセルとトランジスタの段差を減らすことが可能な半導体素子およびその製造方法に適用出来る。
（ａ）は本発明の実施例に係る半導体素子の障壁金属層を説明するための断面図、（ｂ）及び（ｃ）はＴｉＳｉＮの電気的特性を説明するための特性グラフである。 本発明の実施例に係る半導体素子のフラッシュメモリセル領域のレイアウト図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。 本発明の実施例に係るフラッシュメモリ素子の製造方法を説明するための素子の断面図である。
１０１、２０１…半導体基板
１０２、２０４…層間絶縁膜
１０３…下部導電層
１０５…障壁金属層
１０６…金属層
２０２…パッド酸化膜
２０３…パッド窒化膜
２０４…トレンチ
２０５…ライナー酸化膜
２０６…素子分離膜
２０６ａ…突出部
２０７…ゲート絶縁膜
２０８…第１ポリシリコン層
２０９…エッチング停止膜
２１０…犠牲絶縁膜
２１１…誘電体膜
２１２…第２ポリシリコン層
２１３…障壁層
２１４…金属層
２１５…ソース／ドレイン

Claims (28)

  1. 半導体基板の素子分離領域に形成され、上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜と、
    前記素子分離膜の突出部によって隔離されている間の前記半導体基板上に形成されたゲート絶縁膜と、
    前記素子分離膜の突出部によって隔離されている間の前記ゲート絶縁膜上に形成され、前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされるシリンダ構造の第１ポリシリコン層と、
    前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記素子分離膜上に形成され、互いに独立した複数の突出部からなる犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層と、
    前記第２ポリシリコン層の前記凹部内に形成された金属層と、
    前記第１ポリシリコン層の縁部の前記半導体基板上に形成されたソース／ドレインと、
    を有することを特徴とする半導体素子。
  2. 前記第１ポリシリコン層と前記第２ポリシリコン層との間に形成された誘電体膜をさらに含むことを特徴とする請求項１記載の半導体素子。
  3. 前記誘電体膜が前記第２ポリシリコン層の外壁全体に形成されたことを特徴とする請求項２記載の半導体素子。
  4. 絶縁物質で、半導体基板の素子分離領域には上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜を形成しながら、活性領域上ではフローティングゲート領域が開口部の形と定義された絶縁膜パターンを形成する段階と、
    前記フローティングゲート領域の前記半導体基板上に前記絶縁膜パターン及び前記素子分離膜の突出部によって隔離されるゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記素子分離膜の突出部によって隔離されると共に、前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされる第１ポリシリコン層を形成する段階と、
    前記素子分離膜上に、ワードライン領域が定義され、互いに独立した複数の突出部からなる犠牲絶縁膜を形成する段階と、
    前記犠牲絶縁膜を含んだ全体構造上に誘電体膜を形成する段階と、
    前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層を形成する段階と、
    前記第２ポリシリコン層の前記凹部内に金属層を形成する段階と、
    前記誘電体膜、前記第２ポリシリコン層及び前記金属層を前記犠牲絶縁膜間の空間にのみ残留させる段階と、
    前記犠牲絶縁膜及び前記絶縁膜パターンを除去する段階と、
    前記第１ポリシリコン層の縁部の前記半導体基板にソース／ドレーンを形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  5. 前記素子分離膜及び前記絶縁膜パターンを形成する段階は、
    前記半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、
    ビットライン方向に素子分離領域の前記パッド窒化膜及び前記パッド酸化膜をエッチングする段階と、
    前記素子分離領域の前記半導体基板にトレンチを形成する段階と、
    前記パッド窒化膜及び前記パッド酸化膜をワードライン方向にエッチングして、フローティングゲートが形成されるべき領域にのみ前記パッド窒化膜を残留させる段階と、
    前記パッド窒化膜の間の空間と前記トレンチを絶縁物質で埋め込んで前記素子分離膜及び前記絶縁膜パターンを形成する段階と、
    前記パッド窒化膜及び前記パッド酸化膜を除去して、前記フローティングゲートが形成されるべき領域を露出させる段階と、
    を含むことを特徴とする請求項４記載の半導体素子の製造方法。
  6. 前記トレンチを形成した後、
    前記トレンチの側壁及び底面に発生したエッチング損傷を緩和するために、酸化工程を行なう段階をさらに含むことを特徴とする請求項５記載の半導体素子の製造方法。
  7. 前記パッド窒化膜及び前記パッド酸化膜を除去した後、
    前記フローティングゲートが形成されるべき領域を広めるために、前記半導体基板の上部に突出した部分の前記素子分離膜と前記絶縁膜パターンをエッチングする段階をさらに含むことを特徴とする請求項５記載の半導体素子の製造方法。
  8. 前記素子分離膜の突出した部分と前記絶縁膜パターンは、ウェットエッチング工程でエッチングすることを特徴とする請求項７記載の半導体素子の製造方法。
  9. 前記犠牲絶縁膜を形成する前に、
    前記第１ポリシリコン層を含んだ全体構造上にエッチング停止膜を形成する段階をさらに含み、前記エッチング停止膜は前記犠牲絶縁膜と同一のパターンでエッチングされることを特徴とする請求項４記載の半導体素子の製造方法。
  10. 前記誘電体膜を形成する前に、
    前記犠牲絶縁膜をエッチングマスクとして用いるエッチング工程で前記第１ポリシリコン層をエッチングし、前記第１ポリシリコン層をシリンダ構造で形成する段階をさらに含むことを特徴とする請求項４記載の半導体素子の製造方法。
  11. 前記金属層はタングステンで形成されることを特徴とする請求項４記載の半導体素子の製造方法。
  12. 前記金属層を形成する前に、
    前記第２ポリシリコン層を含んだ全体構造上に障壁金属層を形成する段階をさらに含むことを特徴とする請求項４記載の半導体素子の製造方法。
  13. 前記障壁金属層は、ＷＮまたはＴｉＳｉＮで形成されることを特徴とする請求項１２記載の半導体素子の製造方法。
  14. 前記ＴｉＳｉＮの窒素含有率が２５％以上、且つ３５％以下であることを特徴とする請求項１３記載の半導体素子の製造方法。
  15. 前記障壁金属層と前記金属層は、同一のチャンバ内で連続的に形成されることを特徴とする請求項１２記載の半導体素子の製造方法。
  16. 絶縁物質で、半導体基板の素子分離領域には上部が半導体基板よりも高く突出し、互いに独立した複数の突出部からなる素子分離膜を形成しながら、セル領域ではフローティングゲート領域が開口部の形と定義され、周辺回路領域ではゲート領域が開口部の形と定義された絶縁膜パターンを形成する段階と、
    前記フローティングゲート領域及び前記ゲート領域の前記半導体基板上に前記絶縁膜パターン及び前記素子分離膜の突出部によって隔離されるゲート絶縁膜を形成する段階と、
    前記ゲート絶縁膜上に前記素子分離膜の突出部によって隔離されると共に、
    前記セル領域では前記素子分離膜の突出部の周壁に沿って突出し、中央部が断面コ字形状の凹部とされ、
    前記周辺回路領域では均一の厚さとされる第１ポリシリコン層を形成する段階と、
    前記素子分離膜上に、ワードライン領域及び前記ゲート領域が定義され、互いに独立した複数の突出部からなる犠牲絶縁膜を形成する段階と、
    前記犠牲絶縁膜を含んだ前記セル領域上に誘電体膜を形成する段階と、
    前記セル領域では前記第１ポリシリコン層の前記凹部内に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成され、
    前記周辺回路領域では前記第１ポリシリコン層上に設けられる断面コ字形状の凹部と、前記犠牲絶縁膜の上部及び周壁を覆う断面コ字形状の凸部と、が断面クランク形状に連続して形成された第２ポリシリコン層を形成する段階と、
    前記第２ポリシリコン層の前記凹部内に金属層を形成する段階と、
    前記誘電体膜、前記第２ポリシリコン層及び前記金属層を前記犠牲絶縁膜の間の空間にのみ残留させる段階と、
    前記犠牲絶縁膜及び前記絶縁膜パターンを除去する段階と、
    前記第１ポリシリコン層の縁部の前記半導体基板にソース／ドレインを形成する段階と、
    を含むことを特徴とする半導体素子の製造方法。
  17. 前記素子分離膜及び前記絶縁膜パターンを形成する段階は、
    前記半導体基板上にパッド酸化膜及びパッド窒化膜を形成する段階と、
    素子分離領域の前記パッド窒化膜及び前記パッド酸化膜をエッチングする段階と、
    前記素子分離領域の前記半導体基板にトレンチを形成する段階と、
    前記セル領域中の前記フローティングゲート領域と前記周辺回路領域中の前記ゲート領域の前記パッド窒化膜を除去する段階と、
    前記パッド窒化膜の間の空間と前記トレンチを絶縁物質で埋め込んで前記素子分離膜及び前記絶縁膜パターンを形成する段階と、
    前記パッド窒化膜及び前記パッド酸化膜を除去して前記フローティングゲート領域と前記ゲート領域を露出させる段階と、
    をさらに含むことを特徴とする請求項１６記載の半導体素子の製造方法。
  18. 前記ゲート絶縁膜が、前記セル領域と前記周辺回路領域に互いに異なる厚さで形成されることを特徴とする請求項１６記載の半導体素子の製造方法。
  19. 前記トレンチを形成した後、
    前記トレンチの側壁及び底面に発生したエッチング損傷を緩和するために、酸化工程を行なう段階をさらに含むことを特徴とする請求項１７記載の半導体素子の製造方法。
  20. 前記パッド窒化膜及び前記パッド酸化膜を除去した後、
    前記フローティングゲートが形成されるべき領域を広めるために、前記素子分離膜の突出部分と前記絶縁膜パターンをエッチングする段階をさらに含むことを特徴とする請求項１７記載の半導体素子の製造方法。
  21. 前記素子分離膜の突出部分と前記絶縁膜パターンは、ウェットエッチング工程でエッチングされることを特徴とする請求項２０記載の半導体素子の製造方法。
  22. 前記犠牲絶縁膜を形成する前に、
    前記第１ポリシリコン層を含んだ全体構造上にエッチング停止膜を形成する段階をさらに含み、前記エッチング停止膜は犠牲絶縁膜と同一のパターンでエッチングされることを特徴とする請求項１６記載の半導体素子の製造方法。
  23. 前記誘電体膜を形成する前に、
    前記犠牲絶縁膜をエッチングマスクとして使用するエッチング工程で前記セル領域の前記第１ポリシリコン層をエッチングして前記セル領域の前記第１ポリシリコン層をシリンダ構造で形成する段階をさらに含むことを特徴とする請求項１６記載の半導体素子の製造方法。
  24. 前記金属層は、タングステンで形成されることを特徴とする請求項１６記載の半導体素子の製造方法。
  25. 前記金属層を形成する前に、
    前記第２ポリシリコン層を含んだ全体構造上に障壁金属層を形成する段階をさらに含むことを特徴とする請求項１６記載の半導体素子の製造方法。
  26. 前記障壁金属層は、ＷＮまたはＴｉＳｉＮで形成されることを特徴とする請求項２５記載の半導体素子の製造方法。
  27. 前記ＴｉＳｉＮの窒素含有率が２５％以上、且つ３５％以下であることを特徴とする請求項２６記載の半導体素子の製造方法。
  28. 前記障壁金属層と金属層は、同一のチャンバ内で連続的に形成されることを特徴とする請求項２５記載の半導体素子の製造方法。
JP2004375284A 2004-10-20 2004-12-27 半導体素子およびその製造方法 Expired - Fee Related JP5090619B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040084179A KR100671583B1 (ko) 2004-05-14 2004-10-20 반도체 소자 및 그 제조 방법
KR2004-084179 2004-10-20

Publications (2)

Publication Number Publication Date
JP2006121024A JP2006121024A (ja) 2006-05-11
JP5090619B2 true JP5090619B2 (ja) 2012-12-05

Family

ID=36129060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004375284A Expired - Fee Related JP5090619B2 (ja) 2004-10-20 2004-12-27 半導体素子およびその製造方法

Country Status (5)

Country Link
US (2) US7365430B2 (ja)
JP (1) JP5090619B2 (ja)
CN (1) CN100573874C (ja)
DE (1) DE102004060668A1 (ja)
TW (1) TWI252512B (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100655435B1 (ko) * 2005-08-04 2006-12-08 삼성전자주식회사 비휘발성 메모리 장치 및 그 제조 방법
TWI275164B (en) * 2005-09-27 2007-03-01 Powerchip Semiconductor Corp Non-volatile memory and the fabricating method thereof
JP5024835B2 (ja) * 2006-03-31 2012-09-12 公益財団法人北九州産業学術推進機構 ペルチェ素子を備えた温調容器
US7998809B2 (en) * 2006-05-15 2011-08-16 Micron Technology, Inc. Method for forming a floating gate using chemical mechanical planarization
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
JP2008300703A (ja) * 2007-06-01 2008-12-11 Sharp Corp 半導体装置の製造方法
CN102931195B (zh) * 2011-08-11 2015-05-20 华邦电子股份有限公司 半导体元件及其制造方法
KR20130104200A (ko) * 2012-03-13 2013-09-25 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US10896848B1 (en) * 2019-10-15 2021-01-19 Nanya Technology Corporation Method of manufacturing a semiconductor device
CN115332060B (zh) * 2022-10-13 2022-12-16 合肥晶合集成电路股份有限公司 栅极结构的制作方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2603128B1 (fr) * 1986-08-21 1988-11-10 Commissariat Energie Atomique Cellule de memoire eprom et son procede de fabrication
JP2908163B2 (ja) * 1993-02-25 1999-06-21 株式会社東芝 半導体装置の製造方法
JP3294041B2 (ja) * 1994-02-21 2002-06-17 株式会社東芝 半導体装置
JP3362970B2 (ja) * 1994-08-19 2003-01-07 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
JPH09205154A (ja) * 1996-01-25 1997-08-05 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3602722B2 (ja) * 1997-06-30 2004-12-15 株式会社東芝 半導体装置の製造方法
JP3988256B2 (ja) * 1998-06-09 2007-10-10 東京エレクトロン株式会社 成膜方法
TW444403B (en) * 1999-01-08 2001-07-01 Infineon Technologies Ag Electrical programmable memory-cells arrangement and its production method
KR100762863B1 (ko) * 2000-06-30 2007-10-08 주식회사 하이닉스반도체 확산방지 티타늄-실리콘-질소 막을 이용한 구리금속배선방법
JP4096507B2 (ja) * 2000-09-29 2008-06-04 富士通株式会社 半導体装置の製造方法
KR100393229B1 (ko) * 2001-08-11 2003-07-31 삼성전자주식회사 자기 정렬된 게이트 구조를 포함하는 불휘발성 메모리장치 제조 방법 및 이에 의한 불휘발성 메모리 장치
US6576543B2 (en) * 2001-08-20 2003-06-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for selectively depositing diffusion barriers
KR100426484B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀 및 그의 제조방법
TW513782B (en) * 2001-12-31 2002-12-11 Silicon Integrated Sys Corp Manufacture method of selective copper film on damascene interconnect
JP3973467B2 (ja) * 2002-03-20 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP2003318287A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 不揮発性半導体記憶装置およびその製造方法
US20040009336A1 (en) * 2002-07-11 2004-01-15 Applied Materials, Inc. Titanium silicon nitride (TISIN) barrier layer for copper diffusion
KR100634163B1 (ko) * 2003-02-19 2006-10-16 삼성전자주식회사 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법
TWI226683B (en) * 2004-02-10 2005-01-11 Powerchip Semiconductor Corp Method of fabricating a flash memory
TWI233665B (en) * 2004-02-12 2005-06-01 Powerchip Semiconductor Corp Method of fabricating a flash memory
US7115458B2 (en) * 2004-09-02 2006-10-03 Micron Technology, Inc. Gate coupling in floating-gate memory cells

Also Published As

Publication number Publication date
US7365430B2 (en) 2008-04-29
US20070176296A1 (en) 2007-08-02
US7303958B2 (en) 2007-12-04
CN1763959A (zh) 2006-04-26
JP2006121024A (ja) 2006-05-11
DE102004060668A1 (de) 2006-04-27
CN100573874C (zh) 2009-12-23
US20060081906A1 (en) 2006-04-20
TWI252512B (en) 2006-04-01
TW200614335A (en) 2006-05-01

Similar Documents

Publication Publication Date Title
US6995424B2 (en) Non-volatile memory devices with charge storage insulators
US8283248B2 (en) Methods of manufacturing semiconductor devices
US7557401B2 (en) Semiconductor device and method of manufacturing the same
JP2002359308A (ja) 半導体記憶装置及びその製造方法
KR100554516B1 (ko) 반도체 장치의 제조 방법
US20120074484A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
US7303958B2 (en) Semiconductor device and method of manufacturing the same
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
JP2006093327A (ja) 半導体装置およびその製造方法
KR100660543B1 (ko) 낸드형 플래시 메모리 장치 및 그 제조 방법
US20090026525A1 (en) Memory and method for fabricating the same
JP2008205379A (ja) 不揮発性半導体メモリ及びその製造方法
WO2007026494A1 (ja) 半導体装置およびその製造方法
JP4039944B2 (ja) フラッシュメモリ素子の製造方法
JP2010087159A (ja) 不揮発性半導体記憶装置およびその製造方法
KR100885787B1 (ko) 비휘발성 메모리 소자의 제조 방법
US20060081909A1 (en) Semiconductor device and manufacturing method therefor
US20080203458A1 (en) Semiconductor Memory Device and Method of Fabricating the Same
KR100671603B1 (ko) 플래시 메모리 소자의 제조 방법
KR100671583B1 (ko) 반도체 소자 및 그 제조 방법
KR100691932B1 (ko) 플래시 메모리 소자의 플로팅 게이트 형성 방법
KR100571632B1 (ko) 반도체소자 제조 방법
JP2010129740A (ja) 不揮発性半導体記憶装置およびその製造方法
KR20040029525A (ko) 플레쉬 메모리 소자 및 그 제조방법
JP2010034291A (ja) 不揮発性半導体記憶装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110331

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120307

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120807

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120913

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees