JP3544308B2 - 不揮発性半導体記憶装置の製造方法 - Google Patents
不揮発性半導体記憶装置の製造方法 Download PDFInfo
- Publication number
- JP3544308B2 JP3544308B2 JP31445898A JP31445898A JP3544308B2 JP 3544308 B2 JP3544308 B2 JP 3544308B2 JP 31445898 A JP31445898 A JP 31445898A JP 31445898 A JP31445898 A JP 31445898A JP 3544308 B2 JP3544308 B2 JP 3544308B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- film
- gate
- insulating film
- side wall
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 32
- 239000000758 substrate Substances 0.000 claims description 32
- 239000012535 impurity Substances 0.000 claims description 20
- 239000004020 conductor Substances 0.000 claims description 18
- 150000004767 nitrides Chemical class 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 16
- 238000009792 diffusion process Methods 0.000 description 15
- 229920005591 polysilicon Polymers 0.000 description 14
- 230000005684 electric field Effects 0.000 description 9
- 230000003647 oxidation Effects 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 229910052698 phosphorus Inorganic materials 0.000 description 7
- 239000011574 phosphorus Substances 0.000 description 7
- 238000000206 photolithography Methods 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000002955 isolation Methods 0.000 description 4
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
- H01L29/7884—Programmable transistors with only two possible levels of programmation charging by hot carrier injection
- H01L29/7885—Hot carrier injection from the channel
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置に係り、より詳細には、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセルを有する不揮発性半導体記憶装置、例えば消去及びプログラム可能な読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去及びプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、ＥＥＰＲＯＭの一種である一括消去が可能なフラッシュ・メモリ等、及びその製造方法に関する。
【０００２】
【従来の技術】
図１は従来技術に係るフラッシュ・メモリにおけるメモリセルの作製工程を概略的に示したものである。
【０００３】
先ず、最初の工程（図１（ａ）参照）では、半導体（例えばｐ型シリコン）の基板１上に素子分離用の絶縁膜２として酸化膜を例えば熱酸化法により４００ｎｍ〜８００ｎｍ程度形成し、更に第１のゲート絶縁膜となるべき酸化膜３を熱酸化法により１０ｎｍ程度形成した後、全面にフローティングゲートとなるべき多結晶シリコン膜４を１３０ｎｍ程度形成し、不純物として例えばリン（Ｐ）等を多結晶シリコン膜４に注入する。次に、第２のゲート絶縁膜となるべき酸化膜５を熱酸化法により２０ｎｍ程度形成した後、全面にコントロールゲートとなるべき多結晶シリコン膜６を１５０ｎｍ程度形成し、不純物として例えばリン（Ｐ）等を多結晶シリコン膜６に注入する。
【０００４】
次の工程（図１（ｂ）参照）では、フォトリソグラフィ技術を用いてコントロールゲートのレジストパターニング（レジストの塗布）を行い、このレジストをマスクにして多結晶シリコン膜６、酸化膜５、多結晶シリコン膜４及び酸化膜３をエッチングした後、当該レジストを除去する。これによって、図示のように半導体基板１上に順次第１のゲート絶縁膜３Ｇ、フローティングゲート４Ｇ、第２のゲート絶縁膜５Ｇ及びコントロールゲート６Ｇが積層されたスタック構造が完成する。
【０００５】
次の工程（図１（ｃ）参照）では、フォトリソグラフィ技術を用いて、ソース領域を高耐圧にするために半導体基板１と逆導電型の不純物であるリン（Ｐ）等を低濃度で注入してｎ型拡散層７を形成し、更に半導体基板１と逆導電型の不純物である砒素（Ａｓ）等を高濃度で注入してｎ型拡散層（ソース領域）８Ｓ及びｎ型拡散層（ドレイン領域）８Ｄを形成する。次に、全面に化学気相成長（ＣＶＤ）法により絶縁膜として酸化膜を２００ｎｍ程度成長させた後、異方性のドライエッチングを施してスタック構造（３Ｇ，４Ｇ，５Ｇ，６Ｇ）の側壁に側壁絶縁膜９を形成する。
【０００６】
最後の工程（図１（ｄ）参照）では、ＣＶＤ法により層間絶縁膜ＬＳを形成した後、ソース領域８Ｓ、ドレイン領域８Ｄ及びコントロールゲート６Ｇにそれぞれ到達するコンタクトホールを形成し、各コンタクトホールを充填するように電極配線ＷＳ、ＷＤ及びＷＧをそれぞれ形成してメモリセル構造を完成する。
【０００７】
このようにして作製されたメモリセルを有する不揮発性半導体記憶装置（フラッシュ・メモリ）において、プログラム動作（書き込み動作）及び消去動作は以下のように行われる。先ず、書き込み時には、コントロールゲートとドレイン領域の間に正電界が生じるよう電圧を印加し、これによってドレイン領域からホット・エレクトロン（熱電子）を発生させ、この電子をフローティングゲートに注入することで情報の書き込みを行う。他方、消去時には、コントロールゲートとソース領域の間に負電界が生じるよう電圧を印加し、フローティングゲートからＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ） トンネル電流により酸化膜（第１のゲート絶縁膜）を通してソース領域に電子を引き抜くことで情報の消去を行う。
【０００８】
【発明が解決しようとする課題】
上述したように、不揮発性半導体記憶装置の書き込み動作及び消去動作は、それぞれフローティングゲートへの電子の注入及びフローティングゲートからの電子の引き抜きによって行われるため、各動作特性はフローティングゲートにかかる電圧によって左右される。この動作特性を左右するフローティングゲート電圧について、二重ゲート構造をもつメモリセルの概念的な構成を示す図２を参照しながら説明する。
【０００９】
図２に示すように、フローティングゲートと基板の間の静電容量をＣ１、フローティングゲートとコントロールゲートの間の静電容量をＣ２、フローティングゲートとドレイン領域の間の静電容量をＣ３、フローティングゲートとソース領域の間の静電容量をＣ４、ドレイン電圧をＶＤ 、ソース電圧をＶＳ 、コントロールゲート電圧をＶＣＧ、フローティングゲート電圧をＶＦＧ、フローティングゲートとソース領域がオーバーラップしている部分の領域（面積）をＳ、消去時にフローティングゲートとソース領域の間の酸化膜（第１のゲート絶縁膜）にかかる電界をＥＯＸ、消去時にフローティングゲートからソース領域に流れるＦ−Ｎトンネル電流をＩＦＮとすると、書き込み時のフローティングゲート電圧（ＶＦＧ（Ｗ） とする）、消去時のフローティングゲート電圧（ＶＦＧ（Ｅ） とする）及びＦ−Ｎトンネル電流ＩＦＮは、それぞれ以下の式（１）、（２）及び（３）で表される。
【００１０】
ここに、式（３）におけるＡＦＮ及びＢＦＮは定数を表している。
【００１１】
式（１）から、コントロールゲート電圧ＶＣＧとドレイン電圧ＶＤ が一定であるとすると、静電容量Ｃ２，Ｃ３が大きければ大きいほど書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は大きくなる。この書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は、大きければ大きいほどフローティングゲートに注入される電子の量が多くなって書き込み時間を短縮できるので、大きい方が好ましい。このためには、静電容量Ｃ２，Ｃ３を大きくする必要がある。
【００１２】
同様にして、式（２）から、コントロールゲート電圧ＶＣＧとソース電圧ＶＳ が一定であるとすると、静電容量Ｃ２が大きければ大きいほど消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は大きくなる。この消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は、大きければ大きいほどフローティングゲートから引き抜かれる電子の量が多くなって消去時間を短縮できるので、大きい方が好ましい。このためには、静電容量Ｃ２を大きくする必要がある。
【００１３】
また、式（３）から、第１のゲート絶縁膜にかかる電界ＥＯＸが一定であるとすると、フローティングゲートとソース領域のオーバーラップ部分の面積Ｓが大きければ大きいほどＦ−Ｎトンネル電流ＩＦＮが増大して消去時間の短縮を図ることができるので、オーバーラップ部分の面積Ｓは大きい方が好ましい。
【００１４】
図２から理解されるように、静電容量Ｃ２は、フローティングゲートとコントロールゲートの対向面積の大きさに比例し、第２のゲート絶縁膜の厚さに反比例する。また、静電容量Ｃ３は、フローティングゲートとドレイン領域がオーバーラップしている部分の面積に比例し、第１のゲート絶縁膜の厚さに反比例する。また、Ｆ−Ｎトンネル電流ＩＦＮは、フローティングゲートとソース領域がオーバーラップしている部分の面積（Ｓ）に比例する。
【００１５】
従って、各静電容量Ｃ２，Ｃ３及びＦ−Ｎトンネル電流ＩＦＮを大きくするためには、各ゲート絶縁膜を薄くするか、或いはフローティングゲートのドレイン／ソース領域に対するオーバーラップ部分の面積又はコントロールゲートとの対向面積を大きくする必要がある。この場合、各ゲート絶縁膜を薄くする方法は、その絶縁性を確保する観点からその厚さを薄くする程度にも限界があるため、むしろフローティングゲートとドレイン／ソース領域のオーバーラップ部分の面積等を大きくする方法が有効である。
【００１６】
これに関して、上述した従来技術（図１参照）では、フローティングゲート４Ｇの側壁に側壁絶縁膜９が形成されていたため、フローティングゲート４Ｇに対して半導体基板１に自己整合的に形成されたソース領域８Ｓ及びドレイン領域８Ｄに対しフローティングゲート４Ｇがオーバーラップする部分の面積は、それほど大きくなかった。つまり、静電容量Ｃ３の大きさ及びフローティングゲートとソース領域のオーバーラップ部分の面積Ｓの大きさは、必ずしも十分ではなく、むしろ小さかった。
【００１７】
静電容量Ｃ２，Ｃ３の大きさが小さいと、式（１）から、同じ電圧ＶＣＧ，ＶＤ に対して書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は相対的に低下する。その結果、フローティングゲートへの電子の注入効率（すなわち書き込み効率）が低下し、書き込みに要する時間が長くなるといった問題が生じる。
【００１８】
他方、静電容量Ｃ２の大きさが小さく、フローティングゲートとソース領域のオーバーラップ部分の面積（Ｓ）がそれほど大きくないと、式（２）及び（３）から、同じ電圧ＶＣＧ，ＶＳ に対して消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は相対的に低下し、また、Ｆ−Ｎトンネル電流ＩＦＮも相対的に減少する。その結果、Ｆ−Ｎトンネル電流ＩＦＮによるフローティングゲートからソース領域への電子の引き抜き効率（すなわち消去効率）が低下し、消去に要する時間が長くなるといった問題が生じる。
【００１９】
また、上述した従来技術では、フローティングゲートとコントロールゲートの間の静電容量Ｃ２を増やそうとすると、両者間の対向面積を大きくしなければならない。これは、個々のメモリセルの面積の増大につながり、ひいては集積度の低下につながるので、改善の余地がある。
【００２０】
さらに、上述した従来技術では、各静電容量Ｃ２，Ｃ３の大きさ及びフローティングゲートとソース領域のオーバーラップ部分の面積（Ｓ）の大きさが十分ではないため、書き込み効率及び消去効率の向上のために各々のフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） を大きくしようとすると、メモリセルにかかる電圧ＶＣＧ，ＶＤ ，ＶＳ を大きくしなければならない。これは、不揮発性半導体記憶装置の消費電力の増大につながるので、好ましくない。
【００２１】
本発明は、上述した従来技術における課題に鑑み創作されたもので、書き込み効率及び消去効率を向上させると共に、セル面積の縮小化及び各動作時（書き込み時／消去時）のセルにかかる電圧の低減化を図ることができる不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上述した従来技術の課題を解決するため、本発明によれば、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセルを作製する工程を含む不揮発性半導体記憶装置の製造方法において、前記メモリセルを作製する工程が、一導電型の半導体基板上に順次第１のゲート絶縁膜、第１の導電膜及び絶縁膜を形成する工程と、前記第１の導電膜の側壁に対して前記半導体基板に自己整合的にそれぞれ該半導体基板と逆導電型の第１及び第２の半導体領域を形成する工程と、前記第１の導電膜の側壁及び前記絶縁膜の側壁に導電体側壁部を形成する工程と、前記絶縁膜を除去する工程と、前記第１の導電膜及び前記導電体側壁部に不純物を注入して前記フローティングゲートを形成する工程と、前記フローティングゲートを覆うように順次第２のゲート絶縁膜及び第２の導電膜を形成する工程と、前記第２の導電膜に不純物を注入した後、該第２の導電膜上に最終的なフローティングゲートの形状に応じたマスクを形成する工程と、前記マスクに沿って前記第２の導電膜、前記第２のゲート絶縁膜、前記導電体側壁部及び前記第１のゲート絶縁膜を除去して前記最終的なフローティングゲート及び前記コントロールゲートを形成する工程とを含むことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
図３は、本発明に係る不揮発性半導体記憶装置の製造方法によって製造される不揮発性半導体記憶装置の原理構成を示す。
【００２３】
図３に示すように、本発明に係る不揮発性半導体記憶装置は、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセル１０を有することを前提とし、メモリセル１０が、一導電型の半導体基板１１と、半導体基板１１上に形成された第１のゲート絶縁膜１２と、第１のゲート絶縁膜１２上に形成された、フローティングゲートＦＧの一部分を構成する第１の導電膜１３と、第１の導電膜１３の側壁に対して半導体基板１１に自己整合的にそれぞれ形成された、半導体基板１１と逆導電型の第１及び第２の半導体領域１４，１５と、第１の導電膜１３の上面から突出するようにその側壁に付加的に且つ第１，第２の半導体領域１４，１５とオーバーラップするように形成された、フローティングゲートＦＧの残りの部分を構成する導電体側壁部１６と、第１の導電膜１３及び導電体側壁部１６を覆うように形成された第２のゲート絶縁膜１７と、第２のゲート絶縁膜１７上に形成された、コントロールゲートＣＧを構成する第２の導電膜１８とを有することを特徴とする。また、後述するように本発明の好適な実施形態では、導電体側壁部１６の頂上部分は丸められて形成されている。
【００２４】
本発明に係る不揮発性半導体記憶装置のメモリセル１０の構成によれば、フローティングゲートＦＧ（第１の導電膜１３及び導電体側壁部１６）とコントロールゲートＣＧ（第２の導電膜１８）の間に導電体側壁部１６の形状に依存した段差が形成されるので、フローティングゲートＦＧとコントロールゲートＣＧの対向面積は相対的に増大し、この部分の静電容量（図２の静電容量Ｃ２）は増大する。また、本来のフローティングゲートの部分（第１の導電膜１３）の側壁に付加的なフローティングゲートとして機能する導電体側壁部１６が設けられているので、第１の導電膜１３の側壁に対して半導体基板１１に自己整合的に形成された第１，第２の半導体領域１４，１５に対しフローティングゲートＦＧがオーバーラップする部分の面積Ｓ１，Ｓ２は相対的に増大し、当該部分の静電容量（図２の静電容量Ｃ３）も増大する。
【００２５】
従って、上述した式（１）から理解されるように、静電容量Ｃ２及びＣ３の増大により、同じＶＣＧ及びＶＤ に対して書き込み時にフローティングゲートにかかる実効的な電圧ＶＦＧ（Ｗ） は大きくなり、その結果、フローティングゲートに注入される電子の量は多くなり（書き込み効率の向上）、それに応じて書き込み時間が短縮され、メモリ素子の書き込み特性が向上する。
【００２６】
また、上述した式（２）及び（３）から理解されるように、静電容量Ｃ２の増大及びフローティングゲートＦＧとソース領域（第１の半導体領域１４）のオーバーラップ部分の面積Ｓ２（図２のＳで示す部分）の増大により、同じＶＣＧ及びＶＳ に対して消去時にフローティングゲートにかかる実効的な電圧ＶＦＧ（Ｅ） は大きくなり、またＦ−Ｎトンネル電流ＩＦＮも増大し、その結果、フローティングゲートからソース領域（第１の半導体領域１４）へ引き抜かれる電子の量は多くなり（消去効率の向上）、それに応じて消去時間が短縮され、メモリ素子の消去特性が向上する。
【００２７】
また、本発明に係るメモリセル１０の構成によれば、フローティングゲートＦＧの断面的な形状を工夫する（図３の例では凹形状とする）ことで、セルの面積を増やすことなく、フローティングゲートＦＧとコントロールゲートＣＧの対向面積を相対的に増大させて当該部分の静電容量Ｃ２を大きくすることができる。言い換えると、同じ静電容量Ｃ２に対しては、個々のメモリセルの面積を縮小することが可能となる。
【００２８】
さらに、各静電容量Ｃ２，Ｃ３の増大により、同じＶCG及びＶD に対して書き込み時のフローティングゲート電圧ＶFG(W) を大きくし、同じＶCG及びＶS に対して消去時のフローティングゲート電圧ＶFG(E) を大きくすることができる。つまり、同じフローティングゲート電圧ＶFG(W) ，ＶFG(E) に対して、メモリセルの各部にかかる電圧（ＶCG，ＶD ，ＶS ）を低減することが可能となる。
また、後述するように導電体側壁部の頂上部分（フローティングゲートの尖っている部分）を丸めて形成した場合には、当該部分に電界が集中するのを防ぐことができ、これによって絶縁破壊の発生を回避することができる。
【００３０】
【発明の実施の形態】
図４は本発明の第１実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００３１】
図４において、２１は半導体基板、２２は素子分離用の絶縁膜、２３Ｇは第１のゲート絶縁膜、２７はソース領域を高耐圧にするための低濃度拡散層、２８Ｓはソース領域を構成する高濃度拡散層、２８Ｄはドレイン領域を構成する高濃度拡散層、ＦＧは全体的に凹形状をなして形成されたフローティングゲート、３０Ｇは第２のゲート絶縁膜、３１Ｇはコントロールゲート、３２は酸化膜、３３は層間絶縁膜、３４Ｓはソース領域２８Ｓにコンタクトされた電極配線、３４Ｄはドレイン領域２８Ｄにコンタクトされた電極配線、３４Ｇはコントロールゲート３１Ｇにコンタクトされた電極配線を示す。
【００３２】
本実施形態に係るメモリセルの構成上の特徴は、フローティングゲートＦＧがその両端部において上方向に突出している部分（以下の記載において「側壁部」という。）を有し、この側壁部の形状に依存してフローティングゲートＦＧの表面に段差が形成されると共に、各側壁部がソース領域２８Ｓ及びドレイン領域２８Ｄにそれぞれオーバーラップしていることである。
【００３３】
次に、第１実施形態に係るメモリセルを作製する方法について図５及び図６を参照しながら説明する。
【００３４】
先ず、最初の工程（図５（ａ）参照）では、熱酸化法又はＣＶＤ法により、半導体基板２１（本実施形態ではｐ型シリコン基板）上に素子分離用の絶縁膜２２として酸化膜を４００ｎｍ〜８００ｎｍ程度形成し、更に第１のゲート絶縁膜２３Ｇとなるべき酸化膜２３を１０ｎｍ程度形成する。次に、全面にフローティングゲートＦＧの一部となるべき多結晶シリコン膜２４を例えば１３０ｎｍ程度形成し、更にその上に絶縁膜２５としてシリコン酸化膜（ＳｉＯ２ ）又はシリコン窒化膜（Ｓｉ３ Ｎ４ ）を１５０ｎｍ程度形成した後、フォトリソグラフィ技術を用いて絶縁膜２５及び多結晶シリコン膜２４のレジストパターニング（レジスト２６の塗布）を行う。次に、レジスト２６をマスクにして絶縁膜２５及び多結晶シリコン膜２４をエッチングした後、レジスト２６を剥離除去する。ここに、エッチングされた後の多結晶シリコン膜２４は、フローティングゲートＦＧの一部分２４Ｇ（図５（ｂ）参照）を構成する。
【００３５】
次の工程（図５（ｂ）参照）では、フォトリソグラフィ技術を用いて多結晶シリコン膜２４Ｇの側壁に対し半導体基板２１に自己整合的にそれぞれ半導体基板２１と逆導電型（本実施形態ではｎ型）の３つの半導体領域２７，２８Ｓ及び２８Ｄを形成する。具体的には、側壁の一方の側にｎ型不純物であるリン（Ｐ）等を低濃度のドーズ量で且つ相対的に大きい加速エネルギーで注入して低濃度拡散層２７を形成した後、側壁の両側にそれぞれｎ型不純物である砒素（Ａｓ）等を高濃度のドーズ量で且つ相対的に小さい加速エネルギーで注入して高濃度拡散層２８Ｓ及び２８Ｄを形成する。これら高濃度拡散層２８Ｓ及び２８Ｄはそれぞれソース領域及びドレイン領域を構成し、他方、低濃度拡散層２７はソース領域２８Ｓを高耐圧にするために設けられている。
【００３６】
次の工程（図５（ｃ）参照）では、全面に多結晶シリコン膜を１００ｎｍ〜３００ｎｍの範囲で（本実施形態では１５０ｎｍ〜２００ｎｍ程度）形成した後、この多結晶シリコン膜に異方性のドライエッチングを施して多結晶シリコン膜２４Ｇ及び絶縁膜２５の側壁に多結晶シリコン側壁部２９を形成する。この多結晶シリコン側壁部２９は、フローティングゲートＦＧの残りの部分を構成する。
【００３７】
次の工程（図５（ｄ）参照）では、ウエットエッチングにより絶縁膜２５を除去した後、不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９に注入する。この不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９は、合わさってフローティングゲートＦＧを構成する。
【００３８】
次の工程（図６（ａ）参照）では、フローティングゲートＦＧを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成する。なお、この酸化膜３０に代えて、酸化膜と窒化膜が交互に形成された構造をもつ積層膜を用いてもよい。
【００３９】
次の工程（図６（ｂ）参照）では、全面にコントロールゲート３１Ｇとなるべき多結晶シリコン膜３１を１５０ｎｍ程度形成し、この多結晶シリコン膜３１に不純物としてリン（Ｐ）等を注入した後、フォトリソグラフィ技術を用いて最終的なフローティングゲートＦＧの形状に応じたレジストパターニング（レジスト３２の塗布）を行う。なお、多結晶シリコン膜３１に代えて、多結晶シリコン膜と金属もしくは金属反応層との積層構造を用いてもよい。
【００４０】
次の工程（図６（ｃ）参照）では、前の工程で塗布したレジスト３２をマスクにして多結晶シリコン膜３１、酸化膜３０、多結晶シリコン側壁部（フローティングゲートＦＧの両端部）及び第１のゲート絶縁膜２３Ｇをエッチングした後、レジスト３２を剥離除去する。これによって、最終的なメモリセルの二重ゲート構造、すなわち、第１のゲート絶縁膜２３Ｇの上に凹形状をなして形成されたフローティングゲートＦＧとその上に第２のゲート絶縁膜３０Ｇを介して形成されたコントロールゲート３１Ｇが積層された二重ゲート構造が完成する。
【００４１】
最後の工程（図６（ｄ）参照）では、ＣＶＤ法により酸化膜３２を２００ｎｍ程度成長させ、更に層間絶縁膜３３を形成した後、ソース領域２８Ｓ、ドレイン領域２８Ｄ及びコントロールゲート３１Ｇにそれぞれ到達するコンタクトホールを形成し、各コンタクトホールを充填するように例えばアルミニウム（Ａｌ）の電極配線３４Ｓ、３４Ｄ及び３４Ｇをそれぞれ形成して、第１実施形態が意図するフラッシュ・メモリのセル構造を完成する。
【００４２】
以上説明したように第１実施形態によれば、フローティングゲートＦＧ（多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９）の表面に多結晶シリコン側壁部２９の形状に依存した段差が形成されているので、フローティングゲートＦＧとコントロールゲート３１Ｇの対向面積は相対的に増大し、これによって両者間の静電容量（図２の静電容量Ｃ２）は増大する。また、フローティングゲートＦＧの両端部における多結晶シリコン側壁部２９がソース領域２８Ｓ及びドレイン領域２８Ｄにそれぞれオーバーラップするよう設けられているので、この多結晶シリコン側壁部２９の領域分だけフローティングゲートＦＧが各ソース／ドレイン領域とオーバーラップする部分の面積は増大し、これによって、フローティングゲートＦＧとドレイン領域の間の静電容量（図２の静電容量Ｃ３）も増大する。
【００４３】
このように、各静電容量Ｃ２，Ｃ３の増大及びオーバーラップ部分の面積（図２のＳで示す部分）の増大により、前述の式（１），（２）及び（３）から理解されるように、書き込み時においてはフローティングゲート電圧ＶＦＧ（Ｗ） が上昇し、それによってフローティングゲートに注入される電子の量が多くなり（書き込み効率の向上）、書き込み時間が短縮されるという効果が得られ、他方、消去時においてはフローティングゲート電圧ＶＦＧ（Ｅ） が上昇し、またＦ−Ｎトンネル電流ＩＦＮも増大し、それによってフローティングゲートからソース領域へ引き抜かれる電子の量が多くなり（消去効率の向上）、消去時間が短縮されるという効果が得られる。
【００４４】
また、本実施形態に係るメモリセルの構成によれば、フローティングゲートＦＧの断面的な形状を凹形状とすることで、セルの面積を増やすことなく、フローティングゲートＦＧとコントロールゲート３１Ｇの間の静電容量Ｃ２を大きくすることができる。言い換えると、同じ静電容量Ｃ２に対しては、メモリセルの面積を縮小することが可能となる。これは、フラッシュ・メモリ全体で見た場合に個々のメモリセルの集積度の向上に寄与する。
【００４５】
さらに、各静電容量Ｃ２及びＣ３の増大により、同じコントロールゲート電圧ＶＣＧ、ドレイン電圧ＶＤ 及びソース電圧ＶＳ に対して書き込み時及び消去時のフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） を大きくすることができる。言い換えると、同じフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） に対しては、メモリセルの各部にかかる電圧（ＶＣＧ，ＶＤ ，ＶＳ ）を低減することが可能となる。これは、フラッシュ・メモリ全体で見た場合にその消費電力の低減に寄与する。
【００４６】
図７は本発明の第２実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００４７】
この第２実施形態に係るメモリセルの構成上の特徴は、フローティングゲートＦＧの一部分を構成する多結晶シリコン膜の側壁に形成されるべき多結晶シリコン側壁部（フローティングゲートＦＧの両端部において上方向に突出している部分）の頂上部分が丸められて形成されていることである。他の構成については、第１実施形態（図４参照）の場合と同じであるので、その説明は省略する。
【００４８】
次に、第２実施形態に係るメモリセルを作製する方法について図８を参照しながら説明する。但し、第２実施形態のメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。よって、記載の簡単化のため、第１実施形態の場合と異なる一部の工程についてのみ説明する。
【００４９】
先ず、図８（ａ）に示す工程では、図５（ａ）〜図５（ｃ）に示した工程と同様の工程を経た後、ウエットエッチングにより絶縁膜２５（図５（ｃ）参照）を除去する。この際、フローティングゲートＦＧの一部を構成する多結晶シリコン側壁部２９の頂上部分は尖っているため、セルの動作時にこの尖っている部分に電界が集中することでその絶縁破壊が生じるおそれがある。
【００５０】
次の工程（図８（ｂ）参照）では、かかる不都合を解消するために、多結晶シリコン側壁部２９の頂上部分を丸める処理を行っている。これは、多結晶シリコン膜２４Ｇと共に多結晶シリコン側壁部２９を例えば９５０℃以上で熱酸化すること（熱酸化膜４０）で実現され得る。この多結晶シリコン側壁部２９の頂上部分を丸めた後、その熱酸化膜４０をエッチングにより除去し、更に不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９に注入する。第１実施形態と同様、不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９は、合わさってフローティングゲートＦＧを構成する。
【００５１】
次の工程（図８（ｃ）参照）では、丸め処理が施された多結晶シリコン側壁部２９及び多結晶シリコン膜２４Ｇを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成する。この後の処理は、図６（ｂ）〜図６（ｄ）に示した工程と同様に行われる。
【００５２】
このように第２実施形態によれば、上述した第１実施形態で得られる効果に加えて、フローティングゲートＦＧの尖っている部分（多結晶シリコン側壁部２９の頂上部分）が丸められていることにより、当該部分に電界が集中するのを防いで絶縁破壊の発生を回避することができるという利点が得られる。
【００５３】
図９は本発明の第３実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００５４】
この第３実施形態に係るメモリセルは、構成上は第１実施形態（図４参照）に係るメモリセルと殆ど同じであり、その特徴は、セル作製プロセスにおいてフローティングゲートＦＧの一部分を構成する多結晶シリコン膜の側壁に形成されるべき多結晶シリコン側壁部（フローティングゲートＦＧの両端部において上方向に突出している部分）の厚さを第１実施形態の場合と比べて厚く形成したことである。このプロセス上の差異により、図９に示されるようにその側壁部の頂上部分の「尖り」が、図４の場合と比べて緩やかに形成されている。
【００５５】
次に、第３実施形態に係るメモリセルを作製する方法について図１０を参照しながら説明する。但し、第３実施形態のメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。よって、記載の簡単化のため、第１実施形態の場合と異なる一部の工程についてのみ説明する。
【００５６】
先ず、図１０（ａ）に示す工程では、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を経た後、全面に多結晶シリコン膜を第１実施形態の場合（１５０ｎｍ〜２００ｎｍ）よりも厚めに（２００ｎｍ以上）形成し、更に異方性のドライエッチングを施して多結晶シリコン膜２４Ｇ及び絶縁膜２５の側壁に多結晶シリコン側壁部２９ａを厚めに形成する。
【００５７】
次の工程（図１０（ｂ）参照）では、ウエットエッチングにより絶縁膜２５を除去した後、不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９ａに注入する。第１実施形態と同様、不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９ａは、合わさってフローティングゲートＦＧを構成する。
【００５８】
次の工程（図１０（ｃ）参照）では、先ず、フローティングゲートＦＧを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成し、次に、全面にコントロールゲート３１Ｇとなるべき多結晶シリコン膜３１を１５０ｎｍ程度形成し、この多結晶シリコン膜３１に不純物としてリン（Ｐ）等を注入する。更に、フォトリソグラフィ技術を用いて最終的なフローティングゲートＦＧの形状に応じたレジストパターニング（レジスト３２の塗布）を行う。この後の処理は、図６（ｃ）及び図６（ｄ）に示した工程と同様に行われる。
【００５９】
このように第３実施形態によれば、上述した第１実施形態で得られる効果に加えて、多結晶シリコン側壁部２９ａが厚めに形成されていることにより、後の工程で多結晶シリコン膜３１（コントロールゲート）のエッチング時に用いるマスクとしてのレジスト３２とフローティングゲートＦＧとの位置合わせのマージンＭ１，Ｍ２（図１０（ｃ）参照）を十分に確保することができるという利点が得られる。
【００６０】
この位置合わせのマージンが十分に確保されていると、マスクの位置が僅かにずれている場合でも、マスクに沿ってエッチングを行った時に多結晶シリコン膜３１（コントロールゲート）、酸化膜３０（第２のゲート絶縁膜）、多結晶シリコン側壁部２９ａ（フローティングゲート）及び第１のゲート絶縁膜２３Ｇの４つの部分がエッチングされ得るので、そのコントロールゲートがソース領域２８Ｓ及びドレイン領域２８Ｄから絶縁された正常なセル構造が形成される。
【００６１】
しかし、もしマージンが十分に確保されていない（つまり、多結晶シリコン側壁部の厚さが小さ過ぎる）とすると、マスクの位置が僅かにずれた場合、マスクに沿ってエッチングを行った時に多結晶シリコン膜（コントロールゲート）の部分のみがエッチングされてしまう可能性があり、この場合、そのコントロールゲートがソース／ドレイン領域に直接接触してしまい、メモリトランジスタとして役に立たないセル構造が形成されてしまうといった不都合が生じる。第３実施形態は、かかる不都合に対処するよう意図したものである。
【００６２】
上述した各実施形態では、半導体基板上でメモリセルが形成される部分の基板表面は平坦であるものとして説明したが、基板表面の形状はこれに限定されず、例えば段差部分等を有していてもよい。図１１にその一例が示される。
【００６３】
図１１は本発明の第４実施形態に係るフラッシュ・メモリにおけるメモリセルの主要部の構成を断面図の形で概略的に示したものである。
【００６４】
この第４実施形態に係るメモリセルの構成上の特徴は、図示のように、半導体基板２１上でフローティングゲートＦＧが形成される部分に対応する領域においてゲート長方向に段差部分（図中、ＳＰで示す波線で囲まれた部分）が形成されていることである。この段差部分ＳＰは、好適には、ドレイン領域を構成する高濃度拡散層２８Ｄの近傍に形成されている。また、２７Ｄはドレイン領域２８Ｄよりも低い不純物濃度を有する拡散層を示す。この拡散層２７Ｄは、ドレイン領域を延在させる形で高濃度拡散層２８Ｄに置き換えてもよいが、このためにチャネル長が短くなってパンチスルーが生じる可能性が高くなるので、好適には低濃度で形成することが望ましい。他の構成については、第１実施形態（図４参照）の場合と同じであるので、その説明は省略する。
【００６５】
この第４実施形態に係るメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。第１実施形態の場合と異なる一部の工程は、以下のように行われる。
【００６６】
先ず、半導体基板２１（ｐ型シリコン基板）上に例えば熱酸化法により素子分離用の絶縁膜として酸化膜を４００ｎｍ〜８００ｎｍ程度形成した後、ドレイン領域側に段差部分ＳＰを形成するためにフォトリソグラフィ技術を用いて半導体基板２１のレジストパターニング（レジストの塗布）を行い、このレジストをマスクにして半導体基板２１を部分的に５０ｎｍ程度エッチングする。次いで、このレジストを残したまま、ｎ型不純物である砒素（Ａｓ）等を低濃度のドーズ量で注入して段差部分ＳＰの側壁部及び底部に低濃度拡散層２７Ｄを形成する。そして、上記レジストを除去する。この後、第１のゲート絶縁膜２３Ｇを１０ｎｍ程度形成し、以降、第１実施形態の場合と同じ工程を経て、第４実施形態が意図するフラッシュ・メモリのセル構造を完成する。
【００６７】
第４実施形態に係るセル構造によれば、上述した第１実施形態で得られる効果に加えて、従来の水平方向のチャネルに垂直方向のチャネルが付加的に形成されることにより、ドレイン領域２８ＤからフローティングゲートＦＧへの電子の注入を効果的に行うことができるという利点が得られる。つまり、垂直方向のチャネルが形成される時にコントロールゲートＣＧからのゲート電界は水平方向の電界を発生し、これによって電子の移動が加速され、フローティングゲートＦＧに注入される電子の量が多くなるからである。これは、書き込み効率の向上に大いに寄与する。
【００６８】
なお、上述した各実施形態では、ｐ型の半導体基板にｎ型の半導体領域（ソース／ドレイン領域）を形成した場合について説明したが、これは、それぞれ逆導電型にしてもよいことはもちろんである。この場合、使用される不純物の種類や濃度等をその導電型に応じて適宜選定する必要があることは、当業者にとって明らかであろう。
【００６９】
【発明の効果】
以上説明したように本発明によれば、フローティングゲートの表面に段差が形成されるようにその断面形状を工夫し、またフローティングゲートの一部分をソース／ドレイン領域とオーバーラップさせることにより、フローティングゲートとコントロールゲートの間の静電容量及びフローティングゲートとドレイン領域との間の静電容量を増大させて書き込み時及び消去時の各フローティングゲート電圧を大きくすることができ、またフローティングゲートとソース領域間のＦ−Ｎトンネル電流を増大することができるため、これによって書き込み効率及び消去効率を共に向上させることが可能となる。
【００７０】
また、フローティングゲートの断面形状を工夫することで、セルの面積を増やすことなく各静電容量を大きくすることができるので、同じ静電容量に対してはセル面積を縮小することが可能となる。さらに、同じフローティングゲート電圧に対しては、各動作時のセルにかかる電圧を低減することが可能となる。
【図面の簡単な説明】
【図１】従来技術に係るフラッシュ・メモリにおけるメモリセルの作製工程を示す断面図である。
【図２】二重ゲート構造をもつメモリセルの概念的な構成図である。
【図３】本発明に係る不揮発性半導体記憶装置の原理を説明するための図である。
【図４】本発明の第１実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図５】第１実施形態に係るメモリセルの作製工程を示す断面図（その１）である。
【図６】第１実施形態に係るメモリセルの作製工程を示す断面図（その２）である。
【図７】本発明の第２実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図８】第２実施形態に係るメモリセルの作製工程の一部を示す断面図である。
【図９】本発明の第３実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図１０】第３実施形態に係るメモリセルの作製工程の一部を示す断面図である。
【図１１】本発明の第４実施形態に係るフラッシュ・メモリにおけるメモリセルの主要部の構成を概略的に示す断面図である。
【符号の説明】
１０…メモリセル
１１…半導体基板
１２…第１のゲート絶縁膜
１３…第１の導電膜
１４，１５…半導体領域
１６…導電体側壁部
１７…第２のゲート絶縁膜
１８…第２の導電膜
ＣＧ…コントロールゲート
ＦＧ…フローティングゲート
Ｓ１，Ｓ２…フローティングゲートと半導体領域がオーバーラップする部分
【発明の属する技術分野】
本発明は、半導体記憶装置に係り、より詳細には、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセルを有する不揮発性半導体記憶装置、例えば消去及びプログラム可能な読み出し専用メモリ（ＥＰＲＯＭ）、電気的に消去及びプログラム可能な読み出し専用メモリ（ＥＥＰＲＯＭ）、ＥＥＰＲＯＭの一種である一括消去が可能なフラッシュ・メモリ等、及びその製造方法に関する。
【０００２】
【従来の技術】
図１は従来技術に係るフラッシュ・メモリにおけるメモリセルの作製工程を概略的に示したものである。
【０００３】
先ず、最初の工程（図１（ａ）参照）では、半導体（例えばｐ型シリコン）の基板１上に素子分離用の絶縁膜２として酸化膜を例えば熱酸化法により４００ｎｍ〜８００ｎｍ程度形成し、更に第１のゲート絶縁膜となるべき酸化膜３を熱酸化法により１０ｎｍ程度形成した後、全面にフローティングゲートとなるべき多結晶シリコン膜４を１３０ｎｍ程度形成し、不純物として例えばリン（Ｐ）等を多結晶シリコン膜４に注入する。次に、第２のゲート絶縁膜となるべき酸化膜５を熱酸化法により２０ｎｍ程度形成した後、全面にコントロールゲートとなるべき多結晶シリコン膜６を１５０ｎｍ程度形成し、不純物として例えばリン（Ｐ）等を多結晶シリコン膜６に注入する。
【０００４】
次の工程（図１（ｂ）参照）では、フォトリソグラフィ技術を用いてコントロールゲートのレジストパターニング（レジストの塗布）を行い、このレジストをマスクにして多結晶シリコン膜６、酸化膜５、多結晶シリコン膜４及び酸化膜３をエッチングした後、当該レジストを除去する。これによって、図示のように半導体基板１上に順次第１のゲート絶縁膜３Ｇ、フローティングゲート４Ｇ、第２のゲート絶縁膜５Ｇ及びコントロールゲート６Ｇが積層されたスタック構造が完成する。
【０００５】
次の工程（図１（ｃ）参照）では、フォトリソグラフィ技術を用いて、ソース領域を高耐圧にするために半導体基板１と逆導電型の不純物であるリン（Ｐ）等を低濃度で注入してｎ型拡散層７を形成し、更に半導体基板１と逆導電型の不純物である砒素（Ａｓ）等を高濃度で注入してｎ型拡散層（ソース領域）８Ｓ及びｎ型拡散層（ドレイン領域）８Ｄを形成する。次に、全面に化学気相成長（ＣＶＤ）法により絶縁膜として酸化膜を２００ｎｍ程度成長させた後、異方性のドライエッチングを施してスタック構造（３Ｇ，４Ｇ，５Ｇ，６Ｇ）の側壁に側壁絶縁膜９を形成する。
【０００６】
最後の工程（図１（ｄ）参照）では、ＣＶＤ法により層間絶縁膜ＬＳを形成した後、ソース領域８Ｓ、ドレイン領域８Ｄ及びコントロールゲート６Ｇにそれぞれ到達するコンタクトホールを形成し、各コンタクトホールを充填するように電極配線ＷＳ、ＷＤ及びＷＧをそれぞれ形成してメモリセル構造を完成する。
【０００７】
このようにして作製されたメモリセルを有する不揮発性半導体記憶装置（フラッシュ・メモリ）において、プログラム動作（書き込み動作）及び消去動作は以下のように行われる。先ず、書き込み時には、コントロールゲートとドレイン領域の間に正電界が生じるよう電圧を印加し、これによってドレイン領域からホット・エレクトロン（熱電子）を発生させ、この電子をフローティングゲートに注入することで情報の書き込みを行う。他方、消去時には、コントロールゲートとソース領域の間に負電界が生じるよう電圧を印加し、フローティングゲートからＦ−Ｎ（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ） トンネル電流により酸化膜（第１のゲート絶縁膜）を通してソース領域に電子を引き抜くことで情報の消去を行う。
【０００８】
【発明が解決しようとする課題】
上述したように、不揮発性半導体記憶装置の書き込み動作及び消去動作は、それぞれフローティングゲートへの電子の注入及びフローティングゲートからの電子の引き抜きによって行われるため、各動作特性はフローティングゲートにかかる電圧によって左右される。この動作特性を左右するフローティングゲート電圧について、二重ゲート構造をもつメモリセルの概念的な構成を示す図２を参照しながら説明する。
【０００９】
図２に示すように、フローティングゲートと基板の間の静電容量をＣ１、フローティングゲートとコントロールゲートの間の静電容量をＣ２、フローティングゲートとドレイン領域の間の静電容量をＣ３、フローティングゲートとソース領域の間の静電容量をＣ４、ドレイン電圧をＶＤ 、ソース電圧をＶＳ 、コントロールゲート電圧をＶＣＧ、フローティングゲート電圧をＶＦＧ、フローティングゲートとソース領域がオーバーラップしている部分の領域（面積）をＳ、消去時にフローティングゲートとソース領域の間の酸化膜（第１のゲート絶縁膜）にかかる電界をＥＯＸ、消去時にフローティングゲートからソース領域に流れるＦ−Ｎトンネル電流をＩＦＮとすると、書き込み時のフローティングゲート電圧（ＶＦＧ（Ｗ） とする）、消去時のフローティングゲート電圧（ＶＦＧ（Ｅ） とする）及びＦ−Ｎトンネル電流ＩＦＮは、それぞれ以下の式（１）、（２）及び（３）で表される。
【００１０】
【００１１】
式（１）から、コントロールゲート電圧ＶＣＧとドレイン電圧ＶＤ が一定であるとすると、静電容量Ｃ２，Ｃ３が大きければ大きいほど書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は大きくなる。この書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は、大きければ大きいほどフローティングゲートに注入される電子の量が多くなって書き込み時間を短縮できるので、大きい方が好ましい。このためには、静電容量Ｃ２，Ｃ３を大きくする必要がある。
【００１２】
同様にして、式（２）から、コントロールゲート電圧ＶＣＧとソース電圧ＶＳ が一定であるとすると、静電容量Ｃ２が大きければ大きいほど消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は大きくなる。この消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は、大きければ大きいほどフローティングゲートから引き抜かれる電子の量が多くなって消去時間を短縮できるので、大きい方が好ましい。このためには、静電容量Ｃ２を大きくする必要がある。
【００１３】
また、式（３）から、第１のゲート絶縁膜にかかる電界ＥＯＸが一定であるとすると、フローティングゲートとソース領域のオーバーラップ部分の面積Ｓが大きければ大きいほどＦ−Ｎトンネル電流ＩＦＮが増大して消去時間の短縮を図ることができるので、オーバーラップ部分の面積Ｓは大きい方が好ましい。
【００１４】
図２から理解されるように、静電容量Ｃ２は、フローティングゲートとコントロールゲートの対向面積の大きさに比例し、第２のゲート絶縁膜の厚さに反比例する。また、静電容量Ｃ３は、フローティングゲートとドレイン領域がオーバーラップしている部分の面積に比例し、第１のゲート絶縁膜の厚さに反比例する。また、Ｆ−Ｎトンネル電流ＩＦＮは、フローティングゲートとソース領域がオーバーラップしている部分の面積（Ｓ）に比例する。
【００１５】
従って、各静電容量Ｃ２，Ｃ３及びＦ−Ｎトンネル電流ＩＦＮを大きくするためには、各ゲート絶縁膜を薄くするか、或いはフローティングゲートのドレイン／ソース領域に対するオーバーラップ部分の面積又はコントロールゲートとの対向面積を大きくする必要がある。この場合、各ゲート絶縁膜を薄くする方法は、その絶縁性を確保する観点からその厚さを薄くする程度にも限界があるため、むしろフローティングゲートとドレイン／ソース領域のオーバーラップ部分の面積等を大きくする方法が有効である。
【００１６】
これに関して、上述した従来技術（図１参照）では、フローティングゲート４Ｇの側壁に側壁絶縁膜９が形成されていたため、フローティングゲート４Ｇに対して半導体基板１に自己整合的に形成されたソース領域８Ｓ及びドレイン領域８Ｄに対しフローティングゲート４Ｇがオーバーラップする部分の面積は、それほど大きくなかった。つまり、静電容量Ｃ３の大きさ及びフローティングゲートとソース領域のオーバーラップ部分の面積Ｓの大きさは、必ずしも十分ではなく、むしろ小さかった。
【００１７】
静電容量Ｃ２，Ｃ３の大きさが小さいと、式（１）から、同じ電圧ＶＣＧ，ＶＤ に対して書き込み時のフローティングゲート電圧ＶＦＧ（Ｗ） は相対的に低下する。その結果、フローティングゲートへの電子の注入効率（すなわち書き込み効率）が低下し、書き込みに要する時間が長くなるといった問題が生じる。
【００１８】
他方、静電容量Ｃ２の大きさが小さく、フローティングゲートとソース領域のオーバーラップ部分の面積（Ｓ）がそれほど大きくないと、式（２）及び（３）から、同じ電圧ＶＣＧ，ＶＳ に対して消去時のフローティングゲート電圧ＶＦＧ（Ｅ） は相対的に低下し、また、Ｆ−Ｎトンネル電流ＩＦＮも相対的に減少する。その結果、Ｆ−Ｎトンネル電流ＩＦＮによるフローティングゲートからソース領域への電子の引き抜き効率（すなわち消去効率）が低下し、消去に要する時間が長くなるといった問題が生じる。
【００１９】
また、上述した従来技術では、フローティングゲートとコントロールゲートの間の静電容量Ｃ２を増やそうとすると、両者間の対向面積を大きくしなければならない。これは、個々のメモリセルの面積の増大につながり、ひいては集積度の低下につながるので、改善の余地がある。
【００２０】
さらに、上述した従来技術では、各静電容量Ｃ２，Ｃ３の大きさ及びフローティングゲートとソース領域のオーバーラップ部分の面積（Ｓ）の大きさが十分ではないため、書き込み効率及び消去効率の向上のために各々のフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） を大きくしようとすると、メモリセルにかかる電圧ＶＣＧ，ＶＤ ，ＶＳ を大きくしなければならない。これは、不揮発性半導体記憶装置の消費電力の増大につながるので、好ましくない。
【００２１】
本発明は、上述した従来技術における課題に鑑み創作されたもので、書き込み効率及び消去効率を向上させると共に、セル面積の縮小化及び各動作時（書き込み時／消去時）のセルにかかる電圧の低減化を図ることができる不揮発性半導体記憶装置の製造方法を提供することを目的とする。
【００２２】
【課題を解決するための手段】
上述した従来技術の課題を解決するため、本発明によれば、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセルを作製する工程を含む不揮発性半導体記憶装置の製造方法において、前記メモリセルを作製する工程が、一導電型の半導体基板上に順次第１のゲート絶縁膜、第１の導電膜及び絶縁膜を形成する工程と、前記第１の導電膜の側壁に対して前記半導体基板に自己整合的にそれぞれ該半導体基板と逆導電型の第１及び第２の半導体領域を形成する工程と、前記第１の導電膜の側壁及び前記絶縁膜の側壁に導電体側壁部を形成する工程と、前記絶縁膜を除去する工程と、前記第１の導電膜及び前記導電体側壁部に不純物を注入して前記フローティングゲートを形成する工程と、前記フローティングゲートを覆うように順次第２のゲート絶縁膜及び第２の導電膜を形成する工程と、前記第２の導電膜に不純物を注入した後、該第２の導電膜上に最終的なフローティングゲートの形状に応じたマスクを形成する工程と、前記マスクに沿って前記第２の導電膜、前記第２のゲート絶縁膜、前記導電体側壁部及び前記第１のゲート絶縁膜を除去して前記最終的なフローティングゲート及び前記コントロールゲートを形成する工程とを含むことを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
図３は、本発明に係る不揮発性半導体記憶装置の製造方法によって製造される不揮発性半導体記憶装置の原理構成を示す。
【００２３】
図３に示すように、本発明に係る不揮発性半導体記憶装置は、フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセル１０を有することを前提とし、メモリセル１０が、一導電型の半導体基板１１と、半導体基板１１上に形成された第１のゲート絶縁膜１２と、第１のゲート絶縁膜１２上に形成された、フローティングゲートＦＧの一部分を構成する第１の導電膜１３と、第１の導電膜１３の側壁に対して半導体基板１１に自己整合的にそれぞれ形成された、半導体基板１１と逆導電型の第１及び第２の半導体領域１４，１５と、第１の導電膜１３の上面から突出するようにその側壁に付加的に且つ第１，第２の半導体領域１４，１５とオーバーラップするように形成された、フローティングゲートＦＧの残りの部分を構成する導電体側壁部１６と、第１の導電膜１３及び導電体側壁部１６を覆うように形成された第２のゲート絶縁膜１７と、第２のゲート絶縁膜１７上に形成された、コントロールゲートＣＧを構成する第２の導電膜１８とを有することを特徴とする。また、後述するように本発明の好適な実施形態では、導電体側壁部１６の頂上部分は丸められて形成されている。
【００２４】
本発明に係る不揮発性半導体記憶装置のメモリセル１０の構成によれば、フローティングゲートＦＧ（第１の導電膜１３及び導電体側壁部１６）とコントロールゲートＣＧ（第２の導電膜１８）の間に導電体側壁部１６の形状に依存した段差が形成されるので、フローティングゲートＦＧとコントロールゲートＣＧの対向面積は相対的に増大し、この部分の静電容量（図２の静電容量Ｃ２）は増大する。また、本来のフローティングゲートの部分（第１の導電膜１３）の側壁に付加的なフローティングゲートとして機能する導電体側壁部１６が設けられているので、第１の導電膜１３の側壁に対して半導体基板１１に自己整合的に形成された第１，第２の半導体領域１４，１５に対しフローティングゲートＦＧがオーバーラップする部分の面積Ｓ１，Ｓ２は相対的に増大し、当該部分の静電容量（図２の静電容量Ｃ３）も増大する。
【００２５】
従って、上述した式（１）から理解されるように、静電容量Ｃ２及びＣ３の増大により、同じＶＣＧ及びＶＤ に対して書き込み時にフローティングゲートにかかる実効的な電圧ＶＦＧ（Ｗ） は大きくなり、その結果、フローティングゲートに注入される電子の量は多くなり（書き込み効率の向上）、それに応じて書き込み時間が短縮され、メモリ素子の書き込み特性が向上する。
【００２６】
また、上述した式（２）及び（３）から理解されるように、静電容量Ｃ２の増大及びフローティングゲートＦＧとソース領域（第１の半導体領域１４）のオーバーラップ部分の面積Ｓ２（図２のＳで示す部分）の増大により、同じＶＣＧ及びＶＳ に対して消去時にフローティングゲートにかかる実効的な電圧ＶＦＧ（Ｅ） は大きくなり、またＦ−Ｎトンネル電流ＩＦＮも増大し、その結果、フローティングゲートからソース領域（第１の半導体領域１４）へ引き抜かれる電子の量は多くなり（消去効率の向上）、それに応じて消去時間が短縮され、メモリ素子の消去特性が向上する。
【００２７】
また、本発明に係るメモリセル１０の構成によれば、フローティングゲートＦＧの断面的な形状を工夫する（図３の例では凹形状とする）ことで、セルの面積を増やすことなく、フローティングゲートＦＧとコントロールゲートＣＧの対向面積を相対的に増大させて当該部分の静電容量Ｃ２を大きくすることができる。言い換えると、同じ静電容量Ｃ２に対しては、個々のメモリセルの面積を縮小することが可能となる。
【００２８】
さらに、各静電容量Ｃ２，Ｃ３の増大により、同じＶCG及びＶD に対して書き込み時のフローティングゲート電圧ＶFG(W) を大きくし、同じＶCG及びＶS に対して消去時のフローティングゲート電圧ＶFG(E) を大きくすることができる。つまり、同じフローティングゲート電圧ＶFG(W) ，ＶFG(E) に対して、メモリセルの各部にかかる電圧（ＶCG，ＶD ，ＶS ）を低減することが可能となる。
また、後述するように導電体側壁部の頂上部分（フローティングゲートの尖っている部分）を丸めて形成した場合には、当該部分に電界が集中するのを防ぐことができ、これによって絶縁破壊の発生を回避することができる。
【００３０】
【発明の実施の形態】
図４は本発明の第１実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００３１】
図４において、２１は半導体基板、２２は素子分離用の絶縁膜、２３Ｇは第１のゲート絶縁膜、２７はソース領域を高耐圧にするための低濃度拡散層、２８Ｓはソース領域を構成する高濃度拡散層、２８Ｄはドレイン領域を構成する高濃度拡散層、ＦＧは全体的に凹形状をなして形成されたフローティングゲート、３０Ｇは第２のゲート絶縁膜、３１Ｇはコントロールゲート、３２は酸化膜、３３は層間絶縁膜、３４Ｓはソース領域２８Ｓにコンタクトされた電極配線、３４Ｄはドレイン領域２８Ｄにコンタクトされた電極配線、３４Ｇはコントロールゲート３１Ｇにコンタクトされた電極配線を示す。
【００３２】
本実施形態に係るメモリセルの構成上の特徴は、フローティングゲートＦＧがその両端部において上方向に突出している部分（以下の記載において「側壁部」という。）を有し、この側壁部の形状に依存してフローティングゲートＦＧの表面に段差が形成されると共に、各側壁部がソース領域２８Ｓ及びドレイン領域２８Ｄにそれぞれオーバーラップしていることである。
【００３３】
次に、第１実施形態に係るメモリセルを作製する方法について図５及び図６を参照しながら説明する。
【００３４】
先ず、最初の工程（図５（ａ）参照）では、熱酸化法又はＣＶＤ法により、半導体基板２１（本実施形態ではｐ型シリコン基板）上に素子分離用の絶縁膜２２として酸化膜を４００ｎｍ〜８００ｎｍ程度形成し、更に第１のゲート絶縁膜２３Ｇとなるべき酸化膜２３を１０ｎｍ程度形成する。次に、全面にフローティングゲートＦＧの一部となるべき多結晶シリコン膜２４を例えば１３０ｎｍ程度形成し、更にその上に絶縁膜２５としてシリコン酸化膜（ＳｉＯ２ ）又はシリコン窒化膜（Ｓｉ３ Ｎ４ ）を１５０ｎｍ程度形成した後、フォトリソグラフィ技術を用いて絶縁膜２５及び多結晶シリコン膜２４のレジストパターニング（レジスト２６の塗布）を行う。次に、レジスト２６をマスクにして絶縁膜２５及び多結晶シリコン膜２４をエッチングした後、レジスト２６を剥離除去する。ここに、エッチングされた後の多結晶シリコン膜２４は、フローティングゲートＦＧの一部分２４Ｇ（図５（ｂ）参照）を構成する。
【００３５】
次の工程（図５（ｂ）参照）では、フォトリソグラフィ技術を用いて多結晶シリコン膜２４Ｇの側壁に対し半導体基板２１に自己整合的にそれぞれ半導体基板２１と逆導電型（本実施形態ではｎ型）の３つの半導体領域２７，２８Ｓ及び２８Ｄを形成する。具体的には、側壁の一方の側にｎ型不純物であるリン（Ｐ）等を低濃度のドーズ量で且つ相対的に大きい加速エネルギーで注入して低濃度拡散層２７を形成した後、側壁の両側にそれぞれｎ型不純物である砒素（Ａｓ）等を高濃度のドーズ量で且つ相対的に小さい加速エネルギーで注入して高濃度拡散層２８Ｓ及び２８Ｄを形成する。これら高濃度拡散層２８Ｓ及び２８Ｄはそれぞれソース領域及びドレイン領域を構成し、他方、低濃度拡散層２７はソース領域２８Ｓを高耐圧にするために設けられている。
【００３６】
次の工程（図５（ｃ）参照）では、全面に多結晶シリコン膜を１００ｎｍ〜３００ｎｍの範囲で（本実施形態では１５０ｎｍ〜２００ｎｍ程度）形成した後、この多結晶シリコン膜に異方性のドライエッチングを施して多結晶シリコン膜２４Ｇ及び絶縁膜２５の側壁に多結晶シリコン側壁部２９を形成する。この多結晶シリコン側壁部２９は、フローティングゲートＦＧの残りの部分を構成する。
【００３７】
次の工程（図５（ｄ）参照）では、ウエットエッチングにより絶縁膜２５を除去した後、不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９に注入する。この不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９は、合わさってフローティングゲートＦＧを構成する。
【００３８】
次の工程（図６（ａ）参照）では、フローティングゲートＦＧを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成する。なお、この酸化膜３０に代えて、酸化膜と窒化膜が交互に形成された構造をもつ積層膜を用いてもよい。
【００３９】
次の工程（図６（ｂ）参照）では、全面にコントロールゲート３１Ｇとなるべき多結晶シリコン膜３１を１５０ｎｍ程度形成し、この多結晶シリコン膜３１に不純物としてリン（Ｐ）等を注入した後、フォトリソグラフィ技術を用いて最終的なフローティングゲートＦＧの形状に応じたレジストパターニング（レジスト３２の塗布）を行う。なお、多結晶シリコン膜３１に代えて、多結晶シリコン膜と金属もしくは金属反応層との積層構造を用いてもよい。
【００４０】
次の工程（図６（ｃ）参照）では、前の工程で塗布したレジスト３２をマスクにして多結晶シリコン膜３１、酸化膜３０、多結晶シリコン側壁部（フローティングゲートＦＧの両端部）及び第１のゲート絶縁膜２３Ｇをエッチングした後、レジスト３２を剥離除去する。これによって、最終的なメモリセルの二重ゲート構造、すなわち、第１のゲート絶縁膜２３Ｇの上に凹形状をなして形成されたフローティングゲートＦＧとその上に第２のゲート絶縁膜３０Ｇを介して形成されたコントロールゲート３１Ｇが積層された二重ゲート構造が完成する。
【００４１】
最後の工程（図６（ｄ）参照）では、ＣＶＤ法により酸化膜３２を２００ｎｍ程度成長させ、更に層間絶縁膜３３を形成した後、ソース領域２８Ｓ、ドレイン領域２８Ｄ及びコントロールゲート３１Ｇにそれぞれ到達するコンタクトホールを形成し、各コンタクトホールを充填するように例えばアルミニウム（Ａｌ）の電極配線３４Ｓ、３４Ｄ及び３４Ｇをそれぞれ形成して、第１実施形態が意図するフラッシュ・メモリのセル構造を完成する。
【００４２】
以上説明したように第１実施形態によれば、フローティングゲートＦＧ（多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９）の表面に多結晶シリコン側壁部２９の形状に依存した段差が形成されているので、フローティングゲートＦＧとコントロールゲート３１Ｇの対向面積は相対的に増大し、これによって両者間の静電容量（図２の静電容量Ｃ２）は増大する。また、フローティングゲートＦＧの両端部における多結晶シリコン側壁部２９がソース領域２８Ｓ及びドレイン領域２８Ｄにそれぞれオーバーラップするよう設けられているので、この多結晶シリコン側壁部２９の領域分だけフローティングゲートＦＧが各ソース／ドレイン領域とオーバーラップする部分の面積は増大し、これによって、フローティングゲートＦＧとドレイン領域の間の静電容量（図２の静電容量Ｃ３）も増大する。
【００４３】
このように、各静電容量Ｃ２，Ｃ３の増大及びオーバーラップ部分の面積（図２のＳで示す部分）の増大により、前述の式（１），（２）及び（３）から理解されるように、書き込み時においてはフローティングゲート電圧ＶＦＧ（Ｗ） が上昇し、それによってフローティングゲートに注入される電子の量が多くなり（書き込み効率の向上）、書き込み時間が短縮されるという効果が得られ、他方、消去時においてはフローティングゲート電圧ＶＦＧ（Ｅ） が上昇し、またＦ−Ｎトンネル電流ＩＦＮも増大し、それによってフローティングゲートからソース領域へ引き抜かれる電子の量が多くなり（消去効率の向上）、消去時間が短縮されるという効果が得られる。
【００４４】
また、本実施形態に係るメモリセルの構成によれば、フローティングゲートＦＧの断面的な形状を凹形状とすることで、セルの面積を増やすことなく、フローティングゲートＦＧとコントロールゲート３１Ｇの間の静電容量Ｃ２を大きくすることができる。言い換えると、同じ静電容量Ｃ２に対しては、メモリセルの面積を縮小することが可能となる。これは、フラッシュ・メモリ全体で見た場合に個々のメモリセルの集積度の向上に寄与する。
【００４５】
さらに、各静電容量Ｃ２及びＣ３の増大により、同じコントロールゲート電圧ＶＣＧ、ドレイン電圧ＶＤ 及びソース電圧ＶＳ に対して書き込み時及び消去時のフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） を大きくすることができる。言い換えると、同じフローティングゲート電圧ＶＦＧ（Ｗ） ，ＶＦＧ（Ｅ） に対しては、メモリセルの各部にかかる電圧（ＶＣＧ，ＶＤ ，ＶＳ ）を低減することが可能となる。これは、フラッシュ・メモリ全体で見た場合にその消費電力の低減に寄与する。
【００４６】
図７は本発明の第２実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００４７】
この第２実施形態に係るメモリセルの構成上の特徴は、フローティングゲートＦＧの一部分を構成する多結晶シリコン膜の側壁に形成されるべき多結晶シリコン側壁部（フローティングゲートＦＧの両端部において上方向に突出している部分）の頂上部分が丸められて形成されていることである。他の構成については、第１実施形態（図４参照）の場合と同じであるので、その説明は省略する。
【００４８】
次に、第２実施形態に係るメモリセルを作製する方法について図８を参照しながら説明する。但し、第２実施形態のメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。よって、記載の簡単化のため、第１実施形態の場合と異なる一部の工程についてのみ説明する。
【００４９】
先ず、図８（ａ）に示す工程では、図５（ａ）〜図５（ｃ）に示した工程と同様の工程を経た後、ウエットエッチングにより絶縁膜２５（図５（ｃ）参照）を除去する。この際、フローティングゲートＦＧの一部を構成する多結晶シリコン側壁部２９の頂上部分は尖っているため、セルの動作時にこの尖っている部分に電界が集中することでその絶縁破壊が生じるおそれがある。
【００５０】
次の工程（図８（ｂ）参照）では、かかる不都合を解消するために、多結晶シリコン側壁部２９の頂上部分を丸める処理を行っている。これは、多結晶シリコン膜２４Ｇと共に多結晶シリコン側壁部２９を例えば９５０℃以上で熱酸化すること（熱酸化膜４０）で実現され得る。この多結晶シリコン側壁部２９の頂上部分を丸めた後、その熱酸化膜４０をエッチングにより除去し、更に不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９に注入する。第１実施形態と同様、不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９は、合わさってフローティングゲートＦＧを構成する。
【００５１】
次の工程（図８（ｃ）参照）では、丸め処理が施された多結晶シリコン側壁部２９及び多結晶シリコン膜２４Ｇを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成する。この後の処理は、図６（ｂ）〜図６（ｄ）に示した工程と同様に行われる。
【００５２】
このように第２実施形態によれば、上述した第１実施形態で得られる効果に加えて、フローティングゲートＦＧの尖っている部分（多結晶シリコン側壁部２９の頂上部分）が丸められていることにより、当該部分に電界が集中するのを防いで絶縁破壊の発生を回避することができるという利点が得られる。
【００５３】
図９は本発明の第３実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を断面図の形で概略的に示したものである。
【００５４】
この第３実施形態に係るメモリセルは、構成上は第１実施形態（図４参照）に係るメモリセルと殆ど同じであり、その特徴は、セル作製プロセスにおいてフローティングゲートＦＧの一部分を構成する多結晶シリコン膜の側壁に形成されるべき多結晶シリコン側壁部（フローティングゲートＦＧの両端部において上方向に突出している部分）の厚さを第１実施形態の場合と比べて厚く形成したことである。このプロセス上の差異により、図９に示されるようにその側壁部の頂上部分の「尖り」が、図４の場合と比べて緩やかに形成されている。
【００５５】
次に、第３実施形態に係るメモリセルを作製する方法について図１０を参照しながら説明する。但し、第３実施形態のメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。よって、記載の簡単化のため、第１実施形態の場合と異なる一部の工程についてのみ説明する。
【００５６】
先ず、図１０（ａ）に示す工程では、図５（ａ）及び図５（ｂ）に示した工程と同様の工程を経た後、全面に多結晶シリコン膜を第１実施形態の場合（１５０ｎｍ〜２００ｎｍ）よりも厚めに（２００ｎｍ以上）形成し、更に異方性のドライエッチングを施して多結晶シリコン膜２４Ｇ及び絶縁膜２５の側壁に多結晶シリコン側壁部２９ａを厚めに形成する。
【００５７】
次の工程（図１０（ｂ）参照）では、ウエットエッチングにより絶縁膜２５を除去した後、不純物としてリン（Ｐ）等を多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９ａに注入する。第１実施形態と同様、不純物が注入された多結晶シリコン膜２４Ｇ及び多結晶シリコン側壁部２９ａは、合わさってフローティングゲートＦＧを構成する。
【００５８】
次の工程（図１０（ｃ）参照）では、先ず、フローティングゲートＦＧを覆うように第２のゲート絶縁膜３０Ｇとなるべき酸化膜３０を例えば９５０℃以下の熱酸化法又はＣＶＤ法により２０ｎｍ程度形成し、次に、全面にコントロールゲート３１Ｇとなるべき多結晶シリコン膜３１を１５０ｎｍ程度形成し、この多結晶シリコン膜３１に不純物としてリン（Ｐ）等を注入する。更に、フォトリソグラフィ技術を用いて最終的なフローティングゲートＦＧの形状に応じたレジストパターニング（レジスト３２の塗布）を行う。この後の処理は、図６（ｃ）及び図６（ｄ）に示した工程と同様に行われる。
【００５９】
このように第３実施形態によれば、上述した第１実施形態で得られる効果に加えて、多結晶シリコン側壁部２９ａが厚めに形成されていることにより、後の工程で多結晶シリコン膜３１（コントロールゲート）のエッチング時に用いるマスクとしてのレジスト３２とフローティングゲートＦＧとの位置合わせのマージンＭ１，Ｍ２（図１０（ｃ）参照）を十分に確保することができるという利点が得られる。
【００６０】
この位置合わせのマージンが十分に確保されていると、マスクの位置が僅かにずれている場合でも、マスクに沿ってエッチングを行った時に多結晶シリコン膜３１（コントロールゲート）、酸化膜３０（第２のゲート絶縁膜）、多結晶シリコン側壁部２９ａ（フローティングゲート）及び第１のゲート絶縁膜２３Ｇの４つの部分がエッチングされ得るので、そのコントロールゲートがソース領域２８Ｓ及びドレイン領域２８Ｄから絶縁された正常なセル構造が形成される。
【００６１】
しかし、もしマージンが十分に確保されていない（つまり、多結晶シリコン側壁部の厚さが小さ過ぎる）とすると、マスクの位置が僅かにずれた場合、マスクに沿ってエッチングを行った時に多結晶シリコン膜（コントロールゲート）の部分のみがエッチングされてしまう可能性があり、この場合、そのコントロールゲートがソース／ドレイン領域に直接接触してしまい、メモリトランジスタとして役に立たないセル構造が形成されてしまうといった不都合が生じる。第３実施形態は、かかる不都合に対処するよう意図したものである。
【００６２】
上述した各実施形態では、半導体基板上でメモリセルが形成される部分の基板表面は平坦であるものとして説明したが、基板表面の形状はこれに限定されず、例えば段差部分等を有していてもよい。図１１にその一例が示される。
【００６３】
図１１は本発明の第４実施形態に係るフラッシュ・メモリにおけるメモリセルの主要部の構成を断面図の形で概略的に示したものである。
【００６４】
この第４実施形態に係るメモリセルの構成上の特徴は、図示のように、半導体基板２１上でフローティングゲートＦＧが形成される部分に対応する領域においてゲート長方向に段差部分（図中、ＳＰで示す波線で囲まれた部分）が形成されていることである。この段差部分ＳＰは、好適には、ドレイン領域を構成する高濃度拡散層２８Ｄの近傍に形成されている。また、２７Ｄはドレイン領域２８Ｄよりも低い不純物濃度を有する拡散層を示す。この拡散層２７Ｄは、ドレイン領域を延在させる形で高濃度拡散層２８Ｄに置き換えてもよいが、このためにチャネル長が短くなってパンチスルーが生じる可能性が高くなるので、好適には低濃度で形成することが望ましい。他の構成については、第１実施形態（図４参照）の場合と同じであるので、その説明は省略する。
【００６５】
この第４実施形態に係るメモリセルの作製工程は、その一部の工程を除いて、第１実施形態の場合と実質上同じである。第１実施形態の場合と異なる一部の工程は、以下のように行われる。
【００６６】
先ず、半導体基板２１（ｐ型シリコン基板）上に例えば熱酸化法により素子分離用の絶縁膜として酸化膜を４００ｎｍ〜８００ｎｍ程度形成した後、ドレイン領域側に段差部分ＳＰを形成するためにフォトリソグラフィ技術を用いて半導体基板２１のレジストパターニング（レジストの塗布）を行い、このレジストをマスクにして半導体基板２１を部分的に５０ｎｍ程度エッチングする。次いで、このレジストを残したまま、ｎ型不純物である砒素（Ａｓ）等を低濃度のドーズ量で注入して段差部分ＳＰの側壁部及び底部に低濃度拡散層２７Ｄを形成する。そして、上記レジストを除去する。この後、第１のゲート絶縁膜２３Ｇを１０ｎｍ程度形成し、以降、第１実施形態の場合と同じ工程を経て、第４実施形態が意図するフラッシュ・メモリのセル構造を完成する。
【００６７】
第４実施形態に係るセル構造によれば、上述した第１実施形態で得られる効果に加えて、従来の水平方向のチャネルに垂直方向のチャネルが付加的に形成されることにより、ドレイン領域２８ＤからフローティングゲートＦＧへの電子の注入を効果的に行うことができるという利点が得られる。つまり、垂直方向のチャネルが形成される時にコントロールゲートＣＧからのゲート電界は水平方向の電界を発生し、これによって電子の移動が加速され、フローティングゲートＦＧに注入される電子の量が多くなるからである。これは、書き込み効率の向上に大いに寄与する。
【００６８】
なお、上述した各実施形態では、ｐ型の半導体基板にｎ型の半導体領域（ソース／ドレイン領域）を形成した場合について説明したが、これは、それぞれ逆導電型にしてもよいことはもちろんである。この場合、使用される不純物の種類や濃度等をその導電型に応じて適宜選定する必要があることは、当業者にとって明らかであろう。
【００６９】
【発明の効果】
以上説明したように本発明によれば、フローティングゲートの表面に段差が形成されるようにその断面形状を工夫し、またフローティングゲートの一部分をソース／ドレイン領域とオーバーラップさせることにより、フローティングゲートとコントロールゲートの間の静電容量及びフローティングゲートとドレイン領域との間の静電容量を増大させて書き込み時及び消去時の各フローティングゲート電圧を大きくすることができ、またフローティングゲートとソース領域間のＦ−Ｎトンネル電流を増大することができるため、これによって書き込み効率及び消去効率を共に向上させることが可能となる。
【００７０】
また、フローティングゲートの断面形状を工夫することで、セルの面積を増やすことなく各静電容量を大きくすることができるので、同じ静電容量に対してはセル面積を縮小することが可能となる。さらに、同じフローティングゲート電圧に対しては、各動作時のセルにかかる電圧を低減することが可能となる。
【図面の簡単な説明】
【図１】従来技術に係るフラッシュ・メモリにおけるメモリセルの作製工程を示す断面図である。
【図２】二重ゲート構造をもつメモリセルの概念的な構成図である。
【図３】本発明に係る不揮発性半導体記憶装置の原理を説明するための図である。
【図４】本発明の第１実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図５】第１実施形態に係るメモリセルの作製工程を示す断面図（その１）である。
【図６】第１実施形態に係るメモリセルの作製工程を示す断面図（その２）である。
【図７】本発明の第２実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図８】第２実施形態に係るメモリセルの作製工程の一部を示す断面図である。
【図９】本発明の第３実施形態に係るフラッシュ・メモリにおけるメモリセルの構成を概略的に示す断面図である。
【図１０】第３実施形態に係るメモリセルの作製工程の一部を示す断面図である。
【図１１】本発明の第４実施形態に係るフラッシュ・メモリにおけるメモリセルの主要部の構成を概略的に示す断面図である。
【符号の説明】
１０…メモリセル
１１…半導体基板
１２…第１のゲート絶縁膜
１３…第１の導電膜
１４，１５…半導体領域
１６…導電体側壁部
１７…第２のゲート絶縁膜
１８…第２の導電膜
ＣＧ…コントロールゲート
ＦＧ…フローティングゲート
Ｓ１，Ｓ２…フローティングゲートと半導体領域がオーバーラップする部分
Claims (10)
- フローティングゲートとコントロールゲートが積層された二重ゲート構造をもつメモリセルを作製する工程を含む不揮発性半導体記憶装置の製造方法において、前記メモリセルを作製する工程が、
一導電型の半導体基板上に順次第１のゲート絶縁膜、第１の導電膜及び絶縁膜を形成する工程と、
前記第１の導電膜の側壁に対して前記半導体基板に自己整合的にそれぞれ該半導体基板と逆導電型の第１及び第２の半導体領域を形成する工程と、
前記第１の導電膜の側壁及び前記絶縁膜の側壁に導電体側壁部を形成する工程と、
前記絶縁膜を除去する工程と、
前記第１の導電膜及び前記導電体側壁部に不純物を注入して前記フローティングゲートを形成する工程と、
前記フローティングゲートを覆うように順次第２のゲート絶縁膜及び第２の導電膜を形成する工程と、
前記第２の導電膜に不純物を注入した後、該第２の導電膜上に最終的なフローティングゲートの形状に応じたマスクを形成する工程と、
前記マスクに沿って前記第２の導電膜、前記第２のゲート絶縁膜、前記導電体側壁部及び前記第１のゲート絶縁膜を除去して前記最終的なフローティングゲート及び前記コントロールゲートを形成する工程とを含むことを特徴とする不揮発性半導体記憶装置の製造方法。 - 前記第１及び第２の半導体領域を形成する工程の前に、前記第１の半導体領域よりも低い不純物濃度を有する第３の半導体領域を前記第１の半導体領域の下部に形成する工程を含むことを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
- 前記フローティングゲートを形成する工程の後に、前記導電体側壁部の頂上部分を丸める処理を行う工程を含むことを特徴とする請求項２に記載の不揮発性半導体記憶装置の製造方法。
- 前記導電体側壁部の頂上部分を丸める処理は、前記導電体側壁部を所定温度で熱酸化することにより行われることを特徴とする請求項３に記載の不揮発性半導体記憶装置の製造方法。
- 前記所定温度は９５０℃以上に設定されることを特徴とする請求項４に記載の不揮発性半導体記憶装置の製造方法。
- 前記導電体側壁部を１００ｎｍ〜３００ｎｍの範囲の厚さで形成することを特徴とする請求項２に記載の不揮発性半導体記憶装置の製造方法。
- 前記導電体側壁部を２００ｎｍ以上の厚さで形成することを特徴とする請求項２に記載の不揮発性半導体記憶装置の製造方法。
- 前記第１の導電膜及び前記導電体側壁部をそれぞれ多結晶シリコン膜で形成し、前記第２の導電膜を多結晶シリコン膜で形成するか又は多結晶シリコン膜と金属もしくは金属反応層との積層構造で形成することを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
- 前記第１のゲート絶縁膜を酸化膜で形成し、前記第２のゲート絶縁膜を酸化膜で形成するか又は酸化膜と窒化膜を交互に形成してなる積層構造で形成することを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
- 前記第１のゲート絶縁膜を形成する工程の前に、前記半導体基板上で前記第１の導電膜が形成されるべき部分に対応する領域においてゲート長方向に段差部分を形成する工程を含むことを特徴とする請求項１に記載の不揮発性半導体記憶装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31445898A JP3544308B2 (ja) | 1998-11-05 | 1998-11-05 | 不揮発性半導体記憶装置の製造方法 |
| US09/302,398 US6172394B1 (en) | 1998-11-05 | 1999-04-30 | Non-volatile semiconductor memory device having a floating gate with protruding conductive side-wall portions |
| US09/714,519 US6355525B1 (en) | 1998-11-05 | 2000-11-17 | Method of producing non-volatile semiconductor memory device having a floating gate with protruding conductive side-wall portions |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31445898A JP3544308B2 (ja) | 1998-11-05 | 1998-11-05 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000150676A JP2000150676A (ja) | 2000-05-30 |
| JP3544308B2 true JP3544308B2 (ja) | 2004-07-21 |
Family
ID=18053594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31445898A Expired - Fee Related JP3544308B2 (ja) | 1998-11-05 | 1998-11-05 | 不揮発性半導体記憶装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US6172394B1 (ja) |
| JP (1) | JP3544308B2 (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6225659B1 (en) * | 1998-03-30 | 2001-05-01 | Advanced Micro Devices, Inc. | Trenched gate semiconductor device and method for low power applications |
| US6350652B1 (en) * | 1998-10-23 | 2002-02-26 | Stmicroelectronics S.R.L. | Process for manufacturing nonvolatile memory cells with dimensional control of the floating gate regions |
| US6124167A (en) * | 1999-08-06 | 2000-09-26 | Micron Technology, Inc. | Method for forming an etch mask during the manufacture of a semiconductor device |
| US6294429B1 (en) * | 1999-11-24 | 2001-09-25 | International Business Machines Corporation | Method of forming a point on a floating gate for electron injection |
| JP2001196476A (ja) * | 2000-01-07 | 2001-07-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| TW466710B (en) * | 2000-09-08 | 2001-12-01 | United Microelectronics Corp | Manufacturing method of Flash memory |
| US6620687B2 (en) * | 2001-03-08 | 2003-09-16 | Horng-Huei Tseng | Method of making non-volatile memory with sharp corner |
| TW544943B (en) * | 2002-07-26 | 2003-08-01 | Nanya Technology Corp | Floating gate and the forming method thereof |
| US6762093B2 (en) * | 2002-08-21 | 2004-07-13 | Micron Technology, Inc. | High coupling floating gate transistor |
| JP3964828B2 (ja) * | 2003-05-26 | 2007-08-22 | 株式会社東芝 | 半導体装置 |
| US6897116B2 (en) * | 2003-09-12 | 2005-05-24 | United Microelectronics Corp. | Method and structure to improve the gate coupling ratio (GCR) for manufacturing a flash memory device |
| KR100549578B1 (ko) * | 2004-05-25 | 2006-02-08 | 주식회사 하이닉스반도체 | Ｍｏｓ 트랜지스터 제조 방법 |
| KR100684888B1 (ko) * | 2005-11-11 | 2007-02-20 | 삼성전자주식회사 | 비휘발성 메모리 장치 및 그의 제조방법 |
| KR20090055836A (ko) * | 2007-11-29 | 2009-06-03 | 주식회사 동부하이텍 | 플래시 메모리 소자의 제조 방법 |
| KR20100072979A (ko) * | 2008-12-22 | 2010-07-01 | 주식회사 동부하이텍 | 싱글 게이트 구조의 반도체 메모리 소자 |
| US11552088B2 (en) | 2021-03-11 | 2023-01-10 | United Microelectronics Corp. | Flash memory cell and forming method thereof |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5679968A (en) * | 1990-01-31 | 1997-10-21 | Texas Instruments Incorporated | Transistor having reduced hot carrier implantation |
| US5479368A (en) * | 1993-09-30 | 1995-12-26 | Cirrus Logic, Inc. | Spacer flash cell device with vertically oriented floating gate |
| US5413949A (en) * | 1994-04-26 | 1995-05-09 | United Microelectronics Corporation | Method of making self-aligned MOSFET |
| US5646059A (en) * | 1995-04-17 | 1997-07-08 | United Microelectronics Corporation | Process for fabricating non-volatile memory cells having improved voltage coupling ratio by utilizing liquid phase |
| KR100278647B1 (ko) * | 1996-10-05 | 2001-02-01 | 윤종용 | 불휘발성 메모리소자 및 그 제조방법 |
| KR100248200B1 (ko) * | 1996-12-30 | 2000-03-15 | 김영환 | Soi 반도체 소자 및 그의 제조방법 |
| KR100230814B1 (ko) * | 1997-03-05 | 1999-11-15 | 김영환 | 플래시 메모리 소자 및 그 제조방법 |
| KR100206985B1 (ko) * | 1997-03-14 | 1999-07-01 | 구본준 | 플래시 메모리 소자 및 그 제조방법 |
| US6261903B1 (en) * | 1998-05-14 | 2001-07-17 | Mosel Vitelic, Inc. | Floating gate method and device |
| US6153469A (en) * | 1998-07-13 | 2000-11-28 | Samsung Electronics, Co., Ltd. | Method of fabricating cell of flash memory device |
| US5977601A (en) * | 1998-07-17 | 1999-11-02 | Advanced Micro Devices, Inc. | Method for etching memory gate stack using thin resist layer |
-
1998
- 1998-11-05 JP JP31445898A patent/JP3544308B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-30 US US09/302,398 patent/US6172394B1/en not_active Expired - Lifetime
-
2000
- 2000-11-17 US US09/714,519 patent/US6355525B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6355525B1 (en) | 2002-03-12 |
| US6172394B1 (en) | 2001-01-09 |
| JP2000150676A (ja) | 2000-05-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4116428B2 (ja) | マルチビットメモリセルを作製する方法 | |
| JP5220983B2 (ja) | 自己整列スプリットゲート型の不揮発性半導体メモリ素子、及びその製造方法 | |
| JP5734744B2 (ja) | 半導体装置およびその製造方法 | |
| JP3079357B2 (ja) | リセスチャンネル構造を有する半導体素子及びその製造方法 | |
| JP2978477B1 (ja) | 半導体集積回路装置およびその製造方法 | |
| US7098109B2 (en) | Multi-level memory cell and fabricating method thereof | |
| JP5142501B2 (ja) | 半導体装置およびその製造方法 | |
| JP5356253B2 (ja) | 不揮発性メモリデバイスを作製する方法 | |
| JP3544308B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP2004531084A (ja) | メモリセル、メモリセル構成、および製造方法 | |
| JP2007281092A (ja) | 半導体装置およびその製造方法 | |
| JP2002231831A (ja) | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 | |
| JP2006019373A (ja) | 不揮発性半導体記憶装置の製造方法および不揮発性半導体記憶装置 | |
| JP4374480B2 (ja) | 半導体メモリ素子及びその製造方法 | |
| US5915178A (en) | Method for improving the endurance of split gate flash EEPROM devices via the addition of a shallow source side implanted region | |
| JPH0864697A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4445353B2 (ja) | 直接トンネル型半導体記憶装置の製造方法 | |
| JP3093096B2 (ja) | 不揮発性メモリの製造方法 | |
| JP4093965B2 (ja) | メモリセルを製作する方法 | |
| JP2819975B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
| JP2000049244A (ja) | 半導体記憶装置及びその製造方法 | |
| JP2005536039A (ja) | Ｎｒｏｍメモリセルアレイの製造方法 | |
| JP2001044395A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US20050006695A1 (en) | Memory cells with nonuniform floating gate structures and methods of forming the same | |
| JP2005538549A (ja) | 自己整合不揮発性メモリセルの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20031202 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040202 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040330 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040401 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080416 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090416 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100416 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110416 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120416 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130416 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140416 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |