JPH1167940A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 優れたデータ保持特性を有し、歩留まりが高
く、長寿命な不揮発性半導体記憶装置及びその製造方法
を提供する。 【解決手段】 フローティングゲートにドープする不純
物に中央層で高い濃度分布をもたせることにより、絶縁
膜中に不純物が偏析することを抑止し、トラップサイト
の生成、リーク電流や、絶縁破壊を防止する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は不揮発性半導体記憶
装置及びその製造方法に関し、さらに詳しく言えば、ス
プリットゲート型フラッシュEEPROMの膜質の向上、歩留
まりの向上、長寿命化に関する。

【０００２】

【従来の技術】近年、携帯電話やデジタルスチルカメラ
等携帯用電子機器の応用分野の拡大に伴い、電気的にプ
ログラム及び消去可能な不揮発性半導体記憶装置(EEPRO
M; Electrically Erasable and Programmable Read Onl
y Memory)が注目されている。EEPROMはフローティング
ゲートに電荷が蓄積されているか否かで２値またはそれ
以上の情報を記録し、フローティングゲートの電荷の有
無によるソース領域とドレイン領域との間の導通の変化
によって情報を読み取る不揮発性半導体記憶装置であ
り、大きくわけてスタックゲート型とスプリットゲート
型に分類される。この内スプリットゲート型フラッシュ
EEPROMは例えば米国特許第５０２９１３０号、第５０４
５４８８号、５０６７１０８号に記載されている。この
スプリットゲート型フラッシュEEPROMは第４図に示すよ
うに、半導体基板３１上に所定間隔隔てて形成されたド
レイン領域４３及びソース領域４４の間にチャネル領域
４５が形成されている。チャネル領域４５の一部上にゲ
ート絶縁膜４０を介して、ソース領域４４の一部上に延
在するフローティングゲート３７が形成され、該フロー
ティングゲート３７の上部及び側部をトンネル絶縁膜３
９を介して被覆し、かつドレイン領域４３の一部上に延
在したコントロールゲート４２が形成されている。

【０００３】以下にスプリットゲート型フラッシュEEPR
OMセルの動作について、図４に基づいて述べる。先ず、
データを書き込むときには、コントロールゲート４２と
ソース領域４４に電圧を印加し（例えばコントロールゲ
ート４２に2V、ソース領域４４に12V）、チャネル領域
４５に電流を流すことによりフローティングゲート３７
に熱電子を注入して蓄積させる。また、データを消去す
るときには、ドレイン領域４３及びソース領域４４に電
圧を印加せず、コントロールゲート４２に電圧（例えば
15V）を印加することにより、フローティングゲート３
７に蓄積されている電子をファウラー・ノルドハイムト
ンネル電流（Fowler-Nordheim tunneling current、以
下FNトンネル電流と言う）としてコントロールゲート４
２へ引き抜く。

【０００４】以下に従来のスプリットゲート型フラッシ
ュEEPROMセルの製造方法を述べる。 工程１：第５図（a）に示すように、p型単結晶半導体基
板３１上に熱酸化法を用いてSiO2膜からなる第１の絶縁
膜３２を形成する。次に減圧ＣＶＤ（ChemicalVapor De
position）法を用いてポリシリコン膜を形成し、エネル
ギー25keV、密度2.5E14cm-2のイオンビームを用いてリ
ンを全面に注入して第１の導電膜３３を形成する。さら
に減圧ＣＶＤ法を用いてシリコン窒化膜３４を形成し、
該シリコン窒化膜３４をエッチングして開口部３５を形
成する。

【０００５】工程２：第５図（b）に示すように、該開
口部３５をマスクとして熱酸化するLOCOS(Local Oxidat
ion of Silicon）法によって該導電膜３３にSiO2膜から
なる選択酸化膜３６を形成する。この時、シリコン窒化
膜３４の端部下にバーズビーク３６aが形成される。 工程３：第５図（c）に示すように、熱リン酸によりシ
リコン窒化膜３４を除去し、該選択酸化膜３６をマスク
として、異方性エッチングを行い、フローティングゲー
ト３７を形成する。この時、該バーズビーク３６aが形
成されているために、フローティングゲート３７上縁部
はバーズビーク３６aに沿って尖鋭になり、突起部３７a
が形成される。次に、フッ酸系のエッチング液を用い
て、第１の絶縁膜３２をフローティングゲート３７直下
のみに残るように等方性エッチングを行う。

【０００６】工程４：第５図（d）に示すように全面に
熱酸化を行い、SiO2膜からなる第２の絶縁膜３８を形成
する。第１の絶縁膜３２の残っている部分と第２の絶縁
膜３８とがトンネル絶縁膜３９及びゲート絶縁膜４０に
なる。次に、減圧ＣＶＤ法を用いてポリシリコン膜を形
成し、POCl3とO2との混合ガスを用いた熱拡散法によ
り、ポリシリコン膜にリンをドープすることにより、第
２の導電膜４１を形成する。

【０００７】工程５：第４図に示すように、第２の導電
膜４１を、フローティングゲート３７上部及び側部とチ
ャネル領域４５の一部上に残存するようにエッチングし
て、コントロールゲート４２を形成する。次に、フロー
ティングゲート３７及びコントロールゲート４２をマス
クとして、半導体基板３１にn型不純物（ヒ素、リン
等）をイオン注入し、アニール処理を行い、n型ドレイ
ン領域４３とn型ソース領域４４とを形成する。

【０００８】以上により、スプリットゲート型フラッシ
ュEEPROMセルが形成される。

【０００９】

【発明が解決しようとする課題】しかしながら、従来の
製造方法では、上記工程１においてリンをイオンビーム
によってドープしているため、注入されるイオンの侵入
深さはイオンの質量、エネルギーなどに依存するので、
イオンの加速電圧を正確に制御する必要がある。しか
し、たとえ加速電圧を正確に制御しても、イオンの侵入
深さは統計的不確定性に基づく一定の広がりをもつ。即
ち、イオンの中にはシリコン膜を突き抜けて絶縁膜３２
内に注入されるものや、逆に所定の深さまで到達せず、
第１の導電膜３３の表層付近で止まってしまうものが存
在する。さらに、フローティングゲート３７にドープし
たリンが、例えば工程５のアニール等の熱処理を伴う工
程でわずかながらフローティングゲート３７表面及び近
傍の絶縁膜中に偏析する。上記のような不純物イオンの
偏析はドープする不純物をリンからヒ素に変更しても同
様に生じる。この不純物原子を核とした領域は、トラッ
プサイト（trap site）となりうる。このトラップサイ
トが例えば第６図（b）に示すように突起部３７a近傍の
トンネル絶縁膜３９中に形成されると、ここにFNトンネ
ル電流の電子が捕獲されることによって、消去モード時
に印加される電圧による電界を打ち消してしまい、消去
効率の劣化、バラツキ等を招く。また、これらのトラッ
プサイト４６を経路として第６図（b）中の矢印Bの様に
リーク電流が流れ、フローティングゲートの保持可能電
荷量の減少によるデータ保持特性の劣化や、さらには絶
縁破壊を引き起こす原因の一つとなっていた。また、ト
ラップサイト４６に捕獲される電子は書き込み消去を繰
り返すうちに増えるので、製造直後には良好な特性を示
していても、徐々にリーク電流が流れるようになる。従
って、トラップサイト４６の存在はEEPROMの寿命を短く
する原因にもなっていた。

【００１０】また、リンまたはヒ素に起因するトラップ
サイトがフローティングゲート３７の下部のゲート絶縁
膜４０中に形成されると、フローティングゲート３７か
ら半導体基板３１にリーク電流が流れ、フローティング
ゲート３７に蓄積したはずの電子がゲート絶縁膜４０か
ら半導体基板１に抜けてしまう不良が生じることがあ
り、データ保持特性の劣化や、歩留まりの低下を招いて
いた。

【００１１】

【課題を解決するための手段】請求項１及び２に記載の
発明は上記の問題点を解決するために成されたもので、
フローティングゲートにドープする不純物の濃度分布に
特徴を有し、フローティングゲートの上層及び下層では
低く、中央層では高い濃度分布を与えた不揮発性半導体
記憶装置である。これにより、フローティングゲートが
トンネル絶縁膜やゲート絶縁膜に接する部分の不純物濃
度が低いため、不純物が過剰にフローティングゲート表
面に偏析したり、絶縁膜中に混入することを回避でき、
これらに起因するトラップサイトの形成を抑止できるも
のであり、従って、不揮発性半導体記憶装置のデータ保
持特性の向上、歩留まりの向上、長寿命化ができるもの
である。

【００１２】請求項３に記載の発明は、上記発明に加え
てさらにフローティングゲートを形成するシリコン膜を
非晶質シリコンとしたので、トラップサイトの形成を抑
止するとともに絶縁膜中に残留するグレインを抑止でき
るものであり、従って、フローティングゲートの表面形
状が滑らかになるので、さらにデータ保持特性の向上が
できるものである。

【００１３】請求項４に記載の発明によれば、そのよう
な不揮発性半導体記憶装置を特別な装置を必要とせずに
得ることができる。

【００１４】

【発明の実施の形態】以下に、本発明の第１の実施形態
の不揮発性半導体記憶装置の製造方法について第１図乃
至第２図に基づいて述べる。 工程１：第１図（a）に示すように、p型単結晶半導体基
板１上に熱酸化法を用いてSiO2膜からなる第１の絶縁膜
２を５０Å乃至２００Åの厚さで形成し、次に絶縁膜２
上に非晶質シリコン（アモルファスシリコン、以下αシ
リコンと略記）からなる第１のシリコン膜３を、減圧CV
D法により、例えば温度５３０度、真空度５３Paでモノ
シラン(SiH4）を用いて厚さ５００Åに形成する。次に
リンをドープしたドープドαシリコン膜からなる第２の
シリコン膜４を、減圧CVD法により、例えば温度５３０
度、真空度５３Paでモノシラン１０００sccmに１％PH3/
He１０sccmを用いて厚さ５００Å、濃度２Ｅ２０atms/c
cに形成する。次にαシリコンからなる第３のシリコン
膜５を減圧CVD法により、例えば厚さ５００Åに形成す
る。次にシリコン窒化膜６を減圧ＣＶＤ法を用いて形成
し、該シリコン窒化膜６を図示しないフォトリソグラフ
ィによるマスクを用いてエッチングして開口部７を形成
する。

【００１５】工程２：第１図（b）に示すように、シリ
コン窒化膜６をマスクとして熱酸化するLOCOS法によっ
て第３のシリコン膜５にSiO2膜からなる選択酸化膜８を
形成する。この時、シリコン窒化膜６の端部下にバーズ
ビーク８aが形成される。 工程３：第１図（c）に示すように、熱リン酸によりシ
リコン窒化膜６を除去し、選択酸化膜８をマスクとし
て、第１のシリコン膜３、第２のシリコン膜４、第３の
シリコン膜５に異方性エッチングを行い、フローティン
グゲート９を形成する。この時、バーズビーク８aが形
成されているために、フローティングゲート９上縁部は
バーズビーク８aに沿って尖鋭になり、突起部９aが形成
される。

【００１６】工程４：第１図（d）に示すように全面に
熱酸化を行い、SiO2膜からなる第２の絶縁膜１０を形成
する。第１の絶縁膜２の残っている部分と第２の絶縁膜
１０とがトンネル絶縁膜１１及びゲート絶縁膜１２にな
る。次に、モノシランとPH3との混合ガスを用いた減圧
ＣＶＤ法を用いてドープドαシリコン膜からなる第２の
不純物添加膜１３を形成する。

【００１７】工程５：第２図に示すように、第４のシリ
コン膜１３を、フローティングゲート９上部及び側部と
チャネル領域１２の一部上に残存するようにエッチング
して、コントロールゲート１４を形成する。次に、フロ
ーティングゲート９及びコントロールゲート１４をマス
クとして、半導体基板１にn型不純物（ヒ素、リン等）
をイオン注入し、アニール処理を行い、n型ソース領域
１５とn型ドレイン領域１６とを形成する。

【００１８】ところで、各図中では説明のためにフロー
ティングゲート９を３つの層３、４、５に分けて描いて
いるが、第２のシリコン膜４に添加した不純物は、例え
ば工程５のアニール処理のような、それ以降の加熱処理
を行う工程において、徐々に上下の層３、５に拡散する
ため、各層の境界は不明瞭になり、不純物濃度は中央部
で高い濃度分布を持つ一つの層となる。第２のシリコン
膜４、即ち、フローティングゲート９の中央層４の不純
物濃度及び厚さは、フローティングゲート９の上下の表
層部に不純物の存在しない空乏層が形成されない様に設
定されていれば変更してもよく、中央層４に添加する不
純物濃度がより高ければ厚さは薄くすることも可能であ
り、逆に濃度がより低ければ厚くすることも可能であ
る。

【００１９】以上により、スプリットゲート型フラッシ
ュEEPROMセルが形成される。尚、上記工程１において、
第１のシリコン膜３、第２のシリコン膜４、第３のシリ
コン膜５は、各層の明確な境界を必要としていないの
で、堆積条件を時間を追って連続的に変化させて一度に
形成しても良い。ただし、この場合、αシリコンと、ド
ープドαシリコンとの熱膨張率の違いから、ドープドα
シリコンが剥離して、ダストの原因となるため、別途ダ
ストの対策が必要である。

【００２０】また、上記工程１において、第１のシリコ
ン膜３及び第２のシリコン膜４の形成は、減圧ＣＶＤに
より第１のシリコン膜３を厚さ１０００Åに形成し、次
に例えばエネルギー１５keV以下の低エネルギーのリン
イオンを全面に注入して、第２のシリコン膜４としても
良い。上記の統計的不確定性によるイオンの侵入深さの
バラツキの幅は、注入イオンのエネルギーに依存し、エ
ネルギーが低い方がバラツキの幅は狭くなる。従って、
本工程にイオン注入法を用いても第１の絶縁膜２に偏析
するリンは従来の方法よりも少ない。

【００２１】また、上記工程２において、選択酸化膜８
は、第１のシリコン膜３の下端に到達しなければ、第２
のシリコン膜４や第１のシリコン膜３中にまで形成され
ても良い。ただし、この場合、第２のシリコン膜４の一
部が選択酸化膜８に接触するため、第２のシリコン膜４
にドープされたリンが選択酸化膜８中に偏析する可能性
がある。

【００２２】第２図は本発明の第２の実施形態の不揮発
性半導体記憶装置である。ｐ型半導体基板１上に所定間
隔隔てて形成されたn型のソース領域１５及びn型のドレ
イン領域１６の間にチャネル領域１７が形成されてい
る。チャネル領域１７の一部上にゲート絶縁膜１２を介
して、ソース領域１５に延在するフローティングゲート
９が形成されている。フローティングゲート９は、シリ
コン膜に不純物が添加されて形成されており、その濃度
は中央層４では高く、上層５及び下層３では低くなって
いる。フローティングゲート９の上部及び側部をトンネ
ル絶縁膜１１及び選択酸化膜８を介して被覆し、かつド
レイン領域１６の一部上に延在したコントロールゲート
１４が形成されている。上記のように、フローティング
ゲート９を構成したことによって、フローティングゲー
ト９のトンネル絶縁膜１１を介して、コントロールゲー
ト１４に対向する部分は、不純物濃度が低いので、突起
部９a近傍のトンネル絶縁膜１１中に不純物が偏析する
ことはほとんどない。従って、トンネル絶縁膜１１中に
トラップサイトが形成されることがないので、良好な消
去特性を維持できるとともに、フローティングゲート９
とコントロールゲート１４の間にリーク電流が流れるこ
とがないので、良好なデータ保持特性を維持でき、トン
ネル絶縁膜１１の絶縁破壊も防止できる。また、フロー
ティングゲートの底面近傍も、不純物濃度が低いので、
フローティングゲート９下部のゲート絶縁膜１２中に不
純物が偏析することはほとんどない。従って、ゲート絶
縁膜１２中にトラップサイトが形成されることがないの
で、良好な書き込み特性を実現できるとともに、フロー
ティングゲート９とソース領域１５、チャネル領域１７
とにリーク電流が流れることがないので、良好なデータ
保持特性を維持でき、ゲート絶縁膜１２の絶縁破壊も防
止できる。

【００２３】第３図は本発明の第３の実施形態の不揮発
性半導体記憶装置である。ｐ型半導体基板５１上に所定
間隔隔てて形成されたn型のソース領域５２及びn型のド
レイン領域５３の間にチャネル領域５４が形成されてい
る。チャネル領域５４上にゲート絶縁膜５５を介して、
ソース領域５２及びドレイン領域５３に延在するフロー
ティングゲート５６が形成されている。フローティング
ゲート５６は、シリコン膜に不純物が添加されて形成さ
れており、その濃度は中央層５７では高く、上層５８及
び下層５９では低くなっている。フローティングゲート
５６の上部を絶縁膜６０を介して被覆したコントロール
ゲート６１が形成されている。本実施例は、いわゆるス
タックゲート型フラッシュEEPROMである。スタックゲー
ト型フラッシュEEPROMにおいては、書き込み消去はもっ
ぱらフローティングゲート５６とチャネル領域５４との
間で行われるので、本発明はスプリットゲート型フラッ
シュEEPROMにおいてこそ大きな効果を生じるものである
が、本実施例においても、フローティングゲート５６近
傍に不純物が偏析しないので、絶縁膜５５中にトラップ
サイトが形成されず、フローティングゲート５６と、ソ
ース領域５２、ドレイン領域５３、チャネル領域５４と
の間のリーク電流の発生を防止できるので、良好な書き
込み消去特性を実現できるとともに、絶縁膜５５の絶縁
破壊も防止できる。また、絶縁膜６０中にトラップサイ
トが形成されないので、絶縁膜６０の絶縁破壊が防止で
きる。

【００２４】尚、以上の実施形態において、スプリット
ゲート型フラッシュEEPROM及びスタックゲート型フラッ
シュEEPROMを例示したが、フローティングゲートに電荷
を保持することによって情報を記憶する装置であれば、
これら以外の半導体記憶装置に本発明を適用できること
は言うまでもない。以上の実施形態において、シリコン
膜としてαシリコンを、不純物添加膜としてαシリコン
にリンをドープしたドープドαシリコンをそれぞれ挙げ
て説明したが、これらのうち任意の層をポリシリコンに
置き換えても良く、また、αシリコンを加熱処理して結
晶化し、ポリシリコンに変化させても良い。ただし、こ
の場合、ポリシリコン膜を酸化させる各工程において、
酸化膜中にグレインと呼ばれるSi粒塊が残る場合があ
る。また、グレインが各ゲート９、１４の表層近傍に発
生すると、各ゲート９、１４の表面に凹凸が形成され
る。この様な凹凸は、局所的な電界集中を引き起こし、
EEPROMセルの書き込み消去特性にバラツキを生じさせる
場合がある。さらに、絶縁膜中に残留、あるいは突出し
たグレインは、トラップサイトと同様に、リーク電流の
経路となり、絶縁破壊などの原因となる。また、ポリシ
リコン膜の中央層にイオン注入法を用いて不純物の濃度
の高い領域を形成しようとした場合、イオンの侵入角度
と結晶格子方向が一致した時、イオンの侵入深さが極端
に深くなることがあるので、注意を要する。本実施例に
示したように、αシリコンを用いれば、グレインは形成
されず、各ゲート９、１４の表面が滑らかに形成される
ので、膜質の向上や均一化ができ、また、αシリコンは
結晶構造を有しないため、イオン侵入深さは侵入角度に
依存しないので、より効果的である。

【００２５】以上全ての実施形態において、シリコン膜
にドープする不純物として、リンを挙げて説明したが、
ヒ素でもよく、この場合、工程１及び工程４の減圧CVD
ではモノシランとAsH3の混合ガスを用いる。

【００２６】

【発明の効果】以上に詳述した本発明によれば、フロー
ティングゲートは、シリコン膜に不純物が添加されて形
成されており、その濃度は中央層では高く、上層及び下
層では低くなっているため、フローティングゲートを被
覆する絶縁膜にフローティングゲートに添加された不純
物が偏析することがない。その為、トラップサイトが形
成されることがなく、特性のバラツキの少ない、歩留ま
りの高い、長寿命な不揮発性半導体記憶装置を提供でき
る。また、そのような不揮発性半導体記憶装置の簡単か
つ容易な製造方法を提供することができる。

【図面の簡単な説明】

【図１】本発明の実施形態の製造方法を説明するための
断面図である。

【図２】本発明の実施形態の断面図である。

【図３】本発明の第３の実施形態の断面図である。

【図４】従来例の断面図である。

【図５】従来例の製造方法を説明するための断面図であ
る。

【図６】従来例に形成されるトラップサイトを説明する
ためのセル断面図である。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半導体基板と、該半導体基板上に第１の
   絶縁膜を介してシリコン膜に不純物を添加して形成され
   たフローティングゲートと、該フローティングゲートを
   被覆する第２の絶縁膜と、該フローティングゲートの少
   なくとも上部の一部上に前記第２の絶縁膜を介して形成
   されたコントロールゲートとを備えた不揮発性半導体記
   憶装置において、前記フローティングゲートの不純物濃
   度は、前記フローティングゲートの上層及び下層では低
   く、中央層では高い濃度分布を持つことを特徴とした不
   揮発性半導体記憶装置。
2. 【請求項２】 半導体基板と、該半導体基板上に第１の
   絶縁膜を介してシリコン膜に不純物を添加して形成され
   たフローティングゲートと、該フローティングゲートを
   被覆する第２の絶縁膜と、該フローティングゲートの上
   部から側部にかけて前記第２の絶縁膜を介して形成され
   たコントロールゲートとを備えた不揮発性半導体記憶装
   置において、前記フローティングゲートの不純物濃度
   は、前記フローティングゲートの上層及び下層では低
   く、中央層では高い濃度分布を持つことを特徴とした不
   揮発性半導体記憶装置。
3. 【請求項３】 前記フローティングゲートを形成するシ
   リコン膜は、非晶質シリコン膜であることを特徴とする
   請求項２に記載の不揮発性半導体記憶装置。
4. 【請求項４】 半導体基板上に絶縁膜を介して不純物を
   添加しない第１のシリコン膜を形成する工程と、該第１
   のシリコン膜上に不純物を添加した第２のシリコン膜を
   形成する工程と、該第２のシリコン膜上に、不純物を添
   加しない第３のシリコン膜を形成する工程と、前記第１
   乃至第３のシリコン膜の所定領域をエッチングしフロー
   ティングゲートを形成する工程と、該フローティングゲ
   ートを被覆する第２の絶縁膜を形成する工程と、コント
   ロールゲートを形成する工程と、加熱処理を行い前記第
   ２のシリコン膜に添加した不純物を前記第１のシリコン
   膜及び第３のシリコン膜に拡散させる工程とを有するこ
   とを特徴とした不揮発性半導体記憶装置の製造方法。