KR101026382B1 - 반도체 소자의 소자분리막 형성방법 - Google Patents

반도체 소자의 소자분리막 형성방법 Download PDF

Info

Publication number
KR101026382B1
KR101026382B1 KR1020070141027A KR20070141027A KR101026382B1 KR 101026382 B1 KR101026382 B1 KR 101026382B1 KR 1020070141027 A KR1020070141027 A KR 1020070141027A KR 20070141027 A KR20070141027 A KR 20070141027A KR 101026382 B1 KR101026382 B1 KR 101026382B1
Authority
KR
South Korea
Prior art keywords
insulating film
forming
film
etching
layer
Prior art date
Application number
KR1020070141027A
Other languages
English (en)
Other versions
KR20090072803A (ko
Inventor
신동선
송석표
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070141027A priority Critical patent/KR101026382B1/ko
Priority to US12/164,879 priority patent/US7888208B2/en
Publication of KR20090072803A publication Critical patent/KR20090072803A/ko
Application granted granted Critical
Publication of KR101026382B1 publication Critical patent/KR101026382B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Abstract

본 발명은 반도체 기판상에 터널절연막, 플로팅게이트, 패드질화막을 순차적으로 형성하는 단계와, 반도체기판의 소자분리영역에 트렌치를 형성하는 단계와, 트렌치의 측벽에 라이너 절연막을 형성하는 단계와, 트렌치가 매립되도록 결과물 상에 절연막을 형성하는 단계와, 절연막 및 라이너 절연막을 식각하여 플로팅 게이트 측면의 일정부분까지 리세스시키는 단계와, 절연막을 식각하여 반도체기판의 표면 아래로 리세스 시키는 단계와, 플로팅게이트 측면 및 절연막 상에 캡핑막을 형성하는 단계와, 캡핑막을 식각하여 반구형 소자분리막 형상을 구현하는 단계를 포함한다.
플래쉬 메모리, SA-STI, Isolation, 갭필, 간섭현상, Disturbance, SOD

Description

반도체 소자의 소자분리막 형성방법{Method for fabricating isolation layer in semiconductor device}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 반도체기판에 형성되는 소자들을 전기적으로 분리하기 위한 소자분리막 형성방법에 관한 것이다.
100nm 이하의 최소 선폭을 가지는 초고집적 플래시 반도체 소자에 있어서 인접하는 개별 소자간의 전기 신호 간섭 현상(Interface)이 심화되어 집적도가 향상된 초미세 디바이스의 개발이 큰 제약을 받고 있다. 특히 집적도 향상에 유리한 자기정렬-쉘로우트렌치소자격리(Self Aligned-Shallow Trench Isolation; SA-STI) 구조 사용시에도 이와 같은 간섭현상은 심화되어 현재 플래시 메모리 소자 개발에 있어서 해결되어야 하는 가장 큰 과제가 되고 있다. 플래시 메모리 소자의 간섭현상은 높은 전압을 사용하는 데이타 프로그래밍(Data programing), 소거(Erase), 읽기(Read) 동작에서 다양하게 나타난다. 여러 가지 간섭현상 중에서 인접하는 플로팅게이트(Floating Gate; FG) 간의 간섭과, 컨트롤게이트(Control Gate; CG)와 반도체 기판에 형성된 채널간의 간섭이 주요한 부분을 차지하고 있는데, 이를 개선하는 것이 초미세 선폭의 플래시 메모리 셀 개발에 있어서 핵심 기술로 주목받고 있 다.
도 1a 내지 도 1c는 고집적화된 플래시 메모리 소자에서 소자간 격리를 위하여 널리 사용되는 자기정렬소자격리(SA-STI) 방법을 나타낸 것이다.
도 1a 내지 도 1c를 참조하면, 반도체기판(100) 상에 웰(Well) 형성 및 불순물 주입 등의 공정(도시되지 않음) 후에 터널절연막(110), 플로팅게이트용 제1 도전막(120), 패드질화막(미도시)을 순차적으로 적층한다. 다음 소자 격리를 위한 패턴을 형성한 후 반도체기판에 대한 부분적인 식각을 수행하고, 트렌치의 표면에 열산화법으로 일정 두께의 측벽산화막(130)을 형성한다.
이어서 측벽산화막 위에 라이너산화막(140)을 형성한 후, 소자들간의 격리를 위한 트렌치를 SOD막(150)을 사용하여 매립한 다음 베이킹 및 열처리를 하여 SOD막을 치밀화 시킨다. 다음으로 유전체막(160) 및 컨트롤게이트(170)를 형성하여 자기정렬소자격리(SA-STI) 구조로 제조된 반도체 소자 분리막을 형성한다. 이와 같은 종래의 플래시 메모리 소자에서 발생하는 문제점으로는 유효소자분리막높이에 따른 메모리 셀 간의 간섭 현상이다.
도 1a에 도시된 것과 같이, 소자 격리를 위한 유효소자분리막높이(EFH)가 높은 경우에는 인접한 플로팅게이트들 간의 간섭 현상(180)이 증가하여 플로팅게이트 간의 간섭이 전도체인 상부의 컨트롤게이트에 의해서 완전하게 차폐되지 못한다.
도 1b에 도시된 것과 같이, 소자간의 격리를 위한 유효소자분리막높이(EFH)가 낮은 경우에는, 인접한 플로팅게이트 간의 간섭 현상은 컨트롤게이트 전극에 의해서 대부분 차폐될 수 있다. 하지만 컨트롤게이트와 채널간의 격리 거리가 감소하 게 되어 소자들 간의 간섭 현상(181)이 급격히 증가하게 되는데, 이것은 유효소자분리막높이(EFH)의 상한과 하한의 공정 마진(Margin)이 엄격하다는 것을 의미한다. 또한 소자의 집적도가 증가할수록 각 전도체 간의 물리적인 소자 격리 거리가 감소함으로써, 이와 같은 간섭 현상들이 더욱 심화될 뿐만 아니라 유효소자분리막높이(EFH)에 대한 제어 공정 마진이 매우 감소하게 된다.
또한 후속 배선 공정을 위하여 게이트 스택 및 셀 컨택 홀의 식각을 실시할 때 도 1c에 도시된 것과 같이, 필드 지역이 부분적으로 리세스되어 필연적으로 소자분리막(SOD)이 노출된다. 노출된 소자분리막(SOD)은 습식 식각율이 높기 때문에 식각 공정 후 수반되는 습식세정 공정 시에 손실되어 필드 지역에 보이드(Void) (182)를 유발함으로써 배선 및 소자 격리 신뢰도가 저하될 수 있다.
그리고 반도체 소자의 선폭이 감소할수록 플로팅게이트와 컨트롤게이트들 간의 유전용량(Capacitance)이 감소하기 때문에, 이를 보상하기 위해서는 플로팅게이트 전극의 높이를 증가시켜 캐패시터의 면적을 확대시켜야 한다. 플로팅게이트의 높이가 증가할수록 적정한 유효소자분리막높이(EFH)를 확보하기 위해서 소자분리막의 리세스 되는 양을 증가시켜야하며, 이 때문에 균일한 유효소자분리막높이(EFH)의 제어가 더욱 어려워지게 된다. 이와 같은 인접 소자 간의 간섭 현상은 플래시 메모리 소자의 동작 특성과 신뢰도를 쉽게 저하시킬 수 있기 때문에 이로 인한 반도체 소자의 수율 저하 문제가 발생하기 쉽다.
본 발명은, 반도체 기판상에 터널절연막, 플로팅게이트, 패드질화막을 순차적으로 형성하는 단계; 상기 반도체기판의 소자분리영역에 트렌치를 형성하는 단계; 상기 트렌치의 측벽에 라이너 절연막을 형성하는 단계; 상기 트렌치가 매립되도록 결과물 상에 절연막을 형성하는 단계; 상기 절연막 및 라이너 절연막을 식각하여 플로팅 게이트 측면의 일정부분까지 리세스시키는 단계; 상기 절연막을 식각하여 반도체기판의 표면 아래로 리세스 시키는 단계; 상기 플로팅게이트 측면 및 절연막 상에 캡핑막을 형성하는 단계; 및 상기 캡핑막을 식각하여 반구형 소자분리막 형상을 구현하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법이다.
상기 라이너 절연막을 형성하기 전에, 상기 트렌치 측벽에 측벽 산화막을 형성하는 단계를 더 포함할 수 있다.
상기 절연막 및 라이너 절연막을 식각하는 단계에서, 건식식각 및 습식식각을 수행하는 단계를 포함할 수 있다.
상기 절연막 및 라이너 절연막에 대한 건식식각은 불산(HF)와 불포화암모늄(NH4F)이 포함된 증기나 플라즈마를 사용할 수 있다.
상기 절연막 및 라이너 절연막에 대한 습식식각은 불포화암모늄(NH4F) 또는 물(H2O) 등에 희석된 불산(HF) 용액을 사용하여 상기 절연막이 실리콘 기판 상단 표면으로부터 400Å∼2000Å 정도까지 리세스 되도록 하는 단계를 포함할 수 있다.
상기 라이너 절연막은 산화막으로 형성하고, 상기 트렌치는 SOD막으로 매립 할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 다양한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2 내지 도 8은 본 발명의 실시예에 따른 반도체 소자의 전극 형성방법을 설명하기 위하여 나타낸 도면들이다.
도 2를 참조하면, 반도체 기판(200) 상에 웰(Well) 형성 및 불순물 주입 등의 소정의 공정(도시되지 않음) 후에 터널절연막(210), 플로팅게이트용 폴리실리콘막(220), 패드질화막(230)을 순차적으로 적층한다. 다음 소자 격리를 위한 패턴을 형성한 후 반도체기판에 대한 부분적인 식각을 수행하고, 트렌치의 표면에 열산화 방법으로 일정 두께의 측벽산화막(240)을 형성한다.
도 3을 참조하면, 측벽산화막(240) 위에 라이너산화막(250)을 형성한다. 이어서 소자들 간의 격리를 위한 트랜치를 SOD막(260)을 사용하여 매립한 다음, 베이킹 및 열처리를 실시하여 SOD막(260)을 치밀화한다. 이때 SOD막의 베이킹은 핫플레이트 또는 오븐에서 50℃ 내지 350℃의 온도로 수행하며, 열처리는 300℃ 내지 750℃에서 수소(H2), 산소(O2), 수증기(H2O) 또는 질소(N2) 중의 어느 하나 또는 둘 이상이 조합된 분위기에서 수행한다. 치밀화된 상기 SOD막(260)에 화학기계적연마(Chemical Mechanical Polishing; CMP) 공정을 실시하여 패드질화막(230)의 표면 까지 노출한다. 또한 SOD막은 퍼-하이드로 폴리실라잔(Per-hydro poly-silazane), 하이드로-실세스키옥산(Hydro-silsesquioxane), 실리케이트(Silicate) 등을 사용하여 형성할 수 있다.
라이너산화막(250)은 화학기상증착(CVD), 원자층증착(Atomic Layer Deposition; ALD), O3-TEOS(Ozone-Tetra-ethyl-ortho-silicate) 방법으로 형성할 수 있으며, 이때 사용되는 전구체로는 실란(silane; SiH4), 디클로로실란(dichlorosil ane; SiCl2H2), 디실란(disilane; Si2H6), TEOS 등을 사용할 수 있다.
도 4를 참조하면, 인산용액(H3PO4 + H2O)을 이용하여 노출된 패드질화막(230)을 식각하여 제거한 다음, 건식식각 방법으로 필드 지역에 존재하는 측벽산화막(240), 라이너산화막(250) 및 SOD막(260)의 일부를 제거한다. 상기 건식식각 공정은 불산(HF)과 불화암모늄(NH4F)이 혼합된 가스 또는 플라즈마를 사용하여 수행할 수 있다.
건식식각 시에는 상기 필드 지역에 존재하는 막들 간의 선택비가 거의 없기 때문에 측벽산화막(240), 라이너산화막(250) 및 SOD막(260)이 일정한 수준으로 리세스되어 거의 평평한 소자분리막 형상을 나타낼 수 있다.
도 5를 참조하면, 일정한 수준으로 리세스된 소자분리 구조에 대해 다시 불산(HF)이 희석된 용액을 이용한 습식세정 공정을 실시하여 측벽산화막(240), 라이너산화막(250) 및 SOD막(260)의 일부를 식각하여 플로팅게이트(220) 하부정도까지 유효소자분리막 높이를 조절한다.
트랜치에 매립되어 있는 SOD막(260)은 습식식각 용액에 대한 식각율이 상대적으로 높기 때문에 상기 습식 세정시 측벽산화막(240)과 라이너산화막(250)보다 리세스가 많이 된다.
도 6을 참조하면, 습식식각 공정을 수행한 구조상에 단차 피복율이 좋은 증착 방법을 이용하여 산화막을 증착하여 캡핑막(270)을 형성한다. 이때 SOD막(260)의 오버리세스(Over-Recess)에 의해 형성된 필드 지역이 캡핑막(270)으로 재 매립된 형성을 볼 수 있다.
상기 캡핑막(270)은 화학기상증착(CVD), 원자층증착(ALD), O3-TEOS 방법으로 수행할 수 있으며, 이때 사용되는 전구체로는 실란(SiH4), 디클로로실란(SiCl2H2), 디실란(Si2H6), TEOS 등을 사용할 수 있다.
도 7을 참조하면, 캡핑막(270)이 형성된 구조의 일부를 식각하여 플로팅게이트(220) 전극 측벽에 스페이서 형상의 캡핑막을 구현한다. 다음, 스페이서 형상의 상기 캡핑막에 대해 불산(HF)이 희석된 용액을 이용한 습식식각 또는 불산(HF) 가스 또는 플라즈마를 이용한 건식식각을 수행하여, 도시된 바와 같이 필드 지역에 반구형 형상을 구현한다. 이때 라이너산화막(250)의 일부도 식각되는데, 캡핑막(270)의 최저 표면에 위치한 유효소자분리막높이(EFH)는 터널산화막(210)의 측면에 유지되도록 하는 것이 간섭현상을 억제하는 측면에서 유리하다.
도 8을 참조하면, 반구형 형상을 구현한 반도체 구조상에 유전체막(280)을 형성한 다음 컨트롤게이트(290)를 형성한다.
상기 유전체막(280)은 실리콘옥사이드(SiO2), 실리콘나이트라이드(SixNy), 알루미늄옥사이드(Al2O3), 지르코늄옥사이드(ZrO2), 하프늄실리콘옥사이드(HfSiO2), 하프늄알루미늄옥사이드(HfAlO2) 중의 어느 하나 또한 이들의 조합으로 이루어진 그룹에서 어느 하나로 형성할 수 있다.
컨트롤게이트(290)는 폴리실리콘, 텅스텐실리사이드(WSix), 텅스텐나이트라이드(WN), 텅스텐(W), 티타늄나이트라이드(TiN), 탄탈늄나이트라이드(TaN), 코발트실리사이드(CoSix), 니켈실리사이드(NiSix), 및 탄탈늄카바이드나이트라이드(TaCN) 중의 어느 하나 또는 이들의 조합으로 이루어진 그룹에서 어느 하나로 형성할 수 있다.
낮은 유효소자분리막높이(EFH)를 유지함으로써 인접한 플로팅게이트 전극들간의 간섭 현상을 컨트롤게이트를 이용하여 효과적으로 차폐할 수 있을 뿐만 아니라, 컨트롤게이트와 트랜지스터의 채널과의 거리가 종래보다 증가하기 때문에 이들 간의 간섭효과도 억제될 수 있다.
도면에서 A 라인(Line)은 후속 게이트 스택 식각시에 노출되는 최대 소자분리막 수준을 나타내며 B 라인은 후속 셀컨택 홀 식각시에 노출되는 최대 필드 산화막 수준을 나타낸다. 어느 경우에도 SOD막(260)은 후속 공정에서 노출되지 않고 이에 따라서 습식용액에 대한 손실도 없기 때문에 소자 격리 특성과 배선 신뢰도가 향상될 수 있다.
본 발명에 따르면, 소자분리용 트렌치를 절연막으로 매립한 후, 절연막을 건식 식각과 습식 식각의 복합 공정을 사용하여 리세스시켜 유효소자분리막높이(EFH)를 조절하고, 캡핑막을 형성함으로써 필드(Field) 지역에 반구형 형상을 구현하여 다음과 같은 효과를 얻을 수 있다.
후속 트랜지스터 형성 공정 또는 배선 공정 시, 습식 식각율이 상대적으로 높은 SOD막이 노출되는 것이 억제됨으로써 SOD막 손실에 의한 소자 격리 불량, 배선 불량 등이 감소되어 공정의 신뢰도가 향상된다. 그리고 낮은 유효소자분리막높이(EFH)를 유지함으로써 플로팅게이트(FG) 전극 간의 간섭 현상(Interface)을 억제하여 소자 동작 신뢰성을 확보할 수 있다.
또한 인접 개별 소자 간의 간섭 현상이 억제됨으로써 높은 전압을 사용하는 데이타 프로그래밍, 소거(Erase), 읽기(Read) 동작에서 임계전압 분포의 균일도가 향상되고 반복 동작의 수명이 향상되면서 반도체 소자의 수율이 증가하여 보다 집적도가 높은 반도체 소자의 구현이 가능하게 되는 효과를 얻을 수 있다.
도 1a 내지 도 8은 본 발명에 따른 반도체 소자의 소자 분리막 형상방법을 설명하기 위하여 나타낸 도면들이다.

Claims (6)

  1. 반도체 기판상에 터널절연막, 플로팅게이트, 패드질화막을 순차적으로 형성하는 단계;
    상기 반도체 기판의 소자분리영역에 트렌치를 형성하는 단계;
    상기 트렌치의 측벽에 라이너 절연막을 형성하는 단계;
    상기 트렌치가 매립되도록 결과물 상에 절연막을 형성하는 단계;
    상기 절연막 및 라이너 절연막을 식각하여 플로팅 게이트 측면으로 리세스시키는 단계;
    상기 절연막을 식각하여 반도체기판의 표면 아래로 리세스 시키는 단계;
    상기 라이너 절연막, 플로팅 게이트 측면 및 절연막 상에 캡핑막을 형성하는 단계; 및
    상기 캡핑막을 식각하여 반구형 소자분리막 형상을 구현하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법.
  2. 제1항에 있어서,
    상기 라이너 절연막을 형성하기 전에,
    상기 트렌치 측벽에 측벽 산화막을 형성하는 단계를 더 포함하는 반도체 소자의 소자 분리막 형성방법.
  3. 제1항에 있어서,
    상기 절연막 및 라이너 절연막을 식각하는 단계에서,
    건식식각을 수행하는 단계를 포함하는 반도체 소자의 소자 분리막 형성방법.
  4. 제3항에 있어서,
    상기 건식식각은 불산(HF)와 불포화암모늄(NH4F)이 포함된 증기나 플라즈마를 사용하는 반도체 소자의 소자분리막 형성방법.
  5. 제1항에 있어서,
    상기 절연막을 반도체기판의 표면 아래로 리세스 시키는 단계는, 불산(HF) 이 희석된 용액을 사용하여 진행하는 단계를 포함하는 반도체 소자의 소자분리막 형성방법.
  6. 제1항에 있어서,
    상기 라이너 절연막은 산화막으로 형성하고, 상기 절연막은 SOD막으로 형성하는 반도체 소자의 소자분리막 형성방법.
KR1020070141027A 2007-12-28 2007-12-28 반도체 소자의 소자분리막 형성방법 KR101026382B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070141027A KR101026382B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 소자분리막 형성방법
US12/164,879 US7888208B2 (en) 2007-12-28 2008-06-30 Method of fabricating non-volatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070141027A KR101026382B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 소자분리막 형성방법

Publications (2)

Publication Number Publication Date
KR20090072803A KR20090072803A (ko) 2009-07-02
KR101026382B1 true KR101026382B1 (ko) 2011-04-07

Family

ID=40798987

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070141027A KR101026382B1 (ko) 2007-12-28 2007-12-28 반도체 소자의 소자분리막 형성방법

Country Status (2)

Country Link
US (1) US7888208B2 (ko)
KR (1) KR101026382B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100372068C (zh) * 2002-06-20 2008-02-27 Nxp股份有限公司 导电间隔物延伸的浮栅
JP5491705B2 (ja) * 2008-05-22 2014-05-14 株式会社東芝 半導体装置
JP2011023637A (ja) * 2009-07-17 2011-02-03 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP5434360B2 (ja) * 2009-08-20 2014-03-05 ソニー株式会社 半導体装置及びその製造方法
KR20110024629A (ko) * 2009-09-02 2011-03-09 주식회사 하이닉스반도체 반도체 소자의 소자분리막 제조 방법
KR20120026313A (ko) * 2010-09-09 2012-03-19 삼성전자주식회사 비휘발성 메모리 소자 및 그 제조 방법
CN105575905B (zh) * 2014-10-09 2019-04-09 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法和电子装置
US9502499B2 (en) * 2015-02-13 2016-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure having multi-layered isolation trench structures
TWI730677B (zh) * 2020-03-18 2021-06-11 力晶積成電子製造股份有限公司 記憶體元件及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000603A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR20070065482A (ko) * 2005-12-20 2007-06-25 삼성전자주식회사 불 휘발성 메모리의 플로팅 게이트 형성 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4237344B2 (ja) * 1998-09-29 2009-03-11 株式会社東芝 半導体装置及びその製造方法
US6228727B1 (en) * 1999-09-27 2001-05-08 Chartered Semiconductor Manufacturing, Ltd. Method to form shallow trench isolations with rounded corners and reduced trench oxide recess
KR100426485B1 (ko) * 2001-12-22 2004-04-14 주식회사 하이닉스반도체 플래쉬 메모리 셀의 제조 방법
KR100537277B1 (ko) * 2002-11-27 2005-12-19 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR100520684B1 (ko) 2003-11-19 2005-10-11 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
KR100602322B1 (ko) 2004-04-20 2006-07-14 에스티마이크로일렉트로닉스 엔.브이. 플래시 메모리 소자의 제조방법 및 이를 통해 제조된플래시 메모리 소자
KR100556527B1 (ko) * 2004-11-04 2006-03-06 삼성전자주식회사 트렌치 소자 분리막 형성 방법 및 불휘발성 메모리 장치의제조 방법
KR100674971B1 (ko) * 2005-04-27 2007-01-26 삼성전자주식회사 Ｕ자형 부유 게이트를 가지는 플래시 메모리 제조방법
KR100807112B1 (ko) * 2005-12-07 2008-02-26 주식회사 하이닉스반도체 플래쉬 메모리 및 그 제조 방법
KR100799151B1 (ko) * 2006-06-29 2008-01-29 주식회사 하이닉스반도체 플래시 메모리 소자의 소자 분리막 형성방법
KR100829600B1 (ko) * 2006-10-02 2008-05-14 삼성전자주식회사 비휘발성 메모리 장치의 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070000603A (ko) * 2005-06-28 2007-01-03 삼성전자주식회사 불 휘발성 메모리의 플로팅 게이트 형성 방법
KR20070065482A (ko) * 2005-12-20 2007-06-25 삼성전자주식회사 불 휘발성 메모리의 플로팅 게이트 형성 방법

Also Published As

Publication number Publication date
US7888208B2 (en) 2011-02-15
KR20090072803A (ko) 2009-07-02
US20090170283A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
KR101026382B1 (ko) 반도체 소자의 소자분리막 형성방법
KR101050454B1 (ko) 반도체 소자의 소자 분리막 및 그 형성방법
US7005698B2 (en) Split gate flash memory cell
US20040178470A1 (en) Semiconductor memory device and method of manufacturing the same
US20070287245A1 (en) Semiconductor device and method of manufacture thereof
US20080081411A1 (en) Methods of Manufacturing Non-Volatile Memory Devices
US8629035B2 (en) Method of manufacturing semiconductor device
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
CN102769017A (zh) 半导体器件及其制造方法
US20080057638A1 (en) Method of manufacturing a flash memory device
KR100552588B1 (ko) 반도체 장치의 제조 방법
US20130069135A1 (en) Semiconductor device and method of manufacturing the same
KR20120027944A (ko) 비휘발성 메모리 소자 및 이의 제조방법
KR20080099460A (ko) 비휘발성 메모리 소자 및 그 제조방법
KR100670925B1 (ko) 반도체 장치 및 이의 제조 방법
KR20090118816A (ko) 플래시 메모리 소자 및 그의 제조 방법
KR100616193B1 (ko) 비휘발성 메모리 소자의 게이트 전극 형성방법
US20090096006A1 (en) Nonvolatile semiconductor storage apparatus and method for manufacturing the same
JP2009278098A (ja) フラッシュメモリ素子及びその製造方法
KR20060135221A (ko) 플래시 메모리 소자의 셀 제조방법
KR100622030B1 (ko) 비휘발성 메모리 소자의 제조방법
KR20050029423A (ko) 분리 게이트 구조를 갖는 플래쉬 메모리 셀을 제조하는방법들
KR20080001272A (ko) 플래시 메모리 소자의 제조 방법
KR100771553B1 (ko) 전하트랩층을 갖는 매몰형 불휘발성 메모리소자 및 그제조방법
KR100877002B1 (ko) 소노스 구조의 비휘발성 메모리 소자 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee