JP4855958B2 - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP4855958B2
JP4855958B2 JP2007015175A JP2007015175A JP4855958B2 JP 4855958 B2 JP4855958 B2 JP 4855958B2 JP 2007015175 A JP2007015175 A JP 2007015175A JP 2007015175 A JP2007015175 A JP 2007015175A JP 4855958 B2 JP4855958 B2 JP 4855958B2
Authority
JP
Japan
Prior art keywords
film
layer
conductive layer
insulating
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007015175A
Other languages
English (en)
Other versions
JP2008182104A (ja
Inventor
浩一 石田
正幸 田中
良夫 小澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007015175A priority Critical patent/JP4855958B2/ja
Priority to KR1020080007636A priority patent/KR100928372B1/ko
Priority to US12/020,236 priority patent/US20080179655A1/en
Publication of JP2008182104A publication Critical patent/JP2008182104A/ja
Priority to US13/274,030 priority patent/US20120034772A1/en
Application granted granted Critical
Publication of JP4855958B2 publication Critical patent/JP4855958B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Description

本発明は、不揮発性半導体記憶装置及びその製造方法に係わり、特に、電極間絶縁膜としてＯＮＯ膜(酸化膜/窒化膜/酸化膜)等の多層酸化窒化膜を有する不揮発性半導体記憶装置及びその製造方法に関する。
不揮発性半導体記憶素子の微細化に伴って、隣接セル間の干渉の増大、即ち一方のセルの浮遊電極層に蓄積された電荷によって他方のセルの浮遊電極層に電荷が誘起される現象が問題となってきている。
不揮発性半導体記憶素子の電極間絶縁膜としては近年、多層酸化窒化膜が用いられている（例えば、特許文献１参照。）。従って、上記干渉効果を防ぐためには、多層酸化窒化膜の薄膜化が必要となってきている。電極間絶縁膜の薄膜化により、浮遊電極層同士の対向面積を小さくすることが可能となり、それによって上記干渉効果を抑制できるからである。しかし、電極間絶縁膜の薄膜化により、膜内に生じる電界は強くなってしまうので、リーク電流の増加や、電気的ストレスによる膜質の劣化の問題が顕著化している。
電極間絶縁膜は、アモルファスシリコンまたはポリシリコン上に成膜しなければならないため、熱酸化、窒化などによる方法では安定した膜厚の膜を成膜することができず、反応ガスを用いたＣＶＤ法を用いて成膜される。その際、反応ガス内に含まれる元素により、電極間絶縁膜内に不純物が混入し不純物準位が生じてしまう。ところで、プラズマ窒化、スパッタ成膜により成膜した膜は、反応ガスに不純物となる物質を含まないため、不純物が混入しにくいという特徴がある。
不純物準位は高電界の印加によって、電子がトラップされ、膜内の電界を緩和する役割を果たす場合もあるが、ほとんどの場合、不純物準位を介してリーク電流を増大させるという問題の原因となる。さらにまた、不純物はその後の熱工程により拡散して他の膜にダメージを与え、膜特性を劣化させるという問題も引き起こす。また、膜内にある水素とシリコンの結合は、デバイス動作時に生じる長期的な電気的ストレスにより水素とシリコンの結合が切れてしまうことがあり、それによってデバイス性能が劣化するという問題点がある。
特開２００５−２２３１９８号公報
本発明は、浮遊電極間での干渉効果を抑え、電極間絶縁膜に流れるリーク電流を低減し、さらに素子の劣化を防ぐことが可能な不揮発性半導体記憶装置及びその製造方法を提供する。
この発明の第１の態様に係る不揮発性半導体記憶装置の製造方法は、半導体基板の主表面に第１の絶縁層を形成する工程と、前記第１の絶縁層の上に第１の導電層を形成する工程と、前記第１の導電層及び前記第１の絶縁層のゲート幅方向の両側面をエッチングする工程と、前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を絶縁膜で埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように素子分離用の絶縁層を形成する工程と、前記第１の導電層及び前記素子分離用の絶縁層の上に、シリコン酸化膜である下層絶縁膜を形成する工程と、前記下層絶縁膜の上に、プラズマ窒化法により炉内圧力５０mTorr〜２Torrでシリコン酸化窒化膜である中間絶縁膜を形成する工程と、前記中間絶縁膜の上に、シリコン酸化膜である上層絶縁膜を形成する工程とからなる３層絶縁膜の形成を含んだ第２の絶縁層を形成する工程と、前記第２の絶縁層の上に第２の導電層を形成する工程とを含む。
この発明の第２の態様に係る不揮発性半導体記憶装置は、半導体基板の主表面に形成された第１の絶縁層と、前記第１の絶縁層の上に形成された第１の導電層と、前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、前記第２の絶縁層の上に形成された第２の導電層とを具備し、前記第１の導電層の上に形成された前記中間絶縁膜における窒素原子濃度が、前記第１の導電層のゲート幅方向の前記両側面の上に形成された前記中間絶縁膜における窒素原子濃度よりも高い。
この発明の第３の態様に係る不揮発性半導体記憶装置は、半導体基板の主表面に形成された第１の絶縁層と、前記第１の絶縁層の上に形成された第１の導電層と、前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、前記第２の絶縁層の上に形成された第２の導電層とを具備し、前記第１の導電層の上に形成された前記中間絶縁膜における窒素原子濃度が、前記素子分離用の絶縁層の上に形成された前記中間絶縁膜における窒素原子濃度よりも高い。
この発明の第４の態様に係る不揮発性半導体記憶装置は、半導体基板の主表面に形成された第１の絶縁層と、前記第１の絶縁層の上に形成された第１の導電層と、前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、前記第２の絶縁層の上に形成された第２の導電層とを具備し、前記素子分離用の絶縁層の上に形成された前記中間絶縁膜における酸素原子濃度が、前記第１の導電層の上に形成された前記中間絶縁膜における酸素原子濃度よりも高い。
本発明によれば、浮遊電極間での干渉効果を抑え、電極間絶縁膜に流れるリーク電流を低減し、さらに素子の劣化を防ぐことが可能な不揮発性半導体記憶装置及びその製造方法を提供することが可能である。
以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下の説明において、同一の機能を有する要素については、同一符号を付す。
（第１の実施形態）
本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造工程を、図１乃至図７に示す断面図を用いて説明する。
まず図１の断面図に示すように、ｐ型シリコン基板１の上（もしくはｎ型シリコン基板上にｐ型ウェルを形成したもの）に第１の絶縁層２を１nmから１５nm程度形成する。第１の絶縁層２は、例えば、シリコン酸化膜である。その上に化学気相成長法（ＣＶＤ：Chemical Vapor Deposition）によって電荷蓄積層となる第１の導電層３（浮遊ゲート電極層）を１０nmから２００nm程度形成する。第１の導電層３は、例えば、アモルファスシリコンまたはポリシリコンである。
次いで、化学気相成長法によってシリコン窒化膜４を５０nmから２００nm程度形成し、次いで、化学気相成長法によってシリコン酸化膜５を５０nmから４００nm程度形成する。次いで、シリコン酸化膜５の上に、フォトレジスト６を塗布し、露光描画によりレジストをパターニングすることで図1の構造断面図を得る。
その後、図1に示したフォトレジスト６を耐エッチングマスクにしてシリコン酸化膜５をエッチングする。エッチング後にフォトレジスト６を除去し、今度は、シリコン酸化膜５をマスクにしてシリコン窒化膜４をエッチングする。さらに、第１の導電層３、第１の絶縁層２、およびシリコン基板１をエッチングすることにより、図２に示すような素子分離のための溝を形成する。
その後、エッチングによって形成された断面のダメージ除去のための高温後酸化工程を行う。次いで、シリコン酸化膜等からなる素子分離用の埋め込み絶縁膜７を２００nmから１５００nm形成することによって素子分離溝を埋め込む。さらに、窒素雰囲気もしくは酸素雰囲気で高温の熱処理を行うことにより素子分離用の絶縁膜７の高密度化を行う。次いで、化学的機械的研磨法（ＣＭＰ：Chemical Mechanical Polishing）によりシリコン窒化膜４をストッパーにして平坦化を行い、図３の構造を得る。
次いで、シリコン窒化膜４と選択比を持ってエッチングすることが可能な方法を用いてシリコン酸化膜７（埋め込み絶縁膜）をエッチングする。本実施形態においては、図４に示すように除去後のシリコン酸化膜７の表面が、第１の導電層３の、例えば約半分の膜厚の高さまで除去する場合を示している。そして、シリコン窒化膜４をシリコン酸化膜７と選択比のある方法で除去すると、図４の構造を得る。
ここで、素子分離用の絶縁膜７の上面は、第１の導電層３の上面と底面との間の高さに位置していることになり、第１の導電層３の上面が素子分離用の絶縁膜７の上面よりも突出した形状になっている。これは、この後形成する電極間絶縁膜８と第１の導電層３との接触面積を増やすためである。
次に図５に示すように、図４の構造からなる下地の上に電極間絶縁膜８（第２の絶縁層）を形成する。電極間絶縁膜８は３層の絶縁膜８１〜８３から構成されている多層絶縁膜である。図５の構造は以下の手順により形成される。
まず、図４の構造を持った下地の上に、ＣＶＤ法によりシリコン酸化膜８１（下層絶縁膜）を０.５nm〜１５nmの厚さで形成する。次いで、シリコン酸化膜８１の上にプラズマ窒化法によりシリコン酸窒化膜８２（中間絶縁膜）を０.５nm〜５nmの厚さで形成する。最後に、シリコン酸窒化膜８２の上にＣＶＤ法によりシリコン酸化膜８３（上層絶縁膜）を０.５nm〜１０nmの厚さで形成して、図５に示す電極間絶縁膜８が形成される。
ここで、シリコン酸窒化膜８２の形成方法について詳細に説明する。シリコン酸窒化膜８２は、窒素、アルゴン雰囲気下におけるプラズマ窒化により形成する。このとき、シリコン酸窒化膜８２はシリコン酸化膜８１を窒化して成膜されるため、１０％以上の酸素を含んだ酸窒化膜となる。１０％以上の酸素を含んだ酸窒化膜は窒化膜と比較して誘電率が低くなるため、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を十分抑えることが可能である。
成膜時の炉内温度は３５０℃〜６００℃の間であり、成膜時の炉内圧力は、５０mTorr〜２Torrの間である。プラズマ窒化により生成されたシリコン酸窒化膜８２は、ＣＶＤ法による成膜の原料ガスとして用いられるシラン(ＳｉＨ４)、ジクロロシラン(ＤＣＳ)、テトラキサクロロシラン(ＴＣＳ)、ヘキサクロロジシラン(ＨＣＤ)などに含まれる水素、塩素原子を含まないため、塩素、水素の原子濃度がともに１．０×１０ １９ atoms/cm ３ 以下の低濃度の膜が成膜される。
塩素濃度が、１．０×１０ １９ atoms/cm ３ 以下と低い場合には、塩素濃度が、１．０×１０ １９ atoms/cm ３ より多い場合に比べて、塩素によって形成されるトラップ準位の数が大幅に減少するため、トラップ準位を介して生じるリーク電流を抑えることができる。また、その後のデバイス素子作成時の熱工程により塩素が拡散し、酸化膜にダメージを与える影響を抑えることできる。
また、水素は、窒化膜内においてＳｉ-Ｈ結合を形成して存在する。このＳｉ-Ｈ結合は、デバイス素子使用時に生じる電気的ストレスによって切断され、Ｓｉのダングリングボンドが生じ、閾値のずれなど、素子の信頼性を著しく悪化させる。水素濃度が、１．０×１０ １９ atoms/cm ３ 以下と低い場合には、水素濃度が、１．０×１０ １９ atoms/cm ３ より多い場合に比べてＳｉ-Ｈ結合の量も大幅に減少することから、Ｓｉ-Ｈ結合が切断される影響も少なくなる。その結果、素子の信頼性の劣化を抑制できる。
従って、シリコン酸窒化膜８２をプラズマ窒化によって成膜することにより、リーク電流の少ない、信頼性の劣化の少ない素子特性を得ることができる。
また、プラズマ窒化によってシリコン酸窒化膜８２を形成すると、第１の導電層３の上にあるシリコン酸化膜８１の上部は、多くの窒化ラジカルが衝突するため十分な窒化がなされる。しかし一方、第１の導電層３の側面部を覆っているシリコン酸化膜８１には窒化ラジカルがあまり当たらないため、その側面に形成されたシリコン酸窒化膜８２の窒素原子濃度が、第１の導電層３の上部のシリコン酸窒化膜８２と比較して低くなる。
言い換えると、第１の導電層３の側面部を覆っているシリコン酸窒化膜８２の酸素原子濃度は、第１の導電層３の上部のシリコン酸窒化膜８２の酸素原子濃度に比べると高い。
従って、第１の導電層３の上にあるシリコン酸窒化膜８２は窒素原子濃度が高いため、誘電率が高くなっている。誘電率が高くなることにより物理的な膜厚を厚くすることができるので、リーク電流の低減が図れる。またそれと同時に、窒素原子によって生じるトラップ準位が電子トラップとして機能するので、それによって電界が緩和されてリーク電流が減少する効果も期待できる。
一方、第１の導電層３の側面に位置していて第１の導電層３の上部と比較して相対的に窒素原子濃度が低い、即ち酸素原子濃度が高いシリコン酸窒化膜８２は、誘電率が低いため、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を抑えることができる。
そして、図６に示すように、電極間絶縁膜８の上に、例えば、ポリシリコン或いはアモルファスシリコンからなる第２の導電層９を１０nm〜２００nm形成する。第２の導電層９は、不揮発性半導体記憶装置における制御ゲート電極となる。第２の導電層９の上にマスク材１０を形成し、図６の断面構造図を得る。
その後、マスク材１０の上にレジストを塗布し（図示せず）、露光描画によりレジストをパターニングする。このレジストをマスクにして加工を行い、マスク材１０、第２の導電層９、電極間絶縁膜８（第２の絶縁層）、第１の導電層３、第１の絶縁層２をエッチング除去する（図示せず）。さらにレジストを除去すると、図６のＡ−Ａ’線に沿った紙面に垂直な断面図として図７に示した構造を得る。そして、図７のエッチングされた領域の底部となる基板１の表面に、イオン注入によってソース及びドレイン領域２０を形成する。
本実施形態においては、電極間絶縁膜８としてはＯＮＯ（酸化膜/（酸化）窒化膜/酸化膜）からなる３層構造の場合について説明したが、これに限定されるものではない。例えば、３層構造の上下、即ち、第１の導電層３とシリコン酸化膜８１の間、および第２の導電層９とシリコン酸化膜８３の間の両方にＳｉＮ膜を形成してＮＯＮＯＮ構造にした電極間絶縁膜の場合、もしくはいずれかの界面にＳｉＮ膜を形成した電極間絶縁膜においても、同様な効果を得ることができる。
（第２の実施形態）
本発明の第２の実施形態に係る不揮発性半導体記憶装置の製造工程を説明する。
まず、第１の実施形態と同様な工程により図４の構造を作成する。
次に図５に示すように、図４の構造からなる下地の上に電極間絶縁膜８（第２の絶縁層）を形成する。電極間絶縁膜８は３層の絶縁膜８１〜８３から構成されている多層絶縁膜である。本実施形態における図５の構造は第１の実施形態とは異なり以下の手順により形成される。
まず、図４の構造を持った下地の上に、ＣＶＤ法によりシリコン酸化膜８１（下層絶縁膜）を０.５nm〜１０nmの厚さで形成する。次いで、シリコン酸化膜８１の上にスパッタ法によりシリコン酸窒化膜８２（中間絶縁膜）を０.５nm〜１５nmの厚さで形成する。最後に、シリコン酸窒化膜８２の上にＣＶＤ法によりシリコン酸化膜８３（上層絶縁膜）を０.５nm〜１０nmの厚さで形成して、図５に示す電極間絶縁膜８が形成される。
ここで、シリコン酸窒化膜８２の形成方法について詳細に説明する。シリコン酸窒化膜８２は、酸素、窒素雰囲下でのスパッタにより形成する。このとき、チャンバー雰囲気内には、酸素、窒素が存在するため、シリコン酸窒化膜８２は１０％以上の酸素を含んだ酸窒化膜となる。１０％以上の酸素を含んだ酸窒化膜は窒化膜と比較し誘電率が低いため、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を抑えることができる。
成膜時のウエハー温度は３００℃、ＲＦパワー３kWで成膜を行った。スパッタ成膜により成膜したシリコン酸窒化膜８２は、ＣＶＤ法の原料ガスとして用いられるシラン(ＳｉＨ４)、ジクロロシラン(ＤＣＳ)、テトラクロロシラン(ＴＣＳ)、ヘキサクロロジシラン(ＨＣＤ)などに含まれる水素、塩素原子を含まないため、塩素、水素の原子濃度がともに１．０×１０ １９ atoms/cm ３ 以下と低濃度の膜が成膜される。
塩素濃度が、１．０×１０ １９ atoms/cm ３ 以下と低い場合には、塩素が形成するトラップ準位を介して生じるリーク電流を抑えることができる。また、その後のデバイス素子作成時の熱工程により塩素が拡散し、酸化膜にダメージを与える影響を抑えることできる。
また、水素が窒化膜内において形成するＳｉ-Ｈ結合は、デバイス素子使用時に生じる電気的ストレスによって切断され、Ｓｉのダングリングボンドが生じ、閾値のずれなど、素子の信頼性を著しく悪化させる。水素濃度が、１．０×１０ １９ atoms/cm ３ 以下と低い場合には、Ｓｉ-Ｈ結合の量も少なくなることから、Ｓｉ-Ｈ結合が切断された影響も少なくなり、素子の信頼性に及ぼす影響が少なくなる。
従って、シリコン酸窒化膜８２をスパッタ成膜することにより、リーク電流の少ない、信頼性の劣化の少ない素子特性を得ることができる。
この後の工程は、図６、図７に示すように第１の実施形態と同様である。
本実施形態においても、電極間絶縁膜８としてはＯＮＯ（酸化膜/（酸化）窒化膜/酸化膜）からなる３層構造の場合について説明したが、これに限定されるものではない。例えば、３層構造の上下、即ち、第１の導電層３とシリコン酸化膜８１の間、および第２の導電層９とシリコン酸化膜８３の間の両方にＳｉＮ膜を形成してＮＯＮＯＮ構造にした電極間絶縁膜の場合、もしくはいずれかの界面にＳｉＮ膜を形成した電極間絶縁膜においても上記と同様な効果を得ることができる。
また、本実施形態においては、電極間絶縁膜８の酸化膜８３をＣＶＤで形成した例について述べたが、その他の形成方法によって形成してもよい。たとえば、第１の導電層３の上に形成したシリコン酸化膜８１とシリコン酸窒化膜８２からなるＯＮ膜を酸化することによって、Top-ＳｉＯ２膜を形成してシリコン酸化膜８３とすることも可能である。
本実施形態においては、スパッタ成膜により膜厚の厚いシリコン酸窒化膜８２を形成することができるためこのような方法が可能となる。このような方法によって形成したインターポリ絶縁膜によっても上記と同様な効果を得ることができる。
（第３の実施形態）
本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造工程を説明する。
まず、第１の実施形態と同様な工程により図４の構造を作成する。
次に図５に示すように、図４の構造からなる下地の上に電極間絶縁膜８（第２の絶縁層）を形成する。電極間絶縁膜８は３層の絶縁膜８１〜８３から構成されている多層絶縁膜である。本実施形態における図５の構造は以下の手順により形成される。
まず、図８に示すように、図４の構造を持った下地の上に、ＣＶＤ法によりシリコン酸化膜８１（下層絶縁膜）を０.５nm〜１５nmの厚さで形成する。次いで、シリコン酸化膜８１の上にプラズマ窒化法によりシリコン酸窒化膜８２（中間絶縁膜）を０.５nm〜５nmの厚さで形成する。
シリコン酸窒化膜８２は第１の実施形態と同様にしてプラズマ窒化により生成されるため、１０％以上の酸素を含んだ酸窒化膜となる。１０％以上の酸素を含んだ酸窒化膜は窒化膜と比較し誘電率が低くなるため、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を抑えることができる。
また、第１及び第２の実施形態と同様に、シリコン酸窒化膜８２の水素原子濃度、塩素原子濃度はそれぞれ、ともに１．０×１０ １９ atoms/cm ３ 以下と低いため、リーク電流の少ない、信頼性の劣化の少ない素子特性を得ることができる。
また、第１の実施形態と同様に、プラズマ窒化によってシリコン酸窒化膜８２を形成しているので、第１の導電層３の上にあるシリコン酸窒化膜８２の窒素原子濃度が、第１の導電層３の側面部の上に形成されたシリコン酸窒化膜８２の窒素原子濃度と比較して高くなる。
言い換えると、第１の導電層３の側面部を覆っているシリコン酸窒化膜８２の酸素原子濃度は、第１の導電層３の上部のシリコン酸窒化膜８２の酸素原子濃度に比べると高い。
従って、電極間絶縁膜８を流れるリーク電流が減少すると同時に、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を抑えることができる。
次いで、図９に示すように、化学気相成長法によってシリコン酸化膜１１を５０nmから４００nm程度形成する。次いで、シリコン酸化膜１１の上に、フォトレジスト１２を塗布し、露光描画によりレジスト１２をパターニングすることで図９の構造断面図を得る。
そして、図９に示したフォトレジスト１２を耐エッチングマスクにしてシリコン酸化膜１１をエッチングした後、フォトレジスト１２を除去して図１０の構造を得る。
次に、図１１に示すようにシリコン酸化膜１１をマスクにして窒素をイオン注入する。これより、シリコン酸化膜１１によってマスクされた絶縁膜７の上に形成されたシリコン酸窒化膜８２を除いて、第１の導電層３の上に形成されたシリコン酸窒化膜８２に窒素を導入する。
ここで、図１２に示すように、シリコン酸化膜１１のマスクをさらに広く形成して、第１の導電層３の側面部を覆うシリコン酸窒化膜８２もマスクしてしまい、第１の導電層３の上に形成されたシリコン酸窒化膜８２のみに窒素を導入するようにしてもよい。
本実施例では、イオン注入により窒素を導入したが、プラズマ窒化により窒素を導入しても良い。
本実施形態においては、上述した窒素注入工程を経ることにより、第１の導電層３の上のシリコン酸窒化膜８２の窒素原子濃度を、素子分離用の絶縁膜７の上に形成されたシリコン酸窒化膜８２、及び第１の導電層３の側面部を覆うシリコン酸窒化膜８２に比べてさらに高くすることが可能である。
これによりさらにリーク電流が減少する効果が期待できる。一方、素子分離用の絶縁膜７の上に形成されたシリコン酸窒化膜８２、及び第１の導電層３の側面部を覆うシリコン酸窒化膜８２は第１の導電層３の上よりも相対的に窒素原子濃度が低くなっているため相対的に誘電率が低い。よって、絶縁膜７を挟んで隣接するセルの第１の導電層３同士の間で生じる電気的な干渉効果を抑えることができる。
その後、マスクとして用いたシリコン酸化膜１１をウエットエッチングで剥離することにより、図１３の断面構造を得る。さらに、シリコン酸窒化膜８２の上にＣＶＤ法によりシリコン酸化膜８３（上層絶縁膜）を０.５nm〜１０nmの厚さで形成して、図５に示す電極間絶縁膜８が形成される。
この後の工程は、図６、図７に示すように第１の実施形態と同様である。
本実施形態においては、第１の導電層３の上に形成されたシリコン酸窒化膜８２に対して窒素を注入した場合を説明したが、素子分離用の絶縁膜７の上のシリコン酸窒化膜８２のみに酸素をイオン注入または、酸素雰囲気化でのアニール、プラズマ酸化により注入して、隣接セル間の干渉効果のさらなる低減を図ってもよい。
これによっても、第１の導電層３の上と素子分離用の絶縁膜７の上におけるシリコン酸窒化膜８２の窒素と酸素の原子濃度に関して相対的に同様な関係を得ることができるので、上述した場合と同様な効果が期待できる。
本実施形態においても、電極間絶縁膜８としてはＯＮＯ（酸化膜/（酸化）窒化膜/酸化膜）からなる３層構造の場合について説明したが、これに限定されるものではない。例えば、３層構造の上下、即ち、第１の導電層３とシリコン酸化膜８１の間、および第２の導電層９とシリコン酸化膜８３の間の両方にＳｉＮ膜を形成してＮＯＮＯＮ構造にした電極間絶縁膜の場合、もしくはいずれかの界面にＳｉＮ膜を形成した電極間絶縁膜においても上記と同様な効果を得ることができる。
以上説明したように、上記第１乃至第３の実施形態においては、不揮発性半導体記憶素子の電極間絶縁膜として用いられるＯＮＯ膜（酸化膜/窒化膜/酸化膜）、およびＮＯＮＯＮ膜（窒化膜/酸化膜/窒化膜/酸化膜/窒化膜）等の多層酸化窒化膜の構造において、少なくとも１つの窒化膜が、酸素を含む酸窒化膜であり、かつ不純物である水素、塩素の含有量が少ない膜であることを特徴とする。
浮遊ゲート電極層の上に形成された酸窒化膜は、窒素原子濃度を高くすることによりリーク電流を減らすことが可能になる。また、浮遊ゲート電極層の側面部あるいは素子分離絶縁膜の上に形成された酸窒化膜は、酸素原子濃度を高くすることにより誘電率を下げて、浮遊ゲート電極層間での干渉効果を抑えることができる。
さらに、酸窒化膜内の塩素及び水素の不純物濃度を少なくすることにより、塩素により生じたトラップ準位を介したリーク電流を減らし、水素の脱離により生じる長期間での素子の信頼性の劣化を低減することができる。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
本発明の第１の実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図。 図１に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図２に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図３に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図４に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図５に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図６に続く不揮発性半導体記憶装置の製造工程を示す図６のＡ−Ａ’線に沿った断面図。 本発明の第３の実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図。 図８に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図９に続く不揮発性半導体記憶装置の製造工程を示す断面図。 図１０に続く不揮発性半導体記憶装置の製造工程を示す断面図。 本発明の第３の実施形態に係る不揮発性半導体記憶装置の別の製造工程を示す断面図。 図１１に続く不揮発性半導体記憶装置の製造工程を示す断面図。
符号の説明
１…ｐ型シリコン基板、２…第１の絶縁層、３…第１の導電層（浮遊ゲート電極層）、
４…シリコン窒化膜、５…シリコン酸化膜、６、１２…フォトレジスト、
７…素子分離用の絶縁膜、８…電極間絶縁膜（第２の絶縁層）、
９…第２の導電層（制御ゲート電極層）、１０…マスク材、１１…シリコン酸化膜、
２０…ソース及びドレイン領域、８１、８３…シリコン酸化膜、
８２…シリコン酸窒化膜。

Claims (4)

  1. 半導体基板の主表面に第１の絶縁層を形成する工程と、
    前記第１の絶縁層の上に第１の導電層を形成する工程と、
    前記第１の導電層及び前記第１の絶縁層のゲート幅方向の両側面をエッチングする工程と、
    前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両
    側面の少なくとも一部を絶縁膜で埋め込んで、上面が前記第１の導電層の上面と底面との
    間の高さに位置するように素子分離用の絶縁層を形成する工程と、
    前記第１の導電層及び前記素子分離用の絶縁層の上に、
    シリコン酸化膜である下層絶縁膜を形成する工程と、
    前記下層絶縁膜の上に、プラズマ窒化法により炉内圧力５０mTorr〜２Torrでシリコン酸化窒化膜である中間絶縁膜を形成する工程と、
    前記中間絶縁膜の上に、シリコン酸化膜である上層絶縁膜を形成する工程と
    からなる３層絶縁膜の形成を含んだ第２の絶縁層を形成する工程と、
    前記第２の絶縁層の上に第２の導電層を形成する工程と
    を含むことを特徴とする不揮発性半導体記憶装置の製造方法。
  2. 半導体基板の主表面に形成された第１の絶縁層と、
    前記第１の絶縁層の上に形成された第１の導電層と、
    前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、
    前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、
    前記第２の絶縁層の上に形成された第２の導電層と
    を具備した不揮発性半導体記憶装置であって、
    前記第１の導電層の上に形成された前記中間絶縁膜における窒素原子濃度が、前記第１の導電層のゲート幅方向の前記両側面の上に形成された前記中間絶縁膜における窒素原子濃度よりも高い
    ことを特徴とする不揮発性半導体記憶装置。
  3. 半導体基板の主表面に形成された第１の絶縁層と、
    前記第１の絶縁層の上に形成された第１の導電層と、
    前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、
    前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、
    前記第２の絶縁層の上に形成された第２の導電層と
    を具備した不揮発性半導体記憶装置であって、
    前記第１の導電層の上に形成された前記中間絶縁膜における窒素原子濃度が、前記素子分離用の絶縁層の上に形成された前記中間絶縁膜における窒素原子濃度よりも高い
    ことを特徴とする不揮発性半導体記憶装置。
  4. 半導体基板の主表面に形成された第１の絶縁層と、
    前記第１の絶縁層の上に形成された第１の導電層と、
    前記第１の絶縁層のゲート幅方向の両側面及び、前記第１の導電層のゲート幅方向の両側面の少なくとも一部を埋め込んで、上面が前記第１の導電層の上面と底面との間の高さに位置するように形成された素子分離用の絶縁層と、
    前記第１の導電層及び前記素子分離用の絶縁層の上に形成された第２の絶縁層であって、シリコン酸化膜である下層絶縁膜とシリコン酸窒化膜である中間絶縁膜とシリコン酸化膜である上層絶縁膜とからなる３層絶縁膜を含んだ第２の絶縁層と、
    前記第２の絶縁層の上に形成された第２の導電層と
    を具備した不揮発性半導体記憶装置であって、
    前記素子分離用の絶縁層の上に形成された前記中間絶縁膜における酸素原子濃度が、前記第１の導電層の上に形成された前記中間絶縁膜における酸素原子濃度よりも高い
    ことを特徴とする不揮発性半導体記憶装置。
JP2007015175A 2007-01-25 2007-01-25 不揮発性半導体記憶装置及びその製造方法 Expired - Fee Related JP4855958B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007015175A JP4855958B2 (ja) 2007-01-25 2007-01-25 不揮発性半導体記憶装置及びその製造方法
KR1020080007636A KR100928372B1 (ko) 2007-01-25 2008-01-24 불휘발성 반도체 기억 장치 및 그 제조 방법
US12/020,236 US20080179655A1 (en) 2007-01-25 2008-01-25 Nonvolatile semiconductor memory device having multi-layered oxide/(oxy) nitride film as inter-electrode insulating film and manufacturing method thereof
US13/274,030 US20120034772A1 (en) 2007-01-25 2011-10-14 Nonvolatile Semiconductor Memory Device Having Multi-Layered Oxide/(OXY) Nitride Film as Inter-Electrode Insulating Film and Manufacturing Method Thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007015175A JP4855958B2 (ja) 2007-01-25 2007-01-25 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008182104A JP2008182104A (ja) 2008-08-07
JP4855958B2 true JP4855958B2 (ja) 2012-01-18

Family

ID=39666972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007015175A Expired - Fee Related JP4855958B2 (ja) 2007-01-25 2007-01-25 不揮発性半導体記憶装置及びその製造方法

Country Status (3)

Country Link
US (2) US20080179655A1 (ja)
JP (1) JP4855958B2 (ja)
KR (1) KR100928372B1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945935B1 (ko) 2008-04-07 2010-03-05 주식회사 하이닉스반도체 불휘발성 메모리소자의 제조방법
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5361328B2 (ja) 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8664713B2 (en) 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
JP5566845B2 (ja) * 2010-10-14 2014-08-06 株式会社東芝 半導体装置の製造方法
US8994089B2 (en) * 2011-11-11 2015-03-31 Applied Materials, Inc. Interlayer polysilicon dielectric cap and method of forming thereof
JP5620426B2 (ja) 2012-03-19 2014-11-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
CN105024011B (zh) * 2014-04-18 2018-05-08 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780891A (en) * 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
JPH10256402A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体記憶装置およびその製造方法
JP5068402B2 (ja) * 2000-12-28 2012-11-07 公益財団法人国際科学振興財団 誘電体膜およびその形成方法、半導体装置、不揮発性半導体メモリ装置、および半導体装置の製造方法
US20050212035A1 (en) * 2002-08-30 2005-09-29 Fujitsu Amd Semiconductor Limited Semiconductor storage device and manufacturing method thereof
US6893920B2 (en) * 2002-09-12 2005-05-17 Promos Technologies, Inc. Method for forming a protective buffer layer for high temperature oxide processing
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
KR20040079172A (ko) * 2003-03-06 2004-09-14 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
JP3923926B2 (ja) * 2003-07-04 2007-06-06 株式会社東芝 半導体記憶装置
JP4237561B2 (ja) * 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP4746468B2 (ja) * 2006-04-14 2011-08-10 株式会社東芝 半導体装置
US7799637B2 (en) * 2006-06-26 2010-09-21 Sandisk Corporation Scaled dielectric enabled by stack sidewall process

Also Published As

Publication number Publication date
KR100928372B1 (ko) 2009-11-23
US20120034772A1 (en) 2012-02-09
US20080179655A1 (en) 2008-07-31
KR20080070561A (ko) 2008-07-30
JP2008182104A (ja) 2008-08-07

Similar Documents

Publication Publication Date Title
JP4855958B2 (ja) 不揮発性半導体記憶装置及びその製造方法
US7371669B2 (en) Method of forming a gate of a semiconductor device
JP5238332B2 (ja) 半導体装置の製造方法
JP4734019B2 (ja) 半導体記憶装置及びその製造方法
KR100633820B1 (ko) 반도체 장치 및 그 제조 방법
JP4296128B2 (ja) 不揮発性半導体メモリ装置及びその製造方法
JP2004281662A (ja) 半導体記憶装置及びその製造方法
JP2004179624A (ja) 半導体素子の製造方法
KR100670925B1 (ko) 반도체 장치 및 이의 제조 방법
JP4445403B2 (ja) 半導体装置の製造方法
KR100632638B1 (ko) 플래쉬 메모리소자의 제조방법
KR100580587B1 (ko) 반도체 장치의 제조 방법
US20080227268A1 (en) Method of forming an isolation layer in a semiconductor memory device
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
JP2012049455A (ja) 半導体記憶装置および半導体記憶装置の製造方法
KR100966680B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 제조 방법
JP2010027967A (ja) 不揮発性半導体記憶装置の製造方法
JP2005033166A (ja) フラッシュメモリ素子の製造方法
KR100898656B1 (ko) 플래시 메모리 소자의 제조 방법
KR20080061197A (ko) 반도체 소자의 산화막 형성 방법
KR20060006514A (ko) 반도체 장치의 제조 방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
JP2010232446A (ja) 半導体装置及び半導体装置の製造方法
US20030003772A1 (en) Method of manufacturing semiconductor device having insulating film
JP2005222977A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090312

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110329

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees