KR100829612B1 - 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. - Google Patents

박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. Download PDF

Info

Publication number
KR100829612B1
KR100829612B1 KR1020060085941A KR20060085941A KR100829612B1 KR 100829612 B1 KR100829612 B1 KR 100829612B1 KR 1020060085941 A KR1020060085941 A KR 1020060085941A KR 20060085941 A KR20060085941 A KR 20060085941A KR 100829612 B1 KR100829612 B1 KR 100829612B1
Authority
KR
South Korea
Prior art keywords
pattern
silicon nitride
region
oxidation process
substrate
Prior art date
Application number
KR1020060085941A
Other languages
English (en)
Other versions
KR20080022610A (ko
Inventor
장원준
손호민
이웅
형용우
지정근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060085941A priority Critical patent/KR100829612B1/ko
Priority to US11/589,866 priority patent/US7855117B2/en
Publication of KR20080022610A publication Critical patent/KR20080022610A/ko
Application granted granted Critical
Publication of KR100829612B1 publication Critical patent/KR100829612B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/46—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with an inter-gate dielectric layer also being used as part of the peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의 제조 방법에서, 상기 박박 형성 방법은 제1 영역 및 제2 영역이 구분되어 있는 기판에서, 상기 기판의 제1 영역에 실리콘 질화막을 형성하는 공정과, 상기 실리콘 질화막 표면을 덮는 블록킹 산화막을 형성하는 공정 및 산소 라디칼이 상기 제1 영역의 실리콘 질화막까지 도달하기 이 전에 상기 블록킹 산화막과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막을 형성하는 공정을 포함한다. 상기 방법에 의하면 실리콘 질화막 표면 산화를 억제하면서 기판의 일부 영역의 표면에 산화막을 형성할 수 있다.

Description

박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의 제조 방법.{Method for forming a thin film and method for manufacturing a charge trap type non-volatile memory device}
도 1 내지 도 3은 본 발명의 실시예 1에 따른 박막 형성 방법을 설명하기 위한 단면도이다.
도 4 내지 도 12는 본 발명의 실시예 2에 따른 전하 트랩형 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도이다.
본 발명은 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의 제조 방법에 관한 것으로서, 보다 상세하게는 충분한 전하 트랩 사이트 및 우수한 계면 특성을 갖는 실리콘 질화막의 형성 방법 및 이를 포함하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법에 관한 것이다.
일반적으로, 비휘발성 메모리 장치는 단위 셀의 구조에 따라 플로팅 게이트 형 비휘발성 메모리 장치(floating gate type non-volatile memory device)와 전하 트랩형의 비휘발성 메모리 장치(charge trap type non-volatile memory device)로 나눌 수 있다. 특히, 상기 전하 트랩형 비휘발성 메모리 장치는 주로 SONOS(silicon oxide nitride oxide semiconductor) 구조를 갖는다.
상기 플로팅 게이트 타입의 비휘발성 메모리 장치는 단위 셀로서 반도체 기판 상에 형성하는 터널 산화막, 플로팅 게이트와 유전막 및 콘트롤 게이트를 포함한다. 그리고, 상기 플로팅 게이트 내에 자유 전하(free carriers)의 형태로 전하를 저장하는 방법으로 프로그래밍을 수행한다. 특히, 상기 플로팅 게이트 타입의 비휘발성 메모리 장치는 상기 플로팅 게이트와 반도체 기판 사이에 개재하는 상기 터널 산화막에 결함이 발생하면 상기 플로팅 게이트에 저장된 전하를 모두 잃어버릴 수 있기 때문에 상기 터널 산화막을 상대적으로 두껍게 형성해야 한다. 그러나, 상기 터널 산화막을 두껍께 형성할 경우에는 높은 동작 전압을 필요하고, 그 결과 주변 회로의 구조가 복잡해진다. 그러므로, 상기 플로팅 게이트 타입의 비휘발성 메모리 장치는 고집적화에 한계를 나타낸다.
상기 SONOS 형의 비휘발성 메모리 장치는 단위 셀로서 반도체 기판 상에 형성하는 터널 산화막, 실리콘 질화막 및 유전막의 다층 구조를 갖는 전하 트랩 절연체(charge trapping dielectric)와 상기 전하 트랩 절연체 상에 형성하는 단일 전극을 포함한다. 그리고, 상기 SONOS 형의 비휘발성 메모리 장치는 상기 실리콘 질화막에 포함되는 트랩 사이트에 전하를 저장하는 방법으로 프로그래밍이 수행된다. 특히, 상기 전하는 상기 실리콘 질화막의 깊은 준위 트랩(deep level trap)에 저장되기 때문에 상기 터널 산화막을 상대적으로 얇게 형성할 수 있다.
이와 같이, 상기 SONOS 형의 비휘발성 메모리 장치의 경우 실리콘 질화막이 전하 트랩막으로 사용되므로, 상기 실리콘 질화막의 특성이 메모리 장치의 동작 특성에 지대한 영향을 끼치게 된다.
그런데, 상기 실리콘 질화막을 형성한 이 후에 진행되는 수 회의 열산화 공정에서 불가피하게 상기 실리콘 질화막의 표면 일부분이 산화될 수 있다. 상기 실리콘 질화막의 표면이 산화되면 상기 실리콘 질화막의 계면에 원하지 않는 실리콘 산화물이 생성된다. 이로 인해, 상기 실리콘 질화막 상에 형성되는 유전막이 두꺼워지고 유전율이 낮아지는 결과를 초래하게 된다. 또한, 최초에 증착하였던 실리콘 질화막이 산화에 의해 소모되어 상기 실리콘 질화막의 두께가 얇아지게 되고, 남아있는 실리콘 질화막은 실리콘 및 질소의 결합이 더욱 치밀화된다. 때문에, 상기 실리콘 질화막의 트랩 사이트가 감소되어 메모리 장치의 프로그램 및 소거 특성이 나빠지게 된다.
따라서, 상기 전하 트랩형 비휘발성 메모리 장치를 제조할 때, 후속 산화 공정을 수행하더라도 전하 트랩막으로 증착된 실리콘 질화막의 특성이 변화되지 않음으로써 충분한 전하 트랩 사이트를 갖는 실리콘 질화막을 형성할 수 있는 방법이 요구되고 있다.
따라서, 본 발명의 제1 목적은 기판의 영역별로 실리콘 질화막 및 실리콘 산화막을 형성하는 박막 형성 방법을 제공하는데 있다.
본 발명의 제2 목적은 전하 트랩용 비휘발성 메모리 장치의 제조 방법을 제공하는데 있다.
상기한 제1 목적을 달성하기 위한 본 발명의 일실시예에 따른 박막 형성 방법으로, 먼저 제1 영역 및 제2 영역이 구분되어 있는 기판에서 상기 기판의 제1 영역에 실리콘 질화막을 형성한다. 상기 실리콘 질화막 표면을 덮는 블록킹 산화막을 형성한다. 산소 라디칼이 상기 제1 영역의 실리콘 질화막까지 도달하기 이 전에 상기 블록킹 산화막과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막을 형성한다.
상기 라디칼 산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 것이 바람직하다.
상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.001 내지 1 Torr의 압력이 제공되는 분위기에서 수행되는 열산화 공정일 수 있다.
상기 산소 대비 수소의 분압은 10 내지 50%인 것이 바람직하다.
상기 라디칼 산화 공정은 매엽식 장치 또는 배치식 장치에서 수행될 수 있다.
상기한 제2 목적을 달성하기 위한 본 발명의 일실시예에 따른 전하 트랩용 비휘발성 메모리 장치의 제조 방법으로, 제1 영역 및 제2 영역이 구분되어 있는 기판에 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물들을 형성한다. 상기 구조물들 사이에 노출되어 있는 기판을 식각하여 소자 분리용 트렌치를 형성한다. 상기 소자 분리용 트렌치 내부에 소자 분리막 패턴을 형성한다. 상기 제2 영역의 기판 표면이 노출되도록 상기 제2 영역에 형성되어 있는 블록킹 산화막 패턴, 실리콘 질화막 패턴 및 터널 산화막 패턴을 제거한다. 산소 라디칼이 상기 제1 영역의 실리콘 질화막 패턴까지 도달하기 이 전에 상기 블록킹 산화막 패턴과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막 패턴의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막 패턴을 형성한다. 상기 블록킹 산화막 패턴을 제거한다. 이 후, 상기 실리콘 질화막 패턴 상에 유전막 및 전극을 형성한다.
상기 블록킹 산화막 패턴은 화학 기상 증착 공정을 통해 형성되는 실리콘 산화물을 포함한다.
상기 소자 분리막 패턴을 형성하기 위하여 구체적으로, 상기 트렌치 소자 분리막 내에 절연 물질을 매립하는 단계와, 상기 블록킹 산화막 패턴의 상부면이 노출되도록 상기 절연 물질을 평탄화하는 단계를 포함한다.
상기 평탄화 공정을 수행한 이 후에는 상기 블록킹 산화막 패턴이 50 내지 100Å이 남아 있게 되도록 하는 것이 바람직하다.
상기 소자 분리막 패턴은 제1 실리콘 산화물 및 상기 제1 실리콘 산화물에 비해 치밀한 결합 구조를 갖는 제2 실리콘 산화물이 적층된 형상을 갖도록 형성될 수 있다.
상기 라디칼 산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 것이 바람직하다.
상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.001 내지 1 Torr의 압력이 제공되는 분위기에서 수행되는 열산화 공정인 것이 바람직하다.
이 때, 상기 산소에 대한 수소의 분압은 10 내지 50%인 것이 바람직하다.
상기 라디칼 산화 공정은 매엽식 장치 또는 배치식 장치에서 수행할 수 있다.
이와는 달리, 상기 라디칼 산화 공정은 플라즈마를 이용하여 산소를 라디칼 상태가 되도록 함으로서 수행될 수도 있다.
또한, 상기 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물들을 형성한 이 후에, 상기 구조물들 측벽에 제2 블록킹 산화막 패턴을 형성하는 단계와, 상기 구조물 사이에 노출되어 있는 기판의 표면을 열산화시키는 단계를 더 포함할 수 있다.
이 때, 상기 열산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 라디칼 산화 공정인 것이 바람직하다.
또한, 상기 트렌치를 형성한 이 후에, 상기 트렌치의 내벽과, 상기 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물 표면을 덮는 제3 블록킹 산화막을 형성하는 단계와, 상기 트렌치의 내벽을 열산화시켜 트렌치 내벽 산화막을 형성하는 단계를 더 포함할 수 있다.
이 때, 상기 열산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 라디칼 산화공정인 것이 바람직하다.
한편, 상기 제2 영역의 기판 표면에 형성되는 산화막 패턴은 30 내지 100Å의 두께를 갖도록 형성되는 것이 바람직하다.
상기 설명한 방법에 의하면, 산화 공정을 수행할 때 산소 라디컬의 라이프 타임을 감소시킴으로써 상기 블록킹 산화막 패턴 하부의 실리콘 질화막 패턴이 산화되는 것을 억제할 수 있다. 이로써, 표면이 산화되지 않음으로서 계면 특성이 우수하고 트랩 사이트가 많은 실리콘 질화막 패턴을 형성할 수 있다. 또한, 상기 실리콘 질화막 패턴을 채용함으로써 우수한 특성을 갖는 전하 트랩형 비휘발성 메모리 장치를 형성할 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하고자 한다.
실시예 1
도 1 내지 도 3은 본 발명의 실시예 1에 따른 박막 형성 방법을 설명하기 위한 단면도이다.
도 1을 참조하면, 제1 영역 및 제2 영역이 구분되어 있고 단결정 실리콘을 포함하는 기판(100)이 마련된다.
상기 기판(100)에 제1 실리콘 산화막(도시안됨), 실리콘 질화막(도시안됨) 및 블록킹 산화막(도시안됨)을 순차적으로 적층한다. 상기 제1 실리콘 산화막은 상기 기판(100)을 열산화시켜 형성된다. 또한, 상기 실리콘 질화막 및 블록킹 산화막은 화학 기상 증착 방법에 의해 형성된다.
상기 블록킹 산화막은 추후에 수행되는 공정에서 상기 실리콘 질화막이 산화되는 것을 방지하는 역할을 한다. 상기 블록킹 산화막이 50Å보다 얇으면 실리콘 질화막의 산화를 방지하기가 어렵고, 100Å보다 두꺼우면 이 후의 공정에서 주변 패턴에 어택을 주지 않으면서 상기 블록킹 산화막을 제거하기가 어렵다. 따라서, 상기 블록킹 산화막은 50 내지 100Å의 두께로 형성되는 것이 바람직하다. 예를 들어, 상기 블록킹 산화막은 700 내지 750℃정도의 온도하에서 형성되는 중온 산화물로 이루어질 수 있다.
상기 블록킹 산화막 상에 포토레지스트 패턴(도시안됨)을 형성한다. 상기 포토레지스트 패턴은 상기 제1 영역에 형성되어 있는 블록킹 산화막을 마스킹하도록 형성된다.
상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 제2 영역에 형성되어 있는 상기 블록킹 산화막, 실리콘 질화막 및 제1 실리콘 산화막을 순차적으로 식각한다. 상기 식각 공정을 수행할 때 상기 제2 영역의 기판 표면에 가해지는 어택을 감소시키기 위해서, 상기 적어도 상기 실리콘 질화막 및 제1 실리콘 산화막을 식각하는 공정은 습식 식각에 의해 수행되는 것이 바람직하다.
상기 식각 공정을 수행하면, 상기 제1 영역에는 제1 실리콘 산화막 패턴(102), 실리콘 질화막 패턴(104) 및 블록킹 산화막 패턴(106)이 적층된 구조물이 형성되고, 상기 제2 영역에는 기판(100) 표면이 노출된다.
도 2를 참조하면, 산소 라디칼을 이용하는 라디칼 산화 공정을 통해 상기 제2 영역에 제2 실리콘 산화막(108)을 형성한다. 상기 제2 실리콘 산화막(108)은 상기 제1 실리콘 산화막 패턴(102)에 비해 얇은 두께를 갖는다. 상기 제2 실리콘 산화막(108)은 30 내지 100Å의 얇은 두께를 갖도록 형성된다.
이 때, 상기 라디칼 산화 공정은 사용되는 산소 라디칼이 상기 제1 영역의 실리콘 질화막 패턴(104)까지 도달하기 이 전에 상기 블록킹 산화막 패턴(106)의 표면과 모두 반응하여 상기 실리콘 질화막 패턴(104)은 거의 산화되지 않도록 수행되어야 한다. 즉, 상기 산소 라디칼의 라이프 타임이 매우 짧아지도록 하여, 상기 산소 라디칼이 상기 블록킹 산화막 패턴(106)의 표면과 빠르게 반응하여 안정된 상태가 되도록 함으로써 상기 산소 라디칼이 상기 실리콘 질화막 패턴(104)까지 침투되지 못하도록 하여야 한다. 여기서, 상기 라이프 타임은 이온 상태의 물질이 반응에 의해 안정화된 상태가 되도록 하는데 소요되는 시간을 의미한다.
이와 같이, 상기 산소 라디칼이 실리콘 질화막 패턴(104)으로 침투하지 않도록 하기 위하여, 상기 산소 라디칼의 반응성이 매우 높아야 한다. 이하에서는, 상기 조건들을 만족시킬 수 있도록 라디칼 산화 공정을 수행하는 방법에 대해 보다 구체적으로 설명한다.
먼저, 상기 산소 라디칼의 반응성을 높이기 위하여 종래의 통상적인 산화 공정에 비해 높은 온도 하에서 공정을 수행하는 것이 바람직하다. 상기 산화 공정 온도가 900℃이하이면 상기 산소 라디칼의 반응성이 충분히 높지 못하게 되고, 상기 산화 공정 온도가 1200℃이상이면 상기 산화 공정을 수행하기 위한 설비 내에 포함되는 부품들이 손상될 뿐 아니라 기판에 과도한 열적 버짓(thermal budget)이 발생될 수 있다. 때문에, 상기 산화 공정 온도는 900 내지 1200℃인 것이 바람직하며, 보다 바람직하게는 950 내지 1000℃인 것이 바람직하다.
상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.001 내지 1 Torr 압력이 제공되는 분위기에서 수행한다. 즉, 저압 및 고온 상태에서 상기 수소 및 산소의 혼합 가스를 유입하면, 상기 산소는 라디칼 상태가 되고 상기 산소 라디칼 기판 표면과 반응하여 산화 공정이 수행되는 것이다. 이 때, 상기 산소 라디칼의 반응성을 높이기 위하여, 통상적인 수준에 비해 수소의 분압을 다소 높게 하는 것이 바람직하다. 구체적으로, 상기 산소 대비 수소의 분압은 10 내지 50% 인 것이 바람직하다.
상기 라디칼 산화 공정은 매엽식 공정 설비 또는 배치식 공정 설비에서 수행될 수 있다. 그러나, 상기 매엽식 공정 설비에서 라디칼 산화 공정을 수행하는 경우에는 상기 배치식 공정 설비에서 라디칼 산화 공정을 수행할 때에 비해서 동일 온도에서 더욱 빠르게 산화막이 성장될 뿐 아니라 산화제의 투과력이 낮아서 하부막이 산화에 의해 거의 소모되지 않는다. 그러므로, 상기 라디칼 산화 공정은 매엽식 공정 설비를 통해 수행하는 것이 더욱 바람직하다.
이와는 다른 방법으로, 상기 산소 라디칼을 플라즈마를 이용하여 생성하는 플라즈마 산화 공정으로 상기 제2 영역의 기판에 실리콘 산화물이 형성되도록 할 수도 있다. 그러나, 이 경우에는 플라즈마에 의해 기판에 다소 어택이 가해질 수 있다.
도 3을 참조하면, 상기 제2 영역을 덮는 마스크 패턴(도시안됨)을 형성한 후, 상기 제1 영역의 기판(100) 상에 형성되어 있는 블록킹 산화막 패턴(106)을 제거한다. 상기 제거 공정은 습식 식각 공정을 통해 수행될 수 있다. 이 후, 상기 마스크 패턴을 제거한다.
상기 공정을 통해, 제1 영역에는 실리콘 질화막 패턴(104)이 형성되고 상기 제2 영역에는 제2 실리콘 산화막(108)이 형성된다.
설명한 것과 같이, 산화 공정을 수행하더라도 표면에 산화막이 거의 성장되지 않도록 하면서 실리콘 질화막 패턴을 형성할 수 있다. 이로 인해, 상기 실리콘 질화막 패턴의 표면이 산화되면서, 상기 실리콘 질화막의 두께가 얇아지고 실리콘 질화막 내에 포함되어 있는 트랩 사이트들이 감소되는 문제를 일부 해소할 수 있다. 그러므로, 상기 실리콘 질화막 패턴에는 트랩 사이트들이 충분히 포함되어 있어서, 상기 방법에 의해 형성된 실리콘 질화막 패턴은 전하를 저장하기 위한 전하 트랩막으로 사용하기에 적합하다.
실시예 2
도 4 내지 도 12는 본 발명의 실시예 2에 따른 전하 트랩형 비휘발성 메모리 장치의 제조 방법을 설명하기 위한 단면도이다.
도 4를 참조하면, 제1 영역 및 제2 영역이 구분되어 있고 단결정 실리콘을 포함하는 기판(200)을 마련한다. 상기 제1 영역은 단위 셀들이 형성되는 셀 영역에 해당되고, 상기 제2 영역은 MOS 트랜지스터들이 형성되는 페리 영역에 해당된다.
상기 기판(200)에 터널 산화막(도시안됨) 및 전하 트랩용 실리콘 질화막(도시안됨)을 적층한다.
또한, 상기 전하 트랩용 실리콘 질화막(이하, 실리콘 질화막) 상에 제1 블록킹 산화막(도시안됨)을 형성한다. 상기 제1 블록킹 산화막은 후속 공정의 산화 공 정 및 연마 공정 등을 수행할 때 상기 실리콘 질화막의 상부면이 산화되거나 손상되는 것을 방지하기 위하여 형성된다. 상기 제1 블록킹 산화막은 후속 공정에서 상기 실리콘 질화막을 거의 손상되지 시키지 않으면서 제거될 수 있는 물질막으로 형성되어야 한다. 때문에, 상기 제1 블록킹 산화막은 중온 산화막으로 형성되는 것이 바람직하다. 상기 제1 블록킹 산화막은 후속의 세정 및 연마 공정 이 후에도 50 내지 1000Å 정도가 남아있어야 하므로, 100 내지 1000Å 정도의 두께로 증착하는 것이 바람직하다.
도시하지 않았지만, 상기 제1 블록킹 산화막 상에 연마 저지막으로 사용되는 제2 실리콘 질화막을 더 형성할 수 있다.
상기 제1 블록킹 산화막 상에 제1 식각 마스크 패턴(도시안됨)을 형성한 다음, 상기 제1 블록킹 산화막, 실리콘 질화막 및 터널 산화막을 순차적으로 식각한다. 상기 공정을 통해 기판(200) 상에는 터널 산화막 패턴(202) 및 실리콘 질화막 패턴(204) 및 제1 블록킹 산화막 패턴(206)들이 적층된 구조물(208)이 형성된다. 상기 구조물(208)은 제1 방향으로 연장되는 라인 형상을 갖고 동일한 간격을 가지면서 반복적으로 배치되어 있다.
상기 적층된 구조물(208)은 트렌치 소자 분리막 형성 영역을 정의하기 위한 하드 마스크 패턴으로 사용된다. 즉, 상기 구조물(208)들 사이에 노출된 기판 표면 부위가 소자 분리 영역이 되고, 상기 구조물(208)들에 의해 덮혀져 있는 부위가 액티브 영역이 된다.
도 5를 참조하면, 상기 구조물(208)들 표면 및 상기 기판(200) 상에 제2 블 록킹 산화막(도시안됨)을 형성한다. 상기 제2 블록킹 산화막은 상기 실리콘 질화막 패턴(204)의 측벽이 산화되는 것을 방지하기 위하여 제공된다. 상기 제2 블록킹 산화막은 중온 산화물로 형성될 수 있다.
상기 제2 블록킹 산화막을 형성한 이 후에 상기 제2 블록킹 산화막을 이방성 식각하여 스페이서 형상의 제2 블록킹 산화막 패턴(210)을 형성한다. 그러나, 공정을 단순화시키기 위하여 상기 제2 블록킹 산화막을 이방성 식각하는 공정은 생략될 수도 있다.
이 후, 상기 기판(200)에서 액티브 영역에 해당하는 부위의 가장자리가 굴곡을 갖도록 하기 위하여 상기 노출된 기판(200) 부위를 열산화시켜 더미 산화막(212)을 형성한다. 상기 산화 공정을 수행할 때 상기 노출된 기판(200) 표면 뿐 아니라 상기 터널 산화막 패턴(202)의 가장자리 부위로 산화제가 침투하여 상기 액티브 영역의 가장자리가 산화됨으로써 상기 액티브 영역의 가장자리가 다소 굴곡을 갖게 되는 것이다.
상기 산화 공정은 액티브 영역의 가장자리 부위가 굴곡을 가지면서 액티브 영역의 중심 부위에는 터널 산화막 패턴(202)의 두께가 균일하게 유지되도록 수행되는 것이 바람직하다. 그러므로, 산화 공정 시에 사용되는 산화제가 상기 터널 산화막 패턴(202)의 아래의 기판(200)으로 과도하게 확산되지 않아야 한다. 또한, 상기 산화 공정을 수행할 때 상기 실리콘 질화막 패턴(204)의 측벽에 산화막이 생성되지 않도록 하여야 한다.
이러한 조건을 만족시키기 위하여, 상기 산화 공정은 상기 제2 블록킹 산화 막 패턴(210) 아래로 산소 라디칼이 확산되기 이 전에 반응이 일어날 수 있도록 우수한 반응성을 갖는 라디칼 산화 공정으로 수행되는 것이 바람직하다. 즉, 상기 산화 공정에서 사용되는 산소 라디칼의 라이프 타임이 매우 짧아서 기판 표면 부위와 대부분의 반응이 일어나도록 함으로써 상기 실리콘 질화막 패턴(204)의 측벽 소모를 감소시키고 터널 산화막 패턴(202)의 두께도 균일하게 유지시킬 수 있다.
상기 라디칼 산화 공정은 실시예 1의 도 2를 참조로 설명한 것과 동일한 공정 조건으로 수행될 수 있다. 즉, 상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.01 내지 1 Torr의 압력이 제공되는 분위기에서 수행되고, 이 때 상기 산소 대비 수소의 분압은 약 10 내지 50%인 것이 바람직하다. 상기 라디칼 산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 것이 바람직하다. 상기 라디칼 산화 공정은 매엽식 공정 설비 및 배치식 공정 설비를 사용하여 수행될 수 있으나, 상기 매엽식 공정 설비를 사용하여 수행되는 것이 더 바람직하다.
도 6을 참조하면, 상기 구조물(208)들 사이에 노출되어 있는 더미 산화막(212) 및 기판(200)을 순차적으로 이방성 식각함으로써 소자 분리 영역을 정의하는 트렌치(214)를 형성한다.
도 7을 참조하면, 상기 트렌치(214) 내벽 및 상기 구조물(208)들 표면에 제3 블록킹 산화막(216)을 형성한다. 상기 제3 블록킹 산화막(216)은 중온 산화물로 이루어질 수 있다.
이 후, 상기 트렌치(214)를 형성하기 위한 식각 공정에서 발생된 데미지를 큐어링하기 위한 열산화공정을 수행함으로써 트렌치 내벽 산화막(218)을 형성한다.
상기 산화 공정을 수행할 때 상기 트렌치(214) 내벽 뿐 아니라 상기 실리콘 질화막 패턴(204)의 측벽 부위도 산화될 수 있다. 이 경우, 상기 실리콘 질화막 패턴(204)의 측벽이 산화에 의해 다소 소모되어, 상기 실리콘 질화막 패턴(204)의 폭이 감소될 수 있다. 그러므로, 상기 산화 공정을 수행할 때 상기 실리콘 질화막 패턴(204)의 측벽이 산화되지 않으면서 상기 트렌치(214) 측벽이 충분히 큐어링될 수 있도록 하는 것이 바람직하다.
이를 위하여, 상기 산화 공정은 상기 제3 블록킹 산화막(216) 아래로 산소 라디칼이 확산되어 반응하기 이 전에 상기 트렌치(214)의 측벽과 반응이 일어날 수 있도록 우수한 반응성을 갖는 라디칼 산화 공정으로 수행되는 것이 바람직하다. 즉, 상기 산화 공정에서 사용되는 산소 라디칼의 라이프 타임이 매우 짧아서 트렌치(214) 측벽과 대부분의 반응이 일어나도록 하여 상기 실리콘 질화막 패턴(204)의 측벽 소모를 감소시킬 수 있다.
상기 라디칼 산화 공정은 실시예1의 도 2를 참조로 설명한 산화 공정과 동일한 공정 조건으로 수행될 수 있다.
도 8을 참조하면, 상기 트렌치 내벽 산화막(218) 상에 상기 트렌치(214) 내부를 완전히 채우도록 절연 물질을 증착한다.
구체적으로, 갭필 특성이 우수한 제1 절연 물질을 사용하여 상기 트렌치(214) 내부를 부분적으로 매립하는 제1 절연막(도시안됨)을 형성한다. 상기 제1 절연막으로 사용되는 물질은 BPSG, USG 등을 들 수 있다. 또한, 상기 제1 절연 물질에 비해 치밀한 구조를 갖는 제2 절연 물질을 사용하여 상기 트렌치(214) 내부를 완전히 매립하는 제2 절연막(도시안됨)을 형성한다. 상기 제2 절연 물질은 고밀도 플라즈마 공정을 통해 형성된 산화물을 포함한다.
다음에, 상기 제2 절연막 및 제1 절연막의 상부면을 연마함으로써 상부면이 평탄화된 소자 분리막 패턴(220)을 형성한다. 상기 소자 분리막 패턴은 상기 제1 절연 물질로 이루어지는 제1 절연막 패턴(220a)과 상기 제2 절연 물질로 이루어지는 제2 절연막 패턴(220b)이 적층된 구조를 갖는다. 이 때, 상기 액티브 영역에 형성되어 있는 제1 블록킹 산화막 패턴(206)의 상부 표면이 노출되도록 평탄화 공정을 수행하여야 한다. 상기 제1 블록킹 산화막 패턴(206) 상에 연마 저지막 패턴이 구비되어 있는 경우, 상기 연마 저지막 패턴이 노출되도록 상기 연마 공정을 수행하면 된다. 또한, 상기 연마 공정을 수행한 이 후에는 상기 연마 저지막 패턴을 습식 식각 공정을 통해 제거할 수 있다.
도 9를 참조하면, 상기 제1 영역을 덮는 제2 식각 마스크 패턴(도시안됨)을 형성한다. 상기 제2 식각 마스크 패턴을 마스크로 사용하여 상기 제2 영역에 위치하는 상기 제1 블록킹 산화막 패턴(206)을 제거한다. 상기 제거는 건식 식각 공정 또는 습식 식각 공정을 통해 수행될 수 있다. 상기 제거 공정을 수행하면, 상기 제1 블록킹 산화막 패턴(206)과 인접하게 위치하는 소자 분리막 패턴(220)의 일부분이 함께 제거된다.
계속하여, 상기 제2 영역에 위치하는 실리콘 질화막 패턴(204) 및 터널 산화막 패턴(202)을 제거한다. 상기 실리콘 질화막 패턴(204) 및 터널 산화막 패턴(202)의 제거를 건식 식각 공정을 통해 수행하는 경우, 플라즈마에 의한 기 판(200)이 손상을 입게된다. 때문에, 상기 실리콘 질화막 패턴(204) 및 터널 산화막 패턴(202)은 습식 식각 공정을 통해 제거하는 것이 바람직하다. 상기 제거 공정을 수행하면, 상기 제2 영역에는 기판(200) 표면이 노출된다.
이 후, 상기 제2 마스크 패턴을 제거한다. 상기 공정들이 완료된 이 후에, 상기 제1 영역의 기판(200) 상에는 50 내지 100Å의 제1 블록킹 산화막 패턴(206)이 남아있는 것이 바람직하다.
도 10을 참조하면, 상기 기판 상에 산소 라디칼을 이용하는 라디칼 산화 공정을 통해 상기 제2 영역에 실리콘 산화막(222)이 형성되도록 한다.
상기 라디칼 산화 공정에서 사용되는 산소 라디칼이 상기 제1 영역에 위치하는 실리콘 질화막 패턴까지 도달하기 이 전에 상기 제1 블록킹 산화막 패턴(206)과 모두 반응하여 상기 실리콘 질화막 패턴(204)의 표면이 거의 산화되지 않도록 하면서 수행되어야 한다. 이를 위한 구체적인 공정 조건은 실시예 2의 도 2를 참조하여 설명한 것과 동일하다.
상기 제2 영역에는 후속 공정을 통해 약 3 내지 5V의 동작 전압을 갖는 저전압 MOS 트랜지스터가 형성되며, 상기 실리콘 산화막(222)은 저전압 트랜지스터의 게이트 산화막으로 사용된다. 상기 실리콘 산화막(222)이 30Å보다 얇으면 트랜지스터의 누설 전류가 증가되고, 상기 실리콘 산화막(222)이 100Å 보다 두꺼우면 원하는 수준의 낮은 동작 전압을 갖기가 어렵다. 때문에, 상기 실리콘 산화막(222)은 30 내지 100Å 정도의 두께로 형성되는 것이 바람직하다.
설명한 것과 같이 상기 제2 영역에 실리콘 산화막(222)을 형성하는 경우, 상 기 제1 영역에 형성되어 있는 실리콘 질화막 패턴(204)의 표면이 거의 산화되지 않는다. 때문에, 상기 실리콘 질화막 패턴(204)의 상부면에 원하지 않는 산화막이 생성되지 않으며, 상기 산화막이 생성됨에 따라 실리콘 질화막 패턴(204)의 두께가 감소되는 것을 방지할 수 있다. 또한, 상기 산화막의 생성에 의해 상기 실리콘 질화막 패턴(204)이 치밀화되면서 트랩 사이트가 감소되는 문제를 일부 해소할 수 있다.
도 11을 참조하면, 상기 실리콘 산화막(222), 소자 분리막 패턴(220) 및 제1 블록킹 산화막 패턴(206) 상에 MOS 트랜지스터의 게이트 전극으로 사용되기 위한 폴리실리콘막(도시안됨)을 형성한다.
이 후, 상기 제1 영역에 형성되어 있는 폴리실리콘막을 제거하여 폴리실리콘 패턴(224)을 형성한다. 이를 위하여, 상기 제2 영역의 폴리실리콘막을 덮는 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각 마스크로 사용하여 상기 폴리실리콘막을 식각한다.
다음에, 상기 제1 영역에 노출되어 있는 제1 블록킹 산화막 패턴(206)을 제거한다. 상기 제1 블록킹 산화막 패턴(206)을 제거는 하부의 실리콘 질화막 패턴(204)의 손상을 방지하기 위하여 습식 식각 공정을 통해 수행되는 것이 바람직하다.
상기 제1 블록킹 산화막 패턴(206)이 50 내지 100Å 정도의 얇은 두께를 가지므로, 두꺼운 패턴을 식각할 경우와 비교할 때 하부의 실리콘 질화막 패턴(204)이 손상되지 않도록 하면서 용이하게 식각 조건을 조절할 수 있다.
도 12를 참조하면, 상기 실리콘 질화막 패턴(204) 상에 유전막(226)을 형성한다. 상기 유전막(226)은 실리콘 산화물 또는 상기 실리콘 산화물에 비해 고유전율을 갖는 금속 산화물로 형성될 수 있다. 상기 유전막은 예를 들어 알루미늄 산화물, 하프늄 산화물 등으로 형성될 수 있다.
상기 유전막(226) 상에 전극(228)을 형성한다. 상기 전극(228)은 베리어 금속막 및 금속막으로 형성될 수 있다. 또는, 상기 전극(228)은 폴리실리콘막을 증착시켜 형성될 수 있다.
이 후에, 도시되지는 않았지만, 상기 제2 영역에 형성되어 있는 폴리실리콘 패턴(224)을 MOS 트랜지스터의 게이트로 형성하기 위한 패터닝 공정과 소오스/드레인 영역을 형성하기 위한 이온 주입 공정을 더 수행함으로써 저전압 MOS 트랜지스터를 완성한다.
상술한 바와 같이 본 발명에 의하면, 실리콘 질화막 패턴을 산화시키지 않으면서 기판 표면 상에 실리콘 산화막을 형성할 수 있다. 또한, 이를 이용하여 전하 트랩막으로 사용되는 실리콘 질화막 패턴과 유전막 사이에 계면 산화막이 형성되지 않도록 하면서 전하 트랩용 비휘발성 메모리 장치를 제조할 수 있다. 이로인해, 궁극적으로 비휘발성 메모리 장치의 동작 특성이 향상되는 효과를 기대할 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변 경시킬 수 있음을 이해할 수 있을 것이다.

Claims (20)

  1. 제1 영역 및 제2 영역이 구분되어 있는 기판에서, 상기 기판의 제1 영역에 실리콘 질화막을 형성하는 단계;
    상기 실리콘 질화막 표면을 덮는 블록킹 산화막을 형성하는 단계; 및
    산소 라디칼이 상기 제1 영역의 실리콘 질화막까지 도달하기 이 전에 상기 블록킹 산화막과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 박막 형성 방법.
  2. 제1항에 있어서, 상기 라디칼 산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 것을 특징으로 하는 박막 형성 방법.
  3. 제1항에 있어서, 상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.001 내지 1 Torr의 압력이 제공되는 분위기에서 수행되는 열산화 공정인 것을 특징으로 하는 박막 형성 방법.
  4. 제3항에 있어서, 상기 산소 대비 수소의 분압은 10 내지 50%인 것을 특징으로 하는 박막 형성 방법.
  5. 제1항에 있어서, 상기 라디칼 산화 공정은 매엽식 장치 또는 배치식 장치에서 수행하는 것을 특징으로 하는 박막 형성 방법.
  6. 제1 영역 및 제2 영역이 구분되어 있는 기판에 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물들을 형성하는 단계;
    상기 구조물들 사이에 노출되어 있는 기판을 식각하여 소자 분리용 트렌치를 형성하는 단계;
    상기 소자 분리용 트렌치 내부에 소자 분리막 패턴을 형성하는 단계;
    상기 제2 영역의 기판 표면이 노출되도록 상기 제2 영역에 형성되어 있는 블록킹 산화막 패턴, 실리콘 질화막 패턴 및 터널 산화막 패턴을 제거하는 단계;
    산소 라디칼이 상기 제1 영역의 실리콘 질화막 패턴까지 도달하기 이 전에 상기 블록킹 산화막 패턴과 모두 반응하도록 상기 기판에 라디칼 산화공정을 수행함으로써, 상기 제1 영역에 형성되어 있는 실리콘 질화막 패턴의 표면 산화를 억제하면서 상기 제2 영역의 기판 표면에 산화막 패턴을 형성하는 단계;
    상기 블록킹 산화막 패턴을 제거하는 단계; 및
    상기 실리콘 질화막 패턴 상에 유전막 및 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  7. 제6항에 있어서, 상기 블록킹 산화막 패턴은 화학 기상 증착 공정을 통해 형성되는 실리콘 산화물로 형성되는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  8. 제6항에 있어서, 상기 소자 분리막 패턴을 형성하는 단계는,
    상기 트렌치 소자 분리막 내에 절연 물질을 매립하는 단계; 및
    상기 블록킹 산화막 패턴의 상부면이 노출되도록 상기 절연 물질을 평탄화하는 단계를 포함하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  9. 제8항에 있어서, 상기 블록킹 산화막 패턴이 50 내지 100Å이 남아 있도록 상기 절연 물질을 평탄화하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  10. 제6항에 있어서, 상기 소자 분리막 패턴은 제1 실리콘 산화물 및 상기 제1 실리콘 산화물에 비해 치밀한 결합 구조를 갖는 제2 실리콘 산화물이 적층된 형상을 갖는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  11. 제6항에 있어서, 상기 라디칼 산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  12. 제6항에 있어서, 상기 라디칼 산화 공정은 수소 및 산소의 혼합 가스를 소스로 하고, 0.001 내지 1 Torr의 압력이 제공되는 분위기에서 수행되는 열산화 공정인 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  13. 제12항에 있어서, 상기 산소에 대한 수소의 분압은 10 내지 50%인 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  14. 제6항에 있어서, 상기 라디칼 산화 공정은 매엽식 장치 또는 배치식 장치에서 수행하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  15. 제6항에 있어서, 상기 라디칼 산화 공정은 플라즈마를 이용하여 산소를 라디칼 상태가 되도록 함으로서 수행되는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  16. 제6항에 있어서, 상기 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물들을 형성한 이 후에,
    상기 구조물들 측벽에 제2 블록킹 산화막 패턴을 형성하는 단계; 및
    상기 구조물 사이에 노출되어 있는 기판의 표면을 열산화시키는 단계를 더 포함하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  17. 제16항에 있어서, 상기 열산화 공정은 900 내지 1200℃의 온도 하에서 수행되는 라디칼 산화 공정인 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  18. 제6항에 있어서, 상기 트렌치를 형성한 이 후에,
    상기 트렌치의 내벽과, 상기 터널 산화막 패턴, 전하 트랩용 실리콘 질화막 패턴 및 블록킹 산화막 패턴이 적층된 구조물 표면을 덮는 제3 블록킹 산화막을 형성하는 단계; 및
    상기 트렌치의 내벽을 열산화시켜 트렌치 내벽 산화막을 형성하는 단계를 더 포함하는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  19. 제18항에 있어서, 상기 열산화는 900 내지 1200℃의 온도 하에서 수행되는 라디칼 산화인 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
  20. 제6항에 있어서, 상기 제2 영역의 기판 표면에 형성되는 산화막 패턴은 30 내지 100Å의 두께를 갖는 것을 특징으로 하는 전하 트랩형 비휘발성 메모리 장치의 제조 방법.
KR1020060085941A 2006-09-07 2006-09-07 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. KR100829612B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060085941A KR100829612B1 (ko) 2006-09-07 2006-09-07 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
US11/589,866 US7855117B2 (en) 2006-09-07 2006-10-31 Method of forming a thin layer and method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060085941A KR100829612B1 (ko) 2006-09-07 2006-09-07 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.

Publications (2)

Publication Number Publication Date
KR20080022610A KR20080022610A (ko) 2008-03-12
KR100829612B1 true KR100829612B1 (ko) 2008-05-14

Family

ID=39170226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060085941A KR100829612B1 (ko) 2006-09-07 2006-09-07 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.

Country Status (2)

Country Link
US (1) US7855117B2 (ko)
KR (1) KR100829612B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7754545B2 (en) * 2007-12-03 2010-07-13 Macronix International Co., Ltd. Semiconductor device and method of fabricating the same
KR101036744B1 (ko) * 2009-01-29 2011-05-24 주식회사 하이닉스반도체 반도체 메모리 소자의 제조 방법
CN101625999A (zh) * 2009-08-14 2010-01-13 上海集成电路研发中心有限公司 Sonos存储器的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624023B1 (en) 2002-05-23 2003-09-23 Macronix International Co., Ltd. Method for improving the performance of flash memory
KR20050072979A (ko) * 2004-01-08 2005-07-13 삼성전자주식회사 비휘발성 메모리 셀의 유전막 형성방법
KR20060001128A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조방법
KR20060011436A (ko) * 2004-07-30 2006-02-03 삼성전자주식회사 로컬 오엔오형 비휘발성 메모리 소자의 제조 방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05198821A (ja) 1992-01-21 1993-08-06 Kawasaki Steel Corp 半導体不揮発性記憶装置の製造方法
US5858842A (en) * 1996-07-03 1999-01-12 Samsung Electronics Co., Ltd. Methods of forming combined trench and locos-based electrical isolation regions in semiconductor substrates
US20030008526A1 (en) * 2001-01-16 2003-01-09 International Business Machines Corporation Method of forming variable oxide thicknesses across semiconductor chips
KR101016335B1 (ko) 2003-10-24 2011-02-22 매그나칩 반도체 유한회사 비휘발성 메모리 소자의 제조 방법
KR100596484B1 (ko) 2004-05-31 2006-07-03 삼성전자주식회사 유전막 형성 방법 및 이를 이용한 불휘발성 메모리 장치의제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624023B1 (en) 2002-05-23 2003-09-23 Macronix International Co., Ltd. Method for improving the performance of flash memory
KR20050072979A (ko) * 2004-01-08 2005-07-13 삼성전자주식회사 비휘발성 메모리 셀의 유전막 형성방법
KR20060001128A (ko) * 2004-06-30 2006-01-06 주식회사 하이닉스반도체 비휘발성 메모리 소자 제조방법
KR20060011436A (ko) * 2004-07-30 2006-02-03 삼성전자주식회사 로컬 오엔오형 비휘발성 메모리 소자의 제조 방법

Also Published As

Publication number Publication date
KR20080022610A (ko) 2008-03-12
US7855117B2 (en) 2010-12-21
US20080064171A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
KR100829600B1 (ko) 비휘발성 메모리 장치의 제조 방법
TWI235484B (en) Flash memory cell and method of manufacturing the same
KR100644397B1 (ko) 박막 처리방법 및 이를 이용한 불 휘발성 메모리 셀의제조방법
US20050142765A1 (en) Method for manufacturing flash memory device
KR20080006381A (ko) 소자분리막, 상기 소자분리막을 구비하는 비휘발성 메모리소자, 그리고 상기 소자분리막 및 비휘발성 메모리 소자형성 방법들
KR100928372B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR100649974B1 (ko) 리세스드 플로팅게이트를 구비한 플래시메모리소자 및 그의제조 방법
KR100648194B1 (ko) 반도체 장치의 제조 방법
KR100537277B1 (ko) 반도체 소자의 제조 방법
US20080035984A1 (en) Flash memory device and method of fabricating the same
KR100390917B1 (ko) 플레시 메모리소자의 제조방법
US20050233521A1 (en) Method for forming dielectric layer between gates in flash memory device
KR100567624B1 (ko) 반도체 장치의 제조 방법
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
JP2006024895A (ja) 半導体装置およびその製造方法
JP4886163B2 (ja) 半導体素子の製造方法
KR101016335B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100652383B1 (ko) 반도체 장치의 제조 방법
US20030003772A1 (en) Method of manufacturing semiconductor device having insulating film
KR20030043499A (ko) 플래쉬 메모리 셀의 제조방법
KR20060098101A (ko) 균일한 터널 절연막을 갖는 비휘발성 기억소자들 및 그 제조방법들
KR20060025262A (ko) 반도체 장치의 제조 방법
KR20070050512A (ko) 비휘발성 메모리 장치의 제조 방법
KR20070077239A (ko) 불 휘발성 메모리 장치의 제조 방법
KR20080011498A (ko) 불휘발성 메모리 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130430

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140430

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150430

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160429

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170427

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 12