KR20060001128A - 비휘발성 메모리 소자 제조방법 - Google Patents
비휘발성 메모리 소자 제조방법 Download PDFInfo
- Publication number
- KR20060001128A KR20060001128A KR1020040050158A KR20040050158A KR20060001128A KR 20060001128 A KR20060001128 A KR 20060001128A KR 1020040050158 A KR1020040050158 A KR 1020040050158A KR 20040050158 A KR20040050158 A KR 20040050158A KR 20060001128 A KR20060001128 A KR 20060001128A
- Authority
- KR
- South Korea
- Prior art keywords
- forming
- memory device
- film
- oxide film
- manufacturing
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 150000004767 nitrides Chemical class 0.000 claims abstract description 43
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 230000003647 oxidation Effects 0.000 claims abstract description 18
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 9
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 2
- 229910001882 dioxygen Inorganic materials 0.000 claims description 2
- 239000001257 hydrogen Substances 0.000 claims description 2
- 229910052739 hydrogen Inorganic materials 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 229910021332 silicide Inorganic materials 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 230000005641 tunneling Effects 0.000 description 7
- 238000002955 isolation Methods 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 230000006870 function Effects 0.000 description 5
- 230000001590 oxidative effect Effects 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- -1 silicon oxide nitride Chemical class 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 SONOS 구조를 갖는 비휘발성 메모리 소자의 제조방법에 관한 것이다. 이를 위한 본 발명은, 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판 상에 하부 유전체막을 형성하는 단계; 상기 하부 유전체막 상에 질화막을 형성하는 단계; 상기 질화막 상에 라디칼 산화법을 이용하여 일정두께의 라디칼 산화막을 형성하는 단계; 및 상기 라디칼 산화막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어진다.
SOSNOS, 라디칼 산화막, CVD 산화막, 질화막
Description
도1은 종래기술에 따라 SONOS 구조를 갖는 비휘발성 메모리 소자의 단면을 도시한 단면도,
도2는 라디칼 산화시, 질화막 표면에서 성장되는 산화막의 두께를 시간에 따라 도시한 그래프,
도3은 본 발명의 일실시예에 따른 라디칼 산화 방법으로 질화막의 표면을 산화시킨 후 폴리실리콘을 캡핑한 시편의 단면도,
도4a 내지 도4d는 본 발명의 일실시예에 따른 비휘발성 메모리 소자의 제조공정을 도시한 공정단면도.
*도면의 주요부분에 대한 부호의 설명*
11 : 기판
12 : 소자분리막
13 : 다이렉트 터널링 산화막
14 : 질화막
15 : CVD 산화막
16 : 게이트 전극
21 : 기판
22 : 소자분리막
23 : 하부 유전체막
24 : 질화막
25 : 라디칼 산화막
26 : 게이트 전극
27 : 게이트 스페이서
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조를 갖는 비휘발성 메모리 소자의 제조방법에 관한 것이다.
종래의 일반적인 DRAM 소자에서는 전원을 공급하지 않으면 저장된 정보가 소멸하였다. 즉, 일반적인 디램소자는 트랜지스터가 스위치 기능을 수행하며, 캐패시터는 데이터 저장기능을 하는 형태로서, 전원공급이 끊기면 내부의 데이터도 자동적으로 소멸하는 휘발성(volatile) 메모리이다.
최근에는 DRAM의 이러한 단점을 극복하기 위하여 DRAM의 고속 쓰기 능력과 비휘발 특성을 하나의 DRAM 으로 구현한 비휘발성 메모리 소자에 대한 연구가 진행되고 있다.
즉, 비휘발성 메모리 소자는 트랜지스터가 데이터 저장기능을 갖도록 개발되어, 디램의 전원이 꺼지면, 캐패시터에 저장된 데이터가 트랜지스터로 옮겨 저장되어 비휘발 특성을 갖는 플래쉬 메모리와 유사한 특성을 갖게된다.
반대로, 비휘발성 메모리 소자에 다시 전원이 인가되면, 트랜지스터에 저장된 데이터가 캐패시터로 옮겨저 원래의 디램 동작을 수행하게 된다.
이와같이 디램과 플래쉬 메모리의 성격을 함께 갖춘 비휘발성 메모리 소자는, 디램의 고속 쓰기 기능과 함께 플래쉬 메모리의 고속 읽기 및 비휘발특성을 모두 갖추고 있기 때문에 휴대폰과 PDA, SoC(System on Chip) 등 다양한 분야에 활용될 것으로 예상된다.
이러한 비휘발성 메모리 소자의 경우, 비휘발성 특성을 갖기 위하여 SONOS(Silicon Oxide Nitride Oxide Silicon) 구조를 채택하고 있는 바, 도1은 종래기술에 따라 SONOS 구조를 갖는 비휘발성 메모리 소자의 단면을 도시한 단면도이다.
도1을 참조하여 종래기술에 따른 비휘발성 메모리 소자의 구조를 설명하면 다음과 같다.
먼저, 반도체 기판(11) 상에는 활성영역과 필드영역을 정의하는 소자분리막(12)이 형성되어 있으며, 소자분리막을 포함하는 반도체 기판 상부에는 다이렉트 터널링 산화막(13)이 형성되어 있다.
그리고, 다이렉트 터널링 산화막(13)의 상에는 데이터를 저장하는 역할을 수행하는 질화막(Si3N4)(14)이 형성되어 있으며, 질화막(14)의 상부에는 화학기상증착법(Chemical Vapor Deposition : CVD)으로 형성된 CVD 산화막(15)이 형성되어 있다.
그리고, CVD 산화막(15)의 상부에는 게이트 전극으로서 폴리실리콘(16)이 형성되어 있다.
즉, 종래기술에 따른 비휘발성 메모리 소자는 도1에 도시된 바와같이, 폴리실리콘(16)/CVD 산화막(15)/질화막(14)/다이렉트 터널링 산화막(13)/실리콘 기판(11)이 적층된 SONOS(Silicon Oxide Nitride Oxide Silicon)형태를 갖고 있음을 알 수 있다.
전술한 바와같이 SONOS 구조를 갖는 비휘발성 메모리와 플래쉬 메모리(flash memory)의 차이점은 다음과 같다. 일단, 구조적인 측면에서 플래쉬 메모리는 플로팅 게이트(floating gate)를 적용하여 이곳에 전하를 저장하는 한편, SONOS 구조의 비휘발성 메모리에서는 질화막(15)에 전하를 저장시키게 된다.
이와같이, 플래쉬 메모리에서는 폴리실리콘으로 구성된 플로팅 게이트를 전하저장 영역으로 사용하기 때문에, 만약 이곳에 한개의 결함(defect)이라도 존재한다면, 전하의 저장능력이 현저하게 떨어지는 단점이 있다.
반면에, SONOS 구조의 비휘발성 메모리에서는 상술한 바와같이 폴리실리콘 대신에 질화막을 적용하기 때문에, 공정상의 결함에 대해 그 민감성이 상대적으로 작아지는 잇점이 있다.
또한, 플래쉬 메모리에서는 플로팅 게이트의 하부에 약 70Å 이상의 두께를 갖는 터널 산화막(tunneling oxide)을 적용해야 하기 때문에 저전압 동작(low voltage operation) 및 고속성능(high speed)을 구현하는데 한계가 있는 단점이 있다.
하지만 SONOS 구조의 비휘발성 메모리는 질화막 하부에 다이렉트 터널링 산화막(direct tunneling oxide)을 적용하기 때문에 저전압(low voltage), 저전력(low power) 및 고속성능을 갖는 메모리 소자 구현이 가능하다.
이러한 SONOS 구조의 비휘발성 메모리 소자에서, ONO(oxide nitride oxide) 구조를 형성할 때, 종래기술에서는 질화막 상부에 화학기상증착법을 이용한 산화막을 형성하여 왔다.
즉, 도1을 참조하면, 질화막(14) 상에는 화학기상증착법을 이용하여 형성된 CVD 산화막(15)이 구비되어 있음을 알 수 있는데, 이는 질화막이 산화분위기 하에서 산화에 대한 저항성이 매우 크기 때문이다.
보통 고온의 산화 분위기에서도 질화막 상에는 약 5Å 이하의 산화막 만이 형성되는 것이 일반적이다.
때문에, ONO 구조를 만들기 위해서는 질화막 상에 화학기상증착법을 이용한 CVD 산화막이 주로 이용되어 왔으나, 이러한 CVD 산화막은 열산화막에 비하여 그 품질이 나쁜 단점이 있었으며, 이러한 단점은 질화막에 저장된 데이터의 보유시간(retention time)에도 영향을 주기 때문에 신뢰성 저하의 원인이 되어 왔 다.
본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, CVD 산화막 대신에 품질이 우수한 라디칼 산화법을 이용한 SONOS 구조의 비휘발성 메모리 소자 제조방법을 제공함을 목적으로 한다.
상기한 목적을 달성하기 위한 본 발명은, 비휘발성 메모리 소자의 제조방법에 있어서, 반도체 기판 상에 하부 유전체막을 형성하는 단계; 상기 하부 유전체막 상에 질화막을 형성하는 단계; 상기 질화막 상에 라디칼 산화법을 이용하여 일정두께의 라디칼 산화막을 형성하는 단계; 및 상기 라디칼 산화막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어진다.
본 발명에서는 SONOS 구조의 비휘발성에 메모리에서, 질화막 상에 형성되는 산화막으로, 종래의 CVD 산화막 대신에 라디칼 산화를 이용한 고 품질의 라디칼 산화막을 적용하여 소자의 신뢰성과 성능향상을 도모하였다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부된 도면을 참조하여 설명한다.
먼저, 도2는 본 발명의 일실시예에서 적용된 라디칼 산화법(Radical Oxidation)을 이용하여 질화막(Si3N4)의 표면에 산화막을 형성하는 경우, 질화막의 표면에 성장되는 산화막의 두께를 시간에 대하여 도시한 그래프이다.
도2를 참조하면, 질화막의 표면에서도, 일정한 시간동안 원하는 두께의 산화막을 형성시킬 수 있음을 알 수 있다.
다음으로 도3은 본 발명의 일실시예에 따라 라디칼 산화 방법으로 질화막의 표면을 산화시킨 후 폴리실리콘을 캡핑한 시편의 단면도로서, 이를 참조하면, 질화막(Nitride)의 표면에 일정한 두께의 산화막(SiO2)이 형성되어 있음을 알 수 있다.
즉, 산화분위기 하에서도, 산화에 대한 저항성이 높은 질화막 상이라도, 본 발명의 일실시예에 따른 라디칼 산화법을 이용할 경우에는 충분한 두께의 산화막을 형성시킬 수 있어, 종래의 CVD 산화막에 비해 품질이 우수한 산화막을 얻을 수 있기 때문에 비휘발성 메모리 소자의 신뢰성 향상에 많은 도움을 줄 것이라 기대된다.
다음으로는, 도4a 내지 도4d를 참조하여 본 발명의 일실시예에 따른 비휘발성 메모리 소자의 제조방법을 설명한다.
먼저, 도4a에 도시된 바와같이 반도체 기판(21) 상에 활성영역과 필드영역을 정의하는 소자분리막(22)을 형성한다. 다음으로 일련의 이온주입 공정이 진행된다.
다음으로, 소자분리막을 포함하는 반도체 기판 상에 일정두께의 하부 유전체막(23)을 형성한다.
여기서, 하부 유전체막(23)은 다이렉트 터널링 산화막(direct tunneling oxide)이라고도 불리우며, 본 발명의 일실시예에서는 고온 열공정 또는 라디칼 산화법(radical oxidation)을 이용하여 SiO2 산화막으로 이루어진 하부 유전체막(23)을 형성하였다.
또는 이러한, SiO2 산화막 대신에 고 유전율을 갖는 high-k 유전체막을 하부 유전체막으로 사용할 수도 있다. 여기서, 하부 유전체막으로 SiO2 산화막을 사용할 경우, SiO2 산화막의 두께는 100Å 이하로 함이 바람직하다.
이와같이 하부 유전체막을 형성한 다음, 하부 유전체막(23) 상에 질화막(24)을 형성한다. 질화막(24)으로는 실리콘 질화막(Si3N4)이 사용되었으며, 실리콘 질화막은 플라즈마 여기 화학기상증착법(Plasma Enhanced Chemical Vapor Deposition), 저압 화학기상증착법(Low Pressure Chemical Vapor Deposition), 원자층 증착법(Atomic Layer Deposition) 등을 이용하여 형성될 수 있으며, 질화막의 두께는 200Å 이하로 함이 바람직하다.
다음으로, 도4b에 도시된 바와같이 질화막(24) 상에 본 발명의 일실시예에 따른 라디칼 산화법(Radical Oxidation)을 이용하여 라디칼 산화막(25)을 형성한다.
본 발명의 일실시예에 따른 라디칼 산화법을 설명하면 다음과 같다.
먼저, Ar 또는 Xe 플라즈마가 형성된 분위기 하에서 O2, H2O, D20, NO 또는 NO2 가스 등을 주입하게 되면, 주입되는 가스들이 플라즈마 상태하에서 분리되면서 라디칼 상태의 산소(Oxyzen)가 형성된다.(이때 수소(H), 질소(N) 등의 라디칼도 발생된다.)
이와같이 형성된 산소 라디칼은 산화력이 무척 강하기 때문에, 질화막(24)의 표면에서도 일정두께의 산화막이 성장될 수 있게 한다.
전술한 방법이외에도 다음과 같은 방법을 통해 산소 라디칼을 얻을 수도 있다.
즉, 800℃ 이상의 높은 온도와 300 Torr 이하의 압력하에서 수소와 산소를 챔버에 각각 주입하거나 또는 D와 산소 가스를 챔버에 각각 주입하게 되면 H20, D2O 를 형성하면서 산소 라디칼이 발생하게 된다.
이와같이 발생된 산소 라디칼을 이용하는 경우에도 질화막 상에 일정두께의 산화막을 형성할 수 있다.
도4b는 전술한 라디칼 산화법을 이용하여 질화막 상에 라디칼 산화막을 형성한 모습을 보인 단면도면이다.
다음으로 도4c에 도시된 바와같이 라디칼 산화막 상에 게이트 전극으로 사용될 폴리실리콘을 증착한다.
본 발명의 일실시예에서는 게이트 전극으로 폴리실리콘을 사용하였지만, 이외에도, 텅스텐/폴리실리콘 또는 금속실리사이드/폴리실리콘 등의 이중 구조를 갖는 게이트 전극이 적용될 수 도 있다.
다음으로 도4d에 도시된 바와같이 적절한 마스크를 이용하여 게이트 전극을 패턴닝하여 SONOS 구조를 갖는 비휘발성 메모리 소자를 제조한다. 도4D에서 미설명 부호 27은 게이트 스페이서이다.
본 발명에 개시된 라디칼 산화법을 이용하여 질화막 상부에 일정두께의 산화막을 성장시키게 되면, 종래의 CVD 산화막에 비해 상대적으로 우수한 품질(quality)을 갖는 산화막을 형성시킬 수 있어 소자의 신뢰성을 향상시킬 수 있다.
또한, 종래의 CVD 산화막에 비해 질화막과의 계면 특성이 상대적으로 우수하기 때문에 질화막에 저장된 전하의 손실을 최소화할수 있어, 데이터 보유 시간을 증가시킬 수 있는 장점이 있다. 그리고, ONO 막의 신뢰성이 증가되기에 수율을 증가시키는 장점도 얻을 수 있다.
이상에서 설명한 바와 같이 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
본 발명을 적용하면, 신뢰성이 향상된 비휘발성 메모리 소자 제조가 가능할 뿐 아니라, 데이터 보유시간을 늘릴 수 있으며, ONO 막의 신뢰성이 증가되기 때문에 수율이 증대되는 효과가 있다.
Claims (7)
- 비휘발성 메모리 소자의 제조방법에 있어서,반도체 기판 상에 하부 유전체막을 형성하는 단계;상기 하부 유전체막 상에 질화막을 형성하는 단계;상기 질화막 상에 라디칼 산화법을 이용하여 일정두께의 라디칼 산화막을 형성하는 단계; 및상기 라디칼 산화막 상에 게이트 전극을 형성하는 단계를 포함하여 이루어지는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 라디칼 산화막을 형성하는 단계는,Ar 또는 Xe 플라즈마가 형성된 분위기 하에서, O2, H2O, D2O 또는 N2O 가스를 주입하여 라디칼 상태의 산소를 얻고 이를 이용하여 라디칼 산화막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 1 항에 있어서,상기 라디칼 산화막을 형성하는 단계는,800℃ 이상의 온도와 300 Torr 이하의 압력하에서 수소와 산소를 챔버에 각각 주입하거나 또는 D와 산소 가스를 챔버에 각각 주입하여 산소 라디칼을 발생시키고 이를 이용하여 라디칼 산화막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 2 항에 있어서,상기 하부 유전체막을 형성하는 단계는,고온 열공정을 이용한 실리콘 산화막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 2 항에 있어서,상기 하부 유전체막을 형성하는 단계는,고 유전율의 high-k 유전체막을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 2 항에 있어서,상기 질화막을 형성하는 단계는,PECVD, LPCVD 또는 ALD 법을 이용하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
- 제 2 항에 있어서,상기 게이트 전극을 형성하는 단계는,폴리실리콘 또는 텅스텐/폴리실리콘, 또는 금속실리사이드/폴리실리콘 구조의 게이트 전극을 형성하는 것을 특징으로 하는 비휘발성 메모리 소자의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050158A KR100620062B1 (ko) | 2004-06-30 | 2004-06-30 | 비휘발성 메모리 소자 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040050158A KR100620062B1 (ko) | 2004-06-30 | 2004-06-30 | 비휘발성 메모리 소자 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060001128A true KR20060001128A (ko) | 2006-01-06 |
| KR100620062B1 KR100620062B1 (ko) | 2006-09-08 |
Family
ID=37104318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040050158A KR100620062B1 (ko) | 2004-06-30 | 2004-06-30 | 비휘발성 메모리 소자 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100620062B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799026B1 (ko) * | 2006-06-29 | 2008-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 터널 산화막 형성 방법 |
| KR100799057B1 (ko) * | 2005-12-23 | 2008-01-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100829612B1 (ko) * | 2006-09-07 | 2008-05-14 | 삼성전자주식회사 | 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. |
| KR101255817B1 (ko) * | 2007-09-28 | 2013-04-17 | 글로벌 오엘이디 테크놀러지 엘엘씨 | 광출력이 향상된 ｌｅｄ 디바이스 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004095918A (ja) * | 2002-08-30 | 2004-03-25 | Fasl Japan Ltd | 半導体記憶装置及び半導体装置の製造方法 |
-
2004
- 2004-06-30 KR KR1020040050158A patent/KR100620062B1/ko not_active IP Right Cessation
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100799057B1 (ko) * | 2005-12-23 | 2008-01-29 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 제조 방법 |
| KR100799026B1 (ko) * | 2006-06-29 | 2008-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 터널 산화막 형성 방법 |
| KR100829612B1 (ko) * | 2006-09-07 | 2008-05-14 | 삼성전자주식회사 | 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. |
| KR101255817B1 (ko) * | 2007-09-28 | 2013-04-17 | 글로벌 오엘이디 테크놀러지 엘엘씨 | 광출력이 향상된 ｌｅｄ 디바이스 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100620062B1 (ko) | 2006-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100644405B1 (ko) | 불휘발성 메모리 장치의 게이트 구조물 및 이의 제조 방법 | |
| KR100628875B1 (ko) | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 | |
| US8946021B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| KR100890040B1 (ko) | 전하트랩층을 갖는 불휘발성 메모리소자 및 그 제조방법 | |
| TWI581432B (zh) | 包含具有分離的氮化物記憶體層的ｓｏｎｏｓ堆疊的記憶體元件及相關的製造製程 | |
| JP2008182035A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2003347543A (ja) | 半導体装置及びその製造方法 | |
| JP2007043147A (ja) | 原子層蒸着工程を用いたシリコンリッチナノクリスタル構造物の形成方法及びこれを用いた不揮発性半導体装置の製造方法 | |
| KR100932321B1 (ko) | 비휘발성 메모리 소자 및 그 제조 방법 | |
| US8241974B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| KR100623597B1 (ko) | 라디컬 산화에 의한 반도체 소자 제조 방법 | |
| US20050266640A1 (en) | Method of forming a dielectric layer and method of manufacturing a nonvolatile memory device using the same | |
| KR20070029895A (ko) | 소노스 타입의 비휘발성 메모리 장치 및 그 제조 방법 | |
| KR100695820B1 (ko) | 비휘발성 반도체 장치 및 그 제조 방법 | |
| KR100543207B1 (ko) | 하드마스크를 이용한 반도체 소자의 게이트전극 제조 방법 | |
| US6797567B2 (en) | High-K tunneling dielectric for read only memory device and fabrication method thereof | |
| KR100620062B1 (ko) | 비휘발성 메모리 소자 제조방법 | |
| TWI382529B (zh) | 具有減少電荷損失之氮化物層的記憶體格結構及其製法 | |
| KR100814418B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100753079B1 (ko) | 비휘발성 메모리 소자의 형성 방법 | |
| KR100685742B1 (ko) | 불휘발성 메모리 장치 및 이의 제조 방법 | |
| KR100791333B1 (ko) | 비휘발성 메모리 소자 제조 방법 및 이에 따라 제조된비휘발성 메모리 소자 | |
| JP2000208645A (ja) | シリコン系誘電体膜の形成方法および不揮発性半導体記憶装置の製造方法 | |
| KR20060101587A (ko) | 불 휘발성 메모리 장치의 제조방법 | |
| KR20040046341A (ko) | 소노스 기억 셀 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100726 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |