KR100928372B1 - 불휘발성 반도체 기억 장치 및 그 제조 방법 - Google Patents

불휘발성 반도체 기억 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR100928372B1
KR100928372B1 KR1020080007636A KR20080007636A KR100928372B1 KR 100928372 B1 KR100928372 B1 KR 100928372B1 KR 1020080007636 A KR1020080007636 A KR 1020080007636A KR 20080007636 A KR20080007636 A KR 20080007636A KR 100928372 B1 KR100928372 B1 KR 100928372B1
Authority
KR
South Korea
Prior art keywords
insulating film
conductive layer
film
layer
forming
Prior art date
Application number
KR1020080007636A
Other languages
English (en)
Other versions
KR20080070561A (ko
Inventor
히로까즈 이시다
마사유끼 다나까
요시오 오자와
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20080070561A publication Critical patent/KR20080070561A/ko
Application granted granted Critical
Publication of KR100928372B1 publication Critical patent/KR100928372B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

불휘발성 반도체 기억 장치는, 제1 절연층, 제1 도전층, 소자 분리용의 절연층, 제2 절연층 및 제2 도전층을 구비한다. 제1 절연층은 기판의 주표면에 형성되고, 제1 도전층은 그 위에 형성된다. 소자 분리용의 절연층은, 제1 절연층의 게이트폭 방향의 양측면 및, 제1 도전층의 게이트폭 방향의 양측면의 적어도 일부를 매립하여 상면이 제1 도전층의 상면과 저면 사이의 높이에 위치하도록 형성된다. 제2 절연층은, 제1 도전층 및 소자 분리용의 절연층 상에 형성된 실리콘 산화막과 실리콘 산화질화막과 실리콘 산화막으로 이루어지는 3층 절연막을 포함한다. 제2 도전층은 그 위에 형성된다.
p형 실리콘 기판, 절연층, 도전층, 실리콘 질화막, 실리콘 산화막, 포토레지스트, 매립 절연막, 전극간 절연막, 마스크재, 실리콘 산화질화막

Description

불휘발성 반도체 기억 장치 및 그 제조 방법{NONVOLATILE SEMICONDUCTOR MEMORY DEVICE AND METHOD FOR MANUFACTURING THE SAME}
<관련 출원>
본 출원은 2007년 1월 25일에 출원된 일본 특허출원 제2007-015175호에 기초한 것으로, 그 우선권을 주장하며, 상기 출원의 전체 내용은 본 명세서에 참조 인용된다.
본 발명은, 불휘발성 반도체 기억 장치 및 그 제조 방법에 관한 것으로, 더욱 구체적으로는, 전극간 절연막으로서 ONO막(산화막/질화막/산화막) 등의 다층 산화질화막을 갖는 불휘발성 반도체 기억 장치 및 그 제조 방법에 관한 것이다.
불휘발성 반도체 기억 소자의 미세화에 수반하여, 인접 셀 간의 간섭의 증대, 즉 한쪽의 셀의 부유 게이트 전극층에 축적된 전하에 의해 다른 쪽의 셀의 부유 게이트 전극층에 전하가 유기되는 현상이 문제로 되어 있다.
불휘발성 반도체 기억 소자의 전극간 절연막으로서는 최근, 다층 산화질화막이 이용되고 있다(예를 들면, 일본 특허 공개 2005-223198호 공보 참조). 따라서, 상기 간섭 효과를 방지하기 위해서는, 다층 산화질화막의 박막화가 필요하게 되어 있다. 전극간 절연막의 박막화에 의해, 부유 게이트 전극층끼리의 대향 면적을 작게 하는 것이 가능해지고, 그에 의하여 상기 간섭 효과를 억제할 수 있기 때문이다. 그러나, 전극간 절연막의 박막화에 의해, 막 내에 생기는 전계는 강해지게 되므로, 리크 전류의 증가나, 전기적 스트레스에 의한 막질의 열화의 문제가 현저화되어 있다.
전극간 절연막은, 아몰퍼스 실리콘 또는 폴리실리콘 상에 성막해야만 하기 때문에, 열산화, 질화 등에 의한 방법으로는 안정된 두께의 막을 성막할 수 없다. 따라서, 반응 가스를 이용한 CVD법을 이용하여 성막된다. 그 때, 반응 가스 내에 포함되는 원소에 의해, 전극간 절연막 내에 불순물 준위가 생기게 된다. 그런데, 플라즈마 질화, 스퍼터 성막에 의해 성막한 막은, 반응 가스에 불순물로 되는 물질을 포함하지 않기 때문에, 불순물이 혼입하기 어렵다고 하는 특징이 있다.
불순물 준위는 고전계의 인가에 의해, 전자가 트랩되어, 막 내의 전계를 완화하는 역할을 하는 경우도 있지만, 대부분의 경우, 불순물을 통하여 리크 전류를 증대시키는 원인으로 된다. 또한, 불순물은 그 후의 열공정에 의해 확산하여 다른 막에 데미지를 주어, 막 특성을 열화시킨다. 또한, 막 내에 있는 수소와 실리콘의 결합은, 디바이스 동작 시에 생기는 장기적인 전기적 스트레스에 의해 결합이 끊어지게 되는 경우가 있고, 그에 의하여 디바이스 성능이 열화한다.
본 발명의 제1 양태에 따른 불휘발성 반도체 기억 장치는, 반도체 기판의 주표면에 형성된 제1 절연층, 상기 제1 절연층 상에 형성된 제1 도전층, 상기 제1 절연층의 게이트폭 방향의 양측면 및, 상기 제1 도전층의 게이트폭 방향의 양측면의 적어도 일부를 매립하여, 상면이 상기 제1 도전층의 상면과 저면 사이의 높이에 위치하도록 형성된 소자 분리용의 절연층, 상기 제1 도전층 및 상기 소자 분리용의 절연층 상에 형성된 제2 절연층으로서, 실리콘 산화막인 하층 절연막과 실리콘 산화질화막인 중간 절연막과 실리콘 산화막인 상층 절연막을 갖는 3층 절연막을 포함한 제2 절연층, 및 상기 제2 절연층 상에 형성된 제2 도전층을 구비한다.
본 발명의 제2 양태에 따른 불휘발성 반도체 기억 장치의 제조 방법은, 반도체 기판의 주표면에 제1 절연층을 형성하는 단계, 상기 제1 절연층 상에 제1 도전층을 형성하는 단계, 상기 제1 도전층 및 상기 제1 절연층의 게이트폭 방향의 양측면을 에칭하여 홈을 형성하는 단계, 상기 제1 절연층의 게이트폭 방향의 양측면 및, 상기 제1 도전층의 게이트폭 방향의 양측면의 적어도 일부의 상기 홈을 절연막으로 매립하여, 상면이 상기 제1 도전층의 상면과 저면 사이의 높이에 위치하도록 소자 분리용의 절연층을 형성하는 단계, 상기 제1 도전층 및 상기 소자 분리용의 절연층 상에 제2 절연층을 형성하는 단계, 및 상기 제2 절연층 상에 제2 도전층을 형성하는 단계를 포함하고, 상기 제2 절연막을 형성하는 단계는, 상기 제1 도전층 및 상기 소자 분리용의 절연층 상에, 실리콘 산화막인 하층 절연막을 형성하는 단계, 상기 하층 절연막 상에, 플라즈마 질화법 또는 스퍼터법에 의해 실리콘 산화질화막인 중간 절연막을 형성하는 단계, 및 상기 중간 절연막 상에, 실리콘 산화막인 상층 절연막을 형성하는 단계를 포함한다.
본 발명에 따르면, 부유 전극 간의 간섭 효과를 억제하고, 전극간 절연막에 흐르는 리크 전류를 저감하고, 또한 소자의 열화를 방지하는 것이 가능한 불휘발성 반도체 기억 장치 및 그 제조 방법을 제공할 수 있다.
<제1 실시 양태>
본 발명의 제1 실시 양태에 따른 불휘발성 반도체 기억 장치의 제조 공정을, 도 1 내지 도 7에 도시하는 단면도를 이용하여 설명한다.
우선 도 1의 단면도에 도시한 바와 같이, p형 실리콘 기판(1) 상(혹은 n형 실리콘 기판 상에 p형 웰을 형성한 것)에 제1 절연층(2)을 1㎚ 내지 15㎚ 정도의 두께로 형성한다. 상기 제1 절연층(2)은, 예를 들면 실리콘 산화막이다. 그 위에 Chemical Vapor Deposition(CVD)에 의해 전하 축적층으로 되는 제1 도전층(3)(부유 게이트 전극층)을 10㎚ 내지 200㎚ 정도의 두께로 형성한다. 이 제1 도전층(3)은, 예를 들면 아몰퍼스 실리콘 또는 폴리실리콘이다.
다음으로, 화학 기상 성장법에 의해 실리콘 질화막(4)을 50㎚ 내지 200㎚ 정도의 두께로 형성하고, 다음으로, 화학 기상 성장법에 의해 실리콘 산화막(5)을 50㎚ 내지 400㎚ 정도의 두께로 형성한다. 다음으로, 실리콘 산화막(5) 상에, 포토레지스트(6)를 도포하고, 노광 묘화에 의해 레지스트를 패터닝함으로써 도 1의 구조 단면도를 얻는다.
그 후, 도 1에 도시한 포토레지스트(6)를 내에칭 마스크로 하여 실리콘 산화막(5)을 에칭한다. 에칭 후에 포토레지스트(6)를 제거하고, 이번에는, 실리콘 산화막(5)을 마스크로 하여 실리콘 질화막(4)을 에칭한다. 또한, 제1 도전층(3), 제1 절연층(2), 및 실리콘 기판(1)을 에칭하는 것에 의해, 도 2에 도시한 바와 같은 소자 분리를 위한 홈을 형성한다.
그 후, 에칭에 의해 형성된 단면의 데미지 제거를 위한 고온 후산화 공정을 행한다. 다음으로, 실리콘 산화막 등으로 이루어지는 소자 분리용의 매립 절연막(7)을 200㎚ 내지 1500㎚ 형성함으로써 소자 분리 홈을 매립한다. 또한, 질소 분위기 혹은 산소 분위기에서 고온의 열처리를 행함으로써 소자 분리용의 절연막(7)의 고밀도화를 행한다. 다음으로, Chemical Mechanical Polishing(CMP)에 의해 실리콘 질화막(4)을 스토퍼로 하여 평탄화를 행하여, 도 3의 구조를 얻는다.
다음으로, 실리콘 질화막(4)과 선택비를 갖고 에칭하는 것이 가능한 방법을 이용하여 실리콘 산화막(7)(매립 절연막)을 에칭한다. 본 실시 양태에서는, 도 4에 도시한 바와 같이 제거 후의 실리콘 산화막(7)의 표면이, 제1 도전층(3)의, 예를 들면 약 절반의 막 두께의 높이까지 제거되는 경우를 나타내고 있다. 그리고, 실리콘 질화막(4)을 실리콘 산화막(7)과 선택비가 있는 방법으로 제거하면, 도 4의 구조를 얻는다.
여기에서, 소자 분리용의 절연막(7)의 상면은, 제1 도전층(3)의 상면과 저면 사이의 높이에 위치하게 되어, 제1 도전층(3)의 상면이 소자 분리용의 절연막(7)의 상면보다도 돌출한 형상으로 되어 있다. 이는, 이 후 형성하는 전극간 절연막(8) 과 제1 도전층(3)과의 접촉 면적을 늘리기 위해서이다.
다음으로 도 5에 도시한 바와 같이, 도 4의 구조로 이루어지는 기초층 상에 전극간 절연막(8)(제2 절연층)을 형성한다. 전극간 절연막(8)은 3층의 절연막(81∼83)으로 구성되어 있는 다층 절연막이다.
상기 도 5의 구조는 이하의 수순에 의해 형성된다.
우선, 도 4의 구조를 갖는 기초층 상에, CVD법에 의해 실리콘 산화막(81)(하층 절연막)을 0.5㎚∼15㎚의 두께로 형성한다. 다음으로, 실리콘 산화막(81) 상에 플라즈마 질화법에 의해 실리콘 산화질화막(82)(중간 절연막)을 0.5㎚∼5㎚의 두께로 형성한다. 마지막으로, 실리콘 산화질화막(82) 상에 CVD법에 의해 실리콘 산화막(83)(상층 절연막)을 0.5㎚∼10㎚의 두께로 형성하여, 도 5에 도시한 전극간 절연막(8)이 형성된다.
여기에서, 상기 실리콘 산화질화막(82)의 형성 방법에 대하여 상세하게 설명한다. 실리콘 산화질화막(82)은, 질소, 아르곤 분위기 하에서의 플라즈마 질화에 의해 형성한다. 이때, 실리콘 산화질화막(82)은 실리콘 산화막(81)을 질화하여 성막되기 때문에, 10% 이상의 산소를 함유한 산화질화막으로 된다. 10% 이상의 산소를 함유한 산화질화막은 질화막과 비교하여 유전률이 낮게 되기 때문에, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 충분히 억제하는 것이 가능하다.
성막 시의 로내 온도는 350℃∼600℃ 사이이며, 성막 시의 로내 압력은, 50mTorr∼2Torr 사이이다. 플라즈마 질화에 의해 생성된 실리콘 산화질화막(82) 은, CVD법의 원료 가스로서 이용되는 실란(SiH4), 디클로로실란(DCS), 트리클로로실란(TCS), 헥사클로로실란(HCD) 등에 함유되는 수소, 염소 원자를 함유하지 않기 때문에, 염소, 수소의 원자 농도가 모두 1.0×1019atoms/㎤ 이하인 저농도의 막이 성막된다.
염소 농도가, 1.0×1019atoms/㎤ 이하로 낮은 경우에는, 염소 농도가, 1.0×1019atoms/㎤ 보다 많은 경우에 비하여, 염소에 의해 형성되는 트랩 준위의 수가 대폭 감소하기 때문에, 트랩 준위를 통하여 생기는 리크 전류를 억제할 수 있다. 또한, 그 후의 디바이스 소자 작성 시의 열공정에 의해 염소가 확산하여, 산화막에 데미지를 주는 영향을 억제할 수 있다.
또한, 수소는, 질화막 내에서 Si-H 결합을 형성하여 존재한다. 이 Si-H 결합은, 디바이스 소자 사용 시에 생기는 전기적 스트레스에 의해 절단되어, Si의 댕글링 본드가 생겨서, 임계값의 어긋남 등, 소자의 신뢰성을 현저하게 악화시킨다. 수소 농도가, 1.0×1019atoms/㎤ 이하로 낮은 경우에는, 수소 농도가, 1.0×1019atoms/㎤ 보다 많은 경우에 비하여 Si-H의 양도 대폭 감소하기 때문에, Si-H가 절단되는 영향도 적어진다. 그 결과, 소자의 신뢰성의 열화를 억제할 수 있다.
따라서, 실리콘 산화질화막(82)을 플라즈마 질화에 의해 성막하는 것에 의해, 리크 전류가 적고, 신뢰성의 열화가 적은 소자 특성을 얻을 수 있다.
또한, 플라즈마 질화에 의해 실리콘 산화질화막(82)을 형성하면, 제1 도전 층(3) 상에 있는 실리콘 산화막(81)의 상부는, 많은 질화 래디컬이 충돌하기 때문에 충분한 질화가 이루어진다. 그러나 한편, 제1 도전층(3)의 측면부를 덮고 있는 실리콘 산화막(81)에는 질화 래디컬이 그다지 닿지 않기 때문에, 그 위에 형성된 실리콘 산화질화막(82)의 질소 원자 농도가, 제1 도전층(3)의 상부의 실리콘 산화질화막(82)과 비교하여 낮아진다.
다시 말해서, 제1 도전층(3)의 측면부를 덮고 있는 실리콘 산화질화막(82)의 산소 원자 농도는, 제1 도전층(3)의 상부의 실리콘 산화질화막(82)의 산소 원자 농도에 비하면 높다.
따라서, 제1 도전층(3) 상에 있는 실리콘 산화질화막(82)은 질소 원자 농도가 높기 때문에, 유전률이 높게 되어 있다. 유전률이 높게 되는 것에 의해 물리적인 막 두께를 두껍게 할 수 있으므로, 리크 전류의 저감을 도모할 수 있다. 또한 그와 동시에, 질소에 의해 생기는 트랩 준위가 전자 트랩으로서 기능하므로, 그에 의하여 전계가 완화되어서 리크 전류가 감소하는 효과도 기대할 수 있다.
한편, 제1 도전층(3)의 측면에 위치하고 있고 제1 도전층(3)의 상부와 비교하여 상대적으로 질소 원자 농도가 낮은, 즉 산소 원자 농도가 높은 실리콘 산화질화막(82)은, 유전률이 낮기 때문에, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 억제할 수 있다.
그리고, 도 6에 도시한 바와 같이 전극간 절연막(8) 상에, 예를 들면, 폴리실리콘 혹은 아몰퍼스 실리콘으로 이루어지는 제2 도전층(9)을 10㎚∼200㎚의 두께로 형성한다. 제2 도전층(9)은, 불휘발성 반도체 기억 장치에 있어서의 제어 게이 트 전극으로 된다. 제2 도전층(9) 상에 마스크재(10)를 형성하여, 도 6의 단면 구조도를 얻는다.
그 후, 마스크재(10) 상에 레지스트를 도포하고(도시 생략), 노광 묘화에 의해 레지스트를 패터닝한다. 이 레지스트를 마스크로 하여 가공을 행하여, 마스크재(10), 제2 도전층(9), 전극간 절연막(8)(제2 절연층), 제1 도전층(3), 제1 절연층(2)을 에칭 제거한다(도시 생략). 또한 레지스트를 제거하면, 도 6의 A-A'선을 따른 지면에 수직한 단면도로서 도 7에 도시한 구조를 얻는다. 그리고, 도 7의 에칭된 영역의 저부로 되는 기판(1)의 표면에, 이온 주입에 의해 소스 및 드레인 영역(20)을 형성한다.
또한, 본 실시 양태에서는, 전극간 절연막(8)으로서는 ONO(산화막/(산화)질화막/산화막)로 이루어지는 3층 구조의 경우에 대해 설명했지만, 이에 한정되는 것은 아니다. 예를 들면, 3층 구조의 상하, 즉, 제1 도전층(3)과 실리콘 산화막(81) 사이, 및 제2 도전층(9)과 실리콘 산화막(83) 사이의 양쪽에 SiN막을 형성하여 NONON 구조로 한 전극간 절연막의 경우, 혹은 어느 한 계면에 SiN막을 형성한 전극간 절연막에 있어서도, 마찬가지의 효과를 얻을 수 있다.
<제2 실시 양태>
본 발명의 제2 실시 양태에 따른 불휘발성 반도체 기억 장치의 제조 공정에 대하여 설명한다.
우선, 제1 실시 양태와 마찬가지의 공정에 의해 도 4의 구조를 작성한다.
다음으로 도 5에 도시한 바와 같이, 도 4의 구조로 이루어지는 기초층 상에 전극간 절연막(8)(제2 절연층)을 형성한다. 전극간 절연막(8)은 3층의 절연막(81∼83)으로 구성되어 있는 다층 절연막이다. 본 실시 양태에 있어서의 도 5의 구조는 제1 실시 양태와는 달리 이하의 수순에 의해 형성된다.
우선, 도 4의 구조를 갖는 기초층 상에, CVD법에 의해 실리콘 산화막(81)(하층절연막)을 0.5㎚∼10㎚의 두께로 형성한다. 다음으로, 실리콘 산화막(81) 상에 스퍼터법에 의해 실리콘 산화질화막(82)(중간 절연막)을 0.5㎚∼15㎚의 두께로 형성한다. 마지막으로, 실리콘 산화질화막(82) 상에 CVD법에 의해 실리콘 산화막(83)(상층 절연막)을 0.5㎚∼10㎚의 두께로 형성하여, 도 5에 도시하는 전극간 절연막(8)이 형성된다.
여기서, 실리콘 산화질화막(82)의 형성 방법에 대하여 상세하게 설명한다. 실리콘 산화질화막(82)은, 산소, 질소 분위기 하에서의 스퍼터에 의해 형성한다. 이 때, 챔버 분위기 내에는, 산소, 질소가 존재하기 때문에, 실리콘 산화질화막(82)은 10% 이상의 산소를 함유한 산화질화막으로 된다. 10% 이상의 산소를 함유한 산화질화막은 질화막과 비교하여 유전률이 낮기 때문에, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 억제할 수 있다.
성막 시의 웨이퍼 온도는 300℃, RF 파워 3kW에서 성막을 행하였다. 스퍼터 성막에 의해 성막한 실리콘 산화질화막(82)은, CVD법의 원료 가스로서 이용되는 실란(SiH4), 디클로로실란(DCS), 트리클로로실란(TCS), 헥사클로로실란(HCD) 등에 함 유되는 수소, 염소 원자를 함유하지 않기 때문에, 염소, 수소의 원자 농도가 모두 1.0×1019atoms/㎤ 이하로 저농도의 막이 성막된다.
염소 농도가, 1.0×1019atoms/㎤ 이하로 낮은 경우에는, 염소가 형성하는 트랩 준위를 통하여 생기는 리크 전류를 억제할 수 있다. 또한, 그 후의 디바이스 소자 작성 시의 열공정에 의해 염소가 확산하여, 산화막에 데미지를 주는 영향을 억제할 수 있다.
또한, 수소가 질화막 내에서 형성하는 Si-H 결합은, 디바이스 소자 사용 시에 생기는 전기적 스트레스에 의해 절단되어, Si의 댕글링 본드가 생겨서, 임계값의 어긋남 등, 소자의 신뢰성을 현저하게 악화시킨다. 수소 농도가, 1.0×1019atoms/㎤ 이하로 낮은 경우에는, Si-H의 양도 적어지게 되기 때문에, Si-H가 절단된 영향도 적어지게 되어, 소자의 신뢰성에 미치는 영향이 적어진다.
따라서, 실리콘 산화질화막(82)을 스퍼터 성막하는 것에 의해 리크 전류가 적고, 신뢰성의 열화가 적은 소자 특성을 얻을 수 있다.
이 후의 공정은, 도 6, 도 7에 도시한 바와 같이 제1 실시 양태와 마찬가지이다.
또한, 본 실시 양태에 있어서도, 전극간 절연막(8)으로서는 ONO(산화막/(산화)질화막/산화막)로 이루어지는 3층 구조의 경우에 대해 설명했지만, 이에 한정되는 것은 아니다. 예를 들면, 3층 구조의 상하, 즉, 제1 도전층(3)과 실리콘 산화막(81) 사이, 및 제2 도전층(9)과 실리콘 산화막(83) 사이의 양쪽에 SiN막을 형성 하여 NONON 구조로 한 전극간 절연막의 경우, 혹은 어느 한 계면에 SiN막을 형성한 전극간 절연막에 있어서도 상기와 마찬가지의 효과를 얻을 수 있다.
또한, 본 실시 양태에서는, 전극간 절연막(8)의 산화막(83)을 CVD로 형성한 예에 대하여 설명했지만, 그 밖의 형성 방법에 의해 형성하여도 된다. 예를 들면, 제1 도전층(3) 상에 형성한 실리콘 산화막(81)과 실리콘 산화질화막(82)으로 이루어지는 ON막을 산화하는 것에 의해, Top-SiO2막을 형성하여 실리콘 산화막(83)으로 하는 것도 가능하다.
또한, 본 실시 양태에서는, 스퍼터 성막에 의해 막 두께가 두꺼운 실리콘 산화질화막(82)을 형성할 수 있기 때문에 이러한 방법이 가능하게 된다. 이러한 방법에 의해 형성한 인터폴리 절연막에 의해서도 상기와 마찬가지의 효과를 얻을 수 있다.
<제3 실시 양태>
본 발명의 제3 실시 양태에 따른 불휘발성 반도체 기억 장치의 제조 공정에 대하여 설명한다.
우선, 전술한 제1, 제2 실시 양태와 마찬가지의 공정에 의해 도 4의 구조를 작성한다.
다음으로 도 5에 도시한 바와 같이, 도 4의 구조로 이루어지는 기초층 상에 전극간 절연막(8)(제2 절연층)을 형성한다. 전극간 절연막(8)은 3층의 절연막(81∼83)으로 구성되어 있는 다층 절연막이다. 본 실시 양태에 있어서의 도 5의 구조 는 이하의 수순에 의해 형성된다.
우선, 도 8에 도시한 바와 같이, 도 4의 구조를 갖는 기초층 상에, CVD법에 의해 실리콘 산화막(81)(하층 절연막)을 0.5㎚∼15㎚의 두께로 형성한다. 다음으로, 실리콘 산화막(81) 상에 플라즈마 질화법에 의해 실리콘 산화질화막(82)(중간 절연막)을 0.5㎚∼5㎚의 두께로 형성한다.
실리콘 산화질화막(82)은 제1 실시 양태와 마찬가지로 하여 플라즈마 질화에 의해 생성되기 때문에, 10% 이상의 산소를 함유한 산화질화막으로 된다. 10% 이상의 산소를 함유한 산화질화막은 질화막과 비교하여 유전률이 낮게 되기 때문에, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 억제할 수 있다.
또한, 제1, 제2 실시 양태와 마찬가지로, 실리콘 산화질화막(82)의 수소 원자 농도, 염소 원자 농도는 각각, 모두 1.0×1019atoms/㎤ 이하로 낮기 때문에, 리크 전류가 적고, 신뢰성의 열화가 적은 소자 특성을 얻을 수 있다.
또한, 제1 실시 양태와 마찬가지로, 플라즈마 질화에 의해 실리콘 산화질화막(82)을 형성하고 있으므로, 제1 도전층(3) 상에 있는 실리콘 산화질화막(82)의 질소 원자 농도가, 제1 도전층(3)의 측면부 상에 형성된 실리콘 산화질화막(82)의 질소 원자 농도와 비교하여 높게 된다.
다시 말해서, 제1 도전층(3)의 측면부를 덮고 있는 실리콘 산화질화막(82)의 산소 원자 농도는, 제1 도전층(3)의 상부의 실리콘 산화질화막(82)의 산소 원자 농 도에 비하면 높다.
따라서, 전극간 절연막(8)에 흐르는 리크 전류가 감소함과 동시에, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 억제할 수 있다.
다음으로, 도 9에 도시한 바와 같이 화학 기상 성장법에 의해 실리콘 산화막(11)을 50㎚ 내지 400㎚ 정도 형성한다. 다음으로, 실리콘 산화막(11) 상에, 포토레지스트(12)를 도포하고, 노광 묘화에 의해 레지스트(12)를 패터닝함으로써 도 9의 구조 단면도를 얻는다.
그리고, 도 9에 도시한 포토레지스트(12)를 내에칭 마스크로 하여 실리콘 산화막(11)을 에칭한 후, 포토레지스트(12)를 제거하여 도 10의 구조를 얻는다.
다음으로, 도 11에 도시한 바와 같이 실리콘 산화막(11)을 마스크로 하여 질소를 이온 주입한다. 이에 의해, 실리콘 산화막(11)에 의해 마스크 된 절연막(7) 상에 형성된 실리콘 산화질화막(82)을 제외하고, 제1 도전층(3) 상에 형성된 실리콘 산화질화막(82)에 질소를 도입한다.
여기서, 도 12에 도시한 바와 같이 실리콘 산화막(11)의 마스크를 더 넓게 형성하여, 제1 도전층(3)의 측면부를 덮는 실리콘 산화질화막(82)도 마스크하게 되어, 제1 도전층(3) 상에 형성된 실리콘 산화질화막(82)에만 질소를 도입하도록 하여도 된다.
본 실시예에서는, 이온 주입에 의해 질소를 도입했지만, 플라즈마 질화에 의해 질소를 도입해도 된다.
본 실시 양태에서는, 전술한 질소 주입 공정을 거침으로써, 제1 도전층(3) 상의 실리콘 산화질화막(82)의 질소 원자 농도를, 소자 분리용의 절연막(7) 상에 형성된 실리콘 산화질화막(82), 및 제1 도전층(3)의 측면부를 덮는 실리콘 산화질화막(82)에 비하여 더 높게 하는 것이 가능하다.
이에 의해 더욱 리크 전류가 감소하는 효과를 기대할 수 있다. 한편, 소자 분리용의 절연막(7) 상에 형성된 실리콘 산화질화막(82), 및 제1 도전층(3)의 측면부를 덮는 실리콘 산화질화막(82)은 제1 도전층(3) 상보다도 상대적으로 질소 원자 농도가 낮아져 있기 때문에 상대적으로 유전률이 낮다. 따라서, 절연막(7)을 사이에 두고 인접하는 셀의 제1 도전층(3)끼리의 사이에서 생기는 전기적인 간섭 효과를 억제할 수 있다.
그 후, 마스크로서 이용한 실리콘 산화막(11)을 웨트 에칭에 의해 박리하는 것에 의해, 도 13의 단면 구조를 얻는다. 또한, 실리콘 산화질화막(82) 상에 CVD법에 의해 실리콘 산화막(83)(상층 절연막)을 0.5㎚∼10㎚의 두께로 형성하여, 도 5에 도시하는 전극간 절연막(8)이 형성된다.
이 후의 공정은, 도 6, 도 7에 도시한 바와 같이 제1, 제2 실시 양태와 마찬가지이다.
본 실시 양태에서는, 제1 도전층(3) 상에 형성된 실리콘 산화질화막(82)에 대하여 질소를 주입한 경우를 설명했지만, 소자 분리용의 절연막(7) 상의 실리콘 산화질화막(82)에만 산소를 이온 주입 또는, 산소 분위기 하에서의 어닐, 플라즈마 산화에 의해 주입하여, 인접 셀 간의 간섭 효과의 한층 더한 저감을 도모하여도 된 다.
이에 의해서도, 제1 도전층(3) 상과 소자 분리용의 절연막(7) 상에서의 실리콘 산화질화막(82)의 질소와 산소의 원자 농도에 관하여 상대적으로 마찬가지의 관계를 얻을 수 있으므로, 전술한 경우와 마찬가지인 효과를 기대할 수 있다.
본 실시 양태에 있어서도, 전극간 절연막(8)으로서는 ONO(산화막/(산화)질화막/산화막)로 이루어지는 3층 구조의 경우에 대해 설명했지만, 이에 한정되는 것은 아니다. 예를 들면, 3층 구조의 상하, 즉, 제1 도전층(3)과 실리콘 산화막(81) 사이, 및 제2 도전층(9)과 실리콘 산화막(83) 사이의 양쪽에 SiN막을 형성하여 NONON 구조로 한 전극간 절연막의 경우, 혹은 어느 한 계면에 SiN막을 형성한 전극간 절연막에 있어서도 상기와 마찬가지의 효과를 얻을 수 있다.
이상 설명한 바와 같이, 상기 제1 내지 제3 실시 양태에서는, 불휘발성 반도체 기억 소자의 전극간 절연막으로서 이용되는 ONO막(산화막/질화막/산화막), 및 NONON막(질화막/산화막/질화막/산화막/질화막) 등의 다층 산화질화막의 구조에서, 적어도 1개의 질화막이, 산소를 함유하는 산화질화막이며, 또한 불순물인 수소, 염소의 함유량이 적은 막인 것을 특징으로 한다.
부유 게이트 전극층 상에 형성된 산화질화막은, 질소 원자 농도를 높게 함으로써 리크 전류를 줄이는 것이 가능하게 된다. 또한, 부유 게이트 전극층의 측면부 혹은 소자 분리 절연막 상에 형성된 산화질화막은, 산소 원자 농도를 높게 함으로써 유전률을 낮추어, 부유 게이트 전극층 간에서의 간섭 효과를 억제할 수 있다.
또한, 산화질화막 내의 염소 및 수소의 불순물 농도를 적게 하는 것에 의해, 염소에 의해 생긴 트랩 준위를 통한 리크 전류를 줄이고, 수소의 이탈에 의해 생기는 장기간의 소자의 신뢰성의 열화를 저감할 수 있다.
상술한 바와 같이, 본 발명의 한 양태에 따르면, 부유 전극 간에서의 간섭 효과를 억제하고, 전극간 절연막에 흐르는 리크 전류를 저감하고, 또한 소자의 열화를 방지하는 것이 가능한 불휘발성 반도체 기억 장치 및 그 제조 방법을 제공할 수 있다.
당업자들이라면 부가적인 장점 및 변경들을 용이하게 이룰 수 있다. 따라서, 광의의 관점에서 본 발명은 본 명세서에 예시되고 기술된 상세한 설명 및 대표 실시예에 한정되는 것은 아니다. 따라서, 첨부된 청구 범위 및 그 등가물에 의해 정의된 바와 같은 일반적인 본 발명의 사상 또는 범주를 벗어나지 않고서도 다양한 변경이 가능하다.
도 1은, 본 발명의 제1 실시 양태에 따른 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 2는, 도 1에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 3은, 도 2에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 4는, 도 3에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 5는, 도 4에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 6은, 도 5에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 7은, 도 6에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 도 6의 A-A'선을 따른 단면도.
도 8은, 본 발명의 제3 실시 양태에 따른 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 9는, 도 8에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 10은, 도 9에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하 는 단면도.
도 11은, 도 10에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
도 12는, 본 발명의 제3 실시 양태에 따른 불휘발성 반도체 기억 장치의 다른 제조 공정도를 도시하는 단면도.
도 13은, 도 11에 이어지는 불휘발성 반도체 기억 장치의 제조 공정을 도시하는 단면도.
<도면의 주요 부분에 대한 부호의 설명>
1 : p형 실리콘 기판 2 : 제1 절연층
3 : 제1 도전층 4 : 실리콘 질화막
5 : 실리콘 산화막 6 : 포토레지스트
7 : 매립 절연막 8 : 전극간 절연막
9 : 제2 도전층 10 : 마스크재
20 : 소스 및 드레인 영역 81 : 실리콘 산화막
82 : 실리콘 산화질화막 83 : 실리콘 산화막

Claims (18)

  1. 불휘발성 반도체 기억 장치로서,
    반도체 기판의 주표면에 형성된 제1 절연층,
    상기 제1 절연층 상에 형성된 제1 도전층,
    상기 제1 절연층의 게이트폭 방향의 양측면 및, 상기 제1 도전층의 게이트폭 방향의 양측면의 적어도 일부를 매립하여, 상면이 상기 제1 도전층의 상면과 저면 사이의 높이에 위치하도록 형성된 소자 분리용의 절연층,
    상기 제1 도전층 및 상기 소자 분리용의 절연층 상에 형성된 제2 절연층으로서, 실리콘 산화막인 하층 절연막과, 실리콘, 산소 및 질소를 포함하는 실리콘 산화질화막인 중간 절연막과, 실리콘 산화막인 상층 절연막을 갖는 3층 절연막을 포함한 제2 절연층, 및
    상기 제2 절연층 상에 형성된 제2 도전층
    을 포함하는 불휘발성 반도체 기억 장치.
  2. 제1항에 있어서,
    상기 중간 절연막에 함유되는 수소 원자 및 염소 원자의 농도는 각각, 1.0×1019atoms/㎤ 이하인 불휘발성 반도체 기억 장치.
  3. 제2항에 있어서,
    상기 중간 절연막에 함유되는 산소 원자의 비율은, 총원자수의 10% 이상인 불휘발성 반도체 기억 장치.
  4. 제1항에 있어서,
    상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도는, 상기 제1 도전층의 게이트폭 방향의 상기 양측면 상에 형성된 상기 중간 절연막에서의 질소 원자 농도보다도 높은 불휘발성 반도체 기억 장치.
  5. 제1항에 있어서,
    상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도는, 상기 소자 분리용의 절연층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도보다도 높은 불휘발성 반도체 기억 장치.
  6. 제1항에 있어서,
    상기 소자 분리용의 절연층 상에 형성된 상기 중간 절연막에서의 산소 원자 농도는, 상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 산소 원자 농도보다도 높은 불휘발성 반도체 기억 장치.
  7. 제1항에 있어서,
    상기 제2 절연층은, 상기 제1 도전층과 상기 하층 절연막 사이에 형성된 제1 실리콘 질화막과, 상기 제2 도전층과 상기 상층 절연막 사이에 형성된 제2 실리콘 질화막을 더 구비하고, NONON 구조인 불휘발성 반도체 기억 장치.
  8. 제1항에 있어서,
    상기 제2 절연층은, 상기 제1 도전층과 상기 하층 절연막 사이, 및 상기 제2 도전층과 상기 상층 절연막 사이의 한쪽에 형성된 실리콘 질화막을 더 구비하는 불휘발성 반도체 기억 장치.
  9. 불휘발성 반도체 기억 장치의 제조 방법으로서,
    반도체 기판의 주표면에 제1 절연층을 형성하는 단계,
    상기 제1 절연층 상에 제1 도전층을 형성하는 단계,
    상기 제1 도전층 및 상기 제1 절연층의 게이트폭 방향의 양측면을 에칭하여 홈을 형성하는 단계,
    상기 제1 절연층의 게이트폭 방향의 양측면 및, 상기 제1 도전층의 게이트폭 방향의 양측면의 적어도 일부의 상기 홈을 절연막으로 매립하여, 상면이 상기 제1 도전층의 상면과 저면 사이의 높이에 위치하도록 소자 분리용의 절연층을 형성하는 단계,
    상기 제1 도전층 및 상기 소자 분리용의 절연층 상에 제2 절연층을 형성하는 단계, 및
    상기 제2 절연층 상에 제2 도전층을 형성하는 단계
    를 포함하고,
    상기 제2 절연층을 형성하는 단계는,
    상기 제1 도전층 및 상기 소자 분리용의 절연층 상에, 실리콘 산화막인 하층절연막을 형성하는 단계,
    상기 하층 절연막 상에, 플라즈마 질화법 또는 스퍼터법에 의해, 실리콘, 산소 및 질소를 포함하는 실리콘 산화질화막인 중간 절연막을 형성하는 단계, 및
    상기 중간 절연막 상에, 실리콘 산화막인 상층 절연막을 형성하는 단계를 포함하는 불휘발성 반도체 기억 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 중간 절연막에 함유되는 수소 원자 및 염소 원자의 농도는 각각, 1.0×1019atoms/㎤ 이하인 불휘발성 반도체 기억 장치의 제조 방법.
  11. 제10항에 있어서,
    상기 중간 절연막에 함유되는 산소 원자의 비율은, 총원자수의 10% 이상인 불휘발성 반도체 기억 장치의 제조 방법.
  12. 제9항에 있어서,
    상기 중간 절연막을 형성하는 단계는, 질소와 아르곤을 포함하는 분위기 하 에서 상기 플라즈마 질화법에 의해 행해지고, 상기 하층 절연막인 실리콘 산화막을 질화하여 상기 실리콘 산화질화막을 형성하는 단계인 불휘발성 반도체 기억 장치의 제조 방법.
  13. 제9항에 있어서,
    상기 중간 절연막을 형성하는 단계는, 상기 하층 절연막 상에 상기 스퍼터법에 의해 상기 실리콘 산화질화막을 형성하는 단계인 불휘발성 반도체 기억 장치의 제조 방법.
  14. 제9항에 있어서,
    상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도는, 상기 제1 도전층의 게이트폭 방향의 상기 양측면 상에 형성된 상기 중간 절연막에서의 질소 원자 농도보다도 높은 불휘발성 반도체 기억 장치의 제조 방법.
  15. 제9항에 있어서,
    상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도는, 상기 소자 분리용의 절연층 상에 형성된 상기 중간 절연막에서의 질소 원자 농도보다도 높은 불휘발성 반도체 기억 장치의 제조 방법.
  16. 제9항에 있어서,
    상기 소자 분리용의 절연층 상에 형성된 상기 중간 절연막에서의 산소 원자 농도는, 상기 제1 도전층 상에 형성된 상기 중간 절연막에서의 산소 원자 농도보다도 높은 불휘발성 반도체 기억 장치의 제조 방법.
  17. 제9항에 있어서,
    상기 소자 분리용의 절연층을 형성하는 단계 후이고, 또한 상기 하층 절연막을 형성하는 단계 전에, 상기 제1 도전층 상에 제1 실리콘 질화막을 형성하는 단계와, 상기 상층 절연막을 형성하는 단계 후이고, 또한 상기 제2 도전층을 형성하는 단계 전에, 제2 실리콘 질화막을 형성하는 단계를 더 구비하는 불휘발성 반도체 기억 장치의 제조 방법.
  18. 제9항에 있어서,
    상기 소자 분리용의 절연층을 형성하는 단계 후이고, 또한 상기 하층 절연막을 형성하는 단계 전에, 및 상기 상층 절연막을 형성하는 단계 후이고, 또한 상기 제2 도전층을 형성하는 단계 전의 한쪽에, 실리콘 질화막을 형성하는 단계를 더 구비하는 불휘발성 반도체 기억 장치의 제조 방법.
KR1020080007636A 2007-01-25 2008-01-24 불휘발성 반도체 기억 장치 및 그 제조 방법 KR100928372B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00015175 2007-01-25
JP2007015175A JP4855958B2 (ja) 2007-01-25 2007-01-25 不揮発性半導体記憶装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080070561A KR20080070561A (ko) 2008-07-30
KR100928372B1 true KR100928372B1 (ko) 2009-11-23

Family

ID=39666972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080007636A KR100928372B1 (ko) 2007-01-25 2008-01-24 불휘발성 반도체 기억 장치 및 그 제조 방법

Country Status (3)

Country Link
US (2) US20080179655A1 (ko)
JP (1) JP4855958B2 (ko)
KR (1) KR100928372B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945935B1 (ko) 2008-04-07 2010-03-05 주식회사 하이닉스반도체 불휘발성 메모리소자의 제조방법
JP5459999B2 (ja) 2008-08-08 2014-04-02 株式会社東芝 不揮発性半導体記憶素子、不揮発性半導体装置及び不揮発性半導体素子の動作方法
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
US8664713B2 (en) 2008-12-31 2014-03-04 Stmicroelectronics S.R.L. Integrated power device on a semiconductor substrate having an improved trench gate structure
US8198671B2 (en) * 2009-04-22 2012-06-12 Applied Materials, Inc. Modification of charge trap silicon nitride with oxygen plasma
JP5566845B2 (ja) * 2010-10-14 2014-08-06 株式会社東芝 半導体装置の製造方法
US8994089B2 (en) * 2011-11-11 2015-03-31 Applied Materials, Inc. Interlayer polysilicon dielectric cap and method of forming thereof
JP5620426B2 (ja) 2012-03-19 2014-11-05 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR20140072434A (ko) * 2012-12-04 2014-06-13 에스케이하이닉스 주식회사 반도체 메모리 소자 및 이의 제조방법
CN105024011B (zh) * 2014-04-18 2018-05-08 华邦电子股份有限公司 电阻式随机存取存储器及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067735A (ko) * 2000-12-28 2003-08-14 다다히로 오미 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법
KR20040079172A (ko) * 2003-03-06 2004-09-14 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
KR20050004095A (ko) * 2003-07-04 2005-01-12 가부시끼가이샤 도시바 반도체 기억 장치 및 그 제조 방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5780891A (en) * 1994-12-05 1998-07-14 Micron Technology, Inc. Nonvolatile floating gate memory with improved interploy dielectric
JPH10256402A (ja) * 1997-03-12 1998-09-25 Toshiba Corp 半導体記憶装置およびその製造方法
US20050212035A1 (en) * 2002-08-30 2005-09-29 Fujitsu Amd Semiconductor Limited Semiconductor storage device and manufacturing method thereof
US6893920B2 (en) * 2002-09-12 2005-05-17 Promos Technologies, Inc. Method for forming a protective buffer layer for high temperature oxide processing
JP5046464B2 (ja) * 2002-12-18 2012-10-10 株式会社半導体エネルギー研究所 半導体記憶素子の作製方法
JP4237561B2 (ja) * 2003-07-04 2009-03-11 株式会社東芝 半導体記憶装置及びその製造方法
JP4734019B2 (ja) * 2005-04-26 2011-07-27 株式会社東芝 半導体記憶装置及びその製造方法
JP4746468B2 (ja) * 2006-04-14 2011-08-10 株式会社東芝 半導体装置
US7799637B2 (en) * 2006-06-26 2010-09-21 Sandisk Corporation Scaled dielectric enabled by stack sidewall process

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030067735A (ko) * 2000-12-28 2003-08-14 다다히로 오미 유전체막 및 그 형성 방법, 반도체 장치, 불휘발성 반도체메모리 장치, 및 반도체 장치의 제조 방법
KR20040079172A (ko) * 2003-03-06 2004-09-14 주식회사 하이닉스반도체 반도체 소자의 유전체막 형성 방법
KR20050004095A (ko) * 2003-07-04 2005-01-12 가부시끼가이샤 도시바 반도체 기억 장치 및 그 제조 방법

Also Published As

Publication number Publication date
US20120034772A1 (en) 2012-02-09
US20080179655A1 (en) 2008-07-31
JP2008182104A (ja) 2008-08-07
KR20080070561A (ko) 2008-07-30
JP4855958B2 (ja) 2012-01-18

Similar Documents

Publication Publication Date Title
KR100928372B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
KR100550779B1 (ko) 플래쉬 메모리 소자의 제조 방법
KR100906526B1 (ko) 불휘발성 반도체 기억 장치
JP4633554B2 (ja) フラッシュメモリ素子の製造方法
JP2006310393A (ja) 半導体記憶装置及びその製造方法
JP2009260070A (ja) 半導体装置及びその製造方法
JP2006196843A (ja) 半導体装置およびその製造方法
JP2004186185A (ja) 半導体装置及びその製造方法
JP2004179624A (ja) 半導体素子の製造方法
KR100670925B1 (ko) 반도체 장치 및 이의 제조 방법
KR100580587B1 (ko) 반도체 장치의 제조 방법
US20080227268A1 (en) Method of forming an isolation layer in a semiconductor memory device
KR100829612B1 (ko) 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법.
US8598001B2 (en) Method for manufacturing twin bit structure cell with hafnium oxide and nano-crystalline silicon layer
US7605067B2 (en) Method of manufacturing non-volatile memory device
KR100966680B1 (ko) 반도체 기억 장치 및 반도체 기억 장치의 제조 방법
KR100275732B1 (ko) 어닐링을 이용한 트랜치형 소자분리막 형성방법
KR20080079002A (ko) 반도체 메모리 소자의 소자 분리막 형성 방법
KR100898656B1 (ko) 플래시 메모리 소자의 제조 방법
JP2009253195A (ja) 半導体装置の製造方法、及び半導体装置
KR20080028162A (ko) 반도체 소자의 게이트 패턴 형성방법
KR20050086296A (ko) 플래쉬 메모리 소자의 제조 방법
KR20060006514A (ko) 반도체 장치의 제조 방법
US20030003772A1 (en) Method of manufacturing semiconductor device having insulating film
KR100671623B1 (ko) 플래쉬 메모리 소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee