KR20040079172A - 반도체 소자의 유전체막 형성 방법 - Google Patents

반도체 소자의 유전체막 형성 방법 Download PDF

Info

Publication number
KR20040079172A
KR20040079172A KR1020030014114A KR20030014114A KR20040079172A KR 20040079172 A KR20040079172 A KR 20040079172A KR 1020030014114 A KR1020030014114 A KR 1020030014114A KR 20030014114 A KR20030014114 A KR 20030014114A KR 20040079172 A KR20040079172 A KR 20040079172A
Authority
KR
South Korea
Prior art keywords
film
forming
oxide film
semiconductor
nitride film
Prior art date
Application number
KR1020030014114A
Other languages
English (en)
Inventor
전재규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030014114A priority Critical patent/KR20040079172A/ko
Publication of KR20040079172A publication Critical patent/KR20040079172A/ko

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/112Read-only memory structures [ROM] and multistep manufacturing processes therefor
    • H01L27/115Electrically programmable read-only memories; Multistep manufacturing processes therefor
    • H01L27/11517Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate
    • H01L27/11526Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate characterised by the peripheral circuit region
    • H01L27/11531Simultaneous manufacturing of periphery and memory cells
    • H01L27/11534Simultaneous manufacturing of periphery and memory cells including only one type of peripheral transistor
    • H01L27/11541Simultaneous manufacturing of periphery and memory cells including only one type of peripheral transistor with a floating-gate layer also being used as part of the peripheral transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H01L27/112Read-only memory structures [ROM] and multistep manufacturing processes therefor
    • H01L27/115Electrically programmable read-only memories; Multistep manufacturing processes therefor
    • H01L27/11517Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate
    • H01L27/11526Electrically programmable read-only memories; Multistep manufacturing processes therefor with floating gate characterised by the peripheral circuit region
    • H01L27/11531Simultaneous manufacturing of periphery and memory cells
    • H01L27/11534Simultaneous manufacturing of periphery and memory cells including only one type of peripheral transistor
    • H01L27/11543Simultaneous manufacturing of periphery and memory cells including only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition

Abstract

본 발명은 하부 산화막 표면에 N2플라즈마 처리를 하여 하부 산화막 표면의 O 원자를 N 원자로 치환하고 이를 씨드층으로 이용하여 질화막을 성장시킴으로써, 결정질이 우수한 질화막을 형성할 수 있도록 하기 위한 반도체 소자의 유전체막 형성 방법에 관한 것으로, ONO 구조를 이용한 반도체 소자의 유전체막 형성 방법에 있어서, 하부 산화막을 형성한 후 하부 산화막 표면에 N 원자 씨드층을 형성하는 단계와, 상기 하부 산화막 상부에 질화막을 성장시키는 단계와, 상기 질화막 상부에 상부 산화막을 형성하는 단계를 포함한다.

Description

반도체 소자의 유전체막 형성 방법{METHOD FOR FORMING DIELECTRIC LAYER OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 유전체막 형성 방법에 관한 것으로, 보다 상세하게는 비휘발성 메모리 제품에 이용되는 N 원자의 씨드을 이용하여 질화막을 성장시킴으로써 결정질 우수한 질화막으로 구성되는 ONO 막을 형성함하고, 이에따라 유전체막의 특성을 향상시킬 수 있도록 하는 반도체 소자의 유전체막 형성 방법에 관한 것이다.

일반적으로 DRAM(Dynamic Random Access Memory) 혹은 비휘발성 메모리 소자인 NVM(Non-Volatile Memory)과 같은 반도체 메모리 소자의 유전체막으로 ONO(Oxide/Nitride/Oxide) 구조의 유전체막을 사용한다. 즉 유전체막으로서 산화막/질화막/산화막이 순차적으로 적층된 구조를 사용한다.

특히, 비휘발성 메모리 소자인 EPROM 또는 FLASH EPROM 에서는 소형, 대용량, 저소비 전력을 특징으로 하기 때문에 메모리를 저전압으로 장기간에 걸쳐 안정하게 구동하기 위해서는 리텐션(Retention) 특성이 뛰어난 ONO막이 필요하다. 이러한 ONO막의 리텐션(Retention)특성은 ONO 각각의 층인 하부 산화막, 질화막, 상부 산화막의 각각의 층에 의한 영향을 받지만 그 중에서도 질화막의 영향을 가장 많이 받는다.

이와 같은 종래 기술에 의한 반도체 소자의 유전체막 형성시의 문제점을 아래에 도시된 도면을 통해 설명하면 다음과 같다.

도1a 내지 도1f는 종래 기술에 의한 반도체 소자의 유전체막 형성 방법을 나타낸 공정 단면도이다.

먼저, 도1a에 도시된 바와 같이 실리콘 기판(100) 상에 소자 분리 영역, 예컨대 STI(Shallow Trench Isolation : 미도시함)에 의해 액티브 영역을 정의한다. 그리고, 액티브 영역에 실리콘 산화막을 일정 두께로 성장시켜 터널 산화막(102)을 형성한다.

이어서, 도1b에 도시된 바와 같이 상기 터널 산화막(102)의 상부에 플로팅 게이트 도전층으로 제 1 폴리실리콘막(104)을 증착한다.

그럼 다음, 도1c에 도시된 바와 같이 폴리실리콘층 표면을 산화시키거나, 증착 방식을 이용하여 하부 산화막(106)을 형성한다. 이때, 하부 산화막(106) 표면에는 제 1 폴리실리콘막(104)의 실리콘과 하부 산화막의 옥사이드의 결합으로 A 부위와 같이 Si-O로 결합되어 있다.

그리고 나서, 도1d에 도시된 바와 같이 상기 하부 산화막(106) 상부에 질화막(108)을 증착하고, 도1e에 도시된 바와 같이 상부 산화막(110)을 증착하여 ONO 유전체막(112)을 형성한다.

그런 다음, 도1f에 도시된 바와 같이 컨트롤 게이트 도전층으로 제 2 폴리실리콘막(114)을 증착한다.

이와 같이 종래 기술에 의해 유전체막을 형성할 경우, 리텐션(Retetion) 특성에 가장 중요한 변수로 작용하는 질화막의 성질이 우수하지 못하여 누설 전류를억제하기 위해서는 ONO막의 두께가 필요 이상으로 두꺼워 져야하는 문제점이 있었다.

결국, 절연막의 두께가 두꺼워지면 메모리 소자의 기입 및 소거 전압이 필연적으로 증가하여 그 결과 터널 산화막이 고전압에 견디기 위해 상대적으로 두꺼워 져야하는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 본 발명은 하부 산화막을 형성하고, 하부 산화막 표면에 N2플라즈마 처리를 하여 하부 산화막 표면의 O 원자를 N 원자로 치환하고 이를 씨드층으로 이용하여 질화막을 형성함으로써, 결정질이 우수한 질화막을 형성할 수 있도록 하는 반도체 소자의 유전체막 형성 방법을 제공하기 위한 것이다.

도1a 내지 도1f는 종래 기술에 의한 반도체 소자의 유전체막 형성 방법을 나타낸 공정 단면도이다.

도2a 내지 도2g는 본 발명에 의한 반도체 소자의 유전체막 형성 방법을 나타낸 공정 단면도들이다.

- 도면의 주요부분에 대한 부호의 설명 -

100 : 실리콘 기판 102 : 터널 산화막

104 : 제 1 폴리실리콘막 106 : 하부 산화막

106' : 플라즈마 처리된 하부 산화막 108 : 질화막

110 : 상부 산화막 112 : ONO막

A : Si-O 결합 B : Si-N 결합

상기와 같은 목적을 실현하기 위한 본 발명은 ONO 구조를 이용한 반도체 소자의 유전체막 형성 방법에 있어서, 하부 산화막을 형성한 후 하부 산화막 표면에 N 원자 씨드층을 형성하는 단계와, 상기 하부 산화막 상부에 질화막을 성장시키는 단계와, 상기 질화막 상부에 상부 산화막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 유전체막 형성 방법에 관한 것이다.

이와 같은 본 발명의 반도체 소자의 유전체막 형성 방법에 의하면, 하부 산화막 표면에 N2플라즈마 공정을 진행하여 O 원자를 N 원자로 치환시켜 이 N 원자를 씨드층으로 이용하여 질화막을 성장시킴으로써 우수한 결정질의 질화막을 형성하여 ONO막의 특성을 향상시킬 수 있다.

상기와 같은 본 발명의 반도체 소자의 유전체막 형성 방법에 있어서, 상기 N 원자 씨드층은 N2플라즈마 공정을 실시함으로써 형성하는 것이 바람직하다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

도2a 내지 도2g는 본 발명에 의한 반도체 소자의 유전체막 형성 방법을 나타낸 공정 단면도들이다.

우선, 도2a에 도시된 바와 같이 실리콘 기판(100) 상에 소자 분리 영역, 예컨대 STI(Shallow Trench Isolation : 미도시함)에 의해 액티브 영역을 정의한다. 그리고, 액티브 영역에 실리콘 산화막을 일정 두께로 성장시켜 터널 산화막(102)을 형성한다.

이어서, 도2b에 도시된 바와 같이 상기 터널 산화막(102)의 상부에 플로팅 게이트 도전층으로 제 1 폴리실리콘막(104)을 증착하고, 도2c에 도시된 바와 같이 폴리실리콘층 표면을 산화시키거나, 증착 방식을 이용하여 하부 산화막(106)을 형성한다.

그리고 나서, 도2d에 도시된 바와 같이 상기 하부 산화막(106) 표면에 N2가스를 이용한 플라즈마 처리를 함으로써 하부 산화막(106) 표면의 Si-O 결합이 Si-N 결합으로 치환되도록 하여 후속 N 원자를 질화막 성장 공정시의 씨드(seed)로 작용하도록 한다.

상기의 씨드를 이용하여 도2e에 도시된 바와 같이 상기 플라즈마 처리된 하부 산화막(106') 상부에 N 원자의 씨드를 이용하여 질화막(108)을 성장시킨다. 이때 상기 플라즈마 공정에 의해 N 씨드층을 형성한 후 질화막을 성장시키기 때문에 우수한 막질의 결정질 질화막이 형성된다.

상기의 질화막(108)을 성장시킨 후 도2f에 도시된 바와 같이 상부 산화막(110)을 증착하여 ONO 유전체막(112)한다.

그런 다음, 도2g에 도시된 바와 같이 컨트롤 게이트 도전층으로 제 2 폴리실리콘막(114)을 증착한다.

이와 같은 본 발명에 의하면, 유전체막으로 이용되는 ONO막 형성 방법에 있어서, 하부 산화막을 형성한 후 N2가스를 이용한 플라즈마 처리에 의해 하부 산화막 표면의 Si-O 결합이 Si-N 결합으로 치환되도록 하여, 하부 산화막 표면의 N 원자를 씨드층으로 이용하여 질화막을 형성함으로써, 막질이 우수한 결정질의 질화막을 형성하여 ONO 유전체막의 특성을 향상시킬 수 있다.

상기한 바와 같이 본 발명은 ONO 유전체막 형성시 질화막을 증착하기전 씨드층을 형성하여 씨드층을 바탕으로 우수한 결정질의 질화막을 형성함으로써 ONO 유전체막의 리텐션(Retion)특성을 향상시켜, 결국 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

또한, ONO막의 질화막을 우수한 특성을 갖도록 형성함으로써 ONO막의 두께를 증가시키지 않고도, 유전체막의 특성을 향상시킴으로써 소자의 집적도를 향상시킬 수 있는 이점이 있다.

Claims (2)

  1. ONO 구조를 이용한 반도체 소자의 유전체막 형성 방법에 있어서,
    하부 산화막을 형성한 후 하부 산화막 표면에 N 원자 씨드층을 형성하는 단계와,
    상기 하부 산화막 상부에 질화막을 성장시키는 단계와,
    상기 질화막 상부에 상부 산화막을 형성하는 단계를
    포함하는 것을 특징으로 하는 반도체 소자의 유전체막 형성 방법.
  2. 제 1항에 있어서,
    상기 N 원자 씨드층은 N2플라즈마 공정을 실시함으로써 형성하는 것을 특징으로 하는 반도체 소자의 유전체막 형성 방법.
KR1020030014114A 2003-03-06 2003-03-06 반도체 소자의 유전체막 형성 방법 KR20040079172A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030014114A KR20040079172A (ko) 2003-03-06 2003-03-06 반도체 소자의 유전체막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030014114A KR20040079172A (ko) 2003-03-06 2003-03-06 반도체 소자의 유전체막 형성 방법

Publications (1)

Publication Number Publication Date
KR20040079172A true KR20040079172A (ko) 2004-09-14

Family

ID=37364219

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030014114A KR20040079172A (ko) 2003-03-06 2003-03-06 반도체 소자의 유전체막 형성 방법

Country Status (1)

Country Link
KR (1) KR20040079172A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928372B1 (ko) * 2007-01-25 2009-11-23 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 제조 방법
KR101396253B1 (ko) * 2011-09-30 2014-05-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100928372B1 (ko) * 2007-01-25 2009-11-23 가부시끼가이샤 도시바 불휘발성 반도체 기억 장치 및 그 제조 방법
KR101396253B1 (ko) * 2011-09-30 2014-05-16 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 기록 매체

Similar Documents

Publication Publication Date Title
US8735946B2 (en) Substrate having a charged zone in an insulating buried layer
US9362418B2 (en) Semiconductor structures including bodies of semiconductor material and methods of forming same
US9356095B2 (en) Vertical devices and methods of forming
US8294192B2 (en) Use of dilute steam ambient for improvement of flash devices
US6074917A (en) LPCVD oxide and RTA for top oxide of ONO film to improve reliability for flash memory devices
KR100391985B1 (ko) 축소가능한 2개의 트랜지스터로 구성된 기억소자의 제조방법
DE19610907B4 (de) Ferroelektrisches Halbleiterspeicherbauelement und Verfahren zu seiner Herstellung
US7052958B1 (en) FinFET CMOS with NVRAM capability
US5424569A (en) Array of non-volatile sonos memory cells
KR100526889B1 (ko) 핀 트랜지스터 구조
EP1338034B1 (en) Simultaneous formation of charge storage and bitline for wordline isolation
DE60036410T2 (de) Methoden zur herstellung einer feldeffekttransistor-struktur mit teilweise isolierten source/drain-übergängen
US6864151B2 (en) Method of forming shallow trench isolation using deep trench isolation
US4698787A (en) Single transistor electrically programmable memory device and method
US8680588B2 (en) Field effect transistor with buried gate pattern
US7362609B2 (en) Memory cell
KR100402670B1 (ko) 불휘발성 반도체 기억 장치 및 그 제조 방법
US20160118477A1 (en) Method of production of field-effect transistor with local source/drain insulation
US8987092B2 (en) Methods for fabricating memory cells having fin structures with semicircular top surfaces and rounded top corners and edges
US7229893B2 (en) Method and apparatus for a semiconductor device with a high-k gate dielectric
US7528043B2 (en) Scalable gate and storage dielectric
US7161203B2 (en) Gated field effect device comprising gate dielectric having different K regions
US7579646B2 (en) Flash memory with deep quantum well and high-K dielectric
US6720221B1 (en) Structure and method for dual gate oxide thicknesses
US6680230B2 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination