KR20060025262A - 반도체 장치의 제조 방법 - Google Patents
반도체 장치의 제조 방법 Download PDFInfo
- Publication number
- KR20060025262A KR20060025262A KR1020040073629A KR20040073629A KR20060025262A KR 20060025262 A KR20060025262 A KR 20060025262A KR 1020040073629 A KR1020040073629 A KR 1020040073629A KR 20040073629 A KR20040073629 A KR 20040073629A KR 20060025262 A KR20060025262 A KR 20060025262A
- Authority
- KR
- South Korea
- Prior art keywords
- polysilicon layer
- forming
- opening
- preliminary
- pattern
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 38
- 238000004519 manufacturing process Methods 0.000 title abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 72
- 229920005591 polysilicon Polymers 0.000 claims abstract description 72
- 238000000034 method Methods 0.000 claims abstract description 59
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 238000001312 dry etching Methods 0.000 claims abstract description 16
- 239000000126 substance Substances 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims description 17
- 239000012495 reaction gas Substances 0.000 claims description 3
- 239000011261 inert gas Substances 0.000 claims description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims 2
- 239000000460 chlorine Substances 0.000 claims 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 claims 1
- 229910052786 argon Inorganic materials 0.000 claims 1
- 229910052801 chlorine Inorganic materials 0.000 claims 1
- 239000001307 helium Substances 0.000 claims 1
- 229910052734 helium Inorganic materials 0.000 claims 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims 1
- 239000001257 hydrogen Substances 0.000 claims 1
- 229910052739 hydrogen Inorganic materials 0.000 claims 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 12
- 239000007789 gas Substances 0.000 description 10
- 239000011800 void material Substances 0.000 description 7
- 238000001039 wet etching Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001965 increasing effect Effects 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTZKZFJDLAIYFH-UHFFFAOYSA-N Diethyl ether Chemical compound CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010849 ion bombardment Methods 0.000 description 2
- 229920000620 organic polymer Polymers 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000417 polynaphthalene Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/31051—Planarisation of the insulating layers
- H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
- H01L21/31055—Planarisation of the insulating layers involving a dielectric removal step the removal being a chemical etching step, e.g. dry etching
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- General Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
플래시 메모리 장치의 플로팅 게이트를 제조하는 방법에 있어서, 반도체 기판 상에 액티브 영역을 정의하며 상기 반도체 기판의 표면을 노출시키는 개구를 갖는 절연 패턴을 형성한다. 제1예비 폴리실리콘층은 상기 개구를 매립하도록 상기 절연 패턴 상에 형성된다. 상기 제1예비 폴리실리콘층을 형성하는 동안 상기 절연 패턴의 기하학적인 형상에 의해 상기 제1예비 폴리실리콘층 내에 생성된 보이드는 화학적 건식 식각 공정을 통해 제거된다. 상기 화학적 건식 식각 공정을 수행함으로써 상기 개구 내에 잔류하는 제1폴리실리콘층 및 상기 절연 패턴 상에 제2예비 폴리실리콘층을 형성한다. 상기 절연 패턴의 상부면이 노출되도록 상기 제2예비 폴리실리콘층의 상부를 제거하여 제1폴리실리콘층 및 제2폴리실리콘층을 포함하는 플로팅 게이트를 형성한다.
Description
도 1 내지 도 9는 본 발명의 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100 : 반도체 기판 102 : 패드 산화막
104 : 포토레지스트 패턴 106 : 마스크 패턴
108 : 트렌치 110 : 필드 절연 패턴
112 : 개구 114 : 제1유전막
116 : 제1예비 폴리실리콘층 118 : 보이드
120 : 제1폴리실리콘층 122 : 리세스
124 : 제2예비 폴리실리콘층 126 : 플로팅 게이트
128 : 제2폴리실리콘층 130 : 제2유전막
132 : 제1도전층 134 : 제2도전층
136 : 컨트롤 게이트층
본 발명은 반도체 장치의 제조 방법에 관한 것이다. 보다 상세하게는, 자기 정렬된 폴리실리콘(self-aligned polysilicon; SAP)으로 이루어진 플로팅 게이트를 갖는 반도체 장치를 제조하는 방법에 관한 것이다.
반도체 메모리 장치는 DRAM(dynamic random access memory) 및 SRAM(static random access memory)과 데이터의 입·출력이 상대적으로 빠른 반면, 시간이 경과됨에 따라 데이터가 소실되는 휘발성(volatile) 메모리 장치와, ROM(read only memory)과 같이 데이터의 입·출력이 상대적으로 느리지만, 데이터를 영구 저장이 가능한 불휘발성(non-volatile) 메모리 장치로 구분될 수 있다. 상기 불휘발성 메모리 장치의 경우, 전기적으로 데이터의 입·출력이 가능한 EEPROM(electrically erasable and programmable ROM) 또는 플래시 메모리에 대한 수요가 늘고 있다. 상기 플래시 메모리 장치는 F-N 터널링(Fowler-Nordheim tunneling) 또는 채널 열전자 주입(channel hot electron injection)을 이용하여 전기적으로 데이터의 입·출력을 제어하는 구조를 갖는다.
상기 플래시 메모리 장치에 대한 일 예로써, 미합중국 특허 제6,465,293호에 의하면, 플래시 메모리 셀의 제조 방법은, 소자 분리막이 형성된 반도체 기판을 제공하는 단계와, 상기 소자 분리막 및 상기 반도체 기판 상에 산화막을 형성하는 단계와, 플로팅 게이트가 형성될 부분의 상기 반도체 기판이 노출되도록 상기 산화막을 패터닝하여 산화막 패턴을 형성하는 단계와, 전체 상부면에 터널 산화막 및 제1폴리실리콘층을 순차적으로 형성하는 단계와, 상기 터널 산화막이 노출될 때까지 상기 제1폴리실리콘층을 평탄화하여 플로팅 게이트가 형성되도록 하는 단계와, 노 출된 부분의 상기 터널 산화막 및 상기 산화막 패턴을 소정 두께만큼 식각한 후 전체 상부면에 유전체막을 형성하는 단계와, 상기 유전체막 상에 제2폴리실리콘층, 텅스텐 실리사이드층 및 하드 마스크를 순차적으로 형성한 후 패터닝하여 컨트롤 게이트를 형성하는 단계와, 상기 플로팅 게이트의 양측부의 노출된 반도체 기판에 불순물 이온을 주입하여 접합 영역을 형성하는 단계를 포함한다.
상기 미합중국 특허 제6,465,293호에 의하면, 상기 플로팅 게이트는 상기 반도체 기판을 부분적으로 노출시키는 상기 산화막 패턴에 의해 자기 정렬될 수 있다.
최근, 반도체 장치의 집적도가 향상됨에 따라 상기 반도체 기판을 부분적으로 노출시키기 위한 상기 산화막 패턴에 의해 한정된 개구의 종횡비(aspect ratio)가 증가된다. 상기 개구의 종횡비가 증가됨에 따라 상기 개구를 갖는 산화막 패턴의 기하학적 형상에 의해 상기 개구를 채우는 제1폴리실리콘층의 내부에 보이드가 생성될 수 있다.
상기와 같이 제1폴리실리콘층 내부에 생성된 보이드는 플로팅 게이트 형성을 위한 평탄화 공정에서 제거되지 않는다. 따라서, 상기와 같은 보이드를 제거하기 위하여 여러 가지 방법들이 시도되고 있다.
일 예로서, 상기 제1폴리실리콘층의 일부를 습식 식각을 통해 식각한 후, 상기 제1폴리실리콘층 상에 다시 폴리실리콘층을 형성하는 것이다. 하지만, 상기 습식 식각 공정을 수행하는 동안 식각 선택비가 낮아 필드 절연 패턴의 일부가 손상되어 반도체 장치의 특성이 효과적으로 나타나지 않는다. 또한, 상기 제1폴리실리 콘 내부의 보이드는 완전히 제거되지 않을 수도 있다. 상기 보이드가 생성된 부위가 후속 공정들에서 산화될 수 있으며, 플로팅 게이트 내부의 산화물은 반도체 장치의 특성을 저하시키는 문제점을 발생시킨다.
다른 예로서, 상기 폴리실리콘층의 일부를 플라즈마를 통한 건식 식각을 통해 식각한 후, 상이 폴리실리콘층 상에 더 폴리실리콘을 형성하였을 경우, 보이드와 심(seam)의 발생 현상은 현저하게 개선되었으나, 상기 폴리실리콘층 하부에 존재하는 터널 산화막의 손상을 초래하여 반도체 장치의 특성을 신뢰할 수 없다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 자기 정렬된 폴리실리콘층 내부에서 보이드가 생성되는 것을 방지할 수 있는 반도체 장치의 제조 방법을 제공하는데 있다.
상기 본 발명의 목적을 달성하기 위하여 본 발명에 따르면, 반도체 기판 상에 상기 반도체 기판의 표면을 노출시키는 개구를 갖는 패턴을 형성하고, 상기 패턴 및 상기 노출된 반도체 기판 상에 상기 개구를 충분하게 매립하는 예비 폴리실리콘층을 형성한다. 이어서, 상기 예비 폴리실리콘층을 형성하는 동안 상기 예비 폴리실리콘층 내에 생성된 보이드가 노출되도록 상기 예비 폴리실리콘층의 일부를 화학적 건식 식각을 사용하여 제거하여 제1폴리실리콘층을 수득하고, 상기 제1폴리실리콘층 상에 제2폴리실리콘층을 형성한다.
상기와 같은 본 발명에 따르면, 플래시 메모리 장치와 같은 불휘발성 반도체 장치를 제조하는데 있어서, 플로팅 게이트 내에 보이드가 생성되는 것을 방지할 수 있으며, 이에 따라 상기 반도체 장치의 동작 특성을 향상시킬 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명하면 다음과 같다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 반도체 장치를 제조하는 방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 실리콘웨이퍼와 같은 반도체 기판(100) 상에 패드 산화막(102)을 형성하고, 상기 패드 산화막(102) 상에 마스크층(미도시)을 형성한다.
상기 패드 산화막(102)은 열산화(thermal oxidation) 공정, 화학 기상 증착(chemical vapor deposition; CVD) 공정 등을 통해 형성될 수 있다. 상기 마스크층은 실리콘 질화물로 이루어질 수 있으며, SiH2Cl2 가스, SiH4 가스, NH
3 가스 등을 이용하는 저압 화학 기상 증착(Low Pressure Chemical Vapor Deposition; LPCVD) 공정 또는 플라즈마 강화 화학 기상 증착(plasma enhanced chemical vapor deposition; PECVD) 공정을 통해 형성될 수 있다.
상기 마스크층 상에 포토리소그래피(photolithography) 공정을 통해 상기 마스크층의 표면을 노출시키는 포토레지스트 패턴(104)을 형성하고, 상기 포토레지스트 패턴(104)을 식각 마스크로 하는 식각 공정을 통해 마스크 패턴(106)을 형성한다. 상기 식각 공정의 예로는 플라즈마를 이용하는 건식 식각 공정(dry etching process), 반응성 이온 식각 공정(reactive ion etching process) 등이 있다.
상기 포토레지스트 패턴(104)은 상기 마스크 패턴(106)을 형성한 후 애싱 공정(ashing process) 및 스트립 공정을 통해 제거된다.
도 2 및 도 3을 참조하면, 상기 마스크 패턴(106)을 식각 마스크로 사용하는 등방성 식각 공정을 수행하여 상기 패드 산화막(102) 및 반도체 기판(100)의 표면 부위를 식각함으로써 반도체 기판(100)을 가로지르는 방향으로 트렌치(108)를 형성한다.
상기 트렌치(108)를 형성하기 위한 식각 공정을 수행하는 동안, 고에너지의 이온 충격으로 인해 야기된 실리콘 손상을 치유하고, 누설 전류 발생을 방지하기 위해 상기 트렌치(108)의 내측면들에 대한 산화 처리를 수행할 수 있다. 상기 산화 처리에 의해 상기 트렌치(108)의 내측면들 상에는 산화막(미도시)이 형성된다.
상기 트렌치(108)가 형성된 반도체 기판(100) 상에 필드 절연막(미도시)을 형성하여 상기 트렌치(108)를 채운다. 상기 필드 절연막으로는 실리콘 산화막이 사용될 수 있으며, 상기 실리콘 산화막의 예로는 USG, O3-TEOS USG 또는 HDP 산화막 등이 있다. 바람직하게는, SiH4, O2 및 Ar 가스를 플라즈마 소스로 이용하여 형성된 HDP 산화막이 사용될 수 있다.
상기 필드 절연막의 상부를 화학적 기계적 연마(chemical mechanical polishing; CMP) 공정과 같은 평탄화 공정을 통해 제거함으로써 상기 트렌치(108) 내에 소자 분리막으로써 기능하며 반도체 기판(100)의 액티브 영역(100a)을 정의하는 필드 절연 패턴(110)을 완성한다.
도 4를 참조하면, 상기 마스크 패턴(106) 및 패드 산화막(102)을 제거하여 반도체 기판(100)의 표면을 노출시키는 개구(112)를 형성한다. 상기 개구(112)는 필드 절연 패턴(110)에 의해 한정되며, 건식 식각 공정 또는 습식 식각 공정을 통해 형성될 수 있다. 예를 들면, 인산을 포함하는 식각액을 사용하는 습식 식각 공정을 통해 상기 마스크 패턴(106) 및 패드 산화막(102)을 제거할 수 있다. 한편, 상기 마스크 패턴(106) 및 패드 산화막(102)을 제거하는 동안 필드 절연 패턴(110)의 표면 부위가 다소 식각될 수 있다.
도 5 및 도 6을 참조하면, 상기 개구(112)를 통해 노출된 반도체 기판(100)의 표면 상에 제1유전막(114, 또는 터널 산화막)을 형성한다. 상기 제1유전막(114)으로는 열산화 공정을 통해 형성된 실리콘 산화막이 사용될 수 있다. 상기 제1유전막(114)의 다른 예로는 불소 도핑된 실리콘 산화막, 탄소 도핑된 실리콘 산화막, 저유전율(low-k) 물질막 등이 사용될 수 있다.
상기 저유전율 물질막은 폴리알릴에테르계 수지, 환상 불소 수지, 실록산 공중합체, 불화 폴리알릴에테르계 수지, 폴리펜타플루오르스티렌, 폴리테트라플루오르스티렌계 수지, 불화 폴리이미드 수지, 불화 폴리나프탈렌, 폴리사이드 수지 등과 같은 유기폴리머로 이루어질 수 있다. 상기 유기 폴리머는 PECVD(plasma enhanced chemical vapor deposition), HDP-CVD(high density plasma chemical vapor deposition), APCVD(atmospheric pressure chemical vapor deposition), 스핀 코팅(spin coating) 등과 같은 공정들에 의해 형성될 수 있다.
상기 제1유전막(114) 및 상기 필드 절연 패턴(110) 상에 제1예비 폴리실리콘 층(116)을 형성하여 상기 개구(112)를 충분하게 매립한다. 상기 제1예비 폴리실리콘층(116)은 저압 화학 기상 증착(low pressure chemical vapor deposition; LPCVD) 공정을 통해 형성될 수 있으며, 통상의 도핑 방법, 예를 들면 불순물 확산, 이온 주입 또는 인-시튜 도핑을 통해 불순물 도핑된다.
상기 제1예비 폴리실리콘층(116)을 형성하는 동안 상기 개구(112) 내부를 채우는 제1예비 폴리실리콘층(116)의 일 부위에는 상기 필드 절연 패턴(110)의 기하학적인 형상에 의해 보이드(118)가 생성된다. 상기 보이드(118)는 상기 개구(112)의 종횡비가 증가함에 따라 보이드(118)의 크기 및 보이드(188)의 형성 가능성이 커질 수 있으며, 상기 보이드(118)는 후속 공정들에 의해 완성되는 플로팅 게이트의 전기적 특성을 저하시키는 원인으로 작용한다.
상기 보이드(118)를 노출시키기 위해 상기 제1예비 폴리실리콘층(116)의 상부를 제거한다. 이에 따라, 상기 필드 절연 패턴(110)의 상부면이 노출되며, 제1폴리실리콘층(120)이 상기 개구(112)의 내부에 잔류된다. 구체적으로, 제1폴리실리콘층(120)은 제1유전막(114)의 상부면 상에 잔류되며, 상기 제1폴리실리콘층(120)의 상부면과 상기 개구(112)의 내측벽들의 일부들에 의해 한정되는 리세스(122, recess)가 형성된다.
상기 제1예비 폴리실리콘층(116)의 상부는 화학적 건식 식각(chemical dry etching : CDE) 공정을 통해 제거되는 것이 바람직하다. 이는, 상기 제1예비 폴리실리콘층(116)의 상부를 플라즈마를 이용하는 건식 식각 공정을 통해 제거하는 경우, 하부의 제1유전막(114)이 손상될 수 있기 때문이다. 또한, 상기 제1예비 폴리 실리콘층(116)의 상부를 습식 식각 공정으로 통해 제거하는 경우, 상기 제1예비 폴리실리콘층(116)을 식각하는 동안, 식각 선택비가 낮아 상기 필드 절연 패턴(110)의 일부가 식각될 수 있기 때문이다.
통상의 이방성 건식 식각의 경우, 반도체 기판(100)이 적재된 척에는 플라즈마에 포함된 이온성 반응 물질은 반도체 기판(100)으로 유도하기 위한 바이어스 전압이 인가되는데 반하여, 화학적 건식 식각 공정의 경우, 상기 바이어스 전압이 인가되지 않으므로, 이온성 반응 물질에 의한 기판 손상이 배제될 수 있으며, 습식 식각 공정과 유사한 등방성 식각 공정의 효과를 얻을 수 있다. 즉, 제1예비 폴리실리콘층(116)은 플라즈마 상태의 반응 가스와 화학적인 반응에 의해서만 제거되며, 바이어스 전압 인가에 의한 이온 충격을 방지할 수 있다. 따라서, 하부의 제1유전막(114)의 플라즈마 손상을 방지함과 동시에 제1예비 폴리실리콘층(116)에 대한 부분적인 식각 공정을 효과적으로 수행할 수 있다.
한편, 상기 화학적 건식 식각 공정에 사용되는 반응 가스로는 NF3 가스, Cl2 가스 등이 사용될 수 있으며, 비활성 가스로는 He 가스, H2 가스, N2 가스, Ar 가스 등이 사용될 수 있다.
도 7 및 도 8을 참조하면, 상기 제1폴리실리콘층(120)을 수득하는 동안 생성된 리세스(122)를 충분히 채우도록 상기 제1폴리실리콘층(120) 및 상기 필드 절연 패턴(110) 상에 제2예비 폴리실리콘층(124)을 형성한다. 상기 제2예비 폴리실리콘층(124)을 형성하는 방법에 대한 상세 설명은 상기 제1예비 폴리실리콘층(116)을 형성하는 방법과 동일하므로 생략하기로 한다.
상술한 바와 같이, 필드 절연 패턴(110)에 의해 정의된 반도체 기판(100)의 액티브 영역(100a)과 자기 정렬된(self-aligned) 제1폴리실리콘층(120)과 제2예비 폴리실리콘층(124)을 형성하는 동안, 제1예비 폴리실리콘층(116) 내에 형성된 보이드(118)는 화학적 건식 식각 공정을 통해 제거될 수 있다. 따라서, 도 8에 도시된 바와 같이, 상기 개구(112)를 채우는 제1폴리실리콘층(120)과 제2예비 폴리실리콘층(124) 내에서 보이드(118)가 생성되는 것을 방지할 수 있다.
도 9를 참조하면, 제2예비 폴리실리콘층(124)의 상부를 CMP 공정과 같은 평탄화 공정을 통해 제거함으로써 상기 개구(112) 내에 플로팅 게이트(126)를 형성한다. 상기 플로팅 게이트(126)는 상기 제1폴리실리콘층(120)과 상기 제2예비 폴리실리콘층(124)으로부터 수득된 제2폴리실리콘층(128)을 포함한다. 상기 CMP 공정은 상기 필드 절연 패턴(110)의 상부면이 노출되도록 수행되는 것이 바람직하다.
이어서, 상기 필드 절연 패턴(110)의 상측 부위를 제거한다. 상기 필드 절연 패턴(110)의 상측 부위는 통상의 등방성 또는 이방성 식각 공정을 통해 제거될 수 있으며, 상기 제1유전막(114)이 노출되지 않도록 수행되는 것이 바람직하다. 이는 상기 필드 절연 패턴(110)의 상측 부위를 식각하기 위해 사용되는 에천트에 의해 상기 제1유전막(114)이 손상되는 것을 방지하기 위함이며, 상기 식각 공정은 기 설정된 식각 시간에 의해 제어될 수 있다.
상기 플로팅 게이트(126) 및 상기 필드 절연 패턴(110)의 잔여 부분 상에 제2유전막(130)을 형성한다. 상기 제2유전막(130)으로는 산화물/질화물/산화물(ONO) 로 이루어진 복합 유전막, 고유전율 물질로 이루어진 고유전율 물질막 등이 채용될 수 있다.
상기 제2유전막(130) 상에 도핑된 실리콘으로 이루어진 제1도전층(132) 및 텅스텐 실리사이드(WSix), 티타늄 실리사이드(TiSix), 코발트 실리사이드(CoSix), 탄탈륨 실리사이드(TaSix)과 같은 금속 실리사이드로 이루어진 제2도전층(134)을 포함하는 컨트롤 게이트층(136)을 형성한다.
상기 컨트롤 게이트층(136)을 패터닝하여, 상기 제2유전막(130) 상에 상기 제1방향과 실질적으로 수직하는 제2방향으로 연장하는 컨트롤 게이트(미도시)를 형성한다. 또한, 상기 제2유전막(130), 플로팅 게이트(126) 및 제1유전막(114)을 순차적으로 패터닝하여 플래시 메모리 장치의 게이트 구조물을 완성한다.
도시되지는 않았으나, 상기 게이트 구조물에 대하여 상기 제1방향으로 서로 대향하는 반도체 기판(100)의 액티브 영역(100a)의 표면 부위에 소스/드레인 영역들(미도시)을 불순물 도핑 공정을 통해 형성함으로써, 상기 플래시 메모리 장치와 같은 반도체 장치를 완성할 수 있다.
상기와 같은 본 발명에 따르면, 자기 정렬된 폴리실리콘으로 이루어진 플로팅 게이트를 형성하는 과정에서 생성될 수 있는 보이드는 상기 개구를 채우는 예비 폴리실리콘층의 일부를 화학적 건식 식각함으로써 용이하게 제거될 수 있다. 따라서, 메모리 반도체 장치의 동작 성능을 개선할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
Claims (5)
- 기판의 표면을 노출시키는 개구를 갖는 패턴을 형성하는 단계;상기 패턴 및 상기 노출된 기판 상에 상기 개구를 충분하게 매립하는 예비 폴리실리콘층을 형성하는 단계;상기 예비 폴리실리콘층을 형성하는 동안 상기 예비 폴리실리콘층 내에 생성된 보이드가 노출되도록 상기 예비 폴리실리콘층의 일부를 화학적 건식 식각 공정으로 제거하여 제1폴리실리콘층을 수득하는 단계; 및상기 제1폴리실리콘층 상에 제2폴리실리콘층을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 화학적 건식 식각 공정에 사용되는 반응 가스는 삼불화 질소(NF3)또는 염소(Cl2)를 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 화학적 건식 식각 공정에 사용되는 불활성 가스는 헬륨(He), 수소(H2), 질소(N2) 또는 아르곤(Ar)인 것을 특징으로 하는 반도체 장치의 제조 방법.
- 제1항에 있어서, 상기 개구를 갖는 패턴을 형성하는 단계는,기판 상에 상기 기판의 표면을 노출시키는 예비 개구를 갖는 마스크 패턴을 형성하는 단계;상기 마스크 패턴을 식각 마스크로 하는 식각 공정을 수행하여 상기 기판의 표면 부위에 트렌치를 형성하는 단계;상기 트렌치 및 상기 예비 개구를 채우는 절연 패턴을 형성하는 단계;상기 마스크 패턴을 제거하여 상기 절연 패턴에 의해 정의되는 상기 기판의 액티브 영역을 노출시키는 개구를 형성하는 단계를 포함하는 반도체 장치의 제조방법.
- 제1항에 있어서, 상기 제2폴리실리콘층 상에 상기 절연 패턴이 노출되도록 평탄화 공정을 수행하는 단계;상기 제2개구 내에 제1유전막 및 플로팅 게이트를 순차적으로 형성하는 단계;상기 플로팅 게이트 상에 제2유전막을 형성하는 단계; 및상기 제2유전막 상에 컨트롤 게이트를 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040073629A KR20060025262A (ko) | 2004-09-15 | 2004-09-15 | 반도체 장치의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040073629A KR20060025262A (ko) | 2004-09-15 | 2004-09-15 | 반도체 장치의 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20060025262A true KR20060025262A (ko) | 2006-03-21 |
Family
ID=37130808
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040073629A KR20060025262A (ko) | 2004-09-15 | 2004-09-15 | 반도체 장치의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20060025262A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766232B1 (ko) * | 2006-10-31 | 2007-10-10 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| KR100880341B1 (ko) * | 2007-06-27 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 소자 분리막 형성 방법 |
-
2004
- 2004-09-15 KR KR1020040073629A patent/KR20060025262A/ko not_active Application Discontinuation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100766232B1 (ko) * | 2006-10-31 | 2007-10-10 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조 방법 |
| US7507628B2 (en) | 2006-10-31 | 2009-03-24 | Hynix Semiconductor Inc. | Method of manufacturing a non-volatile memory device |
| KR100880341B1 (ko) * | 2007-06-27 | 2009-01-28 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 소자 분리막 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100625142B1 (ko) | 반도체 장치의 제조 방법 | |
| JP5068442B2 (ja) | 半導体装置の製造方法 | |
| KR100426485B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| US7256091B2 (en) | Method of manufacturing a semiconductor device with a self-aligned polysilicon electrode | |
| US7459364B2 (en) | Methods of forming self-aligned floating gates using multi-etching | |
| KR100669864B1 (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| US7902059B2 (en) | Methods of forming void-free layers in openings of semiconductor substrates | |
| KR100648194B1 (ko) | 반도체 장치의 제조 방법 | |
| US20090311856A1 (en) | Flash memory device having recessed floating gate and method for fabricating the same | |
| TWI248639B (en) | Method of manufacturing a semiconductor device | |
| JP2005530357A (ja) | 導電スペーサで拡張されたフローティングゲート | |
| US6870212B2 (en) | Trench flash memory device and method of fabricating thereof | |
| JP2002110828A (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| KR100801062B1 (ko) | 트렌치 소자 분리 방법, 이를 이용한 게이트 구조물 형성방법 및 불 휘발성 메모리 소자 형성 방법 | |
| KR20070118348A (ko) | 불휘발성 메모리 장치의 제조 방법 | |
| KR100829612B1 (ko) | 박막 형성 방법 및 전하 트랩형 비휘발성 메모리 장치의제조 방법. | |
| KR20060025262A (ko) | 반도체 장치의 제조 방법 | |
| KR20070039645A (ko) | 불 휘발성 메모리 장치의 플로팅 게이트 형성 방법 | |
| KR20060012695A (ko) | 반도체 장치의 제조 방법 | |
| KR100652383B1 (ko) | 반도체 장치의 제조 방법 | |
| KR20070093672A (ko) | 패턴 형성 방법 및 이를 이용한 불휘발성 메모리 장치의플로팅 게이트 형성 방법 | |
| KR100840791B1 (ko) | 불휘발성 메모리 장치의 게이트 전극 형성 방법 | |
| KR20070064763A (ko) | 반도체 소자의 형성 방법 | |
| KR20060112772A (ko) | 반도체 장치의 제조 방법 | |
| KR100667649B1 (ko) | 비휘발성 메모리 장치의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |