CN103021929A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN103021929A
CN103021929A CN201110282910XA CN201110282910A CN103021929A CN 103021929 A CN103021929 A CN 103021929A CN 201110282910X A CN201110282910X A CN 201110282910XA CN 201110282910 A CN201110282910 A CN 201110282910A CN 103021929 A CN103021929 A CN 103021929A
Authority
CN
China
Prior art keywords
dielectric layer
electric conducting
hole
conducting material
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201110282910XA
Other languages
English (en)
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN201110282910XA priority Critical patent/CN103021929A/zh
Priority to US13/316,192 priority patent/US8642470B2/en
Publication of CN103021929A publication Critical patent/CN103021929A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种半导体器件制造方法。该方法包括：对第一电介质层进行刻蚀以形成凹陷；在所述第一电介质层和所述凹陷的上方沉积第二电介质层，使得所述凹陷被所述第一电介质层和所述第二电介质层包围以形成气隙；以及执行刻蚀，使得与所述气隙相邻地在所述第一电介质层和所述第二电介质层中形成第一沟槽。所述第一沟槽可被填充导电材料而形成布线。由于所形成的布线的顶端可高于气隙的顶端，因而即使用于形成另一导电材料通孔的贯穿孔没有与该布线对准，该贯穿孔也不会被刻蚀为与所述气隙连通。从而，可保持气隙的良好的低介电常数特性。

Description

半导体器件制造方法
技术领域
本发明涉及半导体器件制造方法。更特别地，本发明涉及用于制造具有气隙的半导体器件的方法。
背景技术
随着集成电路技术的进步，限制半导体器件的速度的主要因素已不再是晶体管延迟，而是与导电材料(例如金属)互连相关联的电阻-电容(RC)延迟。认识到这一点之后，为了减小导电材料互连的电容从而减小RC延迟，已进行了大量工作用于研发新的材料和制造工艺。例如，作为导电材料互连层中的电介质材料，可尽量采用具有低介电常数的电介质材料。
还研发了在导电材料之间做出气隙以进一步减小介电常数以减小导电材料之间的电容的途径。可通过利用化学气相沉积(CVD)的选择性沉积特性而在导电材料布线之间形成气隙。也可在构造一个或更多个导电材料布线的特定工艺操作期间除去牺牲层而形成气隙。
图1a和图1b示出一种用于在导电材料(导电材料布线(wiring)或导电材料通孔(via))之间形成气隙的方法。如图1a所示，首先形成多个导电材料布线或导电材料通孔。如图1b所示，沉积电介质材料以利用CVD的选择性沉积特性而在相邻的导电材料布线或导电材料通孔之间形成气隙。
发明内容
根据图1a和1b所示的气隙形成方法，气隙的顶部总是高于导电材料布线或导电材料通孔的顶部。如图1c所示，在要形成与该导电材料布线或导电材料通孔互连的另一导电材料通孔的情况下，如果掩模未精确对准，则用于形成所述另一导电材料通孔的贯穿孔(throughhole)可能会偏移而与气隙连通。
因此，需要一种新的技术来解决上述现有技术中存在的技术问题。
根据本发明的一个方面，提供一种半导体器件制造方法，包括：(a)对第一电介质层进行刻蚀以形成凹陷，其中所述第一电介质层是由第一电介质材料形成的；(b)在所述第一电介质层和所述凹陷的上方沉积第二电介质材料以形成第二电介质层，使得所述凹陷被所述第一电介质层和所述第二电介质层包围以形成气隙；(c)执行刻蚀，使得与所述气隙相邻地在所述第一电介质层和所述第二电介质层中形成第一沟槽。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(d)在所述第一沟槽中填充第一导电材料。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(j)从所述第一沟槽继续进行刻蚀，以形成第一贯穿孔，相互连通的所述第一沟槽和所述第一贯穿孔贯穿所述第一电介质层和所述第二电介质层。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(l)在所述第一沟槽和所述第一贯穿孔中填充第一导电材料。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(k)在步骤(a)之前，在第一阻挡层上形成所述第一电介质层。在步骤(j)中所形成的第一贯穿孔可以贯穿所述第一阻挡层。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(e)对所述第一导电材料进行化学机械研磨，使得研磨所得到的表面高于所述气隙的顶端。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(f)在通过所述化学机械研磨所得到的表面上形成第二阻挡层。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(g)在所述第二阻挡层上形成第三电介质层；(h)对所述第三电介质层进行刻蚀，以形成第二沟槽和与所述第二沟槽连通的第二贯穿孔，所述第二沟槽和所述第二贯穿孔贯通所述第三电介质层和所述第二阻挡层，所述第二贯穿孔的下端与所述第一导电材料的顶端基本上齐平；以及(i)在所述第二沟槽和所述第二贯穿孔中填充第二导电材料。
根据一种可能的实施方式，所述第二导电材料与所述第一导电材料可以是相同的导电材料。所述导电材料例如可以是铜。
根据一种可能的实施方式，所述第一电介质材料和所述第二电介质材料可以是相同的低介电常数材料，该低介电常数材料的相对介电常数低于3.0。所述低介电常数材料例如可包含硅氧化物和碳，或者所述低介电常数材料例如可包含硅氧化物和氟。
根据本发明的另一个方面，提供一种半导体器件制造方法，包括：(a)对第一电介质层进行刻蚀以形成多个凹陷，其中所述第一电介质层是由第一电介质材料形成的；(b)在第一电介质层和所述多个凹陷的上方沉积第二电介质材料以形成第二电介质层，使得所述多个凹陷被所述第一电介质层和所述第二电介质层包围以形成多个气隙；(c)执行刻蚀，使得在所述多个气隙中的相邻的气隙之间在所述第一电介质层和所述第二电介质层中形成第一沟槽。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(d)在所述第一沟槽中填充第一导电材料。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(j)从所述第一沟槽继续进行刻蚀，以形成贯穿孔，相互连通的所述第一沟槽和所述贯穿孔贯穿所述第一电介质层和所述第二电介质层。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(l)在所述第一沟槽和所述贯穿孔中填充第一导电材料。
根据一种可能的实施方式，该半导体器件制造方法还可以包括：(k)在步骤(a)之前，在第一阻挡层上形成所述第一电介质层。在步骤(j)中所形成的贯穿孔(216)例如可以贯穿所述第一阻挡层(210)。
通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。
附图说明
构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于说明本发明的原理。
在附图中，通过举例的方式而不是通过限制的方式图示了本发明。参照附图根据下面的详细描述，可以更加清楚地理解本发明。其中：
图1a～图1c是示意性地示出根据现有技术的用于在导电材料之间形成气隙的方法的视图；
图2a～图2i是示意性地示出根据本发明的半导体器件制造方法的例子的工艺流程的截面图。
图3是示意性地示出根据本发明的半导体器件制造方法的技术效果的截面图。
图4a～图4e是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。
图5a～图5d是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。
图6a～图6e是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。
具体实施方式
现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外明确说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本发明的范围。
在以下的描述中，出于说明的目的而阐述了大量的具体细节以便提供对本发明的更透彻的理解。但是很显然，可以在缺少这些具体细节中的一个或多个的情况下实施本发明。此外，为了避免过于冗长的描述掩盖、混淆或模糊本发明的实质，不详细描述已公知的结构和设备。
同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不一定是按照实际的比例关系绘制的。
以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为专利说明书的一部分。
在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。
此外，应注意到：相似的标号和字母在附图中表示类似项，因此一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。
在本公开中，术语“互连”意味着各种用于电连接的导电材料部件。“互连”可至少包括“布线”或“通孔”。“布线”是指具有某种形状或图案的导电材料层，“通孔”是指用于在布线之间进行电连接的具有填充有导电材料的孔。
在本公开中，术语“半导体器件”意味着包含半导体材料的装置，其不仅可以包括制成的半导体器件产品，而且还可以包括半导体器件在制造或加工过程中的中间产品。
图2a～图2c是示意性地示出根据本发明的半导体器件制造方法的例子的工艺流程的截面图。
如图2a所示，根据本发明的半导体器件制造方法可包括步骤(a)，在步骤(a)中，对第一电介质层201进行刻蚀以形成凹陷203，其中所述第一电介质层201是由第一电介质材料形成的。如图2b所示，在步骤(a)之后可执行步骤(b)，在步骤(b)中，在所述第一电介质层201和所述凹陷203的上方沉积第二电介质材料以形成第二电介质层202，使得所述凹陷203被所述第一电介质层201和所述第二电介质层202包围以形成气隙205。如图2c所示，在步骤(b)之后可执行步骤(c)，在步骤(c)中，执行刻蚀，使得与所述气隙205相邻地在所述第一电介质层201和所述第二电介质层202中形成第一沟槽206。
根据一种可能的示例性实施方式，所述第一电介质材料和所述第二电介质材料可以是相同的低介电常数材料。该低介电常数材料的相对介电常数例如可低于3.0。
根据一种可能的示例性实施方式，所述低介电常数材料可例如包含硅氧化物和碳(诸如含碳的二氧化硅)。
根据一种可能的示例性实施方式，所述低介电常数材料可例如包含硅氧化物和氟(诸如含氟的二氧化硅)。
上述的硅氧化物例如可以是非晶硅或者多晶硅。所述低介电常数材料中还可以包含增孔剂。
根据一种可能的示例性实施方式，所述第一电介质层201可例如具有200埃～1000埃的厚度。
根据一种可能的示例性实施方式，在步骤(a)之前，可以在第一阻挡层上形成所述第一电介质层201。例如可通过化学气相沉积方法而在第一阻挡层上形成所述第一电介质层201。第一阻挡层例如可以是氮化硅、碳化硅、含碳的氮化硅和含氮的碳化硅中的至少一种。所述第一阻挡层可通过物理气相淀积之类的方法形成。在步骤(a)中进行刻蚀以形成凹陷203时，所述凹陷203并不穿透所述第一阻挡层。
根据一种可能的示例性实施方式，在上述的步骤(a)中，可通过利用掩模对涂有抗蚀剂的第一电介质层201进行曝光来形成与凹陷203对应的抗蚀剂图案。用于形成凹陷203的刻蚀例如可以是诸如干法刻蚀之类的各向同性刻蚀。
根据一种可能的示例性实施方式，在上述的步骤(b)中，可通过化学气相沉积(例如，等离子增强型化学气相沉积，PE-CVD)方法来沉积所述第二电介质材料以形成气隙205。
根据一种可能的示例性实施方式，在上述的步骤(c)之前，可先在第二电介质层202上形成硬掩模，然后再执行刻蚀以形成第一沟槽206。所述硬掩模可以由质密材料(诸如四乙基正硅酸盐氧化物(TEOS))形成，以便在之后的化学机械研磨中有利于对研磨速度的控制。
根据一种可能的示例性实施方式，在上述的步骤(c)中，可通过利用掩模对涂有抗蚀剂的第二电介质层202进行曝光来形成与第一沟槽206对应的抗蚀剂图案。用于形成第一沟槽206的刻蚀例如可以是诸如干法刻蚀之类的各向同性刻蚀。
根据一种可能的示例性实施方式，第一沟槽206可贯穿第二电介质层202而部分位于第一电介质层201中。作为替换方案，该第一沟槽206可贯穿第二电介质层202并且也贯穿第一电介质层201。
通过图2a～图2c示出的根据本发明的半导体器件制造方法，气隙形成在位于较低层的第一电介质层201中。因而，如果在第一沟槽206中填充导电材料，则所形成的布线的顶端可高于气隙的顶端，从而即使要与该布线互连的另一导电材料通孔没有与布线对准，用于形成该另一导电材料通孔的贯穿孔也不会与气隙连通。
根据一种可能的示例性实施方式，如图2d所示，在步骤(c)之后可执行步骤(d)，在步骤(d)中，可在所述第一沟槽206中填充第一导电材料207。所述第一导电材料207可以是例如金属的各种导电材料，包括但不限于铜或铝等。填充有第一导电材料207的第一沟槽206可形成诸如布线之类的导电材料互连。
根据一种可能的示例性实施方式，可先通过物理气相沉积方法形成第一导电材料207的种子层，然后通过化学电镀方法基于所述种子层而进一步在第一沟槽206中形成第一导电材料207。
根据一种可能的示例性实施方式，在填充第一导电材料207之前，可先对通过刻蚀形成的第一沟槽206进行清洗并且在第一沟槽206的内壁上形成屏蔽层(未示出)。该屏蔽层可用于阻挡之后要被填充的第一导电材料207向电介质层中扩散。所述屏蔽层例如可包含钽与氮化钽的混合物或者钛与氮化钛的混合物。所述屏蔽层例如可以通过物理气相淀积(PVD)之类的方法形成。
如图2e所示，在步骤(d)之后还可执行步骤(e)，在步骤(e)中，可对所填充的第一导电材料207进行化学机械研磨，使得研磨所得到的表面高于所述气隙205的顶端。
如上所述，所形成的第一导电材料207的顶端可高于气隙205的顶端。由于用于形成要与该第一导电材料207互连的另一导电材料通孔的贯穿孔最深也仅被刻蚀到导电材料207顶端的高度，因而即使该贯穿孔没有与第一导电材料207对准，该贯穿孔也不会被刻蚀为与气隙连通。从而，可保持气隙的良好的低介电常数特性。
根据一种可能的示例性实施方式，如图2f所示，在步骤(e)之后，还可执行步骤(f)，在步骤(f)中，可在通过所述化学机械研磨所得到的表面上形成第二阻挡层208。所述第二阻挡层208例如可以是氮化硅、碳化硅、含碳的氮化硅和含氮的碳化硅中的至少一种。所述第二阻挡层208可通过物理气相淀积之类的方法形成。所述第二阻挡层208可用于将第一导电材料207与其它层进行电气隔离。
可以在通过图2a～图2h形成的第一层布线上形成第二层布线。形成所述第二层布线的方法不限于具体方法。例如，可以按照与形成第一层布线相同的方法(见图4a～图4e)形成所述第二层布线。也可以按照与形成第一层布线的方法不同的方法形成所述第二层布线。
图2g～图2i示意性地示出用于在通过图2a～图2h形成的第一层布线上形成第二层布线的一种示例性方法。
如图2g所示，在步骤(g)中，可以在所述第二阻挡层208上形成第三电介质层211。如图2h所示，在步骤(h)中，可以对所述第三电介质层211进行刻蚀，以形成第二沟槽212和与所述第二沟槽212连通的第二贯穿孔213。其中，第二沟槽212和第二贯穿孔213贯通第三电介质层211和第二阻挡层208，并且，第二贯穿孔213的下端与所述第一导电材料207的顶端基本上齐平(即，第二贯穿孔213的下端到达第一导电材料207)。如图2i所示，在步骤(i)中，在第二沟槽212和第二贯穿孔213中填充第二导电材料217以形成另一布线和通孔。
图2g～图2i所示的工艺中涉及的电介质层的沉积和刻蚀等方法可以与图2a～图2f所示的工艺中涉及的方法相同或类似。
第三电介质层211的材料可以是与第一电介质层201和/或第二电介质层202的材料相同的材料，也可以是与第一电介质层201和/或第二电介质层202的材料不同的材料。所述第二导电材料217与所述第一导电材料207可以是相同的导电材料也可以是不同的导电材料。
图3示意性地示出第二沟槽212和第二贯穿孔213未与第一导电材料207对准的情况。
如图3所示，尽管第二沟槽212和第二贯穿孔213未与第一导电材料207对准，但是由于由第一电介质层201定位的气隙205的顶端低于第一导电材料207的顶端，因此第二贯穿孔213接触到第一导电材料207时仍不会到达气隙205，从而第二贯穿孔213不会与气隙205连通。因此，能够保证气隙205的低介电常数性质，也能够保证第一导电材料207与第二导电材料217之间的良好的电连接。
图4a～图4e是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。参照图2a～图2i描述的例子中的各种工艺方法、材料、配置和参数等也可同样适用于图4a～图4e中示出的例子中的类似步骤中。
如图4a所示，根据本发明的半导体器件制造方法可包括步骤(a)，在步骤(a)中，对第一电介质层201进行刻蚀以形成凹陷203，其中所述第一电介质层201是由第一电介质材料形成的。如图4b所示，在步骤(a)之后可执行步骤(b)，在步骤(b)中，在所述第一电介质层201和所述凹陷203的上方沉积第二电介质材料以形成第二电介质层202，使得所述凹陷203被所述第一电介质层201和所述第二电介质层202包围以形成气隙205。如图4c所示，在步骤(b)之后可执行步骤(c)，在步骤(c)中，执行刻蚀，使得与所述气隙205相邻地在所述第一电介质层201和所述第二电介质层202中形成第一沟槽206。如图4d所示，在步骤(c)之后可执行步骤(j)，在步骤(j)中，可从第一沟槽206继续进行刻蚀，以形成第一贯穿孔216，相互连通的所述第一沟槽206和所述第一贯穿孔216贯穿第一电介质层201和第二电介质层202。如图4e所示，在步骤(j)之后可执行步骤(l)，在步骤(l)中，可在第一沟槽206和第一贯穿孔216中填充第一导电材料207。填充有第一导电材料207的第一沟槽206可构成布线，填充有第一导电材料207的第一贯穿孔206可构成导电材料通孔。
根据一种可能的示例性实施方式，在步骤(a)之前，可以在第一阻挡层210上形成所述第一电介质层201。例如可通过化学气相沉积方法而在第一阻挡层上形成所述第一电介质层201。所述第一阻挡层210可以与前述的第二阻挡层208具有相同的材料。所述第一阻挡层210例如可以是氮化硅、碳化硅、含碳的氮化硅和含氮的碳化硅中的至少一种。所述第一阻挡层210可通过物理气相淀积之类的方法形成。在步骤(a)中进行刻蚀以形成凹陷203时，所述凹陷203并不穿透所述第一阻挡层210。
根据一种可能的示例性实施方式，在步骤(j)中所形成的第一贯穿孔216可贯穿第一阻挡层210。
根据一种可能的示例性实施方式，在上述步骤(a)、(b)、(c)、(j)和(l)之后，可以执行参照图2e～图2i所描述的工艺。
与图2a～2i中所示的方法类似地，所形成的第一导电材料207的顶端可高于气隙205的顶端。由于用于形成要与该第一导电材料207互连的另一导电材料通孔的贯穿孔最深也仅被刻蚀到导电材料207顶端的高度，因而即使该贯穿孔没有与第一导电材料207对准，该贯穿孔也不会被刻蚀为与气隙连通。从而，可保持气隙的良好的低介电常数特性。
图5a～图5d是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。参照图2a～图2i以及图4a～图4e描述的例子中的各种工艺方法、材料、配置和参数等也可同样适用于图5a～图5d中示出的例子中的类似步骤中。
如图5a所示，该方法例如可包括步骤(a)，在所述步骤(a)中，对第一电介质层201进行刻蚀以形成多个凹陷203，其中所述第一电介质层201是由第一电介质材料形成的。如图5b所示，在步骤(a)之后可执行步骤(b)，在该步骤(b)中，在第一电介质层201和所述多个凹陷203的上方沉积第二电介质材料以形成第二电介质层202，使得所述多个凹陷203被第一电介质层201和第二电介质层202包围以形成多个气隙205。如图5c所示，在步骤(b)之后可执行步骤(c)，在该步骤(c)中，执行刻蚀，使得在所述多个气隙205中的相邻的气隙205之间在第一电介质层201和第二电介质层202中形成第一沟槽206。
如图5d所示，还可执行步骤(d)，在该步骤(d)中，在第一沟槽206中填充第一导电材料207。
虽然图5a～图5d中示出了三个气隙205和两个用于填充第一导电材料207的第一沟槽206，但是气隙205和第一沟槽206的数量可以是任意的多个。
通过图5a～5d示出的半导体器件制造方法，可以同时形成多个气隙205，并且在相邻气隙205之间形成布线。与前述例子中的方法类似地，所形成的各个第一导电材料207的顶端可高于各个气隙205的顶端。从而，可保持气隙的良好的低介电常数特性。
图6a～图6e是示意性地示出根据本发明的半导体器件制造方法的另一例子的工艺流程的截面图。参照图2a～图2i、图4a～图4e以及图5a～图5d描述的例子中的各种工艺方法、材料、配置和参数等也可同样适用于图6a～图6e中示出的例子中的类似步骤中。
如图6a所示，该方法例如可包括步骤(a)，在所述步骤(a)中，对第一电介质层201进行刻蚀以形成多个凹陷203，其中所述第一电介质层201是由第一电介质材料形成的。如图6b所示，在步骤(a)之后可执行步骤(b)，在该步骤(b)中，在第一电介质层201和所述多个凹陷203的上方沉积第二电介质材料以形成第二电介质层202，使得所述多个凹陷203被第一电介质层201和第二电介质层202包围以形成多个气隙205。如图6c所示，在步骤(b)之后可执行步骤(c)，在该步骤(c)中，执行刻蚀，使得在所述多个气隙205中的相邻的气隙205之间在第一电介质层201和第二电介质层202中形成第一沟槽206。
如图6d所示，该方法还可包括步骤(j)，在该步骤(j)中，从所述第一沟槽206继续进行刻蚀，以形成贯穿孔216，相互连通的所述第一沟槽206和所述贯穿孔216贯穿第一电介质层201和第二电介质层202。如图6e所示，该方法还可包括步骤(l)，在该步骤(l)中，在第一沟槽206和贯穿孔216中填充第一导电材料207。
根据一种可能的示例性实施方式，在步骤(a)之前，可在第一阻挡层210上形成所述第一电介质层201。在步骤(j)中所形成的贯穿孔216可贯穿所述第一阻挡层210。
根据一种可能的示例性实施方式，在上述参照图5a～图5d以及图6a～图6e所描述的工艺步骤之后，可以执行参照图2e～图2i所描述的工艺，其中可与多个第一沟槽207对准地形成多个第二沟槽212和第二贯穿孔213。
虽然已经通过示例对本发明的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本发明的范围。本领域的技术人员应该理解，可在不脱离本发明的范围和精神的情况下，对以上实施例进行修改。本发明的范围由所附权利要求来限定。

Claims (20)

1.一种半导体器件制造方法，包括：
(a)对第一电介质层(201)进行刻蚀以形成凹陷(203)，其中所述第一电介质层(201)是由第一电介质材料形成的；
(b)在所述第一电介质层(201)和所述凹陷(203)的上方沉积第二电介质材料以形成第二电介质层(202)，使得所述凹陷(203)被所述第一电介质层(201)和所述第二电介质层(202)包围以形成气隙(205)；
(c)执行刻蚀，使得与所述气隙(205)相邻地在所述第一电介质层(201)和所述第二电介质层(202)中形成第一沟槽(206)。
2.根据权利要求1的方法，还包括：
(d)在所述第一沟槽(206)中填充第一导电材料(207)。
3.根据权利要求1的方法，还包括：
(j)从所述第一沟槽(206)继续进行刻蚀，以形成第一贯穿孔(216)，相互连通的所述第一沟槽(206)和所述第一贯穿孔(216)贯穿所述第一电介质层(201)和所述第二电介质层(202)。
4.根据权利要求3的方法，还包括：
(l)在所述第一沟槽(206)和所述第一贯穿孔(216)中填充第一导电材料(207)。
5.根据权利要求1的方法，还包括：
(k)在步骤(a)之前，在第一阻挡层(210)上形成所述第一电介质层(201)。
6.根据权利要求3的方法，还包括：
(k)在步骤(a)之前，在第一阻挡层(210)上形成所述第一电介质层(201)，
其中，在步骤(j)中所形成的第一贯穿孔(216)贯穿所述第一阻挡层(210)。
7.根据权利要求2或4的方法，还包括：
(e)对所述第一导电材料(207)进行化学机械研磨，使得研磨所得到的表面高于所述气隙(205)的顶端。
8.根据权利要求7的方法，还包括：
(f)在通过所述化学机械研磨所得到的表面上形成第二阻挡层(208)。
9.根据权利要求8的方法，还包括：
(g)在所述第二阻挡层(208)上形成第三电介质层(211)；
(h)对所述第三电介质层(211)进行刻蚀，以形成第二沟槽(212)和与所述第二沟槽(212)连通的第二贯穿孔(213)，所述第二沟槽(212)和所述第二贯穿孔(213)贯通所述第三电介质层(211)和所述第二阻挡层(208)，所述第二贯穿孔(213)的下端与所述第一导电材料(207)的顶端基本上齐平；以及
(i)在所述第二沟槽(212)和所述第二贯穿孔(213)中填充第二导电材料(217)。
10.根据权利要求9的方法，其中
所述第二导电材料(217)与所述第一导电材料(207)是相同的导电材料。
11.根据权利要求10的方法，其中
所述导电材料是铜。
12.根据权利要求1的方法，其中
所述第一电介质材料和所述第二电介质材料是相同的低介电常数材料，该低介电常数材料的相对介电常数低于3.0。
13.根据权利要求12的方法，其中
所述低介电常数材料包含硅氧化物和碳。
14.根据权利要求12的方法，其中
所述低介电常数材料包含硅氧化物和氟。
15.一种半导体器件制造方法，包括：
(a)对第一电介质层(201)进行刻蚀以形成多个凹陷(203)，其中所述第一电介质层(201)是由第一电介质材料形成的；
(b)在第一电介质层(201)和所述多个凹陷(203)的上方沉积第二电介质材料以形成第二电介质层(202)，使得所述多个凹陷(203)被所述第一电介质层(201)和所述第二电介质层(202)包围以形成多个气隙(205)；
(c)执行刻蚀，使得在所述多个气隙(205)中的相邻的气隙(205)之间在所述第一电介质层(201)和所述第二电介质层(202)中形成第一沟槽(206)。
16.根据权利要求15的方法，还包括：
(d)在所述第一沟槽(206)中填充第一导电材料(207)。
17.根据权利要求15的方法，还包括：
(j)从所述第一沟槽(206)继续进行刻蚀，以形成贯穿孔(216)，相互连通的所述第一沟槽(206)和所述贯穿孔(216)贯穿所述第一电介质层(201)和所述第二电介质层(202)。
18.根据权利要求17的方法，还包括：
(l)在所述第一沟槽(206)和所述贯穿孔(216)中填充第一导电材料(207)。
19.根据权利要求15的方法，还包括：
(k)在步骤(a)之前，在第一阻挡层(210)上形成所述第一电介质层(201)。
20.根据权利要求17的方法，还包括：
(k)在步骤(a)之前，在第一阻挡层(210)上形成所述第一电介质层(201)，
其中，在步骤(j)中所形成的贯穿孔(216)贯穿所述第一阻挡层(210)。
CN201110282910XA 2011-09-22 2011-09-22 半导体器件制造方法 Pending CN103021929A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201110282910XA CN103021929A (zh) 2011-09-22 2011-09-22 半导体器件制造方法
US13/316,192 US8642470B2 (en) 2011-09-22 2011-12-09 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110282910XA CN103021929A (zh) 2011-09-22 2011-09-22 半导体器件制造方法

Publications (1)

Publication Number Publication Date
CN103021929A true CN103021929A (zh) 2013-04-03

Family

ID=47911731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110282910XA Pending CN103021929A (zh) 2011-09-22 2011-09-22 半导体器件制造方法

Country Status (2)

Country Link
US (1) US8642470B2 (zh)
CN (1) CN103021929A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017199A (zh) * 2015-12-03 2017-08-04 三星电子株式会社 制造半导体器件的方法
CN107066681A (zh) * 2016-02-11 2017-08-18 三星电子株式会社 集成电路和制造集成电路的计算机实现方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8399957B2 (en) * 2011-04-08 2013-03-19 International Business Machines Corporation Dual-depth self-aligned isolation structure for a back gate electrode
KR101827893B1 (ko) 2012-02-22 2018-02-09 삼성전자주식회사 도전 라인 구조물 및 그 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094821A1 (en) * 2002-11-15 2004-05-20 Water Lur Air gap for dual damascene applications
CN101211824A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 半导体器件的金属互连的形成方法及半导体器件
US20100133699A1 (en) * 2008-11-28 2010-06-03 Thomas Werner Microstructure device including a metallization structure with air gaps formed commonly with vias
US20100270682A1 (en) * 2009-04-27 2010-10-28 International Business Machines Corporation Implementing Vertical Airgap Structures Between Chip Metal Layers

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5792706A (en) * 1996-06-05 1998-08-11 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to reduce permitivity
US6159840A (en) * 1999-11-12 2000-12-12 United Semiconductor Corp. Fabrication method for a dual damascene comprising an air-gap
US6984577B1 (en) * 2000-09-20 2006-01-10 Newport Fab, Llc Damascene interconnect structure and fabrication method having air gaps between metal lines and metal layers
US6917109B2 (en) * 2002-11-15 2005-07-12 United Micorelectronics, Corp. Air gap structure and formation method for reducing undesired capacitive coupling between interconnects in an integrated circuit device
US7138329B2 (en) * 2002-11-15 2006-11-21 United Microelectronics Corporation Air gap for tungsten/aluminum plug applications
JP2007505505A (ja) * 2004-01-10 2007-03-08 エイチブイブイアイ・セミコンダクターズ・インコーポレイテッド パワー半導体装置およびそのための方法
US7078814B2 (en) * 2004-05-25 2006-07-18 International Business Machines Corporation Method of forming a semiconductor device having air gaps and the structure so formed
US7544602B2 (en) * 2007-03-29 2009-06-09 International Business Machines Corporation Method and structure for ultra narrow crack stop for multilevel semiconductor device
US7879683B2 (en) * 2007-10-09 2011-02-01 Applied Materials, Inc. Methods and apparatus of creating airgap in dielectric layers for the reduction of RC delay
JP2009123743A (ja) * 2007-11-12 2009-06-04 Panasonic Corp 半導体装置の製造方法
US8120179B2 (en) * 2009-11-10 2012-02-21 International Business Machines Corporation Air gap interconnect structures and methods for forming the same
JP2012009490A (ja) * 2010-06-22 2012-01-12 Toshiba Corp 半導体装置およびその製造方法
JP5591668B2 (ja) * 2010-11-30 2014-09-17 株式会社東芝 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040094821A1 (en) * 2002-11-15 2004-05-20 Water Lur Air gap for dual damascene applications
CN101211824A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 半导体器件的金属互连的形成方法及半导体器件
US20100133699A1 (en) * 2008-11-28 2010-06-03 Thomas Werner Microstructure device including a metallization structure with air gaps formed commonly with vias
US20100270682A1 (en) * 2009-04-27 2010-10-28 International Business Machines Corporation Implementing Vertical Airgap Structures Between Chip Metal Layers

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107017199A (zh) * 2015-12-03 2017-08-04 三星电子株式会社 制造半导体器件的方法
CN107017199B (zh) * 2015-12-03 2021-11-02 三星电子株式会社 制造半导体器件的方法
CN107066681A (zh) * 2016-02-11 2017-08-18 三星电子株式会社 集成电路和制造集成电路的计算机实现方法
CN107066681B (zh) * 2016-02-11 2021-03-23 三星电子株式会社 集成电路和制造集成电路的计算机实现方法

Also Published As

Publication number Publication date
US8642470B2 (en) 2014-02-04
US20130078805A1 (en) 2013-03-28

Similar Documents

Publication Publication Date Title
US9613861B2 (en) Damascene wires with top via structures
US20070218677A1 (en) Method of Forming Self-Aligned Air-Gaps Using Self-Aligned Capping Layer over Interconnect Lines
TW201810591A (zh) 半導體裝置與其形成方法
US20210118688A1 (en) Reduction of Line Wiggling
CN102683274B (zh) 应用于铜互连的空气间隔工艺
US10847412B2 (en) Interconnect structure, interconnect layout structure, and manufacturing method thereof
CN105023909B (zh) 提供再分布层（rdl）和硅通孔（tsv）的结构和方法
CN106601622A (zh) 接合结构及其形成方法
CN103165414A (zh) 形成用于半导体器件的图案的方法
CN103021929A (zh) 半导体器件制造方法
CN101573787B (zh) 制造互连结构的方法
CN107078040B (zh) 阻挡层的去除方法和半导体结构的形成方法
CN102376641B (zh) 铜填充硅通孔的制作方法
US10833149B2 (en) Capacitors
US11114338B2 (en) Fully aligned via in ground rule region
US20080122104A1 (en) Damascene interconnect structure having air gaps between metal lines and method for fabricating the same
US9437550B2 (en) TSV without zero alignment marks
CN108630651A (zh) 具有浮岛的片上电容器
CN104112702A (zh) 在半导体制造中降低超低k介电层损伤的方法
CN103247601B (zh) 铜互连结构及其制造方法
US10186491B2 (en) Integrated circuit chip reinforced against front side deprocessing attacks
US9275873B2 (en) Masking process and structures formed thereby
EP4202992A1 (en) Staggered vertically spaced integrated circuit line metallization with differential vias & metal-selective deposition
CN102339793A (zh) 一种半导体器件制作方法
CN102254856B (zh) 用于互连工艺中的半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20130403