JP2007505505A - パワー半導体装置およびそのための方法 - Google Patents

パワー半導体装置およびそのための方法 Download PDF

Info

Publication number
JP2007505505A
JP2007505505A JP2006526445A JP2006526445A JP2007505505A JP 2007505505 A JP2007505505 A JP 2007505505A JP 2006526445 A JP2006526445 A JP 2006526445A JP 2006526445 A JP2006526445 A JP 2006526445A JP 2007505505 A JP2007505505 A JP 2007505505A
Authority
JP
Japan
Prior art keywords
region
die
power transistor
gate
interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006526445A
Other languages
English (en)
Inventor
デイビース，ロバート，ブルース
シーリー，ウォーレン，リロイ
パビオ，ジーン，エス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HVVi Semiconductors Inc
Original Assignee
HVVi Semiconductors Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HVVi Semiconductors Inc filed Critical HVVi Semiconductors Inc
Publication of JP2007505505A publication Critical patent/JP2007505505A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0296—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices involving a specific disposition of the protective devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/051—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body another lead being formed by a cover plate parallel to the base plate, e.g. sandwich type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66719—With a step of forming an insulating sidewall spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83193—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0106—Neodymium [Nd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01061—Promethium [Pm]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Support Of The Bearing (AREA)
  • Magnetic Bearings And Hydrostatic Bearings (AREA)

Abstract

パワー・トランジスタは、複数のトランジスタ・セルを含む。トランジスタ・セルは、それぞれ、第１主表面を覆う第１電極相互接続領域へ結合された第１電極、第１主表面を覆う制御電極相互接続領域へ結合された制御電極、および、第２主表面を覆う第２電極相互接続領域へ結合された第２電極を有する。各トランジスタ・セルは、チャネル領域においてほぼ一定のドーピング濃度を有する。誘電性プラットフォームはエピタキシャル層の終端として使用され、実質的に平坦な等電位線を維持する。パワー・トランジスタは、５００メガヘルツを越える周波数で動作し、５ワットを超える電力を放散する無線周波数への応用に特に利用価値がある。パワー・トランジスタがそのような厳しい条件下で効率的に動作することができるように、半導体ダイおよびパッケージが設計される。

Description

関連出願とのクロス・リファレンス
本出願は、ここにリファレンスとして組み込まれる２００４年１月１０日出願の米国仮出願番号６０／５３５，９５６、および２００４年１月１０日出願の米国仮出願番号６０／５３５，９５５に基づいて優先権を主張する。
本発明は、一般にシリコン半導体装置に関し、より詳しくは、無線周波数（ＲＦ）パワー・トランジスタに関する。
本発明は、一般に無線周波数（ＲＦ）パワー・トランジスタに関し、より詳しくは、５００メガヘルツを超える周波数で動作し、かつ、５ワット以上の電力を消費する無線周波数（ＲＦ）パワー・トランジスタに関する。しかしながら、５００ＭＨｚ以下の周波数で、５ワット以下のものについても、本発明のある側面は適用可能であると理解される。例えば、電源や電力管理回路類についても、同様に特別の有用性を見出すことができるであろう。したがって、本明細書の中で使用される用語「無線周波数（ＲＦ）パワー半導体装置」または「無線周波数（ＲＦ）パワー・トランジスタ」は、請求項において特に制限する記述が無い限り、本発明を限定すると解釈されるべきではない。
ワイヤレス・アプリケーションの数は、過去十年間で著しく増加した。セルラー電話市場には、ワイヤレス技術が最も浸透している。ワイヤレス装置を使用することは、もはや贅沢とは考えられず、現代の世界において必須となった。ワイヤレスは、セルラー・アプリケーションだけに限られるものではない。ローカル・エリア・ネットワーク、デジタル・テレビ、および他の携帯用／非携帯用の電子装置は、すべてワイヤレス相互接続を有する方向に向かっている。多数の異なるタイプのワイヤレス装置を増加させるという要求だけでなく、送受信可能な、より高度なデータ・コンテンツに対する要求がある。伝送されるコンテンツを増加させるためには、顧客にとって使用可能な速度でデータを送信するためのより広い帯域幅が要求される。例えば、ほとんどの携帯電話が、２Ｇ（第２世代）または２．５Ｇのワイヤレス・インフラストラクチャで現在動作していることは周知である。第２世代ワイヤレス（２Ｇ）は、音声アプリケーションのためのアナログからデジタル技術への転換として知られている。２Ｇおよび２．５Ｇのワイヤレス・インフラストラクチャは、ユーザに大量のデータまたは情報を送るための能力に限界がある。
第３世代セルラー（３Ｇ）は、より高度なコンテンツを送信するという要求を満たすために、セルラーの送信能力がアップグレードしている。より高度なコンテンツの例としては、ビデオ情報およびインターネットへのリアルタイム・アクセスが含まれる。３Ｇを利用するために許可されたスペクトルの１つの領域は、２．１ＧＨｚの周波数であり、最低でも１４４ｋｂｐｓのパケット・データ・サービスを有して展開される。さらに、２．６−２．８ＧＨｚの領域での送信を要求する、増強された３Ｇの計画がある。４Ｇは定義されていないが、高速データ伝送に必要とされる帯域幅を提供するために、より高い周波数動作が要求されるであろうことが予測される。特に、４Ｇのワイヤレス送信は、３ＧＨｚを超える周波数でなされることが期待される。
例えば、連邦政府によって１０年以内にデジタル・テレビへの転換が命じられるテレビ放送のように、セルラー以外の領域においても同様の変化が生じている。ハイビジョンテレビ（ＨＤＴＶ）の双方向同時伝送によって、ＲＦ送信機器がさらに複雑化する。また、ワイヤレスの活用が急速に拡大している他の領域は、インターネットへのアクセスのためのワイヤレス・ブロードバンドである。これらのアプリケーションのすべてに共通することは、５ワットからキロワットのレベルまでの電力出力を提供する電力増幅器（ＰＡ）内でＲＦパワー・トランジスタを使用することである。
高周波および高電力送信への動きは、ＲＦパワー・トランジスタに対して多大な要求を課す。ＲＦパワー・トランジスタは、典型的には、例えばセルラー・ベース・トランシーバ・ステーション（ＢＴＳ）における送信機の出力ステージで使用される。セルラーＢＴＳのための動作周波数は、４５０ＭＨｚと同程度に低く、また、２．７ＧＨｚと同程度に高くすることができる。セルラーＢＴＳの電力出力は、典型的には５ワットおよびそれ以上である。さらに、ワイヤレス産業は、より高い動作周波数、より優れた直線性、およびより低い歪みを要求する規格に移行している。ＷＣＤＭＡ（広帯域符号分割多重接続）およびＯＦＤＭ（直交周波数分割多重方式）のようなワイヤレス・インターフェイス技術は、データ処理能力を最大限にし、かつ擬似信号が伝送帯域外で送信されるのを防止するために、高い直線性を要求する。
ＲＦパワー・トランジスタは、典型的には、接地ソース構成内で使用される。このタイプの高電力無線周波数アプリケーションに使用されている主な装置は、周波数、動作電圧、および歪みの低減をさらに押し進めようとするとき、装置設計において厳しい制約を受ける。さらに、ＲＦパワー・トランジスタの熱の問題は、ＲＦ電力増幅器内の電気的な設計と同じくらい重要であり、より大きい電力およびより高い周波数動作のために取り組まなければならない課題である。
従って、より高い直線性を有し、かつ、より高い周波数で動作するＲＦパワー・トランジスタを提供することが望まれる。さらに、低コストで製造するために、単純なＲＦパワー・トランジスタを提供することが望まれる。さらに、そのＲＦパワー・トランジスタが、熱管理、高電圧動作、および寄生の低減を改善するものであれば、なお一層の利益があるであろう。
発明の概要
本発明の多様な側面は、単独で、あるいは相互に組み合わせて使用することができる。例えば、それが、セルラーのアプリケーションのためのＲＦパワー・トランジスタを製作するために要求される場合、ここで開示される多く改良は、ダイの製造およびパッケージ・デザインの両方において考慮されるべきである。他方、アプリケーションの要求がそれほど強くない場合は、１つまたはそれ以上の改良を単独で使用することができる。さらに、本発明の他の望ましい機能および特性は、添付の図面および前述の技術分野および背景と共に、以下の詳細な説明および添付された請求項により明らかになるであろう。
本発明は、図面と共に以下に記述されるが、図面では、同一の数字が同一の要素を表示する。
以下の詳細な説明は、本質的に単なる例示であり、本発明または本発明の適用および使用を制限することを意図するものではない。さらに、前述の技術分野、背景、概要、または詳細な説明中に表現され、また暗示された理論によって拘束されることを意図するものではない。
ダイ
図面に関し、いくつかの図を通して、同一の参照番号は対応する要素を示す。最初に、無線周波数（ＲＦ）パワー・トランジスタ集積回路（ＩＣ）装置またはダイ９０の平面図が示される。本発明に従った装置ダイおよびそのためのパッケージングは、先行技術におけるＲＦパワー・トランジスタと比較した場合、より高い降伏電圧、改善された直線性、より良好な熱管理、より低いＲｄｓｏｎ、より高い出力インピーダンス、より低い出力容量、および拡大された周波数応答が期待される。ＲＦパワー・トランジスタのある実施例では、ダイ９０は、ｐ型の＜１００＞シリコン半導体ダイまたは基板から製作される。ここに記述された本発明の多様な側面は、５００ＭＨｚ以上の周波数で動作し、かつ、５ワット以上の電力出力を有するＲＦパワー・トランジスタ装置において特に有用である。これらのレベルで動作する装置は、電気的および熱的な考察の両方について説明しなければならない。さらに、パッケージおよび装置は、電気的および熱的な性能を併せ持つ無線周波数システムになり、ある意味では、その装置は全ての動作状態を通して丈夫であり、かつ信頼性が高くなる。本明細書は、ＲＦパワー・トランジスタの特定の例を示すものであるが、当業者は、他のタイプの半導体装置内でも本発明のある機能を使用することができることを理解するであろう。
市場において現在主流であるＲＦパワー・トランジスタは、パッケージのドレインおよびゲートのリードにそれぞれワイヤ・ボンディングされた、装置のドレインおよびゲートを有する。装置は、ダイの上部表面上にドレインおよびゲート接触、およびダイの下部表面上にソース接触を有する横型構造である。ＲＦパワー装置は、典型的には、低抵抗接続を形成するために２つ以上のワイヤ・ボンディングを必要とする。マルチプル・ワイヤ・ボンディングは、ＲＦパワー・トランジスタを含むトランジスタのドレインに対する抵抗性経路差を最小限にするという方法において使用され配置される。一般に、先行技術におけるＲＦパワー・トランジスタのダイは、縦対横のアスペクト比が大きくなるように作られるので、ワイヤ・ボンディングは、ダイの長さにわたって配置される。ダイの幅が狭いことによって、ダイからパッケージのリードへのワイヤ・ボンディングの長さが短縮される。ワイヤ・ボンディングは、その帯域幅がＲＦパワー・トランジスタを制限するインダクタとなり、インピーダンス整合ネットワーク内の要素として扱われる。ワイヤ・ボンディングの長さは、生産環境において完全に制御することはできず、また、インダクタンスのばらつきは、電力増幅器の歩留りに悪影響を与える。したがって、本発明の好適な実施例は、ワイヤ・ボンディングを排除する設計を使用する。
ＲＦパワー・トランジスタのダイ９０は、第１主表面（上表面）および第２主表面（底表面）を有する。ダイ９０の第１主表面は、第１電極相互接続領域５８および制御電極相互接続領域５７を有する。一般に、第１電極相互接続領域５８および制御電極相互接続領域５７は、低抵抗および優れた熱伝導率を提供する金属または合金の層である。ＲＦパワー・トランジスタの実施例では、第１電極相互接続領域５８は、ダイ９０の中央に位置し、ダイ上のソース電極とパッケージ上の外部金属接触との間に、導電性を有する経路を提供する（それについては後述する）。一般に、ＲＦパワー・トランジスタは、相互に並列に結合された多数のほぼ同一のトランジスタ・セルを含む。ダイ９０の中央の活性領域は、ＲＦパワー・トランジスタのトランジスタ・セルが形成される領域である。ＲＦパワー・トランジスタの実施例では、第１電極相互接続領域５８は、活性領域の大半、好ましくは活性領域全体を覆う。第１電極相互接続領域５８は、すべてのトランジスタ・セルに対して、大きい接触領域、低い抵抗、およびほぼ均一の（バランスのとれた）結合を提供する。
第１電極相互接続領域５８の全領域および中央の位置は、実質的な利点を提供する。第１電極相互接続領域５８をＲＦパワー・トランジスタ・パッケージの外部接触に結合するために、ワイヤ・ボンディングは不要である。ＲＦパワー・トランジスタ・パッケージの金属の外部接触またはリードを直接に第１電極相互接続領域５８に接続することができ、ワイヤ・ボンディングのインダクタンスおよび抵抗が除去される。第１電極相互接続領域５８の表面領域に接触することによる実質的な第２の利点は、ＲＦパワー・トランジスタ・パッケージのリードを通して、ダイ９０の第１主表面から熱を除去できることである。第１電極相互接続領域５８は、ダイ９０の活性領域を覆っているので、それが低抵抗の熱経路となり、それに結合されたパッケージ・リードを通して、熱を第１主表面から効果的に抜き取ることができる。正確な幾何学的構造および熱伝導特性を提供することによって、リードは、ヒートシンクとして使用することができ、あるいはヒートシンクに結合することも可能である。
誘電性プラットフォーム領域２０は、ダイ９０の外周の内側で、かつ活性領域の外側に形成される。とりわけ、誘電性プラットフォーム領域２０は、活性トランジスタ・セルに隣接するエピタキシャル層を通って下方へ延びる誘電材料の非導電性の側壁を提供する。ＲＦパワー・トランジスタの実施例では、誘電性プラットフォーム２０は、活性領域を囲むリング状に形成される。誘電性プラットフォームの利点として、トランジスタの活性領域のプレーナ降伏を引き起こすためのエッジ終端として使用され、それによってトランジスタの動作電圧を増加させることが含まれる。さらに、誘電性プラットフォーム２０は、プラットフォーム２０の低誘電率を利用することにより、容量を最小限にするために使用される。ダイ９０の実施例では、誘電性プラットフォーム２０は、ダイ領域全体の実質的な部分を形成する。例えば、誘電性プラットフォームは、１００ワットのＲＦパワー・トランジスタのダイ領域全体の３０−４０％以上を占めることが可能であるが、典型的にはダイ領域全体の１０％以上になるであろう。誘電性プラットフォーム２０は、ダイ９０の大部分を構成することが可能であるが、それがウエハの反りや曲がりの原因となって使用できないウエハを産出する可能性があるので、誘電性プラットフォーム２０がウエハの処理中にダイ９０内に応力を引き起こさないようにすることが重要である。さらなる詳細については、本明細書において後述する。
制御電極相互接続領域５７は、第１電極相互接続領域５８から予め決められた距離をあけて配置される。典型的には、制御電極相互接続領域５７は、第１電極相互接続領域５８のように実質的な電流を導通しない。本発明の実施例では、制御電極相互接続領域５７は、第１電極相互接続領域５８を囲むリング状に形成される。制御電極相互接続領域５７は、誘電性プラットフォーム領域２０を覆う。通常、制御電極相互接続領域５７に関連する容量は、ダイ９０の下にある半導体材料の表面からそれを分離することにより大きく低減され、その結果、ＲＦパワー・トランジスタの周波数および直線性の性能が向上する。
図２は、本発明の教示に従って形成された無線周波数（ＲＦ）パワー・トランジスタ・ダイ９０の断面である。切断箇所は図１の矢印１１０で示される。ｐ型基板２００の表面は、高濃度にドープした領域または埋込層１０を形成するためにドープされる。ｐ型基板２００は、本実施例においてエッチングで除去される実質的な部分を有する状態で示される。最初に、基板２００は、従来の一定の厚さを有するウエハとして提供される。本実施例では、埋込層１０はＮ＋にドープされ、低抵抗を有する。図のように、埋込層１０は連続的であり、ダイ９０の全表面を覆う。他の実施例では、マスクを利用して、ＲＦパワー・トランジスタのトランジスタ・セルが形成される活性領域内にのみ埋込層１０を設ける。例えば、埋込層１０は、ほぼ誘電性プラットフォーム領域２０からダイ９０の端までのダイ９０の周囲を形成するためにマスクされないであろう。
エピタキシャル層２は、埋込層領域１０上に形成される。本実施例では、エピタキシャル層２はｎ型で、埋込層１０上に形成される。誘電性プラットフォーム領域２０は、エピタキシャル層２および埋込層１０内に形成される。本実施例において、誘電性プラットフォーム領域２０は、エピタキシャル層２を通過して埋込層１０内に及ぶ（しかし、埋込層１０を通過しない）。誘電性プラットフォーム領域２０の上部表面は、エピタキシャル層２の上部表面とほぼ同一平面である。誘電性プラットフォーム領域２０の表面をエピタキシャル層２の表面とほぼ同一平面にするために、化学的かつ機械的な平坦化技術を用いることができる。また、誘電性プラットフォーム領域２０の上部表面は、ウエハ処理段階のシーケンスを用いて形成することができ、それによって平坦な表面の形成が可能になる。ここで、より詳細に説明すると、トランジスタ・セルは、エピタキシャル層２内に形成され、したがって、装置の活性領域３０は、誘電性プラットフォーム領域２０のリング形状の内側境界内にあるエピタキシャル層２の部分に対応するダイ９０の領域として画定される。誘電性プラットフォームは、絶縁材の濠またはカーテンを形成し、それが、少なくともエピタキシャル層２を通って下方へ伸び、ダイ９０の活性領域３０を囲む。以下で詳細に説明されるように、活性領域３０に隣接する誘電性プラットフォーム２０の内部側壁は、熱酸化物層として形成され、それによって、エピタキシャル層２（活性領域３０に対応する）は熱酸化物上で終了し、トランジスタのエッジ終端を提供する。側壁の熱酸化物としては、汚染物質が低レベルであり、高い結合性を有するものが理想的である。
第１電極相互接続領域５８は、活性領域３０を含むエピタキシャル層２上に形成される。制御電極相互接続領域５７は、誘電性プラットフォーム領域２０上に形成される。前述のように、第１電極相互接続領域５８および制御電極相互接続領域５７は、無線周波数パッケージの金属接触または外部リードに結合されるが、それについては以下で説明する。
本実施例では、活性領域３０のダイ９０の厚さを減少するために、材料が基板２００から除去される。第２電極相互接続領域６０は、ダイ９０の第２または下部主要面上に形成される。パッケージの第２外部接触から第２電極相互接続領域６０への電気および熱の経路は、装置の性能に影響を与える可能性がある。本実施例では、トランジスタ・セルの活性部分（ここでは、ドレイン）は、エピタキシャル層２および埋込層１０を通って外部パッケージ接触と電気的に接続され、それが第２電極相互接続６０へ低抵抗の電気経路を提供し、そして外部パッケージ接触５４３（図２には図示せず。例えば、図３３を参照）に接続される。ＲＦパワー・トランジスタの効率は、ＲＦパワー・トランジスタのオン抵抗（ｒｄｓｏｎ）と関係する。オン抵抗（ｒｄｓｏｎ）は、部分的に、エピタキシャル層２から第２電極相互接続領域６０への抵抗経路に関係する。同様に、ダイ９０の動作温度および熱的に生成される非線形性は、エピタキシャル層２から第２電極相互接続領域６０への熱経路の関数である。一般に、装置の効率および熱的性能の両方は、ダイ９０の厚さを減少することにより改善することができるが、特に、ＲＦパワー・トランジスタのトランジスタ・セルが活性領域３０内に形成されるダイ９０の領域内ではそうである。熱は活性領域３０から発生し、第２電極相互接続領域６０への熱抵抗を低減するために、ダイ９０はこの領域内では薄くされることが望ましく、それによって熱エネルギーがこの経路を通って低減される。低いｒｄｓｏｎを有する装置は、無線周波数電力増幅器以外のアプリケーションにおいて価値を有するであろう。例えば、変換効率がトランジスタのｒｄｓｏｎと直接関係する電力管理装置のようなスイッチング・アプリケーションにおいて、低いｒｄｓｏｎは非常に望ましいであろう。
本実施例では、厚さを減少させるために、材料がエッチングによってダイ９０の第２主表面から除去される。一般に、活性領域３０の下にある材料が、ｐ型基板２００から除去される。特に、ダイ９０の第２主表面をパターン化するためにマスクが使用され、それによって、誘電性プラットフォームの下にある基板２００の外側周辺領域はエッチングされない。エッチング工程において、好ましくは、ダイ９０の上部主表面に対して５４．７度の角度で＜１１１＞面に沿って基板からｐ型材料を除去する。Ｎ＋埋込層１０は、エッチング工程においてエッチングを止める役割を果たし、それによって材料がさらに除去されることを防止する。図のように、基板２００の残余部分は台形状の断面を有し、それがダイ９０の周囲を囲むリングを形成し、かつ活性領域３０から実質的に除外される。このように、空洞１０２がエッチング工程によって形成され、それは活性領域３０の下に位置する。活性領域３０内のダイ９０の厚さは、ほぼエピタキシャル層２および埋込層１０の厚さであることに注意されたい。「額縁」として形成された基板２００の残余部分は、ダイ９０を強固にし、かつ支持するために機能する。換言すれば、基板２００は、薄くなった活性領域３０のためのフレームまたは支持構造を形成し、これによって、このウエハを薄くないウエハと同様に取り扱うことが可能となる。本実施例では、基板２００（高抵抗のｐ型材料で構成される）は、電圧電源にオーム的に結合されず、実質的にフローティング状態のままである。
埋込層１０は、ダイ９０の活性領域（ドレイン）から第２電極相互接続領域６０への電流ための低抵抗経路を提供する。第２電極相互接続領域６０は、埋込層１０の表面下に形成される。ＲＦパワー・トランジスタの一実施例において、第２電極相互接続領域６０は、低抵抗および優れた熱伝導率を有するように金属または合金で形成される。ダイ９０の下部主表面の形状は、他の本質的な利点を有する。ＲＦパッケージの外部金属接触またはリードを、空洞１０２内に納まるように設計することができる。その後、リードは容易にアラインされ、第２電極相互接続領域６０に結合される。例えば、リードは、はんだまたは導電性のエポキシ樹脂によって、第２電極相互接続領域６０に物理的かつ電気的に結合することができる。その後、リードは、装置をパッケージするための後続工程において、ダイ９０を取り扱うために使用することができる。リードを第２電極相互接続領域６０に直接結合することによって、インダクタンスを最小限にし、また、ダイ９０の下部主表面を通って熱を除去するための大きな表面領域を提供する。したがって、第１（上部）および第２（下部）の両方の主表面から熱を同時に除去することができるので、熱効率は先行技術のＲＦパワー・トランジスタよりも実質的に大きい。さらに、向上した熱効率が達成されるのと同時に、装置動作を低下させる寄生を減少することによって装置性能が改善される。
上記の利点のうちのいくつかを欠く場合があるかもしれないが、装置の厚さを減少させる他の実施例がある。例えば、Ｎ＋材料を含む基板を使用することが可能である。埋込層１０はＮ＋基板であることを必要としない場合がある。当業者に周知であるウエハの研削／シンニング技術を使用して、Ｎ＋基板を薄くすることが可能である。その後、第２電極相互接続領域は、薄くされたＮ＋基板上に形成されるであろう。この実施例では、ダイは均一の厚さを有するであろう。
図３から図２１は、図２のＲＦパワー・トランジスタの一部分の分解断面図であり、本発明の実施例に従って装置を形成するためのウエハ処理段階を連続的に示す。ほとんどの場合、異なる参照番号が、図１および図２中の同じ部材に使用される。図３は、ダイ９０の周囲近くのＲＦパワー・トランジスタにおける領域の拡大断面である。ダイの周囲を図示することによって、誘電性プラットフォーム２０、エッジ終端、およびトランジスタ・セルの組立てを示すことができる。しかしながら、好適な実施例のＲＦパワー・トランジスタ装置は、網目状に接続されたトランジスタ・セルのアレイを形成するために並列に結合された多数のかかるトランジスタ・セルを含むと理解されるべきである。さらに、本発明の明細書において付与される値は、例示を目的とするものである。ＲＦパワー・トランジスタの設計は、電力および周波数のような、装置特有の所要の動作特性に大きく依存するものであり、さらに、このような変化が本明細書の範囲に含まれることは周知である。
図３から図２１中に示される処理工程は、ダイの第１主表面（ここでは、しばしば上部表面と称する）に適用される。ダイの第２主表面（ここでは、しばしば下部表面と称する）は、第１主表面上におけるウエハ処理中は保護される。例えば、酸化層が第２主表面上に形成される。その後、窒化ケイ素層が酸化層上に形成される。酸化層および窒化ケイ素層の組合せにより、第１主表面上におけるウエハ処理中は第２主表面が保護される。追加の保護層を加えることも可能であり、第２主表面上の保護層は、いずれかのウエハ処理工程中に除去される。ダイの第２主表面内に空洞を形成するための後続のエッチング工程、および第２電極相互接続領域の形成することについては、図３から図２１中に示されないが、図２に関して前述した。
本発明のＲＦパワー・トランジスタ装置を形成するための出発材料は、基板２００を含む。ウエハ処理の一実施例において、基板２００は、＜１００＞の結晶方位を有するｐ型のシリコン基板である。埋込層２０５が基板２００内に形成されるが、典型的には高濃度にドープした低抵抗層である。ウエハ処理の一実施例において、埋込層２０５はドープしたＮ＋で、約１５μｍの厚さである。埋込層２０５は、０．００１Ω−ｃｍから０．０２Ω−ｃｍの範囲の固有抵抗を有し、第２電極相互接続領域へのオーム接触を改善するために提供される。埋込層２０５は、後続工程（図示せず）で基板２００をエッチングで除去することにより露出され、第２電極相互接続領域をその上に形成することを可能にする。
エピタキシャル層２１０は埋込層２０５の上に形成される。ウエハ処理の一実施例において、エピタキシャル層２１０はｎ型である。最初、エピタキシャル層２１０は約２５μｍである。続く熱処理において、この領域の抵抗は変化し、かつ厚さは約２０μｍに変更されるが、それはＲＦパワー・トランジスタの降伏電圧を決定するために選択される。特に、エピタキシャル層２１０は、２５Ｖ／μをサポートするために選択され、それによって、５００Ｖの降伏電圧を有するＲＦパワー・トランジスタを形成することが可能になる。
ＲＦパワー・トランジスタをできるだけ高電圧で動作させるための電力効率に対する要望は非常に高い。約２ＧＨｚで動作する先行技術のシリコンＲＦパワー・トランジスタは、高電圧動作に関して設計の限界がある。例えば、電力増幅器の動作電圧の標準は、セルラー・ベース・トランシーバ・ステーション（ＢＴＳ）の電力増幅器（ＰＡ）について２８ボルトである。動作電圧に対するＲＦパワー・トランジスタの降伏電圧についての一般的な経験則は、約３対１である。換言すれば、当該技術における最新のＲＦパワー・トランジスタの降伏電圧は、約７５ボルトである。２８ボルトの電力増幅器の動作電圧では、２５％の範囲という失望的な電力効率の評価をもたらす。２８ボルト以上の電圧で動作するＲＦパワー・トランジスタは、同じ電力出力を生成するために低電流で動作するであろう。低いｒｄｓｏｎと共に低い電流で動作することによって、改善された装置効率をもたらす。さらに、低い動作電流によって、装置上の熱的要求仕様は減少し、装置の信頼性が高まる。さらに、トランジスタの出力インピーダンスは、動作電圧につれて増加する。より高い出力インピーダンスによって、電力増幅器のためにより効率的な整合ネットワークを設計することが可能になる。したがって、高電圧降伏を有するＲＦパワー・トランジスタは、本質的な利点を有する。例えば、５００Ｖの降伏電圧を有する本発明のＲＦパワー・トランジスタは、１５０Ｖ以上の供給電圧で動作可能であるので、出力効率を著しく増加させる。同様に、ここでの開示に従って製造された１５０Ｖの降伏電圧を有するＲＦパワー・トランジスタは、５０Ｖで動作するので、既存の２８Ｖのトランジスタよりも実質的に利点がある。
誘電層２１５は、エピタキシャル層２１０上に形成される。ウエハ処理工程の実施例では、誘電層２１５はＳｉＯ２を含む。ＳｉＯ２層は、約５０００Åの厚さを有するエピタキシャル層２１０上に熱成長する。マスキング層２２０は、誘電層２１５上に形成される。マスキング層２２０はパターン化され、誘電層２１５の一部分が露出する。誘電層２１５の露出部分は除去され、その下に形成されたエピタキシャル層２１０が現れる。その後、マスキング層２２０が除去される。その後、図１中の５７で示されたような活性領域を囲むリング内に六角形の垂直の中空のウェルまたは空洞２２５の行列を形成するために、エッチング処理が行なわれる。特に、異方性エッチング処理が用いられ、少なくともエピタキシャル層２１０を通過し、さらに好ましくは、少なくとも埋込層２０５の一部まで、垂直にエッチングされる。本実施例では、垂直の空洞２２５は、幅が約２．０μｍであり、相互に約０．４μｍの間隔を空けて配置され、垂直に延びる構造または壁の行列を画定する。異方性エッチング処理を使用して、垂直の空洞２２５はエピタキシャル層２１０を通過し、埋込層２０５内の約３０μｍの深さまでエッチングされる。垂直の空洞２２５のエッチングにより、空洞２２５の間にシリコン行列壁２３０が生成される。最も内側の壁２３０ａは、活性領域のエピタキシャル層２１０および埋込層２０５の外側部分にわたる。シリコン行列壁２３０は、幅が約０．４μｍである。誘電層２１５は、上記のウエハ処理工程に影響され、その結果、誘電層２１５は、５０００Åから約３０００ÅのＳｉＯ２層に厚さが減少する。
図４に関し、シリコン行列壁２３０から材料を除去するオプションの処理工程が図示される。シリコン行列壁２３０、エピタキシャル層２１０、および埋込層２０５の露出部分をエッチングするために、シリコン・エッチングが行なわれる。ウエハ処理の一実施例では、シリコン・エッチングによって、約０．２μｍの幅または厚さまでシリコン行列壁２３０を薄くする。
図５に関し、露出したシリコン領域上に二酸化ケイ素を形成する熱酸化処理が行なわれる。特に、図４のシリコン行列壁２３０のシリコンは、ほぼ完全に二酸化ケイ素に変換され、垂直に延びる誘電体構造の行列の形状内に二酸化ケイ素行列壁２３５を形成する。最も内側の壁（図４中の２３０ａ）の露出したシリコン表面、空洞２２５の底部（図４中の２４０）、および最も外側の壁（図４中の２３０ｂ）は、同様に、図５で示されるように熱酸化層２３５ａ、２４１、および２３５ｂに変換される。トランジスタ・セルが形成される活性領域に隣接する熱酸化層２３５ａは、ＲＦパワー・トランジスタ内でプレーナ降伏を引き起こすためのエッジ終端である。アプリケーションによって、さらに誘電材料を堆積して誘電材料の厚さを増加し、降伏が生じる前に耐えることができる電圧を増強することが要望される場合もある。さらに考察すべきことは、誘電層を形成するのに必要な時間、および構造に加わる応力である。例えば、ポリシリコン層の付加的な蒸着が行なわれる。その後、熱酸化工程において、ポリシリコン層を酸化させて誘電性層２６０を形成し、二酸化ケイ素行列壁２３５，２３５ａ，２３５ｂ，２４１上の誘電材料の量を増加する。
図６に関し、誘電材料がダイに加えられる。ウエハ処理の一実施例では、ＴＥＯＳ（テトラエチルオルソシリケート）２４５の低圧堆積が、第１主表面に加えられる。堆積された材料のいくらかは、垂直の空洞２２５の各開口内に積み重なり、開口が閉じるまで徐々に開口のサイズを減少させて、誘電性のプラグまたは層２４６を形成する。空洞２２５の残りの下部は、本実施例では充填されない。他の実施例では、必要に応じて空洞の下部を誘電材料で充填することも可能である。誘電材料の連続的な層が、誘電層２４５、誘電行列壁２３５、および誘電層２６０を通って各空洞２２５内に形成されることに注意されたい。この誘電材料の層は、誘電性プラットフォーム２５５として表示される。ウエハ処理の一実施例では、約１１，０００ÅのＴＥＯＳが堆積され、垂直の空洞２２５の上部領域が封止される。誘電性プラットフォーム２５５の一部であるＴＥＯＳの密度を高める熱酸化処理がこれに続く。
一実施例において、酸化物ＣＭＰ（化学機械研磨）工程は、誘電材料堆積の後に第１主表面上の酸化物を平坦化するために行なわれる。ＣＭＰ工程は、ＴＥＯＳ層２４５および誘電層２６０の第１主表面部分を除去し、ダイの第１主表面上に平坦な表面２５０を形成する。垂直の空洞２２５は、誘電層２４５によって上部表面が封止されるが、垂直の空洞２２５内が固形材料で充填されず、相当量の空間を含むことに注目すべきである。その後、保護層２６５が、第１主表面上の酸化物上に加えられる。ウエハ処理の一実施例において、窒化ケイ素の層が、５００Åの厚さで平坦な表面２５０上に形成される。前述のように、ＣＭＰが利用可能でない場合には、酸化物ＣＭＰ工程を必要としない他の工程フローを開発することが可能である。表面は、後続のウエハ処理工程における段差被覆問題を防止するために、十分に平坦化すべきである。
一般に、誘電性プラットフォーム２５５は、幅１０ミクロンおよび深さ４ミクロン以上に形成される。制御電極相互接続領域５７（図１および図２）は、誘電性プラットフォーム２５５の上に形成され、低抵抗を確保するために幅１０ミクロン以上に形成される。ＲＦパワー・トランジスタの一実施例では、誘電性プラットフォーム２５５は、４ミクロン以上の深さに形成され、装置動作に要求される電圧を確保し、制御電極相互接続領域からのゲート対ドレイン容量を減少させる。さらに、誘電性プラットフォーム２５５は、上記の寸法で形成されるか、あるいはダイに顕著な応力が加わらなければそれよりも大きくすることができる。さらに、誘電性プラットフォームを形成するために、多様な異なる製造工程を用いることができることが理解されるべきである。例えば、空洞を充填して、中空でない誘電性プラットフォームを形成することも可能である。
高圧アプリケーションについては、誘電層２４５単独では、所要の電圧を確保するのに十分でないことがある。前述のように、オプションの誘電層２６０が、垂直の空洞２２５を画定する底部および側壁に加えられた。５００Ｖで降伏するＲＦパワー・トランジスタを形成するウエハ処理の一実施例では、誘電層２４５の形成に先立って、ポリシリコンが垂直の空洞２２５内に堆積され、底部および側壁上でポリシリコン層を形成する。例えば、１０００Åのポリシリコンが垂直の空洞２２５内に堆積される。その後、ポリシリコンが酸化され、垂直の空洞２２５内に２２００Åの酸化層が形成される。次に、１０００Åのポリシリコンが堆積および酸化され、垂直の空洞２２５内に第２の２２００Åの酸化層を形成する。これらの結合により、垂直の空洞２２５内に４４００Åの酸化層が形成され、それは誘電層２６０として表示される。誘電層２６０は、酸化時間を短縮するために２以上の工程で形成される。誘電材料の量を増加させるために、当業者に周知である他の技術を適用することもできる。垂直の空洞２２５への開口は、低圧ＴＥＯＳ堆積のような処理工程によって閉じることができないほど大きくすることはできない。
一般に、誘電性プラットフォームは、低誘電率を有する非導電性構造であり、それが縦型ＲＦパワー・トランジスタのためのエッジ終端を提供し、降伏電圧を改善する。誘電性プラットフォームは、トランジスタの降伏電圧を確保できなければならない。例えば、誘電層２４５と結合する誘電性プラットフォーム２５５の空洞２２５の底部２４１（あるいは、ＲＦパワー・トランジスタの活性領域に隣接する側壁２３５ａ）の上の酸化物の厚さ全体は、５００ボルトに耐えるように設計される。構造的見地から、空洞２２５の底部２４１および活性領域に隣接する側壁２３５ａ上に形成された酸化物は、基板２００内に応力が生じてウエハ内で反りを生成するほど厚く形成されるべきでない。したがって、誘電性プラットフォームは、ＲＦパワー・トランジスタの降伏電圧に耐える一方で、誘電性プラットフォームがダイ領域の実質的な部分を構成する場合にウエハに加えられる応力が最小限になるように設計される。
エッジ終端は、トランジスタの活性領域に隣接する誘電材料で形成された側壁を含み、それが構造内のプレーナ降伏の達成を助長する。トランジスタの一実施例において、活性領域は誘電性プラットフォーム２５５によって境界をつけられ、その結果、トランジスタのドレイン領域（エピタキシャル層２１０）は、誘電性プラットフォーム２５５の熱酸化側壁で終了する。理想的には、誘電性プラットフォームの側壁は、ＲＦパワー・トランジスタのドレイン領域内で電界を終了するために９０度の角度で形成され、電界の歪みを最小限にする。したがって、トランジスタのドレイン内における等電位の電界線は、エピタキシャル層２１０内でほぼ水平になるであろう。異なる電位の電界線は異なる水平面にあるが、エピタキシャル層２１０内で互いに平行になるであろう。熱酸化側壁を形成する際に注意すべきことは、電界およびトランジスタのより低い降伏電圧に歪みを加える可能性のあるトラップされた電荷を防止することである。
誘電性プラットフォーム２５５もまた支持構造であり、プラットフォーム上に相互接続、受動素子、または能動素子を形成することができる十分な構造強度が要求される。一般に、縦形支持構造は、上部表面層を支持するように形成される。縦形支持構造および上部表面層は、誘電材料を含む。一実施例において、上部表面層の下に形成される中空の区画は、縦形支持構造間に形成され、誘電性プラットフォームの誘電率を低くするエアギャップを形成する。反対に、もし必要であれば、より高い誘電率を有する固体または充填された誘電体プラットフォームを形成することも可能である。図示された実施例では、誘電性プラットフォーム２５５は、上部表面を見下ろすように観察したとき、二酸化ケイ素で形成された垂直の壁を有する多数の六角形セルのアレイである。個々の六角形セルの中心領域は、中空のボイドまたはスペースである。キャップまたは上部表面層は、個々の六角形セルを封止するために形成される。誘電性プラットフォーム２５５のセルの直径は、キャッピング処理によって決定される。セルの直径は、上部表面近くの開口付近における堆積誘電材料の堆積によって、（ＴＥＯＳのような堆積誘電材料で）セル全体が充填されることなくセルを閉鎖または封止できるように選択される。同様の空間配置制限(spacing constraints)は、キャッピング処理に要求される他のエアギャップの誘電性プラットフォームに適用できるであろう。
誘電性プラットフォーム２５５は、さらに、ＲＦパワー・トランジスタの寄生容量を減少し、それによって装置の周波数応答を拡大する。誘電性プラットフォームは、互いに導電性領域を隔離するので、低誘電率は容量を最小限にするために好適である。誘電性プラットフォームの最低の誘電率は、寄生容量を形成する導電性領域間のプラットフォームの空所の容量を最大限にすることにより達成される。特に、誘電性プラットフォーム２５５または誘電性プラットフォーム２５５を含むダイ領域内のセルの数は、ゲート対ドレインおよびドレイン対ソース容量を減少することと関係するが、その詳細については以下で述べる。
図７に関し、マスク層２７０が加えられ、第１主表面上でパターン化される。マスク層２７０は、誘電性プラットフォーム２５５上に形成される。保護層２６５の露出部分が除去され、その下に形成された酸化層２１５が現れる。ウエハ処理の一実施例では、図６の酸化層２１５は、ほぼ１００Åの厚さまで削減される。オプショナル層２７５が形成され、それは、ＲＦパワー・トランジスタのＲＤＳｏｎを低減するためにエピタキシャル層２１０より高濃度にドープされる。処理の一実施例では、層２７５は、ヒ素またはリンのイオン注入処理を用いてドープされる。酸化層２１５は除去され、新しい酸化層２８０が層２７５上に形成される。ウエハ処理の一実施例では、酸化層は、２００Åから１０００Åの範囲内、好ましくは７００Åの厚さに熱成長する。
図８に関し、保護層２８５が第１主表面上に形成される。ウエハ処理の一実施例において、保護層２８５は窒化ケイ素層（Ｓｉ３Ｎ４）である。窒化ケイ素層は、ほぼ５００Åの厚さを有するように形成される。典型的な実施例における保護層２６５，２８５は、両方とも窒化ケイ素層であり、結合した厚さが約１０００Åになるように誘電性プラットフォーム２５５上に形成される。
マスキング層（図示せず）が第１主表面を覆うように提供され、パターン化される。パターン化によって開口２９０が露出し、それは内向きで、かつ誘電性プラットフォーム２５５に隣接する。開口２９０内において、保護層２８５が除去され、その下の誘電層２８０が現れる。その後、誘電層２８０は開口２９０内で除去され、層２７５が露出する。その後、ポリシリコン層２９５が、第１主表面上に堆積される。ポリシリコン層２９５は、開口２９０内で露出した層２７５と結合する。ウエハ処理の一実施例では、ポリシリコン層２９５は、約２５０Åの厚さを有するように形成される。
その後、層３００が第１主表面上に形成される。層３００は導電材料である。ウエハ処理の一実施例では、層３００はタングステン・シリサイド層（ＷＳｉ２．８）である。タングステン・シリサイド層は、約５００Åの厚さを有するように形成される。その後、ポリシリコン層３０５が、第１主表面上に形成される。ウエハ処理の一実施例では、ポリシリコン層３０５は約２５０Åの厚さを有するように形成される。その後、注入前の二酸化ケイ素層が約１００Åの厚さに形成される。ｐ型領域３１０は、開口２９０を通ってドープする、ブランケット注入処理によって形成される。保護層２８５は、上部表面の他の領域内へのドーピングを防止する。ブランケット注入処理によって、さらにポリシリコン層２９５,３０５、およびタングステン・シリサイド層３００をドープされる。ウエハ処理の一実施例では、ドーパントはボロンであり、約５ＫｅＶでされる。タングステン・シリサイド（ＷＳｉ２．８）は、膜安定性を考慮して、層３００を形成するために使用される。タングステン・シリサイド層３００、およびドープしたポリシリコン層２９５，３０５は、接地遮蔽板としての役割を果たし、ＲＦパワー・トランジスタのゲート対ドレイン容量を著しく減少する。ゲート対ドレイン容量の減少により、装置の動作周波数が非常に拡大する。共に結合して複合的な低抵抗接地遮蔽板層を形成する複数の導電層が示されるが、要望により単一の導電層を使用することもできることが理解されるであろう。複合的な低抵抗接地遮蔽板層は、ｐ型ドープ領域３１０を通って接地されるが、それについては以下でより詳細に述べる。
図９に関し、マスキング層（図示せず）が第１主表面に上に形成されパターン化される。パターン化されたマスキング層は、誘電性プラットフォーム２５５上に開口３１５を有する。ポリシリコン層３０５、タングステン・シリサイド層３００、およびポリシリコン層２９５は開口３１５内で除去され、保護層２８５が現れる。その後、残りのマスキング層が除去され、保護層３２０が第１主表面上に形成される。ウエハ処理の一実施例において、保護層３２０は窒化ケイ素（Ｓｉ３Ｎ４）を含む。窒化ケイ素は、約５００Åの厚さで第１主表面上に形成される。
その後、誘電層３２５が第１主表面上に形成される。ウエハ処理の一実施例において、誘電層３２５はＴＥＯＳ（テトラエチルオルソシリケート）を含む。ＴＥＯＳの誘電層は、約４０００Åの厚さである。トランジスタの導電層間に分離領域を形成する２以上の非導電層（層３２０，３２５）が上記に示されるが、要望があれば、単一の非導電層を使用することもできることが理解されるであろう。
その後、ポリシリコン層３３０が第１主表面上に形成される。ウエハ処理の一実施例において、ポリシリコン層３３０はｎ型にドープしたポリシリコンである。ｎ型にドープしたポリシリコン層は、約５００Åの厚さである。その後、層３３５が第１主表面上に形成される。ウエハ処理の一実施例において、層３３５はタングステン・シリサイド（ＷＳｉ２．８）を含む導電層である。タングステン・シリサイド層は、約３０００Åの厚さに形成される。層３３５はゲート抵抗を減少させるために提供され、ドープしたポリシリコンまたはタングステンのいずれか一方で形成することが可能である。上記で提供された工程のいくつかは、エッジ終端領域３１０で施された熱工程であり、それが層２７５の下に広がるエピタキシャル層２１０へ拡散される。その後、ポリシリコン層３４０が第１主表面上に形成される。ウエハ処理の一実施例において、ポリシリコン層３４０はｎ型にドープしたポリシリコンである。ｎ型にドープしたポリシリコン層は、約５００Åの厚さに形成される。共に結合して低抵抗層を形成する複数の導電層（層３３０，３３５，３４０）が示されるが、要望があれば、単一の導電層を使用することもできることが理解されるであろう。
その後、熱酸化処理が行なわれ、ポリシリコン層３４０の上部が酸化される。ウエハ処理の一実施例において、誘電層３４５は熱酸化処理中に形成される。熱酸化処理は、ポリシリコン層３４０から厚さ約１５０Åの酸化層を形成する。その後、保護層３５０が第１主表面上に形成される。ウエハ処理の一実施例において、保護層３５０は窒化ケイ素（Ｓｉ３Ｎ４）を含む。窒化ケイ素は、約１５００Åの厚さに形成される。上記では２以上の非導電層（層３４５，３５０）が示されるが、要望があれば、単一の非導電層を使用することも可能であることが理解されるであろう。
図１０を参照して、マスキング層（図示せず）が第１主表面上に形成されパターン化される。マスキング層内のパターンは開口３５５を含み、保護層３５０が露出する。開口３５５は、ＲＦパワー・トランジスタの単一のトランジスタ・セルが形成されるダイの領域に対応する。本図中には示されないが、ＲＦパワー・トランジスタは、ダイの活性領域内に形成された複数のトランジスタ・セルを含むであろうことに注目すべきである。それに続く層、すなわち、保護層３５０、誘電層３４５、ポリシリコン層３４０、タングステン・シリサイド層３３５、ポリシリコン層３３０、誘電層３２５、保護層３２０、ポリシリコン層３０５、タングステン・シリサイド層３００、およびポリシリコン層２９５が開口３５５内で除去され、そして保護層２６５上で止まる。その後、マスキング層が除去される。
その後、保護層が第１主表面上に形成される。ウエハ処理の一実施例において、保護層は窒化ケイ素を含む。窒化ケイ素層は約５００Åに形成され、それが保護層３５０，２６５（典型的な実施例では双方とも窒化ケイ素）を覆う。特に、保護層は絶縁保護を行い(conformal)、開口３５５の側壁上に形成される。側壁上の保護層は、保護層３６５として示される。
ウエハ処理の一実施例において、保護層３５０，２６５の上部のいくらかを除去するために異方性エッチングが使用される。特に、材料が保護層３５０の上部から除去され、開口３５５の側壁上に保護層３６５が残る。保護層３５０は保護層２６５より実質的に厚いので、開口３５５内で保護層２６５が除去される一方で、保護層３５０の一部分がエッチング処理の後も残る。開口３５５内の保護層２６５を除去することによって、下方の誘電層が露出する。その後この誘電層が除去され、層２７５が現れる。ゲート酸化層３６０は、２５Åから１５０Åの厚さに熱成長する。より高いゲート対ソース降伏電圧が要求される場合には、より厚いゲート酸化を用いることが可能である。特に、ゲート酸化層３６０は約１００Åの厚さに形成される。その後、ポリシリコン層３７０が第１主表面上に形成される。ウエハ処理の一実施例において、ポリシリコン層はドープしていないポリシリコンである。ドープしていないポリシリコン層は、約１０００Åの厚さに形成される。
図１１に関し、ポリシリコン層３７０の一部分を酸化させる熱酸化処理が行なわれる。酸化処理によって、誘電層３７５が形成される。ウエハ処理の一実施例において、誘電層３７５は約１５０Åの厚さに形成される。その後、注入工程が行なわれる。ウエハ処理の一実施例において、ボロンが３つの異なるエネルギーで直角に注入される。特に、ｐ型ドーパントのいくらかは、注入中に使用される異なるエネルギーに対応する異なる深さで開口３５５を通って層２７５に提供される。２以上の注入および注入エネルギーを使用することによって、ドーピング分布を制御することができる。例えば、注入は、装置のスレショルド電圧、または装置のパンチ・スルーがいつ生じるかを制御する。このように、ｐ型ドープ領域３８０が形成される。ドープ領域３８０は、層２７５とほぼ同じ深さを有するように形成され、ｐ型ドープ領域３１０と結合する。その後、保護層３８５が第１主表面上に形成される。ウエハ処理の一実施例において、保護層３８５は窒化ケイ素（Ｓｉ３Ｎ４）を含む。窒化ケイ素層は、約２５０Åの厚さに形成される。
図１２に関し、誘電層が第１主表面上に形成される。ウエハ加工の一実施例において、誘電層はＴＥＯＳを含む。ＴＥＯＳ層は約３５００Åの厚さに形成される。その後、誘電層は異方性エッチングが施され、保護層３８５の一部分が現れる。異方性エッチングによって、開口３５５内の側壁上に誘電領域３９０が残る。誘電領域３９０は、側壁上の保護層３８５および開口３５５の床部分のためにマスクとしての役割を果たす。その後、保護層３８５の露出部分が除去され、下方の誘電層３７５が現れる。その後、保護層３８５および誘電領域３９０を含む側壁スペーサが形成される。
図１３に関し、誘電層３７５の露出部分が除去され、ポリシリコン層３７０が現れる。誘電領域３９０もまた、このウエハ処理工程中に除去される。保護層３８５の下の誘電層３７５は残存する。その後、ポリシリコン層３７０の露出部分が除去され、保護層３５０が現れる。開口３９５は、ポリシリコン層３７０を除去することにより形成され、下のゲート酸化層３６０が現れる。その後、開口３９５内のゲート酸化層３６０が除去され、ドープ領域３８０が現れる。側壁スペーサは、ポリシリコン層３７０、誘電層３７５、および保護層３８５を含んだまま残存する。
図１４に関し、保護層３５０，３８５が除去される。保護層３５０を除去することによって、下の誘電層３４５が現れる。また、保護層３８５を除去することによって、下の誘電層３７５が現れる。その後、誘電層３７５が除去され、下のポリシリコン層３７０が現れる。誘電層４００は、ドープ領域３８０上の開口３９５内に形成される。ウエハ処理の一実施例において、誘電層４００は薄い注入前の熱酸化物である。その後、注入工程が行なわれ、ドープ領域４０５が形成される。ウエハ処理の一実施例において、ドーパントはヒ素（ｎ型）である。特に、注入はポリシリコン層３７０をドープし、また、開口３９５を通ってドープ領域３８０に注入され、トランジスタ・セルのソースに関係するドープ領域４０５を形成する。適切なカバレージを保証するための装置の一実施例では、イオン注入は、直角内の約４５°の角度で行われ、ウエハ処理工程中にポリシリコン層３７０がｎ型に変換される。
図１５に関し、誘電層４００が第１主表面から除去される。その後、ポリシリコン層４１０が第１主表面上に形成される。ウエハ処理の一実施例において、ポリシリコンはドープしていないポリシリコンである。ドープしていないポリシリコンは、約１５００Åの厚さに形成される。その後、熱酸化工程が行なわれ、ポリシリコン層４１０の部分を酸化させることにより誘電層４１５を形成する。ウエハ処理の一実施例では、熱酸化工程によって誘電層４１５を約５０Åの厚さに形成する。
その後、保護層が第１主表面上に形成される。ウエハ処理の一実施例において、保護層は窒化ケイ素（Ｓｉ３Ｎ４）を含む。窒化ケイ素層は、約１５００Åの厚さに形成される。異方性エッチングが保護層上で行なわれ、側壁スペーサ４２０が残る。その後、熱酸化工程が行なわれ、ポリシリコン層４１０の露出部分を酸化させる。誘電層４２５が、熱酸化処理によって形成される。ウエハ処理の一実施例において、誘電層４２５が約３００〜４００Åの厚さに形成される。熱処理によって、ポリシリコン層４１０は、ドープしていないポリシリコンからｎ型のポリシリコンに変換される。図示されていないが、熱処理によって、さらに、側壁スペーサ４２０上に薄い層（約２０Åの酸化膜）が形成される。
図１６に関し、図１５で示す側壁スペーサ４２０が除去され、図１５で示す下の誘電層４１５が現れる。その後、誘電層４１５の露出部分が除去される。誘電層４１５は誘電層４２５よりも薄いので、誘電層４１５が除去されても誘電層４２５のいくらかはそのまま残る。その後、異方性エッチングが、ポリシリコン層４１０の露出部分上で行なわれる。ポリシリコン層４１０の露出部分を異方性エッチングすることにより、開口４３０が形成され、下のゲート酸化層３６０が現れる。
注入前の薄い酸化層が開口４３０内に形成される。注入工程が行われ、ドーパントが開口４３０を通ってドープ領域３８０に提供される。注入によって、ドープ領域４３５が形成される。ウエハ処理の一実施例において、ｎ型ドーパントとして、例えばヒ素またはリンが使用される。ｎ型ドーパントのイオン注入は、良好なカバレージを確保するために、１Ｅ１４−１Ｅ１６の範囲内の濃度を有するように直角内の７°の角度で行なわれる。トランジスタの一実施例において、５Ｅ１４のドーピング濃度がｎ型にドープ領域４３５内で使用される。ドープ領域４３５は、ソース領域のエッジを画定し、それはトランジスタ・セルのチャネル領域に隣接する。上記で行なわれた熱処理によって、ドープ領域４０５は、ドープ領域３８０内へさらに垂直および水平の両方向に拡散される。
図１７を参照して、保護層４４０が第１主表面上に形成される。ウエハ処理の一実施例では、保護層４４０は窒化ケイ素層（Ｓｉ３Ｎ４）を含む。窒化ケイ素層は、約２５０Åの厚さに形成される。その後、ポリシリコン層が第１主表面上に形成される。ウエハ処理の一実施例において、ポリシリコン層はドープしていないポリシリコン層を含む。ドープしていないポリシリコン層は、約４０００Åの厚さに形成される。異方性エッチングがポリシリコン上で行なわれ、保護層４４０の部分が現れる。異方性エッチングによって、側壁領域４４５として示されるポリシリコン層の部分が残る。
誘電層（図示せず）が第１主表面上に形成される。ウエハ処理の一実施例では、誘電層はＴＥＯＳを含む。ＴＥＯＳ層は約１５０Åの厚さに形成される。その後、注入工程が行なわれる。ウエハ処理の一実施例において、１Ｅ１４と１Ｅ１５との間の濃度、より詳しくは２Ｅ１４の濃度を有するボロンが注入される。注入は開口４５０を通って自己整合し、保護層４４０およびポリシリコン層４１０を通ってドープ領域３８０内に入り込む。ドープ領域４５５が注入によって形成され、ドープ領域３８０内に拡張する。この注入によって、すでに注入されているドープ領域４０５よりも軽くドープされた強化ｐ型層が形成される。ドープ領域４５５は、ＲＦパワー・トランジスタ構造の一部である、寄生バイポーラ・トランジスタの垂直利得を減少させる。
図１８に関し、図１７で形成された誘電層が除去される。その後、側壁領域４４５が除去され、保護層４４０が現れる。その後、保護層が第１主表面上に形成される。ウエハ処理の一実施例において、保護層は窒化ケイ素（Ｓｉ３Ｎ４）である。その後、窒化ケイ素層が約７５０Åの厚さに形成される。窒化ケイ素層および保護層４４０の組合せは、保護層４６０によって示される。その後、誘電層４６５が第１主表面上に形成される。ウエハ処理の一実施例において、誘電層４６５はＴＥＯＳを含む。ＴＥＯＳ層は約６０００Åの厚さに形成される。ＴＥＯＳは、約７００℃の温度で熱処理中に高密度化される。高密度化工程に続いて、急速な熱アニール処理が行われる。これらの処理によって、図１６，１７の領域４０５，４３５が結合され、領域４３７を形成する。領域４３７は、トランジスタ・セルのソースに対応する。熱アニールによって、エッジ終端領域３１０、ドープ領域３８０、ドープ領域４３７、ドープ領域４５５、およびオプショナルのドープ領域２７５が活性化され、接合分布が設定される。領域３１０および領域３８０は共にｐ型で、かつ互いに電気的に結合される。ウエハ処理工程のシーケンスは、熱的な観点から実質的な利点を提供することに注目すべきである。例えば、誘電性プラットフォーム２５５は、活性領域内のトランジスタ・セルの前に形成され、したがって、ダイの大きな領域を酸化さるために必要な高温工程は、注入がなされる前に行なわれる。同様に、トランジスタの活性領域内におけるドーピングの大多数は、処理フローの終了近くで活性化され、他のトランジスタ設計を悩ませる追加の熱工程による移動を実質的になくして、注入工程を配置することができる。これによって、処理の変更をほとんど要することなく、かつ、高い装置性能を有する、一貫製造が可能な装置が生成される。
図１９に関し、マスキング層が第１主表面上に形成されパターン化される。開口４７０は、パターン化されたマスキング層によって露出し、ＲＦパワー・トランジスタの各トランジスタ・セルの制御電極に結合される制御電極相互接続領域に対応する。図では、開口４７０の一部分のみが示される。開口４７０は、図１の制御電極相互接続領域５７に対応する。開口４７０内で、以下の層が除去される。すなわち、誘電層４６５、保護層４６０、誘電層４２５、ポリシリコン層４１０、誘電層３４５、ポリシリコン層３４０、タングステン・シリサイド層３３５、ポリシリコン層３３０、および誘電層３２５の一部分である。ウエハ処理の一実施例では、開口４７０は、誘電層３２５の典型的な実施例に対応するようにＴＥＯＳ層内へ１０００Åエッチングされる。その後、残りのマスキング層が除去される。
その後、マスキング層が第１主表面上に形成されパターン化される。開口４７５は、マスキング層によって露出し、ＲＦパワー・トランジスタの各トランジスタ・セルの第１電極に結合される第１電極相互接続領域に対応する。第１電極相互接続領域は、図１の第１電極相互接続領域５８に対応する。本実施例では、本発明のＲＦパワー集積回路装置を形成するために並列に結合された網目状に接続されたＭＯＳトランジスタ・セルのアレイがある。以下で述べるように、トランジスタ・セルのすべてのゲートは、導電性の配線経路を経由して相互接続領域５７に接続され、また、パッケージの外部金属接触と結合される。開口４７５内で、次の層、すなわち誘電層４６５、保護層４６０、およびポリシリコン層４１０が除去される。エッチング工程が行われ、ドープ領域４３７を通ってエッチングする。材料が除去され、開口４７５はドープ領域４５５内に及ぶ。
図２０に関し、残りのマスキング層が除去される。薄い拡散バリア材料４８０が第１主表面上に形成される。ウエハ処理の一実施例において、バリア材料４８０は、チタンおよびチタン窒化物（Ｔｉ−ＴｉＮ）のような材料を含む。その後、導電層が第１主表面上に形成される。ウエハ処理の一実施例において、例えば金のような、低い電気的および熱的抵抗を有する材料が使用される。ウエハ処理の一実施例において、金の層は約１μｍから３μｍの厚さを有するように形成される。金の代わりに、当業者に周知である他の金属または合金を使用することも可能である。
マスキング層は、第１主表面上に形成されパターン化される。開口４８５は、導電層およびバリア材料４８０を通って形成され、制御電極相互接続領域４９０（図１，図２中の項目５７に対応する）を第１電極相互接続領域４９５（図１，図２中の項目５８に対応する）から隔離する。ウエハ処理の一実施例において、開口４８５の幅は、１０μｍから５０μｍの間である。
図２１は、本発明に従ったＲＦパワー・トランジスタの部分断面図である。図２と同様に、ＲＦパワー・トランジスタは、装置の熱抵抗を減少させるためにエッチングまたはシンニングされる。ＲＦパワー・トランジスタの一実施例では、基板２００の露出した表面はマスクされ、トランジスタの活性領域に対応する基板２００が露出する。エッチング処理が基板２００の露出したｐ型材料上で行なわれ、空洞領域５００を形成するｎ型埋込層２０５上で停止する。したがって、ＲＦパワー・トランジスタによって電流が導通する領域内のダイの厚さは、ほぼエピタキシャル層２１０および埋込層２０５の厚さであり、熱抵抗およびトランジスタのオン抵抗を非常に低くする。
ＲＦパワー・トランジスタの一実施例において、基板２００はダイの周囲で支持構造またはフレームを形成する。金属層は、エッチング処理後に露出した埋込層２０５上に形成される。金属層は、第２電極相互接続領域５１０を形成し、埋込層２０５と電気的に結合される。したがって、第１電極相互接続領域４９５および制御電極相互接続領域４９０は、図１中で示されているのと同様に、ダイの上面からパッケージの外部接触に結合することができ、一方、第２電極相互接続領域５１０は、ダイの底面からパッケージの外部接触に結合することができる。第１、制御、および第２電極からパッケージへの接触がどのように形成されるのかは、以下で詳細に述べる。
上述したように、図２１において、ＲＦパワー・トランジスタの一部分が、装置の特色を示すためにダイの周囲付近について図示される。一つのトランジスタ・セルのみが図示されるが、ＲＦパワー・トランジスタは、装置の活性領域内で並列に結合された複数トランジスタ・セルを含む。誘電性プラットフォームに隣接するトランジスタ・セルは、ｐ型領域３１０付近の活性領域の内部にあるトランジスタ・セル（図示せず）と異なってもよい。一般に、トランジスタ・セルは、ソース領域の周囲に隣接するチャネルを有する。したがって、チャネルを通る電流伝導は、ソース領域からドレイン領域（エピタキシャル層２１０）内へ全方向に向けて生じる。図２１に示されるトランジスタ・セルは、ドレイン領域への導電経路が存在しない（エピタキシャル層２１０）ので、ｐ型領域３１０が存在する側で導電が妨げられる。トランジスタ・セルは、チャネルがｎ型層２７５と結合するところで他の全ての方向へ導電する。
ＲＦパワー・トランジスタの各トランジスタ・セルは、ゲート領域、ソース領域、およびドレイン領域を有するＭＯＳＦＥＴ構造である。エピタキシャル層２１０が各トランジスタ・セルの各ドレインに共通しているので、ＲＦパワー・トランジスタは共通のドレインを有する。したがって、トランジスタ・セルのドレインは、相互に分断することができない。共通のドレイン（エピタキシャル層２１０）は、埋込層２０５および第２ドレイン電極相互接続５１０（６０）に結合される。各トランジスタ・セルのゲートは、低抵抗の相互接続スタックによって共に結合される。例えば、層３３０，３３５，４１０は、各トランジスタ・セルのゲートに結合される低抵抗の相互接続層を含み、それによってそれらが共通に結合される。層３３０，３３５，４１０は制御電極相互接続４９０（５７）に結合される。同様に、各トランジスタ・セルのソースは、第１電極相互接続領域４９５（５８）によって共通に結合される。第１電極相互接続領域４９５、制御電極相互接続領域４９０、および第２電極相互接続領域５１０は、それぞれ、パッケージのソース・リード、ゲート・リード、およびドレイン・リードに結合される。
ＲＦパワー装置の一実施例において、各トランジスタ・セルのゲート長は、フォトリソグラフィによって決定されない。トランジスタ・セルのゲート電極は、ポリシリコン層３７０およびポリシリコン４１０を含む。ポリシリコン層３７０は、ｐ型領域３８０上に形成された薄いゲート酸化層３６０（図１６）上に形成される。ゲート酸化層の下に形成されるのは、トランジスタ・セルのチャネル領域である。このような方法でゲートを形成することにはいくつかの長所がある。ポリシリコンのような材料の蒸着は、ウエハ製造設備（ウエハ・ファブ）において高精度で制御することができる。ゲート長は、ポリシリコン層３７０，４１０の結合した幅（すなわち、層３７０の厚さおよび堆積されたポリシリコン層４１０の厚さ）によって決定される。これが意味することは、０．３５ミクロンより大きいフォトリソグラフィ能力を有するウエハ・ファブ内で、最先端技術のゲート長（例えば０．２〜０．３ミクロン、またはそれより小さい）トランジスタを生成することができるということである。トランジスタの短いチャネル長によって、高い利得、低いオン抵抗、および拡張した周波数応答が生じる。特に、より広い周波数のパワー利得曲線をもたらす高い利得は、トランジスタ・セルの設計による成果である。製造費は、ウエハ・ファブのフォトリソグラフィ能力と直接関係するので、ＲＦパワー装置をはるかに低コストで製造することができる。さらに、制御ウエハ処理設備は、（ポリシリコンのような）過剰な材料蒸着厚さを有するので、ゲート長に対する厳格な制御は低い変動をもって達成することができる。
ＲＦパワー・トランジスタおよびパッケージは、電気的および熱的なシステムである。これらの装置に対しては、通信用アプリケーションのために満足させなければならない非常に厳格な要求がある。特に、ＲＦトランジスタは、セルラー基地送受信局の電力増幅器内で使用するための仕様を満足させるために、少なくとも３４年の平均故障期間にわたって全出力条件下で動作することが可能でなければならない。熱の除去は、信頼性のある高出力ＲＦトランジスタを提供する際の限定要因の１つである。例えば、（全出力条件下で）摂氏２００度またはそれ以下の接合温度で動作されるシリコン・トランジスタは、３４年の平均故障期間の仕様を満足する証明が知られている。したがって、熱を除去するために有効な装置およびパッケージ・システムを有することは非常に有益である。
一般に、熱は、活性領域の各トランジスタ・セルのソース領域を通って除去される。トランジスタ・セルのソース領域は、ｎ型ドープ領域４３７を含む。トランジスタ・セルの一実施例では、トランジスタ・セルのソース領域のためのバイア（あるいは通路）は、ｎ型ドープ領域４３７を通ってｐ型ドープ領域４５５内へエッチングされる。第１電極接触領域４９５（図１および図２では５８）は、ＲＦパワーＩＣの活性領域上に堆積した金属領域である。第１電極接触領域４９５の金属は、トランジスタ・セルのソース領域のバイアを満たし、ｎ型ドープ領域４３７およびｐ型ドープ領域４５５の両方に結合される。トランジスタ・セルのバイア内の金属は、ソース領域への優れた電気的接触を形成するだけでなく、ダイから熱を除去するための低抵抗の熱経路でもある。バルク・シリコン内の領域４３７および４５５と接触する金属は、トランジスタ・セル内で熱が生成される場所のすぐ近くにあるので、バルク・シリコンから第１電極接触領域４９５へ熱を非常に効率的に除去することができる。活性領域の各トランジスタ・セルは、同様の方法で熱を除去する。第１電極接触領域４９５は、ソース・パッケージ・リードおよびヒートシンクに結合されて熱を放散させるが、その詳細については以下で述べる。前述のように、熱は、ダイの両面から抜き取られる。第２電極接触領域５１０は、ドレイン・パッケージ・リードに結合されるが、さらに熱を除去するシステム効率を改善するためにヒートシンクに結合することができる。
トランジスタのオン抵抗またはｒｄｓｏｎは、トランジスタの効率およびその装置によって生成された熱と関係する。ＲＦパワー・トランジスタのオン抵抗を低下させることによって、パッケージおよびヒートシンクの熱要求が減少する。トランジスタ・セルの構造は、トランジスタのオン抵抗を減少させる。図のように、トランジスタの導電経路は、第１電極接触領域４９５、ｎ型領域４３７、トランジスタ・セル・チャネル、ｎ型層２７５、ｎ型エピタキシャル層２１０、ｎ型埋込層２０５、および第２電極接触領域５１０を含む。第１電極接触領域４９５は、低い抵抗を有する金のような金属である。第１電極接触領域４９５は、ｎ型領域４３７に結合される。ｎ形領域４３７は極めて接近しており、トランジスタ・セル・チャネルのソース側への低抵抗経路である。トランジスタ・セルの一実施例において、チャネル長は０．２〜０．３ミクロンの長さである。トランジスタ・セル・チャネルのドレイン側において、ｎ型層２７５はエピタキシャル層２１０への低抵抗経路を提供する。トランジスタ・セルの電流経路は、ｎ型層２７５内で水平方向から垂直方向に変化する。トランジスタ・セルのためｒｄｓｏｎの主要な構成要素はエピタキシャル層２１０である。エピタキシャル層２１０は、装置に印加される電圧から隔離されなければならない。前述のように、活性領域に隣接する誘電性プラットフォーム２５５の側壁は、エピタキシャル層２１０内における電界の歪みを防止することにより、プレーナ降伏（エッジ終端）を促進する。プレーナ降伏によって、最低の固有抵抗エピタキシの使用が要求された電圧から隔離されることを可能にし、それによってトランジスタ・セルのｒｄｓｏｎを最小限にする。エピタキシャル層２１０は、埋込層２０５に結合される。埋込層２０５は、高濃度にドープした低抵抗層である。装置の一実施例において、空洞のエッチングは、ダイの活性領域内で行なわれ、埋込層２０５を通ってさらに抵抗を減少する（厚さを減少する）。上記の導電経路は、活性領域の各トランジスタ・セルに適合し、したがって、装置は、最低のオン抵抗を有することができるように最適化される。
ＲＦパワー・トランジスタの周波数性能は、装置の寄生容量を最小限にすることにより実質的に増大する。特に、各トランジスタ・セルは、ゲート対ドレイン容量を減少するために最適化される。ゲート対ドレイン容量は、その値に装置の利得を掛けるので、動作周波数に関する支配的な容量である。これは、ミラー効果またはミラー乗算された容量として知られている。換言すれば、ゲート対ドレイン容量を減少することにより、装置の帯域幅が直接的に改善する。ゲート対ドレイン容量は、トランジスタ・セルのゲート（ポリシリコン層３７０，４１０）に隣接して形成された接地遮蔽板によって最小化される。接地遮蔽板（図２１で２９９と表示される）は、低抵抗の電気的に伝導性のあるスタックを形成する導電層２９５，３００，３０５を含む。装置の一実施例では、接地遮蔽板２９９は、各トランジスタ・セルのチャネルおよびソース領域を画定するドープ領域（ｐ型ドープ領域３８０に対応する）以外の活性領域のほぼ全てを覆う。接地遮蔽板２９９は、伝導電層２９５が接地へ接続をするためにｐ型領域３１０へ結合される誘電性プラットフォーム２５５に隣接する活性領域の周囲を除き、ダイの活性領域内の非導電層２８０，２８５によってダイの上部表面から分離される。一般に、ＲＦパワー・トランジスタのソースは、ＲＦ電力増幅器内で使用されるときには接地に結合される。接地遮蔽板は、ｐ型領域３１０に隣接するトランジスタ・セルのソース領域を通って接地に結合される。図２１に示されるように、接地遮蔽板層２９５はｐ型領域３１０に結合される。ｐ型領域３１０は、ｐ型領域３８０に結合され、次に、それがｐ型領域４５５に結合する。ｐ型領域４５５は、第１電極接触領域４９５に結合され、それはソース・パッケージ・リードを通って各トランジスタ・セルのソース領域および接地に結合される。したがって、接地遮蔽板を接地に接続するための電気経路は、ダイのバルク・シリコンを通るが、それはダイ領域を減少し、かつ装置の相互接続方式を単純化するので、非常に有益である。
接地遮蔽板は、トランジスタ・セルのポリシリコン・ゲート構造／ゲート相互接続およびドレイン（層２７５およびエピタキシャル層２１０）の間に配置される。接地遮蔽板の配置によって、ゲート対ドレイン寄生容量は、ゲート対接地（ソース）容量およびドレイン対接地（ソース）容量と言うことができる２つの別個のキャパシタに変換（または分離）される。これらの容量値のいずれもがトランジスタ・セルの利得でミラー乗算されないので、それによって装置の周波数性能が向上する。各トランジスタ・セルは、ソース領域周辺にあるゲート構造によって画定された、集中ソース領域(centralized source region)およびチャネル領域を有する。接地遮蔽板は、ゲートにできるだけ接近するように配置される。装置の一実施例において、接地遮蔽板は、トランジスタ・セルのドレイン側の保護層３６５によってゲートから分離される。保護層３６５は５００Åの厚さであり、したがって、接地遮蔽板は、ゲートから５００Åの間隔で配置される。同様に、接地遮蔽板は、ダイの上部表面に近接して配置される。一実施例において、接地遮蔽板層２９５は、層２８０，２８５によって上部表面から分離される。層２８０は、約７００Åの厚さを有する酸化層である。層２８５は、約５００Åの厚さを有する保護層である。したがって、接地遮蔽板は、ダイの上部表面から約１２００Åに位置する。
接地遮蔽板２９９がトランジスタ・セルのドレイン側のチャネル端に近接して配置されることは明白であろう。容量値は、２つの導電性表面間の距離と、分離している材料の誘電率との一次関数である。トランジスタ・セルのゲートからドレインへの周縁容量は、垂直のポリシリコン・ゲート領域（層３７０，４１０）と層２７５との間に生じる。ゲート対ドレイン周縁容量の最高値は、ゲートとドレインとの間の間隔が最も狭いためにトランジスタ・セルのドレインへのチャネル境界で生じる。したがって、図のような接地遮蔽板の配置は、ゲート対ドレイン容量を減少することに対して重大な影響を及ぼす。ドレイン側のチャネル終端の近傍に接地遮蔽板を配置することによって、装置の信頼性と、大きなドレイン対接地容量値を生成することとのバランスをとる必要がある。層２８０，２８５は、層２７５から接地遮蔽板を確実に分離するように設計される。接地遮蔽板および層２７５は、活性領域の実質的な部分をカバーするキャパシタの導電板（ドレイン対接地）を形成する。層２８０，２８５の厚さおよび誘電率は、接地遮蔽板および層２７５によって生成されたドレイン対接地の全容量の要因である。層２８０，２８５の厚さを調整することによって、ゲート対接地容量に対するゲート対ドレイン周縁容量の最適値を決定する際にバランスがとれるので、装置の性能を最大にすることができる。更に、上部表面近くに接地遮蔽板を配置することによって、トランジスタの降伏電圧を増大させるという付加的な利点が提供される。接地遮蔽板は、ｎ型層２７５の上部表面を消耗させるために作用する。これは、チャネルのドレイン側にあるトランジスタ・セルのｐ型領域３８０の周囲におけるフィールド・ラインの歪みを減少して高圧動作を改善する。その改善は重要である。シミュレーションでは、接地遮蔽板を有しないトランジスタ・セルが６０Ｖで降伏を生じるのに対し、接地遮蔽板を有する場合には７５Ｖに改善され、降伏について２５％の改善がなされるという結果が得られた。
トランジスタ・セル間のゲート相互接続は、導電層３３０，３３５，３４０を含む。導電層の積載によって、すべてのトランジスタ・セルのゲートへの低抵抗相互接続が確保される。ゲート相互接続は同様にパターン化され、活性領域内の接地遮蔽板をほぼ覆う。ゲート相互接続および接地遮蔽板は、キャパシタの導電板を形成する。それらは、分離層３２０，３２５によって分離される。層３２０，３２５の厚さは、ゲート対接地容量値を減少させるために調整可能であるが、装置から熱を引き出すための良好な金属被覆および短い熱経路を確保するために、バイアの深さのような他のトランジスタ・セル設計における条件とのバランスがとられなければならない。接地遮蔽板が誘電性プラットフォーム２５５の一部に広がり、その結果、活性領域のゲート相互接続が制御電極相互接続領域４９０と結合すると、ゲート対ドレインの寄生容量の分離を保証することに注目すべきである。制御電極相互接続領域４９０が誘電性プラットフォーム２５５上に形成され、ゲート対ドレイン容量をさらに最小化する。制御電極相互接続領域４９０および埋込層２０５は、ゲート対ドレイン容量の導電板を形成する。誘電性プラットフォーム２５５は非常に低い誘電率を有し、エピタキシャル層２１０の厚さよりも大きい導電板間の分離を提供する。誘電性プラットフォーム２５５は、制御電極相互接続領域４９０によるゲート対ドレイン容量をわずかな値に低減する。したがって、ダイのレベルと同様にトランジスタ・セルのレベルでの寄生容量は全て最小限にされ、その結果、１０ＧＨｚ以上で実質的な電力利得を有するｒｄｓｏｎの低い無線周波数パワー・トランジスタになる。
典型的には、ＲＦパワー・トランジスタは、ソースが接地に結合されて動作する電力増幅器で使用される。ＲＦパワー・トランジスタのドレインは、典型的には接地と電力増幅器の供給電圧との間で駆動される。開示された装置の実施例では、ＲＦパワー・トランジスタは、ｎ型チャネルのエンハンスメント・モード装置である。スレショルド電圧より高い電圧がトランジスタ・セルのゲートに印加されるとき、ｎ型チャネルが形成される。ｎ型チャネルは、ｎ型ドレインをｎ型ソースに電気的に結合して電流を導く。導かれた電流は、印加されたゲート電圧の関数である。ＲＦパワー・トランジスタの性能に影響を与える１つの特性は、装置のドーピング分布である。特に、ゲート酸化層の下のドーピング分布は、異なる動作状況下でチャネルの特性を決定するので重要である。ゲート酸化層の下のドーピング分布は、広帯域ＣＤＭＡのようなフォーマットで情報を送信するためのＲＦパワー・トランジスタの能力に影響する装置の出力インピーダンスに悪影響を与える。
図２２は、先行技術によるＲＦパワー・トランジスタのドーピング分布である。ドーピング分布は、当業者に周知であるＲＦ ＬＤＭＯＳ（横形拡散ＭＯＳ）トランジスタに対応する。Ｙ軸は装置表面のドーピング濃度である。Ｘ軸はドーピングする表面の相対的な位置である。ゲート・ポリシリコンの長さＡは、先行技術によるＬＤＭＯＳ装置のウエハ処理前における最小寸法またはリソグラフの寸法に対応する。０基準点は、ＬＤＭＯＳトランジスタのソース側にあるゲート・ポリシリコンのリソグラフで画定されたエッジに対応する。より良く理解するために、ウエハ処理の熱サイクルが進むにつれてドープ領域は外に拡散し、ＲＦパワー・トランジスタの元の寸法が変化する。例示のＲＦ ＬＤＭＯＳトランジスタのフォトリソグラフィで画定されたゲート・ポリシリコンの長さＡは、１μｍである。
ドーピング分布Ｃは、ＲＦ ＬＤＭＯＳトランジスタのチャネル領域（ゲート酸化層の下にある）のドーピング濃度に対応する。ドーピング分布Ｃは、ｐ型ドーパントである。ドーピング分布Ｃは、ソースのドーピング濃度とドレインのドーピング濃度の中間的なドーピング濃度で形成される。チャネル領域のドーピング分布Ｃは一定でなく、ドレインからソースまで濃度が変化する。
ドーピング分布Ｂは、ＲＦ ＬＤＭＯＳトランジスタのソースのドーピング濃度に対応する。ドーピング分布Ｂは、ｎ型ドーパントである。ドーピング分布Ｃは、点線で示されるようにソース内へ伸び、ソース内で濃度が変化する。ドーピング分布Ｂは、ドーピング分布Ｃよりも実質的に高いドーピング濃度を有する。ｐｎ接合領域Ｄは、ｎ型のドーピング分布Ｂとｐ型のドーピング分布Ｃとの間に形成される。
ドーピング分布Ｆは、ＲＦ ＬＤＭＯＳトランジスタのドレインのドーピング濃度に対応する。ドーピング分布Ｆは、ｎ型ドーパントである。ドーピング分布Ｆは、ドーピング分布Ｃに隣接して形成される。ｐｎ接合領域Ｅは、ｎ型ドーピング分布Ｆとｐ型ドーピング分布Ｃとの間に形成される。一般に、ドーピング分布Ｆは、ドーピング分布Ｃよりも低いドーピング濃度を有する。ドーピング分布Ｆとドーピング分布Ｃとの間のドーピング濃度差は、チャネル領域のソース終端に向かってチャネル領域の半分を過ぎるまで１桁分の差を越えない。
ＲＦ ＬＤＭＯＳトランジスタの有効ゲート長は、ソース領域Ｂとドレイン領域Ｆとの間のドーピング分布Ｃに対応する。有効ゲート長は約０．６μｍであり、フォトリソグラフィで画定されたゲート・ポリシリコンの長さＡよりも短い。ドーピング分布は、ドレインからソースまで濃度が変化することに注目されたい。ＲＦ ＬＤＭＯＳ装置のドレイン領域、チャネル領域、ソース領域を形成するために使用されるウエハ処理工程によって、チャネル領域全体にわたって特有のドーピング濃度が生成される。ドーピング分布Ｃは、ドレインが引き起こす障壁低下のために、ＲＦ ＬＤＭＯＳトランジスタの出力インピーダンスを減少させるような影響を有する。ＲＦ ＬＤＭＯＳトランジスタの有効ゲート長は、ｐｎ接合Ｅがチャネル内に侵入することによるドレイン電圧の増加で減少し、それによってチャネルの長さが減少する。チャネル長が減少する要因は、高電圧条件下でドレイン付近の低ドーピング濃度に起因してｐ型チャネル領域内で生じる空間電荷領域に使用される領域のためである。図のように、チャネル領域のドーピング濃度は、ソースまでの距離のほぼ半分まで、ドレインのドーピング濃度より１桁分大きいところまで達しない。したがって、空間電荷領域は、チャネル領域内のかなりの距離まで侵入することがあり、装置の動作領域にわたってゲート長を広範に変化させることがある。これにより、ＲＦパワー・トランジスタのパフォーマンスに悪影響を与える低い出力インピーダンスをもたらす。
ドーピング分布から明らかでない他の事実は、実質的なゲート対ドレイン容量である。ゲート対ドレイン容量は、ゲート下のドレイン領域の外方への拡散のために生じる。ゲート対ドレイン容量は、その値に装置の利得が掛けられるので重要であり、したがって、それは典型的に周波数応答に対して制限する要因となる。
図２３は、本発明に従った図２１のＲＦパワー半導体装置のドーピング分布である。Ｙ軸は、装置のソース（領域４３７）からドレイン（層２７５）まで、およびそれらの間のチャネル領域（領域３８０）を含む表面のドーピング濃度である。Ｘ軸は、０基準点を有するドーピング分布の位置であり、フォトリソグラフィ（図面）で画定されたゲート・ポリシリコンの長さＧに対応し、チャネルのソース側（０のＸ軸）から始まりドレイン側（０．２８のＸ軸）で終わる。フォトリソグラフィ上で画定されたゲート・ポリシリコンの長さＧは、本発明の実施例では約０．２８μｍである。図２１，２３の両方が、以下の記述中に用いられる。
ｐ型ドープ領域３８０は、ドーピング分布Ｉで示されるように、約１Ｅ１７原子／ｃｍ３のドーピング濃度を有するように形成される。ｎ型ドープ領域４３７は、トランジスタ・セルのソースであり、０基準点から−０．１ミクロン以上離れた距離に１Ｅ２１原子／ｃｍ３のピークを持つようなドーピング濃度を有する。ドーピング分布Ｈは、トランジスタ・セルのソースに対応する。ｐ型ドープ領域３８０の一部分は、ドーピング分布Ｉの点線部分で示されるようにトランジスタ・セルのソース内へ延びる。ＲＦパワー・トランジスタの一実施例では、ドーピング分布Ｉの点線部分は、ＲＦパワー・トランジスタのソース内では実質的に一定である。ｐｎ接合Ｊは、ｐ型ドープ領域３８０およびｎ型ドープ領域４３７によって形成される。ｐｎ接合Ｊは、０基準点から約０．０５ミクロンで生じる。
ｎ型ドープ層２７５は、ｐ型ドープ領域３８０に隣接して形成される。ｎ型ドープ領域２７５はトランジスタ・セルのドレインで、ドーピング分布Ｌを有する。ＲＦパワー・トランジスタの一実施例では、ドレインのドーピング濃度は約５Ｅ１４原子／ｃｍ３である。ｐｎ接合Ｋは、０基準点から０．２８μｍの距離に離れて、ｐ型ドープ領域３８０およびｎ型ドープ層２７５によって形成される。
ＲＦパワー・トランジスタの有効ゲート長は、ウエハ処理工程が全て行なわれた後のチャネル長である。ＲＦパワー・トランジスタの一実施例では、トランジスタ・セルの有効ゲート長は約０．２μｍである。図３から図２１に示されるようなトランジスタ・セルを形成するために使用される装置構造およびウエハ処理ステップは、ソースとドレインとの間のｐ型ドープ領域３８０内で装置のチャネル領域を通ってほぼ一定のドーピング濃度を生ずることに注目すべきである。チャネル領域内のほぼ一定のドーピング濃度は、一部は直角位相内の３つの注入エネルギーおよびドーピングを使用して、ｐ型ドープ領域３８０を形成することによるものであり、さらに装置は熱サイクルを受けず、領域３８０におけるドーピング濃度を修正するために隣接したドープ領域を外へ拡散する。ドーピング濃度は、チャネル領域内でほぼ一定であるだけでなく、濃度レベルがｐｎ接合Ｋで非常に急速に低下する。このほぼ一定のドーピングは、Ｘ軸上で約０．０８〜０．２までの実線で表すドーピング分布Ｉで示される。ＲＦパワー・トランジスタのチャネル内のドーピング分布Ｉは理想に近く、ドレインが引き起こす障壁低下を減少させる。
前述のように、ドレインが引き起こす障壁低下は、短チャネル効果であり、ドレイン電圧の作用としてチャネル長を変更する。チャネル長は、ドレイン電圧の増加に対応してｐｎ接合Ｋの空間電荷領域がｐ型ドープ領域３８０のチャネル領域内に侵入するときに減少する。チャネル領域内の空間電荷領域によって侵食された領域は、より高いドレイン電圧でチャネル長を減少させ、出力インピーダンスの低下をもたらす。チャネル領域内におけるドーピング分布Ｉの特有な一定のドーピング・レベルは、ｐｎ接合Ｋの近くのドーピング濃度で急速に減少する。チャネル領域のドーピング濃度（ドーピング分布Ｉ）は、ドレインのドーピング・レベル（ドーピング分布Ｌ）よりも２桁以上大きい。さらに、ドーピング濃度は、ｐｎ接合Ｋから約０．０３μｍのドレインのドーピング濃度よりも１桁大きい。したがって、空間電荷領域は、ドープ濃度が高いためにチャネル領域内へ著しく侵入しない。換言すれば、ＲＦパワー・トランジスタの有効ゲート長は、装置のドレイン電圧が増加するにつれて著しく変化しないので、結果として高出力インピーダンスを有するＲＦパワー・トランジスタになる。
一部は約０．２μｍの有効ゲート長により、ＲＦパワー・トランジスタは、１０〜２０ＧＨｚレンジの実質的な電力利得を有することが期待される。装置構造の実質的な利点は、有効ゲート長よりも大きな限界寸法を有するウエハ処理によってそれを形成できることである。ＲＦパワー・トランジスタの一実施例では、装置を形成するために０．３５μｍのウエハ処理が使用される。一般に、ウエハ処理におけるフォトリソグラフィの限界寸法は、ＲＦパワー・トランジスタ内で達成することができるゲート長の制限要因ではない。それは、一部、ゲート長を決定する、材料の蒸着に対する制御である。特に、ポリシリコンの蒸着は、ゲート長に影響を与える工程である。
ＲＦパワー・トランジスタの周波数応答を拡大させる他の要因は、寄生容量の削減である。一般に、上述したウエハ処理工程のシーケンスは、ゲート下での外方への拡散を最小限にする方法で行われる。特に、装置を形成するために用いられるウエハ処理工程のシーケンスは、熱サイクルの数を減少し、注入にゲート下で外方への拡散を引き起こさせ、それによってゲート対ドレイン容量（ミラー容量として知られる）を低下させる。ウエハ・ロット毎の装置変動も最小限になる。
図２４は、本発明に従った網目状トランジスタ・セル８００の平面図である。網目状トランジスタ・セル８００は、並列に複数の網目状トランジスタ・セルを含むより大きなＲＦパワー・トランジスタを形成するために、アレイ状またはタイル状にデザインされる。装置を形成するために使用される網目状トランジスタ・セルの数は、要求される装置のパワー出力に依存して、１個から何十万個ものトランジスタ・セルの範囲にすることができる。熱に対する考慮が、装置のパワー出力の決定的要因であることに注目すべきである。ダイから熱を除去することができなければ、信頼性のあるＲＦパワー・トランジスタを製造することはできない。網目状トランジスタ・セル８００は、構造について図３〜図２１に示されたトランジスタ・セルに対応するが、それがアレイ状にデザインされ、活性領域内にトランジスタ・セルの大部分を形成するという事実とは異なる。一実施例において、網目状トランジスタ・セル８００は、中央の網目状トランジスタ・セルに隣接する、部分的な網目状トランジスタ・セルを含む。異なるトランジスタ・セルは、網目状トランジスタ・セルがｐ型領域３１０（図２１）に隣接し、かつ、その領域を完成する活性領域の周囲の近傍で使用され、その結果、トランジスタ・セル・アレイ内に部分的な網目状トランジスタ・セルは残らない。網目状トランジスタ・セル８００は、ｎ型層２７５（図２１）内で形成され複製される。これによって、網目状トランジスタ・セル８００の各網目状トランジスタ・セルは、各ソース領域のまわりの全側面（３６０度）から電流を導くことが可能になる。反対に、図３〜図２１で示されるトランジスタ・セルは、誘電性プラットフォームに近いトランジスタ・セルの一側面上のｐ型領域３１０（図２１）に隣接するトランジスタ・セルである。図３〜図２１のトランジスタ・セルは、チャネルがｐ型の領域３１０に接する側は導通しないが、他の全方向でｎ型層２７５内へ導通するであろう。Ｐ形領域３１０は、チャネルがｎ型層２７５と結合することを防止し、それによって、ゲート電圧がチャネル領域を反転してｎ型チャネルを形成するときに、ドレインからソースまでの導電経路を妨げる。
ここで開示されるトランジスタ・セルの構造は、交差指型（櫛形）構造を使用する先行技術によるＲＦパワー・トランジスタと比較したとき、直線性、歪み、出力密度、および周波数応答が改善されるのみならず、寄生抵抗、寄生容量、および寄生インダクタンスを低減するために、装置構造内の効率において実質的な利点を有する。交差指型トランジスタの例は、ＲＦ ＬＤＭＯＳ（横拡散ＭＯＳ）である。ＬＤＭＯＳトランジスタは、チャネル領域によって分離されたドレインおよびソース領域の長い交互のストライプを含む。大きなトランジスタは、ゲート領域を共通に接続することにより形成され、また、上部表面ゲート接触領域が提供される。同様に、ドレイン領域は共通に結合され、また、ドレイン接触領域が提供される。ソース接触領域は、ダイの裏側表面上にある。ソースは、基板内で形成される低抵抗シンカを通ってソース接触領域に結合される。低抵抗シンカは、ダイおよびソース領域のサイズを増大させる。このタイプの装置は、典型的には、装置Ｚ（幅）の１ミクロン当たり約４０〜５０マイクロアンペアの電流密度を有するであろう。
ここに開示される網目状トランジスタ構造は、トランジスタ領域の１平方ミクロン当たりの電流密度を非常に増加させる。効率増加の一部は、網目状トランジスタ位相の一次関数であり、それによってトランジスタ・セルが接近して配置され、ユニット領域当たり大きなトランジスタＺ／Ｌ比率を生成する。網目状トランジスタ・セル８００とＬＤＭＯＳ構造との第１の差異は、ソースおよびドレイン接触領域がダイの異なる側にあることである。網目状トランジスタ・セル８００では、ソース接触領域はダイの上側にあり、ドレインはダイの裏側にある。第２の差異は、網目状トランジスタ・セルが、ソース領域近くの周辺に形成されたチャネル領域を有する、中心に集ったソース領域を有することである。前述のように、網目状トランジスタ・セル８００は、ソース領域の周囲の全３６０度に電流を導通する（ただし、誘電性プラットフォームに隣接するトランジスタ・セルを除く（ｐ型領域３１０によってブロックされる））。第３の差異は、各トランジスタ・セルのドレインが互いに共通であることである。開示された実施例において、エピタキシャル層２１０（図２１）は、ＲＦパワー・トランジスタを含む各トランジスタ・セルのドレインである。したがって、網目状トランジスタ・セル８００のトランジスタは、縦形トランジスタ（共通に結合された横形装置ではない）である。第４の差異は、網目状トランジスタ・セル間のゲート相互接続である。これは図２４および図２５に示され、より詳細については以下で述べる。ゲート相互接続の結果、非常に低いゲート抵抗になる。
網目状トランジスタ・セル８００は、中心に位置する単一の網目状トランジスタ・セル、および４つの部分的なトランジスタ・セルを含む。４つの部分的なセルは、完全な網目状トランジスタ・セルの周囲に対称的に位置する。ゲート相互接続の上の層は、網目状トランジスタ・セル８００の機能をより良く図示するために示されない。例えば、第１電極相互接続領域４９５（図２１）に対応する層および下方の分離層（図２１の層４２５，４６０，４６５）は示されない。４つの部分的なトランジスタ・セルは、単一の網目状トランジスタ・セルの４分の１である。網目状トランジスタ・セル８００は、ｘおよびｙの両方角にタイル張りされる。網目状トランジスタ・セル８００にタイル張りするとは、セルを複製し、次々にセルを隣接させる処理である。
装置の一実施例では、網目状トランジスタ・セル８００の中央にある網目状トランジスタの周囲に形成されたチャネル領域は、８つのサイドを有する。８つのサイドを有するチャネル領域の形は、鋭い９０度のかどを取り除き、非同一のチャネル長に導くことができる。周辺のチャネルへの内側は、トランジスタ・セルのソース領域である。プレオーミック（またはバイア）領域８１０は、各網目状トランジスタ・セルのソース領域を露出するために形成された開口である。一般に、金属（図示せず）がプレオーミック領域８１０に重なり、開口を充填し、かつ、各ソースに結合し、第１電極相互接続領域を形成する（網目状トランジスタ・セルのソースを共通に結合する）。第１電極相互接続領域は、図２１の第１電極相互接続領域４９５に対応する。ポリシリコン層８２０は、第１電極領域に結合し、網目状トランジスタ・セルのソース内のポリシリコン層４１０に対応する。ポリシリコン層８２０は、網目状トランジスタのソース領域に結合され、プレオーミック領域８１０を満たす金属と接触するために垂直の表面領域を拡大させる。
ギャップ８５０は、網目状トランジスタ・セル８００のポリシリコン領域間の分離または間隔に対応する。特に、ギャップ８５０は、ポリシリコン層８２０とポリシリコン層８４０との間の分離を示す。保護層（図示せず）は、ポリシリコン層８４０からポリシリコン層８２０を分離する。保護層は、図１８の保護層４６０に対応し、ゲートおよびゲート相互接続を形成するポリシリコンからソースのポリシリコンを分離する。ポリシリコン層８４０は、各網目状トランジスタ・セルのゲート、および隣接したトランジスタ・セルのゲートに結合されるゲート相互接続を含む。ポリシリコン層８４０は、図２１のポリシリコン層３７０に結合されるポリシリコン層４１０（図２１）に対応する。ポリシリコン層３７０，４１０の組合せは、各網目状トランジスタ・セルのゲートを形成し、また、ポリシリコン層の水平方向の幅または厚さは、ゲート長を決定する。ポリシリコン層８３０は、制御電極抵抗を低下させるために使用するポリシリコン層８４０に結合される。ポリシリコン層８３０は、ポリシリコン層３３０、タングステン・シリサイド層３３５、およびポリシリコン層３４０に対応し、それらは共通に結合され（図２１で示すように）、ダイの周囲上でゲート（図２１のポリシリコン層３７０）を制御電極相互接続領域４９０に結合するために使用される。したがって、各網目状トランジスタ・セルのゲートは、同様に共に結合され、その結果、非常に低い抵抗経路になる。
図２５は、本発明に従った網目状トランジスタ・セルのアレイ８０１の平面図である。アレイ８０１は、ダイの活性領域内のＲＦパワー・トランジスタを形成するために、並列に結合された複数トランジスタ・セルを形成するために、共に複製されタイル張りされた図２４の網目状トランジスタ・セル８００を図示する。部分的な網目状トランジスタ・セルは、アレイの周囲に示されることに注意されたい。典型的には、追加の網目状トランジスタ・セル（図示せず）は、周囲上で完全なトランジスタ・セルを形成するためにアレイにタイル張りされ、その結果、完全なトランジスタだけが、ＲＦパワー・トランジスタを形成するために使用される完成したアレイを含むであろう。アレイ８０１の平面図は、大部分の熱がトランジスタ・ダイからどのように抜き取られるのかを示すのに有用である。第１電極相互接続領域４９５（図２１）を形成するために金属で満たされたときに、各網目状トランジスタ・セルの中心に位置する各プレオーミック（またはバイア）は、バルク・シリコン、プレオーミック内の金属、第１電極相互接続領域（網目状トランジスタ・セル・ソースの全てを共に結合する金属）、パッケージ・リード、および外部ヒートシンクを含む熱伝導経路を形成する。熱が生成される場所のすぐ近くのダイの上側から熱を抜き取ることは、熱を除去するための非常に有効な方法である。
半導体パッケージ
上述のような無線周波数（ＲＦ）パワー・トランジスタ・ダイのための半導体パッケージは、いくつかの機能を十分に行なわなければならない。最初に、それは電力用トランジスタ・ダイを収容し、これによって、ダイの性能および信頼性に影響を与える外的環境からの有害要因に対しダイを分離する。例えば、湿度は腐食を生成し、多くの場合装置を故障させるので、しばしば問題となる。次に、電力用トランジスタは相当量の熱を発生する。従って、本発明のパワー・トランジスタ・パッケージは、ダイから熱を放出する熱伝導体になるように設計される。熱を有効に除去する能力は、装置性能に対して非常に影響を与える。低温で動作するトランジスタは、高温で動作する装置よりも信頼性が高く、かつ性能特性が良い。最後に、パワー・トランジスタは、典型的には、増幅回路を形成するためにプリント回路基板またはモジュールに結合される。半導体パッケージは、パワー・トランジスタ・ダイをプリント回路基板に結合する電気的なリードまたは接触を有する。パッケージ自体が、寄生抵抗、寄生インダクタンス、および寄生容量を有すると、パワー・トランジスタの性能を非常に低下させる可能性がある。
図２６は、ＲＦパワー・ダイ５１１のための先行技術による半導体パッケージ５０９の平面図である。半導体パッケージ５０９は、ダイ・マウント５１２、セラミック・マウント・リング５１３、ゲート・リード５１４、およびドレイン・リード５１５を含む。本実施例において、ＲＦパワー・ダイ５１１は、ドレイン、ゲートおよびソースを有するＭＯＳパワー・トランジスタである。
ダイ・マウント５１２は、ＲＦパワー・トランジスタ５１１を搭載する電気的な相互接続、ヒートシンク／熱経路、および強固な支持領域としての機能を果たす。ダイ・マウント５１２は、典型的には、銅または銅合金のような、良好な電気的および熱的伝導特性を有する金属で形成される。ダイ５１１が搭載されるダイ・マウント５１２の上部表面は平面である。セラミック・マウント・リング５１３は、ダイ５１１が配置される領域を画定する。換言すれば、セラミック・マウント・リング５１３によって形成された空洞は、開口にダイ５１１を配置することができるほど十分に大きい。セラミック・マウント・リング５１３は、非導電性のセラミック材料で形成される。ダイ５１１のソース接触は、ダイの裏面である。典型的には、金属層がダイの裏面上に形成され、低抵抗のソース接触を形成する。ダイ５１１のソース接触は、セラミック・マウント・リング５１３によって形成された空洞内のダイ・マウント５１２にはんだ接合される。
ダイ５１１の上面は、ゲート接触およびドレイン接触を含む。一般に、ダイ・マウント５１２は長方形であり、ゲート・リード５１４およびドレイン・リード５１５は互いに反対側にあり、パッケージ・リードの接続を単純化するためにダイ・マウント５１２の端を越えて延びる。ゲート・リード５１４およびドレイン・リード５１５は金属で形成され、抵抗およびインダクタンスを減少させるための実質的な領域を含む。ゲート・リード５１４は、ダイ・マウント５１２からそれを電気的および物理的に分離するために、セラミック・マウント・リング５１３に固定される。同様に、ドレイン・リード５１５は、セラミック・マウント・リング５１３の反対側に搭載される。
前述のように、セラミック・マウント・リング５１３は非導電性であるので、ゲート・リング５１４およびドレイン・リード５１５は共に電気的に結合されないばかりでなく、ダイ・マウント５１２とも結合されない。ゲート・リード５１４は、多数のゲート・ワイヤ・ボンド５１６を通してダイ５１１のゲートと電気的に結合される。同様に、ドレイン・リード５１５は、複数のドレイン・ワイヤ・ボンド５１７を通してダイ５１１のドレインと電気的に結合される。
ＲＦパワー・トランジスタ・ダイ５１１は、長く狭いアスペクト比を有することに注目すべきである。これは、ゲート・ワイヤ・ボンド５１６およびドレイン・ワイヤ・ボンド５１７の長さを最短にしてインダクタンスを減少するために、意図的に行われる。一般に、高周波および高電力で動作する無線周波数パワー・トランジスタは、２つ以上のドレイン・ワイヤ・ボンドを要求する大きな活性トランジスタ領域を有するであろう。つまり、ワイヤ・ボンドの分配は、ＲＦパワー・トランジスタ・ダイ５１１の活性領域への抵抗経路を最小にするために極めて重要である。
キャップ（図示せず）は表面に置かれ、かつセラミック・マウント・リング５１３の上部表面に固定され、その結果、空洞がカバーされ、それによってゲート・ワイヤ・ボンド５１６、ドレイン・ワイヤ・ボンド５１７、およびダイ５１１を外的環境から保護する。
半導体パッケージ５０９は、２ギガヘルツまでの周波数で動作するＲＦパワー・トランジスタに広く使用される低価格のパッケージである。半導体パッケージ５０９の１つの側面は、ダイの裏面を通ってダイ５１１のソースと接触するダイ・マウント５１２である。典型的には、ダイ５１１のソースは、増幅アプリケーション内で接地と結合される。ＲＦパワー・トランジスタ５１１の裏面を通って電気的に結合することによって、ダイ・マウント５１２への大きな熱通路が提供されて熱を放散する。
残念なことに、ゲート・ワイヤ・ボンド５１６およびドレイン・ワイヤ・ボンド５１７を使用することによって、望ましくない問題が生じる。ゲート・ワイヤ・ボンド５１６およびドレイン・ワイヤ・ボンド５１７は、ＲＦパワー・トランジスタ５１１に寄生抵抗および寄生インダクタンスを加える。これは、いくら良くても問題であることは明らかであり、例えばトランジスタ帯域幅のような装置性能を著しく低下させる。特に、ゲート・ワイヤ・ボンド５１６およびドレイン・ワイヤ・ボンド５１７は、それぞれゲート・リード５１４およびドレイン・リード５１５と直列に結合する。高周波で動作するダイ５１１は、寄生インダクタンスにより動作効率が低減する。シャント・キャパシタは、寄生インダクタンスによるこの問題を減少するためにしばしば追加される。シャント・キャパシタは、ゲート・ワイヤ・ボンド５１６またはドレイン・ワイヤ・ボンド５１７と並列に追加することができる。しかしながら、半導体パッケージ５０９の入力インピーダンスが装置を駆動する外部回路のインピーダンスと整合するように、シャント・キャパシタは、実際の寄生インダクタンスと整合しなければならない。容量またはインダクタンス値の変動によるインピーダンスのミスマッチは、効率損失を生ぜしめる。これらの高周波問題を減少させるために半導体パッケージ５０９にシャント・キャパシタを追加すると、さらにコストが増加する。
おそらく、より重要なことは、半導体パッケージ５０９の寄生電気要素および熱伝達特性が、装置の帯域幅および直線性を低下させるという事実である。直線性は重要な特性である。一般に、寄生要素は、無線周波数装置の動作特性をより非線形に変更する。直線性は、情報を正確に送信するために装置の能力において不可欠である。高速無線通信データ・アプリケーションにとって、付与された帯域幅内で動作させることができるチャネルの総数は、電力増幅器の直線性と直接に関係する。非直線的な特性を有する電力用トランジスタを使用すると、隣接するチャネルと結合したノイズ信号を生成する。ノイズが十分に高い場合、データが失われることがある。さらに、この問題を減少させる主な解決方法は、各チャネルの帯域幅を拡大し、それによって付与された帯域幅で送信することができるチャネルの総数を減少させることである。
図２７，２８は、前述した図１，２と実質的に類似するが、参照を容易にするために、本発明のパッケージの一側面に関する議論をここに含める。図２７は、本発明に従った無線周波数（ＲＦ）パワー・トランジスタ・ダイ５２０の平面図である。ＲＦパワー・トランジスタ・ダイ５２０は、ＲＦパワー・トランジスタ・ダイ５２０の第１主表面上に、第１電極相互接続領域５２１および制御電極相互接続領域５２２を有する。第２電極相互接続領域５１０（例えば図２１参照）は、第２（底部）主表面５２０上に提供される。
前述のように、本発明に従った無線周波数パワー半導体装置は、ここで開示される無線周波数パッケージについて記述する目的のために、５００メガヘルツ以上の周波数で動作し、かつ５ワット以上の電力を消費する装置として特別な（しかし排他的でない）有用性を見出す。特に、他の装置と比較したとき、移動体通信装置内のＲＦパワー・トランジスタは、いくつかの最も厳しい条件下で動作される。例えば、Ａ級電力増幅器内で、トランジスタは、装置が連続的に１日２４時間、１年３６５日、増幅器の最大電力を消費するようなレベルまでバイアスされる。Ａ級動作は、直線性が増加するので、セルラーＲＦ電力増幅器内で望ましい。トランジスタおよびパッケージは、３４年を超える平均故障期間を有する熱特性に適合するように設計されている。一般に、平均故障期間仕様を達成するためには、ダイが摂氏２００度またはより低い温度で維持されなければならない。温度を低下させることによって、装置の信頼性が大幅に高くなる。したがって、パッケージとダイの相互作用は、電気および熱効率の両方において重要である。さらに、ＲＦハイパワー・トランジスタ装置の仕様は、おそらくこれらの要求を満たすのが最も困難であるが、ここで開示されるトランジスタ／パッケージは、他のほとんどすべてのディスクリート・トランジスタ・アプリケーションの要求を満たすことができる。
ＲＦパワー・トランジスタ・ダイ５２０の一実施例において、第１電極相互接続領域５２１、制御電極相互接続領域５２２および第２電極相互接続領域は、それぞれＲＦパワー・トランジスタ・ダイ５２０のソース、ゲート、およびドレインに結合される。さらに、他の実施例では、この接続方式を異なるタイプの装置に使用することも可能である。第１電極相互接続領域５２１は、ＲＦパワー・トランジスタ・ダイ５２０の活性領域上の中心に位置する露出した金属層である。理想的には、第１電極相互接続領域５２１は、各トランジスタ・セルへの接触抵抗を最小限にするために、ＲＦパワー・トランジスタ・ダイ５２０の活性領域全体にわたってダイ５２０のソースへ分配された複数の接続点を有する。ＭＯＳ装置のソースへ接続するために第１電極相互接続領域５２１を使用することは、単なる例示目的であり、半導体装置の配置に基づいて様々な装置領域に対して使用することができる。
ＲＦパワー・トランジスタ・ダイ５２０の一実施例において、制御電極相互接続領域５２２は、第１電極相互接続領域５２１の周囲にリング状に形成される。リングは、露出した金属層であり、ＲＦパワー・トランジスタ・ダイ５２０のゲートに結合される。一般に、ウエハ処理の同じ金属相互接続層は、第１電極相互接続領域５２１および制御電極相互接続領域５２２の両方を形成するために使用され、それによってそれらは互いにほぼ平面になるであろう。スペース５２３は、二酸化シリコンのような絶縁材料を含み、制御電極相互接続領域５２２から第１電極相互接続領域５２１を電気的に分離する。リング状に制御電極相互接続領域５２２を形成することによって、活性領域のすべての側面からの相互接続は、その接続による抵抗を最小限にすることが可能になる。理想的には、制御電極相互接続領域５２２は、ＲＦパワー・トランジスタに結合された寄生容量を減少するために形成され、性能および直線性が向上する。
ＲＦパワー・トランジスタ・ダイ５２０の一実施例において、はんだは、パッケージのリードに第１電極相互接続領域５２１および制御電極相互接続領域５２２を結合させるために用いられる。スペース５２３は、はんだの最初の使用または他の後続のリフロー工程において、はんだによる潜在的なブリッジング（架橋）を防止するのに十分な幅である。制御電極相互接続領域５２２は、第１相互接続領域５２１の周囲の連続的なリングとして示されるが、もし利益があるならば、それを個別の部分内に形成することも可能である。同様に、第１電極相互接続領域５２１は、連続する金属層であることは要求されないが、２以上の接触に分けることができる。一実施例において、制御電極相互接続領域５２２を連続するリングとして形成することは、気密に封止されたパッケージを作るために望ましいが、それについては以下でより詳細に述べる。ゲート接触としての制御電極相互接続領域５２２は、例示目的であり、半導体装置の構成によってゲートまたはドレイン接触として使用することができる。
ＲＦパワー・トランジスタ・ダイ５２０の一実施例では、ＲＦパワー・トランジスタはエピタキシャル層５２５内で形成される。エピタキシャル層５２５は、第１電極相互接続領域５２１の下に位置する。ＲＦパワー・トランジスタ・ダイ５２０の一実施例において、誘電性プラットフォーム５２４は、誘電材料を含む分離領域である。制御電極相互接続領域５２２は、寄生容量を減少するために誘電性プラットフォーム５２４を覆う。誘電性プラットフォーム５２４は、ゲート対ドレイン容量を減少し、ＲＦパワー・トランジスタの降伏電圧を増大させる。
上述のように、金属層５１０（図２１）は、第２電極相互接続領域として基板の裏面上に形成される。金属層は低抵抗の電気導体であり、基板に結合される。はんだが金属層に加えられ、リードに結合される。装置のドレインに対応する第２電極相互接続領域は、例示目的であり、構成によってＲＦパワー装置の他の電極にすることができる。
図２８は、図２７の無線周波数電力用トランジスタ・ダイ５２０の断面図である。ＲＦパワー・トランジスタ・ダイ５２０は、第１主表面および第２主表面を有する。ＲＦパワー・トランジスタ・ダイ５２０の第１主表面上で、第１電極相互接続領域５２１および制御電極相互接続領域５２２が露出され、ＲＦパッケージのリードに結合される。ダイ５２０の一実施例では、第１電極相互接続領域５２１は、第１主表面上の中央に配置される。さらに、ダイ５２０の活性領域は、第１電極相互接続領域５２１の下に実質的に重なり、ここで開示されたＲＦパッケージのリードに結合されたときに最大の熱伝達および最小の抵抗を保証する。ダイ５２０の活性領域は、ＲＦパワー・トランジスタ・ダイ５２０のトランジスタ・セルが形成される領域である。
制御電極相互接続領域５２２は、第１電極相互接続領域５２１の周囲のリング内に形成される。ダイ５２０の一実施例において、誘電性プラットフォーム５２４は制御電極相互接続領域５２２の下に位置する。誘電性プラットフォーム５２４は、誘電材料を含む分離領域であり、ダイ５２０のエピタキシャル層５２５および埋込層５３８から制御電極相互接続領域５２２を分離する。誘電性プラットフォーム５２４は、ゲート対ドレイン容量を減少し、ＲＦパワー・トランジスタの降伏電圧を増大させる。
ＲＦパワー・トランジスタの一実施例において、ダイ５２０は、基板５３６、基板５３６上にある埋込層５３８、および埋込層５３８上にあるエピタキシャル層５２５を含む。ダイ５２０の一実施例では、第２主表面がマスクされ、パターン化され、エッチングされる。エッチングによって、基板５３６のマスクされない領域内のが除去され、空洞５３７が形成される。埋込層５３８は、基板５３６と反対の型にドープされるので、エッチング止めとして使用される。基板５３６の一部分は、ダイ５２０の周囲近くに残存する。基板５３６の残存部分は、リングまたはフレームを形成し、空洞５３７上にあるＲＦパワー・トランジスタの薄い活性領域を強固にし、かつ支持する。薄くされたダイ５２０は、装置のＲｄｓｏｎおよび熱抵抗の低下を助長して熱を除去する。第２電極相互接続領域５０１は、空洞５３７内で形成され、露出した埋込層５３８に覆われる。空洞５３７の形状は、以下で記述するように、第２電極相互接続領域と接触するためにリードを整合するのに役立つ。
図２９は、本発明の実施例に従ったＲＦパワー・トランジスタ・パッケージ５４０の平面図である。ＲＦパワー・トランジスタ・パッケージ５４０は、第１外部接触またはリード５４１、第２リード５４２、第３リード５４３、および分離リング５４４を含む。第１リード５４１、第２リード５４２、および第３リード５４３は、それぞれソース・リード、ゲート・リード、およびドレイン・リードに対応する。図２７，２８のＲＦパワー・トランジスタ・ダイ５２０は、パッケージ５４０内に搭載される。
ＲＦパワー・トランジスタ・ダイ５２０の下のダイ・マウント・ペデスタル５４５は、第１リード５４１の中央に配置される。ダイ・マウント・ペデスタル５４５は、ダイ５２０よりも小さい表面領域を有する隆起領域として第１リード５４１上に形成される。この構成によって、ダイ５２０の第１および制御電極相互接続領域の両方は、それぞれリード５４１およびリード５４２に結合され、これによって、容易に製造でき、寄生抵抗／寄生容量／寄生インダクタンスが減少し、かつ、ダイから熱を効率的に除去することができる。
絶縁リング５４４は、ダイ５２０およびダイ・マウント・ペデスタル５４５を囲む。絶縁リング５４４は、セラミックまたはプラスチックのような非導電材料で形成される。ＲＦパワー・トランジスタ・パッケージ５４０の一実施例では、絶縁リング５４４はセラミックで形成される。
第１リード５４１は、ダイ５２０上の第１電極相互接続領域５２１に外部接続を提供する接触である。そのような方法で、アクセスがトランジスタ・セルのソースに享受される。第１リード５４１は金属リードであり、典型的には、銅、銅タングステン合金、または他の低抵抗で熱伝導性の金属である。図２７に戻って、ダイ・マウント・ペデスタル５４５は、図２７の第１電極相互接続領域５２１に結合される。ダイ・マウント・ペデスタル５４５は、導電性材料で形成され、第１リードに結合される。もし要望があれば、ペデスタル５４５は、リード５４１と一体的に形成することも可能である。前述のように、ＲＦパワー・トランジスタのソースは、典型的には接地に結合される。
図２９に戻り、第１リード５４１は非常に低い抵抗およびインダクタンスを有する。パッケージ５４０の一実施例において、インダクタンスは、第１のリード５４１を第１電極相互接続領域５２１に結合することにより最小限になる。特に、ダイ・マウント・ペデスタル５４５の大きな表面は、はんだまたは導電性エポキシ樹脂のような電気的かつ熱的に伝導性を有する材料を通って第１電極相互接続領域５２１に結合される。電気的かつ熱的に伝導性を有する材料は、第１電極相互接続領域５２１をダイ・マウント・ペデスタル５４５に物理的に接合する。第１電極相互接続領域５２１は、ＲＦパワー・トランジスタの活性領域をほぼ覆うことに注目されるべきである。このように、第１リード５４１を本質的かつ直接的にそれに結合することによって、従来のワイヤ・ボンドの使用と比較して、低い抵抗、低い熱抵抗、および低いインダクタンスになる。
さらに図３２に関し、プリント回路または電力増幅器モジュールの接地に結合されたときの第１リード５４１の大きな外表面は、理想的な電気的かつ熱的な結合を提供する。熱の除去は、ＲＦ装置の性能および長期的な信頼性において重要な要素である。第１リード５４１は、多くの場合プリント回路板５４６上のヒートシンクに結合され、効率的に熱を除去するであろう。液体冷却または強制空気ヒートシンクは、プリント回路板５４６がセルラー基地送受信局内の送信機の一部である場合、高電力で動作するときにダイ温度を低下させるのに有用である。
第２リード５４２は、分離リング５４４に搭載される。第２リード５４２の内部部分は、分離リング５４４内または上に形成された金属層に電気的に接続される。金属層の内部部分は、相互接続リング形状である図２７の環状制御電極相互接続領域５２２に対応する。これについては、以下でより詳細に述べる。分離リング５４４の内部相互接続リングは、さらに、金属層を通して分離リング５４４上の外部相互接続領域に電気的に結合され、そこに第２リード５４２が接合される。したがって、ＲＦパワー・トランジスタを含むセルの制御（ゲート）電極もまた、ワイヤ・ボンドされることなく第２外部金属リード５４２に結合される。第２リード５４２と制御電極相互接続領域５２２との間の相互接続は、抵抗が低く、かつ、インダクタンスも低い。先行技術のパッケージと比較した場合、インダクタンスおよび抵抗が大いに低減される。さらに、第１リード５４１および第２リード５４２によるゲート対ソース寄生容量は、分離リング５４４に低いｋの誘電材料を使用し、かつ、それぞれを互いに遠ざけてスペーシングすることにより、最小限に抑えることができる。さらに、シャント・キャパシタは必要ではないと考えられているが、ダイ５２０の使用可能な最大周波数応答はＲＦパワー・トランジスタ・パッケージ５４０の設計を通じて達成される。
第３リード５４３は、ダイ５２０のドレイン相互接続５１０に結合される。図２７に戻って、第３リード５４３は、裏面のドレイン相互接続５１０（図２１）と直接に接続される。第３リード５４３は、ダイ５２０の第２（裏側）主表面に結合される。ワイヤ・ボンドは、また、外部接続をパワー・トランジスタのドレインに提供するために使用されない。本発明の教示に従ってパッケージした場合、ダイ５２０の寄生抵抗および寄生インダクタンスは著しく減少し、その結果、動作効率における損失がほとんどまたは全く無くなる。さらに、第３リード５４３は、ダイ５２０に別のヒートシンクを提供する。第３リード５４３がダイ５２０の大部分と接触するので、それは熱を除去するための優れた熱経路である。ＲＦパワー・トランジスタ・パッケージ５４０は、ダイ５２０の上部および底部の両方から熱を除去する能力を有するので、ダイ５２０から熱を除去するためのほぼ完全な熱導体である。
２つの熱経路を有することによって、ＲＦパワー・トランジスタ・ダイ５２０の動作中の熱対策について、より多くの選択が可能となる。第１の対策において、追加の外部ヒートシンクが第１リード５４１および第３リード５４３の両方に結合され、ＲＦパワー・トランジスタ・ダイ５２０から急速に熱を除去し、かつできるだけ低いダイ温度で動作する。第２の対策は、温度変動が最小限になるようにダイの温度を調整する。ダイ温度が安定または一定であることにより、動作状況の変更によりＲＦパワー・トランジスタ内で熱により引き起こされた非線形が大いに減少する。ＲＦパワー・トランジスタによる非線形動作は、無線周波数の用途において電力増幅器の性能に影響を与える歪み要素を発生させる。
図３０は、無線周波数パワー・トランジスタ・パッケージ５４０の第１リード５４１の図である。第１リード５４１は、図２７の第１電極相互接続領域５２１に電気的に結合され、また、図２のダイ５２０から熱を放出するための熱経路である。第１リード５４１は、典型的には、例えば銅、銅タングステン合金のような金属から形成される。第１リード５４１は、基体５４１およびダイ・マウント・ペデスタル５４５を含む。第１リード５３１は、主表面５５０が基板またはヒートシンクに結合されるように搭載することができる。第１リード５４１は、実質的な熱質量および低抵抗接触になるようなサイズにされる。ダイ・マウント・ペデスタル５４５は、図２７の第１電極相互接続領域５２１と同様に形成される。ダイ・マウント・ペデスタル５４５の表面は、第１電極相互接続領域５２１と同じか、またはそれより小さい。一般に、リード５４１およびダイ・マウント・ペデスタル５４５は同じ材料で形成され、スタンピング工程、キャスティング工程、またはその他の当業者間で既知の製造工程を使用して、単一の金属片から形成することができる。
図３１は、第１リード５４１の平面図である。パッケージ５４０の一実施例において、ダイ・マウント・ペデスタル５４５は、第１リード５４１の中央に配置される。典型的には、リード５４１は、図２の無線周波数パワー・トランジスタ・ダイ５２０よりも実質的に大きい。リード５４１は、ダイ５２０から熱を引き出すために大きな熱質量を形成する。サイズが大きなことで、リード５４１の抵抗がさらに減少する。スロットが第１リード５４１内に形成され、それによってヒートシンクまたは基板へのパッケージの固定を単純化することができる。
図３２はＲＦパワー・トランジスタ・パッケージ５４０の断面図である。分離リング５４４は、第１リード５４１の主表面を覆う。ＲＦパワー・トランジスタ・ダイ５２０の第１電極相互接続領域５２１は、第１リード５４１のダイ・マウント・ペデスタル５４５に結合される。ダイ５２０の一部分は、分離リング５４４を覆う。
分離リング５４４上に形成された相互接続リングは、ダイ５２０の制御電極相互接続領域５２２に結合される。分離リング５４４上の相互接続リングは、分離リング５４４上で接触領域を形成する。第２リード５４２は、分離リング５４４上の接触領域に結合され、それによって第２リード５４２が制御電極相互接続領域に結合される。
環状のカラーまたは分離リング５５５は、分離リング５４４を覆う。分離リング５５５は、ダイ５２０ヘの第３リード５４３の整合を助長する。分離リング５５５は、さらに、外的環境からダイ５２０を分離するための気密シールの形成を助長する。分離リング５５５は、セラミックまたはプラスチックのような非導電材料から形成される。パッケージ５４０の一実施例では、第２リード５４２は分離リング５５５の外部にある。
第３のリード５４３は、ダイ５２０の第２主表面上の第２電極相互接続領域５０１に結合される。第３のリード５４３は、リング５５５によって画定された空洞と相補的な形状に作られることに注意されたい。
特に、接触表面は、ダイ５２０の第２主表面と同様に形作られ、第２電極相互接続領域に結合される。第３リード５４３は外壁を含み、それは、分離リング５５５の内壁内に滑り込むように適合し、アセンブリの間、リード５４３のダイ５２０への整合を助長する。第３のリード５４３は、さらに、分離リング５５５の上部表面上に延びる部分を有する。第３リード５４３のこの機能またはリップは、分離リング５５５の上部表面に装着されて気密シールを形成する。
図３３は、図３２で示されたパッケージ５４０の拡大断面図である。特に、ＲＦパワー・トランジスタ・ダイ５２０が第１リード５４１、第２リード５４２、および第３リード５４３に結合された、パッケージ５４０の中央領域がより詳細に示される。
ＲＦパワー・トランジスタの一実施例では、第１電極相互接続領域５２１は、その装置の活性領域上にあるダイ５２０の第１主表面上の中央に配置され、一方、制御電極相互接続領域５２２は、第１電極相互接続領域５２１の周囲にリング状に形成される。第１リード５４１は、ダイ５２０の第１電極相互接続領域５２１に結合されるダイ・マウント・ペデスタル５４５を含む。分離リング５４４は、第１リード５４１に結合され、また、ダイ・マウント・ペデスタル５４５が突出するための開口を含む。ダイ・マウント・ペデスタル５４５は、第１電極相互接続領域５２１と同一またはこれより小さいサイズであり、第３電極相互接続領域への短絡を防止する。分離リング５４４は、非導電性の材料で形成される。パッケージ５４０の一実施例では、分離リング５４４およびダイ・マウント・ペデスタル５４５の表面は互いに平行であるが、ダイ・マウント・ペデスタル５４５の表面は、分離リング５４４の表面より上にある。
一般に、ダイ・マウント・ペデスタル５４５は、ダイ５２０の第１電極相互接続領域５２１に電気的に結合される。ダイ・マウント・ペデスタル５４５は、ダイ５２０の第１主表面の活性領域に結合され、第１リード５４１を通ってダイ５２０から熱を除去するための熱経路を提供する。特に、ダイ・マウント・ペデスタル５４５は、ＲＦパワー・トランジスタの活性領域の大部分に結合され、それが実質的な電流を導く。パッケージ５４０の一実施例では、第１リード５４１は、銅または銅タングステン合金のような金属で形成され、はんだ層５８、導電性エポキシ樹脂または他の均等な手段によって、第１電極相互接続領域５２１へ物理的かつ電気的に結合される。
ダイ５２０の外端は、ダイ・マウント・ペデスタル５４５上に張り出す。一実施例において、制御電極相互接続領域５２２は、第１電極相互接続領域５２１の周囲にリング状に形成される。制御電極相互接続領域５２２は、ダイ５２０の領域上にあり、ダイ・マウント・ペデスタル５４５上に張り出す。張り出している量は、ダイ・マウント・ペデスタル５４５の各側においてほぼ同じである。
分離リング５４４は、ダイ・マウント・ペデスタル５４５上に張り出すダイ５２０の領域の下に位置する。前述のように、分離リング５４４は、第１主表面が第１リード５４１を覆うように配置され、ダイ・マウント・ペデスタル５４５に隣接する。本実施例では、第２リード５４２は、ダイ５２０と直接に接触しない。第２リード５４２は、分離リング５４４の第２主表面によって支持される。分離リング５４４は、金属層または相互接続５６１を含み、それがリード５４２をダイ５２０の制御電極相互接続領域５２２に結合する。相互接続５６１は、分離リング５４４の上または中に形成することができる。
分離リング５４４は、セラミック、プラスチック、または有機材料のような非導電性かつ非多孔性の材料である。分離リング５４４は、封止方法により第１リード５４１に接着または接合される。パッケージ５４０の一実施例では、分離リング５４４の第２主表面は、ダイ・マウント・ペデスタル５４５の表面より下にある。分離リング５４４の第２主表面とダイ・マウント・ペデスタル５４５の表面の高さの差は、ダイ５２０上の制御電極相互接続領域５２２を分離リング５４４上の相互接続５６１へ結合するはんだ５７によって提供される。例えば、相互接続５６１は、制御電極相互接続領域５２２に整合するリング形状に対応するように形成される。相互接続５６１のリング形の部分を制御電極相互接続領域５２２にはんだ５５７で結合することによってダイ５２０の周囲を封止し、外的環境からのダイ５２０の活性領域を気密に封止する。はんだ５５７の代わりに、導電性エポキシ樹脂のような他の材料を使用してもよい。
分離リング５５５は、分離リング５４４を覆う。ダイ・マウント・ペデスタル５４５は、分離リング５５５の開口から突出する。分離リング５５５は、第２リード５４２を第３リード５４３から分離し、第３リード５４３がＲＦパワー・トランジスタ・ダイ５２０へ整合することを助長し、かつ、ＲＦパワー・トランジスタ・パッケージ５４０のハウジングの一部である。分離リング５５５は、セラミック、プラスチック、または有機材料のような非導電性かつ非多孔性の材料である。分離リング５５５は、個別の部材である必要はないが、分離リング５４４の一部として形成することができる。分離リング５５５が個別の部材である場合は、物理的に適所にそれを保持し、かつ封止するのに適した方法によって分離リング５４４に取り付けられる。パッケージ５４０の一実施例において、分離リング５５５は、分離リング５４４上の相互接続５６１に結合または固定される。図のように、分離リング５５５上の鋭いかどは、材料に対する応力を減少させるために面取りされる。
分離リング５５５は、ダイ５２０のエッジの下の内方へ突出したフィンガー領域５５９を含み、ダイ５２０の外側部分に対する支持を提供する。第３リード５４３は、分離リング５５５内に適合するように形成される。ＲＦパワー・トランジスタの一実施例において、ダイ５２０の第２主表面は、予め決定された形状を有するようにエッチングされる。第３リード５４３は、ダイ５２０のエッチングされた第２主表面と同様に形成され、第３リード５４３のダイ５２０への結合を助長する。分離リング５５５の内壁は、第３リード５４３が横方向に大きな距離を移動しないように保持する。分離リング５５５の上部表面は、さらに、第３リード５４３がパッケージを越えて延びるときに、これを支持し封止する。第３リード５４３は、分離リング５５５の上部表面に接合され、ダイ５２０が外的環境から気密に封止される。
第３リード５４３は、ダイ５２０の第２主表面上の第２電極相互接続領域５０１に、物理的かつ電気的に結合される。第３リード５４３は、はんだ、導電性エポキシ樹脂、または他の均等な手段を用いて第２電極相互接続領域５０１に結合される。図のように、第２電極相互接続領域５０１は、図２８で示すような空洞５３７内に位置し、第３リード５４３がそれに結合するときの整合を助長する。代替実施例では、ダイ５２０の第２主表面は平面である。その後、第３リード５４３は、ダイ５２０の平面である第２主表面上で第２電極相互接続領域５０１に結合される。本代替実施例において、分離リング５５５は、第３リード５４３の第２電極相互接続領域への整合を助長する。いずれの場合においても、第３リード５４３は、ＲＦパワー・トランジスタの第２電極相互接続領域５０１に結合される。
第３リード５４３は、銅または銅タングステン合金のような金属で形成される。第３リード５４３は、ダイ５２０から熱を除去するための熱経路である。したがって、ＲＦパワー・トランジスタ・パッケージ５４０は、ワイヤ・ボンドすることなくダイ５２０に第１リード５４１および第３リード５４３を結合することにより、リード・インダクタンスを最小限にする。パッケージ５４０の熱抵抗は、第１リード５４１および第３リード５４３を通してダイ５２０の両面から熱を除去することにより実質的に減少する。さらに、パッケージ５４０は、アセンブリを単純化し、ハイ・パワー無線周波数トランジスタの製造コストを削減させる。
図３４は、図３３のＲＦパワー・トランジスタ・パッケージ５４０のさらなる拡大図である。拡大図は、ＲＦパワー・トランジスタ・パッケージ５４０の部材がどのように互いに取り付けられているかを分かり易く図示する。パッケージ５４０の一実施例において、分離リング５４４の第１主表面は、第１リード５４１と結合するための金属層５８７を有する。金属層５８７は、第１主表面にしっかりと接合される。分離リング５４４がセラミック材料である実施例では、金属層５８７を第１リード５４１に接合するために、高温リフロー処理を行なうことが可能である。高温リフロー処理によって分離リング５４４が第１リード５４１にしっかりと固定されるので、後続の加工工程はボンディングに影響を与えない。
第２リード５４２および分離リング５５５は、分離リング５４４の第２主表面に結合される。パッケージ５４０の一実施例において、相互接続５６１は、分離リング５４４の第２主表面上に形成される。分離リング５５５の底面は金属層５８９を含む。金属層５８９は、分離リング５５５にしっかりと固定される。パッケージ５４０の一実施例では、分離リング５５５はセラミックで形成される。金属層５８９を相互接続５６１に接合するために、高温リフロー処理が行なわれる。他の既知の高温の結合方法を用いることもできる。パッケージ５４０の一実施例において、第２リード５４２は分離リング５５５に接し、高温のはんだによって分離リング５４４上の相互接続５６１に結合される。第２リード５４２および分離リング５４４を、分離リング５５５へ物理的に接合することによって、パッケージ５４０を生成する後続の処理工程が影響されることはない。
はんだ５５７およびはんだ５５８は、それぞれ、ダイ５２０の制御電極相互接続領域５２２を分離リング５４４上の相互接続５６１に、また、第１電極相互接続領域５２１をダイ・マウント・ペデスタル５４５に結合するために使用される。はんだ５８８は、第３リード５４３をダイ５２０の第２主表面上の第２電極相互接続領域５０１に結合する。パッケージ５４０の実施例では、分離リング５５５の上部表面は、その上に形成された金属層５７５を含む。はんだ５８３は、第３リード５４３を分離リング５５５の上部表面に結合し、それによってリード５４３および分離リング５５５が気密シールを形成し、外的環境からダイ５２０を分離する。
無線周波数電力用トランジスタ・パッケージ５４０を組み立てる方法は、２つのアセンブリで始まる。第１アセンブリは、ダイ５２０を物理的かつ電気的に第３リード５４３に接合することにより形成される。その後、第３リード５４３は、後続工程のために、ダイ５２０を移動し位置を決めるためのハンドルとして使用することができる。第３リード５４３をダイ５２０に接合する方法、例えば、はんだ５８８が、パッケージ５４０を形成するための後続の製造工程または熱工程によって影響されないように選択される。
第２アセンブリは、第１リード５４１、分離リング５４４、分離リング５５５、および第２リード５４２を含む。分離リング５４４は、第１リード５４１に接合される。分離リング５５５は、分離リング５４４に接合される。もし要望があれば、第２リード５４２は分離リング５４４上の相互接続に接合してもよく、あるいは、後の工程で接合してもよい。前述と同様に、用いられる接合処理は、パッケージ４０を形成するための後続の製造工程または熱工程に影響されない。
はんだ５５７，５５８，５８３は、予め決定された表面に載置される。はんだが載置される表面は、均一なはんだの載置を単純化し確保するために選択される。例えば、はんだ５８３は、第３リード５４３上、金属層５７５上、または両方に載置することができる。パッケージ５４０の一実施例において、リード５４３およびダイ５２０は、分離リング５５５の開口内で適合される。はんだ５５７は、ダイ５２０の制御電極相互接続領域５２２と相互接続５６１との間に結合される。はんだ５５８は、ダイ５２０の第１電極相互接続領域５２１とダイ・マウント・ペデスタル５４５との間に結合される。最後に、はんだ５８３は、第３リード５４３と金属層５７５との間に結合される。パッケージ５４０は、オーブン、炉、またはホットプレート内に置かれ、その結果はんだ５５７，５５８，５８３はリフローして物理的なボンディング接続を形成することができる。
はんだ５５７，５５８，５８３の量および厚さは、耐久性および製造工程の変化の下で形成されるしっかりした接続を確保するために選択される。また、異なる温度のはんだを使用することにより、１つのはんだを他のはんだの前にリフローさせることも有益である。リフロー処理の間はんだ５５７，５５８，５８３の結合を確実にするために、パッケージ５４０に圧力が加えられてもよい。
図３５〜図４２は、本発明のパッケージのための他の実施例を示す。この実施例では、その中に形成された裏面空洞を有するダイ５２０の代わりに、平坦な薄いウエハを有するダイ５２０’が示される。本実施例において、ドレインのための外部リードは２つの部分、すなわち、ドレイン・スタブ６００および端子６０２を有する。ドレイン・スタブ６００は内部部分を有し、それは、はんだプレフォーム６０４のような導電材料を用いて物理的に接合されるダイ５２０’の裏面上の第２相互接続領域５０１（図２８）と実質的に補足しあう。以下で述べるように、はんだまたははんだプレフォームは、金属領域を共に電気的かつ物理的に接続するが、導電性を有する有機的な接着剤、分配されたはんだ、導電性バンピング、共晶ボンディング、または他の既知の接合方法のような他の接合方法も用いることができることに注目すべきである。
図３６に戻り、ソース・リード６０６は、先行実施例と実質的に類似しており、ダイ５２０’の前面を受け取るためのペデスタル６０８を含む。絶縁材６１０は、ペデスタル６０８の近くのソース・リード６０６上に形成される。パッケージの一実施例では、絶縁材６１０は、ソース・リード６０６の上部表面上に形成された１またはそれ以上の領域を含む。例えば、絶縁材６１０は、ペデスタル６０８を囲むリング形の領域を含み、そこでは、絶縁材６１０の上部表面がペデスタル６０８の上部表面とほぼ同一平面である。絶縁材６１０は、セラミックス、ポリマー、ポリイミド、酸化ベリリウム、アルミニウム窒化物、ガラス、石英のような非導電材料タイプを含む。絶縁材６１０は、射出成形、接着剤によって、または、（絶縁材６１０の底面上の金属層への）はんだのような金属接続によってソース・リード６０６に接合される。ゲート・リード６１２の内側終端は、（例えば、はんだ、ワイヤ・ボンド、リボンボンド、溶接、バンピング、導電性接着剤、共晶ボンド等の方法で）絶縁材６１０の上部表面上の金属化層６１４に電気的に接続される。同様に、ドレイン・リード６０２の内側終端は、上述のような接合方法を用いて、絶縁材６１０の外部部分上の金属化された領域へ搭載される。ドレイン・リード６０２の上部の内側終端ははんだ６１６を含む。以下で明らかになるが、はんだ６１６は、ドレイン・スタブ６００との電気接続を形成するために使用される。さらに、はんだプレフォーム６１８が提供される。はんだプレフォーム６１８は、一般に、ダイ５２０’の前面上部中央にある金属化または第１電極相互接続領域５２１（図２７）に対応する。はんだプレフォーム６２０は、一般に、ダイの前面の金属化または相互接続５２２（図２７）に対応する。
ここでは、絶縁材６１０の２以上の領域を含む代替バージョンについて述べるが、絶縁材６１０はリング形状であることに限定されない。絶縁材６１０の第１領域は、ペデスタル６０８に隣接して形成されるが、これを囲まない。絶縁材６１０の第１領域の上部表面は、ペデスタル６０８の上部表面とほぼ同一平面である。ダイの一部分は、第１領域の上部表面上の金属相互接続に重なり、かつ接続されるであろう。第２領域の絶縁材６１０は、ソース・リード６０６の上面周辺上に形成されたリングを含む。ゲート・リード６１２およびドレイン・リード６０２は、第２領域に接合される。他の装置を搭載する分離リング材料６１０の第３または第４領域は、適合するネットワークを追加し、または装置を搭載するために（第２領域にあるリングの開口内の）ソース・リード６０６の上部表面上に形成され、それはパッケージの内部になるであろう。装置は、ダイで回路を形成するために相互接続されるであろう。
図３７に戻り、図３５のサブアセンブリは、図３７に示されるような方向に部材を組み合わせることによってパッケージ・ベースに接合される。このような方法で、ダイ５２０’のトランジスタ・セルのソースは、ダイに外部接続を提供するソース・リード６０６により並列に共に結合される。（ダイの）ドレインの金属化または相互接続５０１への接続は、ドレイン・スタブ６００およびリード６０２によって形成される。ゲート相互接続領域５２２への電気接続は、ゲート・リード６１２および金属化層６１４によって提供される。最後に、蓋６２２が、ダイ５２０’に気密シールを提供するために、図３８で示されるような絶縁材６１０の周囲でパッケージの上部に取り付けられる。蓋６２２は、セラミックまたはポリマーのような非導電材料を含む。エポキシ樹脂または接着剤が、蓋６２２を固定するために使用される。パッケージの実施例では、蓋６２２はリード６０２，６１２の周囲に適合するように形成される。互換的に、グロップ・トップ(glop top)または非導電性のカプセル封止を、外的環境からダイを封止するために使用することもできる。
パッケージの上記の例は３つのリードで図示されているが、本発明は４つ以上のリードについても考慮していることに注目されたい。例えば、マルチプル・ゲート・リードは、プラットフォームに隣接する非導電性メンバ上の多様なポイントに結合することができる。さらに、非導電性メンバ上のコンダクタは、その他のリード、または回路類、または部材にもまた接続することができる。
図３９および図４０は、本発明のある側面を要約するための助けとなる。ＲＦパワー半導体装置８００は、多数の網目状に接続されたトランジスタ・セル８０２ａ，８０２ｂ等を含む。セル８０２のそれぞれは、ソース８０６を囲む環状ゲート領域８０４を含む。制御信号は、導電性金属化層８１２をその上に有する絶縁リング８１０に接合されるゲート・リード８０８に付与される電気信号によって、セル８０２のゲート８０４に付与される。層８１２は、はんだ８１４を通って、半導体ダイ８１８の表面上の環状ゲート相互接続８１６に接続される。制御信号は、ゲート通路８２２を通ってゲート相互接続８１６から内部へ供給される。おそらく図４０で最も良く示されるように、トランジスタ・セル８０２の全てのゲート８０４は共に並列に接続される。ゲート相互接続８１６からの信号フローは、トランジスタ・セル８０２のゲート領域８０４に接続される通路８２２を放射状に内方へ通る。ゲート通路は、ソース金属化層またはソース相互接続８２６（図２７の５２１）から電気的にゲート通路を分離する絶縁層８２４で覆われる。
動作において、ゲート・リード８０８上の適切な信号は、ゲート領域の真下のチャネルを導電性にする。その結果、電流は、（通常は接地に接続された）ソース・リード８２７からドレイン・リード８２８へ流れる。特に、電流フローは、ソース・リード８２７からソース相互接続８２６を通ってソース領域８０６に流れ、その後、ゲート電極の真下のチャネル領域を通り、さらにドレイン相互接続８１９を通って、ドレイン・リード８２８から外に出る。
誘電性プラットフォーム８３０および接地遮断板８３２は、図３９で示される。誘電性プラットフォーム８３０および接地遮断板８３２の構造および機能については、以上に詳細に述べられた。
熱の考察
ＬＤＭＯＳ、それは今日、ＲＦ増幅に最も広く使用されている先行技術の電力用トランジスタの一タイプであるが、ヒートシンクを通って、電気的なソース接触でもある装置の底面から熱を引き出す。ｎ型およびｐ型にドープした領域下の大量の熱は、エピタキシャルおよびバルク・シリコン層を通して輸送しなければならないので、本発明の好適な実施例におけるように、熱の放散は、熱エネルギーがソース接触を通って装置の上面から引き出される場合ほど効率的ではない。本発明では、装置を垂直に配置することにより、図４１で示されるように、熱はダイの上面のオーム接触７１１〜７１５を通って主に放散される。これらのオーム接触は、金属８２５（図３９）に対応し、ダイのシリコンと接触する、より大きな水平ソース相互接続８２６からバイアを通って下方へ延びる。
図４１の中心にあるオーム接触７１５および近接するオーム接触７１１〜７１４は、各トランジスタ・セルのサイズの約４分の１に該当する。ソース領域７１６およびゲート相互接続７１７もまた概略的に図示される。本発明のこの実施例では、各トランジスタ・セルがそれぞれ等しい幅および高さであり、ほぼ正方形である（上述のように、好適な実施例では、ソースは８つのサイドを有する）。一実施例において、一つのトランジスタ・セルのオーム接触は、約１．８ミクロン×１．８ミクロン平方である。
図４１の正方形のセル配置は、ほとんどのアプリケーションに適応可能であるが、要望がある場合は、例えば図４２に示すように改良を行なうことが可能である。図４２は図４１に類似であるが、各トランジスタ・セルの寸法は、正方形の代わりに長方形であり、ソースのオーム接触領域を最大限にする。一実施例において、単一のトランジスタ・セルのオーム接触７２０の寸法は、６．０ミクロン×１．８ミクロンである。正方形のトランジスタ・セルと比較して、６．０ミクロン×１．８ミクロンのオーム接触を有する長方形のトランジスタ・セルは、３．３３倍だけソースのオーム接触領域を増加させる。より大きなソース接触面積は、半導体ダイの熱された活性領域から、ソースのより冷たい金属接触への熱輸送のためのより広い領域を提供することにより、各トランジスタ・セルの熱伝導率を著しく改善する。さらに、熱ベクトルは、その中心に比例してオーム接触７２０の境界７２６の周囲に集まる傾向がある。したがって、ソースのオーム接触の中心からの熱は、境界の近くで生成された熱よりも、除去するのに時間がかかる。オーム接触を取り巻く周囲（より大きな接触面積）を拡張することによって、熱が各トランジスタ・セルからソース接触金属を通って除去される速度が増加する。さらに、トランジスタ・セル・アレイは、トランジスタ・セル間の均等なスペーシングを伴う網目状のセル配置を有し、それによって、熱を放散するトランジスタ・セルは、隣接したセルからの熱ベクトルとの構造的な重ね合わせによって引き起こされる過度のホット・スポットの生成を防止する。
正方形のオーム接触から長方形のオーム接触への寸法の変化は、装置の電流密度と熱特性との妥協による。電流密度にいくらかの犠牲が生じる一方で、それ以上の熱放散の利益が生じ、その損失を補填する。例えば、本実施例の１例として、正方形のセルを長方形のセル配置に変更することにより、電流密度において１３％の損失が生じたが、熱放散のために４０％以上の利益が達成された。本発明は、より高い熱放散によって出力においてより高い電力を提供することができ、また、このような熱放散における高い利益に対して電流密度における損失は比較的小さく、これは良い妥協である。
図４３は他の可能な改良を図示しており、ダイ７３０の全活性領域７２８のレイアウト自体が、長さ／幅の比率が大きい、好ましくは１０：１を越える長方形に引き伸ばされる。誘電性プラットフォーム７３３は活性領域を囲み、また、ゲート電極相互接続７３４は置き換えられ、活性領域７２８と平行になる。適切な通路（図示せず）は、活性領域７２８内でゲート相互接続７３４をゲートに結合する。活性領域のドレインへの接続は、任意の適切な方法、例えばここで前述したような方法で行なうことができる。ソース金属化層７３２は、活性領域を覆い、前述の方法でセルのソースへの接続を形成する。
活性領域７２８の細長い形状は、それが活性領域の周囲に増加した境界領域を提供するので、装置からの熱の効率的な除去を助長する。換言すれば、活性領域７２８の中央のセル内で生成された熱を、例えば、図１に示すような活性領域が正方形類似の形状に近い場合よりも効率的に逃がすことができる。本実施例の１つの側面は、活性領域７２８が、何十万ものトランジスタ・セルを含むことができる単一の活性領域を有し、各トランジスタ・セルが相当量の熱を生成することである。活性領域の縦横比は、各トランジスタ・セルからの構造的な熱エネルギーによる「ホット・スポット」の増強を防止するために選択され、それによって、装置の効率および信頼性が高くなる。
さらなる改良が、図４４〜図４６に示される。活性領域の単一領域内に全てのトランジスタ・セルを配置する代わりに、活性領域の個別の分離バンク７４０が共に接続され、その結果、分離バンク７４０からのトランジスタ・セルは並列であり、単一の活性領域と均等の機能を達成する。本実施例の一例において、厚さ１ミクロンの厚いフィールド酸化層７４１（図４５，４６）は、２１６ミクロンの中心から中心の間隔を空けて構築された個々の活性領域バンク７４０を分離する。本実施例では、各バンク７４０は、１バンク当たり８×２１の合計１６８セルのトランジスタ・セルを含む。各バンク７４０の長さは６００ミクロンであり、幅は１６０ミクロンである。バス接続（図示せず）が、活性領域２０３のバンクが出力での発振を防ぐために互いに同一電位を保持することを保証するために提供されてもよい。並列に接続されたとき、ゲート接続７４２は、典型的には上部にはんだバンプを有し、単一ゲートとして機能する。金属層７４４は各バンク７４０上に重なり、そこに形成されたトランジスタ・セルのソースへの接続を形成する。一実施例において、分離バンク７４０の各金属層７４４はバンプされ、ソース・パッケージ・リードに接続される。ゲート接続７４２は、誘電性プラットフォーム７４６に重なり、寄生容量を減少させる。誘電性プラットフォーム７４６は、各バンク内のトランジスタ・セル内でプレーナ降伏を引き起こすために分離バンク７４０の各バンクを囲む。
比較的大きな距離（例えば２１６ミクロン）によってバンクのグループが分散するという本実施例（「分散セル(spread-cell)」アプローチとも称される）における熱的な利点は重要である。ダイのエピタキシャル層に存在する熱源は、ｎ型およびｐ型にドープした領域の下のウェルである。熱エネルギーは、典型的にはバンク７４０の上にアルミニウム、チタン、チタン窒化物、および金の複数の層を含むソース接触を通って放散される。熱ベクトルがソース接触の方へ上向くと、それらは、約４５度の角度で活性領域の表面に広がり、終了する傾向がある。各バンク間を分離する大きな距離は、単一の領域内でトランジスタ・セルをクラスタ化するために熱エネルギーの構造的な重ね合わせによる過度のホット・スポットを生成することなく、効率的に熱を放散させることができる。単一の活性領域内に全てのトランジスタ・セルを有する同等の装置と比較したとき、１００ワットのトランジスタに対する「分散セル」アプローチによる熱のシミュレーションでは、熱効率が４０％改善された。
少なくとも１つの典型的な実施例が前述の詳細な記述において示されたが、多数の変更が存在することが理解されるべきである。さらに、典型的な実施例は単に例示目的であり、発明の範囲、適用性、または形状を制限することを意図するものではないことが理解されるべきである。より正確に言えば、前述の詳細な記述は、当業者が典型的な実施例を実行するための便利なロードマップを提供するであろう。請求項に記載された本発明の範囲およびそれと法的に均等である範囲から逸脱することなく、要素の機能および配列について多様な変更を行なうことができることが理解されるべきである。
本発明に従って形成された無線周波数（ＲＦ）パワー・トランジスタ・ダイの平面図である。 図１の無線周波数（ＲＦ）パワー・トランジスタ・ダイの断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 本発明に従って装置を形成するウエハ処理工程を示す図２のＲＦパワー・トランジスタの一部分の分解断面図である。 先行技術のＲＦパワー・トランジスタのドーピング分布である。 本発明に従った図２１のＲＦパワー・トランジスタのドーピング分布である。 本発明に従った、より大きい複合構造を形成するために配置することができる網目状トランジスタ・セルの平面図である。 本発明に従って、図２４の網目状トランジスタ・セルから形成された、網目状トランジスタ・セルのアレイの平面図である。 ＲＦパワー・トランジスタのための先行技術による半導体パッケージの平面図である。 本発明に従った無線周波数（ＲＦ）パワー・トランジスタの平面図である。 図２７の無線周波数パワー・トランジスタ・ダイの断面図である。 本発明に従った無線周波数（ＲＦ）パワー・トランジスタ・パッケージの平面図である。 図２９の無線周波数パワー・トランジスタ・パッケージの一部分の断面である。 図３０の平面図である。 本発明に従った図２９のＲＦパワー・トランジスタ・パッケージの断面図である。 図３２で示されたＲＦパワー・トランジスタ・パッケージの一部分の拡大断面図である。 図３３のＲＦパワー・トランジスタ・パッケージのさらなる拡大図である。 本発明の他の実施例による半導体パッケージの断面図である。 本発明の他の実施例による半導体パッケージの断面図である。 本発明の他の実施例による半導体パッケージの断面図である。 本発明の他の実施例による半導体パッケージの断面図である。 本発明の教示に従って、パッケージのダイおよびリードの間の多様な相互接続を示す、単純化された拡大部分断面図である。 図３９の装置の単純化された部分平面図である。 本発明の実施例に従った、より大きな複合構造を形成するために配置可能な、網目状に接続されたセルの平面図である。 本発明の他の実施例に従った、より大きな複合構造を形成するために配置可能な、網目状に接続されたトランジスタ・セルの平面図である。 本発明の他の実施例に従って形成された半導体ダイの平面図である。 本発明の教示に従って形成された半導体ダイの他の実施例の平面図である。 後続の処理工程における図４４のダイの平面図である。 図４５のダイの部分拡大図である。

Claims (138)

  1. 半導体ダイと、
    前記ダイ中に形成された活性領域と、
    前記活性領域を囲む誘電性プラットフォームと、
    を含むことを特徴とする半導体装置。
  2. 前記ダイは、前記活性領域が位置するところにエピタキシャル層を含み、
    前記ダイは、前記活性領域の下の高濃度ドープ領域を含み、
    前記誘電性プラットフォームは、前記エピタキシャル層を通り前記高濃度ドープ領域へ延びている、
    ことを特徴とする請求項１記載の装置。
  3. 前記エピタキシャル層は前記ダイの上部表面に位置し、前記誘電性プラットフォームは、
    垂直構造のマトリックスを画定する複数の空洞を有する領域を含み、前記構造は誘電材料であり、内側の構造は前記活性領域の外部部分と境界を形成する誘電材料の内壁を有している、
    ことを特徴とする請求項２記載の装置。
  4. 前記空洞の上部部分は誘電材料のプラグで充填され、前記空洞の低位部分は実質的に空気で満たされている、
    ことを特徴とする請求項３記載の装置。
  5. 前記誘電性プラットフォームは、さらに、前記空洞の底部部分に隣接した前記高濃度ドープ領域中、かつ前記活性領域を橋絡する前記内壁上の前記誘電材料に結合された誘電材料を含むことを特徴とする請求項４記載の装置。
  6. 前記誘電材料は、二酸化ケイ素であることを特徴とする請求項５記載の装置。
  7. 前記活性領域はトランジスタ・セルのアレイを含み、各セルはソース領域、ゲート領域、および、ドレイン領域を有し、前記ドレインは共通に結合されていることを特徴とする請求項３記載の装置。
  8. 前記セルの前記ゲート領域へ結合された金属ゲート相互接続であって、前記ゲート相互接続は前記誘電性プラットフォームを覆う、金属ゲート相互接続と、
    前記セルの前記ソース領域へ結合される金属ソース相互接続であって、前記ソース相互接続は前記ダイの前記上部表面上に位置する、金属ソース相互接続と、
    前記セルの前記ドレイン領域に結合される金属ドレイン相互接続であって、前記ドレイン相互接続は前記ダイの下部表面上に位置する、金属ドレイン相互接続と、
    をさらに含むことを特徴とする請求項７記載の装置。
  9. 前記ソース相互接続は、
    前記活性領域を覆う全体に平坦なソース金属化層と、
    金属ポストの低位端で前記セルの前記ソース領域に結合される金属ポストであって、前記ポストの上部部分は前記金属化層に結合され、それにより前記セルの前記ソース領域のすべてを電気的に並列に接続する、金属ポストと、
    を含むことを特徴とする請求項８記載の装置。
  10. 前記ソース金属化層に結合された外部ソース・リードと、
    前記ゲート相互接続に結合された外部ゲート・リードと、
    前記ドレイン相互接続に結合された外部ドレイン・リードと、を含む前記ダイのためのパッケージをさらに含む装置において、
    電流は前記装置を通って前記ソース・リードから前記ドレイン・リードへ実質的に垂直に流れることを特徴とする請求項９記載の装置。
  11. 前記ダイおよびパッケージは、５００ＭＨｚを越える周波数で動作し、５ワットの電力を超える放散を行なう無線周波数（ＲＦ）電力トランジスタを提供するために構成されることを特徴とする請求項１０記載の装置。
  12. 各セルの前記ゲート領域は、前記ソース領域を囲み、前記ダイの前記上部表面上の導電性経路は、前記ゲートの全てを前記ゲート相互接続にともに平行に結合することを特徴とする請求項１０記載の装置。
  13. ゲート対ドレイン容量を低減させるために、前記セルの前記ゲート領域に隣接する前記ダイの前記上部表面上の接地遮蔽板、をさらに含むことを特徴とする請求項１２記載の装置。
  14. 前記接地遮蔽板は、ゲート対ドレイン容量を低減させるために、少なくとも前記ゲート相互接続およびそれへの導電性経路の下にさらに位置することを特徴とする請求項１３記載の装置。
  15. 前記ソース領域は接地電位にあり、前記誘電性プラットフォームに隣接した前記プレートの一部は前記ソース領域に電気的に結合される前記ダイ中の半導体領域に結合されることを特徴とする請求項１３記載の装置。
  16. ゲート電極は、前記ソース領域とドレイン領域との間の前記ダイ中のチャネル領域を覆い、前記ゲート電極は水平部分および垂直部分を有する少なくとも１つのポリシリコン層から形成され、前記垂直部分は前記導電性経路に結合されることを特徴とする請求項１２記載の装置。
  17. 前記ゲート電極は、２つのポリシリコン層を含むことを特徴とする請求項１６記載の装置。
  18. 前記チャネル領域の長さは、前記ポリシリコン層の少なくとも１つの前記水平部分の幅によって画定されることを特徴とする請求項１７記載の装置。
  19. 前記チャネル領域は、実質的に一定のドーピング濃度を有することを特徴とする請求項１６記載の装置。
  20. 前記エピタキシャル層は、前記装置を通る電流のフローを促進させるために前記高濃度ドープ領域よりより高濃度にドープされる領域を含むことを特徴とする請求項２記載の装置。
  21. 前記ソース・リードは、前記ダイの周囲より小さなペデスタルを含み、前記ゲート相互接続が前記ペデスタルから横方向に延びるように、前記ソース相互接続は前記ペデスタル上に積載されることを特徴とする請求項１０記載の装置。
  22. 前記ダイのための前記パッケージは前記部材の内部部分から外部部分へ横方向に延びる導体を具備する上面を有するペデスタルに隣接した非導電性部材を含み、前記ゲート相互接続は前記導体の内部部分に結合され、前記ゲート・リードは前記導体の外部部分に結合され、かつ前記ソース・リードから延び、前記ドレイン・リードは前記ドレイン相互接続に結合され、かつ前記ソース・リードから延び、ここで外部電気接続はワイヤ・ボンドなしに前記ダイへ施されることを特徴とする請求項２１記載の装置。
  23. 前記非導電性部材は前記ペデスタルを囲み、前記ドレイン・リードは第１および第２部分からなり、前記第１部分は前記ドレイン相互接続および横に延びる脚に結合された内部表面を有し、前記第２部分は前記非導電性部材および前記ソース・リードから延びる外部部分に接続された内部部分を有し、前記第１部分の前記外部部分は前記第２部分の前記内部部分に電気的に接続され、キャップは前記ドレイン・リードの少なくとも前記第２部分に接続されたリムを有することを特徴とする請求項２２記載の装置。
  24. 前記ダイの前記下部表面は周辺支持フレームを画定する空洞を有し、前記パッケージは、前記ダイに対して気密シールを提供するために、前記非導電性部材上の分離リング、前記ドレイン相互接続と連絡する前記ドレイン・リードの内部部分の前記形状に実質的に一致する前記リングの内壁、前記分離リングの上部部分に固定される前記ドレイン・リードの上部部分を、さらに有することを特徴とする請求項２２記載の装置。
  25. 各セルの前記ソースおよびゲート領域は、寸法的に長方形であり、前記金属ポストは前記セルからの熱の放散を促進するために長方形であることを特徴とする請求項９記載の装置。
  26. 前記活性領域は、前記セルからの熱の放散を促進させるために伸張された長方形であることを特徴とする請求項７記載の装置。
  27. 前記ダイは、前記セルからの熱放散を促進させるために電気的に相互に絶縁された複数の活性領域のバンクを含むことを特徴とする請求項７記載の装置。
  28. トランジスタ・セルのアレイを収容する活性領域を含むダイであって、各セルはソース領域、ゲート領域、および、ドレイン領域を含み、前記ドレイン領域は共に共通して結合され、前記ダイの上部表面上の金属ゲート相互接続は前記セルの前記ゲート領域に結合され、前記ダイの上部表面上の金属ソース相互接続は前記セルの前記ソース領域に結合され、前記ダイの底部表面の金属ドレイン相互接続は前記セルの前記共通ドレインに結合された、ダイと、
    前記セルの前記ソース領域、前記ゲート領域、および、前記ドレイン領域への電気接続を形成するためのパッケージであって、前記パッケージはヒートシンクとして作用し前記ソース相互接続に結合される外部ソース・リード、ヒートシンクとして作用し前記ゲート相互接続に結合される外部ゲート・リード、ヒートシンクとして作用し前記ドレイン相互接続に結合される外部ドレイン・リードを含む、パッケージと、から構成され、
    前記ダイおよび前記パッケージは、前記装置が５００ＭＨｚを超える周波数で動作し、かつ、５ワットを超える電力を放散できるように構成されていることを特徴とする無線周波数（ＲＦ）半導体装置。
  29. 前記ソース・リード、前記ゲート・リード、および、前記ドレイン・リードは、セルラー基地送受信局用送信機のプリント回路板に結合されることを特徴とする請求項２８記載の装置。
  30. 前記活性領域を囲む誘電性プラットフォームをさらに含み、前記ゲート相互接続は前記誘電性プラットフォーム上に位置することを特徴とする請求項２８記載の装置。
  31. 前記ソース相互接続は、
    前記活性領域を覆うほぼ平坦なソース金属化層と、
    金属ポストの低部端で前記セルの前記ソース領域へ結合される金属ポストであって、前記ポストの上部部分は前記金属化層に結合される金属ポストと、
    を含むことを特徴とする請求項２８記載の装置。
  32. 前記ダイは前記活性領域が位置するエピタキシャル層を含み、前記ダイは前記エピタキシャル層の下に高濃度ドープ領域をさらに含み、前記誘電性プラットフォームは前記エピタキシャル層を通って前記高濃度ドープ領域へ広がり、前記装置中のプレーナ破壊を引き起こすために前記活性領域の外部境界用の終端を提供することを特徴とする請求項２８記載の装置。
  33. 前記誘電体プラットフォームは、１０ミクロンより幅が広く、４ミクロンより深いことを特徴とする請求項３２記載の装置。
  34. 前記誘電性プラットフォームは、全ダイ領域の１０パーセントを超えて占有することを特徴とする請求項３３記載の装置。
  35. 前記誘電体プラットフォームは、二酸化ケイ素の垂直構造のマトリックスを含むことを特徴とする請求項３４記載の装置。
  36. 前記垂直構造は、空洞、充填された前記空洞の上部部分、および、実質的に空気で満たされた前記空洞の低部部分によって分離されることを特徴とする請求項３５記載の装置。
  37. 外部周囲を有する半導体ダイと、
    金属外部リードと、
    第１リードの表面上のペデスタルと、
    前記ペデスタルに隣接した非導電性部材と、から成り、
    前記ダイは前記ペデスタルに搭載され、その結果前記ダイの前記周囲が前記ペデスタルから延び、前記非導電性部材の一部を覆うことを特徴とする半導体装置。
  38. 複数のＭＯＳＦＥＴトランジスタ・セルを有する前記ダイ中に活性領域であって、各セルはゲート領域、ドレイン領域、および、ソース領域を有する、活性領域と、
    前記ダイの上部表面上で、前記活性領域を覆う導電性ソース相互接続と、
    前記ダイの前記上部表面上で、前記ソース相互接続を囲む導電性ゲート相互接続と、
    前記ダイの低部表面の導電性ドレイン相互接続と、からさらに成り、
    前記ペデスタルは前記ソース相互接続に接続されることを特徴とする請求項３７記載の装置。
  39. 前記非導電性部材は前記ペデスタルを囲み、その表面上に導体を具備し、前記導体の内部部分は前記ゲート相互接続に接続され、前記装置はさらに、
    前記導体の外部部分に接続された第２金属リードと、
    前記ドレイン相互接続に接続された第３金属リードと、
    を含むことを特徴とする請求項３８記載の装置。
  40. 前記ダイおよびリードは、前記装置が５００ＭＨｚを超える周波数で動作し、かつ、５ワットを超える電力を放散できるように構成されていることを特徴とする請求項３９記載の装置。
  41. 半導体ダイ上に形成された複数のトランジスタ・セルを有する半導体ダイと、
    各セルは与えられたタイプの第１導電性領域を有し、
    各セルは、前記第１導電性領域に結合された低部部分を有し、かつ前記第１導電性領域からほぼ垂直に上昇するポストの形をしたオーム接触を含み、
    前記トランジスタ・セルのすべてを実質的にカバーする金属化層と、
    前記金属化層に結合された前記オーム接触の上部部分と、
    前記金属化層に結合され、前記セルの前記第１導電性領域に外部電気的接触を提供する金属リードと、
    を含むことを特徴とする半導体装置。
  42. 各セルは、ゲート領域、ドレイン領域、および、ソース領域を有し、前記オーム接触は、前記ソース領域に電気的に接続され、前記セルの前記ソースを共に並列に接続するための前記金属化層へ併合されることを特徴とする請求項４１記載の装置。
  43. 複数のトランジスタ・セルを含む活性領域を有する半導体ダイであって、各セルはソース領域、ゲート領域、および、ドレイン領域を含む、半導体ダイと、
    前記セルの前記ゲート領域へ結合された導電性ゲート相互接続であって、前記ゲート相互接続は前記ダイの周囲に隣接して位置する、導電性ゲート相互接続と、
    ゲート対ドレイン容量を低減させるための前記ゲート相互接続と前記ドレイン領域との間の接地遮蔽板と、
    を含むことを特徴とする半導体装置。
  44. 前記セルの前記ゲート領域は前記ダイの中央部分に位置し、導電性経路は各ゲート領域から外方向へ前記ゲート相互接続に延びるとともに前記接地遮蔽板は前記導電性経路の下に位置していることを特徴とする請求項４３記載の装置。
  45. 前記ソースおよびドレイン領域は、前記ダイの上部表面上のエピタキシャル層中に形成され、前記セルは前記エピタキシャル層の下の高濃度ドープ領域によって少なくとも一部分が形成された共通ドレインを共有することを特徴とする請求項４４記載の装置。
  46. メッシュ状に接続された複数のトランジスタ・セルと、
    各セルはソース領域、ゲート領域、および、ドレイン領域を有し、
    前記ソース領域は前記ダイの第１表面に隣接して位置し、
    前記セルの前記ドレイン領域は前記ダイの反対表面に隣接して位置し、
    前記ゲート領域は前記ダイの第１表面に隣接して位置し、
    制御信号を前記ゲート領域へ提供するために、前記セルの前記ゲート領域から外方向に放射状に延びる導電性経路と、
    ゲート対ドレイン容量を減少させるために、前記ゲート導電性経路と前記ドレイン領域との間に実質的に位置する接地遮蔽板と、
    を含むことを特徴とする半導体装置。
  47. 前記セルの前記ゲート領域は前記セルの中央部分に位置し、前記導電性経路は各ゲート領域から外方向へ前記セルを囲む導電性ゲート相互接続に延びるとともに前記接地遮蔽板は前記ゲート相互接続の下に位置することを特徴とする請求項４６記載の装置。
  48. 前記ソースおよびドレイン領域は、前記ダイの上部表面上のエピタキシャル層中に形成され、前記セルは前記エピタキシャル層の下の高濃度ドープ領域によって少なくとも一部分が形成された共通ドレインを共有することを特徴とする請求項４７記載の装置。
  49. 上部表面および底部表面を有する半導体ダイと、
    誘電材料から形成された垂直構造のマトリックスからなる誘電性プラットフォームであって、前記誘電性プラットフォームの内壁は誘電材料で形成され前記ダイ中の活性領域を囲む、誘電性プラットフォームと、
    を含むことを特徴とする半導体装置。
  50. 前記垂直の構造は、空洞、誘電材料で充填された前記空洞の上部部分、および、空気で実質的に満たされている前記空洞の内部の底部部分、によって分離されることを特徴とする請求項４９記載の装置。
  51. 前記ダイは活性領域を有し、前記誘電性プラットフォームは前記活性領域を囲むことを特徴とする請求項５０記載の装置。
  52. 前記誘電性プラットフォームは、前記活性領域に隣接した誘電性の内壁を与え、前記装置中のプレーナ破壊を引き起こすことを特徴とする請求項５１記載の装置。
  53. 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置におけるゲート対ドレイン容量を減少させる方法において、
    半導体ダイの上部表面にゲート領域を形成する段階と、
    前記ダイの低部表面にドレイン領域を形成する段階と、
    少なくとも前記ゲート領域を囲む誘電性プラットフォームを形成する段階と、
    前記誘電性プラットフォーム上に導電性ゲート相互接続を形成する段階と、から構成され、
    前記誘電性プラットフォームは前記ゲート相互接続を前記ドレイン領域から分離し、ゲート対ドレイン容量を減少させる役割を果たすことを特徴とする方法。
  54. 前記ダイの中央部分に位置する前記ゲート領域、および、導電性経路は、前記ゲート領域から外方向に前記ゲート相互接続に延びるとともに接地遮蔽板は前記導電性経路の下に位置していることを特徴とする請求項５３記載の方法。
  55. 前記ソースおよびドレイン領域は、前記ダイの上部表面上のエピタキシャル層中に形成され、前記ドレインは前記エピタキシャル層の下の高濃度ドープ領域によって少なくとも一部分が形成されることを特徴とする請求項５４記載の方法
  56. 金属酸化膜半導体電界効果トランジスタ（ＭＯＳＦＥＴ）装置におけるゲート対ドレイン容量を減少させる方法において、
    半導体ダイの上部表面にゲート領域を形成する段階と、
    前記ダイの低部表面にドレイン領域を形成する段階と、
    少なくとも前記ゲート領域を囲む誘電性プラットフォームを形成する段階と、
    前記誘電性プラットフォーム上に金属ゲート相互接続を形成する段階と、
    前記ダイの前記上部表面を覆い、前記ゲート領域を前記ゲート相互接続に結合する導電性経路を形成する段階と、
    ゲート対ドレイン容量を減少させるために、前記導電性経路と前記ドレイン領域との間に接地遮蔽板を挿入する段階と、
    を含むことを特徴とする方法。
  57. 前記ゲート領域は、前記ダイの中央部分に位置し、前記導電性経路は前記ゲート領域から外方向へ前記導電性ゲート相互接続に延びるとともに、前記接地遮蔽板はゲート相互接続の下に位置することを特徴とする請求項５６記載の方法。
  58. 前記ソースおよびドレイン領域は、前記ダイの上部表面上のエピタキシャル層中に形成され、前記セルは前記エピタキシャル層の下の高濃度ドープ領域によって少なくとも一部分が形成された共通ドレインを共有することを特徴とする請求項５７記載の装置。
  59. プレーナ破壊を半導体装置に誘引する方法において、
    エピタキシャル層を半導体ダイ中の高濃度ドープ領域に形成する段階と、
    前記エピタキシャル層にゲートおよびソース領域を形成する段階と、
    少なくともドレイン領域の一部として前記高濃度ドープ領域を使用する段階と、
    活性領域を囲み、かつ前記エピタキシャル層を通って前記高濃度ドープ領域へ延びる誘電性プラットフォームを形成する段階と、
    含むことを特徴とする方法。
  60. 前記誘電性プラットフォームは、空洞、誘電材料で充填された前記空洞の上部部分、および、空気で実質的に満たされている前記空洞の内部の底部部分、によって分離されることを特徴とする請求項５９記載の方法。
  61. 前記ダイは活性領域を有し、前記誘電性プラットフォームは前記活性領域を囲むことを特徴とする請求項６０記載の方法。
  62. 前記誘電性プラットフォームは、前記活性領域に隣接した誘電性の内壁を与え、前記装置中にプレーナ破壊を引き起こすことを特徴とする請求項６１記載の方法。
  63. 半導体装置から熱転送を増加させる方法において、
    半導体ダイの表面に活性領域のバンクを形成する段階と、
    各活性領域に、複数のトランジスタ・セルを形成する段階と、を含み、
    前記トランジスタ・セルによって発生した熱の除去は、前記活性領域の分離されたバンクによって促進されることを特徴とする方法。
  64. 各セルは与えられたタイプの第１導電性領域を具備し、前記方法はさらに、
    前記第１導電性領域に結合された低部部分を有し、かつ前記第１導電性領域からほぼ垂直に上昇するポストの形をしたオーム接触を形成する段階と、
    前記トランジスタ・セルのすべてを実質的にカバーする金属化層形成する段階と、
    前記オーム接触の上部部分を前記金属化層に結合する段階と、
    金属リードを前記金属化層に結合し、前記セルの前記第１導電性領域に外部電気的接触を提供する段階と、
    を含むことを特徴とする請求項６３記載の方法。
  65. 各セルは、ゲート領域、ドレイン領域、および、ソース領域を有し、前記オーム接触は、前記ソース領域に電気的に接続され、前記セルの前記ソースを共に並列に接続するために、前記金属化層へ併合されることを特徴とする請求項６４記載の方法。
  66. 無線周波数（ＲＦ）パワー・トランジスタにおいて、
    各セルが第１電極、制御電極および第２電極を有する複数の網目状トランジスタ・セルであって、各トランジスタ・セルはチャネル領域中にほぼ一定のドーピング濃度を有している、複数の網目状トランジスタ・セルと、
    前記ＲＦパワー・トランジスタの第１主表面を覆い、前記網目状トランジスタ・セルの複数の第１電極へ結合する第１電極相互接続領域と、
    前記ＲＦパワー・トランジスタの前記第１主表面を覆い、前記複数の網目状トランジスタ・セルの前記制御電極へ結合する制御電極相互接続領域と、
    前記ＲＦパワー・トランジスタの第２主表面を覆い、前記複数の網目状トランジスタ・セルの前記第２電極に結合する第２電極相互接続領域と、
    を含むことを特徴とする無線周波数（ＲＦ）パワー・トランジスタ。
  67. 前記複数の網目状トランジスタ・セルの各トランジスタ・セルのチャネル長は、堆積したポリシリコンの少なくとも１つの層の厚さによって決定されることを特徴とする請求項６６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  68. 前記ＲＦパワー・トランジスタの電圧破壊メカニズムは、プレーナ破壊であることを特徴とする請求項６６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  69. 第１タイプの基板と、
    前記基板を覆う第２タイプの高濃度ドープ領域と、
    前記高濃度ドープ領域を覆う前記第２タイプのエピタキシャル層であって、前記複数の網目状トランジスタ・セルは前記エピタキシャル層の活性領域中に形成される、エピタキシャル層と、
    を含むことを特徴とする請求項６６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  70. 前記第１電極相互接続領域は、前記ＲＦパワー・トランジスタの前記活性領域を覆うことを特徴とする請求項６９記載の無線周波数（ＲＦ）パワー・トランジスタ。
  71. 前記エピタキシャル層に隣接する誘電性プラットフォームであって、前記誘電体プラットフォームは前記ＲＦパワー・トランジスタの前記活性領域の境界を画定する、誘電性プラットフォームをさらに含むことを特徴とする請求項６９記載の無線周波数（ＲＦ）パワー・トランジスタ。
  72. 前記誘電性プラットフォームは、前記高濃度ドープ領域へ延びることを特徴とする請求項７１記載の無線周波数（ＲＦ）パワー・トランジスタ。
  73. 前記誘電体プラットフォームは、１０ミクロンより幅が広く、かつ４ミクロンより深いことを特徴とする請求項７１記載の無線周波数（ＲＦ）パワー・トランジスタ。
  74. 前記制御電極相互接続領域は、前記誘電体プラットフォームを覆うことを特徴とする請求項７１記載の無線周波数（ＲＦ）パワー・トランジスタ。
  75. 前記エピタキシャル層中に形成され、前記誘電体プラットフォームに隣接する前記第１タイプの導電性領域を含み、前記導電性領域は前記ＲＦパワー・トランジスタの前記第１電極相互接続領域に結合されることを特徴とする請求項７１記載の無線周波数（ＲＦ）パワー・トランジスタ。
  76. 前記複数のトランジスタの各トランジスタは、
    前記エピタキシャル層に形成された第１タイプの第１領域と、
    前記第１領域に形成された第２タイプのソース領域と、
    前記ソース領域、前記第１領域、および、前記エピタキシャル層の一部分を覆うゲート酸化層であって、各トランジスタ・セルのチャネル領域は前記第１領域中の前記ゲート酸化層の下ある、ゲート酸化層と、
    前記ゲート酸化層を覆う第１ポリシリコン層と、
    前記第１ポリシリコン層のドレインの横にある前記ポリシリコン層に隣接した第１保護層と、
    前記第１ポリシリコン層上で、かつ前記保護層を覆う第２ポリシリコン層であって、前記第２ポリシリコン層は前記制御電極相互接続領域に結合する、第２ポリシリコン層と、
    を含むことを特徴とする請求項６７記載の無線周波数（ＲＦ）パワー・トランジスタ。
  77. 前記第１領域に隣接し、各トランジスタ・セルの抵抗を低下させる前記第２タイプの第２領域をさらに含むことを特徴とする請求項７６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  78. 接地に結合された少なくとも１つの導電層を含むプレートであって、ゲート対ドレイン容量を減少させるための前記プレートは前記第１保護層に隣接することを特徴とする請求項７６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  79. 前記第１保護層に隣接する前記エピタキシャル層を覆う少なくとも１つの導電層をさらに含み、前記少なくとも１つの導電層は前記第２ポリシリコン層に結合し、前記少なくとも１つの導電層は前記制御電極相互接続領域と各トランジスタ・セルの各ゲートとの間の抵抗を減少させることを特徴とする請求項７６記載の無線周波数（ＲＦ）パワー・トランジスタ。
  80. 前記基板は、薄くされていることを特徴とする請求項６９記載の無線周波数（ＲＦ）パワー・トランジスタ。
  81. 前記基板中に空洞をさらに含み、前記空洞は前記ＲＦパワー・トランジスタの前記活性領域に対応して前記高濃度ドープ領域を露出することを特徴とする請求項６９記載の無線周波数（ＲＦ）パワー・トランジスタ。
  82. 前記基板中に形成された空洞をさらに含み、前記空洞は前記ＲＦパワー・トランジスタの前記活性領域に対応して前記高濃度ドープ領域を露出すること特徴とする請求項６９記載の無線周波数（ＲＦ）パワー・トランジスタ。
  83. 前記ＲＦパワー・トランジスタの周囲に形成された前記基板を含む支持構造をさらに含むこと特徴とする請求項８２記載の無線周波数（ＲＦ）パワー・トランジスタ。
  84. 第１電極相互接続領域、制御電極相互接続領域、および、第２電極相互接続領域を有するＲＦパワー・トランジスタの熱抵抗を減少する方法において、
    前記活性領域がほぼエピタキシャル層および前記高濃度ドープ領域の厚さとなるように、前記ＲＦパワー・トランジスタの活性領域に対応する高濃度ドープ領域を露出する空洞を形成するために基板をエッチングする段階と、
    前記高濃度ドープ領域を覆う導電層を堆積し、前記第２電極相互接続領域を形成する段階と、
    含むことを特徴とする方法。
  85. 前記ＲＦパワー・トランジスタをダイの周囲の前記基板を含む支持構造で強化する段階をさらに含むことを特徴とする請求項８４記載の方法。
  86. ＲＦパワー・トランジスタのゲート対ドレイン容量を減少させる方法は、ドレインを覆う接地に結合し、前記ＲＦパワー・トランジスタのゲートに隣接する導電層を形成する段階からなることを特徴とする方法。
  87. ＲＦパワー・トランジスタのブレークダウン電圧を増加させる方法は、誘電性プラットフォームをエピタキシャル層の終端として用いて前記ＲＦパワー・トランジスタ中のプレーナ破壊を誘引し、前記エピタキシャル層中の等電位線を実質的に維持する段階からなり、前記誘電体プラットフォームは少なくとも広さ１０μｍおよび少なくとも深さ４μｍであることを特徴とする方法。
  88. 前記誘電性プラットフォームをダイ周囲にリング形状に形成することにより前記ＲＦパワー・トランジスタの活性領域を画定する段階をさらに含み、前記活性領域は前記リング形状内部の前記エピタキシャル層の一部であり、前記ＲＦパワー・トランジスタは前記活性領域内に形成されることを特徴とする請求項８７記載の方法。
  89. ＲＦパワー・トランジスタの網目状トランジスタ・セルのゲートを形成する方法において、
    エピタキシャル層を覆うゲート酸化層を堆積する段階と、
    前記ゲート酸化層を覆う第１ポリシリコン層を堆積する段階であって、前記第１ポリシリコン層は水平要素、および、垂直要素を有する、段階と、
    前記第１ポリシリコン層上に第２ポリシリコン層を堆積する段階であって、前記第２ポリシリコン層は水平要素、および、垂直要素を有する、段階と、
    前記第１および第２ポリシリコン層をエッチングし、その結果前記網目状トランジスタ・セルのゲートは前記第１と第２ポリシリコン層からなり、ゲート長さはほぼ前記第１と第２ポリシリコン層を結合した厚さとなる、段階と、
    を含むことを特徴とする方法。
  90. 前記第１および第２ポリシリコン層をエッチングする段階は、
    前記第２ポリシリコン層の表面を酸化する段階と、
    前記第２ポリシリコン層を覆う保護層を堆積する段階と、
    前記保護層に異方性エッチングを行なって側壁スペーサを残す段階と、
    前記第２ポリシリコン層の前記表面を酸化する段階と、
    前記側壁スペーサを除去する段階と、
    前記側壁スペーサの下に横たわる酸化層を除去する段階と、
    前記第１および第２ポリシリコン層に異方性エッチングを行なう段階と、
    をさらに含むことを特徴とする請求項８９記載の方法。
  91. 第１電極相互接続領域、制御電極相互接続領域、および、第２電極相互接続領域を有するパワー・トランジスタにおいて、
    第１タイプの基板と、
    前記基板を覆う第２タイプの高濃度ドープ領域と、
    前記高濃度ドープ領域を覆う前記第２タイプのエピタキシャル層と、
    前記エピタキシャル層の活性領域内に形成された複数のトランジスタ・セルであって、各トランジスタ・セルは前記第１電極相互接続領域、前記制御電極相互接続領域、および、前記第２電極相互接続領域へそれぞれ結合された第１電極、制御電極、および、第２電極を有する、複数のトランジスタ・セルと、
    前記活性領域を拘束する誘電性プラットフォームであって、前記誘電体プラットフォームは前記エピタキシャル層の表面から前記高濃度ドープ領域に延びている、誘電性プラットフォームと、
    を含むことを特徴とするパワー・トランジスタ。
  92. 前記ＲＦパワー・トランジスタの破壊メカニズムは、プレーナ破壊であることを特徴とする請求項９１記載のパワー・トランジスタ。
  93. 前記活性領域中の等電位線は、実質的に、平坦であり、かつ前記誘電性プラットフォームで終了することを特徴とする請求項９２記載のパワー・トランジスタ。
  94. 前記制御電極相互接続領域は、前記誘電体プラットフォームを覆って形成されることを特徴とする請求項９３記載のパワー・トランジスタ。
  95. 前記誘電性プラットフォームは、１０ミクロンより幅が広く、かつ４ミクロンより深いことを特徴とする請求項９４記載のパワー・トランジスタ。
  96. 前記基板中に形成され、前記高濃度ドープ領域の表面を露出する空洞と、
    前記高濃度ドープ領域の前記表面を覆う前記第２電極相互接続領域をさらに含むことを特徴とする請求項９１記載のパワー・トランジスタ。
  97. 前記第１電極相互接続領域は、前記活性領域を覆うことを特徴とする請求項９１記載のパワー・トランジスタ。
  98. 各トランジスタ・セルは、
    前記エピタキシャル層中に形成された前記第１タイプの第１領域と、
    前記第１領域中の前記第２タイプの第２領域と、
    前記第１領域、前記第２領域、および、前記エピタキシャル層の一部を覆うゲート酸化層と、
    前記ゲート酸化層を覆う第１ポリシリコン層と、
    前記第１ポリシリコン層を覆い、かつ前記制御電極相互接続領域に結合する第２ポリシリコン層であって、ポリシリコンのゲート長は前記第１および第２ポリシリコン層の厚さである、第２ポリシリコン層と、
    を含むことを特徴とする請求項９１記載のパワー・トランジスタ。
  99. チャネル領域は、前記第１領域中の前記ゲート酸化層の下に横たわり、前記チャネル領域はほぼ一定のドーピング濃度を有していることを特徴とする請求項９８記載のパワー・トランジスタ。
  100. 前記第１ポリシリコン層に隣接する前記エピタキシャル層を覆うゲート・グリッド・プレートをさらに含み、前記ゲート・グリッド・プレートは前記第１電極相互接続領域へ結合していることを特徴とする請求項９９記載のパワー・トランジスタ。
  101. 前記誘電体プラットフォームに隣接する前記エピタキシャル層中に形成された前記第１タイプの第３領域をさらに含み、前記第３領域は前記第１電極相互接続領域に結合されることを特徴とする請求項１００記載のパワー・トランジスタ。
  102. 前記第１領域および前記第２領域中に形成された前記第１タイプの第４領域をさらに含み、前記第１電極相互接続領域は前記第２領域および前記第４領域に結合されることを特徴とする請求項１０１記載のパワー・トランジスタ。
  103. 前記エピタキシャル層中に形成された第２タイプの第５領域をさらに含むことを特徴とする請求項１０２記載のパワー・トランジスタ。
  104. ダイの第１主表面上に第１電極相互接続領域および制御電極相互接続領域を有し、また、前記ダイの第２主表面上に第２電極相互接続領域を有するＲＦパワー・トランジスタのダイを収容するための無線周波数（ＲＦ）パワー・トランジスタ・パッケージにおいて、
    第１主表面および第２主表面を有する第１分離リングと、
    前記第１分離リングの前記第１主表面に結合された第１リードであって、前記第１リードは前記第１分離リング中の開口を通して露出されるダイ・マウント・ペデスタルを有し、前記ダイ・マウント・ペデスタルの表面は前記第１分離リングの前記第２主表面と同一平面または上にある、第１リードと、
    を有することを特徴とするＲＦパワー・トランジスタ・パッケージ。
  105. 無線周波数（ＲＦ）パワー・トランジスタ・ダイの前記第１主表面上の前記第１電極相互接続領域に結合するダイ・マウント・ペデスタルをさらに含み、前記ダイ・マウント・ペデスタルは前記ＲＦパワー・トランジスタ・ダイの活性領域に結合し、そこからの熱を取り除くことを特徴とする請求項１０４記載のＲＦパワー・トランジスタ・パッケージ。
  106. 前記ＲＦパワー・トランジスタ・ダイの前記第２主表面上の前記第２電極相互接続領域に結合する第３リードをさらに含み、前記第３リードは前記ＲＦパワー・トランジスタ・ダイの前記第２主表面から熱を取り除くための熱経路であることを特徴とする請求項１０５記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  107. 前記ダイ・マウント・ペデスタルの前記表面は、前記ＲＦパワー・トランジスタ・ダイの前記第１主表面より小さいことを特徴とする請求項１０４記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  108. 前記第１分離リングの前記第２主表面を覆う第２分離リングをさらに含むことを特徴とする請求項１０７記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  109. 前記第３リードは、前記第２分離リング中の開口を通って前記ＲＦパワー・トランジスタ・ダイの前記第２主表面上の前記第２電極相互接続領域に結合することを特徴とする請求項１０８記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  110. 第２リードは、前記第１分離リングの前記第２主表面上に形成された相互接続に結合し、前記第２リードは前記第２分離リングの外部にあることを特徴とする請求項１０９記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  111. 前記第２分離リングの一部分は、前記ＲＦパワー・トランジスタ・ダイの下に横たわることを特徴とする請求項１１０記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  112. 前記第１分離リングの前記第２主表面上の前記相互接続は、前記ＲＦパワー・トランジスタ・ダイの前記第１主表面上の前記制御電極相互接続領域に接続することを特徴とする請求項１１１記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  113. 前記ＲＦパワー・トランジスタ・ダイに前記第１および第３リードを電気的にかつ物理的に結合するために、はんだが使用されることを特徴とする請求項１１２記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  114. 前記ＲＦパワー・トランジスタ・ダイに前記第１及び第３リードを電気的にかつ物理的に結合するために、導電性エポキシ樹脂が使用されることを特徴とする請求項１１３記載の無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  115. 前記ダイの第１主表面上の第１電極相互接続領域および制御電極相互接続領域、および、前記ダイの第２主表面上の第２電極相互接続領域を有するＲＦパワー・トランジスタ・ダイへ結合する低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージにおいて、前記ＲＦパワー・トランジスタ・ダイは５００メガヘルツを越える周波数で動作し、かつ５ワットを超える放散を行い、
    前記ＲＦパワー・トランジスタ・ダイの前記第１主表面上の前記第１電極相互接続領域に取り付けられる第１リードと、
    前記ＲＦパワー・トランジスタ・ダイの前記第１主表面上の前記制御電極相互接続領域に取り付けられる第２リードと、
    前記ＲＦパワー・トランジスタ・ダイの前記第２主表面上の前記第２電極相互接続領域へ結合される第３リードと、
    を含むことを特徴とする低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  116. 前記第１電極相互接続領域は、前記ＲＦパワー・トランジスタ・ダイの前記第１主表面の中心に位置し、前記制御電極相互接続領域は前記第１電極相互接続領域の回りに形成されるリングであることを特徴とする請求項１１５記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  117. ダイ・マウント・ペデスタルを有する前記第１リードと、
    第１主表面および第２主表面を有する第１分離リングであって、前記第１主表面は前記第１リードに結合し、その結果前記ダイ・マウント・ペデスタルは前記第１分離リングの開口を通って露出される、第１分離リンと、
    前記第１分離リング上の相互接続層と、
    を含むことを特徴とする請求項１１６記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  118. 前記ダイ・マウント・ペデスタルの前記表面は、前記ＲＦパワー・トランジスタ・ダイの前記第１電極相互接続領域に等しいかまたは小さく、前記ＲＦパワー・トランジスタ・ダイの前記第１電極相互接続領域は、前記ダイ・マウント・ペデスタルの前記表面へ結合することを特徴とする請求項１１７記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  119. 前記第１分離リングを覆う第２分離リングをさらに含むことを特徴とする請求項１１８記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  120. 前記第２リードは、前記第１分離リングの前記第２主表面の前記相互接続層に取り付けられ、前記第２リードは、前記第２分離リングの外部にあることを特徴とする請求項１１９記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  121. 前記第３リードは、前記第２分離リングに対応する形状を有し、その結果前記第２リードの一部は、前記第３リードが前記ＲＦパワー・トランジスタ・ダイの前記第２電極相互接続領域に取り付けられるとき、前記非導電性のリング内に適合することを特徴とする請求項１２０記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  122. 前記第１および第３リードは、それぞれ、前記ＲＦパワー・トランジスタ・ダイの前記第１主表面および前記第２主表面から熱を取り除くための熱伝導経路であることを特徴とする請求項１２１記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  123. 前記ＲＦパワー・トランジスタ・ダイは、熱転送を増加させるために薄くされることを特徴とする請求項１２２記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  124. 前記ＲＦパワー・トランジスタ・ダイの前記第２主表面は、予め定める形状を有するようにエッチングされ、前記第２電極相互接続領域に取り付けるための前記第２リードの表面は予め定める形状を有するように形成されることを特徴とする請求項１２３記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  125. 前記第１および第３リードは、前記第１電極相互接続領域および前記第２電極相互接続領域にそれぞれはんだで取り付けられることを特徴とする請求項１２４記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  126. 前記第１および第３リードは、前記第１電極相互接続領域および前記第２電極相互接続領域に導電性エポキシ樹脂でそれぞれ取り付けられることを特徴とする請求項１２４記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  127. 前記第２分離リングは、前記ダイ・マウント・ペデスタルを越えて延びる前記ＲＦパワー・トランジスタの周囲の下に横たわる表面を含むことを特徴とする請求項１２５記載の低インダクタンス無線周波数（ＲＦ）パワー・トランジスタ・パッケージ。
  128. 低インダクタンスおよび低熱抵抗を有する無線周波数パッケージを形成する方法において、
    ダイ・マウント・ペデスタルを有する第１リードを提供する段階と、
    前記分離リングの第１主表面が前記第１リードの表面に結合するように前記ダイ・マウント・ペデスタル上に第１分離リングを載置する段階と、
    前記第１分離リングを覆う第２分離リングを載置する段階と、
    前記第１分離リングを前記第１リードに取り付ける段階と、
    前記第２分離リングを前記第１分離リングに取り付ける段階と、
    を含むことを特徴とする方法。
  129. 第２リードを前記第１分離リングの第２主表面上の相互接続層に取り付ける段階をさらに含み、前記第２リードは前記第２分離リングの外部にあることを特徴とする請求項１２８記載の低インダクタンスおよび低熱抵抗を有する無線周波数パッケージを形成する方法。
  130. 第３リードをＲＦパワー・トランジスタ・ダイの第２主表面上の第２電極相互接続領域へ整合させる段階と、
    前記第３リードを前記第２電極相互接続領域へ取り付ける段階と、
    をさらに含むことを特徴とする請求項１２８記載の低インダクタンスおよび低熱抵抗を有する無線周波数パッケージを形成する方法。
  131. 前記ＲＦパワー・トランジスタ・ダイの第１主表面上の第１電極相互接続領域を前記ダイ・マウント・ペデスタルの前記表面へはんだ接合する段階と、
    前記ＲＦパワー・トランジスタ・ダイの第１主表面上の制御電極相互接続領域を前記第１分離リングの前記第２主表面上の前記相互接続へはんだ接合する段階と
    をさらに含むことを特徴とする請求項１２９記載の低インダクタンスおよび低熱抵抗を有する無線周波数パッケージを形成する方法。
  132. 前記第３リードを前記第２分離リングの上部表面へはんだ接合する段階をさらに含むことを特徴とする請求項１３０記載の低インダクタンスおよび低熱抵抗を有する無線周波数パッケージを形成する方法。
  133. 第１および第２主表面を有する半導体ダイと、
    前記ダイの中央部分の活性領域であって、前記活性領域はトランジスタ・セルのアレイを含み、各セルはソース領域、ゲート領域、および、ドレイン領域を有する、活性領域と、
    前記ダイ中に形成され、かつ前記活性領域を囲む誘電性プラットフォームと、
    前記ダイの前記第１主表面上の導電性ソース相互接続であって、前記ソース相互接続は前記セルの前記ソース領域をともに共通に接続するために複数の前記ソース領域へ結合される、導電性ソース相互接続と、
    前記ダイの前記第１主表面上の導電性ゲート相互接続であって、前記ゲート相互接続は前記セルの前記ゲート領域をともに共通に接続するために複数の前記ゲート領域へ結合される、導電性ゲート相互接続と、
    前記ダイの前記第２主表面上の導電性ドレイン相互接続であって、前記ドレイン相互接続は前記セルの前記ドレイン領域へ結合される、ドレイン相互接続と、
    前記ソースおよびゲート領域は前記ダイ中のエピタキシャル層中に形成され、
    前記誘電性プラットフォームは前記エピタキシャル層を通って延びる誘電材料の複数の支持構造によって画定され、前記構造は誘電材料によって少なくとも一部分が被覆されている、
    ことを特徴とする無線周波数パワー半導体装置。
  134. 前記誘電性プラットフォームの前記構造は、空洞によって分離され、前記空洞の上部部分は、誘電材料のプラグによって被覆され、および、前記空洞の低部部分は、実質的に任意の材料であることを特徴とする請求項１３３記載の装置。
  135. 前記誘電性プラットフォームは、少なくとも１つの空洞を含むことを特徴とする請求項２記載の装置。
  136. 前記空洞は、前記エピタキシャル層とほぼ同じ平面であることを特徴とする請求項３記載の装置。
  137. 前記空洞は、誘電材料で充填されていることを特徴とする請求項１３５記載の装置。
  138. 前記空洞の壁は、前記トランジスタの最大電圧に耐えるために、十分な厚さの酸化層を含むことを特徴とする請求項３記載の装置。
JP2006526445A 2004-01-10 2005-01-06 パワー半導体装置およびそのための方法 Pending JP2007505505A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US53595604P 2004-01-10 2004-01-10
US53595504P 2004-01-10 2004-01-10
PCT/US2005/000205 WO2005069378A2 (en) 2004-01-10 2005-01-06 Power semiconductor device and method therefor

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP2006104154A Division JP2006310836A (ja) 2006-04-05 2006-04-05 パワー半導体装置およびそのための方法
JP2006104155A Division JP4473834B2 (ja) 2006-04-05 2006-04-05 半導体装置
JP2006104156A Division JP2006310838A (ja) 2006-04-05 2006-04-05 パワー半導体装置およびそのための方法

Publications (1)

Publication Number Publication Date
JP2007505505A true JP2007505505A (ja) 2007-03-08

Family

ID=34798857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006526445A Pending JP2007505505A (ja) 2004-01-10 2005-01-06 パワー半導体装置およびそのための方法

Country Status (5)

Country Link
US (8) US20070057289A1 (ja)
EP (1) EP1654765A2 (ja)
JP (1) JP2007505505A (ja)
KR (2) KR100786488B1 (ja)
WO (1) WO2005069378A2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847369B2 (en) 2004-01-10 2010-12-07 Hvvi Semiconductors, Inc. Radio frequency power semiconductor device comprising matrix of cavities as dielectric isolation structure
JP5059989B1 (ja) * 2011-06-28 2012-10-31 パナソニック株式会社 半導体装置とその製造方法
WO2013001677A1 (ja) * 2011-06-28 2013-01-03 パナソニック株式会社 半導体装置とその製造方法
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7335534B2 (en) * 2005-01-10 2008-02-26 Hvvi, Semiconductors, Inc. Semiconductor component and method of manufacture
US7230333B2 (en) * 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US7425485B2 (en) * 2005-09-30 2008-09-16 Freescale Semiconductor, Inc. Method for forming microelectronic assembly
US7605451B2 (en) 2006-06-27 2009-10-20 Hvvi Semiconductors, Inc RF power transistor having an encapsulated chip package
US20080017998A1 (en) * 2006-07-19 2008-01-24 Pavio Jeanne S Semiconductor component and method of manufacture
JP4482013B2 (ja) * 2007-03-29 2010-06-16 株式会社東芝 高周波電力増幅器とそれを用いた無線携帯端末
US8067834B2 (en) 2007-08-21 2011-11-29 Hvvi Semiconductors, Inc. Semiconductor component
US7598588B2 (en) * 2007-10-26 2009-10-06 Hvvi Semiconductors, Inc Semiconductor structure and method of manufacture
US7838395B2 (en) 2007-12-06 2010-11-23 Stats Chippac, Ltd. Semiconductor wafer level interconnect package utilizing conductive ring and pad for separate voltage supplies and method of making the same
JP2009188294A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp パワーｍｏｓｆｅｔ
US8338937B2 (en) 2008-08-07 2012-12-25 Estivation Properties Llc Flange package for a semiconductor device
US8022485B2 (en) * 2008-10-09 2011-09-20 Hvvi Semiconductors, Inc. Transistor structure having reduced input capacitance
US8058732B2 (en) * 2008-11-20 2011-11-15 Fairchild Semiconductor Corporation Semiconductor die structures for wafer-level chipscale packaging of power devices, packages and systems for using the same, and methods of making the same
US20100139885A1 (en) * 2008-12-09 2010-06-10 Renewable Thermodynamics, Llc Sintered diamond heat exchanger apparatus
US7960800B2 (en) * 2008-12-12 2011-06-14 Fairchild Semiconductor Corporation Semiconductor dice with backside trenches filled with elastic material for improved attachment, packages using the same, and methods of making the same
US7902017B2 (en) * 2008-12-17 2011-03-08 Semiconductor Components Industries, Llc Process of forming an electronic device including a trench and a conductive structure therein
DE102008062693B4 (de) * 2008-12-17 2017-02-09 Texas Instruments Deutschland Gmbh Halbleiterbauelement und Verfahren zu dessen Herstellung
US7989857B2 (en) 2008-12-17 2011-08-02 Semiconductor Components Industries, Llc Electronic device including an insulating layer having different thicknesses and a conductive electrode and a process of forming the same
US7868379B2 (en) * 2008-12-17 2011-01-11 Semiconductor Components Industries, Llc Electronic device including a trench and a conductive structure therein
US8907473B2 (en) * 2009-02-02 2014-12-09 Estivation Properties Llc Semiconductor device having a diamond substrate heat spreader
US8501578B2 (en) 2010-01-22 2013-08-06 Estivation Properties Llc Semiconductor structure formed without requiring thermal oxidation
JP5654818B2 (ja) * 2010-09-27 2015-01-14 ルネサスエレクトロニクス株式会社 パワー系半導体装置の製造方法
EP2458636A1 (en) * 2010-11-29 2012-05-30 Nxp B.V. Compensation Network for RF Transistor
CN103021929A (zh) * 2011-09-22 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
JP6154583B2 (ja) 2012-06-14 2017-06-28 ラピスセミコンダクタ株式会社 半導体装置およびその製造方法
US9053255B2 (en) 2012-10-12 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and method of generating masks for making integrated circuit
TWI479653B (zh) * 2012-12-18 2015-04-01 Macronix Int Co Ltd 半導體結構及其製造方法
TWI480979B (zh) * 2013-01-09 2015-04-11 Macronix Int Co Ltd 積體電路裝置及其製造方法
US8759899B1 (en) * 2013-01-11 2014-06-24 Macronix International Co., Ltd. Integration of 3D stacked IC device with peripheral circuits
US8987914B2 (en) 2013-02-07 2015-03-24 Macronix International Co., Ltd. Conductor structure and method
US8993429B2 (en) 2013-03-12 2015-03-31 Macronix International Co., Ltd. Interlayer conductor structure and method
US9214351B2 (en) 2013-03-12 2015-12-15 Macronix International Co., Ltd. Memory architecture of thin film 3D array
US9425153B2 (en) * 2013-04-04 2016-08-23 Monolith Semiconductor Inc. Semiconductor devices comprising getter layers and methods of making and using the same
US9117526B2 (en) 2013-07-08 2015-08-25 Macronix International Co., Ltd. Substrate connection of three dimensional NAND for improving erase performance
US8970040B1 (en) 2013-09-26 2015-03-03 Macronix International Co., Ltd. Contact structure and forming method
US9070447B2 (en) 2013-09-26 2015-06-30 Macronix International Co., Ltd. Contact structure and forming method
US9343322B2 (en) 2014-01-17 2016-05-17 Macronix International Co., Ltd. Three dimensional stacking memory film structure
JP2015142059A (ja) * 2014-01-30 2015-08-03 株式会社日立製作所 パワー半導体モジュール
US9355972B2 (en) 2014-03-04 2016-05-31 International Business Machines Corporation Method for making a dielectric region in a bulk silicon substrate providing a high-Q passive resonator
US9524960B2 (en) 2014-04-01 2016-12-20 Empire Technoogy Development Llc Vertical transistor with flashover protection
US9721964B2 (en) 2014-06-05 2017-08-01 Macronix International Co., Ltd. Low dielectric constant insulating material in 3D memory
US9953844B2 (en) * 2014-06-09 2018-04-24 Mitsubishi Electric Corporation Manufacturing method of semiconductor package
CN105226052A (zh) * 2014-06-23 2016-01-06 群创光电股份有限公司 显示设备
US9887259B2 (en) 2014-06-23 2018-02-06 Vishay-Siliconix Modulated super junction power MOSFET devices
US9312382B2 (en) 2014-07-22 2016-04-12 Empire Technology Development Llc High voltage transistor device with reduced characteristic on resistance
EP3183754A4 (en) 2014-08-19 2018-05-02 Vishay-Siliconix Super-junction metal oxide semiconductor field effect transistor
US9406750B2 (en) 2014-11-19 2016-08-02 Empire Technology Development Llc Output capacitance reduction in power transistors
US9379129B1 (en) 2015-04-13 2016-06-28 Macronix International Co., Ltd. Assist gate structures for three-dimensional (3D) vertical gate array memory structure
KR101580919B1 (ko) * 2015-07-06 2015-12-30 국방과학연구소 건 다이오드 제작용 세라믹 링과 리드
JP6550674B2 (ja) * 2015-08-13 2019-07-31 ローム株式会社 半導体装置
US10096612B2 (en) * 2015-09-14 2018-10-09 Intel Corporation Three dimensional memory device having isolated periphery contacts through an active layer exhume process
JP6261625B2 (ja) * 2016-01-14 2018-01-17 三菱電機株式会社 電子回路装置
US9735246B1 (en) 2016-05-11 2017-08-15 International Business Machines Corporation Air-gap top spacer and self-aligned metal gate for vertical fets
US10461152B2 (en) 2017-07-10 2019-10-29 Globalfoundries Inc. Radio frequency switches with air gap structures
US10833153B2 (en) 2017-09-13 2020-11-10 Globalfoundries Inc. Switch with local silicon on insulator (SOI) and deep trench isolation
US10211794B1 (en) * 2017-12-04 2019-02-19 Nxp Usa, Inc. Silicon shielding for baseband termination and RF performance enhancement
US10141297B1 (en) 2017-12-04 2018-11-27 Qualcomm Incorporated Integrated device comprising device level cells with variable sizes for heat dissipation around hotspots
US10446643B2 (en) * 2018-01-22 2019-10-15 Globalfoundries Inc. Sealed cavity structures with a planar surface
US11557489B2 (en) * 2018-08-27 2023-01-17 Intel Corporation Cavity structures in integrated circuit package supports
US11410872B2 (en) 2018-11-30 2022-08-09 Globalfoundries U.S. Inc. Oxidized cavity structures within and under semiconductor devices
US10923577B2 (en) 2019-01-07 2021-02-16 Globalfoundries U.S. Inc. Cavity structures under shallow trench isolation regions
US11127816B2 (en) 2020-02-14 2021-09-21 Globalfoundries U.S. Inc. Heterojunction bipolar transistors with one or more sealed airgap

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444481A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
JPS61184843A (ja) * 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JPH04264776A (ja) * 1991-02-19 1992-09-21 Toshiba Corp 半導体装置
JPH06334503A (ja) * 1993-05-24 1994-12-02 Nippondenso Co Ltd 縦型ｍｉｓトランジスタ
JP2002164540A (ja) * 2000-11-27 2002-06-07 Toshiba Corp 半導体装置
US20020130362A1 (en) * 2001-01-15 2002-09-19 Park Chan-Ho High voltage semiconductor device having high breakdown voltage and method of fabricating the same
US20020167044A1 (en) * 2001-05-11 2002-11-14 Hans Weber Semiconductor component with an edge termination that is suitable for high voltage
US6531376B1 (en) * 2002-04-17 2003-03-11 Semiconductor Components Industries Llc Method of making a semiconductor device with a low permittivity region
JP2003309261A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体装置

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
US4960723A (en) 1989-03-30 1990-10-02 Motorola, Inc. Process for making a self aligned vertical field effect transistor having an improved source contact
US5075759A (en) * 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5008736A (en) 1989-11-20 1991-04-16 Motorola, Inc. Thermal protection method for a power device
US5032878A (en) 1990-01-02 1991-07-16 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant
US5075739A (en) 1990-01-02 1991-12-24 Motorola, Inc. High voltage planar edge termination using a punch-through retarding implant and floating field plates
KR100242477B1 (ko) 1991-07-15 2000-02-01 비센트 비.인그라시아 반도체 장치
US5254491A (en) * 1991-09-23 1993-10-19 Motorola, Inc. Method of making a semiconductor device having improved frequency response
US5180317A (en) * 1992-01-31 1993-01-19 Franks George J Jr Angled electrical connector
US5252848A (en) 1992-02-03 1993-10-12 Motorola, Inc. Low on resistance field effect transistor
US5563437A (en) 1992-02-21 1996-10-08 Motorola, Inc. Semiconductor device having a large sense voltage
CA2154357C (en) 1993-02-04 2004-03-02 Kevin A. Shaw Microstructures and single-mask, single-crystal process for fabrication thereof
US5372960A (en) 1994-01-04 1994-12-13 Motorola, Inc. Method of fabricating an insulated gate semiconductor device
US5516720A (en) 1994-02-14 1996-05-14 United Microelectronics Corporation Stress relaxation in dielectric before metallization
US5780324A (en) 1994-03-30 1998-07-14 Denso Corporation Method of manufacturing a vertical semiconductor device
US5476817A (en) 1994-05-31 1995-12-19 Texas Instruments Incorporated Method of making reliable metal leads in high speed LSI semiconductors using both dummy leads and thermoconductive layers
JPH08213409A (ja) * 1995-02-06 1996-08-20 Nec Corp 半導体装置
US5510281A (en) * 1995-03-20 1996-04-23 General Electric Company Method of fabricating a self-aligned DMOS transistor device using SiC and spacers
US5541132A (en) 1995-03-21 1996-07-30 Motorola, Inc. Insulated gate semiconductor device and method of manufacture
US5612244A (en) 1995-03-21 1997-03-18 Motorola, Inc. Insulated gate semiconductor device having a cavity under a portion of a gate structure and method of manufacture
US5641712A (en) * 1995-08-07 1997-06-24 Motorola, Inc. Method and structure for reducing capacitance between interconnect lines
US5688700A (en) 1995-11-03 1997-11-18 Micron Technology, Inc. Method of forming a field effect transistor
KR0159075B1 (ko) 1995-11-11 1998-12-01 김광호 트렌치 dmos장치 및 그의 제조방법
US5818098A (en) 1996-02-29 1998-10-06 Motorola, Inc. Semiconductor device having a pedestal
US5792706A (en) 1996-06-05 1998-08-11 Advanced Micro Devices, Inc. Interlevel dielectric with air gaps to reduce permitivity
US6180998B1 (en) * 1998-03-30 2001-01-30 Lsi Logic Corporation DRAM with built-in noise protection
US6251734B1 (en) * 1998-07-01 2001-06-26 Motorola, Inc. Method for fabricating trench isolation and trench substrate contact
US6118171A (en) 1998-12-21 2000-09-12 Motorola, Inc. Semiconductor device having a pedestal structure and method of making
US6084269A (en) 1998-12-21 2000-07-04 Motorola, Inc. Semiconductor device and method of making
US6197640B1 (en) * 1998-12-21 2001-03-06 Semiconductor Components Industries, Llc Semiconductor component and method of manufacture
US6180995B1 (en) 1999-05-06 2001-01-30 Spectrian Corporation Integrated passive devices with reduced parasitic substrate capacitance
US6204115B1 (en) 1999-06-03 2001-03-20 Stanford University Manufacture of high-density pillar memory cell arrangement
US6307247B1 (en) 1999-07-12 2001-10-23 Robert Bruce Davies Monolithic low dielectric constant platform for passive components and method
US6348712B1 (en) 1999-10-27 2002-02-19 Siliconix Incorporated High density trench-gated power MOSFET
US6271106B1 (en) * 1999-10-29 2001-08-07 Motorola, Inc. Method of manufacturing a semiconductor component
JP3804375B2 (ja) * 1999-12-09 2006-08-02 株式会社日立製作所 半導体装置とそれを用いたパワースイッチング駆動システム
US6455393B1 (en) 1999-12-30 2002-09-24 Texas Instruments Incorporated Air bridge/dielectric fill inductors
US6503838B1 (en) 1999-12-31 2003-01-07 Texas Instruments Incorporated Integrated circuit isolation of functionally distinct RF circuits
US6261892B1 (en) 1999-12-31 2001-07-17 Texas Instruments Incorporated Intra-chip AC isolation of RF passive components
US6759746B1 (en) 2000-03-17 2004-07-06 Robert Bruce Davies Die attachment and method
TW451392B (en) * 2000-05-18 2001-08-21 Siliconix Taiwan Ltd Leadframe connecting method of power transistor
US6586833B2 (en) * 2000-11-16 2003-07-01 Silicon Semiconductor Corporation Packaged power devices having vertical power mosfets therein that are flip-chip mounted to slotted gate electrode strip lines
JP4150496B2 (ja) 2000-12-28 2008-09-17 株式会社日立製作所 半導体装置及びその製造方法
US6455925B1 (en) 2001-03-27 2002-09-24 Ericsson Inc. Power transistor package with integrated flange for surface mount heat removal
US7148553B1 (en) * 2001-08-01 2006-12-12 Davies Robert B Semiconductor device with inductive component and method of making
US7202152B2 (en) * 2002-10-24 2007-04-10 Davies Robert B Semiconductor device with inductive component and method of making
US6621136B2 (en) 2001-09-28 2003-09-16 Semiconductor Components Industries Llc Semiconductor device having regions of low substrate capacitance
US6498069B1 (en) 2001-10-17 2002-12-24 Semiconductor Components Industries Llc Semiconductor device and method of integrating trench structures
US6758746B1 (en) * 2001-10-26 2004-07-06 Thomas C. Hunter Method for providing customized interactive entertainment over a communications network
US6674157B2 (en) 2001-11-02 2004-01-06 Fairchild Semiconductor Corporation Semiconductor package comprising vertical power transistor
US6566749B1 (en) 2002-01-15 2003-05-20 Fairchild Semiconductor Corporation Semiconductor die package with improved thermal and electrical performance
JP3524908B2 (ja) * 2002-01-21 2004-05-10 株式会社半導体理工学研究センター 半導体装置
US6617686B2 (en) * 2002-02-08 2003-09-09 Robert B. Davies Semiconductor device and method of isolating circuit regions
US6661068B2 (en) 2002-03-20 2003-12-09 Semiconductor Components Industries Llc Semiconductor device and method of providing regions of low substrate capacitance
US6870219B2 (en) 2002-07-31 2005-03-22 Motorola, Inc. Field effect transistor and method of manufacturing same
US6803317B2 (en) 2002-08-16 2004-10-12 Semiconductor Components Industries, L.L.C. Method of making a vertical gate semiconductor device
US20040080028A1 (en) * 2002-09-05 2004-04-29 Kabushiki Kaisha Toshiba Semiconductor device with semiconductor chip mounted in package
US6727117B1 (en) 2002-11-07 2004-04-27 Kyocera America, Inc. Semiconductor substrate having copper/diamond composite material and method of making same
US6809396B2 (en) * 2002-11-25 2004-10-26 Semiconductor Components Industries, L.L.C. Integrated circuit with a high speed narrow base width vertical PNP transistor
US6984860B2 (en) * 2002-11-27 2006-01-10 Semiconductor Components Industries, L.L.C. Semiconductor device with high frequency parallel plate trench capacitor structure
US6764918B2 (en) * 2002-12-02 2004-07-20 Semiconductor Components Industries, L.L.C. Structure and method of making a high performance semiconductor device having a narrow doping profile
US7638841B2 (en) 2003-05-20 2009-12-29 Fairchild Semiconductor Corporation Power semiconductor devices and methods of manufacture
US6972238B2 (en) * 2003-05-21 2005-12-06 Sharp Laboratories Of America, Inc. Oxygen content system and method for controlling memory resistance properties
US6784366B1 (en) 2003-06-10 2004-08-31 Motorola, Inc. Thermal dissipation package for an electrical surface mount component
US7019358B2 (en) * 2003-07-31 2006-03-28 Clare, Inc. High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance
US7126426B2 (en) 2003-09-09 2006-10-24 Cree, Inc. Cascode amplifier structures including wide bandgap field effect transistor with field plates
KR100786488B1 (ko) * 2004-01-10 2007-12-18 에이치브이브이아이 세미콘덕터즈, 인크. 전력 반도체 장치
US7087925B2 (en) * 2004-02-09 2006-08-08 Semiconductor Components Industries, L.L.C. Semiconductor device having reduced capacitance to substrate and method
US8530963B2 (en) * 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
US7285823B2 (en) * 2005-02-15 2007-10-23 Semiconductor Components Industries, L.L.C. Superjunction semiconductor device structure
US7176524B2 (en) * 2005-02-15 2007-02-13 Semiconductor Components Industries, Llc Semiconductor device having deep trench charge compensation regions and method
US7482220B2 (en) * 2005-02-15 2009-01-27 Semiconductor Components Industries, L.L.C. Semiconductor device having deep trench charge compensation regions and method
US7253477B2 (en) * 2005-02-15 2007-08-07 Semiconductor Components Industries, L.L.C. Semiconductor device edge termination structure
EP1717850A1 (en) 2005-04-29 2006-11-02 STMicroelectronics S.r.l. Method of manufacturing a lateral power MOS transistor
US7638385B2 (en) * 2005-05-02 2009-12-29 Semiconductor Components Industries, Llc Method of forming a semiconductor device and structure therefor
US7256119B2 (en) * 2005-05-20 2007-08-14 Semiconductor Components Industries, L.L.C. Semiconductor device having trench structures and method
US7300850B2 (en) * 2005-09-30 2007-11-27 Semiconductor Components Industries, L.L.C. Method of forming a self-aligned transistor
US7462550B2 (en) * 2005-10-24 2008-12-09 Semiconductor Components Industries, L.L.C. Method of forming a trench semiconductor device and structure therefor
US7282406B2 (en) * 2006-03-06 2007-10-16 Semiconductor Companents Industries, L.L.C. Method of forming an MOS transistor and structure therefor
JP4473834B2 (ja) 2006-04-05 2010-06-02 エイチブイブイアイ・セミコンダクターズ・インコーポレイテッド 半導体装置
JP2006310836A (ja) 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
JP2006310838A (ja) 2006-04-05 2006-11-09 Hvvi Semiconductors Inc パワー半導体装置およびそのための方法
IT1392577B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Processo di fabbricazione di un dispositivo elettronico di potenza integrato in un substrato semiconduttore ad ampio intervallo di banda proibita e dispositivo elettronico cosi' ottenuto

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5444481A (en) * 1977-09-14 1979-04-07 Matsushita Electric Ind Co Ltd Mos type semiconductor device and its manufacture
JPS61184843A (ja) * 1985-02-13 1986-08-18 Toshiba Corp 複合半導体装置とその製造方法
JPH04264776A (ja) * 1991-02-19 1992-09-21 Toshiba Corp 半導体装置
JPH06334503A (ja) * 1993-05-24 1994-12-02 Nippondenso Co Ltd 縦型ｍｉｓトランジスタ
JP2002164540A (ja) * 2000-11-27 2002-06-07 Toshiba Corp 半導体装置
US20020130362A1 (en) * 2001-01-15 2002-09-19 Park Chan-Ho High voltage semiconductor device having high breakdown voltage and method of fabricating the same
US20020167044A1 (en) * 2001-05-11 2002-11-14 Hans Weber Semiconductor component with an edge termination that is suitable for high voltage
US6531376B1 (en) * 2002-04-17 2003-03-11 Semiconductor Components Industries Llc Method of making a semiconductor device with a low permittivity region
JP2003309261A (ja) * 2002-04-17 2003-10-31 Toshiba Corp 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7847369B2 (en) 2004-01-10 2010-12-07 Hvvi Semiconductors, Inc. Radio frequency power semiconductor device comprising matrix of cavities as dielectric isolation structure
US7898057B2 (en) 2004-01-10 2011-03-01 Hvvi Semiconductors, Inc. Radio frequency power semiconductor device package comprising dielectric platform and shielding plate
US8530963B2 (en) 2005-01-06 2013-09-10 Estivation Properties Llc Power semiconductor device and method therefor
JP5059989B1 (ja) * 2011-06-28 2012-10-31 パナソニック株式会社 半導体装置とその製造方法
WO2013001677A1 (ja) * 2011-06-28 2013-01-03 パナソニック株式会社 半導体装置とその製造方法
US8563987B2 (en) 2011-06-28 2013-10-22 Panasonic Corporation Semiconductor device and method for fabricating the device

Also Published As

Publication number Publication date
KR100786488B1 (ko) 2007-12-18
US20100032750A1 (en) 2010-02-11
US20150221558A1 (en) 2015-08-06
US20070057289A1 (en) 2007-03-15
US20160056084A1 (en) 2016-02-25
US9865590B2 (en) 2018-01-09
EP1654765A2 (en) 2006-05-10
US20160329320A1 (en) 2016-11-10
US7898057B2 (en) 2011-03-01
US7847369B2 (en) 2010-12-07
US9029946B2 (en) 2015-05-12
US9177866B2 (en) 2015-11-03
WO2005069378A3 (en) 2006-03-09
US20130328132A1 (en) 2013-12-12
WO2005069378A2 (en) 2005-07-28
US20060226451A1 (en) 2006-10-12
KR20070093150A (ko) 2007-09-17
US20070090434A1 (en) 2007-04-26
KR20060103395A (ko) 2006-09-29
US8471378B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
US9865590B2 (en) Power semiconductor device and method therefor
US8530963B2 (en) Power semiconductor device and method therefor
US10559650B2 (en) Trench capacitor with warpage reduction
US7253492B2 (en) Semiconductor structure with via structure
TW471179B (en) Semiconductor device and its manufacturing method
CN100444400C (zh) 功率半导体器件及其方法
JP5042492B2 (ja) 半導体装置
KR20210040105A (ko) 저 기생 커패시턴스 rf 트랜지스터
US20190229180A1 (en) Integrated trench capacitor formed in an epitaxial layer
JP4473834B2 (ja) 半導体装置
JP2006278832A (ja) 半導体装置および電子装置
JP2006310838A (ja) パワー半導体装置およびそのための方法
JP2006310836A (ja) パワー半導体装置およびそのための方法
JP2004096119A (ja) 半導体装置およびその製造方法
JP2006019612A (ja) 半導体装置およびその製造方法
JP2004327919A (ja) 半導体装置
JP2004096118A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100426

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100723

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100730

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100927

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101004

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120110