JP4482013B2 - 高周波電力増幅器とそれを用いた無線携帯端末 - Google Patents
高周波電力増幅器とそれを用いた無線携帯端末 Download PDFInfo
- Publication number
- JP4482013B2 JP4482013B2 JP2007086955A JP2007086955A JP4482013B2 JP 4482013 B2 JP4482013 B2 JP 4482013B2 JP 2007086955 A JP2007086955 A JP 2007086955A JP 2007086955 A JP2007086955 A JP 2007086955A JP 4482013 B2 JP4482013 B2 JP 4482013B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- frequency power
- gate electrode
- high frequency
- acoustic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000013078 crystal Substances 0.000 claims description 30
- 239000000758 substrate Substances 0.000 claims description 28
- 239000004065 semiconductor Substances 0.000 claims description 12
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 230000005540 biological transmission Effects 0.000 claims description 7
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 2
- 229910004541 SiN Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 30
- 238000000034 method Methods 0.000 description 14
- 230000005535 acoustic phonon Effects 0.000 description 13
- 230000008569 process Effects 0.000 description 13
- 239000007787 solid Substances 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003321 amplification Effects 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000003199 nucleic acid amplification method Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000001803 electron scattering Methods 0.000 description 2
- 238000000605 extraction Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910008310 Si—Ge Inorganic materials 0.000 description 1
- 101100184148 Xenopus laevis mix-a gene Proteins 0.000 description 1
- 101100345673 Xenopus laevis mix-b gene Proteins 0.000 description 1
- 230000002730 additional effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
- H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/211—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/366—Multiple MOSFETs are coupled in parallel
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/20—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F2203/21—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F2203/211—Indexing scheme relating to power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only using a combination of several amplifiers
- H03F2203/21178—Power transistors are made by coupling a plurality of single transistors in parallel
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Amplifiers (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、高周波電力増幅器とそれを用いた無線携帯端末に関する。
従来、携帯型の無線端末の送信部には、ガリウム砒素（ＧａＡｓ）などの化合物半導体を用いたトランジスタを最終増幅段とする高周波電力増幅器が多く用いられている。しかしながら、ＣＭＯＳプロセスの微細化の進展とともに、ベースバンド部のデジタル回路のみならず、フロントエンド部の高周波アナログ回路についてもＣＭＯＳで実現しようとする努力が続けられており、一部ではすでに商品化されている。化合物半導体プロセスや、Ｓｉ−Ｇｅプロセスと比較して、ロジック回路用に用いられている標準ＣＭＯＳ集積回路プロセスは、量産時に単位面積あたり比較的に安価であるというメリットに加え、将来的にはシリコンチップ上に全ての送受信回路を構成できる可能性がある。
高周波用電力増幅器をＭＯＳ型電界効果トランジスタで構成しようとする場合、Ｓｉ基板上のＭＯＳトランジスタは高密度の配置が可能であることにより、従来よりも発熱の影響が顕在化しやすい。特に、ギガヘルツ帯の高周波信号を電力増幅する場合、トランジスタ内部で消費される電力が大きくなり、結果的に単位時間あたりの発熱量が増える傾向がある。
微細化プロセスを活用することにより限られた面積に高密度で配置されたトランジスタが発熱すると、チャネル温度が上昇しやすく、トランジスタの出力電力が低下し、熱雑音が増大し、さらに信頼性が大幅に劣化する。
Oleg Semenov et al.,IEEE Transactions on Device and Materials Reliability, Vol. 6, No. 1, 2006, pp.17-27.
Oleg Semenov et al.,IEEE Transactions on Device and Materials Reliability, Vol. 6, No. 1, 2006, pp.17-27.
ＭＯＳトランジスタによって高周波電力増幅器を構成する場合、通常マルチ・フィンガーと呼ばれるレイアウト構成を取るのが一般的である。ＭＯＳトランジスタにおいては電源電圧が低いために、大電力の高周波出力を得るためには比較的大きな出力電流を得る必要が生じる。電圧一定下でＭＯＳトランジスタに大電流を流すためには、電子やホールなどの伝導キャリアが通過するためのチャネル幅Ｗを大きくする必要がある。
ところが、ＭＯＳトランジスタのゲート電極はポリシリコンで構成されるために、アルミニウム（Ａｌ）や銅（Ｃｕ）などの金属配線と比較すると抵抗率が２−３桁高い。高周波信号の増幅では、ゲート絶縁膜により構成されるＭＯＳキャパシタに頻繁に充放電する必要が生じるが、この充放電は高抵抗のゲート電極を介して行わなければならない。このため、一本あたりのゲート電極が長いと、充放電に要する時間が長くなり、高周波の用途には向かない。そこで、ゲート電極を一本ではなく、複数に分割し、互いに並列接続する方式が採用されている。このような構成においては、一本一本のゲート電極がその形状からゲート・フィンガーと呼ばれ、複数のトランジスタが並列配列された全体としての構成がマルチ・フィンガーと呼ばれることが多い。
従来用いられている、マルチ・フィンガー構成のＭＯＳトランジスタは、例えばｐ型Ｓｉ基板上に形成されており、ｎ型の伝導を有するソース・ドレイン領域が基板上に形成されている。また、ゲート電極が複数本に分割されて櫛型に配列されている。それぞれのゲート電極の両側には、ドレイン電極、ソース電極が配置されている。ドレイン領域およびソース領域は隣り合うＭＯＳトランジスタどうしで共有されており、これにより、レイアウトの面積が節約されている。
ここで、マルチ・フィンガー構成を有するｎ型ＭＯＳトランジスタの電流-電圧特性について、設計値と実測値を比較すると、チャネル幅が小さいトランジスタでは比較的両者の一致が良いのに対して、チャネル幅が大きいトランジスタではその差が次第に大きくなる。このような設計値と実測値の食い違いは、チャネル幅が大きいほど、系統的に食い違いが大きくなるという結果が得られる。
このような食い違いが生じる原因は、チャネル幅が大きいトランジスタでは、大きな電流が流れるためにチャネルでの発熱量が大きく、その結果トランジスタの温度が上昇し、トランジスタのチャネルを流れる移動度が低下するためと考えられる。このような現象は一般にトランジスタの自己発熱効果と呼ばれている。ちなみに、Ｎ型トランジスタのキャリアである電子の移動度は温度の上昇とともに、小さくなることが知られている。
ここで、μは移動度、μ０は基準温度における移動度、Ｔは温度、Ｔ０は基準温度、μＴＥは移動度温度指数（約−１．５）である。
上述の非特許文献１には、隣接したトランジスタ間に存在する熱的な結合の効果が示されている。同文献のＦｉｇ．８には、二個のＭＯＳトランジスタが隣接して配置した場合の温度分布についてのシミュレーション結果が示されている。それによると、フィンガー間の距離が最小設計寸法の場合、温度分布には強い重なりがあり、一方のトランジスタが発生する熱が、他方のトランジスタの温度上昇に影響を与えることが示されている。
一方、フィンガー間距離を２．４μｍまで離すと、温度分布の重なりは弱くなり、熱源におけるピークの温度も若干低くなることが予測されている。しかしながら、このようにフィンガー間距離を離すことによる温度低下の効果は、信頼性を確保する上で必ずしも十分とはいえない。
上述した問題を要約すると、微細プロセスにより作成されるマルチ・フィンガー構成のＭＯＳトランジスタ特有の問題として、チャネル幅Ｗが大きいほどフィンガー本数は増えるため、自己発熱効果、およびフィンガー間の熱的相互干渉によりチャネル温度が大幅に上昇し、出力電力の低下をもたらす。チャネル温度の上昇はまた、出力信号に重畳される熱雑音を増大させる一方、トランジスタの劣化を加速し、信頼性を損なう。これを回避するために、フィンガー間距離を離すことは、温度の低下に若干の効果を示すことが期待されるものの、その効果は必ずしも十分ではない。
本発明は、以上の点に鑑みてなされたもので、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた高周波電力増幅器を提供することを目的とする。
本発明の第１の態様による高周波電力増幅器は、半導体基板上に形成されたゲート電極、ソース領域及びドレイン領域が、それぞれ共通接続された複数のトランジスタと、
前記半導体基板の表面部分であって、かつ隣り合う前記トランジスタ間に設けられた複数の音響反射層と、
を備え、前記音響反射層は、前記ゲート電極の長さ方向に対して斜め方向に位置するように配置されており、
前記半導体基板は、シリコン基板であり、
前記ゲート電極の長さ方向は、前記シリコン基板の結晶方位＜１００＞に平行に設けられていることを特徴とする。
前記半導体基板の表面部分であって、かつ隣り合う前記トランジスタ間に設けられた複数の音響反射層と、
を備え、前記音響反射層は、前記ゲート電極の長さ方向に対して斜め方向に位置するように配置されており、
前記半導体基板は、シリコン基板であり、
前記ゲート電極の長さ方向は、前記シリコン基板の結晶方位＜１００＞に平行に設けられていることを特徴とする。
本発明の第２の態様による無線携帯端末は、上記記載の高周波電力増幅器を送信回路に備えたことを特徴とする。
本発明による高周波電力増幅器においては、ＭＯＳ型トランジスタに大きな電力を投入した際にチャネルで生じる発熱を、効率的に外部に排出するため、チャネル温度の上昇を抑制し、出力の低下を防ぎ、熱雑音の影響を抑制することができる。また、長時間の連続使用に対して安定に動作する、信頼性に優れた高周波電力増幅器および無線携帯端末を提供することができる。
以下に、図面を参照しながら、本発明の実施形態について説明する。
（第１実施形態）
図１から図４に、本発明の第１実施形態による、高周波電力増幅器用のＭＯＳ型トランジスタのレイアウトを示す。図１から図４の（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂにおける断面図を示す。また図５は本実施形態のＭＯＳトランジスタの三次元レイアウト、図６は、図１−図４に示したトランジスタの等価回路である。図１および図６に示されたＭＯＳトランジスタは、大きなドレイン電流を流すことができるように、それぞれ３個のトランジスタに分割され、個々のトランジスタを並列接続することにより構成されている。ここでは、簡単のために３個のトランジスタの例について図示したが、チャネル幅Ｗをより大きくするためには、さらに並列接続の個数を増やすことが好ましい。
図１から図４に、本発明の第１実施形態による、高周波電力増幅器用のＭＯＳ型トランジスタのレイアウトを示す。図１から図４の（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂにおける断面図を示す。また図５は本実施形態のＭＯＳトランジスタの三次元レイアウト、図６は、図１−図４に示したトランジスタの等価回路である。図１および図６に示されたＭＯＳトランジスタは、大きなドレイン電流を流すことができるように、それぞれ３個のトランジスタに分割され、個々のトランジスタを並列接続することにより構成されている。ここでは、簡単のために３個のトランジスタの例について図示したが、チャネル幅Ｗをより大きくするためには、さらに並列接続の個数を増やすことが好ましい。
このＮ型ＭＯＳトランジスタは、Ｐ型の導電性を示すシリコン基板の上に形成されている。図１に示したように、個々のＭＯＳ型トランジスタは、素子領域に形成されたゲート２１、ドレイン２２、ソース２３から構成されており、隣接するトランジスタとトランジスタの間には、ＳｉＯ２からなる、埋め込み音響反射層２４が設けられている。この埋め込み音響反射層２４は、シリコン基板に埋め込まれており、最も深いところではシリコン基板表面からの深さは約２５０ｎｍである。なお、埋め込み音響反射層としては、ＳｉＯ２以外にＳｉＮやＡｌ２Ｏ３などで構成することも可能である。
トランジスタを形成した後、図２に示すように層間絶縁膜２５で覆い、コンタクト・ホールを開口して配線金属を埋め込み、化学的機械的研磨プロセスにより平坦化する。コンタクト・ホール２６はゲート電極２１上に開口されてゲート電極への電気的な接続部分を構成する。また、コンタクト・ホール２７は、ドレイン領域２２およびソース領域２３に開口されて、それぞれの領域からの電気的な引き出し部を形成する。
図３は、層間絶縁膜２５の上に、第一の配線層２８を設けたところである。第一の配線層２８は例えばアルミニウム（Ａｌ）や銅（Ｃｕ）などの導電性の高い金属で形成されることが好ましい。本実施形態では、第一の配線層２８が、シリコン基板に形成されたドレイン領域、ソース領域からの電極の引き出しとして用いられると同時に、ゲート電極２１の配線引き出しとして、また複数のゲート電極間を接続する配線部としても用いている。
図４は、さらに層間絶縁膜２９を形成して、第二層の配線層３０を形成したところである。第二層の配線層３０は、複数のトランジスタのドレイン領域、ソース領域からの引き出し線を接続するための配線として用いている。また、図５は、図１−図４の順をおって作成される本実施形態の三次元レイアウト図を示す。
ここで、本実施形態におけるＭＯＳトランジスタの構成による、チャネル部の温度上昇の抑制効果を説明するため、まず、ＭＯＳトランジスタにおける熱の発生と、熱伝導のメカニズムについて説明する。
ＭＯＳトランジスタでは、ゲート電圧により反転層が形成され、この反転層をチャネルとしてキャリアが流れる。シリコンの場合、反転層におけるキャリアの移動度を支配する散乱要因としては、不純物散乱、格子散乱、表面散乱の三種類があり、温度が上昇するにつれてこのうち格子散乱(フォノン散乱)が支配的になる（例えば、Y. Cheng et al., Semicond. Sci. Technol. 12 (1997) 1349-1354参照）。電子が結晶格子と衝突してエネルギーを失うとき、結晶格子にはフォノンのエネルギーが励起される。微視的に見た場合、これがそもそもＭＯＳトランジスタにおける発熱の原因となる。また電子がフォノンにより散乱されるとき、電子はフォノンの縦波モードによって散乱され、横波フォノンによっては散乱されないことが知られている。このことは、電子が結晶格子によって散乱されてエネルギーを失うとき、フォノンの縦波モードがエネルギーを得ることを示している。
このようにして発生した格子振動のエネルギーは、格子振動の波となってシリコン結晶中を伝播する。もし、結晶の境界、不純物、転位、格子波(フォノン)間の相互作用が無ければ、熱エネルギーは結晶中をフォノンの群速度、すなわち音速で極めて速く伝わる。ところが実際には、非調和散乱により、異なる別のモードにエネルギーが変換されて、やがてはランダム方向の熱振動に変化する(熱平衡)。
文献（C. J. Glassbrenner and G. A. Slack, Phys. Rev. 134 (1964) A1058-A1069.）には、シリコン単結晶中の熱伝導率の温度依存性についての測定結果と、その伝導メカニズムについて述べられている。それによると、金属中の熱伝導が主に電子が担っているのとは対照的に、シリコン単結晶中の熱伝導は主にフォノンによることが実験的に示されている。また、温度によって熱伝導を支配している要因が異なり、１０Ｋ以下の低い温度では結晶の境界によるフォノン散乱、１０Ｋから１００Ｋ程度までの温度範囲では結晶中に含まれる同位元素によるフォノン散乱、１００Ｋ以上ではウムクラップ散乱(umclapp scattering)が支配的であることが示されている。したがって、室温（３００Ｋ）付近におけるシリコン結晶中の熱伝導は、主としてウムクラップ散乱により制限されているということができる。
二つのフォノンが衝突して、新たに一つのフォノンが生成するフォノン−フォノン散乱の過程は、正常過程とウムクラップ過程に分類できる。このうち正常過程では、生成したフォノンの波数ベクトルが第一ブリュアン・ゾーンの内側に入り、衝突前と衝突後でエネルギーが伝播する進行方向に変化はない。したがって熱流の進行方向と速さにはほとんど変化がない。ところがウムクラップ過程では、生成したフォノンの波数ベクトルが第一ブリュアン・ゾーンの外側に出るため、エネルギーの進行方向が逆転する。このようなウムクラップ散乱の発生頻度が高くなると、フォノン全体による平均的なエネルギー移動の速度が低下し、熱伝導率が低くなる。
このようなウムクラップ散乱が生じる確率は、温度に依存する。ウムクラップ散乱が生じるためには、衝突する前のフォノンの波数ベクトルの大きさが少なくとも第一ブリュアン・ゾーンの１／２よりも大きくなければならないが、そのような波数をもつフォノンが存在する確率は、温度が高くなるほど高くなるからである。ウムクラップ散乱を起こしうる高いエネルギーを持ったフォノンは、デバイ温度をΘとすると、およそその半分のΘ／２の温度に相当する熱エネルギーをもつ。一方、シリコン単結晶におけるデバイ温度はΘ＝６４０Ｋであることが知られており、室温（３００Ｋ）は、デバイ温度の１／２以下である。したがって、シリコン結晶中では、室温でウムクラップ散乱を起こしうるだけの高いエネルギーを有するフォノンの存在確率が相対的に低く、このためウムクラップ散乱は発生しにくく、したがって他の物質と比較して熱伝導率が高い（１６８Ｗ／ｍＫ）。
熱伝導率を与える近似式として、
が知られている。ここで、κは熱伝導率、vはフォノンの群速度、Cは単位体積あたりの比熱であり、λはフォノンがエネルギーを交換するような衝突と衝突の間の平均自由行程である。
シリコン単結晶の場合、熱伝導率としてκ＝１．６８Ｗ／ｃｍＫを用い、単位体積あたりの比熱としてＣ＝１．６Ｊ／ｃｍ３Ｋを用い、平均音速としてｖ＝６．４ｘ１０５ｃｍ／ｓｅｃを用いると、フォノン散乱における平均自由行程として約０．０５μｍが得られる。この値は現在一般的なＣＭＯＳプロセスで用いられている最小設計寸法の半分から数分の一程度である。
一方、文献（Y. V. Ilisavski, V.M.Sternin, Sov. Phys. Solid State 27 (1985) 236 through G. G. Sahasrabudhe and S. D. Lambade, J. Phys. Chem. Solid. 60 (1999) 773-785.）には、シリコン単結晶の内部の、フォノン散乱の緩和時間の温度依存性に関する測定データが報告されている。これらデータは音響的に測定されたもので、その温度で励起されているフォノンについて平均をとったものに相当する。それによると、Ｓｉの［１００］方向に進行する縦波について、室温では、τ＝２．２ｘ１０−１０ｓｅｃ程度が得られている（上記文献（Y. V. Ilisavski, V.M.Sternin, Sov. Phys. Solid State 27 (1985) 236 through G. G. Sahasrabudhe and S. D. Lambade, J. Phys. Chem. Solid. 60 (1999) 773-785. ）のFig. 1参照）。一方、フォノン散乱の緩和時間τと平均自由行程λの間には次の関係がある。
ここで、vは音速である。シリコン結晶中を［１００］方向に伝播する音速として、ｖ＝８．４３ｘ１０５ｃｍ／ｓｅｃが知られている。この関係からフォノンの平均自由行程を見積もると、λ＝１．９μｍが得られる。これは、CMOSプロセスにおける最小設計寸法の数倍から十倍に相当する。
別々の方法で見積もった平均自由行程の値に、このような違いが生じる原因として、上記文献（Y. V. Ilisavski, V.M.Sternin, Sov. Phys. Solid State 27 (1985) 236 through G. G. Sahasrabudhe and S. D. Lambade, J. Phys. Chem. Solid. 60 (1999) 773-785.）では、一般的に測定される熱伝導率や比熱には、横波フォノンの影響が入っており、むしろ横波フォノンの寄与が大きいことを指摘している。一方、上記文献（Y. V. Ilisavski, V.M.Sternin, Sov. Phys. Solid State 27 (1985) 236 through G. G. Sahasrabudhe and S. D. Lambade, J. Phys. Chem. Solid. 60 (1999) 773-785.）では、縦波を用いて音響的に測定した結果であり、これは音響的な縦波フォノンの散乱に関する緩和時間である。この説明が正しいとすると、横波音響フォノンと比較して、縦波音響フォノンはシリコン結晶中で散乱されにくいという性質があると考えられる。
また、上記文献（Y. V. Ilisavski, V.M.Sternin, Sov. Phys. Solid State 27 (1985) 236 through G. G. Sahasrabudhe and S. D. Lambade, J. Phys. Chem. Solid. 60 (1999) 773-785.）には、［１００］方向と［１１０］方向の縦波に対する緩和時間を測定しており、［１００］方向のほうが緩和時間は長いことが示されている。これは、他の方向に進行する縦波の音響フォノンと比較しても、［１００］方向に進行する縦波の音響フォノンが散乱されにくいことを示している。
また、電子がフォノンによって散乱されるとき、フォノンの縦波モードによってのみ散乱され、横波フォノンによっては散乱されないことが知られている。
結論として、ＣＭＯＳトランジスタのチャネル(反転層)において電子と結晶格子が衝突することにより発生した縦波のフォノンは、トランジスタの最小設計寸法の数倍から十倍の距離、散乱しないで音響的な格子波として進行することができる。以上の知見をもとに、本実施形態は、チャネルで発生した直後の熱エネルギーが縦波の音響フォノンとして伝播することを利用して、トランジスタから効率よく逃がすような構成を有する。
具体的には、シリコン基板とは異なる音響インピーダンスを有する音響反射層を隣り合うゲート・フィンガーとゲート・フィンガーの間の基板中に埋め込むことにより、一方のトランジスタのチャネルで発生した音響フォノンが、他方のトランジスタに到達するのを妨げ、トランジスタ間の熱的な干渉を抑制することができる。
例えば本実施形態では、音響反射層を構成する材質としてＳｉＯ２を用いている。ＳｉＯ２の密度は２．２ｇ／ｃｍ３、縦波の音速は５．７ｘ１０３ｍ／ｓｅｃであることが知られており、これらの値から見積もられる音響インピーダンスはＺｓｉｏ２＝１２．５ｘ１０６ｋｇ／ｍ２ｓｅｃである。一方、シリコン単結晶の密度は２．３３ｇ／ｃｍ３、［１００］方向に伝播する縦波の音速は８．４３ｘ１０３ｍ／ｓｅｃから見積もられる音響インピーダンスはＺｓｉ＝１９．６ｘ１０６ｋｇ／ｍ２ｓｅｃである。このような音響インピーダンスの違いにより、その界面では音響フォノンは散乱される。
また、ＳｉＯ２の熱伝導率は１Ｗ／ｍＫであるのに対して、Ｓｉの熱伝導率は１６８Ｗ／ｍＫである。したがって、熱伝導率の観点からも、シリコン結晶中を伝播してきた熱エネルギーは、ＳｉＯ２との界面に到達したとき、界面からＳｉＯ２内部には入り込みにくいことがわかる。
また、本実施形態によるトランジスタにおいては、ゲート電極がシリコン結晶の［１００］方位に平行に配置されている。これは、ソースからドレインに向かって電界によって加速された電子が走行する方向と、加速された電子が結晶格子と衝突して発生する縦波のフォノンの進行方向が、音響フォノンが散乱されにくい［１００］方向を向いていることにより、ＭＯＳトランジスタで発生した熱エネルギーを、より速やかに外部に排出することができるからである。なお、本実施形態においては、ゲート電極がシリコン結晶の［１００］方位に平行に配置されていたが、［０１０］方位、［００１］方位、［−１００］方位、［０−１０］方位、または［００−１］方位のいずれかに平行に配置されていてもよい。［０１０］方位、［００１］方位、［−１００］方位、［０−１０］方位、および［００−１］方位は、［１００］方位と等価の方位であり＜１００＞方位と総称される。
また、本実施形態によるトランジスタにおいては、上記埋め込み音響反射層とソース領域あるいはドレイン領域との境界が、ゲート電極に対して平行ではなく、適切な角度をもって配置される。すなわち、音響反射層は、ゲート電極の長さ方向に対して斜め方向に位置するように配置される。この角度は、ゲート電極が配置された方向と４５°であることが好ましい。これによって、シリコン結晶と埋め込み音響反射層との界面で散乱されたフォノンが、平均的には９０°進行方向を変え、再びフォノンが散乱されにくい［１００］方向に向いて進行することにより、熱エネルギーをＭＯＳトランジスタから、より速く排出することができるからである。
同時に、上記ソース領域およびドレイン領域は、ゲート電極が配置された方向に平行に、かつ、互いに逆方向となるように延長して配置される。このような構成により、チャネルにおいて発生した音響フォノンの一部は、埋め込み音響反射層により散乱されることにより進行方向を変え、隣接するトランジスタに向かわず、ゲート電極が配置された方向と平行の方向、すなわちトランジスタが配置されていない方向へと誘導される。これにより、熱エネルギーをトランジスタの外部に効率的に逃がすことができ、温度の上昇を抑制することができる。
図７に結晶格子による電子の散乱と、縦波フォノン発生のメカニズムを示す模式図を示す。チャネルを走行する電子は、ドレイン−ソース間に印加された電界によって加速されて、ドレイン付近では最も高い速度となる。このとき、ゲート電極がシリコン結晶の［１００］に平行に形成されているため、電子も［１００］方向に運動エネルギーをもつ。電界が弱い場合、すなわちトランジスタの線形領域では、主として電子は結晶格子により弾性的に散乱されて、縦波の音響フォノンが発生する。電界強度が強い場合、すなわちトランジスタの飽和領域では、次第に高いエネルギーをもつ電子が増え非弾性的な散乱により、光学フォノンが発生する。高エネルギーをもつ光学フォノンは、振動ポテンシャルの非調和性を介して二つの音響フォノンに崩壊する。
シリコン結晶のデバイ温度が６４０Ｋと高いため、室温ではウムクラップ散乱を引き起こすに十分なエネルギーをもつ確率は比較的低い。縦波の音響フォノンは、［１００］方向に進行するため、他の方位に進行する波と比較して、平均自由行程が長く、散乱されにくい。このようにして、音速に高い速さで進行した波は、トランジスタとトランジスタの間に基板に形成された埋め込み音響反射層にぶつかり散乱される。
図８に本実施形態により構成されたＭＯＳトランジスタの熱エネルギーが流れる方向３１と電流が流れる方向３２を示す。埋め込み音響反射層は、ゲート電極が配置された角度に対して、ある角度をもって配置されているため、さらに好ましくは４５°方向に配置されているため、散乱された音響フォノンとしての波３１は、入射方向に対して９０°の方向に反射される。このため、本実施形態によるＭＯＳトランジスタにおいては、発生した熱エネルギーを効率的に外部に排出することができる。一方、電流は、図８（ｂ）に示したように、ドレインからチャネルを通ってソースに流れるため、電流密度が均一になるという付加的な効果も期待される。
このように本実施形態は、同一半導体基板上に形成されたソース・ドレイン・ゲートがそれぞれ並列接続（共通接続）された複数のＭＯＳトランジスタにより構成される高周波電力増幅器において、隣接するトランジスタ間の基板に埋め込まれた音響反射層が設けられ、かつ上記埋め込み音響反射層がゲート電極に角度をもって配置され、ソース・ドレイン領域が、ゲート電極方向に平行に、かつ互いに逆方向となるように延長して配置されたことを特徴とする。
本実施形態によるトランジスタは、従来のマルチ・フィンガー構成によるＭＯＳトランジスタと同様に、ゲート電極が複数本に分割されて、同一半導体基板上に並行に配列される。しかしながら、従来の一般的なマルチ・フィンガー構成では、隣り合うゲート・フィンガーとゲート・フィンガーの間が、ソース領域あるいはドレイン領域のどちらか一方を共有し、これらの距離により隔てられただけであったのに対して、本実施形態では、隣り合うトランジスタの間に埋め込み音響反射層を設ける点が異なる。このような埋め込み音響反射層としては、半導体基板の表面をある深さにエッチングした後、ＳｉＯ２などのシリコン基板とは音響インピーダンスが異なる絶縁膜を埋め込むことにより形成される。
（第２実施形態）
また図９、図１０に示したような第２実施形態を取ることも可能である。図９に、本発明の第２の実施の形態による、高周波電力増幅器用のＭＯＳ型トランジスタのレイアウトを示す。図９の（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂにおける断面図を示す。また、図１０は本実施形態の三次元によるＭＯＳトランジスタの三次元レイアウトである。
また図９、図１０に示したような第２実施形態を取ることも可能である。図９に、本発明の第２の実施の形態による、高周波電力増幅器用のＭＯＳ型トランジスタのレイアウトを示す。図９の（ａ）は平面図、（ｂ）は（ａ）のＢ−Ｂにおける断面図を示す。また、図１０は本実施形態の三次元によるＭＯＳトランジスタの三次元レイアウトである。
図９は、第１実施形態における図２に相当する。第１実施形態と第２実施形態の違いは、第１実施形態においては、ドレイン領域２２とソース領域２３が、隣り合うトランジスタ間で分離されていたが、第２実施形態においては、ゲート電極２１を延長した領域において、互いに連続して形成されている点である。図９に示した構造を形成した後、第１実施形態の図３と同様に、層間絶縁膜２５の上に、第一の配線層２８を設け、図４と同様に、さらに層間絶縁膜２９を形成して、第二層の配線層３０を形成する。このようにして、図１０に示すような、三次元構造を有するＭＯＳトランジスタを形成することができる。
このような第２実施形態の構成では、熱伝導性の良いシリコンが占める領域の面積が、第１実施形態よりも広げることができるので、さらにトランジスタの温度上昇を抑制することができる。
（第３実施形態）
次に、本発明の第３実施形態による無線携帯端末の送信回路のブロック図を図１１に示す。本実施形態の無線携帯端末は、第１または第２実施形態のいずれかの高周波電力増幅器を備えている。この送信回路では、図示しないベースバンド回路から直交デジタル信号ＩとＱを受け取り、局所発振器ＬＯのミキサＭＩＸ１、ＭＩＸ２において位相が９０度異なるように高周波信号により変調される。そして、この変調された信号が加算器ＡＤで加算された後、バンドパスフィルタＢＰＦを通過する。バンドパスフィルタＢＰＦを通過した信号は電力増幅器ＰＡにより増幅され、アンテナＡＮＴから電磁波として輻射される。電力増幅器ＰＡとして、第１または第２実施形態のいずれかの高周波電力増幅器が用いられる。
次に、本発明の第３実施形態による無線携帯端末の送信回路のブロック図を図１１に示す。本実施形態の無線携帯端末は、第１または第２実施形態のいずれかの高周波電力増幅器を備えている。この送信回路では、図示しないベースバンド回路から直交デジタル信号ＩとＱを受け取り、局所発振器ＬＯのミキサＭＩＸ１、ＭＩＸ２において位相が９０度異なるように高周波信号により変調される。そして、この変調された信号が加算器ＡＤで加算された後、バンドパスフィルタＢＰＦを通過する。バンドパスフィルタＢＰＦを通過した信号は電力増幅器ＰＡにより増幅され、アンテナＡＮＴから電磁波として輻射される。電力増幅器ＰＡとして、第１または第２実施形態のいずれかの高周波電力増幅器が用いられる。
以上説明したように、第１または第２実施形態のいずれかの高周波電力増幅器を用いることにより、動作時の出力低下が少なく、熱雑音の影響が少なく、高周波動作が安定で、かつ信頼性に優れた無線携帯端末を得ることができる。
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。
２１ ゲート電極
２２ ドレイン領域
２３ ソース領域
２４ 埋め込み音響反射層
２５ 層間絶縁膜
２６ コンタクト・ホール
２７ コンタクト・ホール
２８ 第一の配線層
２９ 層間絶縁膜
３０ 第二の配線層
２２ ドレイン領域
２３ ソース領域
２４ 埋め込み音響反射層
２５ 層間絶縁膜
２６ コンタクト・ホール
２７ コンタクト・ホール
２８ 第一の配線層
２９ 層間絶縁膜
３０ 第二の配線層
Claims (7)
- 半導体基板上に形成されたゲート電極、ソース領域及びドレイン領域が、それぞれ共通接続された複数のトランジスタと、
前記半導体基板の表面部分であって、かつ隣り合う前記トランジスタ間に設けられた複数の音響反射層と、
を備え、前記音響反射層は、前記ゲート電極の長さ方向に対して斜め方向に位置するように配置されており、
前記半導体基板は、シリコン基板であり、
前記ゲート電極の長さ方向は、前記シリコン基板の結晶方位＜１００＞に平行に設けられていることを特徴とする高周波電力増幅器。 - 前記音響反射層は、前記ゲート電極の長さ方向に対して４５°の方向に位置するように配置されたことを特徴とする請求項１に記載の高周波電力増幅器。
- 前記半導体基板は、シリコン基板であり、
前記音響反射層は、前記シリコン基板とは音響インピーダンスが異なる絶縁膜によって形成されたことを特徴とする請求項１または２に記載の高周波電力増幅器。 - 前記音響反射層は、ＳｉＯ２、ＳｉＮ又はＡｌ２Ｏ３のうちのいずれか一つを少なくとも含む ことを特徴とする請求項３に記載の高周波電力増幅器。
- 前記ソース領域及びドレイン領域は、前記ゲート電極の長さ方向と平行であって、かつ互いに逆方向に延長するようにして配置されたことを特徴とする請求項１乃至４のいずれかに記載の高周波電力増幅器。
- 隣り合う前記トランジスタの前記ソース領域及びドレイン領域は、互いに逆方向に延長された部分がそれぞれ接続するように形成されたことを特徴とする請求項５に記載の高周波電力増幅器。
- 請求項１乃至６のいずれかに記載の高周波電力増幅器を送信回路に備えたことを特徴とする無線携帯端末。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007086955A JP4482013B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波電力増幅器とそれを用いた無線携帯端末 |
| US11/871,451 US20080258815A1 (en) | 2007-03-29 | 2007-10-12 | High frequency power amplifier and wireless portable terminal using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007086955A JP4482013B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波電力増幅器とそれを用いた無線携帯端末 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008245222A JP2008245222A (ja) | 2008-10-09 |
| JP4482013B2 true JP4482013B2 (ja) | 2010-06-16 |
Family
ID=39871603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007086955A Active JP4482013B2 (ja) | 2007-03-29 | 2007-03-29 | 高周波電力増幅器とそれを用いた無線携帯端末 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080258815A1 (ja) |
| JP (1) | JP4482013B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5438947B2 (ja) * | 2007-11-27 | 2014-03-12 | 株式会社東芝 | 半導体装置 |
| JP5283943B2 (ja) | 2008-03-25 | 2013-09-04 | 株式会社東芝 | 半導体装置 |
| WO2011039792A1 (ja) * | 2009-09-29 | 2011-04-07 | 株式会社 東芝 | 半導体装置 |
| JP5398841B2 (ja) | 2009-09-29 | 2014-01-29 | 株式会社東芝 | 電力増幅器 |
| JP5202674B2 (ja) | 2011-03-23 | 2013-06-05 | 株式会社東芝 | 音響半導体装置 |
| JP2013062655A (ja) * | 2011-09-13 | 2013-04-04 | Toshiba Corp | 送信装置及びこの送信装置で使用される制御方法 |
| CN110249527B (zh) * | 2017-02-14 | 2024-01-23 | 京瓷株式会社 | 弹性波元件 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3129223B2 (ja) * | 1997-02-28 | 2001-01-29 | 日本電気株式会社 | 半導体装置 |
| JP2007505505A (ja) * | 2004-01-10 | 2007-03-08 | エイチブイブイアイ・セミコンダクターズ・インコーポレイテッド | パワー半導体装置およびそのための方法 |
| US6972236B2 (en) * | 2004-01-30 | 2005-12-06 | Chartered Semiconductor Manufacturing Ltd. | Semiconductor device layout and channeling implant process |
| US7399671B2 (en) * | 2005-09-01 | 2008-07-15 | Micron Technology, Inc. | Disposable pillars for contact formation |
-
2007
- 2007-03-29 JP JP2007086955A patent/JP4482013B2/ja active Active
- 2007-10-12 US US11/871,451 patent/US20080258815A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080258815A1 (en) | 2008-10-23 |
| JP2008245222A (ja) | 2008-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4482013B2 (ja) | 高周波電力増幅器とそれを用いた無線携帯端末 | |
| US8629741B2 (en) | Slot-type shielding structure having extensions that extend beyond the top or bottom of a coplanar waveguide structure | |
| US7154354B2 (en) | High permeability layered magnetic films to reduce noise in high speed interconnection | |
| KR102224623B1 (ko) | 절연체 아래에 상호접속부를 갖는 반도체―온―절연체 집적 회로 | |
| US20090007036A1 (en) | Integrated Fin-Local Interconnect Structure | |
| KR101561519B1 (ko) | 반도체장치 및 그 제조방법 | |
| CN103165661B (zh) | 用于减小栅极阻抗FinFET的方法和装置 | |
| US20090001426A1 (en) | Integrated Fin-Local Interconnect Structure | |
| JP2008536329A (ja) | 半導体デバイスおよびその製造方法 | |
| KR20160098193A (ko) | 반도체 디바이스상에 랩-어라운드 콘택트를 형성하는 방법 | |
| US20170372982A1 (en) | Integration of Thermally Conductive but Electrically Isolating Layers with Semiconductor Devices | |
| CN110323220A (zh) | 被形成以充当天线开关的半导体器件 | |
| US20150115431A1 (en) | Thermal energy dissipation using backside thermoelectric devices | |
| JP2006210790A (ja) | 半導体装置およびその製造方法 | |
| JP2008244094A (ja) | 高周波電力増幅器および携帯型無線端末 | |
| US9368408B2 (en) | Method of manufacturing a semiconductor device with buried channel/body zone and semiconductor device | |
| US10468325B2 (en) | RFIC device and method of fabricating same | |
| US20210376234A1 (en) | Switch Device and Method for Manufacturing a Switch Device | |
| US20080079170A1 (en) | Semiconductor device | |
| US11038031B2 (en) | Field-effect transistor | |
| TW201807757A (zh) | 改善熱和ｒｆ性能之具有底部填充氮化鋁的氮化鎵電晶體 | |
| CN103208518A (zh) | 一种源漏非对称自对准的射频功率器件及其制备方法 | |
| US11063118B1 (en) | TeraHertz capable integrated circuit | |
| WO2018063397A1 (en) | Gate trench precision resistors with high-k rmg gan transistor | |
| TWI569448B (zh) | 半導體結構以及半導體結構之製備方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090624 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100226 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100318 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |