JP2006210790A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006210790A
JP2006210790A JP2005023246A JP2005023246A JP2006210790A JP 2006210790 A JP2006210790 A JP 2006210790A JP 2005023246 A JP2005023246 A JP 2005023246A JP 2005023246 A JP2005023246 A JP 2005023246A JP 2006210790 A JP2006210790 A JP 2006210790A
Authority
JP
Japan
Prior art keywords
electrode
emitter
collector
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005023246A
Other languages
English (en)
Inventor
Hisashi Toyoda
久志 豊田
Koichi Arai
耕一 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2005023246A priority Critical patent/JP2006210790A/ja
Priority to US11/339,566 priority patent/US20060170004A1/en
Publication of JP2006210790A publication Critical patent/JP2006210790A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73Bipolar junction transistors
    • H01L29/732Vertical transistors
    • H01L29/7322Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692Surface layout
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708Emitter or collector electrodes for bipolar transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304Base electrodes for bipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 電力利得および高周波出力特性が向上した通信機器用バイポーラトランジスタを提供する。
【解決手段】 真性ベース領域とベース電極20Bとを接続する外部ベース層11の平面形状をU字状にする。そして、基板1の主面に平行な面内において、コレクタ電極20Cの長辺とエミッタ電極20Eの長辺とを平行に配置し、コレクタ電極20Cとエミッタ電極20Eとを交互に並んで配列する。一方、ベース電極20Bは、コレクタ電極20Cおよびエミッタ電極20Eのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極20Bの長辺をコレクタ電極20Cおよびエミッタ電極20Eのそれぞれの長辺と直交するように配向する。
【選択図】 図1

Description

本発明は、半導体装置およびその製造技術に関し、特に、高周波用バイポーラトランジスタの高性能化に適用して有効な技術に関する。
デジタルコードレス電話や無線LANなどの通信機器用途に向けられる半導体デバイスには、MOSトランジスタに比べて高速動作が可能なバイポーラトランジスタが使用されている。この種の通信機器用RF(Radio Frequency)バイポーラトランジスタの高性能化にあたっては、電力利得(power gain:PG)向上ならびに高周波出力特性の向上が重要な課題となる。
特許文献1(特開平7−094521号公報)は、通信機器用バイポーラトランジスタの高速化技術を開示している。この文献に記載されたバイポーラトランジスタは、半導体基板の表面に形成されたエミッタ層と、このエミッタ層を囲むように前記半導体基板上に形成され、かつ前記エミッタ層とコンタクトし、前記エミッタ層上で凹部を有するエミッタ引き出し電極と、前記エミッタ引き出し電極の凹部領域内の前記エミッタ層上に少なくとも一部が形成されたベース層と、前記凹部領域内のベース層上に形成されたコレクタ層とを備えている。コレクタ層は、例えばベース層を形成した後、エミッタ引き出し電極で囲まれた領域内に導電膜を埋め込むことにより、自己整合的に形成される。このトランジスタ構造によれば、コレクタ層を半導体基板内ではなく、半導体基板上のベース層上に形成したことにより、コレクタ電流の電流経路となる半導体基板内の埋め込み層が不要になり、その分、トランジスタを微細化することができるので、高速化を図ることができる。
特許文献2(特開平9−199513号公報)は、バイポーラトランジスタのコレクタ抵抗の低減と製造コストの低減とを実現する技術を開示している。この文献に記載されたバイポーラトランジスタの一例は、第1導電型の半導体基板に形成された第2導電型のコレクタ領域、第1導電型のベース領域、第2導電型のエミッタ領域、絶縁層、コレクタ電極、エミッタ電極およびベース電極を備えている。ベース領域は、コレクタ領域の表面に形成され、エミッタ領域は、ベース領域の表面に形成されている。半導体基板の主表面上に形成された絶縁層は、コレクタ領域、エミッタ領域およびベース領域の一部表面に達する開口を有しており、コレクタ電極、エミッタ電極およびベース電極は、これらの開口内にそれぞれ形成されている。そして、エミッタ電極が形成される開口の長手方向の長さをLとし、この長手方向と直交する方向の第2の開口の幅をSとした場合、L/Sの値を10以上とすることにより、コレクタ抵抗の低減を図っている。
特開平7−094521号公報 特開平9−199513号公報
図17は、本発明者が検討したバイポーラトランジスタの主要部平面図、図18は、図のA−A線に沿った断面図である。
このバイポーラトランジスタは、単結晶シリコンからなる半導体基板(以下、基板という)100のエピタキシャル層101に形成されている。基板100には、コレクタ領域の一部を構成するn型埋込み層102が形成され、その上部のエピタキシャル層101には、n型のコレクタ領域103が形成されている。
コレクタ領域103の一部には、その底部がn型埋込み層102に達するn型のコレクタ引き出し領域104が形成され、他の一部にはp型の真性ベース領域105が形成されている。また、真性ベース領域105の表面の一部には、n型のエミッタ領域106が形成されている。コレクタ引き出し領域104と真性ベース領域105とは、エピタキシャル層101の表面に形成されたフィールド絶縁膜107によって互いに分離されている。
真性ベース領域105の上部には、p型の多結晶シリコン膜からなる外部ベース層108が形成され、エミッタ領域106の上部には、n型の多結晶シリコン膜からなるエミッタ引き出し層109が形成されている。外部ベース層108は、エミッタ領域106の上部を除いた真性ベース領域105の上部と、真性ベース領域105の周囲のフィールド絶縁膜107の上部とを広く覆う矩形の平面形状を有している。また、エミッタ引き出し層109も、矩形の平面形状を有している。真性ベース領域105は、外部ベース層108を構成する多結晶シリコン膜中のp型不純物(ホウ素)をコレクタ領域103の表面の一部に拡散させることによって形成され、エミッタ領域106は、エミッタ引き出し層109を構成する多結晶シリコン膜中のn型不純物(リン)を真性ベース領域105の表面の一部に拡散させることによって形成される。
エミッタ引き出し層109の上層には、層間絶縁膜110が形成されており、この層間絶縁膜110の上部には、コレクタ電極111C、エミッタ電極111Eおよびベース電極111Bが形成されている。
コレクタ電極111Cは、コレクタ引き出し領域104の上方に配置され、層間絶縁膜110のコンタクトホール112内に形成されたメタルプラグ115を介してコレクタ引き出し領域104に電気的に接続されている。エミッタ電極111Eは、エミッタ引き出し層109の上方に配置され、層間絶縁膜110のコンタクトホール114内に形成されたメタルプラグ115を介してエミッタ引き出し層109に電気的に接続されている。ベース電極111Bは、フィールド絶縁膜107の上方に配置され、層間絶縁膜110のコンタクトホール113内に形成されたメタルプラグ115を介して外部ベース層108に電気的に接続されている。
コレクタ電極111C、エミッタ電極111Eおよびベース電極111Bは、それぞれ矩形の平面形状を有している。エミッタ電極111Eおよびベース電極111Bは、外部ベース層108の上方において、それぞれ交互に複数個並んで配列されており、コレクタ電極111Cは、外部ベース層108が形成されていない領域において、ベース電極111Bに隣接して配列されている。
上記のように構成されたバイポーラトランジスタは、真性ベース領域105とベース電極111Bとを接続する外部ベース層108が、エミッタ領域106の上部を除いた真性ベース領域105の上部とその周囲のフィールド絶縁膜107の上部とを広く覆っている。そのために、外部ベース層108の下部で発生するベース−コレクタ間MOS容量(CBX)が大きくなり、ベース−コレクタ間MOS容量(CBX)と、コレクタ−ベース間接合容量(Cjc)との和(CBX+Cjc)で規定される出力容量(Cre)が大きくなる結果、式(1)で示すように、電力利得(PG)が低下するという問題が生じる。
Figure 2006210790
従って、バイポーラトランジスタの電力利得(PG)を向上させるためには、ベース−コレクタ間MOS容量(CBX)を低減することのできる素子構造の開発が重要な課題となる。
また、上記のように構成されたバイポーラトランジスタは、エミッタ電極111Eとコレクタ電極111Cとの間にベース電極111Bが配置されている。そのために、エミッタ電極111Eとコレクタ電極111Cとの距離が遠くなり、コレクタ抵抗(Rc)が大きくなる結果、式(2)で示すように、遮断周波数(f)が低下するという問題が生じる。また、コレクタ抵抗(Rc)の増加は、1dB利得圧縮出力電力が低下するという問題も引き起こす。
Figure 2006210790
本発明の目的は、バイポーラトランジスタの電力利得を向上させることのできる技術を提供することにある。
本発明の他の目的は、バイポーラトランジスタの高周波出力特性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、半導体基板の主面にそれぞれ形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、前記コレクタ領域に電気的に接続されたコレクタ電極と、外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを備えたバイポーラトランジスタを有し、前記コレクタ電極と前記エミッタ電極とをそれぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状をU字状にするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
真性ベース領域とベース電極とを接続する外部ベース層の面積を小さくすることができるので、外部ベース層の下部で発生するベース−コレクタ間MOS容量(CBX)を小さくすることができ、電力利得(PG)を向上させることができる。
また、コレクタ電極とエミッタ電極との距離を近接させることができるので、コレクタ抵抗(Rc)を小さくすることができ、遮断周波数(f)および1dB利得圧縮出力電力を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態1)
本実施の形態は、周波数1GHz以上のデジタルコードレス電話や無線LANなどの通信機器に内蔵されるパワーアンプ用バイポーラトランジスタに適用したものである。
図1および図2は、本実施の形態のバイポーラトランジスタの主要部平面図、図3は、図1のA−A線に沿った断面図、図4は、図1のB−B線に沿った断面図である。なお、バイポーラトランジスタの各構成要素と配線の平面レイアウトを見易くするために、図1および図2は、部材の一部のみを図示している。
本実施の形態のバイポーラトランジスタは、例えばp型の単結晶シリコンからなる基板1の主面に形成されたSi−Ge半導体からなるエピタキシャル層2に形成されている。基板1に形成された符号3で示す半導体領域は、コレクタ領域の一部を構成するn型埋込み層、符号4で示す半導体領域は、アイソレーション用のp型埋込み層である。また、エピタキシャル層2に形成された符号5で示す半導体領域は、n型のコレクタ領域、符号6で示す半導体領域は、p型のフィールド領域である。シリコンとゲルマニウムを組み合わせたSi−Ge半導体上に形成されたバイポーラトランジスタは、消費電力およびノイズが少なく、かつ高速で動作するので、大容量のデータを高速で送受信および処理するのに適している。
エピタキシャル層2に形成されたコレクタ領域5の一部には、その底部がn型埋込み層3に達するn型のコレクタ引き出し領域7が形成されており、他の一部にはp型の真性ベース領域8が形成されている。また、真性ベース領域8の表面の一部には、n型のエミッタ領域9が形成されている。コレクタ引き出し領域7と真性ベース領域8とは、エピタキシャル層2の表面に形成された酸化シリコン膜からなるフィールド絶縁膜10によって互いに分離されている。
真性ベース領域8の上部には、その一部がフィールド絶縁膜10上に延在する外部ベース層11が形成されている。この外部ベース層11は、p型の多結晶シリコン膜からなる。後述するように、真性ベース領域8は、外部ベース層11を構成する多結晶シリコン膜中のp型不純物(ホウ素)をコレクタ領域5の表面の一部に拡散させることによって形成される。本実施の形態の外部ベース層11は、その平面形状がU字状である。外部ベース層11は、コレクタ電極20Cの両側に位置する第1部分(a)、第2部分(b)、および前記第1部分(a)、第2部分(b)と交差する方向(略直交する方向)に配置され、前記第1、第2部分を接続する第3部分(c)からなる。すなわち、外部ベース層11の半導体基板主面に平行な平面形状は、前記第1、第2、第3部分からなるU字状の形状を有している。図1および図2に示す外部ベース層11の平面形状は、2個のU字を横に並べてそれらの一部を連結した櫛歯状になっているが、1個のU字で、または3個以上のU字を連結して外部ベース層11を構成することもできる。
エミッタ領域9の上部には、エミッタ領域9と接するn型のエミッタ引き出し層12が形成されている。エミッタ引き出し層12は、n型の多結晶シリコン膜からなり、酸化シリコン膜13および側壁絶縁膜14によって前記外部ベース層11と分離されている。後述するように、エミッタ領域9は、エミッタ引き出し層12を構成する多結晶シリコン膜中のn型不純物(リン)を真性ベース領域8の表面の一部に拡散させることによって形成される。
図示はしないが、コレクタ引き出し領域7および真性ベース領域8は、それぞれ矩形の平面形状を有している。また、エミッタ領域9およびその上部のエミッタ引き出し層12も、それぞれ矩形の平面形状を有している。コレクタ引き出し領域7と真性ベース領域8とは、それぞれが交互に複数個並んで配列され、フィールド絶縁膜10によって互いに分離されている。複数個のコレクタ引き出し領域7のそれぞれは、両端部のコレクタ引き出し領域7を除き、U字状の平面形状を有する外部ベース層11の内側に一個ずつ配置されている。
エミッタ引き出し層12の上層には、酸化シリコン膜からなる層間絶縁膜15が形成されており、この層間絶縁膜15の上部には、コレクタ電極20C、エミッタ電極20Eおよびベース電極20Bを構成する第1層メタル配線が形成されている。
コレクタ電極20Cは、コレクタ引き出し領域7の上方に配置され、層間絶縁膜15のコンタクトホール16内に形成されたメタルプラグ19を介してコレクタ引き出し領域7に電気的に接続されている。コレクタ電極20Cは、コレクタ引き出し領域7と同じく、矩形の平面形状を有している。
エミッタ電極20Eは、エミッタ引き出し層12の上方に配置され、層間絶縁膜15のコンタクトホール17内に形成されたメタルプラグ19を介してエミッタ引き出し層12に電気的に接続されている。エミッタ電極20Eは、エミッタ領域9およびエミッタ引き出し層12と同じく、矩形の平面形状を有している。
前述したように、コレクタ引き出し領域7と真性ベース領域8とは、それぞれ交互に複数個並んで配列されており、エミッタ領域9は、真性ベース領域8の表面の一部に形成されている。従って、コレクタ引き出し領域7の上方に配置されたコレクタ電極20Cと、エミッタ領域9の上方に配置されたエミッタ電極20Eとは、層間絶縁膜15上でそれぞれ交互に複数個並んで配列されている。
また、複数個のコレクタ電極20Cと複数個のエミッタ電極20Eとは、基板1の主面に平行な面内において、それぞれの長辺が平行に配置されており、かつコレクタ電極20Cの中央部とエミッタ電極20Eの中央部とは、同一線上に並んでいる。前述したように、複数個のコレクタ引き出し領域7のそれぞれは、U字状の平面形状を有する外部ベース層11の内側に一個ずつ配置されているので、複数個のコレクタ電極20Cのそれぞれも、両端部のコレクタ電極20Cを除き、外部ベース層11の内側に一個ずつ配置されている。
ベース電極20Bは、外部ベース層11の上方に配置され、層間絶縁膜15のコンタクトホール18内に形成されたメタルプラグ19を介して外部ベース層11に電気的に接続されている。ベース電極20Bは、コレクタ電極20Cおよびエミッタ電極20Eと同じく矩形の平面形状を有しているが、その中央部は、コレクタ電極20Cの中央部とエミッタ電極20Eの中央部とを結ぶ直線上には位置していない。すなわち、本実施の形態のベース電極20Bは、その長辺がコレクタ電極20Cおよびエミッタ電極20Eのそれぞれの長辺と直交するように配向され、コレクタ電極20Cおよびエミッタ電極20Eのそれぞれの一端部を結ぶ直線の外側に配置されている。
第1層メタル配線の上部には、酸化シリコン膜からなる層間絶縁膜21が形成されており、この層間絶縁膜21の上部には、第2層メタル配線22C、22E、22Bが形成されている。第2層メタル配線22Cは、層間絶縁膜21のコンタクトホール23内に形成されたメタルプラグ26を介してコレクタ電極20Cに電気的に接続されている。第2層メタル配線22Eは、層間絶縁膜21のコンタクトホール24内に形成されたメタルプラグ26を介してエミッタ電極20Eに電気的に接続されている。第2層メタル配線22Bは、層間絶縁膜21のコンタクトホール25内に形成されたメタルプラグ26を介してベース電極20Bに電気的に接続されている。
第2層メタル配線22C、22E、22Bの上部には、酸化シリコン膜からなる層間絶縁膜27が形成されており、この層間絶縁膜27の上部には、第3層メタル配線28C、28E、28Bが形成されている。第3層メタル配線28Eは、層間絶縁膜27のコンタクトホール29内に形成されたメタルプラグ31を介して第2層メタル配線22Eに電気的に接続されている。第3層メタル配線28Bは、層間絶縁膜27のコンタクトホール30内に形成されたメタルプラグ31を介して第2層メタル配線22Bに電気的に接続されている。図示は省略するが、第3層メタル配線28Cは、層間絶縁膜27のコンタクトホール内に形成されたメタルプラグを介して第2層メタル配線22Cに電気的に接続されている。
図2に示すように、第3層メタル配線28Cの一部はボンディングパッド32Cを構成し、第3層メタル配線28Eの一部はボンディングパッド32Eを構成し、第3層メタル配線28Bの一部はボンディングパッド32Bを構成している。
このように、本実施の形態のバイポーラトランジスタは、真性ベース領域8とベース電極20Bとを接続する外部ベース層11の平面形状をU字状にする。そして、基板1の主面に平行な面内において、コレクタ電極20Cの長辺とエミッタ電極20Eの長辺とを平行に配置し、コレクタ電極20Cとエミッタ電極20Eとを交互に並んで配列する。一方、ベース電極20Bは、コレクタ電極20Cおよびエミッタ電極20Eのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極20Bの長辺をコレクタ電極20Cおよびエミッタ電極20Eのそれぞれの長辺と直交するように配向する。
この構成により、前記図17、図18に示したバイポーラトランジスタに比べて、外部ベース層11の面積を小さくすることができるので、外部ベース層108の下部で発生するベース−コレクタ間MOS容量(CBX)を小さくすることができ、電力利得(PG)を向上させることができる。
また、前記図17、図18に示したバイポーラトランジスタに比べて、コレクタ電極20Cとエミッタ電極20Eとの距離が近接するので、コレクタ抵抗(Rc)を小さくすることができ、遮断周波数(f)および1dB利得圧縮出力電力を向上させることができる。
図5は、本実施の形態のバイポーラトランジスタと、前記図17、図18に示したバイポーラトランジスタのそれぞれの電力利得(PG)を比較した結果を示すグラフである。本発明者の試算によれば、ベース−コレクタ間MOS容量(CBX)の低減効果によって、電力利得(PG)を約2.0dB改善することができた。
図6は、高周波信号用のデジタルコードレス電話のフロントエンド部に本実施の形態のバイポーラトランジスタを適用した例であり、同図(a)は、2.4GHz帯デジタルコードレス電話のフロントエンド部を示す回路ブロック図、同図(b)は、5.8GHz帯デジタルコードレス電話のフロントエンド部を示す回路ブロック図である。
デジタルコードレス電話のフロントエンド部は、アンテナANT、送受信信号切換スイッチSWおよびベースバンド処理部B/Bを備えており、さらに送受信信号切換スイッチSWとベースバンド処理部B/Bとの間には、受信系の低ノイズ増幅器(Low Noise Amplifier)LNA、低ノイズアンプ用のバッファ回路LNAB、ダウンコンバータ回路DC、ローパスフィルタLPFおよびIF(Inter mediate Frequency)アンプIFA1の一群と、送信系の電力増幅器(Power Amplifier)PA、PA用のドライバ回路PAD、アップコンバータ回路UCおよびIFアンプIFA2の一群と、PLL周波数シンセサイザ(Phase Locked Loop Frequency Synthesizer)、高周波(RF:Radio Frequency)用の電圧制御発振回路(Voltage Controlled Oscillator)VCOおよび発振回路用の出力バッファ回路OSBの一群とが設けられている。本実施の形態1のバイポーラトランジスタは、2.4GHz帯デジタルコードレス電話の場合、送信系増幅器の電力増幅器(Power Amplifier)PAおよびドライバ回路PADに適用されている。また、5.8GHz帯デジタルコードレス電話の場合、送信系増幅器の電力増幅器(Power Amplifier)PAおよびドライバ回路PADと、受信系の低ノイズ増幅器(Low Noise Amplifier)LNAおよび低ノイズアンプ用のバッファ回路LNABに適用されている。
次に、本実施の形態のバイポーラトランジスタの製造方法の一例を図7〜図15を用いて工程順に説明する。
まず、図7に示すように、p型の単結晶シリコンからなる基板1の主面の一部にn型不純物(ヒ素)をイオン注入し、他部にp型不純物(ホウ素)をイオン注入することによって、n型埋込み層3とアイソレーション用のp型埋込み層4とを形成した後、基板1上にn型のSiからなるエピタキシャル層2を成長させる。次に、このエピタキシャル層2の一部にn型不純物をイオン注入し、他部にp型不純物をイオン注入することによって、n型のコレクタ領域5とp型のフィールド領域6とを形成した後、周知のLOCOS法を用いてエピタキシャル層2の表面を酸化することにより、素子分離用のフィールド絶縁膜10を形成する。
次に、図8に示すように、コレクタ領域5の一部にn型不純物(リン)をイオン注入することによって、n型のコレクタ引出し領域7を形成する。続いて、図9および図10に示すように、基板1上にCVD法で堆積したp型の多結晶シリコン膜をパターニングすることによって、平面形状がU字状の外部ベース層11を形成した後、基板1を熱処理して外部ベース層11中のp型不純物をコレクタ領域5の表面の一部に拡散させることにより、p型の真性ベース領域8を自己整合的に形成する。
次に、図11に示すように、基板1上にCVD法で酸化シリコン膜13を堆積し、続いて真性ベース領域8の上部の酸化シリコン膜13およびその下部の外部ベース層11をエッチングすることによって、真性ベース領域8の一部が露出する開口を形成する。続いて、基板1上にCVD法で堆積した酸化シリコン膜13をエッチバックすることによって、開口の側壁に側壁絶縁膜14を形成する。側壁絶縁膜14は、次の工程で形成するエミッタ引き出し層12と外部ベース層11とを電気的に分離するために形成する。
次に、図12に示すように、基板1上にCVD法で堆積したn型の多結晶シリコン膜をパターニングすることによって、真性ベース領域8の上部にエミッタ引き出し層12を形成する。続いて、基板1を熱処理してエミッタ引き出し層12中のn型不純物を真性ベース領域8の表面の一部に拡散させることにより、n型のエミッタ領域9を自己整合的に形成する。
次に、図13、図14および図15に示すように、エミッタ引き出し層12の上層に酸化シリコン膜からなる層間絶縁膜15をCVD法で堆積し、続いて層間絶縁膜15にコンタクトホール16、17、18を形成した後、コンタクトホール16、17、18の内部にタングステン膜などからなるメタルプラグ19を形成する。次に、層間絶縁膜15上にスパッタリング法で堆積したアルミ合金膜をパターニングすることによって、コレクタ引き出し領域7の上部にコレクタ電極20Cを形成し、エミッタ引き出し層12の上部にエミッタ電極20Eを形成し、外部ベース層11の上部にベース電極20Bを形成する。
前述したように、コレクタ電極20Cとエミッタ電極20Eは、基板1の主面に平行な面内において、それぞれの長辺を平行にし、かつそれらの中央部を同一線上に並べて配置する。一方、ベース電極20Bは、その長辺がコレクタ電極20Cおよびエミッタ電極20Eのそれぞれの長辺と直交するように配向し、コレクタ電極20Cおよびエミッタ電極20Eのそれぞれの一端部を結ぶ直線の外側に配置する。
その後、層間絶縁膜21、27の堆積と第2層メタル配線22C、22E、22Bおよび第3層メタル配線28C、28E、28Bの形成を繰り返すことにより、前記図1〜図4に示すバイポーラトランジスタが完成する。
(実施の形態2)
図16は、本実施の形態のバイポーラトランジスタの主要部平面図である。前記実施の形態1のバイポーラトランジスタとの相違は、外部ベース層11の平面形状を変更し、コレクタ電極20Cおよびエミッタ電極20Eのそれぞれの一端部を結ぶ直線の外側ともう一方の端部を結ぶ直線の外側とに1個ずつベース電極20Bを配置すると共に、それぞれのベース電極20Bをその下部のコンタクトホール18を通じて外部ベース層11と電気的に接続したことにある。外部ベース層11は、コレクタ電極20Cの両側に位置する第1部分(a)、第2部分(b)、および前記第1部分(a)、第2部分(b)と交差する方向(略直交する方向)に配置され、前記第1部分(a)と第2部分(b)とを接続する第3部分(c)、第4部分(d)からなる。すなわち、外部ベース層11の基板1の主面に平行な平面形状は、前記第1〜第4部分(a〜d)によって、コレクタ電極20Cを囲う形状となっている。
上記のような平面形状を有する本実施の形態の外部ベース層11は、U字状の平面形状を有する前記実施の形態1の外部ベース層11に比べて面積が大きいので、その分、ベース−コレクタ間MOS容量(CBX)が大きくなる。一方、ベース電極20Bを2個形成したことにより、外部ベース層11とベース電極20Bとのコンタクト抵抗が低減するので、前記実施の形態1に比べてベース抵抗(rb)が小さくなる。従って、前記式(1)により、電力利得(PG)を向上させることができる。
すなわち、本実施の形態によれば、前記図17、図18に示したバイポーラトランジスタに比べて、電力利得(PG)を向上させることができる。また、前記図17、図18に示したバイポーラトランジスタに比べて、コレクタ電極20Cとエミッタ電極20Eとの距離が近接するので、コレクタ抵抗(Rc)を小さくすることができ、遮断周波数(f)および1dB利得圧縮出力電力を向上させることができる。
(実施の形態3)
前記実施の形態1、2では、外部ベース層11を多結晶シリコン膜で構成したが、例えば図19に示すように、多結晶シリコン膜11aの上部にコバルトなどの金属膜11bを積層したポリサイド膜で外部ベース層11を構成してもよい。これにより、外部ベース層11とこれに接続されるベース電極(20B)とのコンタクト抵抗を低減できるので、外部ベース層11の面積を縮小しても、ベース抵抗(rb)をさらに小さくすることができる。
同様に、エミッタ引き出し層12を多結晶シリコン膜12aの上部にコバルトなどの金属膜12bを積層したポリサイド膜で構成することにより、エミッタ引き出し層12とこれに接続されるエミッタ電極(20E)とのコンタクト抵抗を低減できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、通信機器用バイポーラトランジスタに利用することができる。
本発明の一実施の形態であるバイポーラトランジスタの主要部を示す平面図である。 本発明の一実施の形態であるバイポーラトランジスタの主要部を示す平面図である。 図1のA−A線に沿った半導体基板の断面図である。 図1のB−B線に沿った半導体基板の断面図である。 本発明の一実施の形態であるバイポーラトランジスタと、本発明者が検討した他のバイポーラトランジスタのそれぞれの電力利得を比較した結果を示すグラフである。 (a)は、本発明の一実施の形態であるバイポーラトランジスタを適用した2GHz帯デジタルコードレス電話の高周波フロントエンド部を示すブロック図、(b)は、本発明の一実施の形態であるバイポーラトランジスタを適用した5GHz帯デジタルコードレス電話の高周波フロントエンド部を示すブロック図である。 本発明の一実施の形態であるバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 図7に続くバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 図7に続くバイポーラトランジスタの製造方法を示す半導体基板の平面図である。 図7に続くバイポーラトランジスタの製造方法を示す半導体基板の断面面図である。 図9および図10に続くバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 図11に続くバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 図12に続くバイポーラトランジスタの製造方法を示す半導体基板の平面図である。 図12に続くバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 図12に続くバイポーラトランジスタの製造方法を示す半導体基板の断面図である。 本発明の他の実施の形態であるバイポーラトランジスタの主要部を示す平面図である。 本発明者が検討したバイポーラトランジスタの主要部を示す平面図である。 図17のA−A線に沿った半導体基板の断面図である。 本発明の他の実施の形態であるバイポーラトランジスタの主要部を示す断面図である。
符号の説明
1 半導体基板
2 エピタキシャル層
3 n型埋込み層
4 p型埋込み層
5 コレクタ領域
6 フィールド領域
7 コレクタ引き出し領域
8 真性ベース領域
9 エミッタ領域
10 フィールド絶縁膜
11 外部ベース層
11a 多結晶シリコン膜
11b メタル膜
12 エミッタ引き出し層
12a 多結晶シリコン膜
12b メタル膜
13 酸化シリコン膜
14 側壁絶縁膜
15 層間絶縁膜
16、17、18 コンタクトホール
19 メタルプラグ
20C コレクタ電極
20E エミッタ電極
20B ベース電極
21 層間絶縁膜
22C、22E、22B 第2層メタル配線
23、24、25 コンタクトホール
26 メタルプラグ
27 層間絶縁膜
28C、28E、28B 第3層メタル配線
29、30 コンタクトホール
31 メタルプラグ
32C、32E、32B ボンディングパッド
100 半導体基板
101 エピタキシャル層
102 n型埋込み層
103 コレクタ領域
104 コレクタ引き出し領域
105 真性ベース領域
106 エミッタ領域
107 フィールド絶縁膜
108 外部ベース層
109 エミッタ引き出し層
110 層間絶縁膜
111C コレクタ電極
111E エミッタ電極
111B ベース電極
112〜114 コンタクトホール
115 メタルプラグ

Claims (19)

  1. バイポーラトランジスタを含む半導体装置であって、前記バイポーラトランジスタは、
    半導体基板上に形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、
    前記コレクタ領域に電気的に接続されたコレクタ電極と、
    外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、
    エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを有し、
    前記コレクタ電極と前記エミッタ電極とは、それぞれ交互に複数個並んで配列され、
    前記外部ベース層は、前記コレクタ電極の両側に位置する第1、第2部分と、前記第1、第2部分と交差する方向に配置され、前記第1、第2部分を接続する第3部分とからなることを特徴とする半導体装置。
  2. 前記半導体基板の主面に平行な面内において、前記外部ベース層の内側には、前記複数個のコレクタ電極のうちの一個のみが配置されていることを特徴とする請求項1記載の半導体装置。
  3. 前記外部ベース層は、前記真性ベース領域上に形成されたシリコン層またはシリサイド層からなり、前記ベース電極は、前記外部ベース層上に形成されたメタル層からなることを特徴とする請求項1記載の半導体装置。
  4. 前記真性ベース領域は、Si−Ge半導体からなることを特徴とする請求項1記載の半導体装置。
  5. 前記真性ベース領域は、Si−Ge半導体からなり、前記外部ベース層は、前記真性ベース領域に直接接続されたシリコン層またはシリサイド層からなることを特徴とする請求項1記載の半導体装置。
  6. 前記真性ベース領域には、前記外部ベース層に含まれる不純物の一部が拡散されていることを特徴とする請求項5記載の半導体装置。
  7. 前記半導体基板の主面に平行な面内において、前記複数個のコレクタ電極のそれぞれの中央部と前記複数個のエミッタ電極のそれぞれの中央部とは、略同一線上に位置していることを特徴とする請求項1記載の半導体装置。
  8. 前記バイポーラトランジスタは、デバイスを構成していることを特徴とする請求項1記載の半導体装置。
  9. 前記バイポーラトランジスタは、前記通信機器用デバイスの高周波部を構成していることを特徴とする請求項8記載の半導体装置。
  10. 前記高周波部は、電力増幅部または低ノイズ増幅部であることを特徴とする請求項9記載の半導体装置。
  11. 前記通信機器用デバイスの動作周波数は、1GHz以上であることを特徴とする請求項8記載の半導体装置。
  12. バイポーラトランジスタを含む半導体装置であって、前記バイポーラトランジスタは、
    半導体基板上に形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、
    前記コレクタ領域に電気的に接続されたコレクタ電極と、
    外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、
    エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを有し、
    前記コレクタ電極と前記エミッタ電極とは、それぞれ交互に複数個並んで配列され、
    前記半導体基板の主面に平行な面内において、前記複数個のコレクタ電極のそれぞれの中央部と前記複数個のエミッタ電極のそれぞれの中央部とは、同一線上に位置し、
    前記ベース電極の中央部は、前記同一線上に位置していないことを特徴とする半導体装置。
  13. 前記コレクタ電極、前記ベース電極および前記エミッタ電極のそれぞれの平面形状は矩形であり、
    前記半導体基板の主面に平行な面内において、前記ベース電極の長辺方向は、前記コレクタ電極および前記ベース電極のそれぞれの長辺方向と直交していることを特徴とする請求項12記載の半導体装置。
  14. 前記外部ベース層の平面形状は、U字状であることを特徴とする請求項12記載の半導体装置。
  15. 前記外部ベース層の前記半導体基板の主面に平行な平面形状は、前記コレクタ電極の両側に位置する第1、第2部分、および前記第1、第2部分と交差する方向に配置され、前記第1、第2部分を接続する第3、第4部分からなり、
    前記第1、第2、第3、第4部分によって、前記コレクタ電極を囲う形状となっていることを特徴とする請求項12記載の半導体装置。
  16. 前記外部ベース層の、前記半導体基板の主面に平行な平面形状は、前記第1、第2、第3部分からなるU字形状であることを特徴とする請求項1記載の半導体装置。
  17. (a)コレクタ領域の一部を構成する第1導電型の埋込み層が形成された半導体基板の主面上に第1導電型のエピタキシャル層を形成する工程と、
    (b)前記エピタキシャル層の一部に、その底部が前記埋込み層に接する第1導電型のコレクタ引き出し領域を形成する工程と、
    (c)前記エピタキシャル層の他の一部に第2導電型の真性ベース領域を形成し、前記真性ベース領域の上部に第2導電型のシリコン膜を含む第1導電膜からなる外部ベース層を形成する工程、
    (d)前記真性ベース領域の表面の一部に第1導電型のエミッタ領域を形成し、前記エミッタ領域の上部に、絶縁膜を介して前記外部ベース層と電気的に分離された第1導電型のシリコン膜を含む第2導電膜からなるエミッタ引き出し層を形成する工程、
    (e)前記エミッタ引き出し層の上層に層間絶縁膜を形成した後、前記コレクタ引き出し領域の上方の前記層間絶縁膜上にコレクタ電極を形成し、前記層間絶縁膜に形成した第1コンタクトホールを通じて前記コレクタ電極と前記コレクタ引き出し領域とを電気的に接続し、前記エミッタ引き出し層の上方の前記層間絶縁膜上にエミッタ電極を形成し、前記層間絶縁膜に形成した第2コンタクトホールを通じて前記エミッタ電極と前記エミッタ引き出し層とを電気的に接続し、前記外部ベース層の上方の前記層間絶縁膜上にベース電極を形成し、前記層間絶縁膜に形成した第3コンタクトホールを通じて前記ベース電極と前記外部ベース層とを電気的に接続する工程とを有し、
    前記半導体基板の主面に平行な面内において、前記コレクタ電極と前記エミッタ電極とを、それぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状を、U字状にすることを特徴とする半導体装置の製造方法。
  18. 前記ベース電極は、前記コレクタ電極および前記エミッタ電極のそれぞれの一端部を結ぶ直線の外側に配置し、前記ベース電極の長辺を前記コレクタ電極および前記エミッタ電極のそれぞれの長辺と直交するように配向することを特徴とする請求項17記載の半導体装置の製造方法。
  19. (a)コレクタ領域の一部を構成する第1導電型の埋込み層が形成された半導体基板の主面上に第1導電型のエピタキシャル層を形成する工程と、
    (b)前記エピタキシャル層の一部に、その底部が前記埋込み層に接する第1導電型のコレクタ引き出し領域を形成する工程と、
    (c)前記エピタキシャル層の他の一部に第2導電型の真性ベース領域を形成し、前記真性ベース領域の上部に第2導電型のシリコン膜を含む第1導電膜からなる外部ベース層を形成する工程、
    (d)前記真性ベース領域の表面の一部に第1導電型のエミッタ領域を形成し、前記エミッタ領域の上部に、絶縁膜を介して前記外部ベース層と電気的に分離された第1導電型のシリコン膜を含む第2導電膜からなるエミッタ引き出し層を形成する工程、
    (e)前記エミッタ引き出し層の上層に層間絶縁膜を形成した後、前記コレクタ引き出し領域の上方の前記層間絶縁膜上にコレクタ電極を形成し、前記層間絶縁膜に形成した第1コンタクトホールを通じて前記コレクタ電極と前記コレクタ引き出し領域とを電気的に接続し、前記エミッタ引き出し層の上方の前記層間絶縁膜上にエミッタ電極を形成し、前記層間絶縁膜に形成した第2コンタクトホールを通じて前記エミッタ電極と前記エミッタ引き出し層とを電気的に接続し、前記外部ベース層の上方の前記層間絶縁膜上にベース電極を形成し、前記層間絶縁膜に形成した第3コンタクトホールを通じて前記ベース電極と前記外部ベース層とを電気的に接続する工程とを有し、
    前記半導体基板の主面に平行な面内において、前記コレクタ電極と前記エミッタ電極とを、それぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状を、ロ字状にし、
    前記ベース電極は、前記コレクタ電極および前記エミッタ電極のそれぞれの一端部を結ぶ直線の外側と、前記コレクタ電極および前記エミッタ電極のそれぞれのもう一方の端部を結ぶ直線の外側とに配置することを特徴とする半導体装置の製造方法。
JP2005023246A 2005-01-31 2005-01-31 半導体装置およびその製造方法 Pending JP2006210790A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2005023246A JP2006210790A (ja) 2005-01-31 2005-01-31 半導体装置およびその製造方法
US11/339,566 US20060170004A1 (en) 2005-01-31 2006-01-26 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005023246A JP2006210790A (ja) 2005-01-31 2005-01-31 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006210790A true JP2006210790A (ja) 2006-08-10

Family

ID=36755591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005023246A Pending JP2006210790A (ja) 2005-01-31 2005-01-31 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20060170004A1 (ja)
JP (1) JP2006210790A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111100A (ja) * 2014-12-03 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電力増幅回路及び通信装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7890079B2 (en) * 2006-12-06 2011-02-15 Broadcom Corporation RFIC with on-chip multiple band power amplifiers
US8020128B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
US8119522B1 (en) 2010-11-08 2012-02-21 International Business Machines Corporation Method of fabricating damascene structures
JP5228123B1 (ja) * 2011-11-28 2013-07-03 株式会社東芝 半導体装置及びその製造方法
US9496250B2 (en) 2014-12-08 2016-11-15 Globalfoundries Inc. Tunable scaling of current gain in bipolar junction transistors
US10332820B2 (en) 2017-03-20 2019-06-25 Akash Systems, Inc. Satellite communication transmitter with improved thermal management
US10374553B2 (en) * 2017-06-15 2019-08-06 Akash Systems, Inc. Microwave transmitter with improved information throughput

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175607A (en) * 1990-04-26 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
JP3919885B2 (ja) * 1997-06-18 2007-05-30 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3186691B2 (ja) * 1998-04-07 2001-07-11 日本電気株式会社 半導体装置及びその形成方法
JP3634976B2 (ja) * 1999-03-11 2005-03-30 株式会社日立製作所 半導体装置,その製造方法,高周波電力増幅装置および無線通信装置
US6563146B1 (en) * 1999-10-21 2003-05-13 Matsushita Electric Industrial Co., Ltd. Lateral heterojunction bipolar transistor and method of fabricating the same
US6853048B1 (en) * 2000-08-11 2005-02-08 Agere Systems Inc. Bipolar transistor having an isolation structure located under the base, emitter and collector and a method of manufacture thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016111100A (ja) * 2014-12-03 2016-06-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. 電力増幅回路及び通信装置

Also Published As

Publication number Publication date
US20060170004A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
JP5175482B2 (ja) 半導体装置
US9640654B2 (en) Semiconductor device
JP2006210790A (ja) 半導体装置およびその製造方法
US20110018032A1 (en) Semiconductor device and manufacturing method of the same
JP2010171433A (ja) 半導体装置およびその製造方法
EP2784822B1 (en) Collector-up bipolar transistor and method of manufacturing the same
JP2007243140A (ja) 半導体装置、電子装置および半導体装置の製造方法
JP3309959B2 (ja) 半導体装置
EP1406306A2 (en) Semiconductor device including bipolar junction transistor, and production method therefor
US6740953B2 (en) High frequency integrated devices
JP2004207602A (ja) 半導体装置およびその製造方法
KR20020090352A (ko) 반도체장치 및 그 제조방법
US20090283861A1 (en) Semiconductor device, method for manufacturing semiconductor device, and power amplifier element
US20240063282A1 (en) Semiconductor device on silicon-on-insulator substrate
JP2011091214A (ja) 電界効果型トランジスタ
US20220384659A1 (en) Field effect transistor
JP2006005207A (ja) 半導体装置
EP1061572A1 (en) Intergrated stucture for radio frequency applications
TW202318577A (zh) 集成晶片及其形成方法
JPH11238817A (ja) 半導体装置およびその製造方法
JP2007266621A (ja) 半導体装置
CN113555355A (zh) 场效应晶体管
JP2005044956A (ja) 半導体装置
KR20030045941A (ko) 바이폴라 소자 및 그 제조방법
JP2005159347A (ja) 改善されたゲート構成を有する金属酸化膜半導体デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090406

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20091110