JP2006210790A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2006210790A JP2006210790A JP2005023246A JP2005023246A JP2006210790A JP 2006210790 A JP2006210790 A JP 2006210790A JP 2005023246 A JP2005023246 A JP 2005023246A JP 2005023246 A JP2005023246 A JP 2005023246A JP 2006210790 A JP2006210790 A JP 2006210790A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- collector
- region
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 70
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 53
- 238000004891 communication Methods 0.000 claims abstract description 8
- 239000010410 layer Substances 0.000 claims description 173
- 229910052751 metal Inorganic materials 0.000 claims description 43
- 239000002184 metal Substances 0.000 claims description 43
- 239000011229 interlayer Substances 0.000 claims description 42
- 238000000605 extraction Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 14
- 239000012535 impurity Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 229910008310 Si—Ge Inorganic materials 0.000 claims description 4
- 230000003321 amplification Effects 0.000 claims 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims 2
- 229910021332 silicide Inorganic materials 0.000 claims 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006835 compression Effects 0.000 description 4
- 238000007906 compression Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100508406 Caenorhabditis elegans ifa-1 gene Proteins 0.000 description 1
- 101100508407 Caenorhabditis elegans mua-6 gene Proteins 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42304—Base electrodes for bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】 電力利得および高周波出力特性が向上した通信機器用バイポーラトランジスタを提供する。
【解決手段】 真性ベース領域とベース電極２０Ｂとを接続する外部ベース層１１の平面形状をＵ字状にする。そして、基板１の主面に平行な面内において、コレクタ電極２０Ｃの長辺とエミッタ電極２０Ｅの長辺とを平行に配置し、コレクタ電極２０Ｃとエミッタ電極２０Ｅとを交互に並んで配列する。一方、ベース電極２０Ｂは、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極２０Ｂの長辺をコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向する。
【選択図】 図１
【解決手段】 真性ベース領域とベース電極２０Ｂとを接続する外部ベース層１１の平面形状をＵ字状にする。そして、基板１の主面に平行な面内において、コレクタ電極２０Ｃの長辺とエミッタ電極２０Ｅの長辺とを平行に配置し、コレクタ電極２０Ｃとエミッタ電極２０Ｅとを交互に並んで配列する。一方、ベース電極２０Ｂは、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極２０Ｂの長辺をコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向する。
【選択図】 図１
Description
本発明は、半導体装置およびその製造技術に関し、特に、高周波用バイポーラトランジスタの高性能化に適用して有効な技術に関する。
デジタルコードレス電話や無線ＬＡＮなどの通信機器用途に向けられる半導体デバイスには、ＭＯＳトランジスタに比べて高速動作が可能なバイポーラトランジスタが使用されている。この種の通信機器用ＲＦ(Radio Frequency)バイポーラトランジスタの高性能化にあたっては、電力利得(power gain：ＰＧ)向上ならびに高周波出力特性の向上が重要な課題となる。
特許文献１（特開平７−０９４５２１号公報）は、通信機器用バイポーラトランジスタの高速化技術を開示している。この文献に記載されたバイポーラトランジスタは、半導体基板の表面に形成されたエミッタ層と、このエミッタ層を囲むように前記半導体基板上に形成され、かつ前記エミッタ層とコンタクトし、前記エミッタ層上で凹部を有するエミッタ引き出し電極と、前記エミッタ引き出し電極の凹部領域内の前記エミッタ層上に少なくとも一部が形成されたベース層と、前記凹部領域内のベース層上に形成されたコレクタ層とを備えている。コレクタ層は、例えばベース層を形成した後、エミッタ引き出し電極で囲まれた領域内に導電膜を埋め込むことにより、自己整合的に形成される。このトランジスタ構造によれば、コレクタ層を半導体基板内ではなく、半導体基板上のベース層上に形成したことにより、コレクタ電流の電流経路となる半導体基板内の埋め込み層が不要になり、その分、トランジスタを微細化することができるので、高速化を図ることができる。
特許文献２（特開平９−１９９５１３号公報）は、バイポーラトランジスタのコレクタ抵抗の低減と製造コストの低減とを実現する技術を開示している。この文献に記載されたバイポーラトランジスタの一例は、第１導電型の半導体基板に形成された第２導電型のコレクタ領域、第１導電型のベース領域、第２導電型のエミッタ領域、絶縁層、コレクタ電極、エミッタ電極およびベース電極を備えている。ベース領域は、コレクタ領域の表面に形成され、エミッタ領域は、ベース領域の表面に形成されている。半導体基板の主表面上に形成された絶縁層は、コレクタ領域、エミッタ領域およびベース領域の一部表面に達する開口を有しており、コレクタ電極、エミッタ電極およびベース電極は、これらの開口内にそれぞれ形成されている。そして、エミッタ電極が形成される開口の長手方向の長さをＬとし、この長手方向と直交する方向の第２の開口の幅をＳとした場合、Ｌ／Ｓの値を１０以上とすることにより、コレクタ抵抗の低減を図っている。
特開平７−０９４５２１号公報
特開平９−１９９５１３号公報
図１７は、本発明者が検討したバイポーラトランジスタの主要部平面図、図１８は、図のＡ−Ａ線に沿った断面図である。
このバイポーラトランジスタは、単結晶シリコンからなる半導体基板（以下、基板という）１００のエピタキシャル層１０１に形成されている。基板１００には、コレクタ領域の一部を構成するｎ＋型埋込み層１０２が形成され、その上部のエピタキシャル層１０１には、ｎ型のコレクタ領域１０３が形成されている。
コレクタ領域１０３の一部には、その底部がｎ＋型埋込み層１０２に達するｎ型のコレクタ引き出し領域１０４が形成され、他の一部にはｐ型の真性ベース領域１０５が形成されている。また、真性ベース領域１０５の表面の一部には、ｎ型のエミッタ領域１０６が形成されている。コレクタ引き出し領域１０４と真性ベース領域１０５とは、エピタキシャル層１０１の表面に形成されたフィールド絶縁膜１０７によって互いに分離されている。
真性ベース領域１０５の上部には、ｐ型の多結晶シリコン膜からなる外部ベース層１０８が形成され、エミッタ領域１０６の上部には、ｎ型の多結晶シリコン膜からなるエミッタ引き出し層１０９が形成されている。外部ベース層１０８は、エミッタ領域１０６の上部を除いた真性ベース領域１０５の上部と、真性ベース領域１０５の周囲のフィールド絶縁膜１０７の上部とを広く覆う矩形の平面形状を有している。また、エミッタ引き出し層１０９も、矩形の平面形状を有している。真性ベース領域１０５は、外部ベース層１０８を構成する多結晶シリコン膜中のｐ型不純物（ホウ素）をコレクタ領域１０３の表面の一部に拡散させることによって形成され、エミッタ領域１０６は、エミッタ引き出し層１０９を構成する多結晶シリコン膜中のｎ型不純物（リン）を真性ベース領域１０５の表面の一部に拡散させることによって形成される。
エミッタ引き出し層１０９の上層には、層間絶縁膜１１０が形成されており、この層間絶縁膜１１０の上部には、コレクタ電極１１１Ｃ、エミッタ電極１１１Ｅおよびベース電極１１１Ｂが形成されている。
コレクタ電極１１１Ｃは、コレクタ引き出し領域１０４の上方に配置され、層間絶縁膜１１０のコンタクトホール１１２内に形成されたメタルプラグ１１５を介してコレクタ引き出し領域１０４に電気的に接続されている。エミッタ電極１１１Ｅは、エミッタ引き出し層１０９の上方に配置され、層間絶縁膜１１０のコンタクトホール１１４内に形成されたメタルプラグ１１５を介してエミッタ引き出し層１０９に電気的に接続されている。ベース電極１１１Ｂは、フィールド絶縁膜１０７の上方に配置され、層間絶縁膜１１０のコンタクトホール１１３内に形成されたメタルプラグ１１５を介して外部ベース層１０８に電気的に接続されている。
コレクタ電極１１１Ｃ、エミッタ電極１１１Ｅおよびベース電極１１１Ｂは、それぞれ矩形の平面形状を有している。エミッタ電極１１１Ｅおよびベース電極１１１Ｂは、外部ベース層１０８の上方において、それぞれ交互に複数個並んで配列されており、コレクタ電極１１１Ｃは、外部ベース層１０８が形成されていない領域において、ベース電極１１１Ｂに隣接して配列されている。
上記のように構成されたバイポーラトランジスタは、真性ベース領域１０５とベース電極１１１Ｂとを接続する外部ベース層１０８が、エミッタ領域１０６の上部を除いた真性ベース領域１０５の上部とその周囲のフィールド絶縁膜１０７の上部とを広く覆っている。そのために、外部ベース層１０８の下部で発生するベース−コレクタ間ＭＯＳ容量（ＣＢＸ）が大きくなり、ベース−コレクタ間ＭＯＳ容量（ＣＢＸ）と、コレクタ−ベース間接合容量（Ｃjc）との和（ＣＢＸ＋Ｃjc）で規定される出力容量（Ｃre）が大きくなる結果、式（１）で示すように、電力利得（ＰＧ）が低下するという問題が生じる。
従って、バイポーラトランジスタの電力利得（ＰＧ）を向上させるためには、ベース−コレクタ間ＭＯＳ容量（ＣＢＸ）を低減することのできる素子構造の開発が重要な課題となる。
また、上記のように構成されたバイポーラトランジスタは、エミッタ電極１１１Ｅとコレクタ電極１１１Ｃとの間にベース電極１１１Ｂが配置されている。そのために、エミッタ電極１１１Ｅとコレクタ電極１１１Ｃとの距離が遠くなり、コレクタ抵抗（Ｒc）が大きくなる結果、式（２）で示すように、遮断周波数（ｆＴ）が低下するという問題が生じる。また、コレクタ抵抗（Ｒc）の増加は、１ｄＢ利得圧縮出力電力が低下するという問題も引き起こす。
本発明の目的は、バイポーラトランジスタの電力利得を向上させることのできる技術を提供することにある。
本発明の他の目的は、バイポーラトランジスタの高周波出力特性を向上させることのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明の半導体装置は、半導体基板の主面にそれぞれ形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、前記コレクタ領域に電気的に接続されたコレクタ電極と、外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを備えたバイポーラトランジスタを有し、前記コレクタ電極と前記エミッタ電極とをそれぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状をＵ字状にするものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
真性ベース領域とベース電極とを接続する外部ベース層の面積を小さくすることができるので、外部ベース層の下部で発生するベース−コレクタ間ＭＯＳ容量（ＣＢＸ）を小さくすることができ、電力利得（ＰＧ）を向上させることができる。
また、コレクタ電極とエミッタ電極との距離を近接させることができるので、コレクタ抵抗（Ｒc）を小さくすることができ、遮断周波数（ｆＴ）および１ｄＢ利得圧縮出力電力を向上させることができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態は、周波数１ＧＨｚ以上のデジタルコードレス電話や無線ＬＡＮなどの通信機器に内蔵されるパワーアンプ用バイポーラトランジスタに適用したものである。
本実施の形態は、周波数１ＧＨｚ以上のデジタルコードレス電話や無線ＬＡＮなどの通信機器に内蔵されるパワーアンプ用バイポーラトランジスタに適用したものである。
図１および図２は、本実施の形態のバイポーラトランジスタの主要部平面図、図３は、図１のＡ−Ａ線に沿った断面図、図４は、図１のＢ−Ｂ線に沿った断面図である。なお、バイポーラトランジスタの各構成要素と配線の平面レイアウトを見易くするために、図１および図２は、部材の一部のみを図示している。
本実施の形態のバイポーラトランジスタは、例えばｐ型の単結晶シリコンからなる基板１の主面に形成されたＳｉ−Ｇｅ半導体からなるエピタキシャル層２に形成されている。基板１に形成された符号３で示す半導体領域は、コレクタ領域の一部を構成するｎ＋型埋込み層、符号４で示す半導体領域は、アイソレーション用のｐ＋型埋込み層である。また、エピタキシャル層２に形成された符号５で示す半導体領域は、ｎ型のコレクタ領域、符号６で示す半導体領域は、ｐ型のフィールド領域である。シリコンとゲルマニウムを組み合わせたＳｉ−Ｇｅ半導体上に形成されたバイポーラトランジスタは、消費電力およびノイズが少なく、かつ高速で動作するので、大容量のデータを高速で送受信および処理するのに適している。
エピタキシャル層２に形成されたコレクタ領域５の一部には、その底部がｎ＋型埋込み層３に達するｎ型のコレクタ引き出し領域７が形成されており、他の一部にはｐ型の真性ベース領域８が形成されている。また、真性ベース領域８の表面の一部には、ｎ型のエミッタ領域９が形成されている。コレクタ引き出し領域７と真性ベース領域８とは、エピタキシャル層２の表面に形成された酸化シリコン膜からなるフィールド絶縁膜１０によって互いに分離されている。
真性ベース領域８の上部には、その一部がフィールド絶縁膜１０上に延在する外部ベース層１１が形成されている。この外部ベース層１１は、ｐ型の多結晶シリコン膜からなる。後述するように、真性ベース領域８は、外部ベース層１１を構成する多結晶シリコン膜中のｐ型不純物（ホウ素）をコレクタ領域５の表面の一部に拡散させることによって形成される。本実施の形態の外部ベース層１１は、その平面形状がＵ字状である。外部ベース層１１は、コレクタ電極２０Ｃの両側に位置する第１部分（ａ）、第２部分（ｂ）、および前記第１部分（ａ）、第２部分（ｂ）と交差する方向（略直交する方向）に配置され、前記第１、第２部分を接続する第３部分（ｃ）からなる。すなわち、外部ベース層１１の半導体基板主面に平行な平面形状は、前記第１、第２、第３部分からなるＵ字状の形状を有している。図１および図２に示す外部ベース層１１の平面形状は、２個のＵ字を横に並べてそれらの一部を連結した櫛歯状になっているが、１個のＵ字で、または３個以上のＵ字を連結して外部ベース層１１を構成することもできる。
エミッタ領域９の上部には、エミッタ領域９と接するｎ型のエミッタ引き出し層１２が形成されている。エミッタ引き出し層１２は、ｎ型の多結晶シリコン膜からなり、酸化シリコン膜１３および側壁絶縁膜１４によって前記外部ベース層１１と分離されている。後述するように、エミッタ領域９は、エミッタ引き出し層１２を構成する多結晶シリコン膜中のｎ型不純物（リン）を真性ベース領域８の表面の一部に拡散させることによって形成される。
図示はしないが、コレクタ引き出し領域７および真性ベース領域８は、それぞれ矩形の平面形状を有している。また、エミッタ領域９およびその上部のエミッタ引き出し層１２も、それぞれ矩形の平面形状を有している。コレクタ引き出し領域７と真性ベース領域８とは、それぞれが交互に複数個並んで配列され、フィールド絶縁膜１０によって互いに分離されている。複数個のコレクタ引き出し領域７のそれぞれは、両端部のコレクタ引き出し領域７を除き、Ｕ字状の平面形状を有する外部ベース層１１の内側に一個ずつ配置されている。
エミッタ引き出し層１２の上層には、酸化シリコン膜からなる層間絶縁膜１５が形成されており、この層間絶縁膜１５の上部には、コレクタ電極２０Ｃ、エミッタ電極２０Ｅおよびベース電極２０Ｂを構成する第１層メタル配線が形成されている。
コレクタ電極２０Ｃは、コレクタ引き出し領域７の上方に配置され、層間絶縁膜１５のコンタクトホール１６内に形成されたメタルプラグ１９を介してコレクタ引き出し領域７に電気的に接続されている。コレクタ電極２０Ｃは、コレクタ引き出し領域７と同じく、矩形の平面形状を有している。
エミッタ電極２０Ｅは、エミッタ引き出し層１２の上方に配置され、層間絶縁膜１５のコンタクトホール１７内に形成されたメタルプラグ１９を介してエミッタ引き出し層１２に電気的に接続されている。エミッタ電極２０Ｅは、エミッタ領域９およびエミッタ引き出し層１２と同じく、矩形の平面形状を有している。
前述したように、コレクタ引き出し領域７と真性ベース領域８とは、それぞれ交互に複数個並んで配列されており、エミッタ領域９は、真性ベース領域８の表面の一部に形成されている。従って、コレクタ引き出し領域７の上方に配置されたコレクタ電極２０Ｃと、エミッタ領域９の上方に配置されたエミッタ電極２０Ｅとは、層間絶縁膜１５上でそれぞれ交互に複数個並んで配列されている。
また、複数個のコレクタ電極２０Ｃと複数個のエミッタ電極２０Ｅとは、基板１の主面に平行な面内において、それぞれの長辺が平行に配置されており、かつコレクタ電極２０Ｃの中央部とエミッタ電極２０Ｅの中央部とは、同一線上に並んでいる。前述したように、複数個のコレクタ引き出し領域７のそれぞれは、Ｕ字状の平面形状を有する外部ベース層１１の内側に一個ずつ配置されているので、複数個のコレクタ電極２０Ｃのそれぞれも、両端部のコレクタ電極２０Ｃを除き、外部ベース層１１の内側に一個ずつ配置されている。
ベース電極２０Ｂは、外部ベース層１１の上方に配置され、層間絶縁膜１５のコンタクトホール１８内に形成されたメタルプラグ１９を介して外部ベース層１１に電気的に接続されている。ベース電極２０Ｂは、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅと同じく矩形の平面形状を有しているが、その中央部は、コレクタ電極２０Ｃの中央部とエミッタ電極２０Ｅの中央部とを結ぶ直線上には位置していない。すなわち、本実施の形態のベース電極２０Ｂは、その長辺がコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向され、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置されている。
第１層メタル配線の上部には、酸化シリコン膜からなる層間絶縁膜２１が形成されており、この層間絶縁膜２１の上部には、第２層メタル配線２２Ｃ、２２Ｅ、２２Ｂが形成されている。第２層メタル配線２２Ｃは、層間絶縁膜２１のコンタクトホール２３内に形成されたメタルプラグ２６を介してコレクタ電極２０Ｃに電気的に接続されている。第２層メタル配線２２Ｅは、層間絶縁膜２１のコンタクトホール２４内に形成されたメタルプラグ２６を介してエミッタ電極２０Ｅに電気的に接続されている。第２層メタル配線２２Ｂは、層間絶縁膜２１のコンタクトホール２５内に形成されたメタルプラグ２６を介してベース電極２０Ｂに電気的に接続されている。
第２層メタル配線２２Ｃ、２２Ｅ、２２Ｂの上部には、酸化シリコン膜からなる層間絶縁膜２７が形成されており、この層間絶縁膜２７の上部には、第３層メタル配線２８Ｃ、２８Ｅ、２８Ｂが形成されている。第３層メタル配線２８Ｅは、層間絶縁膜２７のコンタクトホール２９内に形成されたメタルプラグ３１を介して第２層メタル配線２２Ｅに電気的に接続されている。第３層メタル配線２８Ｂは、層間絶縁膜２７のコンタクトホール３０内に形成されたメタルプラグ３１を介して第２層メタル配線２２Ｂに電気的に接続されている。図示は省略するが、第３層メタル配線２８Ｃは、層間絶縁膜２７のコンタクトホール内に形成されたメタルプラグを介して第２層メタル配線２２Ｃに電気的に接続されている。
図２に示すように、第３層メタル配線２８Ｃの一部はボンディングパッド３２Ｃを構成し、第３層メタル配線２８Ｅの一部はボンディングパッド３２Ｅを構成し、第３層メタル配線２８Ｂの一部はボンディングパッド３２Ｂを構成している。
このように、本実施の形態のバイポーラトランジスタは、真性ベース領域８とベース電極２０Ｂとを接続する外部ベース層１１の平面形状をＵ字状にする。そして、基板１の主面に平行な面内において、コレクタ電極２０Ｃの長辺とエミッタ電極２０Ｅの長辺とを平行に配置し、コレクタ電極２０Ｃとエミッタ電極２０Ｅとを交互に並んで配列する。一方、ベース電極２０Ｂは、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置し、ベース電極２０Ｂの長辺をコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向する。
この構成により、前記図１７、図１８に示したバイポーラトランジスタに比べて、外部ベース層１１の面積を小さくすることができるので、外部ベース層１０８の下部で発生するベース−コレクタ間ＭＯＳ容量（ＣＢＸ）を小さくすることができ、電力利得（ＰＧ）を向上させることができる。
また、前記図１７、図１８に示したバイポーラトランジスタに比べて、コレクタ電極２０Ｃとエミッタ電極２０Ｅとの距離が近接するので、コレクタ抵抗（Ｒc）を小さくすることができ、遮断周波数（ｆＴ）および１ｄＢ利得圧縮出力電力を向上させることができる。
図５は、本実施の形態のバイポーラトランジスタと、前記図１７、図１８に示したバイポーラトランジスタのそれぞれの電力利得（ＰＧ）を比較した結果を示すグラフである。本発明者の試算によれば、ベース−コレクタ間ＭＯＳ容量（ＣＢＸ）の低減効果によって、電力利得（ＰＧ）を約２．０ｄＢ改善することができた。
図６は、高周波信号用のデジタルコードレス電話のフロントエンド部に本実施の形態のバイポーラトランジスタを適用した例であり、同図（ａ）は、２．４ＧＨｚ帯デジタルコードレス電話のフロントエンド部を示す回路ブロック図、同図（ｂ）は、５．８ＧＨｚ帯デジタルコードレス電話のフロントエンド部を示す回路ブロック図である。
デジタルコードレス電話のフロントエンド部は、アンテナＡＮＴ、送受信信号切換スイッチＳＷおよびベースバンド処理部Ｂ／Ｂを備えており、さらに送受信信号切換スイッチＳＷとベースバンド処理部Ｂ／Ｂとの間には、受信系の低ノイズ増幅器（Low Noise Amplifier）ＬＮＡ、低ノイズアンプ用のバッファ回路ＬＮＡＢ、ダウンコンバータ回路ＤＣ、ローパスフィルタＬＰＦおよびＩＦ（Inter mediate Frequency）アンプＩＦＡ１の一群と、送信系の電力増幅器（Power Amplifier）ＰＡ、ＰＡ用のドライバ回路ＰＡＤ、アップコンバータ回路ＵＣおよびＩＦアンプＩＦＡ２の一群と、ＰＬＬ周波数シンセサイザ（Phase Locked Loop Frequency Synthesizer）、高周波（ＲＦ：Radio Frequency）用の電圧制御発振回路（Voltage Controlled Oscillator）ＶＣＯおよび発振回路用の出力バッファ回路ＯＳＢの一群とが設けられている。本実施の形態１のバイポーラトランジスタは、２．４ＧＨｚ帯デジタルコードレス電話の場合、送信系増幅器の電力増幅器（Power Amplifier）ＰＡおよびドライバ回路ＰＡＤに適用されている。また、５．８ＧＨｚ帯デジタルコードレス電話の場合、送信系増幅器の電力増幅器（Power Amplifier）ＰＡおよびドライバ回路ＰＡＤと、受信系の低ノイズ増幅器（Low Noise Amplifier）ＬＮＡおよび低ノイズアンプ用のバッファ回路ＬＮＡＢに適用されている。
次に、本実施の形態のバイポーラトランジスタの製造方法の一例を図７〜図１５を用いて工程順に説明する。
まず、図７に示すように、ｐ型の単結晶シリコンからなる基板１の主面の一部にｎ型不純物（ヒ素）をイオン注入し、他部にｐ型不純物（ホウ素）をイオン注入することによって、ｎ＋型埋込み層３とアイソレーション用のｐ＋型埋込み層４とを形成した後、基板１上にｎ型のＳｉからなるエピタキシャル層２を成長させる。次に、このエピタキシャル層２の一部にｎ型不純物をイオン注入し、他部にｐ型不純物をイオン注入することによって、ｎ型のコレクタ領域５とｐ型のフィールド領域６とを形成した後、周知のＬＯＣＯＳ法を用いてエピタキシャル層２の表面を酸化することにより、素子分離用のフィールド絶縁膜１０を形成する。
次に、図８に示すように、コレクタ領域５の一部にｎ型不純物（リン）をイオン注入することによって、ｎ型のコレクタ引出し領域７を形成する。続いて、図９および図１０に示すように、基板１上にＣＶＤ法で堆積したｐ型の多結晶シリコン膜をパターニングすることによって、平面形状がＵ字状の外部ベース層１１を形成した後、基板１を熱処理して外部ベース層１１中のｐ型不純物をコレクタ領域５の表面の一部に拡散させることにより、ｐ型の真性ベース領域８を自己整合的に形成する。
次に、図１１に示すように、基板１上にＣＶＤ法で酸化シリコン膜１３を堆積し、続いて真性ベース領域８の上部の酸化シリコン膜１３およびその下部の外部ベース層１１をエッチングすることによって、真性ベース領域８の一部が露出する開口を形成する。続いて、基板１上にＣＶＤ法で堆積した酸化シリコン膜１３をエッチバックすることによって、開口の側壁に側壁絶縁膜１４を形成する。側壁絶縁膜１４は、次の工程で形成するエミッタ引き出し層１２と外部ベース層１１とを電気的に分離するために形成する。
次に、図１２に示すように、基板１上にＣＶＤ法で堆積したｎ型の多結晶シリコン膜をパターニングすることによって、真性ベース領域８の上部にエミッタ引き出し層１２を形成する。続いて、基板１を熱処理してエミッタ引き出し層１２中のｎ型不純物を真性ベース領域８の表面の一部に拡散させることにより、ｎ型のエミッタ領域９を自己整合的に形成する。
次に、図１３、図１４および図１５に示すように、エミッタ引き出し層１２の上層に酸化シリコン膜からなる層間絶縁膜１５をＣＶＤ法で堆積し、続いて層間絶縁膜１５にコンタクトホール１６、１７、１８を形成した後、コンタクトホール１６、１７、１８の内部にタングステン膜などからなるメタルプラグ１９を形成する。次に、層間絶縁膜１５上にスパッタリング法で堆積したアルミ合金膜をパターニングすることによって、コレクタ引き出し領域７の上部にコレクタ電極２０Ｃを形成し、エミッタ引き出し層１２の上部にエミッタ電極２０Ｅを形成し、外部ベース層１１の上部にベース電極２０Ｂを形成する。
前述したように、コレクタ電極２０Ｃとエミッタ電極２０Ｅは、基板１の主面に平行な面内において、それぞれの長辺を平行にし、かつそれらの中央部を同一線上に並べて配置する。一方、ベース電極２０Ｂは、その長辺がコレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの長辺と直交するように配向し、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側に配置する。
その後、層間絶縁膜２１、２７の堆積と第２層メタル配線２２Ｃ、２２Ｅ、２２Ｂおよび第３層メタル配線２８Ｃ、２８Ｅ、２８Ｂの形成を繰り返すことにより、前記図１〜図４に示すバイポーラトランジスタが完成する。
（実施の形態２）
図１６は、本実施の形態のバイポーラトランジスタの主要部平面図である。前記実施の形態１のバイポーラトランジスタとの相違は、外部ベース層１１の平面形状を変更し、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側ともう一方の端部を結ぶ直線の外側とに１個ずつベース電極２０Ｂを配置すると共に、それぞれのベース電極２０Ｂをその下部のコンタクトホール１８を通じて外部ベース層１１と電気的に接続したことにある。外部ベース層１１は、コレクタ電極２０Ｃの両側に位置する第１部分（ａ）、第２部分（ｂ）、および前記第１部分（ａ）、第２部分（ｂ）と交差する方向（略直交する方向）に配置され、前記第１部分（ａ）と第２部分（ｂ）とを接続する第３部分（ｃ）、第４部分（ｄ）からなる。すなわち、外部ベース層１１の基板１の主面に平行な平面形状は、前記第１〜第４部分（ａ〜ｄ）によって、コレクタ電極２０Ｃを囲う形状となっている。
図１６は、本実施の形態のバイポーラトランジスタの主要部平面図である。前記実施の形態１のバイポーラトランジスタとの相違は、外部ベース層１１の平面形状を変更し、コレクタ電極２０Ｃおよびエミッタ電極２０Ｅのそれぞれの一端部を結ぶ直線の外側ともう一方の端部を結ぶ直線の外側とに１個ずつベース電極２０Ｂを配置すると共に、それぞれのベース電極２０Ｂをその下部のコンタクトホール１８を通じて外部ベース層１１と電気的に接続したことにある。外部ベース層１１は、コレクタ電極２０Ｃの両側に位置する第１部分（ａ）、第２部分（ｂ）、および前記第１部分（ａ）、第２部分（ｂ）と交差する方向（略直交する方向）に配置され、前記第１部分（ａ）と第２部分（ｂ）とを接続する第３部分（ｃ）、第４部分（ｄ）からなる。すなわち、外部ベース層１１の基板１の主面に平行な平面形状は、前記第１〜第４部分（ａ〜ｄ）によって、コレクタ電極２０Ｃを囲う形状となっている。
上記のような平面形状を有する本実施の形態の外部ベース層１１は、Ｕ字状の平面形状を有する前記実施の形態１の外部ベース層１１に比べて面積が大きいので、その分、ベース−コレクタ間ＭＯＳ容量（ＣＢＸ）が大きくなる。一方、ベース電極２０Ｂを２個形成したことにより、外部ベース層１１とベース電極２０Ｂとのコンタクト抵抗が低減するので、前記実施の形態１に比べてベース抵抗（ｒｂ）が小さくなる。従って、前記式（１）により、電力利得（ＰＧ）を向上させることができる。
すなわち、本実施の形態によれば、前記図１７、図１８に示したバイポーラトランジスタに比べて、電力利得（ＰＧ）を向上させることができる。また、前記図１７、図１８に示したバイポーラトランジスタに比べて、コレクタ電極２０Ｃとエミッタ電極２０Ｅとの距離が近接するので、コレクタ抵抗（Ｒc）を小さくすることができ、遮断周波数（ｆＴ）および１ｄＢ利得圧縮出力電力を向上させることができる。
（実施の形態３）
前記実施の形態１、２では、外部ベース層１１を多結晶シリコン膜で構成したが、例えば図１９に示すように、多結晶シリコン膜１１ａの上部にコバルトなどの金属膜１１ｂを積層したポリサイド膜で外部ベース層１１を構成してもよい。これにより、外部ベース層１１とこれに接続されるベース電極（２０Ｂ）とのコンタクト抵抗を低減できるので、外部ベース層１１の面積を縮小しても、ベース抵抗（ｒｂ）をさらに小さくすることができる。
前記実施の形態１、２では、外部ベース層１１を多結晶シリコン膜で構成したが、例えば図１９に示すように、多結晶シリコン膜１１ａの上部にコバルトなどの金属膜１１ｂを積層したポリサイド膜で外部ベース層１１を構成してもよい。これにより、外部ベース層１１とこれに接続されるベース電極（２０Ｂ）とのコンタクト抵抗を低減できるので、外部ベース層１１の面積を縮小しても、ベース抵抗（ｒｂ）をさらに小さくすることができる。
同様に、エミッタ引き出し層１２を多結晶シリコン膜１２ａの上部にコバルトなどの金属膜１２ｂを積層したポリサイド膜で構成することにより、エミッタ引き出し層１２とこれに接続されるエミッタ電極（２０Ｅ）とのコンタクト抵抗を低減できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、通信機器用バイポーラトランジスタに利用することができる。
１ 半導体基板
２ エピタキシャル層
３ ｎ＋型埋込み層
４ ｐ＋型埋込み層
５ コレクタ領域
６ フィールド領域
７ コレクタ引き出し領域
８ 真性ベース領域
９ エミッタ領域
１０ フィールド絶縁膜
１１ 外部ベース層
１１ａ 多結晶シリコン膜
１１ｂ メタル膜
１２ エミッタ引き出し層
１２ａ 多結晶シリコン膜
１２ｂ メタル膜
１３ 酸化シリコン膜
１４ 側壁絶縁膜
１５ 層間絶縁膜
１６、１７、１８ コンタクトホール
１９ メタルプラグ
２０Ｃ コレクタ電極
２０Ｅ エミッタ電極
２０Ｂ ベース電極
２１ 層間絶縁膜
２２Ｃ、２２Ｅ、２２Ｂ 第２層メタル配線
２３、２４、２５ コンタクトホール
２６ メタルプラグ
２７ 層間絶縁膜
２８Ｃ、２８Ｅ、２８Ｂ 第３層メタル配線
２９、３０ コンタクトホール
３１ メタルプラグ
３２Ｃ、３２Ｅ、３２Ｂ ボンディングパッド
１００ 半導体基板
１０１ エピタキシャル層
１０２ ｎ＋型埋込み層
１０３ コレクタ領域
１０４ コレクタ引き出し領域
１０５ 真性ベース領域
１０６ エミッタ領域
１０７ フィールド絶縁膜
１０８ 外部ベース層
１０９ エミッタ引き出し層
１１０ 層間絶縁膜
１１１Ｃ コレクタ電極
１１１Ｅ エミッタ電極
１１１Ｂ ベース電極
１１２〜１１４ コンタクトホール
１１５ メタルプラグ
２ エピタキシャル層
３ ｎ＋型埋込み層
４ ｐ＋型埋込み層
５ コレクタ領域
６ フィールド領域
７ コレクタ引き出し領域
８ 真性ベース領域
９ エミッタ領域
１０ フィールド絶縁膜
１１ 外部ベース層
１１ａ 多結晶シリコン膜
１１ｂ メタル膜
１２ エミッタ引き出し層
１２ａ 多結晶シリコン膜
１２ｂ メタル膜
１３ 酸化シリコン膜
１４ 側壁絶縁膜
１５ 層間絶縁膜
１６、１７、１８ コンタクトホール
１９ メタルプラグ
２０Ｃ コレクタ電極
２０Ｅ エミッタ電極
２０Ｂ ベース電極
２１ 層間絶縁膜
２２Ｃ、２２Ｅ、２２Ｂ 第２層メタル配線
２３、２４、２５ コンタクトホール
２６ メタルプラグ
２７ 層間絶縁膜
２８Ｃ、２８Ｅ、２８Ｂ 第３層メタル配線
２９、３０ コンタクトホール
３１ メタルプラグ
３２Ｃ、３２Ｅ、３２Ｂ ボンディングパッド
１００ 半導体基板
１０１ エピタキシャル層
１０２ ｎ＋型埋込み層
１０３ コレクタ領域
１０４ コレクタ引き出し領域
１０５ 真性ベース領域
１０６ エミッタ領域
１０７ フィールド絶縁膜
１０８ 外部ベース層
１０９ エミッタ引き出し層
１１０ 層間絶縁膜
１１１Ｃ コレクタ電極
１１１Ｅ エミッタ電極
１１１Ｂ ベース電極
１１２〜１１４ コンタクトホール
１１５ メタルプラグ
Claims (19)
- バイポーラトランジスタを含む半導体装置であって、前記バイポーラトランジスタは、
半導体基板上に形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、
前記コレクタ領域に電気的に接続されたコレクタ電極と、
外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、
エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを有し、
前記コレクタ電極と前記エミッタ電極とは、それぞれ交互に複数個並んで配列され、
前記外部ベース層は、前記コレクタ電極の両側に位置する第１、第２部分と、前記第１、第２部分と交差する方向に配置され、前記第１、第２部分を接続する第３部分とからなることを特徴とする半導体装置。 - 前記半導体基板の主面に平行な面内において、前記外部ベース層の内側には、前記複数個のコレクタ電極のうちの一個のみが配置されていることを特徴とする請求項１記載の半導体装置。
- 前記外部ベース層は、前記真性ベース領域上に形成されたシリコン層またはシリサイド層からなり、前記ベース電極は、前記外部ベース層上に形成されたメタル層からなることを特徴とする請求項１記載の半導体装置。
- 前記真性ベース領域は、Ｓｉ−Ｇｅ半導体からなることを特徴とする請求項１記載の半導体装置。
- 前記真性ベース領域は、Ｓｉ−Ｇｅ半導体からなり、前記外部ベース層は、前記真性ベース領域に直接接続されたシリコン層またはシリサイド層からなることを特徴とする請求項１記載の半導体装置。
- 前記真性ベース領域には、前記外部ベース層に含まれる不純物の一部が拡散されていることを特徴とする請求項５記載の半導体装置。
- 前記半導体基板の主面に平行な面内において、前記複数個のコレクタ電極のそれぞれの中央部と前記複数個のエミッタ電極のそれぞれの中央部とは、略同一線上に位置していることを特徴とする請求項１記載の半導体装置。
- 前記バイポーラトランジスタは、デバイスを構成していることを特徴とする請求項１記載の半導体装置。
- 前記バイポーラトランジスタは、前記通信機器用デバイスの高周波部を構成していることを特徴とする請求項８記載の半導体装置。
- 前記高周波部は、電力増幅部または低ノイズ増幅部であることを特徴とする請求項９記載の半導体装置。
- 前記通信機器用デバイスの動作周波数は、１ＧＨｚ以上であることを特徴とする請求項８記載の半導体装置。
- バイポーラトランジスタを含む半導体装置であって、前記バイポーラトランジスタは、
半導体基板上に形成されたコレクタ領域、真性ベース領域およびエミッタ領域と、
前記コレクタ領域に電気的に接続されたコレクタ電極と、
外部ベース層を介して前記真性ベース領域に電気的に接続されたベース電極と、
エミッタ引き出し層を介して前記エミッタ領域に電気的に接続されたエミッタ電極とを有し、
前記コレクタ電極と前記エミッタ電極とは、それぞれ交互に複数個並んで配列され、
前記半導体基板の主面に平行な面内において、前記複数個のコレクタ電極のそれぞれの中央部と前記複数個のエミッタ電極のそれぞれの中央部とは、同一線上に位置し、
前記ベース電極の中央部は、前記同一線上に位置していないことを特徴とする半導体装置。 - 前記コレクタ電極、前記ベース電極および前記エミッタ電極のそれぞれの平面形状は矩形であり、
前記半導体基板の主面に平行な面内において、前記ベース電極の長辺方向は、前記コレクタ電極および前記ベース電極のそれぞれの長辺方向と直交していることを特徴とする請求項１２記載の半導体装置。 - 前記外部ベース層の平面形状は、Ｕ字状であることを特徴とする請求項１２記載の半導体装置。
- 前記外部ベース層の前記半導体基板の主面に平行な平面形状は、前記コレクタ電極の両側に位置する第１、第２部分、および前記第１、第２部分と交差する方向に配置され、前記第１、第２部分を接続する第３、第４部分からなり、
前記第１、第２、第３、第４部分によって、前記コレクタ電極を囲う形状となっていることを特徴とする請求項１２記載の半導体装置。 - 前記外部ベース層の、前記半導体基板の主面に平行な平面形状は、前記第１、第２、第３部分からなるＵ字形状であることを特徴とする請求項１記載の半導体装置。
- （ａ）コレクタ領域の一部を構成する第１導電型の埋込み層が形成された半導体基板の主面上に第１導電型のエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層の一部に、その底部が前記埋込み層に接する第１導電型のコレクタ引き出し領域を形成する工程と、
（ｃ）前記エピタキシャル層の他の一部に第２導電型の真性ベース領域を形成し、前記真性ベース領域の上部に第２導電型のシリコン膜を含む第１導電膜からなる外部ベース層を形成する工程、
（ｄ）前記真性ベース領域の表面の一部に第１導電型のエミッタ領域を形成し、前記エミッタ領域の上部に、絶縁膜を介して前記外部ベース層と電気的に分離された第１導電型のシリコン膜を含む第２導電膜からなるエミッタ引き出し層を形成する工程、
（ｅ）前記エミッタ引き出し層の上層に層間絶縁膜を形成した後、前記コレクタ引き出し領域の上方の前記層間絶縁膜上にコレクタ電極を形成し、前記層間絶縁膜に形成した第１コンタクトホールを通じて前記コレクタ電極と前記コレクタ引き出し領域とを電気的に接続し、前記エミッタ引き出し層の上方の前記層間絶縁膜上にエミッタ電極を形成し、前記層間絶縁膜に形成した第２コンタクトホールを通じて前記エミッタ電極と前記エミッタ引き出し層とを電気的に接続し、前記外部ベース層の上方の前記層間絶縁膜上にベース電極を形成し、前記層間絶縁膜に形成した第３コンタクトホールを通じて前記ベース電極と前記外部ベース層とを電気的に接続する工程とを有し、
前記半導体基板の主面に平行な面内において、前記コレクタ電極と前記エミッタ電極とを、それぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状を、Ｕ字状にすることを特徴とする半導体装置の製造方法。 - 前記ベース電極は、前記コレクタ電極および前記エミッタ電極のそれぞれの一端部を結ぶ直線の外側に配置し、前記ベース電極の長辺を前記コレクタ電極および前記エミッタ電極のそれぞれの長辺と直交するように配向することを特徴とする請求項１７記載の半導体装置の製造方法。
- （ａ）コレクタ領域の一部を構成する第１導電型の埋込み層が形成された半導体基板の主面上に第１導電型のエピタキシャル層を形成する工程と、
（ｂ）前記エピタキシャル層の一部に、その底部が前記埋込み層に接する第１導電型のコレクタ引き出し領域を形成する工程と、
（ｃ）前記エピタキシャル層の他の一部に第２導電型の真性ベース領域を形成し、前記真性ベース領域の上部に第２導電型のシリコン膜を含む第１導電膜からなる外部ベース層を形成する工程、
（ｄ）前記真性ベース領域の表面の一部に第１導電型のエミッタ領域を形成し、前記エミッタ領域の上部に、絶縁膜を介して前記外部ベース層と電気的に分離された第１導電型のシリコン膜を含む第２導電膜からなるエミッタ引き出し層を形成する工程、
（ｅ）前記エミッタ引き出し層の上層に層間絶縁膜を形成した後、前記コレクタ引き出し領域の上方の前記層間絶縁膜上にコレクタ電極を形成し、前記層間絶縁膜に形成した第１コンタクトホールを通じて前記コレクタ電極と前記コレクタ引き出し領域とを電気的に接続し、前記エミッタ引き出し層の上方の前記層間絶縁膜上にエミッタ電極を形成し、前記層間絶縁膜に形成した第２コンタクトホールを通じて前記エミッタ電極と前記エミッタ引き出し層とを電気的に接続し、前記外部ベース層の上方の前記層間絶縁膜上にベース電極を形成し、前記層間絶縁膜に形成した第３コンタクトホールを通じて前記ベース電極と前記外部ベース層とを電気的に接続する工程とを有し、
前記半導体基板の主面に平行な面内において、前記コレクタ電極と前記エミッタ電極とを、それぞれ交互に複数個並んで配列し、前記外部ベース層の平面形状を、ロ字状にし、
前記ベース電極は、前記コレクタ電極および前記エミッタ電極のそれぞれの一端部を結ぶ直線の外側と、前記コレクタ電極および前記エミッタ電極のそれぞれのもう一方の端部を結ぶ直線の外側とに配置することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005023246A JP2006210790A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置およびその製造方法 |
| US11/339,566 US20060170004A1 (en) | 2005-01-31 | 2006-01-26 | Semiconductor device and manufacturing method of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005023246A JP2006210790A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006210790A true JP2006210790A (ja) | 2006-08-10 |
Family
ID=36755591
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005023246A Pending JP2006210790A (ja) | 2005-01-31 | 2005-01-31 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20060170004A1 (ja) |
| JP (1) | JP2006210790A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111100A (ja) * | 2014-12-03 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電力増幅回路及び通信装置 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7890079B2 (en) * | 2006-12-06 | 2011-02-15 | Broadcom Corporation | RFIC with on-chip multiple band power amplifiers |
| US8020128B2 (en) | 2009-06-29 | 2011-09-13 | International Business Machines Corporation | Scaling of bipolar transistors |
| US8119522B1 (en) | 2010-11-08 | 2012-02-21 | International Business Machines Corporation | Method of fabricating damascene structures |
| JP5228123B1 (ja) * | 2011-11-28 | 2013-07-03 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US9496250B2 (en) | 2014-12-08 | 2016-11-15 | Globalfoundries Inc. | Tunable scaling of current gain in bipolar junction transistors |
| US10332820B2 (en) | 2017-03-20 | 2019-06-25 | Akash Systems, Inc. | Satellite communication transmitter with improved thermal management |
| US10374553B2 (en) | 2017-06-15 | 2019-08-06 | Akash Systems, Inc. | Microwave transmitter with improved information throughput |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5175607A (en) * | 1990-04-26 | 1992-12-29 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device and manufacturing method thereof |
| JP3919885B2 (ja) * | 1997-06-18 | 2007-05-30 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP3186691B2 (ja) * | 1998-04-07 | 2001-07-11 | 日本電気株式会社 | 半導体装置及びその形成方法 |
| JP3634976B2 (ja) * | 1999-03-11 | 2005-03-30 | 株式会社日立製作所 | 半導体装置，その製造方法，高周波電力増幅装置および無線通信装置 |
| TW493278B (en) * | 1999-10-21 | 2002-07-01 | Matsushita Electric Ind Co Ltd | Lateral heterojunction bipolar transistor and method of fabricating the same |
| US6853048B1 (en) * | 2000-08-11 | 2005-02-08 | Agere Systems Inc. | Bipolar transistor having an isolation structure located under the base, emitter and collector and a method of manufacture thereof |
-
2005
- 2005-01-31 JP JP2005023246A patent/JP2006210790A/ja active Pending
-
2006
- 2006-01-26 US US11/339,566 patent/US20060170004A1/en not_active Abandoned
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016111100A (ja) * | 2014-12-03 | 2016-06-20 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 電力増幅回路及び通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20060170004A1 (en) | 2006-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5175482B2 (ja) | 半導体装置 | |
| US9640654B2 (en) | Semiconductor device | |
| JP2006210790A (ja) | 半導体装置およびその製造方法 | |
| US6987983B2 (en) | Radio frequency monolithic integrated circuit and method for manufacturing the same | |
| JP2010171433A (ja) | 半導体装置およびその製造方法 | |
| EP2784822B1 (en) | Collector-up bipolar transistor and method of manufacturing the same | |
| JP2007243140A (ja) | 半導体装置、電子装置および半導体装置の製造方法 | |
| JP3309959B2 (ja) | 半導体装置 | |
| JP3621359B2 (ja) | 半導体装置及びその製造方法 | |
| EP1406306A2 (en) | Semiconductor device including bipolar junction transistor, and production method therefor | |
| US6740953B2 (en) | High frequency integrated devices | |
| JP2004207602A (ja) | 半導体装置およびその製造方法 | |
| US20240063282A1 (en) | Semiconductor device on silicon-on-insulator substrate | |
| JP2011091214A (ja) | 電界効果型トランジスタ | |
| US20220384659A1 (en) | Field effect transistor | |
| JP2006005207A (ja) | 半導体装置 | |
| EP1061572A1 (en) | Intergrated stucture for radio frequency applications | |
| TW202318577A (zh) | 集成晶片及其形成方法 | |
| JPH11238817A (ja) | 半導体装置およびその製造方法 | |
| JP2007266621A (ja) | 半導体装置 | |
| JP2005044956A (ja) | 半導体装置 | |
| JP2005159347A (ja) | 改善されたゲート構成を有する金属酸化膜半導体デバイス | |
| JP2004235385A (ja) | バイポーラトランジスタおよびバイポーラトランジスタを用いた半導体装置 | |
| JPH1187361A (ja) | 半導体装置及びその製造方法 | |
| JP2004349448A (ja) | バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090406 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091110 |