JP6550674B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6550674B2
JP6550674B2 JP2015159874A JP2015159874A JP6550674B2 JP 6550674 B2 JP6550674 B2 JP 6550674B2 JP 2015159874 A JP2015159874 A JP 2015159874A JP 2015159874 A JP2015159874 A JP 2015159874A JP 6550674 B2 JP6550674 B2 JP 6550674B2
Authority
JP
Japan
Prior art keywords
region
electrode
drain
semiconductor device
body region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015159874A
Other languages
English (en)
Other versions
JP2017038022A (ja
Inventor
暢 熊野
暢 熊野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015159874A priority Critical patent/JP6550674B2/ja
Priority to US15/208,936 priority patent/US9806189B2/en
Publication of JP2017038022A publication Critical patent/JP2017038022A/ja
Application granted granted Critical
Publication of JP6550674B2 publication Critical patent/JP6550674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、半導体装置に関する。
特許文献１は、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）を含む半導体装置を開示している。この半導体装置は、ｐ型の半導体基板（半導体層）を含む。半導体基板の表面部には、ｐ型のチャネル領域（ボディ領域）と、ｎ型のドレイン・ドリフト領域とが形成されている。チャネル領域内にはｎ型のソース領域が形成されており、ドレイン・ドリフト領域内にはｎ型のドレイン領域が形成されている。ソース領域とドレイン領域との間には、ゲート絶縁膜を挟んでチャネル領域に対向するゲート電極層が形成されている。
半導体基板上には、層間絶縁膜が形成されている。層間絶縁膜上には、モールド樹脂（樹脂）が形成されている。層間絶縁膜には、ソース領域に電気的に接続されるソース電極層と、ドレイン領域に電気的に接続されるドレイン電極層とが形成されている。ソース電極層には、フィールドプレートを兼ねるソース電極が電気的に接続され、ドレイン電極層には、フィールドプレートを兼ねるドレイン電極が電気的に接続されている。
特開２００２−３５３４４４号公報 特開２００３−１２４４５９号公報
特許文献１の構成では、ドレイン・ソース間に所定の電圧が印加されると、樹脂中に存在する可動イオンがソース電極およびドレイン電極に誘起される。より具体的には、樹脂中に存在する陽イオンが可動イオンとなってソース電極に誘起され、樹脂中に存在する陰イオンが可動イオンとなってドレイン電極に誘起される。
たとえば、ドレイン電極等が形成された電極層と樹脂との間で、樹脂に接する絶縁膜として酸化膜が形成されている場合、可動イオンは、酸化膜を介して層間絶縁膜内に容易に侵入できる。また、酸化膜の一部が半導体装置の端部から露出している場合には、可動イオンが酸化膜の露出部を伝って層間絶縁膜内に侵入することもある。一方、樹脂に接する絶縁膜として窒化膜が形成されている場合には、この窒化膜によって層間絶縁膜内への可動イオンの侵入を少なからず抑制できる。しかし、樹脂の一部にしか窒化膜が接していない場合や、窒化膜の一部に開口等が形成されている場合には、樹脂中の可動イオンは、窒化膜が存在しない部分を介して層間絶縁膜内に侵入する。
本発明者らは、層間絶縁膜内に侵入した可動イオンや、可動イオンによる電界の影響がソース電極およびドレイン電極の下層に至る結果、半導体層中の電界分布が変動し、半導体装置の耐圧低下を招く虞があることを発見した。特に、特許文献１の構成では、ソース電極とドレイン電極とが、ドレイン領域とゲート電極との間の領域で隙間を挟んで隣り合っている。そのため、可動イオンや、可動イオンによる電界の影響は、この隙間を介してソース電極およびドレイン電極の下層に至る。その結果、半導体層中、ドレイン領域およびゲート電極間の電界分布の変動をきたし、半導体装置の耐圧が低下する。
そこで、本発明は、可動イオンに起因する耐圧の低下を抑制できる半導体装置を提供することを目的とする。
上記目的を達成するための本発明の一局面に係る半導体装置は、第１導電型の半導体層と、前記半導体層の表面部に形成された第２導電型のボディ領域と、前記ボディ領域の周縁から間隔を空けて前記ボディ領域の表面部に形成された第１導電型のソース領域と、前記ボディ領域から間隔を空けて前記半導体層の表面部に形成された第１導電型のドレイン領域と、前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対向するゲート電極と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された樹脂と、前記ソース領域に電気的に接続されるように前記絶縁層に形成されたソース電極と、前記ドレイン領域に電気的に接続されるように前記絶縁層に形成されたドレイン電極と、前記半導体層の表面の法線方向から見た平面視において、少なくとも一部が前記ドレイン領域および前記ゲート電極に重なり、かつ、前記ドレイン領域および前記ゲート電極間の領域を覆うように前記絶縁層に形成された導電性を有する遮蔽部材とを含む。
この構成によれば、遮蔽部材により、少なくとも半導体層におけるドレイン領域およびゲート電極間の領域と樹脂との間で、樹脂から漏れ出す可動イオンや、可動イオンによる電界の影響を遮蔽できる。これにより、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を抑制できる。
前記半導体装置において、前記遮蔽部材は、前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視において前記ゲート電極に重なるように前記ドレイン電極から引き出された導電膜を含むことが好ましい。
この構成によれば、ドレイン電極により誘起される樹脂中の陰イオンや、陰イオンによる電界の影響を導電膜により良好に遮蔽でき、ソース電極により誘起される樹脂中の陽イオンや、陽イオンによる電界の影響をソース電極により良好に遮蔽できる。これにより、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を良好に抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を良好に抑制できる。
前記半導体装置において、前記遮蔽部材は、前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視において前記ゲート電極に重なるように前記ドレイン電極から引き出された第１導電膜と、前記ゲート電極と前記第１導電膜との間に形成され、前記ドレイン電極よりも低い電圧が印加される第２導電膜とを含んでいてもよい。
この構成によれば、ドレイン電極により誘起される樹脂中の陰イオンや、陰イオンによる電界の影響を第１導電膜により良好に遮蔽でき、ソース電極により誘起される樹脂中の陽イオンや、陽イオンによる電界の影響をソース電極および第２導電膜により良好に遮蔽できる。これにより、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を良好に抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を良好に抑制できる。
前記半導体装置において、前記遮蔽部材は、前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記ドレイン電極から前記ゲート電極側に向けて引き出され、前記平面視において前記ドレイン領域と前記ゲート電極との間の領域に端部を有する第１導電膜と、前記平面視において前記ゲート電極と前記第１導電膜とに重なるように、前記ゲート電極と前記第１導電膜との間に形成され、前記ドレイン電極よりも低い電圧が印加される第２導電膜とを含んでいてもよい。このような構成によっても、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を良好に抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を良好に抑制できる。
前記半導体装置において、前記遮蔽部材は、前記ソース電極よりも高い電圧が印加される電極膜からなり、前記平面視において少なくとも一部が前記ゲート電極に重なるように形成された第１導電膜と、前記ドレイン電極よりも低い電圧が印加される電極膜からなり、前記平面視において前記第１導電膜および前記ゲート電極に重なるように形成された第２導電膜とを含んでいてもよい。このような構成によっても、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を良好に抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を良好に抑制できる。
前記半導体装置において、前記遮蔽部材は、前記平面視において前記ボディ領域を横切るように形成されていてもよい。
前記半導体装置において、前記ボディ領域は、前記半導体層と前記ソース領域との間でチャネルを形成するチャネル形成部と、前記ソース領域が存在しない耐圧保持部とを有していてもよい。この場合、前記遮蔽部材は、前記平面視において、少なくとも前記ドレイン領域と前記ボディ領域の前記耐圧保持部との間の領域を覆うように形成されていてもよい。
この構成によれば、ソース領域の存在しない耐圧保持部により、パターンの曲率によるドレイン・ソース間耐圧の低下や、破壊耐量の低下等を抑制できる。そして、ドレイン領域および耐圧保持部間において、遮蔽部材によって可動イオンや、可動イオンによる電界の影響を遮蔽できるから、ドレイン領域および耐圧保持部間で可動イオンに起因する電界分布の変動を抑制できる。その結果、パターンの曲率に起因する耐圧の低下や、破壊耐量の低下等を抑制しつつ、可動イオンに起因する半導体装置の耐圧（たとえばドレイン・ソース間降伏電圧）の低下を抑制できる。
前記半導体装置において、前記ボディ領域は、前記平面視において環状に形成されていてもよい。前記半導体装置において、前記ボディ領域は、前記平面視において、互いに平行な一対の直線状部分と、前記一対の直線状部分の両端にそれぞれ連なる一対の曲線状部分とを有する長円環状に形成されていてもよい。この場合、前記ボディ領域の前記チャネル形成部は、前記ボディ領域の少なくとも一方の前記直線状部分に沿って形成されていてもよく、前記ボディ領域の前記耐圧保持部は、前記ボディ領域の少なくとも一方の前記曲線状部分に沿って形成されていてもよい。
ボディ領域の曲線状部分では、直線状部分と異なり所定の曲率が存在するので、直線状部分に比して電界が集中し易い傾向がある。また、ボディ領域の曲線状部分にソース領域を形成すると、ソース領域が形成された部分の破壊耐量が大きく低下する虞がある。
そこで、この構成では、ボディ領域の直線状部分に沿ってソース領域が存在するチャネル形成部を形成し、ボディ領域の曲線状部分に沿ってソース領域が存在しない耐圧保持部を形成している。つまり、電界の影響を受け易い曲線状部分を避けてソース領域を形成しているから、電界や可動イオンによる電界の影響を受けて半導体装置のドレイン・ソース間耐圧や、破壊耐量が低下するのを抑制できる。また、比較的広い耐圧保持部を形成することもできるから、半導体装置の破壊耐量を良好に確保できる。
そして、この構成では、平面視において、少なくともドレイン領域とボディ領域の耐圧保持部との間の領域を覆うように遮蔽部材を形成している。これにより、電界が集中し易い曲線状部分において、可動イオンや、可動イオンからの電界の影響を遮蔽できるから、ドレイン領域および耐圧保持部間における可動イオンに起因する電界分布の変動を効果的に抑制できる。その結果、半導体装置の耐圧の低下を良好に抑制できる。
前記半導体装置において、前記ドレイン領域と前記ゲート絶縁膜との間で前記半導体層を被覆するように前記ゲート絶縁膜と一体的に形成され、前記ゲート絶縁膜よりも大きい厚さの厚い絶縁膜をさらに含んでいてもよい。この場合、前記ゲート電極は、前記ゲート絶縁膜上から前記厚い絶縁膜上に連続して形成されていてもよい。
前記半導体装置において、前記遮蔽部材は、アルミニウム、銅、チタン、タングステンおよびタンタルを含む群から選択される１つまたは複数の金属種を含んでいてもよい。前記半導体装置において、前記ボディ領域および前記ドレイン領域間の距離は、５０μｍ以上２００μｍ以下であってもよい。前記半導体装置において、前記ドレイン電極および前記ソース電極間に印加されるドレイン・ソース間電圧は、４００Ｖ以上１５００Ｖ以下であってもよい。
本発明の他の局面に係る半導体装置は、第１導電型の半導体層と、前記半導体層の表面部に形成された第２導電型のボディ領域と、前記ボディ領域の周縁から間隔を空けて前記ボディ領域の表面部に形成された第１導電型のソース領域と、前記ボディ領域から間隔を空けて前記半導体層の表面部に形成された第１導電型のドレイン領域と、前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対向するゲート電極と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された樹脂と、前記ソース領域に電気的に接続されるように前記絶縁層に形成されたソース電極と、前記ドレイン領域に電気的に接続されるように前記絶縁層に形成されたドレイン電極と、前記半導体層の表面の法線方向から見た平面視において、少なくとも一部が前記ゲート電極に重なり、かつ、前記ドレイン領域と前記ゲート電極との間の領域を一括して覆うように前記絶縁層に形成された導電性を有する遮蔽部材とを含む。このような構成によっても、ドレイン領域およびゲート電極間における可動イオンに起因する電界分布の変動を抑制できるから、可動イオンに起因する半導体装置の耐圧の低下を抑制できる。
本発明のさらに他の局面に係る半導体装置は、第１導電型の半導体層と、前記半導体層の表面部に互いに間隔を空けて形成された第１導電型のソース領域およびドレイン領域と、前記ソース領域を取り囲むように前記半導体層の表面部に形成され、前記半導体層と前記ソース領域との間でチャネルを形成するチャネル形成部と、前記ソース領域が存在しない耐圧保持部とを有する第２導電型のボディ領域と、前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対向するゲート電極と、前記半導体層上に形成された絶縁層と、前記絶縁層上に形成された樹脂と、前記半導体層の表面の法線方向から見た平面視において、少なくとも前記ドレイン領域と、前記ボディ領域の前記耐圧保持部との間の領域を覆うように前記絶縁層に形成された導電性を有する遮蔽部材とを含む。
この構成によれば、ソース領域の存在しない耐圧保持部により、パターンの曲率による耐圧の低下や、破壊耐量の低下等を抑制できる。そして、ドレイン領域および耐圧保持部間において、遮蔽部材によって、可動イオンや、可動イオンによる電界の影響を遮蔽できるから、ドレイン領域および耐圧保持部間で可動イオンに起因する電界分布の変動を抑制できる。その結果、パターンの曲率に起因する耐圧の低下や破壊耐量の低下等を抑制しつつ、半導体装置の耐圧（たとえばドレイン・ソース間降伏電圧）の低下を抑制できる。
図１は、本発明の第１実施形態に係る半導体装置を示す平面図である。 図２は、図１に示す半導体装置を示す平面図であって、電極を取り除いた図である。 図３は、図１に示すIII−III線に沿う断面図である。 図４は、図１に示すIV-IV線に沿う断面図である。 図５は、参考例に係る半導体装置を示す平面図である。 図６は、ドレイン・ソース間降伏電圧を示すグラフである。 図７は、本発明の第２実施形態に係る半導体装置を示す断面図である。 図８は、本発明の第３実施形態に係る半導体装置を示す平面図である。 図９は、本発明の第４実施形態に係る半導体装置を示す平面図である。 図１０は、本発明の第５実施形態に係る半導体装置を示す平面図である。 図１１は、本発明の第６実施形態に係る半導体装置を示す平面図である。 図１２は、第１変形例に係る半導体装置を示す断面図である。 図１３は、第２変形例に係る半導体装置を示す断面図である。 図１４は、第３変形例に係る半導体装置を示す断面図である。 図１５は、半導体パッケージの一例を示す斜視図である。 図１６は、図１５に示す半導体パッケージの断面図である。
以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置１を示す平面図である。図２は、図１に示す半導体装置１を示す平面図であって、後述する第２ソース電極４０および第２ドレイン電極４１を取り除いた図である。図３は、図１に示すIII−III線に沿う断面図である。図４は、図１に示すIV-IV線に沿う断面図である。図１では、明瞭化のため、後述する第２ソース電極４０および第２ドレイン電極４１をハッチングを付して示している。また、図２では、明瞭化のため、後述するゲート電極１８をハッチングを付して示している。
以下では、ｎ型不純物（ｎ型）というときには、５価の元素（たとえば燐（Ｐ）、ヒ素（Ａｓ）等）が主たる不純物として含まれ、ｐ型不純物（ｐ型）というときには、３価の元素（たとえばホウ素（Ｂ）、インジウム（Ｉｎ）、ガリウム（Ｇａ）等）が主たる不純物として含まれるものとして説明する。
半導体装置１は、たとえばドレイン・ソース間電圧Ｖｄｓが４００Ｖ以上１５００Ｖ以下のＬＤＭＩＳ（laterally diffused metal insulator semiconductor）が形成されたＬＤＭＩＳ領域２を含む半導体装置である。より具体的には、半導体装置１は、ＳＯＩ基板３を含む。ＳＯＩ基板３は、ｐ型の半導体基板４と、半導体基板４上に形成された埋め込み絶縁層５と、埋め込み絶縁層５上に形成された本発明の半導体層の一例としてのｎ型のエピタキシャル層６とを含む。
半導体基板４は、たとえばシリコン基板であってもよい。半導体基板４のｐ型不純物濃度は、たとえば１．０×１０１３ｃｍ−３以上１．０×１０１４ｃｍ−３以下であってもよい。埋め込み絶縁層５は、たとえば半導体基板４の表面の酸化により形成された酸化シリコンを含むＢＯＸ（Buried Oxide）層であってもよい。埋め込み絶縁層５の厚さは、たとえば３μｍ以上５μｍ以下であってもよい。
エピタキシャル層６のｎ型不純物濃度は、たとえば１．０×１０１４ｃｍ−３以上１．０×１０１６ｃｍ−３以下であってもよい。エピタキシャル層６の抵抗値は、たとえば１０Ω・ｃｍ以上２０Ω・ｃｍ以下であってもよい。エピタキシャル層６の厚さは、たとえば２０μｍ以上４０μｍ以下であってもよい。なお、本実施形態では、ＳＯＩ基板３が採用された例について説明するが、ＳＯＩ基板３に代えて、ｐ型の半導体基板４に接するように半導体基板４上にｎ型のエピタキシャル層６が形成されたいわゆるバルク基板を採用してもよい。このエピタキシャル層６には、ＬＤＭＩＳ領域２を他の領域から区画する素子分離構造としてのＤＴＩ（Deep Trench Isolation）構造７が形成されている。
ＤＴＩ構造７は、エピタキシャル層６の表面の法線方向から見た平面視（以下、単に「平面視」という。）において、略環状に形成されている。ＤＴＩ構造７は、本実施形態では、平面視略長円環状に形成されている。ＤＴＩ構造７は、エピタキシャル層６に形成されたトレンチ８に埋め込まれた絶縁体９を含む。トレンチ８は、埋め込み絶縁層５に至るようにエピタキシャル層６を掘り下げて形成されている。絶縁体９は、たとえば酸化シリコンを含み、トレンチ８内において埋め込み絶縁層５に連なっている。このＤＴＩ構造７により取り囲まれた領域内にＬＤＭＩＳ領域２が設定されている。なお、本実施形態では、素子分離構造としてのＤＴＩ構造７が形成された例について説明したが、素子分離構造は、ＬＤＭＩＳ領域２を区画する環状のｐ型拡散領域を含む拡散分離方式、つまり、ｐｎ接合分離方式を利用したものであってもよい。
ＬＤＭＩＳ領域２におけるエピタキシャル層６の表面部には、ＤＴＩ構造７から間隔を空けてｐ型のボディ領域１０が形成されている。ボディ領域１０は、平面視略環状に形成されており、エピタキシャル層６との間でｐｎ接合を形成している。より具体的には、ボディ領域１０は、互いに平行な一対の帯状の直線状部分１０ａ，１０ｂと、一対の直線状部分１０ａ，１０ｂの両端にそれぞれ連なる一対の帯状の曲線状部分１０ｃ，１０ｄとを有する平面視略長円環状に形成されている。ボディ領域１０の表面部には、ｎ型のソース領域１１とｐ型のボディコンタクト領域１２とが互いに隣接して形成されている。
ソース領域１１は、ボディ領域１０の周縁から間隔を空けて複数形成されている。より具体的には、ソース領域１１は、ボディ領域１０の一対の直線状部分１０ａ，１０ｂのそれぞれに、直線状部分１０ａ，１０ｂに沿う直線状に形成されている。ソース領域１１は、ボディ領域１０の一対の曲線状部分１０ｃ，１０ｄには形成されていない。つまり、ボディ領域１０の一対の直線状部分１０ａ，１０ｂは、エピタキシャル層６とソース領域１１との間で後述するチャネル２０を形成するチャネル形成部１３を含み、ボディ領域１０の一対の曲線状部分１０ｃ，１０ｄは、ソース領域１１が存在しない耐圧保持部１４を含む。
ボディコンタクト領域１２は、ボディ領域１０に沿って平面視略長円環状に形成されている。ボディ領域１０の一対の直線状部分１０ａ，１０ｂにおいて、ボディコンタクト領域１２は、ボディ領域１０の外周縁とソース領域１１との間に形成されている。一方、ボディ領域１０の一対の曲線状部分１０ｃ，１０ｄにおいて、ボディコンタクト領域１２は、ボディ領域１０の外周縁と内周縁との間に形成されている。ボディコンタクト領域１２は、ボディ領域１０の不純物濃度よりも高いｐ型不純物濃度を有している。
エピタキシャル層６の表面部におけるボディ領域１０に取り囲まれた領域の中央部には、ボディ領域１０から間隔を空けてｎ型のドレイン領域１５が形成されている。ドレイン領域１５は、ボディ領域１０の一対の直線状部分１０ａ，１０ｂの対向方向中間部において、直線状部分１０ａ，１０ｂに沿う直線状に形成されている。ドレイン領域１５は、ソース領域１１の不純物濃度と略同一のｎ型不純物濃度を有している。ボディ領域１０およびドレイン領域１５間の距離Ｌは、たとえば５０μｍ以上２００μｍ以下（本実施形態では、６０μｍ）であってもよい。
図３および図４を参照して、エピタキシャル層６の表面には、ゲート絶縁膜１６と、厚い絶縁膜の一例としてのＬＯＣＯＳ膜１７とが形成されている。ゲート絶縁膜１６は、ソース領域１１とドレイン領域１５との間でボディ領域１０に接するように略環状に形成されている。より具体的には、ゲート絶縁膜１６は、ソース領域１１のドレイン領域１５側の周縁、および、ボディコンタクト領域１２のドレイン領域１５側の周縁からドレイン領域１５側に向けて延び、ボディ領域１０の内周縁を横切るように形成されている。ゲート絶縁膜１６は、シリコン酸化膜であってもよい。
ＬＯＣＯＳ膜１７は、ボディ領域１０の外周縁に沿って形成された外側ＬＯＣＯＳ膜１７ａを含む。さらに、ＬＯＣＯＳ膜１７は、ボディ領域１０とドレイン領域１５との間でエピタキシャル層６を被覆する内側ＬＯＣＯＳ膜１７ｂを含む。外側ＬＯＣＯＳ膜１７ａは、ボディ領域１０の外側においてＤＴＩ構造７を被覆している。一方、内側ＬＯＣＯＳ膜１７ｂは、ドレイン領域１５とゲート絶縁膜１６との間でエピタキシャル層６を被覆するように、平面視略長円環状に形成されている。内側ＬＯＣＯＳ膜１７ｂの内周縁は、ドレイン領域１５を取り囲んでいる。内側ＬＯＣＯＳ膜１７ｂの外周縁は、ボディ領域１０の内周縁よりもドレイン領域１５側に間隔を隔てた位置でゲート絶縁膜１６に連なっている。
ＬＯＣＯＳ膜１７は、ゲート絶縁膜１６の厚さよりも大きい厚さを有している。ゲート絶縁膜１６の厚さは、たとえば３００Å〜１０００Å（本実施形態では、６００Å）であってもよい。ＬＯＣＯＳ膜１７の厚さは、たとえば４０００Å〜１５０００Å（本実施形態では、６０００Å）であってもよい。
ゲート絶縁膜１６上には、ボディ領域１０に対向するゲート電極１８が形成されている。ゲート電極１８は、内側ＬＯＣＯＳ膜１７ｂの外周縁に沿って平面視長円環状に形成されている。ゲート電極１８は、ゲート絶縁膜１６上から内側ＬＯＣＯＳ膜１７ｂ上に連続して延び、内側ＬＯＣＯＳ膜１７ｂの外周縁を被覆する被覆部１８ａを有している。ゲート電極１８は、不純物が添加されたポリシリコンであってもよい。ゲート電極１８の両側面は、たとえば酸化シリコンや窒化シリコン等の絶縁材料を含むサイドウォール１９で覆われている。ボディ領域１０におけるゲート電極１８がゲート絶縁膜１６を挟んで対向する部分がチャネル２０である。
内側ＬＯＣＯＳ膜１７ｂ上には、複数（本実施形態では、８個）のフィールドプレート２１が互いに間隔を空けて形成されている。複数のフィールドプレート２１は、エピタキシャル層６における電界の乱れを抑制する。複数のフィールドプレート２１は、互いに周囲長が異なる相似な環状に形成されている。より具体的には、相対的に長い周囲長を有するフィールドプレート２１が、相対的に短い周囲長を有するフィールドプレート２１を取り囲むように、互いに間隔を空けて配置されている。
複数のフィールドプレート２１は、ゲート電極１８と同一の材料により形成されている。各フィールドプレート２１の両側面は、たとえば酸化シリコンや窒化シリコン等の絶縁材料を含むサイドウォール２２で覆われている。なお、最外周に位置するフィールドプレート２１は、ゲート電極１８の被覆部１８ａと一体的に形成されていてもよい。また、フィールドプレート２１は、少なくとも一つ以上設けられていればよく、８個以上のフィールドプレート２１が設けられていてもよい。
エピタキシャル層６上には、絶縁層３０と、パッシベーション膜３１と、たとえばエポキシ樹脂を含むモールド樹脂３２とがこの順に積層されている。絶縁層３０は、複数の層間絶縁膜を含む。複数の層間絶縁膜には、エピタキシャル層６上に形成された第１層間絶縁膜３３と、第１層間絶縁膜３３上に形成された第２層間絶縁膜３４と、第２層間絶縁膜３４上に形成された第３層間絶縁膜３５とが含まれる。
第１層間絶縁膜３３、第２層間絶縁膜３４および第３層間絶縁膜３５は、たとえば、酸化シリコンや窒化シリコン等の絶縁体により形成されている。パッシベーション膜３１は、たとえば窒化シリコンおよび酸化シリコンの少なくとも一方を含む。パッシベーション膜３１は、酸化シリコン膜と、酸化シリコン膜上に形成された窒化シリコン膜とを含む積層膜であってもよい。パッシベーション膜３１の厚さは、たとえば１μｍ以上１０μｍ以下であってもよい。なお、パッシベーション膜３１上にポリイミド樹脂からなる樹脂膜を形成してもよい。この場合、樹脂膜を含めたパッシベーション膜３１の厚さは、１０μｍ以上であってもよい。
図３および図４を参照して、第１層間絶縁膜３３上には、ファーストメタルとして、第１ソース電極３６と、第１ドレイン電極３７と、第１ゲート電極３８とが形成されている。第１ソース電極３６、第１ドレイン電極３７および第１ゲート電極３８は、たとえばアルミニウム、銅、チタン、タングステンおよびタンタルを含む群から選択される１つまたは複数の金属種を含む電極膜であってもよい。
第１ソース電極３６は、対応するコンタクト３９を介してソース領域１１およびボディコンタクト領域１２に電気的に接続されている。第１ソース電極３６は、ソース領域１１の少なくとも一部または全部を被覆するように直線状に設けられている。第１ドレイン電極３７は、対応するコンタクト３９を介してドレイン領域１５に電気的に接続されている。第１ドレイン電極３７は、ドレイン領域１５の少なくとも一部または全部を被覆するように直線状に設けられている。第１ゲート電極３８は、対応するコンタクト３９を介してゲート電極１８に電気的に接続されている。第１ゲート電極３８は、ゲート電極１８の少なくとも一部を被覆するようにゲート電極１８に沿う環状に設けられている。
図３および図４を参照して、第２層間絶縁膜３４上には、セカンドメタルとして、第２ソース電極４０と、第２ドレイン電極４１とが形成されている。第２ソース電極４０および第２ドレイン電極４１は、たとえばアルミニウム、銅、チタン、タングステンおよびタンタルを含む群から選択される１つまたは複数の金属種を含む電極膜であってもよい。
図１、図３および図４を参照して、第２ソース電極４０は、対応するコンタクト４２を介して第１ソース電極３６に電気的に接続されており、第１ソース電極３６に所定のソース電圧を提供する。第２ソース電極４０は、所定の基準電位、たとえばグランド電位を第１ソース電極３６に提供してもよい。第２ソース電極４０は、第２層間絶縁膜３４における少なくともドレイン領域１５上の領域を露出させるように平面視略凹状に形成されている。より具体的には、第２ソース電極４０は、ボディ領域１０の一対の直線状部分１０ａ，１０ｂ（チャネル形成部１３）に沿って形成された第１および第２部分４０ａ，４０ｂと、第１および第２部分４０ａ，４０ｂを接続する接続部４０ｃとを含む。
第２ソース電極４０の第１および第２部分４０ａ，４０ｂは、ボディ領域１０の一対の曲線状部分１０ｃ，１０ｄを横切るように直線状に形成されている。第２ソース電極４０の接続部４０ｃは、ボディ領域１０の一方側の曲線状部分１０ｃ側の領域において、第１および第２部分４０ａ，４０ｂに接続されている。第２ソース電極４０の接続部４０ｃは、ボディ領域１０の外周よりも外側の領域に配置されている。
第２ドレイン電極４１は、対応するコンタクト４２を介して第１ドレイン電極３７に電気的に接続されており、第１ドレイン電極３７に所定のドレイン電圧を提供する。第２ドレイン電極４１は、第２ソース電極４０に印加されるソース電圧よりも高いドレイン電圧を第１ドレイン電極３７に提供してもよい。第２ドレイン電極４１は、第２ソース電極４０により区画される平面視略凹状の部分に噛合うように平面視略凸状に形成されている。より具体的には、第２ドレイン電極４１は、平面視においてＬＤＭＩＳ領域２の外側からボディ領域１０の他方側の曲線状部分１０ｄを横切り、ドレイン領域１５を覆うように直線状に形成されている。
第２ソース電極４０および第２ドレイン電極４１は、それらを縁取るスリットＳを挟んで互いに隣り合っている。このスリットＳの幅ＷＳは、たとえば２μｍ以上５０μｍ以下であってもよい。
図１、図３および図４を参照して、絶縁層３０には、エピタキシャル層６とモールド樹脂３２との間で、モールド樹脂３２から漏れ出す可動イオンを遮蔽する遮蔽部材４３が設けられている。より具体的には、絶縁層３０には、平面視において、少なくとも一部がドレイン領域１５およびゲート電極１８に重なり、かつ、ドレイン領域１５とゲート電極１８との間の領域を一括して覆う導電性を有する遮蔽部材４３が形成されている。遮蔽部材４３は、平面視において、少なくともドレイン領域１５とボディ領域１０の耐圧保持部１４との間の領域を覆うように形成されている。遮蔽部材４３は、たとえばアルミニウム、銅、チタン、タングステンおよびタンタルを含む群から選択される１つまたは複数の金属種を含む導電膜を含む。
遮蔽部材４３は、第１導電膜４４を含む。第１導電膜４４は、第２ドレイン電極４１と同一の層（つまり、第２層間絶縁膜３４上）に第２ドレイン電極４１と一体的に形成された電極膜からなり、第２ドレイン電極４１の引き出し部として形成されている。第１導電膜４４は、ドレイン領域１５とボディ領域１０の耐圧保持部１４との間の領域を覆うように、第２ドレイン電極４１からボディ領域１０の耐圧保持部１４側に向けて帯状に引き出されている。第１導電膜４４は、平面視において少なくともゲート電極１８の被覆部１８ａに重なるように第２ドレイン電極４１から引き出されている。
つまり、第１導電膜４４は、平面視において、ドレイン領域１５とボディ領域１０の耐圧保持部１４との間の領域に形成された複数のフィールドプレート２１を覆っている。第１導電膜４４の端部４４ａは、引き出し方向に対して直角に形成されている。第１導電膜４４は、ドレイン・ソース間電圧Ｖｄｓが印加された状態で、第２ドレイン電極４１に誘起されたモールド樹脂３２中の陰イオン（陰極の可動イオン）や、陰イオンによる電界の影響を遮蔽する。
また、遮蔽部材４３は、第２導電膜４５を含む。第２導電膜４５は、ゲート電極１８と第１導電膜４４との間に形成され、第２ドレイン電極４１よりも低い電圧が印加される。第２導電膜４５は、平面視においてゲート電極１８のドレイン領域１５側の端部、つまり被覆部１８ａを覆うように第１導電膜４４の下層（つまり、第１層間絶縁膜３３上）に環状に形成されている。第２導電膜４５は、ボディ領域１０の一対の直線状部分１０ａ，１０ｂ側において対応するコンタクト４２を介して第２ソース電極４０に電気的に接続されている。つまり、第２導電膜４５には、第２ソース電極４０からソース電圧（たとえばグランド電位）が提供される。
第２導電膜４５は、ドレイン・ソース間電圧Ｖｄｓが印加された状態で、第２ソース電極４０に誘起されたモールド樹脂３２中の陽イオン（陽極の可動イオン）や、陽イオンによる電界の影響を遮蔽する。また、第２導電膜４５は、ゲート電極１８のドレイン領域１５側の端部、つまり、ゲート電極１８の被覆部１８ａに電界が集中するのを抑制するフィールドプレートを兼ねている。なお、複数の第２導電膜４５が、平面視において第１ゲート電極３８の内周に沿う環状の領域に設けられていてもよい。
図５は、参考例に係る半導体装置１０１を示す平面図である。参考例に係る半導体装置１０１は、遮蔽部材４３を含まない点、平面視において第２ドレイン電極４１の端部４１ａが面取りされた円形状を成している点で、本実施形態に係る半導体装置１と異なっている。その他の点は、本実施形態に係る半導体装置１と略同様であるので、説明を省略する。本実施形態に係る半導体装置１の耐圧および参考例に係る半導体装置１０１の耐圧を測定した結果が図６に示されている。ここにいう「半導体装置の耐圧」とは、より具体的には、ドレイン・ソース間降伏電圧ＢＶｄｓｓを意味する。以下、同じ。
図６は、ドレイン・ソース間降伏電圧ＢＶｄｓｓを示すグラフである。図６において、横軸は負荷時間であり、縦軸はドレイン・ソース間降伏電圧ＢＶｄｓｓである。ドレイン・ソース間降伏電圧ＢＶｄｓｓの測定条件は次のとおりである。
（１）温度：１５０℃
（２）ドレイン・ソース間電圧Ｖｄｓ：６２０Ｖ
（３）負荷時間：２０００時間
本測定では、所定の時間が経過する毎に半導体装置１，１０１の各ドレイン・ソース間降伏電圧ＢＶｄｓｓを調べた。折れ線Ａは、本実施形態に係る半導体装置１のドレイン・ソース間降伏電圧ＢＶｄｓｓの測定結果を示している。折れ線Ｂは、参考例に係る半導体装置１０１のドレイン・ソース間降伏電圧ＢＶｄｓｓの測定結果を示している。折れ線Ａを参照して、本実施形態に係る半導体装置１では、ドレイン・ソース間降伏電圧ＢＶｄｓｓの初期値が８６０Ｖ程度であり、２０００時間経過後のドレイン・ソース間降伏電圧ＢＶｄｓｓの値が８４０Ｖ程度であり、その変動率は約２．３％であった。一方、折れ線Ｂを参照して、参考例に係る半導体装置１０１では、ドレイン・ソース間降伏電圧ＢＶｄｓｓの初期値が８７０Ｖ程度であり、２０００時間経過後のドレイン・ソース間降伏電圧ＢＶｄｓｓの値が８１０Ｖ程度であり、その変動率は約６．９％であった。
本実施形態に係る半導体装置１および参考例に係る半導体装置１０１のいずれにも、ドレイン・ソース間降伏電圧ＢＶｄｓｓの経時的な低下がみられたが、本実施形態に係る半導体装置１では、ドレイン・ソース間降伏電圧ＢＶｄｓｓの変動率が改善されていることが分かった。つまり、本実施形態に係る半導体装置１によれば、初期のドレイン・ソース間降伏電圧ＢＶｄｓｓの特性を長期に亘って維持できるから、ドレイン・ソース間降伏電圧ＢＶｄｓｓの特性に関して、寿命が延びていることが分かった。
以上、本実施形態では、平面視において、少なくとも一部がドレイン領域１５およびゲート電極１８に重なり、かつ、ドレイン領域１５およびゲート電極１８間の領域を覆う遮蔽部材４３が形成されている。この遮蔽部材４３により、エピタキシャル層６におけるドレイン領域１５およびゲート電極１８間の領域とモールド樹脂３２との間で、可動イオンや、可動イオンによる電界の影響を遮蔽できる。
より具体的には、本実施形態では、第２ドレイン電極４１により誘起されるモールド樹脂３２中の陰イオンや、陰イオンによる電界の影響を第１導電膜４４により良好に遮蔽できる。そして、第２ソース電極４０により誘起されるモールド樹脂３２中の陽イオンや、陽イオンによる電界の影響を第２ソース電極４０および第２導電膜４５により良好に遮蔽できる。これにより、ドレイン領域１５およびゲート電極１８間における可動イオンに起因する電界分布の変動を良好に抑制できる。その結果、ドレイン領域１５およびゲート電極１８間における可動イオンに起因する電界分布の変動を抑制できるから、可動イオンに起因する半導体装置１の耐圧の低下を抑制できる。
ボディ領域１０の曲線状部分１０ｃ，１０ｄでは、直線状部分１０ａ、１０ｂと異なり所定の曲率が存在するので、直線状部分１０ａ、１０ｂに比して電界が集中し易い傾向がある。また、ボディ領域１０の曲線状部分１０ｃ，１０ｄにソース領域１１を形成すると、ソース領域１１が形成された部分の破壊耐量が大きく低下する虞がある。
そこで、本実施形態では、ボディ領域１０の直線状部分１０ａ、１０ｂに沿ってソース領域１１が存在するチャネル形成部１３を形成し、ボディ領域１０の曲線状部分１０ｃ，１０ｄに沿ってソース領域１１が存在しない耐圧保持部１４を形成している。つまり、電界の影響を受け易い曲線状部分１０ｃ，１０ｄを避けてソース領域１１を形成しているから、電界や可動イオンによる電界の影響を受けて半導体装置１のドレイン・ソース間耐圧や、破壊耐量が低下するのを抑制できる。また、比較的広い耐圧保持部１４を形成することもできるから、半導体装置１の破壊耐量を良好に確保できる。
そして、本実施形態では、平面視において、少なくともドレイン領域１５とボディ領域１０の耐圧保持部１４との間の領域を覆うように遮蔽部材４３を形成している。これにより、電界が集中し易い曲線状部分１０ｃ，１０ｄにおいて、可動イオンや、可動イオンによる電界の影響を遮蔽できるから、ドレイン領域１５および耐圧保持部１４間における可動イオンに起因する電界分布の変動を効果的に抑制できる。その結果、半導体装置１の耐圧の低下を良好に抑制できる。
図７は、本発明の第２実施形態に係る半導体装置５１を示す断面図である。図７は、前述の図４に対応する断面図である。図７において、図５等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図７に示すように、半導体装置５１では、遮蔽部材４３における第１導電膜４４の端部４４ａが、平面視においてドレイン領域１５とゲート電極１８との間の領域に位置している。一方、遮蔽部材４３の第２導電膜４５は、平面視においてゲート電極１８と第１導電膜４４とに重なるように形成されている。より具体的には、第２導電膜４５は、平面視において少なくともゲート電極１８の被覆部１８ａに重なり、かつ、第１導電膜４４の端部４４ａに重なるように第１層間絶縁膜３３上に形成されている。このような構成によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
図８は、本発明の第３実施形態に係る半導体装置５２を示す平面図である。図８は、前述の図１に対応する平面図である。図８において、図１等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５２では、遮蔽部材４３の第１導電膜４４が、ボディ領域１０の一方側の曲線状部分１０ｃ、つまり耐圧保持部１４を横切るように第２ドレイン電極４１から引き出されている。一方、第２ソース電極４０は、第１および第２部分４０ａ，４０ｂを含んでいるが、前述の接続部４０ｃ（図１参照）を含まない。このような構成によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
図９は、本発明の第４実施形態に係る半導体装置５３を示す平面図である。図９は、前述の図１に対応する平面図である。図９において、図１等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５３では、遮蔽部材４３の第１導電膜４４が、平面視においてドレイン領域１５とボディ領域１０の一方側の曲線状部分１０ｃ（耐圧保持部１４）との間の領域の略全域を被覆するように形成されている。より具体的には、第１導電膜４４は、ボディ領域１０の一方側の曲線状部分１０ｃ（耐圧保持部１４）により区画される円弧状の領域を被覆するように第２ドレイン電極４１から引き出されている。第１導電膜４４は、第２ドレイン電極４１が延びる方向に対して直交する方向に第２ドレイン電極４１から引き出されている。
一方、第２ソース電極４０は、第１および第２部分４０ａ，４０ｂを含んでいるが、前述の接続部４０ｃ（図１参照）を含まない。第２ソース電極４０の第１および第２部分４０ａ，４０ｂは、ボディ領域１０の他方側の曲線状部分１０ｄのみを横切っており、ボディ領域１０の一方側の曲線状部分１０ｃ側において、スリットＳを挟んで第１導電膜４４に対向する端部を有している。このような構成によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
図１０は、本発明の第５実施形態に係る半導体装置５４を示す平面図である。図１０は、前述の図１に対応する平面図である。図１０において、図１等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５４では、第２ソース電極４０が、第１および第２部分４０ａ，４０ｂを含んでいるが、前述の接続部４０ｃ（図１参照）を含まない。第２ソース電極４０の第１部分４０ａは、ＬＤＭＩＳ領域２の外側からボディ領域１０の一方側の直線状部分１０ａを横切るように形成されている。第２ソース電極４０の第２部分４０ｂは、ＬＤＭＩＳ領域２の外側からボディ領域１０の他方側の直線状部分１０ｂを横切るように形成されている。
第２ドレイン電極４１および第１導電膜４４を含む電極膜は、ＬＤＭＩＳ領域２において、スリットＳを挟んで第２ソース電極４０の第１および第２部分４０ａ，４０ｂ外の領域の略全域を被覆うように形成されている。より具体的には、第１導電膜４４は、平面視においてドレイン領域１５とボディ領域１０の一方側の曲線状部分１０ｃとの間の領域、および、ドレイン領域１５とボディ領域１０の他方側の曲線状部分１０ｄとの間の領域の略全域を被覆するように形成されている。
つまり、第１導電膜４４は、ボディ領域１０の一方側および他方側の曲線状部分１０ｃ，１０ｄ（耐圧保持部１４）により区画される円弧状の領域をそれぞれ被覆するように第２ドレイン電極４１から引き出されている。第１導電膜４４は、第２ドレイン電極４１が延びる方向に対して直交する方向に、第２ドレイン電極４１から引き出されている。このような構成によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
図１１は、本発明の第６実施形態に係る半導体装置５５を示す平面図である。図１１は、前述の図１に対応する平面図である。図１１において、図１等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
半導体装置５５は、平面視において島状に形成された第２ドレイン電極４１および第１導電膜４４（遮蔽部材４３）を含む電極膜と、第２ドレイン電極４１を取り囲むように形成された第２ソース電極４０とを含む。第２ドレイン電極４１および第１導電膜４４を含む電極膜は、平面視略矩形状（四角形状）であり、ドレイン領域１５を覆うように形成されている。電極膜に関して、平面視略矩形状（四角形状）には、角部が縁取りされた形状も含まれる。つまり、図１１に示すように、第２ドレイン電極４１および第１導電膜４４を含む電極膜は、角部が平面視直線状に縁取りされた平面視略矩形状（四角形状）であってもよい。また、第２ドレイン電極４１および第１導電膜４４を含む電極膜は、角部が外側に向かう平面視円弧状に縁取りされた平面視略矩形状（四角形状）であってもよい。
第２ドレイン電極４１および第１導電膜４４を含む電極膜は、たとえばワイヤ等の配線部材を介して、第２ソース電極４０外の領域に設けられたドレイン端子等に電気的に接続される。本実施形態では、第１導電膜４４は、平面視においてドレイン領域１５とボディ領域１０の一方側および他方側の曲線状部分１０ｃ，１０ｄ（耐圧保持部１４）との間の領域をそれぞれ被覆するように形成されている。このような構成によっても、前述の実施形態において述べた効果と同様の効果を奏することができる。
以上、本発明の実施形態について説明したが、本発明は、さらに他の形態で実施することもできる。
たとえば、前述の各実施形態では、遮蔽部材４３が、第２ドレイン電極４１の引き出し部として形成された第１導電膜４４を含む例について説明したが、図１２に示す構成を採用してもよい。図１２は、第１変形例に係る半導体装置５６を示す断面図である。図１２は、前述の図４に対応する断面図である。図１２において、図４等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１２に示すように、半導体装置５６では、遮蔽部材４３の第１導電膜４４は、第２ドレイン電極４１とは別体として第２ドレイン電極４１から間隔を空けて第２層間絶縁膜３４上に形成されている。第１導電膜４４は、少なくとも一部がゲート電極１８に重なるように、かつ、ドレイン領域１５とゲート電極１８との間の領域を一括して覆うように形成されている。第１導電膜４４の第２ドレイン電極４１側の端部４４ｂは、平面視において下層に配置された第１ドレイン電極３７に重なっている。
第１導電膜４４の第２ドレイン電極４１側の端部４４ｂは、平面視においてドレイン領域１５に重なっていてもよい。第１導電膜４４には、第２ソース電極４０よりも高い電圧が印加されるようにしてもよいし、第２ドレイン電極４１と同一の電圧が印加されるようにしてもよい。このような構成によっても、前述の実施形態で述べた効果と同様の効果を奏することができる。なお、図１２に示した構成は、前述の各実施形態の構成に適宜組み合わせることもできる。
また、前述の各実施形態では、遮蔽部材４３が、第２ドレイン電極４１の引き出し部として形成された第１導電膜４４を含む例について説明したが、図１３に示す構成を採用してもよい。図１３は、第２変形例に係る半導体装置５７を示す断面図である。図１３は、前述の図４に対応する断面図である。図１３において、図４等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１３に示すように、半導体装置５７では、遮蔽部材４３の第１導電膜４４が、第１ドレイン電極３７と同一の層に一体的に形成された電極膜からなり、ゲート電極１８に重なるように第１ドレイン電極３７から引き出されている。つまり、第１導電膜４４は、ファーストメタルとして第１層間絶縁膜３３上に形成されており、第１ドレイン電極３７（第２ドレイン電極４１）と同電位を成す。第１導電膜４４のボディ領域１０側の端部４４ａは、平面視において第２ソース電極４０と重なっていてもよい。このような構成によっても、前述の実施形態で述べた効果と同様の効果を奏することができる。なお、図１３に示した構成は、前述の各実施形態の構成に適宜組み合わせることもできる。
さらに、遮蔽部材４３は、図１３に示す構成に代えて、図１４に示す構成を採用してもよい。図１４は、第３変形例に係る半導体装置５８を示す断面図である。図１４は、前述の図４に対応する断面図である。図１４において、図４等に示された各部と対応する部分には同一の参照符号を付して、説明を省略する。
図１４に示すように、半導体装置５８では、遮蔽部材４３の第１導電膜４４は、第１ドレイン電極３７とは別体として第１ドレイン電極３７から間隔を空けて第１層間絶縁膜３３上に形成されている。第１導電膜４４は、少なくとも一部がゲート電極１８に重なるように、かつ、ドレイン領域１５とゲート電極１８との間の領域を一括して覆うように形成されている。また、第１導電膜４４は、平面視において第２ソース電極４０および第２ドレイン電極４１に重なるように形成されている。
第１導電膜４４の第２ドレイン電極４１側の端部４４ｂは、平面視においてドレイン領域１５に重なっていてもよい。第１導電膜４４には、第２ソース電極４０よりも高い電圧が印加されるようにしてもよいし、第２ドレイン電極４１と同一の電圧が印加されるようにしてもよい。このような構成によっても、前述の実施形態で述べた効果と同様の効果を奏することができる。なお、図１４に示した構成は、前述の各実施形態の構成に適宜組み合わせることもできる。
また、前述の各実施形態では、直線状部分１０ａ，１０ｂおよび曲線状部分１０ｃ，１０ｄを有する平面視略長円環状のボディ領域１０が形成された例について説明した。しかし、ボディ領域１０は、平面視略円環状であってもよい。そして、ボディコンタクト領域１２、内側ＬＯＣＯＳ膜１７ｂ、ゲート電極１８等もボディ領域１０に対応して略円環状に形成されていてもよい。また、ボディ領域１０は、平面視略三角環状、平面視略四角環状、平面視略六角環状等の平面視略多角環状であってもよい。そして、ボディコンタクト領域１２、内側ＬＯＣＯＳ膜１７ｂ、ゲート電極１８等もボディ領域１０に対応して平面視略多角環状に形成されていてもよい。
ボディ領域１０が平面視略多角環状に形成されている場合、ドレイン領域１５とボディ領域１０の頂部との間の距離Ｌと、ドレイン領域１５とボディ領域１０の辺部との間の距離Ｌとが異なる。そのため、距離Ｌが短い箇所で耐圧が律速される結果、半導体装置の耐圧が低下することがある。したがって、ボディ領域１０は、ドレイン領域１５とボディ領域１０との間の距離Ｌが等しい平面視略長円環状または平面視略円環状に形成されていることが好ましい。
また、平面視略長円環状または平面視略円環状のボディ領域１０に代えて、平面視略直線状のボディ領域１０が採用されてもよい。そして、ボディコンタクト領域１２、内側ＬＯＣＯＳ膜１７ｂ、ゲート電極１８等もボディ領域１０に対応して平面視略直線状に形成されていてもよい。
また、前述の各実施形態では、ボディ領域１０の表面部に複数のソース領域１１が形成された例について説明した。しかし、１つのソース領域１１が、ボディ領域１０に沿って形成されていてもよい。つまり、ソース領域１１は、平面視略長円環状に形成されていてもよい。この場合、ボディ領域１０は、耐圧保持部１４を有さず、ソース領域１１とエピタキシャル層６との間でチャネル２０を形成するチャネル形成部１３のみを含む。
また、前述の実施形態では、厚い絶縁膜の一例としてＬＯＣＯＳ膜１７が形成された例について説明した。しかし、ＬＯＣＯＳ膜１７に代えて、厚い絶縁膜の一例としてＳＴＩ（Shallow Trench Isolation）が採用されてもよい。このＳＴＩは、ゲート絶縁膜１６とドレイン領域１５との間でエピタキシャル層６を掘り下げて形成された平面視環状のトレンチに埋設された絶縁体を含む。絶縁体は、エピタキシャル層６上で、ゲート絶縁膜１６と一体的に形成されていてもよい。絶縁体としては、酸化シリコンや窒化シリコン等を例示できる。その他、素子分離技術により形成される絶縁膜は「厚い絶縁膜」として適切である。
また、前述の各実施形態では、平面視略長円環状に連続的に形成された一つのボディ領域１０を含む例について説明した。しかし、ボディ領域１０は、複数の部分に分割されて断続的に形成されていてもよい。この場合、ボディ領域１０は、内側ＬＯＣＯＳ膜１７ｂの外周縁に沿う帯状の領域に沿って、複数の部分に分割されて断続的に形成されていてもよい。
また、前述の各実施形態では、一つのＬＤＭＩＳ領域２内に一つのボディ領域１０（一つのＬＤＭＩＳ）が形成された例について説明した。しかし、一つのＬＤＭＩＳ領域２内に複数のボディ領域１０（複数のＬＤＭＩＳ）が形成されていてもよい。
また、前述の各実施形態において、ＬＤＭＩＳ領域２に加えて、ＣＭＩＳ（Complementary MIS）領域、ＢＪＴ（Bipolar Junction Transistor）領域、ＪＦＥＴ（Junction Field Effect Transistor）領域、コンデンサ領域、抵抗領域等の各種半導体素子領域および／または受動素子領域を含んでいてもよい。さらに、ＬＤＭＩＳ領域２とこれらの半導体素子領域および／または受動素子領域との組み合わせによって、ＬＳＩ（Large Scale Integration）、ＳＳＩ（Small Scale Integration）、ＭＳＩ（Medium Scale Integration）、ＶＬＳＩ（Very Large Scale Integration）、ＵＬＳＩ（Ultra-Very Large Scale Integration）等の集積回路を構成していてもよい。
また、前述の各実施形態では、第１および第２ドレイン電極３７，４１には、第１および第２ソース電極３６，４０のソース電圧よりも高い電圧がドレイン電圧として印加される例について説明した。しかし、第１および第２ドレイン電極３７，４１には、第１および第２ソース電極３６，４０のソース電圧よりも低い電圧がドレイン電圧として印加されてもよい。
また、前述の各実施形態において、半導体基板４の導電型をｐ型として説明したが、半導体基板４の導電型を反転してｎ型としてもよい。この場合、半導体基板４の導電型の変更に応じて、その他の領域の導電型も反転すればよい。
半導体装置１，５１〜５８には、たとえば図１５および図１６に示すような半導体パッケージが採用されてもよい。図１５は、半導体パッケージ６０の一例を示す斜視図である。図１６は、図１５に示す半導体パッケージ６０の断面図である。以下では、半導体装置１，５１〜５８を総称して、単に「半導体チップ６１」という。図１５および図１６では、半導体パッケージ６０として、ＳＯＰ（Small Outline Package）タイプが適用された例を示している。
図１５および図１６に示すように、半導体パッケージ６０は、半導体チップ６１が載置されるダイパッド６２と、ダイパッド６２の周囲に配置された複数のリード６３と、これらを封止するモールド樹脂６４とを含む。このモールド樹脂６４は、前述のモールド樹脂３２をその一部に含む。半導体チップ６１は、たとえば金属または絶縁体を含むペースト６５を介してダイパッド６２上に接合されている。
リード６３は、モールド樹脂６４に封止されたインナーリード部６３ａと、インナーリード部６３ａと一体的に形成され、モールド樹脂６４外に引き出されたアウターリード部６３ｂとを含む。インナーリード部６３ａは、モールド樹脂６４内において、ボンディングワイヤ等の配線部材６６を介して対応する半導体チップ６１の第２ソース電極４０や第２ドレイン電極４１等に電気的に接続されている。アウターリード部４ｂは、モールド樹脂６４の下面に向けて延び、実装基板等に接続される実装端子を形成している。
ここでは、半導体パッケージとしてＳＯＰタイプが適用された例について説明したが、モールド樹脂６４を含むものであれば、ＳＯＰタイプ以外の半導体パッケージも半導体チップ６１を封止するものとして適切である。
半導体装置１，５１〜５８は、たとえば、自動車（電気自動車を含む）、電車、産業用ロボット、空気調節装置、空気圧縮機、扇風機、掃除機、乾燥機、冷蔵庫等の動力源として利用される電動モータを駆動するインバータ回路に用いられるパワーモジュールに組み込むことができる。また、半導体装置１，５１〜５８は、太陽電池、風力発電機その他の発電装置等のインバータ回路に用いられるパワーモジュールにも組み込むことができる他、アナログ制御電源、デジタル制御電源等を構成する回路モジュールにも組み込むことができる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
１ 半導体装置
６ エピタキシャル層
１０ ボディ領域
１０ａ ボディ領域の直線状部分
１０ｂ ボディ領域の直線状部分
１０ｃ ボディ領域の曲線状部分
１０ｄ ボディ領域の曲線状部分
１１ ソース領域
１３ ボディ領域のチャネル形成部
１４ ボディ領域の耐圧保持部
１５ ドレイン領域
１６ ゲート絶縁膜
１７ ＬＯＣＯＳ膜（厚い絶縁膜）
１８ ゲート電極
２０ チャネル
３０ 絶縁層
３２ モールド樹脂（樹脂）
４０ ソース電極
４１ ドレイン電極
４３ 遮蔽部材
４４ 第１導電膜
４５ 第２導電膜
５１ 半導体装置
５２ 半導体装置
５３ 半導体装置
５４ 半導体装置
５５ 半導体装置
５６ 半導体装置
５７ 半導体装置
５８ 半導体装置
Ｌ 距離

Claims (14)

  1. 第１導電型の半導体層と、
    前記半導体層の表面部に形成された第２導電型のボディ領域と、
    前記ボディ領域の周縁から間隔を空けて前記ボディ領域の表面部に形成された第１導電
    型のソース領域と、
    前記ボディ領域から間隔を空けて前記半導体層の表面部に形成された第１導電型のドレ
    イン領域と、
    前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対
    向するゲート電極と、
    前記半導体層上に形成された絶縁層と、
    前記絶縁層上に形成された樹脂と、
    前記ソース領域に電気的に接続されるように前記絶縁層に形成されたソース電極と、
    前記ドレイン領域に電気的に接続されるように前記絶縁層に形成されたドレイン電極と
    、
    前記半導体層の表面の法線方向から見た平面視において、少なくとも一部が前記ドレイ
    ン領域および前記ゲート電極に重なり、かつ、前記ドレイン領域および前記ゲート電極間
    の領域を覆うように前記絶縁層に形成された導電性を有する遮蔽部材とを含み、
    前記遮蔽部材は、
    前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視におい
    て前記ゲート電極に重なるように前記ドレイン電極から引き出された導電膜を含む、半導体装置。
  2. 前記遮蔽部材は、
    前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視におい
    て前記ゲート電極に重なるように前記ドレイン電極から引き出された第１導電膜と、
    前記ゲート電極と前記第１導電膜との間に形成され、前記ドレイン電極よりも低い電圧
    が印加される第２導電膜とを含む、請求項１に記載の半導体装置。
  3. 前記遮蔽部材は、
    前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記ドレイン電極
    から前記ゲート電極側に向けて引き出され、前記平面視において前記ドレイン領域と前記
    ゲート電極との間の領域に端部を有する第１導電膜と、
    前記平面視において前記ゲート電極と前記第１導電膜とに重なるように、前記ゲート電
    極と前記第１導電膜との間に形成され、前記ドレイン電極よりも低い電圧が印加される第
    ２導電膜とを含む、請求項１に記載の半導体装置。
  4. 前記遮蔽部材は、
    前記ソース電極よりも高い電圧が印加される電極膜からなり、前記平面視において少な
    くとも一部が前記ゲート電極に重なるように形成された第１導電膜と、
    前記ドレイン電極よりも低い電圧が印加される電極膜からなり、前記平面視において前
    記第１導電膜および前記ゲート電極に重なるように形成された第２導電膜とを含む、請求
    項１に記載の半導体装置。
  5. 前記遮蔽部材は、前記平面視において前記ボディ領域を横切るように形成されている、
    請求項１〜４のいずれか一項に記載の半導体装置。
  6. 前記ボディ領域は、前記半導体層と前記ソース領域との間でチャネルを形成するチャネ
    ル形成部と、前記ソース領域が存在しない耐圧保持部とを有しており、
    前記遮蔽部材は、前記平面視において、少なくとも前記ドレイン領域と前記ボディ領域
    の前記耐圧保持部との間の領域を覆うように形成されている、請求項１〜５のいずれか一
    項に記載の半導体装置。
  7. 前記ボディ領域は、前記平面視において、環状に形成されている、請求項６に記載の半
    導体装置。
  8. 前記ボディ領域は、前記平面視において、互いに平行な一対の直線状部分と、前記一対
    の直線状部分の両端にそれぞれ連なる一対の曲線状部分とを有する長円環状に形成されて
    おり、
    前記ボディ領域の前記チャネル形成部は、前記ボディ領域の少なくとも一方の前記直線
    状部分に沿って形成されており、
    前記ボディ領域の前記耐圧保持部は、前記ボディ領域の少なくとも一方の前記曲線状部
    分に沿って形成されている、請求項６に記載の半導体装置。
  9. 前記ドレイン領域と前記ゲート絶縁膜との間で前記半導体層を被覆するように前記ゲー
    ト絶縁膜と一体的に形成され、前記ゲート絶縁膜よりも大きい厚さの厚い絶縁膜をさらに
    含み、
    前記ゲート電極は、前記ゲート絶縁膜上から前記厚い絶縁膜上に連続して形成されてい
    る、請求項１〜８のいずれか一項に記載の半導体装置。
  10. 前記遮蔽部材は、アルミニウム、銅、チタン、タングステンおよびタンタルを含む群か
    ら選択される１つまたは複数の金属種を含む、請求項１〜９のいずれか一項に記載の半
    導体装置。
  11. 前記ボディ領域および前記ドレイン領域間の距離は、５０μｍ以上２００μｍ以下であ
    る、請求項１〜１０のいずれか一項に記載の半導体装置。
  12. 前記ドレイン電極および前記ソース電極間に印加されるドレイン・ソース間電圧は、４
    ００Ｖ以上１５００Ｖ以下である、請求項１〜１１のいずれか一項に記載の半導体装置。
  13. 第１導電型の半導体層と、
    前記半導体層の表面部に形成された第２導電型のボディ領域と、
    前記ボディ領域の周縁から間隔を空けて前記ボディ領域の表面部に形成された第１導電
    型のソース領域と、
    前記ボディ領域から間隔を空けて前記半導体層の表面部に形成された第１導電型のドレ
    イン領域と、
    前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対
    向するゲート電極と、
    前記半導体層上に形成された絶縁層と、
    前記絶縁層上に形成された樹脂と、
    前記ソース領域に電気的に接続されるように前記絶縁層に形成されたソース電極と、
    前記ドレイン領域に電気的に接続されるように前記絶縁層に形成されたドレイン電極と
    、
    前記半導体層の表面の法線方向から見た平面視において、少なくとも一部が前記ゲート
    電極に重なり、かつ、前記ドレイン領域と前記ゲート電極との間の領域を一括して覆うよ
    うに前記絶縁層に形成された導電性を有する遮蔽部材とを含み、
    前記遮蔽部材は、
    前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視におい
    て前記ゲート電極に重なるように前記ドレイン電極から引き出された導電膜を含む、半導体装置。
  14. 第１導電型の半導体層と、
    前記半導体層の表面部に互いに間隔を空けて形成された第１導電型のソース領域および
    ドレイン領域と、
    前記ソース領域を取り囲むように前記半導体層の表面部に形成され、前記半導体層と前
    記ソース領域との間でチャネルを形成するチャネル形成部と、前記ソース領域が存在しな
    い耐圧保持部とを有する第２導電型のボディ領域と、
    前記ソース領域と前記ドレイン領域との間でゲート絶縁膜を挟んで前記ボディ領域に対
    向するゲート電極と、
    前記半導体層上に形成された絶縁層と、
    前記絶縁層上に形成された樹脂と、
    前記半導体層の表面の法線方向から見た平面視において、少なくとも前記ドレイン領域
    と、前記ボディ領域の前記耐圧保持部との間の領域を覆うように前記絶縁層に形成された
    導電性を有する遮蔽部材とを含み、
    前記遮蔽部材は、
    前記ドレイン電極と同一の層に一体的に形成された電極膜からなり、前記平面視におい
    て前記ゲート電極に重なるように前記ドレイン電極から引き出された導電膜を含む、半導体装置。
JP2015159874A 2015-08-13 2015-08-13 半導体装置 Active JP6550674B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015159874A JP6550674B2 (ja) 2015-08-13 2015-08-13 半導体装置
US15/208,936 US9806189B2 (en) 2015-08-13 2016-07-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015159874A JP6550674B2 (ja) 2015-08-13 2015-08-13 半導体装置

Publications (2)

Publication Number Publication Date
JP2017038022A JP2017038022A (ja) 2017-02-16
JP6550674B2 true JP6550674B2 (ja) 2019-07-31

Family

ID=57996125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015159874A Active JP6550674B2 (ja) 2015-08-13 2015-08-13 半導体装置

Country Status (2)

Country Link
US (1) US9806189B2 (ja)
JP (1) JP6550674B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10262938B2 (en) * 2017-08-31 2019-04-16 Vanguard International Semiconductor Corporation Semiconductor structure having conductive layer overlapping field oxide
DE102017130213B4 (de) 2017-12-15 2021-10-21 Infineon Technologies Ag Planarer feldeffekttransistor
DE102017130223B4 (de) 2017-12-15 2020-06-04 Infineon Technologies Ag Halbleitervorrichtung mit elektrisch parallel geschalteten planaren Feldeffekttransistorzellen und zugehöriger DC-DC-Wandler
US11670555B2 (en) * 2020-12-18 2023-06-06 Psemi Corporation PCM metal shielding for wafer testing
JPWO2023037847A1 (ja) * 2021-09-08 2023-03-16
CN117613072A (zh) * 2024-01-19 2024-02-27 粤芯半导体技术股份有限公司 半导体器件及其制备方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283202A (en) * 1986-03-21 1994-02-01 Advanced Power Technology, Inc. IGBT device with platinum lifetime control having gradient or profile tailored platinum diffusion regions
US5055896A (en) * 1988-12-15 1991-10-08 Siliconix Incorporated Self-aligned LDD lateral DMOS transistor with high-voltage interconnect capability
US6525390B2 (en) * 2000-05-18 2003-02-25 Fuji Electric Co., Ltd. MIS semiconductor device with low on resistance and high breakdown voltage
JP2001358153A (ja) 2000-06-15 2001-12-26 Fuji Electric Co Ltd 半導体装置
JP2002270830A (ja) 2001-03-12 2002-09-20 Fuji Electric Co Ltd 半導体装置
JP2002353444A (ja) 2001-05-28 2002-12-06 Fuji Electric Co Ltd 半導体装置
JP4082014B2 (ja) 2001-10-12 2008-04-30 富士電機デバイステクノロジー株式会社 半導体装置の製造方法
DE10310552B4 (de) * 2003-03-11 2014-01-23 Infineon Technologies Ag Feldeffekttransistor und Halbleiterchip mit diesem Feldeffekttransistor
EP1654765A2 (en) * 2004-01-10 2006-05-10 Hvvi Semiconductors, Inc. Power semiconductor device and method therefor cross reference to related applications
JP4559839B2 (ja) 2004-12-13 2010-10-13 トヨタ自動車株式会社 半導体装置の製造方法
US8564057B1 (en) * 2007-01-09 2013-10-22 Maxpower Semiconductor, Inc. Power devices, structures, components, and methods using lateral drift, fixed net charge, and shield
JP4973238B2 (ja) * 2007-02-28 2012-07-11 三菱電機株式会社 半導体装置
US8304829B2 (en) * 2008-12-08 2012-11-06 Fairchild Semiconductor Corporation Trench-based power semiconductor devices with increased breakdown voltage characteristics
US20110210956A1 (en) * 2010-02-26 2011-09-01 Dev Alok Girdhar Current sensor for a semiconductor device and system
US8816476B2 (en) * 2011-04-27 2014-08-26 Alpha & Omega Semiconductor Corporation Through silicon via processing techniques for lateral double-diffused MOSFETS
US9356133B2 (en) * 2012-02-01 2016-05-31 Texas Instruments Incorporated Medium voltage MOSFET device
US8674440B2 (en) * 2012-07-31 2014-03-18 Io Semiconductor Inc. Power device integration on a common substrate
US9520367B2 (en) * 2014-08-20 2016-12-13 Freescale Semiconductor, Inc. Trenched Faraday shielding

Also Published As

Publication number Publication date
US20170047442A1 (en) 2017-02-16
JP2017038022A (ja) 2017-02-16
US9806189B2 (en) 2017-10-31

Similar Documents

Publication Publication Date Title
JP6550674B2 (ja) 半導体装置
CN106463540B (zh) 半导体装置
US20230112583A1 (en) Semiconductor device and semiconductor package
CN110634825B (zh) 半导体装置
US8759938B2 (en) Semiconductor device
WO2015060441A1 (ja) 半導体装置および半導体パッケージ
US10453916B2 (en) Semiconductor device
US20150002967A1 (en) Semiconductor device
JP5798024B2 (ja) 半導体装置
US9985142B2 (en) Semiconductor device
CN111816651B (zh) 静电放电防护元件
CN107887375B (zh) 半导体静电放电保护元件
JP2014067986A (ja) 半導体装置
WO2019156215A1 (ja) 半導体装置
US10665713B2 (en) Silicon carbide semiconductor device
USRE47390E1 (en) Semiconductor device with a protection diode
TWI678790B (zh) 靜電放電防護元件
JP7404601B2 (ja) 半導体集積回路
JP2011082505A (ja) ゲート−ソース容量を小さくするための交流４端子ｊｆｅｔ幾何構造
JP5697735B2 (ja) 半導体装置
JP2022144785A (ja) 半導体装置
CN114695551A (zh) 一种半导体器件
JP2014063799A (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190327

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190411

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190606

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190614

R150 Certificate of patent or registration of utility model

Ref document number: 6550674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250