CN117613072A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN117613072A CN117613072A CN202410078559.XA CN202410078559A CN117613072A CN 117613072 A CN117613072 A CN 117613072A CN 202410078559 A CN202410078559 A CN 202410078559A CN 117613072 A CN117613072 A CN 117613072A
- Authority
- CN
- China
- Prior art keywords
- region
- oxide layer
- semiconductor substrate
- semiconductor device
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 135
- 238000000034 method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 18
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 238000002955 isolation Methods 0.000 claims abstract description 39
- 230000001133 acceleration Effects 0.000 claims abstract description 28
- 238000013461 design Methods 0.000 claims abstract description 9
- 238000012937 correction Methods 0.000 claims description 7
- 238000005468 ion implantation Methods 0.000 claims description 6
- 238000007781 pre-processing Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 claims 1
- 238000002360 preparation method Methods 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 84
- 230000005684 electric field Effects 0.000 description 16
- 239000000243 solution Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 239000013043 chemical agent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 229910021645 metal ion Inorganic materials 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 239000003929 acidic solution Substances 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/405—Resistive arrangements, e.g. resistive or semi-insulating field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Element Separation (AREA)
Abstract
本申请公开了一种半导体器件及其制备方法，半导体器件包括半导体衬底；信道区域，设置于半导体衬底内，包括漂移区和包覆漂移区的高压加速区，高压加速区的材料为SiP；LOCUS场板，设置于漂移区内；中压阱区，设置于半导体衬底内，中压阱区与信道区域间隔设置；介质隔离层，设置于半导体衬底上，介质隔离层包括间隔设置的第一氧化层和第二氧化层，第一氧化层横跨中压阱区和信道区域，第二氧化层位于漂移区上，LOCUS场板与介质隔离层连接；栅极结构，设置于第一氧化层上，栅极结构背向半导体衬底一侧的边角呈圆弧状；FPS场板，设置于第二氧化层上且呈环状结构设计。本申请降低半导体器件的导通电阻，提高半导体器件的稳定性。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种半导体器件及其制备方法。
背景技术
在半导体制造工艺中，LOCUS（Localized Charge Screen）是一种用于降低沟道处的表面电场的技术，它通常作为场板（field plate）的一部分实现，通过在半导体器件沟道侧壁形成一层局部的电荷屏蔽层，LOCUS可以减少沟道表面电场的影响，从而改善器件的性能，根据半导体高压元件结构可知，使用原始的LOCUS作为场板降低沟道处的表面电场，在可靠性以及质量上的确相当成熟，但由于相关技术制程上的先天缺陷，容易在场板结构连接处形成鸟嘴，而此不够圆滑的鸟嘴区域容易形成强电场，造成器件性能的不稳定，这种情况需要改变。
发明内容
鉴于此，本申请提供一种半导体器件及其制备方法，以降低半导体器件的导通电阻，提高半导体器件的稳定性。
为实现以上目的，根据第一方面，采用的技术方案为：
一种半导体器件，包括：
半导体衬底；
信道区域，所述信道区域设置于所述半导体衬底内，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，所述高压加速区的材料为SiP；
LOCUS场板，所述LOCUS场板设置于所述漂移区内；
中压阱区，所述中压阱区设置于所述半导体衬底内，所述中压阱区与所述信道区域间隔设置；
介质隔离层，所述介质隔离层设置于所述半导体衬底上，所述介质隔离层包括间隔设置的第一氧化层和第二氧化层，所述第一氧化层横跨所述中压阱区和所述信道区域，所述第二氧化层位于所述漂移区上，所述LOCUS场板与所述介质隔离层连接；
栅极结构，所述栅极结构设置于所述第一氧化层上，所述栅极结构背向所述半导体衬底一侧的边角呈圆弧状；
FPS场板，所述FPS场板设置于所述第二氧化层上且呈环状结构设计。
本申请进一步设置为：所述半导体衬底为P型衬底。
本申请进一步设置为：所述漂移区为N型漂移区。
本申请进一步设置为：所述中压阱区为P型中压阱区。
本申请进一步设置为：所述介质隔离层为栅氧化层。
根据第二方面，采用的技术方案为：
一种半导体器件的制备方法，所述的半导体器件通过所述半导体器件的制备方法制成，所述半导体器件的制备方法包括：
提供一半导体衬底；
在所述半导体衬底内形成横向分布的中压阱区和信道区域，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，所述高压加速区的材料为SiP；
在所述半导体衬底上形成LOCUS场板，所述LOCUS场板位于所述漂移区内；
在所述半导体衬底上形成介质隔离层，所述LOCUS场板与所述介质隔离层连接，所述介质隔离层包括间隔设置的第一氧化层和第二氧化层，所述第一氧化层横跨所述中压阱区和所述信道区域，所述第二氧化层位于所述漂移区上；
在所述第一氧化层上形成栅极结构，且对所述栅极结构进行预处理，以使所述栅极结构背向所述半导体衬底一侧的边角呈圆弧状；
在所述第二氧化层上形成FPS场板，所述FPS场板呈环状结构设计。
本申请进一步设置为：所述对所述栅极结构进行预处理，包括：利用光学邻近校正技术对所述栅极结构进行图形修正。
本申请进一步设置为：所述在所述半导体衬底内形成横向分布的中压阱区和信道区域，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，包括：
采用外延工艺在所述半导体衬底内形成高压加速区；
采用离子注入工艺在所述高压加速区内形成漂移区；
采用离子注入工艺在所述半导体衬底内形成与所述信道区域间隔设置的中压阱区。
本申请进一步设置为：所述半导体衬底为P型衬底，所述漂移区为N型漂移区，所述中压阱区为P型中压阱区。
本申请进一步设置为：所述介质隔离层为栅氧化层。
综上所述，与现有技术相比，本申请公开了一种半导体器件及其制备方法，半导体器件包括半导体衬底、信道区域、LOCUS场板、中压阱区、介质隔离层、栅极结构以及FPS场板，其中，信道区域设置于半导体衬底内，包括漂移区和包覆漂移区的高压加速区，高压加速区的材料为SiP，LOCUS场板设置于漂移区内，中压阱区设置于半导体衬底内，且与信道区域间隔设置，介质隔离层设置于半导体衬底上，包括间隔设置的第一氧化层和第二氧化层，第一氧化层横跨中压阱区和信道区域，第二氧化层位于漂移区上，LOCUS场板与介质隔离层连接，栅极结构设置于第一氧化层上，栅极结构背向半导体衬底一侧的边角呈圆弧状，FPS场板设置于第二氧化层上且呈环状结构设计，即通过上述设置，结合LOCUS场板和FPS场板保证半导体器件电场分布均匀，并通过包覆漂移区的材料为SiP高压加速区让器件空间电荷电子迁移率提升，使得半导体器件在单位面积不变的情况下，开启速度变快，导通电阻更低，提高半导体器件的稳定性。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实施例的半导体器件的制备方法的流程图；
图2是本实施例的第一种半导体器件的结构示意图；
图3是本实施例的第二种半导体器件的结构示意图；
图4是本实施例的第三种半导体器件的结构示意图。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或者“单元”的后缀仅为了有利于本申请的说明，其本身没有特定的意义。因此，“模块”、“部件”或者“单元”可以混合地使用。
在本申请的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参考图1，图1是本实施例的半导体器件的制备方法的流程图，该半导体器件的制备方法具体包括：
S101、提供一半导体衬底。
本实施例的半导体衬底的材料可以采用单晶硅、碳化硅、砷化镓、磷化铟或锗硅等材料，半导体衬底还可以是锗硅衬底、Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底。
其中，参考图2，本实施例的半导体衬底10可以为P型衬底（Psub）。
在一些实施例中，半导体衬底10上可以形成依次层叠设置的埋层和外延层，此时半导体器件的功能层均可以形成于外延层上。
S102、在半导体衬底内形成横向分布的中压阱区和信道区域，信道区域包括漂移区和包覆漂移区的高压加速区，高压加速区的材料为SiP。
继续参考图2，具体的：
可以采用外延工艺（EPI）在半导体衬底10内形成高压加速区22。
可以采用离子注入工艺在高压加速区22内形成漂移区21。
可以采用离子注入工艺在半导体衬底10内形成与信道区域20间隔设置的中压阱区40。
需要说明的是，高压加速区22以SiP为材料，SiP作为一种P型间接带隙半导体，配合漂移区21，可以形成高压而加速的信道区域20，从而让器件空间电荷电子迁移率提升，即在半导体器件单位面积不变情况下，可以使得半导体器件导通电阻降低，开启速度变快。
在一些实施例中，还可以在中压阱区40和信道区域20中分别设置源端掺杂区和漏端掺杂区，分别形成源端和漏端。
本实施例通过EPI工艺对半导体衬底10进行SiP处理，可以提高信道区域宽度，并且改变信道区域底材，从而改变其空间应力，加速信道区域20的电子迁移率，在单位面积不变的情况下，半导体器件开启速度变快，导通电阻可以进一步降低。
其中，本实施例的漂移区21为N型漂移区21，中压阱区40为P型中压阱区40。
S103、在半导体衬底上形成LOCUS场板，LOCUS场板位于漂移区内。
本实施例的LOCUS场板31位于漂移区21内，以降低半导体器件沟道处的表面电场，可以理解的是，在高压半导体器件中，沟道区域是电场集中和电荷积累的关键区域，通过放置LOCUS场板31，可以优化器件的布局，使电场在沟道区域更加均匀分布，可以通过调整LOCUS场板31的形状、尺寸和位置，提供额外的电场分布路径，使电场均匀地分布在沟道区域，进而可以减少表面电场的峰值，并降低电荷在沟道角落的积累，以此保证半导体器件的性能。
S104、在半导体衬底上形成介质隔离层，LOCUS场板与介质隔离层连接，介质隔离层包括间隔设置的第一氧化层和第二氧化层，第一氧化层横跨中压阱区和信道区域，第二氧化层位于漂移区上。
参考图3，本实施例的介质隔离层50即为GOX氧化层，发挥电隔离作用，可以理解的是，本实施例半导体衬底10的表面会具有自然氧化层、表面颗粒、金属离子等，导致半导体衬底10的表面不平整，为了解决以上问题，可以在形成介质隔离层50之前，采用湿法清洗工艺对半导体衬底10进行清洗。
例如，采用化学试剂对半导体衬底10进行清洗，以去除半导体衬底10表面的自然氧化层、表面颗粒、金属离子等，其中该化学试剂可以包括硫酸、盐酸、硝酸、氢氟酸中的一种或多种的组合，也就是说，该酸性溶液可以包括上述各种溶液中的任一种，或者，也可以包括上述各种溶液中的任意两种或两种以上溶液的组合，本实施例在此不对其进行限制。
在具体实施过程中，可以采用热氧化工艺对半导体衬底10进行氧化，从而形成覆盖半导体衬底10的介质隔离层50，之后再图案化该介质隔离层50，形成间隔设置的第一氧化层51和第二氧化层52。
在一些实施例中，还可以在信道区域20内形成浅槽隔离结构，浅槽隔离结构可以在信道区域20内横跨第一氧化层51和第二氧化层52，从而进一步提高半导体器件的击穿电压，提高半导体器件的横向耐压能力。
可以理解的是，本实施例的第二氧化层52亦可以在半导体衬底10上发挥场板作用。
需要说明的是，介质隔离层50为栅氧化层，相比于场氧化层，本实施例采用栅氧化层的表面电场分布更均匀，且制造成本更低。
S105、在第一氧化层上形成栅极结构，且对栅极结构进行预处理，以使栅极结构背向半导体衬底一侧的边角呈圆弧状。
其中，形成栅极结构60具体可通过沉积多晶硅且光刻和刻蚀实现，而针对栅极结构60进行图形处理后，保证栅极结构60背向半导体衬底10一侧的边角呈圆弧状，以此保证栅极结构60表面的电场均一性更加平滑。
具体的，在实际应用过程中，通过仿真发现，半导体器件的强电场主要落在栅极结构60边缘或者栅极结构60与第一氧化层51的接面处，从而在可靠性上形成缺陷，为避免过多的电荷累积于栅极结构60边缘或者栅极结构60与第一氧化层51的接面处，本实施例的栅极结构60完全覆盖第一氧化层51的上表面，且在栅极结构60形成之后，利用光学邻近校正（Optical Proximity Correction，OPC）技术对栅极结构60进行图形修正，以使栅极结构60背向半导体衬底10一侧的边角呈圆弧状，从而使得栅极结构60表面的电场均一性更加平滑。
S106、在第二氧化层上形成FPS场板，FPS场板呈环状结构设计。
参考图4，即为了进一步的提高半导体器件表面电场的分布均匀性，在LOCUS场板31的基础上，以第二氧化层52为基础，形成环状的FPS场板32于第二氧化层52上来优化LOCUS场板31，消弱其表面电场，使半导体器件表面电场获得均一化效果，由此解决相关技术中的鸟嘴弊端。
综上，本实施例的半导体器件的制备方法，在半导体衬底10内形成横向分布的中压阱区40和信道区域20，信道区域20包括漂移区21和包覆漂移区21的高压加速区22，高压加速区22的材料为SiP，其中，LOCUS场板31位于漂移区21内，且半导体衬底10上形成介质隔离层50，LOCUS场板31与介质隔离层50连接，介质隔离层50包括间隔设置的第一氧化层51和第二氧化层52，第一氧化层51横跨中压阱区40和信道区域20，第二氧化层52位于漂移区21上，在第一氧化层51上形成栅极结构60，栅极结构60背向半导体衬底10一侧的边角呈圆弧状，在第二氧化层52上形成FPS场板32，FPS场板32呈环状结构设计，由此，结合LOCUS场板31和FPS场板32以及边角呈圆弧状的栅极结构60保证半导体器件电场分布均匀，并通过包覆漂移区21的材料为SiP高压加速区22让器件空间电荷电子迁移率提升，使得半导体器件在单位面积不变的情况下，开启速度变快，导通电阻更低，提高半导体器件的稳定性。
请参考图4，本实施例的半导体器件，具体可包括半导体衬底10、信道区域20、LOCUS场板31、中压阱区40、介质隔离层50、栅极结构60以及FPS场板32。
其中，信道区域20设置于半导体衬底10内，信道区域20包括漂移区21和包覆漂移区21的高压加速区22，高压加速区22的材料为SiP；LOCUS场板31设置于漂移区21内；中压阱区40设置于半导体衬底10内，中压阱区40与信道区域20间隔设置；介质隔离层50设置于半导体衬底10上，介质隔离层50包括间隔设置的第一氧化层51和第二氧化层52，第一氧化层51横跨中压阱区40和信道区域20，第二氧化层52位于漂移区21上，LOCUS场板31与介质隔离层50连接；栅极结构60设置于第一氧化层51上，栅极结构60背向半导体衬底10一侧的边角呈圆弧状；FPS场板32设置于第二氧化层52上且呈环状结构设计。
在具体实施过程中，半导体衬底10为P型衬底，漂移区21为N型漂移区21，中压阱区40为P型中压阱区40。
即半导体器件结合LOCUS场板31和FPS场板32以及边角呈圆弧状的栅极结构60保证半导体器件电场分布均匀，并通过包覆漂移区21的材料为SiP高压加速区22让器件空间电荷电子迁移率提升，使得半导体器件在单位面积不变的情况下，开启速度变快，导通电阻更低，提高半导体器件的稳定性。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种半导体器件，其特征在于，包括：
半导体衬底；
信道区域，所述信道区域设置于所述半导体衬底内，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，所述高压加速区的材料为SiP；
LOCUS场板，所述LOCUS场板设置于所述漂移区内；
中压阱区，所述中压阱区设置于所述半导体衬底内，所述中压阱区与所述信道区域间隔设置；
介质隔离层，所述介质隔离层设置于所述半导体衬底上，所述介质隔离层包括间隔设置的第一氧化层和第二氧化层，所述第一氧化层横跨所述中压阱区和所述信道区域，所述第二氧化层位于所述漂移区上，所述LOCUS场板与所述介质隔离层连接；
栅极结构，所述栅极结构设置于所述第一氧化层上，所述栅极结构背向所述半导体衬底一侧的边角呈圆弧状；
FPS场板，所述FPS场板设置于所述第二氧化层上且呈环状结构设计。
2.如权利要求1所述的半导体器件，其特征在于，所述半导体衬底为P型衬底。
3.如权利要求1所述的半导体器件，其特征在于，所述漂移区为N型漂移区。
4.如权利要求1所述的半导体器件，其特征在于，所述中压阱区为P型中压阱区。
5.如权利要求1所述的半导体器件，其特征在于，所述介质隔离层为栅氧化层。
6.一种半导体器件的制备方法，其特征在于，如权利要求1至5任一项所述的半导体器件通过所述半导体器件的制备方法制成，所述半导体器件的制备方法包括：
提供一半导体衬底；
在所述半导体衬底内形成横向分布的中压阱区和信道区域，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，所述高压加速区的材料为SiP；
在所述半导体衬底上形成LOCUS场板，所述LOCUS场板位于所述漂移区内；
在所述半导体衬底上形成介质隔离层，所述LOCUS场板与所述介质隔离层连接，所述介质隔离层包括间隔设置的第一氧化层和第二氧化层，所述第一氧化层横跨所述中压阱区和所述信道区域，所述第二氧化层位于所述漂移区上；
在所述第一氧化层上形成栅极结构，且对所述栅极结构进行预处理，以使所述栅极结构背向所述半导体衬底一侧的边角呈圆弧状；
在所述第二氧化层上形成FPS场板，所述FPS场板呈环状结构设计。
7.如权利要求6所述的半导体器件的制备方法，其特征在于，所述对所述栅极结构进行预处理，包括：利用光学邻近校正技术对所述栅极结构进行图形修正。
8.如权利要求6所述的半导体器件的制备方法，其特征在于，所述在所述半导体衬底内形成横向分布的中压阱区和信道区域，所述信道区域包括漂移区和包覆所述漂移区的高压加速区，包括：
采用外延工艺在所述半导体衬底内形成高压加速区；
采用离子注入工艺在所述高压加速区内形成漂移区；
采用离子注入工艺在所述半导体衬底内形成与所述信道区域间隔设置的中压阱区。
9.如权利要求6所述的半导体器件的制备方法，其特征在于，所述半导体衬底为P型衬底，所述漂移区为N型漂移区，所述中压阱区为P型中压阱区。
10.如权利要求6所述的半导体器件的制备方法，其特征在于，所述介质隔离层为栅氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410078559.XA CN117613072A (zh) | 2024-01-19 | 2024-01-19 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202410078559.XA CN117613072A (zh) | 2024-01-19 | 2024-01-19 | 半导体器件及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117613072A true CN117613072A (zh) | 2024-02-27 |
Family
ID=89950220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202410078559.XA Pending CN117613072A (zh) | 2024-01-19 | 2024-01-19 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117613072A (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100163987A1 (en) * | 2008-12-26 | 2010-07-01 | Rohm Co., Ltd. | Semiconductor device |
| JP2011040773A (ja) * | 2010-10-04 | 2011-02-24 | Mitsubishi Electric Corp | 半導体装置 |
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| US20160351704A1 (en) * | 2015-05-25 | 2016-12-01 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Nldmos device and method for manufacturing the same |
| US20170047442A1 (en) * | 2015-08-13 | 2017-02-16 | Rohm Co., Ltd. | Semiconductor device |
| CN108122850A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20190189743A1 (en) * | 2017-12-15 | 2019-06-20 | Infineon Technologies Ag | Planar Field Effect Transistor |
| WO2020024967A1 (zh) * | 2018-08-01 | 2020-02-06 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| US20200126990A1 (en) * | 2018-10-23 | 2020-04-23 | Globalfoundries Singapore Pte. Ltd. | Ldmos devices, integrated circuits including ldmos devices, and methods for fabricating the same |
| US20210193805A1 (en) * | 2019-12-18 | 2021-06-24 | Monolithic Power Systems, Inc. | Lateral transistor with lateral conductive field plate over a field plate positioning layer |
| CN113903791A (zh) * | 2021-12-09 | 2022-01-07 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| CN117153888A (zh) * | 2023-10-30 | 2023-12-01 | 粤芯半导体技术股份有限公司 | 半导体器件及其制造方法 |
-
2024
- 2024-01-19 CN CN202410078559.XA patent/CN117613072A/zh active Pending
Patent Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100163987A1 (en) * | 2008-12-26 | 2010-07-01 | Rohm Co., Ltd. | Semiconductor device |
| JP2011040773A (ja) * | 2010-10-04 | 2011-02-24 | Mitsubishi Electric Corp | 半導体装置 |
| CN102751195A (zh) * | 2011-07-18 | 2012-10-24 | 成都芯源系统有限公司 | 横向晶体管及其制作方法 |
| US20130020632A1 (en) * | 2011-07-18 | 2013-01-24 | Disney Donald R | Lateral transistor with capacitively depleted drift region |
| US20130187226A1 (en) * | 2012-01-20 | 2013-07-25 | SK Hynix Inc. | Lateral double diffused mos transistors and methods of fabricating the same |
| US20160351704A1 (en) * | 2015-05-25 | 2016-12-01 | Shanghai Huahong Grace Semiconductor Manufacturing Corporation | Nldmos device and method for manufacturing the same |
| US20170047442A1 (en) * | 2015-08-13 | 2017-02-16 | Rohm Co., Ltd. | Semiconductor device |
| CN108122850A (zh) * | 2016-11-28 | 2018-06-05 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| US20190189743A1 (en) * | 2017-12-15 | 2019-06-20 | Infineon Technologies Ag | Planar Field Effect Transistor |
| WO2020024967A1 (zh) * | 2018-08-01 | 2020-02-06 | 无锡华润上华科技有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| US20200126990A1 (en) * | 2018-10-23 | 2020-04-23 | Globalfoundries Singapore Pte. Ltd. | Ldmos devices, integrated circuits including ldmos devices, and methods for fabricating the same |
| US20210193805A1 (en) * | 2019-12-18 | 2021-06-24 | Monolithic Power Systems, Inc. | Lateral transistor with lateral conductive field plate over a field plate positioning layer |
| CN113903791A (zh) * | 2021-12-09 | 2022-01-07 | 广州粤芯半导体技术有限公司 | 半导体器件及其制备方法 |
| CN115332324A (zh) * | 2022-10-18 | 2022-11-11 | 广州粤芯半导体技术有限公司 | 半导体器件及其制造方法 |
| CN117153888A (zh) * | 2023-10-30 | 2023-12-01 | 粤芯半导体技术股份有限公司 | 半导体器件及其制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9859399B2 (en) | Lateral diffused semiconductor device with ring field plate | |
| CN107731918B (zh) | 半导体结构及其制造方法 | |
| CN113130633B (zh) | 沟槽型场效应晶体管结构及其制备方法 | |
| CN112397591A (zh) | 包含ldmos晶体管的半导体器件及制作方法 | |
| CN117153888B (zh) | 半导体器件及其制造方法 | |
| CN111710713B (zh) | 一种鳍式场效应晶体管及其制作方法、电子设备 | |
| US7948031B2 (en) | Semiconductor device and method of fabricating semiconductor device | |
| US20190131406A1 (en) | Ldmos finfet structures with shallow trench isolation inside the fin | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| US10692992B2 (en) | Semiconductor device and fabrication method thereof | |
| US20220384641A1 (en) | Method for manufacturing semiconductor device, and semiconductor device | |
| CN114429985B (zh) | 具有栅场板结构的横向功率器件及其制备方法 | |
| CN114171585B (zh) | 一种ldmosfet、制备方法及芯片和电路 | |
| KR100886708B1 (ko) | Ｓｏｉ 소자 및 그의 제조방법 | |
| US10121878B1 (en) | LDMOS finFET structures with multiple gate structures | |
| CN117613072A (zh) | 半导体器件及其制备方法 | |
| CN114512405A (zh) | 减小FinFET器件寄生电容的方法 | |
| CN110491941B (zh) | 高压元件及其制造方法 | |
| US20080067616A1 (en) | Semiconductor device | |
| US20200111906A1 (en) | High voltage device and manufacturing method thereof | |
| US20190221656A1 (en) | Method of manufacturing a transistor | |
| CN110838513A (zh) | 高压元件及其制造方法 | |
| US11908930B2 (en) | Laterally-diffused metal-oxide-semiconductor devices with a multiple-thickness buffer dielectric layer | |
| CN111129153B (zh) | Ldmos的制作方法及ldmos器件 | |
| CN111755336B (zh) | 场效应管的制备方法、场效应管及半导体衬底 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |