CN116913782A - 复合场板结构的ldmos器件制备方法 - Google Patents
复合场板结构的ldmos器件制备方法 Download PDFInfo
- Publication number
- CN116913782A CN116913782A CN202311181190.7A CN202311181190A CN116913782A CN 116913782 A CN116913782 A CN 116913782A CN 202311181190 A CN202311181190 A CN 202311181190A CN 116913782 A CN116913782 A CN 116913782A
- Authority
- CN
- China
- Prior art keywords
- field plate
- sti
- substrate
- layer
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims description 21
- 239000000758 substrate Substances 0.000 claims abstract description 114
- 238000002955 isolation Methods 0.000 claims abstract description 74
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 50
- 229920005591 polysilicon Polymers 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims abstract description 13
- 238000002360 preparation method Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 117
- 238000000034 method Methods 0.000 claims description 33
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 239000002184 metal Substances 0.000 claims description 9
- 238000001259 photo etching Methods 0.000 claims description 6
- 229920002120 photoresistant polymer Polymers 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000002513 implantation Methods 0.000 claims description 4
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000005498 polishing Methods 0.000 claims description 3
- 239000000126 substance Substances 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000011049 filling Methods 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 7
- 108091006146 Channels Proteins 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 125000004437 phosphorous atom Chemical group 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本申请涉及半导体技术领域，公开了一种复合场板结构的LDMOS器件制备方法，包括：提供一衬底，且在所述衬底上沉积外延层；在所述衬底上形成STI隔离结构，且将所述衬底划分出若干个有源区；回刻所述STI隔离结构，形成复合场板结构的STI基底；基于所述STI基底，在所述外延层以及部分的所述STI基底上形成多晶硅栅，所述部分的STI基底上的多晶硅栅与所述STI基底形成所述复合场板结构的第一场板区；形成所述复合场板结构的第二场板区，所述第二场板区在回刻后的所述STI隔离结构内，且与所述第一场板区相连。本申请使得LDMOS器件在提高源漏耐压的同时，可以维持一个较低的源漏导通电阻。
Description
技术领域
本申请涉及半导体技术领域，具体涉及一种复合场板结构的LDMOS器件制备方法。
背景技术
在半导体制造领域，BCD（双极型晶体管-互补金属氧化物晶体管-双扩散金属氧化物晶体管）功率集成电路中集成有双极器件、CMOS器件以及DMOS器件，以此综合了双极器件高跨导、强负载驱动能力和CMOS集成度高、低功耗的优点，其中包括的LDMOS（横向扩散金属氧化物半导体）器件应用广泛，占有越来越大范围的市场，而影响LDMOS器件性能与耐压参数的关键是场板结构。
现有的LDMOS器件多采用mini-STI场板、mini-LOCOS场板、HTO场板或接触孔场板，而对于12V~40V区域间的LDMOS器件，参考图1，为了调整其不同的耐压要求，通常的做法是调整LDMOS器件的沟道长度a，或场板与多晶硅栅的覆盖距离b，或场板的延伸距离c，譬如16V的LDMOS，通常调整a的尺寸在0.5um左右，b的尺寸在0.7um左右，c的尺寸在0.8um左右，但是随着器件源漏耐压要求的提高，以上a、b、c的距离、尺寸不可能无限制的提高，另外，单纯的拉大以上距离，会导致源漏的导通电阻相应的呈线性增加，由此，如何设计一种LDMOS器件的制备方法，在提高源漏耐压的同时，可以维持一个较低的源漏导通电阻，成为了一亟需解决的技术问题。
发明内容
鉴于此，本申请提供一种复合场板结构的LDMOS器件制备方法，以提高LDMOS器件的源漏耐压，同时维持较低的源漏导通电阻。
为实现以上目的，采用的技术方案为：
一种复合场板结构的LDMOS器件制备方法，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述衬底上形成STI隔离结构，且将所述衬底划分出若干个有源区；
回刻所述STI隔离结构，形成复合场板结构的STI基底；
基于所述STI基底，在所述外延层以及部分的所述STI基底上形成多晶硅栅，所述部分的STI基底上的多晶硅栅与所述STI基底形成所述复合场板结构的第一场板区；
形成所述复合场板结构的第二场板区，所述第二场板区在回刻后的所述STI隔离结构内，且与所述第一场板区相连。
本申请进一步设置为：所述在所述衬底上形成STI隔离结构，具体包括：在清洗后的所述外延层上涂敷第一光刻胶层，且对所述第一光刻胶层进行曝光并显影，形成所述STI隔离结构的掩膜图案；基于所述掩膜图案，刻蚀所述外延层，得到STI隔离沟槽；在所述STI隔离沟槽内填充绝缘材料，形成绝缘隔离层；对所述绝缘隔离层进行化学机械抛光，得到所述STI隔离结构。
本申请进一步设置为：所述回刻所述STI隔离结构，具体包括：在所述外延层上沉积覆盖所述STI隔离结构的SiN掩膜层；基于所述SiN掩膜层，光刻并刻蚀所述STI隔离结构的绝缘隔离层；湿法去除所述SiN掩膜层，得到复合场板结构的所述STI基底。
本申请进一步设置为：所述在所述外延层以及部分的所述STI基底上形成多晶硅栅，具体包括：在所述外延层以及部分的所述STI基底上沉积多晶硅层；光刻并刻蚀所述多晶硅层，形成所述多晶硅栅，所述多晶硅栅覆盖在所述外延层以及部分的所述STI基底上。
本申请进一步设置为：在形成所述多晶硅栅之前，还包括：对所述外延层进行离子注入掺杂，以形成漂移区。
本申请进一步设置为：在形成所述第一场板区之后，还包括：对所述外延层进行离子注入掺杂，以形成沟道区；对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂。
本申请进一步设置为：在形成所述多晶硅栅之后，还包括：在所述多晶硅栅的侧边沉积栅极隔离层；在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
本申请进一步设置为：所述形成所述复合场板结构的第二场板区，具体包括：在所述STI基底除开所述多晶硅栅的部分上形成接触孔刻蚀停止层，且所述接触孔刻蚀停止层延展至所述外延层的顶面；形成ILD层间介质层覆盖在所述接触孔刻蚀停止层上；光刻并刻蚀所述ILD层间介质层，形成贯穿至所述接触孔刻蚀停止层表面的目标接触孔；沉积金属在所述目标接触孔内，得到金属引线。
本申请进一步设置为：所述接触孔刻蚀停止层包括SiON层、氧化物层或SiN层中的一种或几种的组合。
本申请进一步设置为：所述STI隔离结构的回刻深度为500Å~2500Å，所述衬底的厚度为3~8um，所述衬底的阻值为10~30ohm。
综上所述，与现有技术相比，本申请公开了一种复合场板结构的LDMOS器件制备方法，通过形成STI隔离结构在衬底上且回刻STI隔离结构得到STI基底，基于STI基底，形成多晶硅栅在外延层以及部分的STI基底上，部分的STI基底上的多晶硅栅与STI基底形成复合场板结构的第一场板区，基于第一场板区，形成与第一场板区相连的，在回刻后的STI隔离结构内的第二场板区，即复合场板结构包括第一场板区与第二场板区。通过此设置，使得LDMOS器件在提高源漏耐压的同时，可以维持一个较低的源漏导通电阻。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术中的LDMOS器件的结构示意图；
图2是本实施例的复合场板结构的LDMOS器件制备方法的流程图；
图3a是本实施例的第一种LDMOS器件在制备过程中的结构示意图；
图3b是本实施例的第二种LDMOS器件在制备过程中的结构示意图；
图3c是本实施例的第三种LDMOS器件在制备过程中的结构示意图；
图3d是本实施例的第四种LDMOS器件在制备过程中的结构示意图；
图3e是本实施例的第五种LDMOS器件在制备过程中的结构示意图；
图3f是本实施例的第六种LDMOS器件在制备过程中的结构示意图。
附图标记：1、衬底；2、外延层；3、STI隔离结构；31、STI隔离沟槽；32、绝缘隔离层；33、SiN掩膜层；4、STI基底；5、多晶硅栅；51、栅极隔离层；6、漂移区；61、漏极区；7、沟道区；71、源极区；8、接触孔刻蚀停止层；81、ILD层间介质层；82、目标接触孔；9、金属引线；10、第一场板区；20、第二场板区。
具体实施方式
这里将详细的对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。
以下将通过具体实施例对本申请所示的技术方案进行详细说明。需要说明的是，以下实施例的描述顺序不作为对实施例优先顺序的限定。
请参考图2，为本实施例的复合场板结构的LDMOS器件制备方法的流程图，具体包括：
S101，提供一衬底，且在衬底上沉积外延层。
在本实施例中，衬底的形成材料可以采用单晶硅、多晶硅、非晶硅或掺杂硅等材料，衬底的材料还可以是SiGe衬底，Ⅲ-Ⅴ族元素化合物衬底、碳化硅衬底或其叠层结构，或绝缘体上硅结构，也可以是金刚石衬底或本领域技术人员公知的其他半导体材料衬底，例如，可以在单晶硅中注入P原子形成N型导电的半导体衬底，也可以在单晶硅中注入B原子形成P型导电的半导体衬底，以提高材料的可选择性和针对实际生产环境的适应性。
S102，在衬底上形成STI隔离结构，且将衬底划分出若干个有源区。
需要说明的是，STI隔离结构可划分衬底为若干个有源区，以便于在同一晶圆上制造多个器件，同时STI隔离结构确保它们之间的电气隔离，以实现更好的电性能、更高的集成度或实现更好的电气隔离效果。
S103，回刻STI隔离结构，形成复合场板结构的STI基底。
在本步骤中，STI基底即为回刻后的STI隔离结构的剩余结构。
S104，基于STI基底，在外延层以及部分的STI基底上形成多晶硅栅，部分的STI基底上的多晶硅栅与STI基底形成复合场板结构的第一场板区。
可以理解的是，部分的STI基底上的多晶硅栅与STI基底形成的第一场板区可视为LDMOS器件的STI场板，亦具备STI场板为LDMOS器件提供更好的绝缘层，降低LDMOS器件中各部分之间电阻的效果。
S105，形成复合场板结构的第二场板区，第二场板区在回刻后的STI隔离结构内，且与第一场板区相连。
其中，第二场板区与第一场板区相连，在LDMOS器件的空间结构上，极大的节省了场板的形成面积，进而节省了LDMOS器件的面积，以便于更高的集成度。
在本实施例中，复合场板结构包括第一场板区以及第二场板区，且部分的STI基底上的多晶硅栅与STI基底形成第一场板区，而第二场板区在回刻后的STI隔离结构内，即第一场板区为LDMOS器件的STI场板结构，由此构成的复合场板，满足对LDMOS器件，提高其源漏耐压的同时，可以维持一个较低的源漏导通电阻。
以下结合图3a-图3f和具体实施例对本申请提出的复合场板结构的LDMOS器件制备方法作进一步的详细说明，其中3a-图3f是本实施例复合场板结构的LDMOS器件在制备过程中的结构变化示意图，需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。应当认识到，附图中所示的诸如“上方”，“下方”，“顶部”，“底部”，“上方”和“下方”之类的相对术语可用于描述彼此之间的各种元件的关系。这些相对术语旨在涵盖除附图中描绘的取向之外的元件的不同取向。例如，如果装置相对于附图中的视图是倒置的，则例如描述为在另一元件“上方”的元件现在将在该元件下方。
参考图3a，提供一衬底1，且在衬底1上沉积外延层2。
作为示例，衬底1的厚度可以设为3~8um，衬底1的阻值为10~30ohm。
在一些实施例中，衬底1的厚度可以设为5um，衬底1的阻值为20ohm，作为LDMOS器件的基底层，通过设定具体衬底1的厚度和阻值来为LDMOS器件提供机械支撑和稳定性，减少热应力和机械应力对器件的影响，且衬底1的阻值直接影响着器件的电阻特性，较低的衬底阻值可以降低电流传输的电阻损耗，提高器件的效率，同时，衬底1的厚度和阻值也会影响器件的电容特性，适当控制衬底1的厚度和阻值可以降低电容的影响，提高高频性能，并且，衬底1的厚度和阻值还可以用于抑制浮体效应，浮体效应是指衬底1和源/漏区域之间的电荷积累效应。
进一步的，形成STI隔离结构3在衬底1，且将衬底1划分出若干个有源区，其中，关于STI隔离结构3的形成，具体包括：
第一步骤，在清洗后的外延层2上涂敷第一光刻胶层，且对第一光刻胶层进行曝光并显影，形成STI隔离结构3的掩膜图案。
第二步骤，基于掩膜图案，刻蚀外延层2，得到STI隔离沟槽31。
第三步骤，在STI隔离沟槽31内填充绝缘材料，形成绝缘隔离层32，其中，绝缘材料可包括氧化硅（SiO2）或氮化硅（Si3N4）。
第四步骤，对绝缘隔离层32进行化学机械抛光，得到STI隔离结构3。
即通过STI隔离结构3的形成为后续的复合场板结构的制备提供结构基础。
结合图3a和3b，回刻STI隔离结构3，形成复合场板结构的STI基底4，在具体实施过程中，回刻STI隔离结构3，具体可包括：
第一步骤，在外延层2上沉积覆盖STI隔离结构3的SiN掩膜层33。
第二步骤，基于SiN掩膜层33，光刻并刻蚀STI隔离结构3的绝缘隔离层32。
第三步骤，湿法去除SiN掩膜层33，得到复合场板结构的STI基底4。
需要说明的是，通过SiN掩膜层33投映掩膜图案，以便于对STI隔离结构3进行回刻，湿法去除SiN掩膜层33可包括酸洗去除或碱洗去除。
作为示例，STI隔离结构3的回刻深度为500Å~2500Å，以便于STI基底4具备足够厚度以满足后续工艺中复合场板结构的特性要求。
在一些实施例中，STI隔离结构3的回刻深度为1500Å。
参考图3c，基于STI基底4，在外延层2以及部分的STI基底4上形成多晶硅栅5，部分的STI基底4上的多晶硅栅5与STI基底4形成复合场板结构的第一场板区10。
其中，在外延层2以及部分的STI基底4上形成多晶硅栅5，具体包括：在外延层2以及部分的STI基底4上沉积多晶硅层，光刻并刻蚀多晶硅层，形成多晶硅栅5，多晶硅栅5覆盖在外延层2以及部分的STI基底4上。
即通过光刻并刻蚀多晶硅层，保证多晶硅栅5覆盖在外延层2以及部分的STI基底4上。
需要说明的是，上述形成的第一场板区10即可视为LDMOS器件的STI场板，具备STI场板为LDMOS器件提供更好的绝缘层，降低LDMOS器件中各部分之间电阻的效果。
作为示例的，可将部分的STI基底4上的多晶硅栅5视为场板结构的上极板，以此为基础，则此上极板的电压与多晶硅栅5形成的栅极的电压相同，进而使得电场分布在STI基底4和LDMOS器件栅极之间更加均匀，这有助于降低电场浓度，减少电场集中效应，从而改善器件的可靠性和寿命；同时可以减小漏电流的影响，此漏电流为电流从漏极到衬底的泄漏，通过保持相同的电压可以减小漏电流并提高器件的效率；亦可以改善器件的线性度，使其在高频率下的工作更加稳定和可靠，即在整体上可以提高LDMOS器件的源漏耐压。
在本实施例中，在形成多晶硅栅5之前，还包括：对外延层2进行离子注入掺杂，以形成漂移区6。
进一步的，在形成第一场板区10之后，还包括：对外延层2进行离子注入掺杂，以形成沟道区7。
需要说明的是，在对外延层2进行离子注入掺杂以形成沟道区7的过程中，还亦可对漂移区6进行注入类型与漂移区6导电类型相反的离子注入掺杂，以此降低导通电阻，即反型注入或防止反向阻挡工艺。
作为示例的，LDMOS器件中，若漂移区6是P型材料，而沟道区7是N型材料，当对外延层2进行N型掺杂形成N型沟道区时，同时对漂移区6进行P型掺杂，形成P型区域，即漂移区6导电类型与注入类型相反，这样的掺杂方式可以在漂移区6的表面形成P-N结，防止了反向的空间电荷区形成，从而减小了漂移区6的电阻，有助于减小器件导通时的功耗，提高器件的效率和性能。
进一步的，在形成多晶硅栅5之后，参考图3d，还可以包括：在多晶硅栅5的侧边沉积栅极隔离层51；在沟道区7内形成源极区71，以及在漂移区6内形成漏极区61。
参考图3e和图3f，形成复合场板结构的第二场板区20，第二场板区20在回刻后的STI隔离结构3内，且与第一场板区10相连。
在具体实施过程中，形成复合场板结构的第二场板区20，具体可包括：
第一步骤，在STI基底4除开多晶硅栅5的部分上形成接触孔刻蚀停止层8，且接触孔刻蚀停止层8延展至外延层2的顶面。
在本实施例中，接触孔刻蚀停止层8可以包括SiON层、氧化物层或SiN层中的一种或几种的组合，以便于控制接触孔刻蚀的终止位置，进而控制接触孔的形状和尺寸。
在一些实施例中，接触孔刻蚀停止层8为SiN层。
第二步骤，形成ILD层间介质层81覆盖在接触孔刻蚀停止层8上，其中，ILD层间介质层81由绝缘材料构成，如氧化硅（SiO2）、氮化硅（Si3N4）或低介电常数（Low-k）材料等，以便于层间隔离，防止信号干扰和电流泄漏。
第三步骤，光刻并刻蚀ILD层间介质层81，形成贯穿至接触孔刻蚀停止层8表面的目标接触孔82。
第四步骤，沉积金属在目标接触孔82内，得到金属引线9。
可以理解的是，STI基底4除开有多晶硅栅5的部分与其上的接触孔刻蚀停止层8、ILD层间介质层81以及目标接触孔82构成了与第一场板区10相连的第二场板区20，即可视第二场板区20为LDMOS器件的接触孔场板，可将目标接触孔82视为场板结构的上极板。
则第二场板区20具备接触孔场板降低LDMOS器件接触电阻以及均匀电场和降低漏极与栅极之间的寄生电容的作用，同时，其平面结构的场板薄膜，不会对LDMOS器件衬底进行损耗，从而可以大大的降低LDMOS器件的导通电阻。
可以理解的是，由第二场板区20引导出的金属引线9可以与源极区71的源电极引线连接，以便于金属互连的进行。
综上所述，本实施例公开了一种复合场板结构的LDMOS器件制备方法，通过形成STI隔离结构3在衬底1上且回刻STI隔离结构3得到STI基底4，基于STI基底4，形成多晶硅栅5在外延层2以及部分的STI基底4上，部分的STI基底4上的多晶硅栅5与STI基底4形成复合场板结构的第一场板区10，基于第一场板区10，形成与第一场板区10相连的，在回刻后的STI隔离结构3内的第二场板区20，即复合场板结构包括可视为LDMOS器件的STI场板的第一场板区10与可视为LDMOS器件的接触孔场板的第二场板区20，使得LDMOS器件在此复合场板结构的作用下，节省了器件空间，提高了源漏耐压的同时，可以维持一个较低的源漏导通电阻，或者说提高了LDMOS器件的源漏耐压，降低了LDMOS器件的导通电阻。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性地包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素，此外，本申请不同实施例中具有同样命名的部件、特征、要素可能具有相同含义，也可能具有不同含义，其具体含义需以其在该具体实施例中的解释或者进一步结合该具体实施例中上下文进行确定。
以上对本申请进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种复合场板结构的LDMOS器件制备方法，其特征在于，包括：
提供一衬底，且在所述衬底上沉积外延层；
在所述衬底上形成STI隔离结构，且将所述衬底划分出若干个有源区；
回刻所述STI隔离结构，形成复合场板结构的STI基底；
基于所述STI基底，在所述外延层以及部分的所述STI基底上形成多晶硅栅，所述部分的STI基底上的多晶硅栅与所述STI基底形成所述复合场板结构的第一场板区；
形成所述复合场板结构的第二场板区，所述第二场板区在回刻后的所述STI隔离结构内，且与所述第一场板区相连。
2.如权利要求1所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述在所述衬底上形成STI隔离结构，具体包括：
在清洗后的所述外延层上涂敷第一光刻胶层，且对所述第一光刻胶层进行曝光并显影，形成所述STI隔离结构的掩膜图案；
基于所述掩膜图案，刻蚀所述外延层，得到STI隔离沟槽；
在所述STI隔离沟槽内填充绝缘材料，形成绝缘隔离层；
对所述绝缘隔离层进行化学机械抛光，得到所述STI隔离结构。
3.如权利要求1所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述回刻所述STI隔离结构，具体包括：
在所述外延层上沉积覆盖所述STI隔离结构的SiN掩膜层；
基于所述SiN掩膜层，光刻并刻蚀所述STI隔离结构的绝缘隔离层；
湿法去除所述SiN掩膜层，得到复合场板结构的所述STI基底。
4.如权利要求1所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述在所述外延层以及部分的所述STI基底上形成多晶硅栅，具体包括：
在所述外延层以及部分的所述STI基底上沉积多晶硅层；
光刻并刻蚀所述多晶硅层，形成所述多晶硅栅，所述多晶硅栅覆盖在所述外延层以及部分的所述STI基底上。
5.如权利要求1所述的复合场板结构的LDMOS器件制备方法，其特征在于，在形成所述多晶硅栅之前，还包括：
对所述外延层进行离子注入掺杂，以形成漂移区。
6.如权利要求5所述的复合场板结构的LDMOS器件制备方法，其特征在于，在形成所述第一场板区之后，还包括：
对所述外延层进行离子注入掺杂，以形成沟道区；
对所述漂移区进行注入类型与所述漂移区导电类型相反的离子注入掺杂。
7.如权利要求6所述的复合场板结构的LDMOS器件制备方法，其特征在于，在形成所述多晶硅栅之后，还包括：
在所述多晶硅栅的侧边沉积栅极隔离层；
在所述沟道区内形成源极区，以及在所述漂移区内形成漏极区。
8.如权利要求1所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述形成所述复合场板结构的第二场板区，具体包括：
在所述STI基底除开所述多晶硅栅的部分上形成接触孔刻蚀停止层，且所述接触孔刻蚀停止层延展至所述外延层的顶面；
形成ILD层间介质层覆盖在所述接触孔刻蚀停止层上；
光刻并刻蚀所述ILD层间介质层，形成贯穿至所述接触孔刻蚀停止层表面的目标接触孔；
沉积金属在所述目标接触孔内，得到金属引线。
9.如权利要求8所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述接触孔刻蚀停止层包括SiON层、氧化物层或SiN层中的一种或几种的组合。
10.如权利要求1-9任一项所述的复合场板结构的LDMOS器件制备方法，其特征在于，所述STI隔离结构的回刻深度为500Å~2500Å，所述衬底的厚度为3~8um，所述衬底的阻值为10~30ohm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311181190.7A CN116913782A (zh) | 2023-09-14 | 2023-09-14 | 复合场板结构的ldmos器件制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311181190.7A CN116913782A (zh) | 2023-09-14 | 2023-09-14 | 复合场板结构的ldmos器件制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116913782A true CN116913782A (zh) | 2023-10-20 |
Family
ID=88367271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311181190.7A Pending CN116913782A (zh) | 2023-09-14 | 2023-09-14 | 复合场板结构的ldmos器件制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116913782A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855283A (zh) * | 2024-03-08 | 2024-04-09 | 粤芯半导体技术股份有限公司 | 一种ldmos器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090140343A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| CN109585550A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体制造方法 |
| CN110277441A (zh) * | 2018-03-16 | 2019-09-24 | 美格纳半导体有限公司 | 功率半导体器件及其制造方法 |
| US20220328684A1 (en) * | 2021-04-12 | 2022-10-13 | United Microelectronics Corp. | Lateral diffusion metal oxide semiconductor device and method for fabricating the same |
-
2023
- 2023-09-14 CN CN202311181190.7A patent/CN116913782A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090140343A1 (en) * | 2007-12-04 | 2009-06-04 | International Business Machines Corporation | Lateral diffusion field effect transistor with a trench field plate |
| CN109585550A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 半导体结构和半导体制造方法 |
| CN110277441A (zh) * | 2018-03-16 | 2019-09-24 | 美格纳半导体有限公司 | 功率半导体器件及其制造方法 |
| US20220328684A1 (en) * | 2021-04-12 | 2022-10-13 | United Microelectronics Corp. | Lateral diffusion metal oxide semiconductor device and method for fabricating the same |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117855283A (zh) * | 2024-03-08 | 2024-04-09 | 粤芯半导体技术股份有限公司 | 一种ldmos器件及其制备方法 |
| CN117855283B (zh) * | 2024-03-08 | 2024-05-17 | 粤芯半导体技术股份有限公司 | 一种ldmos器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5378635B2 (ja) | シリコン・オン・インシュレータ内に形成された金属酸化膜半導体デバイス | |
| US20140103428A1 (en) | Trench superjunction mosfet with thin epi process | |
| US8026146B2 (en) | Method of manufacturing a bipolar transistor | |
| TWI696242B (zh) | 用於形成薄的絕緣體上半導體基板的方法 | |
| US5969393A (en) | Semiconductor device and method of manufacture of the same | |
| US10164006B1 (en) | LDMOS FinFET structures with trench isolation in the drain extension | |
| US8017494B2 (en) | Termination trench structure for mosgated device and process for its manufacture | |
| US9685364B2 (en) | Silicon-on-insulator integrated circuit devices with body contact structures and methods for fabricating the same | |
| US20050167706A1 (en) | MOS transistor and method for producing a MOS transistor structure | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| CN112928019B (zh) | 用于半导体器件的漂移区的制造方法 | |
| CN109585558B (zh) | 具有多个栅极结构的ldmos finfet结构 | |
| US7923330B2 (en) | Method for manufacturing a semiconductor device | |
| JP2008507838A (ja) | 半導体装置及び半導体装置の製造方法 | |
| CN115332323A (zh) | 半导体器件及其制造方法 | |
| US7195962B2 (en) | Ultra short channel field effect transistor and method of fabricating the same | |
| CN116978788A (zh) | 多层场板结构的ldmos器件及其制备方法 | |
| CN116959994B (zh) | 双t结构的ldmos器件制备方法 | |
| US20240038874A1 (en) | Manufacturing method of semiconductor device | |
| CN118248738B (zh) | 横向双扩散场效应晶体管、制作方法、芯片及电路 | |
| CN113540234B (zh) | 自对准的沟槽式场效应晶体管及其制备方法 | |
| US20240113217A1 (en) | Trench shielded transistor | |
| US7510957B2 (en) | Complimentary lateral III-nitride transistors | |
| US20240250119A1 (en) | High voltage field effect transistors with superjunctions and method of making the same | |
| US7741693B1 (en) | Method for integrating trench MOS Schottky barrier devices into integrated circuits and related semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20231020 |