CN112928019B - 用于半导体器件的漂移区的制造方法 - Google Patents
用于半导体器件的漂移区的制造方法 Download PDFInfo
- Publication number
- CN112928019B CN112928019B CN202110094799.5A CN202110094799A CN112928019B CN 112928019 B CN112928019 B CN 112928019B CN 202110094799 A CN202110094799 A CN 202110094799A CN 112928019 B CN112928019 B CN 112928019B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- region
- injection
- opening area
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002347 injection Methods 0.000 claims abstract description 73
- 239000007924 injection Substances 0.000 claims abstract description 73
- 239000000758 substrate Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 31
- 238000005468 ion implantation Methods 0.000 claims abstract description 28
- 230000004888 barrier function Effects 0.000 claims abstract description 27
- 238000000151 deposition Methods 0.000 claims abstract description 25
- 238000002513 implantation Methods 0.000 claims description 45
- 230000008569 process Effects 0.000 claims description 26
- 150000002500 ions Chemical class 0.000 claims description 24
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 15
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 8
- 239000003989 dielectric material Substances 0.000 claims description 6
- 235000012239 silicon dioxide Nutrition 0.000 claims description 6
- 239000000377 silicon dioxide Substances 0.000 claims description 6
- 230000001105 regulatory effect Effects 0.000 claims 2
- 230000001276 controlling effect Effects 0.000 claims 1
- 230000002829 reductive effect Effects 0.000 abstract description 6
- 238000001259 photo etching Methods 0.000 abstract description 4
- 230000015556 catabolic process Effects 0.000 description 8
- 239000004020 conductor Substances 0.000 description 4
- 239000007943 implant Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002441 reversible effect Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Ceramic Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明涉及半导体技术领域，具体涉及一种用于半导体器件的漂移区的制造方法，在实现稳定的互为反版的不同注入区中，利用图案化掩膜版蚀刻一介质层形成开口区域，并在开口区域经第一次离子注入形成第一注入区；再去除该图案化掩膜版后在开口区域淀积形成另一介质层，使该另一介质层填充该开口区域；而后去除该开口区域外的前一介质层，再以该另一介质层为阻挡经第二次离子注入在第一注入区两侧形成第二注入区；最后蚀刻去除衬底表面的介质层，以此形成漂移区，使形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反。由此一方面能减少光刻工艺步骤，节省制造成本，另一方面也能使衬底表面平坦化，提高成型器件的电性能。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种用于半导体器件的漂移区的制造方法。
背景技术
在工艺制造过程中，两个互为反版(非此即彼)的注入层次，一般都是通过两次光刻，分别注入形成。由于每次光刻都会有对位偏差，两个互为反版的层次在实际工艺中，有时会有间距，有时又会有部分重叠，并不是严格意义上的互为反版。同时两次光刻来实现互为反版的两个层次，成本上也是偏高的。
现有技术中的一种解决方案是在衬底表面形成器件结构前，如图1a～图1e所示，首先在硅衬底101表面形成氧化层1002和氮化硅层103；其次使用光刻掩膜版110打开第一注入区，并刻掉该区域氮化硅层103，注入形成第一注入区104：接着去胶后在该第一注入区104的上方生长场氧层105，因该第一注入区105没有氮化硅的阻挡，可以生长厚的氧化层，而其他区域都有氮化硅保护，不会生长氧化层，以此形成图1c中的场氧层105；再者去掉除第一注入区104外的区域氮化硅层103后，利用该第一注入区104上方的场氧层105作为阻挡层，在其他区域注入形成第二注入区1061和1062，最终实现互为反版的第一注入区104和第二注入区1061与1062。但是在此基础上形成器件结构的步骤中去除衬底101表面的场氧层105之后，该第一注入区104的表面会明显低于其他区域，如图1e所示。
上述技术方案虽可以实现非常稳定的反版，但会形成不平坦的硅衬底表面，而后形成的半导体器件因该第一注入区104上部“鸟嘴”边缘的弯折结构使杂质横向扩散受阻导致浓度不均衡，造成该区域的耗尽区宽度变窄，使器件的导通电阻较大，击穿电压变小。在一些应用场景中当对硅表面的平坦度要求很高时，现有技术解决方案就不再适用了。
发明内容
为了解决上述技术问题，本公开提供了一种用于半导体器件的漂移区的制造方法，可以节省制造成本的同时，实现衬底表面的平坦化，进一步提高成型器件的电性能。
一方面本公开提供了一种用于半导体器件的漂移区的制造方法，其包括：
在衬底上依次沉积至少形成第一介质层和第二介质层；
利用图案化掩膜版蚀刻去除部分的该第二介质层形成第一口区域，并在该第一开口区域经第一次离子注入形成第一注入区；
去除前述图案化掩膜版后在前述第一开口区域淀积形成第三介质层；
蚀刻去除前述第一开口区域外的第二介质层，再以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区；
蚀刻去除前述第三介质层和第一介质层，以此在衬底上形成前述的漂移区，
其中，形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反。
优选地，前述第一次离子注入和前述第二次离子注入均为竖直或带角度方向上的离子注入。
优选地，前述在前述第一区域淀积形成第三介质层包括：
在前述衬底上淀积介质填充前述第一开口区域且侧面接触前述第二介质层，并生长延伸覆盖在前述第二介质层的表面；
将前述淀积介质做化学机械平坦化处理，保留使填充在前述第一开口区域的介质层的上表面低于前述第二介质层的上表面，或与前述第二介质层上表面持平且平滑连接，以此形成前述第三介质层。
优选地，在前述蚀刻去除前述第一开口区域外的前述第二介质层后，前述制造方法还包括：
在前述第三介质层的两侧形成第一侧墙，
并且，以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区包括：
以前述第三介质层和前述第一侧墙为阻挡经第二次离子注入在前述第一注入区两侧形成前述第二注入区，且形成的该第二注入区与前述第一注入区之间的间隔为前述第一侧墙在前述第一注入区单侧的宽度。
优选地，前述第一介质层、第二介质层、或前述第三介质层的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种。
另一方面本公开还提供了一种用于半导体器件的漂移区的制造方法，其包括：
在衬底上依次沉积至少形成第一介质层和第二介质层；
利用图案化掩膜版蚀刻去除部分的前述第二介质层形成第一开口区域，在该第一开口区域经第一次离子注入形成第一注入区；
在前述第一开口区域利用前述图案化掩膜版作为阻挡，对前述第二介质层进行湿法刻蚀，形成第二开口区域；
去除前述图案化掩膜版后在该第二开口区域淀积形成第三介质层，该第三介质层的上表面低于所述第二介质层的上表面，或与前述第二介质层的上表面持平且平滑连接；
蚀刻去除前述第二开口区域外的第二介质层，以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区；
再蚀刻去除前述第三介质层和前述第一介质层，以此在前述衬底上形成前述漂移区，
其中，具有前述漂移区的前述衬底表面为平坦的平面，且两次注入离子的掺杂类型相反。
优选地，前述第一次离子注入和前述第二次离子注入均为竖直或带角度方向上的离子注入。
优选地，在前述去除前述图案化掩膜版后在所述第二开口区域淀积形成第三介质层的步骤包括：
沿前述第二开口区域竖直向下蚀刻前述第一介质层至衬底表面；
在前述衬底表面淀积介质填充前述第二开口区域形成第三介质层，以及
对前述第三介质层表面进行化学机械平坦化处理。
优选地，在对前述第二介质层进行湿法刻蚀，形成第二开口区域中，前述制造方法还包括：
调节对前述第二介质层以前述第一注入区的中轴线向两侧横向进行湿法刻蚀的速率和时间，控制形成的前述第二开口区域与第一开口区域之间的间隔。
优选地，前述第一介质层、第二介质层、第三介质层或前述第四介质层的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种。
本公开的有益效果是：本公开提供的一种用于半导体器件的漂移区的制造方法，在半导体器件上层结构形成前，实现稳定的互为反版的不同注入区的过程中，首先在衬底上依次沉积至少形成第一介质层和第二介质层；其次利用图案化掩膜版蚀刻去除部分的该第二介质层形成第一口区域，并在该第一开口区域经第一次离子注入形成第一注入区；再去除该图案化掩膜版后在该第一开口区域淀积形成第三介质层；以及蚀刻去除该第一开口区域外的第二介质层，再以前述第三介质层为阻挡经第二次离子注入在第一注入区两侧形成第二注入区；最后蚀刻去除该第三介质层和第一介质层，以此在衬底上形成漂移区，而形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反，由此一方面能减少光刻工艺步骤，节省制造成本，另一方面也能以淀积磨平的介质层代替现有技术中生长的场氧层做阻挡，使衬底表面平坦化，提高成型器件的电性能。
附图说明
通过以下参照附图对本公开实施例的描述，本公开的上述以及其他目的、特征和优点将更为清楚。
图1a～图1e分别示出现有技术中用于半导体器件漂移区的制造方法在各个阶段形成结构的截面示意图；
图2示出本公开一实施例提供的用于半导体器件漂移区的制造方法的流程示意图；
图3a～图3f分别示出图2所示制造方法在一种实施方式中的各个阶段形成结构的截面示意图；
图4e和图4f分别示出图2所示制造方法在图3d后的另一实施方式中在各自阶段形成结构的截面示意图；
图5示出本公开另一实施例提供的用于半导体器件漂移区的制造方法的流程示意图；
图6a～图6g分别示出图5所示制造方法在一种实施方式中的各个阶段形成结构的截面示意图；
图7示出本公开一实施例提供的应用有图5所示的制造方法的半导体器件的截面结构示意图。
具体实施方式
以下将参照附图更详细地描述本公开的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体结构。
在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上方，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“A直接在B上面”或“A在B上面并与之邻接”的表述方式。在本申请中，“A直接位于B中”表示A位于B中，并且A与B直接邻接，而非A位于B中形成的掺杂区中。
除非在下文中特别指出，半导体器件的各个层或者区域可以由本领域的技术人员公知的材料构成。半导体材料例如包括III-V族半导体，如GaAs、InP、GaN、SiC，以及IV族半导体，如Si、Ge。栅极导体、电极层可以由导电的各种材料形成，例如金属层、掺杂多晶硅层、或包括金属层和掺杂多晶硅层的叠层栅极导体或者是其他导电材料，例如为TaC、TiN、TaSiN、HfSiN、TiSiN、TiCN、TaAlC、TiAlN、TaN、PtSix、Ni3Si、Pt、Ru、W、和所述各种导电材料的组合。
在本申请中，术语“半导体结构”指在制造半导体器件的各个步骤中形成的整个半导体结构的统称，包括已经形成的所有层或区域。术语“横向延伸”是指沿着大致垂直于沟槽深度方向的方向延伸。
在电力电子应用中，MOS器件是功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。衡量MOS器件性能的主要参数有导通电阻和击穿电压，导通电阻越小越好，击穿电压越大越好。为了降低功耗，要求电力半导体器件在断态时能承受较高的电压，在通态时有较低的导通电阻(Ron)。
事实上，导通电阻和击穿电压是互相矛盾的两个参数。在MOS器件的实际应用中，要求在满足源漏击穿电压off-BV高的前提下，尽可能降低器件的源漏导通电阻Rdson，但是源漏击穿电压与导通电阻的优化要求确是矛盾的。通常来说，降低LDMOS的导通阻抗的方法就是在不断提高漂移区浓度的同时，通过各种降低表面电场(Reduce surface electricfield，RESURF)理论，使其能够完全耗尽，从而获得低导通阻抗，并维持很高的击穿电压。
根据相关技术，有些MOS器件在形成过程中，首先会对硅衬底进行一定的处理(注入形成互为反版的两个注入区，且这两个注入区的掺杂类型相反)，以便在器件形成过程中，减少对衬底上结构层的处理步骤，同时实现对掺杂注入区的精度控制，在一定程度上也起到了节省成本的目的。
在两个互为反版的注入区，一般都是通过两次光刻，分别注入形成，而光刻工艺的步骤繁复，且成本较高，因此，现有技术中的一种改进是在完成一次光刻形成第一注入区后，通过在第一注入区的上方热生长场氧层作为阻挡层，进行自对准准注入，以形成第二注入区，但结合上述图1a～图1e所述内容，这种方案会使衬底形成不平整的表面，有损于成型器件的电性能，基于此，本申请提出一种新的解决方案，一方面能减少光刻工艺步骤，节省成本，另一方面也能不生长场氧层，使衬底表面平坦化，提高成型器件的电性能。
下面结合附图和实施例，对本公开的具体实施方式作进一步详细描述。
可知的，在一些半导体器件的形成过程中，首先会对硅衬底进行一定的处理(注入形成互为反版的两个注入区)，而本公开内容中图2～图3f和图4e～图4f所示的第一实施例与图5～图6g所示的第二实施例，都是主要针对现有技术方案中在第一注入区的上方通过热生长场氧层作为阻挡层，进行自对准准注入，以形成第二注入区的方案作出的改进。
图2示出本公开一实施例提供的用于半导体器件漂移区的制造方法的流程示意图，图3a～图3f分别示出图2所示制造方法在一种实施方式中的各个阶段形成结构的截面示意图，图4e和图4f分别示出图2所示制造方法在图3d后的另一实施方式中在各自阶段形成结构的截面示意图。
一方面本公开提供了一种用于半导体器件漂移区的制造方法。参考图2，该制造方法包括：
子步骤S110：在衬底上依次沉积至少形成第一介质层和第二介质层。
在子步骤S110中，首先在衬底201上依次沉积至少形成第一介质层202和第二介质层203，如图3a所示，为了描述方便，仅以两层为例进行描述，第一介质层202例如为氧化层，第二介质层203例如为氮化硅层。
子步骤S120：利用图案化掩膜版蚀刻去除部分的该第二介质层形成第一口区域，并在该第一开口区域经第一次离子注入形成第一注入区。
在子步骤S120中，采用光刻工艺结合浅沟槽隔离技术(STI)，通过图案化掩膜版210蚀刻去除部分的该第二介质层203形成第一口区域，而后在该第一开口区域经第一次离子注入形成第一注入区204，如图3b所示。
子步骤S130：去除前述图案化掩膜版后在前述第一开口区域淀积形成第三介质层。
在子步骤S130中，去除前述图案化掩膜版210后，在衬底201上淀积介质205填充前述第一开口区域且淀积的介质侧面接触第二介质层203，并生长延伸覆盖在第二介质层203的表面，如图3c所示；而后将前述淀积介质205做化学机械平坦化(CMP)处理，保留使填充在前述第一开口区域的介质层205的上表面略低于第二介质层203的上表面，具体的，例如处理后该介质层205保留的厚度为该第二介质层203厚度的2/3～1倍之间，或者处理后的该介质层205的上表面与该第二介质层203上表面持平且平滑连接，如图3d所示，以此形成该第三介质层205。
子步骤S140：蚀刻去除前述第一开口区域外的第二介质层，再以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区。
在子步骤S140中，蚀刻去除掉前述第一开口区域外的第二介质层203，再以形成的第三介质层205为阻挡经第二次离子注入在第一注入区204两侧形成第二注入区2061和2062，如图3e所示。
子步骤S150：蚀刻去除前述第三介质层和第一介质层，以此在衬底上形成前述的漂移区。
在子步骤S150中，再蚀刻去除掉第三介质层205和第一介质层202，并对衬底201表面做化学机械平坦化(CMP)处理，以此在衬底201上形成漂移区，如图3f所示。
其中，形成有该漂移区的衬底201的表面为平坦的平面，且两次注入离子的掺杂类型相反。
进一步地，前述第一次离子注入和前述第二次离子注入均为竖直或带角度方向上的自对准离子注入方式，且在本公开实施方式的工艺过程中，填充第一开口区域的第三介质层205紧密接触该第二介质层203在该第一开口区域的侧壁，如图3d所示，故形成的两个互为反版的注入区对位偏差很小。
进一步地，在子步骤S140的另一实施方式中，蚀刻去除前述第一开口区域外的第二介质层203后，该制造方法还可以包括：
再次淀积介质层并利用干法刻蚀在第三介质层205的两侧形成第一侧墙207，如图4e所示；
并且，以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区的步骤包括：
以前述第三介质层205和该第一侧墙207为阻挡经第二次离子注入在第一注入区204两侧形成第二注入区2061和2062，如图4f所示，且形成的该第二注入区2061和2062与第一注入区204之间的间隔为该第一侧墙207在第一注入区204单侧的宽度。
进一步地，可以实际形成半导体器件的类型，调节形成图4e所示结构的过程中第三介质层207的厚度及干法刻蚀量，以此通过调节第一侧墙207的宽度调节第一注入区204分别与第二注入区2061和2062之间的间隔。
进一步地，前述的第一介质层202、第二介质层203、或前述的第三介质层205的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种，具体在本实施例中，例如第一介质层202为氧化硅层，第二介质层203和第三介质层205均为氮化硅层，当然介质层的材质并不限于此，可以依实际条件和需求，利用其他合适的介质层代替。
故上述实施例提供的用于半导体器件漂移区的制造方法能够以实际成型器件的需求精确调控互为反版的两个注入区的间隔，以满足成型器件的电性能需求。
图5示出本公开另一实施例提供的用于半导体器件漂移区的制造方法的流程示意图，图6a～图6g分别示出图5所示制造方法在一种实施方式中的各个阶段形成结构的截面示意图。
另一方面本公开还提供了一种用于半导体器件漂移区的制造方法，参考图5，该制造方法包括：
子步骤S210：在衬底上依次沉积至少形成第一介质层和第二介质层。
在子步骤S210中，首先在衬底301上依次沉积至少形成第一介质层302和第二介质层303，如图6a所示。为了描述方便，仅以两层为例进行描述，第一介质层302例如为氧化层，第二介质层303例如为氮化硅层。
子步骤S220：利用图案化掩膜版蚀刻去除部分的前述第二介质层形成第一开口区域，在该第一开口区域经第一次离子注入形成第一注入区。
在子步骤S220中，采用光刻工艺结合浅沟槽隔离技术(STI)，通过图案化掩膜版310蚀刻去除部分的该第二介质层303形成第一口区域，而后在该第一开口区域经第一次离子注入形成第一注入区304，如图6b所示。
子步骤S230：在前述第一开口区域利用前述图案化掩膜版作为阻挡，对前述第二介质层进行湿法刻蚀，形成第二开口区域。
在子步骤S230中，在前述第一开口区域利用前述图案化掩膜版310作为阻挡，对前述的第二介质层303进行湿法刻蚀，由于该第二介质层303的上下两个表面有图案化掩膜版310和第一介质层302作为阻挡，所以该第二介质层303会被横向刻蚀，以此形成第二开口区域，如图6c所示。
子步骤S240：去除前述图案化掩膜版后在该第二开口区域淀积形成第三介质层。
在子步骤S240中，去除掉前述的图案化掩膜版310后可沿该第二开口区域竖直向下蚀刻第一介质层302至衬底301的表面，如图6d所示；而后在衬底201上淀积介质305填充该第二开口区域且淀积的介质侧面接触第二介质层303和第一介质层302，而后将淀积介质305做化学机械平坦化(CMP)处理，保留使填充在该第二开口区域的介质层305的上表面略低于第二介质层303的上表面，具体的，例如处理后该介质层205保留的厚度为该第二介质层203厚度的2/3～1倍之间，或者处理后的该介质层205的上表面或与第二介质层303上表面持平且平滑连接，如图6e所示，以此形成该第三介质层305。
子步骤S250：蚀刻去除前述第二开口区域外的第二介质层，以前述第三介质层为阻挡经第二次离子注入在前述第一注入区两侧形成第二注入区。
在子步骤S250中，蚀刻去除掉前述第二开口区域外的第二介质层303，再以形成的第三介质层305为阻挡经第二次离子注入在第一注入区304两侧形成第二注入区3061和3062，如图6f所示。
子步骤S260：再蚀刻去除前述第三介质层和前述第一介质层，以此在前述衬底上形成前述漂移区。
在子步骤S260中，再蚀刻去除掉第三介质层305和第一介质层302，并对衬底301表面做化学机械平坦化(CMP)处理，以此在衬底301上形成漂移区，如图3f所示。
其中，形成有该漂移区的衬底301的表面为平坦的平面，且两次注入离子的掺杂类型相反。
进一步地，前述第一次离子注入和前述第二次离子注入均为竖直或带角度方向上的自对准离子注入方式，且在本公开实施方式的工艺过程中，填充第二开口区域的第三介质层305紧密接触第二介质层303和第一介质层302在该第二开口区域的侧壁，如图6e所示，故形成的两个互为反版的注入区之间的间隔由该第二开口区域与前述第一开口区域的宽度差值决定。
进一步地，在对第二介质层303进行湿法刻蚀，形成第二开口区域的步骤中，该制造方法还可以包括：
调节对第二介质层303以第一注入区304的中轴线向两侧横向进行湿法刻蚀的速率和时间，控制形成的该第二开口区域与第一开口区域之间的间隔。具体为该第二开口区域宽度与前述的第一开口区域宽度的差值的一半为该第一注入区304与分别与第二注入区2061和2062的间隔。
进一步地，前述的第一介质层302、第二介质层303和第三介质层30305的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种，具体在本实施例中，例如第一介质层302、第三介质层305为氧化硅层，第二介质层303为氮化硅层，当然介质层的材质并不限于此，可以依实际条件和需求，利用其他合适的介质层代替。
故上述实施例提供的用于半导体器件漂移区的制造方法同样能够以实际成型器件的需求精确调控互为反版的两个注入区的间隔，以满足成型器件的电性能需求。
图7示出本公开一实施例提供的应用有图5所示的制造方法的半导体器件的截面结构示意图。
参考图7，本公开又一实施例提供了一种利用前述图5～图6g所示的制造方法形成具有漂移区的衬底301形成的横向扩散MOS(Lateral Double Diffused MOSFET，LDMOS)器件。
可知的，LDMOS器件作为功率场效应晶体管的一种，具有工艺兼容、热稳定性和频率稳定性好、增益高、反馈电容和热阻低、以及输入阻抗恒定等优良特性，因此得到了广泛应用，人们对于LDMOS的性能要求也越来越高。所以LDMOS器件是整个功率集成电路的关键组成部分，其结构性能直接影响到功率集成电路的性能。当然本公开内容并不限于LDMOS器件的制造，也可用于其他类型的半导体器件的制造方法中。
在该LDMOS器件的纵向截面结构中，如图7所示，包括：衬底301、位于漏端区域的N型阱区304(第一注入区304)、位于源端区域的第一P型阱区3061和第二P型阱区3062、位于衬底301表面的第一栅极结构和第二栅极结构，以及位于该第一栅极结构和第二栅极结构之间的第一N型阱区304中的第一N型区343，其中，第一P型阱区3061中形成有第一P型区341和第二N型区342，第二P型阱区3062中形成有第二P型区345和第三N型区344，且该第一栅极结构和第二栅极结构均包括在衬底301表面依次形成的栅氧化层320和多晶硅层330，该LDMOS器件通过欧姆接触在源端区域引出源电极S，通过欧姆接触在漏端区域引出漏电极D，以及在栅端区域通过欧姆接触引出栅电极G，具体的，源端区域的第一P型阱区3061中利用第一P型区341和第二N型区342金属接触形成电极引出并共同连接到源电极S，以及第二P型阱区3062中利用第二P型区345和第三N型区344金属接触形成电极引出并共同连接到源电极S；漏端区域的第一N型阱区304中利用第一N型区343金属接触形成电极引出并连接到漏电极D；栅端区域利用第一栅极结构和第二栅极结构中的多晶硅层金属接触形成电极引出并连接到栅电极G。
通过对硅衬底进行一定的前期处理(注入形成互为反版的两个注入区，且这两个注入区的掺杂类型相反)，以便在后续器件结构形成过程中，减少对衬底上结构层的处理步骤，同时实现对掺杂注入区的精度控制，提高成型器件的电性能及其准确性。
综上所述，本公开各实施例提供的用于半导体器件漂移区的制造方法，能在半导体器件上层结构形成前，实现稳定的互为反版的不同注入区的过程中，利用图案化掩膜版蚀刻一介质层形成开口区域，并在开口区域经第一次离子注入形成第一注入区；再去除该图案化掩膜版后在开口区域淀积形成另一介质层，使该另一介质层填充该开口区域；而后去除该开口区域外的前一介质层，再以该另一介质层为阻挡经第二次离子注入在第一注入区两侧形成第二注入区；最后蚀刻去除衬底表面的介质层，以此形成漂移区，使形成有该漂移区的衬底表面为平坦的平面，且两次注入离子的掺杂类型相反，由此一方面能减少光刻工艺步骤，节省制造成本，另一方面也能以淀积磨平的介质层代替现有技术中生长的场氧层做阻挡，使衬底表面平坦化，提高成型器件的电性能。
应当说明的是，在本公开的描述中，需要理解的是，术语“上”、“下”、“内”等指示方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的组件或元件必须具有特定的方位，以特定的方位构造和操作，因此不能理解为对本公开的限制。
此外，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
最后应说明的是：显然，上述实施例仅仅是为清楚地说明本公开所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本公开的保护范围之中。
Claims (8)
1.一种用于半导体器件的漂移区的制造方法，包括：
在衬底上依次沉积至少形成第一介质层和第二介质层；
利用图案化掩膜版蚀刻去除部分的所述第二介质层形成第一开口区域，并在该第一开口区域经第一次离子注入形成第一注入区；
去除所述图案化掩膜版后在所述第一开口区域淀积形成第三介质层；
蚀刻去除所述第一开口区域外的所述第二介质层，再以所述第三介质层为阻挡经第二次离子注入在所述第一注入区两侧形成第二注入区；
蚀刻去除所述第三介质层和所述第一介质层，以此在所述衬底上形成所述漂移区，
其中，形成有所述漂移区的所述衬底表面为平坦的平面，且两次注入离子的掺杂类型相反，
并且，在所述蚀刻去除所述第一开口区域外的所述第二介质层后，所述漂移区的制造方法还包括：
调控互为反版的两个注入区形成间隔，所述调控互为反版的两个注入区形成间隔包括：
在所述第三介质层的两侧形成第一侧墙，
并且，以所述第三介质层为阻挡经第二次离子注入在所述第一注入区两侧形成第二注入区包括：
以所述第三介质层和所述第一侧墙为阻挡经第二次离子注入在所述第一注入区两侧形成所述第二注入区，且形成的所述第二注入区与所述第一注入区之间的间隔为所述第一侧墙在所述第一注入区单侧的宽度。
2.根据权利要求1所述漂移区的制造方法，其中，所述第一次离子注入和所述第二次离子注入均为竖直或带角度方向上的离子注入。
3.根据权利要求1所述漂移区的制造方法，其中，所述在所述第一区域淀积形成第三介质层包括：
在所述衬底上淀积介质填充所述第一开口区域且侧面接触所述第二介质层，并生长延伸覆盖在所述第二介质层的表面；
将所述淀积介质做化学机械平坦化处理，使保留填充在所述第一开口区域的介质层上表面低于所述第二介质层上表面，或与所述第二介质层上表面持平且平滑连接，以此形成所述第三介质层。
4.根据权利要求1所述漂移区的制造方法，其中，所述第一介质层、第二介质层、或所述第三介质层的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种。
5.一种用于半导体器件的漂移区的制造方法，包括：
在衬底上依次沉积至少形成第一介质层和第二介质层；
利用图案化掩膜版蚀刻去除部分的所述第二介质层形成第一开口区域，在该第一开口区域经第一次离子注入形成第一注入区；
在所述第一开口区域利用所述图案化掩膜版作为阻挡，对所述第二介质层进行湿法刻蚀，形成第二开口区域；
去除所述图案化掩膜版后在所述第二开口区域淀积形成第三介质层，所述第三介质层的上表面低于所述第二介质层的上表面，或与所述第二介质层的上表面持平且平滑连接；
蚀刻去除所述第二开口区域外的所述第二介质层，再以所述第三介质层为阻挡经第二次离子注入在所述第一注入区两侧形成第二注入区；
蚀刻去除所述第三介质层和所述第一介质层，以此在所述衬底上形成所述漂移区，
其中，形成有所述漂移区的所述衬底表面为平坦的平面，且两次注入离子的掺杂类型相反，
并且，在蚀刻去除所述第二开口区域外的所述第二介质层后，所述漂移区的制造方法还包括：
调控互为反版的两个注入区形成间隔，在对所述第二介质层进行湿法刻蚀，形成第二开口区域中，所述调控互为反版的两个注入区形成间隔包括：
调节对所述第二介质层以所述第一注入区的中轴线向两侧横向进行湿法刻蚀的速率和时间，控制形成的所述第二开口区域与第一开口区域之间的间隔。
6.根据权利要求5所述漂移区的制造方法，其中，所述第一次离子注入和所述第二次离子注入均为竖直方向或带角度的离子注入。
7.根据权利要求5所述漂移区的制造方法，其中，在所述去除所述图案化掩膜版后在所述第二开口区域淀积形成第三介质层的步骤包括：
沿所述第二开口区域竖直向下蚀刻所述第一介质层至衬底表面；
在所述衬底表面淀积介质填充所述第二开口区域形成第三介质层，以及
对所述第三介质层表面进行化学机械平坦化处理。
8.根据权利要求5所述漂移区的制造方法，其中，所述第一介质层、第二介质层、第三介质层的介质材料为选自二氧化硅、氮氧化硅和氮化硅中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110094799.5A CN112928019B (zh) | 2021-01-25 | 2021-01-25 | 用于半导体器件的漂移区的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110094799.5A CN112928019B (zh) | 2021-01-25 | 2021-01-25 | 用于半导体器件的漂移区的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112928019A CN112928019A (zh) | 2021-06-08 |
| CN112928019B true CN112928019B (zh) | 2024-06-25 |
Family
ID=76165910
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110094799.5A Active CN112928019B (zh) | 2021-01-25 | 2021-01-25 | 用于半导体器件的漂移区的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112928019B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114551224B (zh) * | 2022-04-28 | 2022-08-02 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
| CN117577520B (zh) * | 2024-01-17 | 2024-05-03 | 粤芯半导体技术股份有限公司 | 图像传感器及其形成方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745713A (ja) * | 1993-07-29 | 1995-02-14 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
| CN109494191A (zh) * | 2018-11-19 | 2019-03-19 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525535A (en) * | 1995-07-26 | 1996-06-11 | United Microelectronics Corporation | Method for making doped well and field regions on semiconductor substrates for field effect transistors using liquid phase deposition of oxides |
| US6309975B1 (en) * | 1997-03-14 | 2001-10-30 | Micron Technology, Inc. | Methods of making implanted structures |
| EP1035566A3 (en) * | 1999-03-03 | 2000-10-04 | Infineon Technologies North America Corp. | Method for forming a buried doped layer with connecting portions within a semiconductive device |
| US6140193A (en) * | 1999-05-12 | 2000-10-31 | United Microelectronics Corp. | Method for forming a high-voltage semiconductor device with trench structure |
| JP2006190743A (ja) * | 2005-01-05 | 2006-07-20 | Seiko Epson Corp | 半導体装置の製造方法 |
| KR101088207B1 (ko) * | 2008-11-14 | 2011-11-30 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
| CN104167360B (zh) * | 2013-05-16 | 2017-05-31 | 无锡华润上华半导体有限公司 | 横向扩散金属氧化物半导体器件及其制造方法 |
| CN104681431A (zh) * | 2013-12-03 | 2015-06-03 | 江苏中科物联网科技创业投资有限公司 | 半导体器件制作方法 |
| CN106486350B (zh) * | 2015-08-26 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构的形成方法 |
| CN106653855A (zh) * | 2016-12-07 | 2017-05-10 | 杰华特微电子（杭州）有限公司 | 横向双扩散晶体管及其漂移区的制造方法 |
-
2021
- 2021-01-25 CN CN202110094799.5A patent/CN112928019B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745713A (ja) * | 1993-07-29 | 1995-02-14 | Kawasaki Steel Corp | 半導体装置の製造方法 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
| CN109494191A (zh) * | 2018-11-19 | 2019-03-19 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112928019A (zh) | 2021-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9466700B2 (en) | Semiconductor device and method of fabricating same | |
| US10263111B2 (en) | FinFET and method for manufacturing the same | |
| US20120018800A1 (en) | Trench Superjunction MOSFET with Thin EPI Process | |
| KR20080005608A (ko) | 트라이-게이트 디바이스 | |
| KR20100115768A (ko) | 핀 트랜지스터들을 포함하는 시스템들 및 디바이스들, 및 그의 사용, 제조 및 동작 방법 | |
| WO2006132284A1 (ja) | トレンチ型ｍｏｓｆｅｔ及びその製造方法 | |
| JP5784665B2 (ja) | 半導体装置の製造方法 | |
| US10164006B1 (en) | LDMOS FinFET structures with trench isolation in the drain extension | |
| US8748980B2 (en) | U-shape RESURF MOSFET devices and associated methods of manufacturing | |
| CN112928019B (zh) | 用于半导体器件的漂移区的制造方法 | |
| WO2011013364A1 (ja) | 半導体素子の製造方法 | |
| CN111048420A (zh) | 横向双扩散晶体管的制造方法 | |
| US20150295070A1 (en) | Finfet and method for manufacturing the same | |
| CN110957370B (zh) | 横向双扩散晶体管的制造方法 | |
| KR100684428B1 (ko) | 낮은 온저항을 갖는 고전압 트랜지스터 및 이의 제조 방법 | |
| US10290712B1 (en) | LDMOS finFET structures with shallow trench isolation inside the fin | |
| US20150340464A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN116913782A (zh) | 复合场板结构的ldmos器件制备方法 | |
| CN109585558B (zh) | 具有多个栅极结构的ldmos finfet结构 | |
| US20230093383A1 (en) | Super-junction device and manufacturing method thereof | |
| US20210090953A1 (en) | Self-Aligned Trench MOSFET Contacts Having Widths Less Than Minimum Lithography Limits | |
| KR101063567B1 (ko) | Ｍｏｓ 디바이스 및 그 제조방법 | |
| US9806150B2 (en) | High voltage device and method of fabricating the same | |
| US11688805B2 (en) | Integrated circuit structure and method for forming the same | |
| CN117316772A (zh) | Ldmos器件的制备方法以及ldmos器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant after: Jiehuate Microelectronics Co.,Ltd. Address before: Room 901-23, 9 / F, west 4 building, Xigang development center, 298 Zhenhua Road, Sandun Town, Xihu District, Hangzhou City, Zhejiang Province, 310030 Applicant before: JOULWATT TECHNOLOGY Inc.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant |