CN106952961A - Mos器件及其漂移区的制作方法 - Google Patents

Mos器件及其漂移区的制作方法 Download PDF

Info

Publication number
CN106952961A
CN106952961A CN201710290698.9A CN201710290698A CN106952961A CN 106952961 A CN106952961 A CN 106952961A CN 201710290698 A CN201710290698 A CN 201710290698A CN 106952961 A CN106952961 A CN 106952961A
Authority
CN
China
Prior art keywords
dielectric layer
layer
doped region
drift region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710290698.9A
Other languages
English (en)
Inventor
韩广涛
陆阳
周逊伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Joulwatt Technology Hangzhou Co Ltd
Original Assignee
Joulwatt Technology Hangzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joulwatt Technology Hangzhou Co Ltd filed Critical Joulwatt Technology Hangzhou Co Ltd
Priority to CN201710290698.9A priority Critical patent/CN106952961A/zh
Publication of CN106952961A publication Critical patent/CN106952961A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种MOS器件及其漂移区的制作方法，本发明中，利用了胶层和掩膜层的设计，利用涂覆在最后介质层上的胶层作为阻挡，先对第二介质层，或第二和第三介质层，进行各向异性刻蚀，打开漂移区的中间区域，进行第一次漂移区注入，再利用胶层或第三介质层作为阻挡，对第二介质层进行各向同性刻蚀，去除胶层或胶层和第三介质层，利用第二介质层作为阻挡，进行第二次漂移区注入。利用一次光刻和多次注入，既做出了LDMOS的体区，又实现了线性梯度漂移区，同时为了增强RESURF(降低表面电场)效果，也在靠近源端的漂移区下方，做有与漂移区掺杂类型相反的杂质，从而获得较高的击穿电压和较低的导通电阻，降低了LDMOS及其漂移区的制作成本。

Description

MOS器件及其漂移区的制作方法
技术领域
本发明涉及电子器件技术领域，具体涉及一种MOS器件及其漂移区的制作方法。
背景技术
横向双扩散晶体管(LDMOS)作为一种MOS器件，是一种短沟道的横向导电的MOSFET，通过两次扩散制作而成的器件。随着横向双扩散晶体管(LDMOS)在集成电路中的广泛应用，对于LDMOS的性能要求也越来越高。为了获得较高的关断击穿电压(off-BV)，经常会将漂移区(drift)做成线性梯度掺杂，为了进一步降低击穿电压，会在靠近源端的漂移区下方，做有与漂移区掺杂类型相反的杂质，以增强RESURF(reduce surface electricfield)效果。
如图1所示，为现有技术的NLDMOS，其线性梯度漂移区是通过四次光刻和注入实现。以上现有技术的工艺步骤如图2、3、4、5和6所示，先在硅表面淀积一层氧化层，然后分别通过四次光刻和四次注入形成。
在上述现有技术当中，由于漂移区的线性掺杂一般是通过四次，甚至多次光刻和注入实现的，因此增加了工艺流程和成本。
发明内容
为了提供一种满足较高关断击穿电压，且工艺流程少的MOS器件及其漂移区的制作方法，用以解决现有技术存在的工艺成本高的技术问题，以降低工艺成本。
本发明的技术解决方案是，提供一种以下步骤的MOS器件漂移区的制作方法，包括以下步骤：
在衬底表面依次至少淀积第一介质层和第二介质层，形成掩膜层；
通过涂覆胶层曝光打开漂移区的中间位置，利用胶层作为阻挡，对第二介质层进行各向异性刻蚀，并进行第一次漂移区的注入，形成第一掺杂区；
利用涂覆在最后介质层上的胶层作为阻挡，对第二介质层进行各向同性刻蚀；
去除胶层，利用第二介质层进行阻挡，再进行第二次漂移区的注入，形成第二掺杂区；
在衬底上进行氧化物生长，在没有第二介质层的区域会生长出氧化层，完成氧化层的生长后，则去掉剩余第二介质层；
利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区；
将生长出的氧化层和所述掩膜层去除；
其中，所述第一掺杂区和第二掺杂区的类型相同，二者共同组成线性梯度掺杂的漂移区，所述的第三掺杂区与所述第一掺杂区和第二掺杂区的类型相反。
可选的，在形成所述掩膜层或所述第一介质层之前，先进行一次普注，其注入的掺杂类型与所述第三掺杂区相同。
可选的，所述的普注的注入深度比所述第三掺杂区深，并在第二掺杂区和第三掺杂区的下方形成第四掺杂区。
可选的，所述的第一介质层为氧化层，所述第二介质层为氮化硅层。
可选的，所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述生长出的氧化层的厚度为300～10000埃。
本发明的另一技术解决方案是，提供一种以下步骤的MOS器件漂移区的制作方法，包括以下步骤：
在衬底表面依次至少淀积第一介质层、第二介质层和第三介质层，形成掩膜层；
通过涂覆胶层曝光打开漂移区的中间位置，利用胶层作为阻挡，对第二介质层和第三介质层进行各向异性刻蚀，并进行第一次漂移区的注入，形成第一掺杂区；
去掉胶层，并进行第一次退火；利用第三介质层的阻挡，对第二介质层进行各向同性刻蚀；
去除第三介质层，利用第二介质层进行阻挡，再进行第二次漂移区的注入，形成第二掺杂区；
在衬底上进行氧化物生长，在没有第二介质层的区域会生长出氧化层，完成氧化层的生长后，则去掉剩余第二介质层；
利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区；
将生长出的氧化层和所述掩膜层去除；
其中，所述第一掺杂区和第二掺杂区的类型相同，二者共同组成线性梯度掺杂的漂移区，所述的第三掺杂区与所述第一掺杂区和第二掺杂区的类型相反。
可选的，在形成所述掩膜层或所述第一介质层之前，先进行一次普注，其注入的掺杂类型与所述第三掺杂区相同。
可选的，所述的普注的注入深度比所述第三掺杂区深，并在第二掺杂区和第三掺杂区的下方形成第四掺杂区。
可选地，所述的第一介质层为氧化层，所述第二介质层为氮化硅层，所述的第三介质层也为氧化层。
可选地，所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述的第三介质层的厚度为50～3000埃，所述生长出的氧化层的厚度为300～10000埃。
本发明的又一技术解决方案是，提供一种以下步骤的MOS器件的制作方法，包括以上任意一种漂移区的制作方法。
本发明的又一技术解决方案是，提供一种MOS器件，其漂移区由以上任意一种制作方法制作而成。
采用本发明的方法，与现有技术相比，具有以下优点：本发明中，利用了胶层和掩膜层的设计，利用涂覆在最后介质层上的胶层作为阻挡，先对第二介质层，或第二和第三介质层，进行各向异性刻蚀，打开漂移区的中间区域，进行第一次漂移区注入，再利用胶层或第三介质层作为阻挡，对第二介质层进行各向同性刻蚀，去除胶层或胶层和第三介质层，利用第二介质层作为阻挡，进行第二次漂移区注入。利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区，据此制作出LDMOS的体区。利用一次光刻和多次注入，既做出了LDMOS的体区，又实现了线性梯度漂移区，同时为了增强RESURF(降低表面电场)效果，也在靠近源端的漂移区下方，做有与漂移区掺杂类型相反的杂质(通过在敷设掩膜层之前的普注实现)，从而获得较高的击穿电压和较低的导通电阻，降低了LDMOS及其漂移区的制作成本。
附图说明
图1为现有技术的N型横向双扩散晶体管的结构示意图；
图2为现有技术中在衬底上敷设氧化层的示意图；
图3为现有技术中第一次光刻和注入的示意图；
图4为现有技术中第二次光刻和注入的示意图；
图5为现有技术中第三次光刻和注入的示意图；
图6为现有技术中第四次光刻和注入的示意图；
图7为由本发明方法制成的N型横向双扩散晶体管的结构示意图；
图8为本发明进行普注时的示意图；
图9为本发明在衬底上敷设掩膜层的示意图；
图10为本发明第一次注入时的示意图；
图11为本发明对第二介质层进行各向同性刻蚀的示意图；
图12为本发明第二次注入时的示意图；
图13为本发明氧化物生长的状态示意图；
图14为本发明体区注入的示意图；
图15为本发明去掉氧化层和掩膜层的状态示意图；
图16为本发明利用胶层对第二介质层进行各向同性刻蚀的示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细描述，但本发明并不仅仅限于这些实施例。本发明涵盖任何在本发明的精神和范围上做的替代、修改、等效方法以及方案。
为了使公众对本发明有彻底的了解，在以下本发明优选实施例中详细说明了具体的细节，而对本领域技术人员来说没有这些细节的描述也可以完全理解本发明。
在下列段落中参照附图以举例方式更具体地描述本发明。需说明的是，附图均采用较为简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
参考图7所示，示意了本发明N型横向双扩散晶体管实施例的结构，由本发明相应的制作方法制成。本发明通过一次光刻和多次注入即可形成如图所示的线性梯度漂移区，主要利用掩膜层和步骤顺序的设计，并根据是否需要退火过程，分两个实施例实施。本附图仅仅列举了N型的情况，本领域普通技术人员可以根据本发明的教导，得到相应P型横向双扩散晶体管的详细制作方法。作为深P阱的Deep P Well用于降低表面电场，以增强RESURF(降低表面电场)效果，属于可选或优选的步骤。
在不需要退火过程的场合，将胶层Photoresist作为阻挡层予以利用，可以减少掩膜层的层数，并采用如下步骤实现：
在衬底P-sub(衬底为P型)表面依次至少淀积第一介质层和第二介质层，形成掩膜层；为了描述方便，仅以两层为例进行描述，第一介质层为氧化层，第二介质层为氮化硅层。同时，由于是至少两层设计，从方案实现来看，可以在第一介质层和第二介质层之间再设置其他介质层，或者在第一介质层的下方或第二介质层的上方设置其他介质层。
通过涂覆胶层曝光打开漂移区的中间位置，利用胶层作为阻挡，对第二介质层进行各向异性刻蚀，并进行第一次漂移区的注入，形成第一掺杂区；
利用涂覆在最后介质层上的胶层作为阻挡，对第二介质层进行各向同性刻蚀；在第二介质层位于最后一层的情况，则最后介质层为第二介质层。
去除胶层，利用第二介质层进行阻挡，再进行第二次漂移区的注入，形成第二掺杂区；根据器件的特性，本实施例中优选第一掺杂区的深度比第二掺杂区深。
在衬底上进行氧化物生长，在没有第二介质层的区域会生长出氧化层，完成氧化层的生长后，则去掉剩余第二介质层；
利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区；
将生长出的氧化层和所述掩膜层去除；
其中，所述第一掺杂区和第二掺杂区的类型相同，二者共同组成线性梯度掺杂的漂移区，所述的第三掺杂区与所述第一掺杂区和第二掺杂区的类型相反。若为N型LDMOS，第一掺杂区和第二掺杂区共同组成线性梯度掺杂的N型漂移区。同理，P型LDMOS则由二者组成线性梯度掺杂的P型漂移区。
在形成所述掩膜层或所述第一介质层之前，先进行一次普注(对整个衬底进行注入)，其注入的掺杂类型与所述第三掺杂区相同。从而获得增强降低表面电场的技术效果。所述的普注的注入深度比所述第三掺杂区深，并在第二掺杂区和第三掺杂区的下方形成第四掺杂区。
所述的第一介质层为氧化层，所述第二介质层为氮化硅层。所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述生长出的氧化层的厚度为300～10000埃。埃单位的全称为埃格斯特朗，1埃(A)等于0.1纳米。
在需要退火过程的场合，退火之前需要先去掉胶层，故采用至少三层介质层的掩膜层，其具体实现原理与上述方法一致，但实施的具体过程略有不同。本发明将在以下附图中，详细描述该场合下的LDMOS的制作方法，同样地以N型为例。
参考图8所示，示意了本发明实施例在敷设掩膜层前进行普注的状态。虽然，在敷设掩膜层前所进行普注属于可选步骤，但因其顺序在先，故先进行描述。普注是为了在衬底形成深P阱Deep PWell，用于降低表面电场，有助于提高击穿电压。
参考图9所示，示意了本发明实施例在衬底敷设掩膜层的状态。所述的掩膜层包括三层结构，第一介质层、第二介质层和第三介质层。如图所示，第一介质层为位于衬底P-sub表面的氧化层oxide，第二介质层Nitride为氮化硅层，位于第一介质层oxide的上面，第三介质层也为氧化层oxide位于第二介质层Nitride的上面。所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述的第三介质层的厚度为50～3000埃。
除了如图9的掩膜层结构，还可以对各层进行替换，在各层之间还可以设置其他介质层。
参考图10所示，示意了本发明实施例第一次注入时的状态。在第三介质层oxide上设置曝光胶层Photoresist，打开N型漂移区的中间位置，利用胶层作为阻挡，对第二介质层和第三介质层进行各向异性刻蚀，并进行第一次漂移区的注入，在N Well1(N阱)处形成第一掺杂区。
参考图11所示，示意了本发明实施例对第二介质层进行各向同性刻蚀的状态。在完成如图10所示的第一次注入后，然后去掉胶层，并进行第一次退火。利用作为第三介质层的氧化层阻挡，对作为第二介质层的氮化硅层进行各向同性刻蚀。以形成供第二次注入的区域，便于下一步第二次漂移区的注入。
参考图12所示，示意了本发明实施例第二次注入时的状态。在完成如图11所示的对第二介质层的各向同性刻蚀后，去除第三介质层，利用第二介质层进行阻挡，并进行第二次漂移区注入，在N Well2(N阱)处形成第二掺杂区。所述第一掺杂区和第二掺杂区的类型相同，所述的第一掺杂区和第二掺杂区共同组成线性梯度掺杂的N型漂移区。同理，P型LDMOS则由二者组成线性梯度掺杂的P型漂移区。
参考图13所示，示意了本发明实施例氧化物生长时的状态。在衬底上进行长时间的氧化物生长，在没有第二介质层的区域会生长出氧化层，以氮化硅作为第二介质层为例，即有氮化硅的地方不会长出氧化层，而没有氮化硅的地方会长出很厚的氧化层，优选的氧化层厚度为300A～10000A。
参考图14所示，示意了本发明实施例体区注入时的状态。去掉第一介质层后，如图14所示进行体区注入，形成P阱P Well，中间的N Well区域有较厚的氧化层，可以阻挡PWell注入的硼B进入，从而只在其他区域形成P Well，从而做出了LDMOS的体区。最后将表面生长出的氧化层以及掩膜层全部刻除，并通过常规的栅极，及源漏制作过程，得到如图15所示的LDMOS，即通过一次光刻以及四次注入，分别形成了NLDMOS的体区P Well，以及线性梯度掺杂漂移区N Well1和N Well2，同时在靠近源端的N Well2下方，还有可以增强RESURF效果的深P阱Deep PWell。
参考图16所示，示意了本发明实施例利用胶层对第二介质层进行各向同性刻蚀的状态。这个状态是在不进行退火的工艺下实现的。即利用胶层Photoresist作为阻挡，省却了第三介质层，对作为第二介质层的氮化硅层进行各向同性刻蚀。以形成供第二次注入的区域，便于下一步第二次漂移区的注入，与图11的原理相似。
对本发明所提到的“衬底”为广义的概念，可以是普通的半导体材料衬底，也可以认为是在半导体材料衬底上所形成的相应类型的深阱。注入时，对于待注入的区域可以去掉掩膜层，也可以去掉掩膜层中的其他层而保留第一介质层，第一介质层可以在注入时起到保护衬底的作用。
本发明当中，所述的漂移区有场氧(locos)、小场氧(mini-locos)或浅沟槽隔离结构(STI)。
虽然以上将实施例分开说明和阐述，但涉及部分共通之技术，在本领域普通技术人员看来，可以在实施例之间进行替换和整合，涉及其中一个实施例未明确记载的内容，则可参考有记载的另一个实施例。
以上所述的实施方式，并不构成对该技术方案保护范围的限定。任何在上述实施方式的精神和原则之内所作的修改、等同替换和改进等，均应包含在该技术方案的保护范围之内。

Claims (12)

1.一种MOS器件漂移区的制作方法，包括以下步骤：
在衬底表面依次至少淀积第一介质层和第二介质层，形成掩膜层；
通过涂覆胶层曝光打开漂移区的中间位置，利用胶层作为阻挡，对第二介质层进行各向异性刻蚀，并进行第一次漂移区的注入，形成第一掺杂区；
利用涂覆在最后介质层上的胶层作为阻挡，对第二介质层进行各向同性刻蚀；
去除胶层，利用第二介质层进行阻挡，再进行第二次漂移区的注入，形成第二掺杂区；
在衬底上进行氧化物生长，在没有第二介质层的区域会生长出氧化层，完成氧化层的生长后，则去掉剩余第二介质层；
利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区；
将生长出的氧化层和所述掩膜层去除；
其中，所述第一掺杂区和第二掺杂区的类型相同，二者共同组成线性梯度掺杂的漂移区，所述的第三掺杂区与所述第一掺杂区和第二掺杂区的类型相反。
2.根据权利要求1所述的MOS器件漂移区的制作方法，其特征在于：在形成所述掩膜层或所述第一介质层之前，先进行一次普注，其注入的掺杂类型与所述第三掺杂区相同。
3.根据权利要求2所述的MOS器件漂移区的制作方法，其特征在于：所述的普注的注入深度比所述第三掺杂区深，并在第二掺杂区和第三掺杂区的下方形成第四掺杂区。
4.根据权利要求1或2所述的MOS器件漂移区的制作方法，其特征在于：所述的第一介质层为氧化层，所述第二介质层为氮化硅层。
5.根据权利要求4所述的MOS器件漂移区的制作方法，其特征在于：所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述生长出的氧化层的厚度为300～10000埃。
6.一种MOS器件漂移区的制作方法，包括以下步骤：
在衬底表面依次至少淀积第一介质层、第二介质层和第三介质层，形成掩膜层；
通过涂覆胶层曝光打开漂移区的中间位置，利用胶层作为阻挡，对第二介质层和第三介质层进行各向异性刻蚀，并进行第一次漂移区的注入，形成第一掺杂区；
去掉胶层，并进行第一次退火；利用第三介质层的阻挡，对第二介质层进行各向同性刻蚀；
去除第三介质层，利用第二介质层进行阻挡，再进行第二次漂移区的注入，形成第二掺杂区；
在衬底上进行氧化物生长，在没有第二介质层的区域会生长出氧化层，完成氧化层的生长后，则去掉剩余第二介质层；
利用生长出的氧化层之阻挡，进行第三次注入，形成第三掺杂区；
将生长出的氧化层和所述掩膜层去除；
其中，所述第一掺杂区和第二掺杂区的类型相同，二者共同组成线性梯度掺杂的漂移区，所述的第三掺杂区与所述第一掺杂区和第二掺杂区的类型相反。
7.根据权利要求6所述的MOS器件漂移区的制作方法，其特征在于：在形成所述掩膜层或所述第一介质层之前，先进行一次普注，其注入的掺杂类型与所述第三掺杂区相同。
8.根据权利要求7所述的MOS器件漂移区的制作方法，其特征在于：所述的普注的注入深度比所述第三掺杂区深，并在第二掺杂区和第三掺杂区的下方形成第四掺杂区。
9.根据权利要求6或7所述的MOS器件漂移区的制作方法，其特征在于：所述的第一介质层为氧化层，所述第二介质层为氮化硅层，所述的第三介质层也为氧化层。
10.根据权利要求6所述的MOS器件漂移区的制作方法，其特征在于：所述的第一介质层的厚度为50～1000埃，所述的第二介质层的厚度为50～3000埃，所述的第三介质层的厚度为50～3000埃，所述生长出的氧化层的厚度为300～10000埃。
11.一种MOS器件的制作方法，其特征在于：其漂移区由以上权利要求1-10的任意一种制作方法制作而成。
12.一种MOS器件，其特征在于：其漂移区由以上权利要求1-10的任意一种制作方法制作而成。
CN201710290698.9A 2017-04-28 2017-04-28 Mos器件及其漂移区的制作方法 Pending CN106952961A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710290698.9A CN106952961A (zh) 2017-04-28 2017-04-28 Mos器件及其漂移区的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710290698.9A CN106952961A (zh) 2017-04-28 2017-04-28 Mos器件及其漂移区的制作方法

Publications (1)

Publication Number Publication Date
CN106952961A true CN106952961A (zh) 2017-07-14

Family

ID=59476996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710290698.9A Pending CN106952961A (zh) 2017-04-28 2017-04-28 Mos器件及其漂移区的制作方法

Country Status (1)

Country Link
CN (1) CN106952961A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511529A (zh) * 2018-06-08 2018-09-07 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
CN112117332A (zh) * 2020-11-02 2020-12-22 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112928019A (zh) * 2021-01-25 2021-06-08 杰华特微电子（杭州）有限公司 用于半导体器件的漂移区的制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265775A (zh) * 1997-07-31 2000-09-06 西门子公司 以高精度、良好均匀性和可重复性制造半导体结构的方法
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
US20140199832A1 (en) * 2013-01-15 2014-07-17 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1265775A (zh) * 1997-07-31 2000-09-06 西门子公司 以高精度、良好均匀性和可重复性制造半导体结构的方法
US6521923B1 (en) * 2002-05-25 2003-02-18 Sirenza Microdevices, Inc. Microwave field effect transistor structure on silicon carbide substrate
US20140199832A1 (en) * 2013-01-15 2014-07-17 International Business Machines Corporation Titanium oxynitride hard mask for lithographic patterning

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511529A (zh) * 2018-06-08 2018-09-07 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
CN108511529B (zh) * 2018-06-08 2021-06-04 上海华虹宏力半导体制造有限公司 Nldmos器件和ldmos功率器件的制造方法
CN112117332A (zh) * 2020-11-02 2020-12-22 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112117332B (zh) * 2020-11-02 2023-08-22 上海华虹宏力半导体制造有限公司 Ldmos器件及工艺方法
CN112928019A (zh) * 2021-01-25 2021-06-08 杰华特微电子（杭州）有限公司 用于半导体器件的漂移区的制造方法
CN112928019B (zh) * 2021-01-25 2024-06-25 杰华特微电子股份有限公司 用于半导体器件的漂移区的制造方法

Similar Documents

Publication Publication Date Title
CN103545176B (zh) 用于将碳导入半导体结构的方法及由此形成的结构
CN101467265A (zh) 自对准栅极结型场效应晶体管结构和方法
CN101467261B (zh) 用于小线宽和下降的线宽的jfet的可扩展工艺和结构
US5571738A (en) Method of making poly LDD self-aligned channel transistors
CN100444336C (zh) 一种p型mosfet的结构及其制作方法
US9306013B2 (en) Method of forming a gate shield in an ED-CMOS transistor and a base of a bipolar transistor using BICMOS technologies
CN101937874B (zh) 产生不对称场效应晶体管的方法
US7816744B2 (en) Gate electrodes of HVMOS devices having non-uniform doping concentrations
CN104992977B (zh) Nldmos器件及其制造方法
US8115271B2 (en) Reducing device performance drift caused by large spacings between active regions
DE102012100767A1 (de) Drain-erweiterte Feldeffekttransistoren und Verfahren zu deren Herstellung
CN103426738A (zh) 具有边缘端部结构的沟槽半导体器件及其制造方法
CN101203960A (zh) 具有高击穿电压的半导体器件及其制造方法
DE102013022484B3 (de) Metalloxidhalbleitereinrichtungen
US8502326B2 (en) Gate dielectric formation for high-voltage MOS devices
CN103811549A (zh) 横向mosfet
CN106206320B (zh) Ldmos的制造方法
CN106952961A (zh) Mos器件及其漂移区的制作方法
CN109256419A (zh) 利用埋置绝缘层作为栅极介电质的高压晶体管
TWI426564B (zh) 特別適合類比應用之具有場效電晶體的半導體架構之構造與製造
CN102194827A (zh) 一种基于高介电常数材料的抗辐照soi器件及制备方法
CN107425046A (zh) 一种ldmos器件及其制作方法
CN102543738A (zh) 高压ldmos器件及其制造方法
CN102412126A (zh) 超高压ldmos的工艺制作方法
CN106653855A (zh) 横向双扩散晶体管及其漂移区的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170714

WD01 Invention patent application deemed withdrawn after publication