CN108511529B - Nldmos器件和ldmos功率器件的制造方法 - Google Patents
Nldmos器件和ldmos功率器件的制造方法 Download PDFInfo
- Publication number
- CN108511529B CN108511529B CN201810588308.0A CN201810588308A CN108511529B CN 108511529 B CN108511529 B CN 108511529B CN 201810588308 A CN201810588308 A CN 201810588308A CN 108511529 B CN108511529 B CN 108511529B
- Authority
- CN
- China
- Prior art keywords
- type
- drift region
- drain drift
- type drain
- epitaxial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 61
- 238000002955 isolation Methods 0.000 claims abstract description 74
- 238000001259 photo etching Methods 0.000 claims abstract description 68
- 230000005669 field effect Effects 0.000 claims abstract description 46
- 238000005468 ion implantation Methods 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 abstract description 17
- 239000000126 substance Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种全隔离型的NLDMOS器件和LDMOS功率器件的制造方法，该方法包括对介质层进行光刻去掉多余的介质层形成场效应氧化层，形成P型阱区和N型阱区，形成N型漏极漂移区和P型漏极漂移区，形成位于N型漏极漂移区下方的P型隔离结构，形成位于P型漏极漂移区下方的P型隔离结构，位于N型漏极漂移区下方的P型隔离结构的掺杂浓度大于位于P型漏极漂移区下方的P型隔离结构的掺杂浓度，在场效应氧化层之上形成栅极结构。本发明简化了具有表面场效应氧化层结构的半导体器件的制造工艺流程。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种全隔离型的NLDMOS器件的制造方法和全隔离型的LDMOS功率器件的制造方法。
背景技术
横向扩散金属氧化物半导体(Laterally Diffused Metal OxideSemiconductor，LDMOS)器件，导通电阻是其中一个重要的指标，其影响了LDMOS器件的性能。在LDMOS功率器件，为了提高LDMOS器件的性能，通常在LDMOS器件的NLDMOS器件区设置表面场氧化层代替嵌入式场氧化层，在PLDMOS器件区仍然采用嵌入式场氧化层，其中NLDMOS是指N型LDMOS，PLDMOS是指P型LDMOS。请参考图1，现有的NLDMOS器件包括形成在衬底(未图示)上的N型埋层NBL和P型埋层PBL，形成在NBL和PBL之上的外延层EPI，分别形成在EPI内的多个P型漏极漂移区Pdrift和多个N型漏极漂移区Ndrift，以及分别形成在Pdrift和Ndrift之内的P型阱区Pwell和Nwell，重掺杂的P型和N型离子注入区P+和N+，形成在EPI表面上的场效应氧化层GO，形成在GO之上的栅极结构，位于栅极结构两侧的Pdrift、Ndrift和Pdrift与NBL之间形成有P型隔离结构PB，位于PB两侧的Ndrift与NBL接触，位于NBL之上的Ndrift与相邻的Pdrift之间设置有浅沟槽隔离结构STI。其中，全隔离型LDMOS，是指N型漏极漂移区Ndrift和NBL需要承受电压，因此需要形成P型隔离结构。有些LDMOS是不需要这个Ptype的，NGRD和NBL之间无明确的电压要求。
现有技术中的全隔离型的NLDMOS器件的制造方法如下：
步骤01，提供衬底；
步骤02，在衬底上形成N型埋层和P型埋层；
步骤03，在N型埋层和P型埋层之上形成外延层；
步骤04，对外延层进行光刻，并在光刻形成的凹槽内填充介质进行蚀刻，以及对填充后的介质进行化学机械研磨，使介质平坦化后形成浅沟槽隔离结构；
步骤05，在位于N型埋层之上的外延层的表面进行介质层沉积；
步骤06，采用PGRD光罩对介质层进行光刻去掉多余的介质层形成场效应氧化层，对显露的外延层进行离子注入形成P型漏极漂移区；
步骤07，采用NGRD光罩对介质层进行光刻，使场效应氧化层分割成两部分，以及对外延层进行离子注入形成N型漏极漂移区；
步骤08，通过P型漏极漂移区和N型漏极漂移区向下进行光刻和离子注入形成与N型埋层之间的P型隔离结构；
步骤09，在N型漏极漂移区内进行光刻和离子注入形成N型阱区；
步骤10，在P型漏极漂移区内进行光刻和离子注入形成P型阱区；
步骤11，在场效应氧化层之上形成栅极结构；
步骤12，形成重掺杂的P型离子注入区和N型离子注入区。
该全隔离型的NLDMOS器件制造方法，其是以PGRD光罩定义场效应氧化层的，即通过PGRD光罩对沉积的介质层进行光刻去掉非多余的介质层，形成位于外延层表面之上的场效应氧化层，在采用PGRD光罩形成P型漏极漂移区、P型阱区和N型阱区的工艺制程中均需要蚀刻的步骤，其制程工艺流程复杂。该方法中PGRD光罩是为了PLDMOS的漏极漂移区的离子注入，所以用了PGRD光罩来定义场效应氧化层，PLDMOS只能使用传统的STI来做场效应氧化层，这样的后果就是导通电阻无法降低。
发明内容
本发明所要解决的技术问题是，提供了一种全隔离型的NLDMOS器件的制造方法和全隔离型的LDMOS功率器件的制造方法，以简化具有表面场效应氧化层结构的半导体器件的制造工艺流程。
为了解决上述技术问题，本发明提供一种全隔离型的NLDMOS器件的制造方法，包括以下步骤：
提供衬底；
在衬底之上形成N型埋层和P型埋层；
在N型埋层和P型埋层之上形成外延层；
对外延层进行光刻、蚀刻和化学机械研磨形成浅沟槽隔离结构；
在位于N型埋层之上的外延层的表面进行介质层沉积；
采用同一掩模板对介质层进行光刻去掉多余的介质层形成场效应氧化层，以及对外延层进行光刻和离子注入形成P型阱区和N型阱区；
采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区；
通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构，位于N型漏极漂移区下方的P型隔离结构的掺杂浓度大于位于P型漏极漂移区下方的P型隔离结构的掺杂浓度；
在场效应氧化层之上形成栅极结构。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成P型阱区和N型阱区的步骤顺序包括：
首先，对外延层进行光刻和离子注入形成P型阱区；
其次，对外延层进行光刻和离子注入形成N型阱区；
形成所述P型阱区和N型阱区的离子注入的离子源不同。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成P型阱区和N型阱区的步骤顺序包括：
首先，对外延层进行光刻和离子注入形成N型阱区；
其次，对外延层进行光刻和离子注入形成P型阱区；
形成所述P型阱区和N型阱区的离子注入的离子源不同。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成N型漏极漂移区和形成P型漏极漂移区的步骤顺序包括：
首先，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区；
其次，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成N型漏极漂移区和形成P型漏极漂移区的步骤顺序包括：
首先，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区；
其次，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成位于N型漏极漂移区下方的P型隔离结构和形成位于P型漂移区下方P型隔离结构的步骤顺序包括：
首先，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构；
其次，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述形成位于N型漏极漂移区下方的P型隔离结构和形成位于P型漏极漂移区下方的P型隔离结构的步骤顺序包括：
首先，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构；
其次，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述场效应氧化层为复合结构，包括形成于衬底之上的氧化物和氮化物。
进一步的，本发明提供的全隔离型的NLDMOS器件的制造方法，所述氧化物为二氧化硅，所述氮化物为氮化硅。
与现有技术相比，本发明提供的全隔离型的NLDMOS器件的制造方法，其是先对介质层进行光刻形成均效应氧化层，其次对外延层进行离子注入形成P型阱区和N型阱区，然后形成P型漏极漂移区和N型漏极漂移区，最后形成与N型埋层之间的P型隔离结构。也就是说，本发明是采用一块掩模板去掉多余的介质层来定义场效应氧化层的，相对于传统的P型阱区和N型阱区来说，仅改变了其形成步骤的先后顺序，以在P型漏极漂移区和N型漏极漂移区的形成步骤中节省了PRGD或NRGD光罩对外延层的蚀刻步骤，简化了半导体器件的工艺制造流程，从而提高了具有表面场效应氧化层结构的半导体器件性能，提高了半导体器件制造的生产效率。
为了解决上述技术问题，本发明还提供一种LDMOS功率器件的制造方法，包括以下步骤；
采用上述的NLDMOS器件的制造方法在NLDMOS器件区的外延层的表面形成NLDMOS器件的场效应氧化层；
采用与上述的NLDMOS器件的制造方法相反工艺的PLDMOS器件的制造方法在PLDMOS器件区的外延层的表面形成PLDMOS器件的场效应氧化层。
与现有技术相比，本发明提供的全隔离型的LDMOS功率器件的制造方法，通过全隔离型的NLDMOS器件的制造方法形成具有表面场效应氧化层结构的NLDMOS器件，通过与上述全隔离型的NLDMOS器件的制造方法相反工艺形成具有表面场效应氧化层结构的PLDMOS器件。也就是说，本发明能够在PLDMOS器件和NLDMOS器件中均形成有表面场效应氧化层结构，相对于传统的PLDMOS器件为沟槽嵌入式的场效应氧化层来说，降低了PLDMOS器件的导通电阻，从而能够形成导通电阻较低的半导体器件，提高半导体器件的性能。相对于LDMOS功率器件来说，本发明不仅简化了半导体器件的制造工艺流程，而且还能够制造出同时具有表面场效应氧化层结构的PLDMOS器件和NLDMOS器件的半导体器件。
附图说明
图1是NLDMOS器件的剖面结构示意图；
图2是本发明一实施例的NLDMOS器件的结构示意图；
图3是本发明一实施例的NLDMOS器件的工艺流程图。
具体实施方式
下面结合附图对本发明作详细描述：
请参考图2和图3，本发明实施例提供一种NLDMOS器件的制造方法，包括以下步骤：
步骤110，提供衬底(未图示)。其中衬底为P型硅衬底，也可以其它替代材料。
步骤120，在衬底之上形成N型埋层NBL和P型埋层PBL。
步骤130，在N型埋层NBL和P型埋层PBL之上形成外延层EPI。
步骤140，对外延层EPI进行光刻、蚀刻和化学机械研磨形成浅沟槽隔离结构STI；其中对外延层EPI光刻后形成凹槽，在凹槽内填充介质进行蚀刻，之后对填充介质采用化学机械研磨CMP进行平坦化介质从而形成浅沟槽隔离结构STI。
步骤150，在位于N型埋层NBL之上的外延层EPI的表面进行介质层沉积；
步骤160，采用同一掩模板对介质层进行光刻去掉多余的介质层形成场效应氧化层GO，以及对外延层EPI进行光刻和离子注入分别形成P型阱区Pwell和N型阱区Nwell。其中，去掉多余的介质层形成场效应氧化层GO中保留的介质层包括覆盖P型漏极漂移区中的部分介质层和保留N型漏极漂移区中的部分介质层，其余部分为去掉区域。其中N型漏极漂移区上方的部分介质层去掉后，场效应氧化层GO被分割为对称的镜像结构。
本步骤160中，形成P型阱区和N型阱区的步骤顺序包括：
首先，对外延层进行光刻和离子注入形成P型阱区；
其次，对外延层进行光刻和离子注入形成N型阱区。
本步骤160中，形成P型阱区和N型阱区的步骤也可以采用以下步骤顺序：
首先，对外延层进行光刻和离子注入形成N型阱区；
其次，对外延层进行光刻和离子注入形成P型阱区。
并且形成所述P型阱区和N型阱区的离子注入的离子源不同。
步骤170，采用NGRD光罩对外延层EPI进行光刻和离子注入形成N型漏极漂移区Ndrift，采用PGRD光罩对外延层EPI进行光刻和离子注入形成P型漏极漂移区Pdrift。
本步骤170中形成N型漏极漂移区Ndrift和P型漏极漂移区Pdrift的步骤顺序包括：
首先，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区；
其次，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区。
本步骤170中形成N型漏极漂移区Ndrift和P型漏极漂移区Pdrift的步骤也可以采用以下步骤顺序：
首先，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区；
其次，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区。
步骤180，通过N型漏极漂移区Ndrift继续对外延层EPI进行光刻和离子注入在N型漏极漂移区Ndrift与N型埋层NBL之间形成位于N型漏极漂移区Ndrift下方的P型隔离结构，通过P型漏极漂移区Pdrift继续对外延层EPI进行光刻和离子注入在P型漏极漂移区Pdrift与N型埋层NBL之间形成位于P型漂移区Pdrift下方的P型隔离结构，位于N型漏极漂移区Ndrift下方的P型隔离结构的掺杂浓度大于位于P型漏极漂移区Pdrift下方的P型隔离结构的掺杂浓度。请参考图2，本发明实施例形成的PB，位于Ndrift下方PB离子掺杂浓度大于位于Pdrift下方的PB的离子掺杂浓度，并且位于N型漏极漂移区Ndrift下方的P型隔离结构和位于P型漏极漂移区Pdrift下方的P型隔离结构为同一层，仅为掺杂浓度的差别。
本步骤180中，形成位于N型漏极漂移区Ndrift下方的P型隔离结构和形成位于P型漂移区Pdrift下方的P型隔离结构的步骤顺序包括：
首先，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构；
其次，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构。
本步骤180中，形成位于N型漏极漂移区Ndrift下方的P型隔离结构和形成位于P型漂移区Pdrift下方的P型隔离结构的步骤也可以采用以下步骤顺序：
首先，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构；
其次，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构。
步骤190，在场效应氧化层GO之上形成栅极结构Gate。
本发明实施例中全隔离型LDMOS，是指N型漏极漂移区Ndrift和NBL需要承受电压，因此需要形成P型隔离结构。
本发明提供的全隔离型的NLDMOS器件的制造方法，其是先对介质层进行光刻形成均效应氧化层，然后对外延层进行离子注入形成P型阱区、N型阱区、P型漏极漂移区和N型漏极漂移区，最后形成与N型埋层之间的P型隔离结构。也就是说，本发明是采用一块掩模板去掉多余的介质层来定义场效应氧化层的，相对于传统的P型阱区和N型阱区来说，仅改变了其形成步骤的先后顺序，以在P型漏极漂移区和N型漏极漂移区的形成步骤中节省了PRGD或NRGD光罩对外延层的蚀刻步骤，简化了半导体器件的工艺制造流程，从而提高了具有表面场效应氧化层结构的半导体器件性能，提高了半导体器件制造的生产效率。最主要的是，本发明适用于表面场效应氧化层结构的形成。
本发明实施例在形成栅极结构Gate之后，还可以包括形成重掺杂的P型离子注入区和N型离子注入区形成源漏区，以及引出电极的步骤。
为了形成较好的场效应氧化层GO结构，本发明实施例提供的全隔离型的NLDMOS器件的制造方法，所述场效应氧化层GO为复合结构，包括形成于衬底之上的氧化物和氮化物。其中氧化物为二氧化硅，氮化物为氮化硅。
根据本发明的理念，可以采用与上述的全隔离型的NLDMOS器件的制造方法相反工艺制造PLDMOS器件，即先形成漂移区和阱区，然后形成与埋层之间的隔离结构。其中离子注入工艺的离子源的类型与NLDMOS器件相反。
本发明实施例还提供一种全隔离型的LDMOS功率器件的制造方法，包括以下步骤；
采用如上述的全隔离型的NLDMOS器件的制造方法在NLDMOS器件区的外延层EPI的表面形成NLDMOS器件的场效应氧化层GO；
采用与上述的全隔离型的NLDMOS器件的制造方法相反工艺的PLDMOS器件的制造方法在PLDMOS器件区的外延层EPI的表面形成PLDMOS器件的场效应氧化层GO。
本发明实施例提供的全隔离型的LDMOS功率器件的制造方法，通过全隔离型的NLDMOS器件的制造方法形成具有表面场效应氧化层结构的NLDMOS器件，通过与上述全隔离型的NLDMOS器件的制造方法相反工艺形成具有表面场效应氧化层结构的PLDMOS器件。也就是说，本发明能够在PLDMOS器件和NLDMOS器件中均形成有表面场效应氧化层结构，相对于传统的PLDMOS器件为沟槽嵌入式的场效应氧化层来说，降低了PLDMOS器件的导通电阻，从而能够形成导通电阻较低的半导体器件，提高半导体器件的性能。相对于LDMOS功率器件来说，本发明不仅简化了半导体器件的制造工艺流程，而且还能够制造出同时具有表面场效应氧化层结构的PLDMOS器件和NLDMOS器件的半导体器件。
本发明不限于上述具体实施方式，凡在本发明的保护范围之内所作出的各种变化和润饰，均在本发明的保护范围之内。
Claims (10)
1.一种全隔离型的NLDMOS器件的制造方法，其特征在于，包括以下步骤：
提供衬底；
在衬底之上形成N型埋层和P型埋层；
在N型埋层和P型埋层之上形成外延层；
对外延层进行光刻、蚀刻和化学机械研磨形成浅沟槽隔离结构；
在位于N型埋层之上的外延层的表面进行介质层沉积；
采用同一掩模板对介质层进行光刻去掉多余的介质层形成场效应氧化层，以及对外延层进行光刻和离子注入形成P型阱区和N型阱区；
采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区；
通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构，位于N型漏极漂移区下方的P型隔离结构的掺杂浓度大于位于P型漏极漂移区下方的P型隔离结构的掺杂浓度；
在场效应氧化层之上形成栅极结构。
2.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成P型阱区和N型阱区的步骤顺序包括：
首先，对外延层进行光刻和离子注入形成P型阱区；
其次，对外延层进行光刻和离子注入形成N型阱区；
形成所述P型阱区和N型阱区的离子注入的离子源不同。
3.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成P型阱区和N型阱区的步骤顺序包括：
首先，对外延层进行光刻和离子注入形成N型阱区；
其次，对外延层进行光刻和离子注入形成P型阱区；
形成所述P型阱区和N型阱区的离子注入的离子源不同。
4.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成N型漏极漂移区和形成P型漏极漂移区的步骤顺序包括：
首先，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区；
其次，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区。
5.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成N型漏极漂移区和形成P型漏极漂移区的步骤顺序包括：
首先，采用PGRD光罩通过P型阱区继续对外延层进行光刻和离子注入形成P型漏极漂移区；
其次，采用NGRD光罩通过N型阱区继续对外延层进行光刻和离子注入形成N型漏极漂移区。
6.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成位于N型漏极漂移区下方的P型隔离结构和形成位于P型漏极漂移区下方的P型隔离结构的步骤顺序包括：
首先，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构；
其次，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构。
7.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述形成位于N型漏极漂移区下方的P型隔离结构和形成位于P型漏极漂移区下方的P型隔离结构的步骤顺序包括：
首先，通过P型漏极漂移区继续对外延层进行光刻和离子注入在P型漏极漂移区与N型埋层之间形成位于P型漏极漂移区下方的P型隔离结构；
其次，通过N型漏极漂移区继续对外延层进行光刻和离子注入在N型漏极漂移区与N型埋层之间形成位于N型漏极漂移区下方的P型隔离结构。
8.如权利要求1所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述场效应氧化层为复合结构，包括形成于衬底之上的氧化物和氮化物。
9.如权利要求8所述的全隔离型的NLDMOS器件的制造方法，其特征在于，所述氧化物为二氧化硅，所述氮化物为氮化硅。
10.一种全隔离型的LDMOS功率器件的制造方法，其特征在于，包括以下步骤；
采用如权利要求1-9中任一项所述的全隔离型的NLDMOS器件的制造方法在NLDMOS器件区的外延层的表面形成NLDMOS器件的场效应氧化层；
采用PLDMOS器件的制造方法在PLDMOS器件区的外延层的表面形成PLDMOS器件的场效应氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810588308.0A CN108511529B (zh) | 2018-06-08 | 2018-06-08 | Nldmos器件和ldmos功率器件的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810588308.0A CN108511529B (zh) | 2018-06-08 | 2018-06-08 | Nldmos器件和ldmos功率器件的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108511529A CN108511529A (zh) | 2018-09-07 |
| CN108511529B true CN108511529B (zh) | 2021-06-04 |
Family
ID=63403071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810588308.0A Active CN108511529B (zh) | 2018-06-08 | 2018-06-08 | Nldmos器件和ldmos功率器件的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108511529B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104465779A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 漏端隔离的高压ldmos的结构及制作方法 |
| CN104766885A (zh) * | 2014-01-08 | 2015-07-08 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
| CN105226058A (zh) * | 2014-06-30 | 2016-01-06 | 万国半导体股份有限公司 | 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004247400A (ja) * | 2003-02-12 | 2004-09-02 | Renesas Technology Corp | 半導体装置 |
| US9559097B2 (en) * | 2014-10-06 | 2017-01-31 | Nxp Usa, Inc. | Semiconductor device with non-isolated power transistor with integrated diode protection |
-
2018
- 2018-06-08 CN CN201810588308.0A patent/CN108511529B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104766885A (zh) * | 2014-01-08 | 2015-07-08 | 无锡华润上华科技有限公司 | 一种对称隔离ldmos器件及其制造方法 |
| CN105226058A (zh) * | 2014-06-30 | 2016-01-06 | 万国半导体股份有限公司 | 利用深扩散区在单片功率集成电路中制备jfet和ldmos晶体管 |
| CN104465779A (zh) * | 2014-12-24 | 2015-03-25 | 上海华虹宏力半导体制造有限公司 | 漏端隔离的高压ldmos的结构及制作方法 |
| CN106952961A (zh) * | 2017-04-28 | 2017-07-14 | 杰华特微电子（杭州）有限公司 | Mos器件及其漂移区的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108511529A (zh) | 2018-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7981783B2 (en) | Semiconductor device and method for fabricating the same | |
| US8399921B2 (en) | Metal oxide semiconductor (MOS) structure and manufacturing method thereof | |
| US7423319B2 (en) | LDPMOS structure with enhanced breakdown voltage | |
| CN113745116B (zh) | 超级结器件及其制造方法 | |
| TW201515070A (zh) | 半導體元件及其製造方法 | |
| CN107425046B (zh) | 一种ldmos器件及其制作方法 | |
| EP3316286A1 (en) | Dummy gate structures and manufacturing method thereof | |
| CN108807502B (zh) | 一种nldmos器件和ldmos功率器件的制造方法 | |
| JP2019530213A (ja) | デプレッションモード接合電界効果トランジスタと統合されたデバイスおよび該デバイスを製造するための方法 | |
| CN108878361B (zh) | 半导体器件及其制造方法 | |
| US8138559B2 (en) | Recessed drift region for HVMOS breakdown improvement | |
| CN108511529B (zh) | Nldmos器件和ldmos功率器件的制造方法 | |
| CN115662902A (zh) | 沟槽型场效应晶体管的制作方法 | |
| CN101308874B (zh) | 高电压半导体器件及其制造方法 | |
| CN115207088A (zh) | 一种横向沟槽型mosfet器件及其制造方法 | |
| US7714382B2 (en) | Trench gate semiconductor with NPN junctions beneath shallow trench isolation structures | |
| CN113745161A (zh) | 高压半导体器件及其制作方法 | |
| JP2023518495A (ja) | 半導体デバイスの製造方法、半導体デバイス | |
| CN109300897B (zh) | 半导体装置及其制造方法 | |
| CN113299753A (zh) | 屏蔽栅沟槽场效应晶体管结构及其制备方法 | |
| CN108511344B (zh) | 垂直纳米线晶体管与其制作方法 | |
| US10290728B2 (en) | Semiconductor device and manufacturing method thereof | |
| TW201624614A (zh) | 半導體元件及其製造方法 | |
| KR20100020688A (ko) | Ｌｄｍｏｓ 반도체 소자와 그 제조 방법 | |
| KR100848242B1 (ko) | 반도체 소자 및 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |