CN108878361B - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN108878361B CN108878361B CN201810680822.7A CN201810680822A CN108878361B CN 108878361 B CN108878361 B CN 108878361B CN 201810680822 A CN201810680822 A CN 201810680822A CN 108878361 B CN108878361 B CN 108878361B
- Authority
- CN
- China
- Prior art keywords
- oxide layer
- semiconductor substrate
- device region
- layer
- gate oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 183
- 238000000034 method Methods 0.000 title claims abstract description 101
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 135
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 99
- 229920005591 polysilicon Polymers 0.000 claims abstract description 75
- 238000005530 etching Methods 0.000 claims abstract description 32
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 238000000059 patterning Methods 0.000 claims abstract description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 63
- 238000002955 isolation Methods 0.000 claims description 60
- 230000003647 oxidation Effects 0.000 claims description 20
- 238000007254 oxidation reaction Methods 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 17
- 238000000137 annealing Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 3
- 230000008021 deposition Effects 0.000 abstract description 7
- 239000010410 layer Substances 0.000 description 357
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 30
- 239000000463 material Substances 0.000 description 20
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 239000000203 mixture Substances 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 8
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 238000004528 spin coating Methods 0.000 description 6
- 238000011065 in-situ storage Methods 0.000 description 5
- 238000004380 ashing Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- -1 LDD ions Chemical class 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 239000012212 insulator Substances 0.000 description 3
- 239000011259 mixed solution Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 102100022717 Atypical chemokine receptor 1 Human genes 0.000 description 2
- 101000678879 Homo sapiens Atypical chemokine receptor 1 Proteins 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- JCXGWMGPZLAOME-UHFFFAOYSA-N bismuth atom Chemical compound [Bi] JCXGWMGPZLAOME-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- RJCRUVXAWQRZKQ-UHFFFAOYSA-N oxosilicon;silicon Chemical compound [Si].[Si]=O RJCRUVXAWQRZKQ-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
- H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，所述制造方法先以所述第一图案化掩膜层为掩膜，刻蚀去除第一器件区中部分厚度的半导体衬底以形成沟槽，然后在所述沟槽中形成顶面低于第二器件区的半导体衬底顶面的第一栅氧化层，接着在第二器件区的半导体衬底表面上形成第二栅氧化层，之后又通过多晶硅层的沉积和顶面平坦化，来使得第一器件区和第二器件区的多晶硅层的顶面齐平，可以在不增加掩膜板的情况下，使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层，由此满足两器件区对不同多晶硅厚度的需求。本发明的方法适用于不同器件区需要不同多晶硅厚度的各种集成电路的制造。
Description
技术领域
本发明涉及集成电路制造技术领域，尤其涉及一种半导体器件及其制造方法。
背景技术
高压器件(HV device，例如是工作电压在10V～40V区间的高压金属氧化物半导体场效晶体管)是很多集成电路产品(例如存储器类电路产品)中必需的器件。高压器件在生产工艺过程一般需要进行轻掺杂漏区离子注入(LDD IMP)制程，以形成较深的结(LDDjunction)来承担高压，而且高压器件的LDD离子注入通常需要较高的能量。为了阻挡较高的LDD离子注入能量，高压器件会使用较厚的多晶硅厚度(Poly THK)，以保证高压器件的LDD离子注入不会注入到高压器件的沟道区域(HV Device channel)而影响其阈值电压(Vt)。
为了降低成本及简化制造工艺步骤，高压器件的制备过程通常是与低压器件(LVdevice)集成制备的，以通过速度较快的低压器件来实现逻辑处理电路，具体的制造方法包括以下步骤：
首先，请参考图1A，在半导体衬底100的表面上依次形成垫氧化层101、氮化硅层102以及第一图案化光刻胶层103，半导体衬底100是经过器件隔离工艺后处理后具有高压器件区HV和低压器件区LV的衬底，所述第一图案化光刻胶层103采用用于定义高压器件区HV掩膜板(Mask)形成，能够覆盖在所述低压器件区LV上方且在所述高压器件区HV上方具有开口(未图示，即能够暴露出高压器件区HV的氮化硅层102表面，以图案化的光刻胶层103为掩膜，干法刻蚀氮化硅层102并湿法刻蚀垫氧化层101，直至暴露出半导体衬底100的表面，此时氮化硅层102和垫氧化层101中形成有暴露出半导体衬底100表面的沟槽104a；
然后，请参考图1B，去除第一图案化光刻胶层103，并通过热氧化工艺在沟槽104a中生长高压栅氧化层104；
接着，请参考图1C和图1D，去除氮化硅层102，并形成第二图案化光刻胶层105，所述第二图案化掩膜层105采用用于定义低压器件区LV的掩膜板形成，能够覆盖所述高压栅氧化层104且在所述低压器件区LV上方具有开口(未图示)，所述开口能够暴露出低压器件区LV中的垫氧化层101，以第二图案化光刻胶层105为掩膜，刻蚀去除低压器件区中的垫氧化层101；
然后，请参考图1E和图1F，去除第二图案化光刻胶层105，再通过热氧化工艺在低压器件区LV的半导体衬底表面上形成低压栅氧化层106，并通过化学气相沉积工艺沉积多晶硅层107，所述多晶硅层107覆盖在高压栅氧化层104和低压栅氧化层106的表面上。
上述方法中，由于采用同一道沉积工艺，因此低压器件区LV和高压器件区HV上方的多晶硅层的厚度相同，但是低压器件区LV上待形成的低压器件需要较薄的多晶硅层厚度，以减小多晶硅栅耗尽效应(Poly depletion effects，PDE)，提高器件运行速度，高压器件区HV上待形成的高压器件需要较厚的多晶硅层厚度，以保证LDD离子注入不会注入到沟道区域而影响其阈值电压，这就造成工艺集成中很难选择一个合适厚度的多晶硅层来同时满足高压器件和低压器件的需求。
发明内容
本发明的目的在于提供一种半导体器件及其制造方法，能够在不增加掩膜的情况下同时满足不同器件区对不同多晶硅厚度的需求。
为了实现上述目的，本发明提供一种半导体器件的制造方法，包括以下步骤：
提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底上形成第一图案化掩膜层，所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；
以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；
去除所述第一图案化掩膜层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；
在所述第二器件区的半导体衬底表面上形成第二栅氧化层；
在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。
可选地，所述第一图案化掩膜层的材质为光刻胶，在所述半导体衬底上形成第一图案化掩膜层之前，还在所述半导体衬底的表面上依次形成衬垫氧化层和硬掩膜层；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以形成所述沟槽。
可选地，在所述沟槽中形成所述第一栅氧化层之后，且在形成所述第二栅氧化层之前，还在所述沟槽的内侧壁处形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开，且所述浅沟槽隔离结构的底面低于所述第一栅氧化层的底面。
可选地，在形成第一图案化掩膜层之前，还在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开；且之后在所述第一器件区的半导体衬底中形成的所述沟槽的底面高于所述浅沟槽隔离结构的底面。
可选地，在所述第二器件区的半导体衬底表面上形成第二栅氧化层的步骤包括：
形成第二图案化掩膜层，所述第二图案化掩膜层覆盖所述第一栅氧化层且在所述第二器件区上方具有开口；
以所述第二图案化掩膜层为掩膜，刻蚀去除所述第二器件区的衬垫氧化层，以暴露出所述第二器件区的半导体衬底的表面；
在所述第二器件区的半导体衬底表面上形成第二栅氧化层。
可选地，采用热氧化工艺生长所述第一栅氧化层和所述第二栅氧化层。
可选地，在形成所述衬垫氧化层之前，或者，在形成所述衬垫氧化层之后且在形成所述第一图案化掩膜层之前，还在所述半导体衬底中进行阱离子注入并退火。
可选地，对所述多晶硅层进行顶面平坦化之后，还包括：
刻蚀所述第一器件区的多晶硅层至所述第一栅氧化层的表面，并刻蚀所述第二器件区的多晶硅层至所述第二栅氧化层的表面上，以形成所述第一器件区和第二器件区的栅极；
刻蚀去除所述第一器件区的栅极两侧的第一栅氧化层，以暴露出所述第一器件区的栅极两侧的半导体衬底，并刻蚀去除所述第二器件区的栅极两侧的第二栅氧化层，以暴露出所述第二器件区的栅极两侧的半导体衬底；
在所述第一器件区的栅极两侧的半导体衬底中形成第一器件区的源/漏区，并在所述第二器件区的栅极两侧的半导体衬底中形成第二器件区的源/漏区。
可选地，以所述第一器件区和第二器件区的栅极为掩膜，形成第一器件区的源/漏区和第二器件区的源/漏区的步骤包括：以所述第一器件区和第二器件区的栅极为掩膜，采用LDD离子注入工艺对所述第一器件区和第二器件区的栅极两侧的半导体衬底进行离子注入；以及，采用重掺杂源漏离子注入工艺或者嵌入式源漏工艺来对所述第一器件区和第二器件区的栅极两侧的半导体衬底进一步处理。
可选地，所述第一器件区为高压器件区，所述第二器件区为工作电压低于所述第一器件区的低压器件区。
本发明还提供一种半导体器件，包括：
具有第一器件区和第二器件区的半导体衬底，且所述第一器件区的半导体衬底中形成有沟槽；
形成于所述沟槽的底面上的第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；
形成于所述第二器件区的半导体衬底表面上的第二栅氧化层；以及，
分别位于所述第一栅氧化层和第二栅氧化层的表面上的多晶硅层，且所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。
可选地，所述第一器件区上的多晶硅层作为所述第一器件区的栅极，所述第一器件区的栅极两侧暴露出的所述第一器件区的半导体衬底中形成有所述第一器件区的源/漏区；所述第二器件区上的多晶硅层作为所述第二器件区的栅极，所述第二器件区的栅极两侧暴露出的所述第二器件区的半导体衬底中形成有所述第二器件区的源/漏区。
可选地，所述源/漏区包括LDD掺杂区。
可选地，所述第一器件区为高压器件区，所述第二器件区为工作电压低于所述第一器件区的低压器件区。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的半导体器的制造方法，先以所述第一图案化掩膜层为掩膜，刻蚀去除第一器件区中部分厚度的半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽，然后在所述沟槽中形成顶面低于第二器件区的半导体衬底顶面的第一栅氧化层，接着在第二器件区的半导体衬底表面形成第二栅氧化层，之后又通过多晶硅层的沉积和顶面平坦化，来使得第一器件区和第二器件区的多晶硅层的顶面齐平，可以在不增加掩膜板(mask)的情况下，使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层，由此满足两器件区对不同多晶硅厚度的需求；另外，由于第一器件区和第二器件区的多晶硅层的顶面齐平，因此可以为后续工艺提供平坦的工艺平台，有利于器件制造。本发明的方法适用于不同器件区需要不同多晶硅厚度的各种集成电路的制造。
2、本发明的半导体器件，其第一器件区的沟槽能够使得第一器件区和第二器件区的多晶硅层的顶面齐平，且使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层，能够满足两器件区对不同多晶硅厚度的需求，且多晶硅层的顶面齐平有利于后续工艺的实现，进而有利于半导体器件性能的改善。此外，本发明的半导体器件可以采用本发明的半导体器的制造方法来制造。
附图说明
图1A至图1F是现有的高压器件和低压器件集成制备的方法中的器件结构剖面示意图；
图2是本发明一实施例的半导体器件的制造方法流程图；
图3A至图3H是图2所示的半导体器件的制造方法中的器件结构剖面示意图；
图4是本发明另一实施例的半导体器件的制造方法流程图；
图5A至图5F是图4所示的半导体器件的制造方法中的器件结构剖面示意图。
具体实施方式
为使本发明的目的、特征更明显易懂，下面结合附图对本发明的技术方案作详细的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。
请参考图2，本发明一实施例提供一种半导体器件的制造方法，包括以下步骤：
S21，提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底的表面上依次形成衬垫氧化层、硬掩膜层和第一图案化光刻胶层(即第一图案化掩膜层)，所述第一图案化光刻胶层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；
S22，以所述第一图案化光刻胶层为掩膜，依次所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；
S23，去除所述第一图案化光刻层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；
S24，去除所述硬掩膜层，并在所述沟槽的内侧壁处形成浅沟槽隔离结构；
S25，去除所述第二器件区上的所述衬垫氧化层，以暴露出所述第二器件区的半导体衬底的表面；
S26，在所述第二器件区的半导体衬底表面上形成第二栅氧化层；
S27，在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。
请参考图3A，在步骤S21中，首先，提供的半导体衬底300可以是本领域技术人员所熟知的任何合适的衬底材料，例如可以是以下的材料中的至少一种：硅、锗、锗化硅(SiGe)、碳化硅(SiC)、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。所述半导体衬底300具有待被划分出来的第一器件区HV(例如是用于制作工作电压为10V～40V的高压器件的区域)和第二器件区LV(例如是用于制作工作电压低于10V的低压器件的区域)。接着，在所述半导体衬底300的表面上依次形成衬垫氧化层301、硬掩膜层302以及第一图案化光刻胶层303，其中衬垫氧化层301的材质可以包括氧化硅(SiO2)、氮氧化硅(SiON)、氮化硅(SiN)、碳化硅(SiC)、碳氧化硅(SiOC)或碳氮化硅(SiNC)等材料中的一种或其任意组合，衬垫氧化层301用于防止形成第一图案化光刻胶层303的工艺对半导体衬底300造成污染以及在后续刻蚀半导体衬底300形成沟槽304a的工艺中保护第二器件区LV的半导体衬底300表面不受损伤。优选地，所述衬垫氧化层301的材质为氧化硅，可以采用干氧热氧化工艺或者原位水蒸气热氧化工艺来消耗一定厚度的半导体衬底300而形成，能够降低生产成本，且能够减小后续形成硬掩膜层302时产生的应力。硬掩膜层302的材质可以选取与衬垫氧化层301具有较高的刻蚀选择比的材料，例如为氮化硅或氮氧化硅，硬掩膜层302能够增强第一图案化光刻胶层303中的图案向半导体衬底300中的转移效果。第一图案化光刻胶层303具体形成过程可以为：通过旋涂工艺在硬掩膜层302上(有第一抗反射层时在第一抗反射层上)形成光刻胶层，然后采用用于定义第一器件区HV的掩膜板(mask)对光刻胶层进行曝光和显影等处理，从而形成第一图案化光刻胶层303。第一图案化光刻胶层303能够完全覆盖在所述第二器件区LV上方且在所述第一器件区HV上方具有开口(未图示)，该开口能够暴露出第一器件区HV的硬掩膜层302的表面。为了提高第一图案化光刻胶层303的图案成型效果，在旋涂用于形成第一图案化光刻胶层303的光刻胶之前，可以在硬掩膜层302的表面上先形成第一抗反射层(未图示)，所述第一抗反射层可以是单层结构，也可以是叠层结构(包括底部抗反射层BARC和介质抗反射层DARC)。当然，在本发明的其它实施例中，硬掩膜层302和第一抗反射层均可以不采用，本发明对此不作限定。
在本发明的其他实施例中，在步骤S21中，在形成衬垫氧化层301之前，或者，在形成所述衬垫氧化层301之后且在形成所述第一图案化光刻胶层303之前，还在所述半导体衬底300中进行阱离子注入并退火，以在形成第一器件区HV中形成高压阱区，在第二器件区LV中形成低压阱区。当第一器件区HV和第二器件区LV中均需要形成NMOS管和PMOS管时，需要分别在第一器件区HV和第二器件区LV进行CMOS双阱工艺，以在第一器件区HV中形成高压N阱和高压P阱，在第二器件区LV中形成低压N阱和低压P阱。此外，为了改善最终形成的半导体器件的性能，还可以在阱离子注入之后进行阈值电压调整离子注入。
请继续参考图3A，在步骤S22中，首先，以所述第一图案化光刻胶层303为掩膜，采用等离子体刻蚀等干法刻蚀工艺依次刻蚀去除第一器件区HV上的硬掩膜层302、衬垫氧化层301以及部分厚度的半导体衬底300，从而在第一器件区HV形成沟槽304a。
请参考图3B，在步骤S23中，首先，可以采用氧离子灰化工艺等去除第一图案化光刻胶层303以及第一抗反射层，然后可以进一步地选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液来进行清洗，清洗时间不宜过长，以正好去除沟槽表面上的残留物为宜，从而为后续的第一栅氧化层304的生长提供清洁的表面；然后，可以采用干氧热氧化工艺或者原位水蒸气热氧化工艺来消耗沟槽304a表面(包括侧壁和底面)上一定厚度的半导体衬底300而形成第一栅氧化层304，生长的第一栅氧化层304未完全填满沟槽304a，其截面形状可以呈U形，其有效的顶面(即用于形成器件的栅介质层的部分)低于第二器件区LV的半导体衬底300的顶面，沟槽304a未被第一栅氧化层304填满的高度将用于补偿第一器件区HV的多晶硅层高出第二器件区LV的多晶硅层的部分，由此可见沟槽304a的深度取决于第一器件区HV所需的第一栅氧化层304和所需的多晶硅层的厚度(即栅极及其下方的栅介质层的堆叠高度)。
请参考图3C，在步骤S24中，首先，可以采用包括化学机械抛光、干法刻蚀和湿法刻蚀中的至少一种工艺来去除剩余的硬掩膜层302，以暴露出剩余的衬垫氧化层301的表面，以降低后续形成浅沟槽隔离结构(STI)工艺中的深宽比；然后，可以刻蚀沟槽304a内侧壁处的第一栅氧化层304及其下方部分深度的半导体衬底300，以在沟槽304a的内侧壁处形成浅开口(未图示)；接着可以通过氧化硅等绝缘隔离材料的沉积工艺向所述沟槽304a以及浅开口中填充绝缘隔离材料，直至填满沟槽304a；接着，对填充的绝缘隔离材料进行回刻蚀，从而在沟槽304a的内侧壁处形成浅沟槽隔离结构300a，浅沟槽隔离结构300a之间剩余的第一栅氧化层304用于制造该器件区域的栅介质层，此时剩余的第一栅氧化层304的顶面完全低于第二器件区LV的半导体衬底300的上表面，且浅沟槽隔离结构300a的底面低于剩余的第一栅氧化层304的底面。在对填充的绝缘隔离材料进行回刻蚀时，会消耗一部分衬垫氧化层301，因此浅沟槽隔离结构300a的顶面会高于剩余的衬垫氧化层301的顶面。在本发明的其他实施例中，也可以先刻蚀沟槽304a中的第一栅氧化层304以及内侧壁处的部分深度的半导体衬底300，以在沟槽304a的内侧壁处形成浅开口(未图示)；然后通过氧化硅等绝缘隔离材料的沉积工艺向所述沟槽304a以及浅开口中填充绝缘隔离材料，直至填满沟槽304a，接着，对填充的绝缘隔离材料进行回刻蚀，从而在沟槽304a的内侧壁处形成浅沟槽隔离结构300a，浅沟槽隔离结构300a之间剩余的第一栅氧化层304用于制造该器件区域的栅介质层，且浅沟槽隔离结构300a的底面低于剩余的第一栅氧化层304的底面，此时剩余的第一栅氧化层304的顶面完全低于第二器件区LV的半导体衬底300的上表面；之后再去除硬掩膜层302，使得浅沟槽隔离结构300a的顶面高于衬垫氧化层301的上表面。浅沟槽隔离结构300a实质上将第一器件区HV中真正用于制造器件的区域划分出来。
请参考图3D和图3E，在步骤S25中，首先，可以通过旋涂工艺在衬垫氧化层301、浅沟槽隔离结构300a以及第一栅氧化层304的表面上(有第二抗反射层时在第二抗反射层的表面上)覆盖光刻胶。然后，采用用于定义第二器件区LV的掩膜板(mask)对光刻胶进行曝光和显影等处理，形成第二图案化光刻胶层(即第二图案化掩膜层)305，第二图案化光刻胶层305能够完全覆盖在所述第一器件区HV上方(即完全覆盖第一栅氧化层304)且在所述第二器件区LV上方具有开口(未图示)，该开口能够暴露出所述第二器件区LV的衬垫氧化层301的表面。为了提高第二图案化光刻胶层305的图案成型效果，在旋涂用于形成第二图案化光刻胶层305的光刻胶之前，可以在衬垫氧化层301的表面上形成第二抗反射层(未图示)，所述第二抗反射层可以是单层结构，也可以是叠层结构(包括底部抗反射层BARC和介质抗反射层DARC)，第二图案化光刻胶层305的开口可以暴露出第二器件区LV上的第二抗反射层的上表面。当然，在本发明的其它实施例中，也可以在形成浅沟槽隔离结构300a之后先保留硬掩膜层302，再在硬掩膜层302的表面上形成第二图案化光刻胶层305，以提高第二图案化光刻胶层305的图案转移效果，第二图案化光刻胶层305的开口可以暴露出第二器件区LV上的硬掩膜层302的上表面。在本发明的其它实施例中，第二抗反射层也可以不采用，本发明对此不作限定。接着，以第二图案化光刻胶层305为掩膜，可以采用干法刻蚀、湿法刻蚀中的至少一种工艺来刻蚀去除第二器件区LV上的衬垫氧化层301，以暴露出第二器件区LV的半导体衬底300的表面，第二图案化光刻胶层305在此过程中可以保护出第一器件区HV的第一栅氧化层304不受损伤。
请参考图3D和图3E，在步骤S26中，首先，可以采用灰化工艺去除第二图案化光刻胶层305和第二抗反射层，以暴露出第一栅氧化层304的表面，并可以进一步地选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液来进行清洗，清洗时间不宜过长，以正好去除第二器件区LV的半导体衬底300表面上的残留物为宜，从而为后续的第二栅氧化层的生长提供清洁的表面。然后，可以采用干氧热氧化工艺或者原位水蒸气热氧化工艺来消耗第二器件区LV的一定厚度的半导体衬底300而形成第二栅氧化层306，采用热氧化工艺来形成第二栅氧化层306，可以在形成第二器件区LV所需的第二栅氧化层306厚度的同时，避免第一器件区HV的栅氧化层厚度的增加。
请参考图3F和图3G，在步骤S27中，首先，可以采用化学气相沉积等工艺在所述第一器件区HV和第二器件区LV的上方覆盖多晶硅层307，即多晶硅层307完全覆盖第一栅氧化层304、浅沟槽隔离结构300a和第二栅氧化层306的表面，所述多晶硅层307的沉积厚度足以填满沟槽304a且在第二器件区LV和第一器件区HV上的沉积厚度可以均超过第二器件区LV和第一器件区HV最终需要的多晶硅层厚度；然后，可以采用化学机械抛光(CMP)工艺对沉积的多晶硅层307进行顶面平坦化，直至剩余的多晶硅层307a在第二器件区LV上的厚度达到待形成的器件的要求，此时第一器件区HV和第二器件区LV上的多晶硅层307的顶面齐平，且由于沟槽304a的作用，第一器件区HV上的多晶硅层307a厚度也达到器件制造要求。
请参考图3H，在步骤S27完成对所述多晶硅层307进行顶面平坦化之后，可以继续进行后续的栅极、源/漏区等制造工艺，以最终完成半导体器件的制造，具体包括以下过程：
首先，通过光刻工艺和刻蚀工艺来分别光刻和刻蚀第一器件区HV和第二器件区LV中的所述多晶硅层307a，具体地，可以先通过一道光刻工艺形成一图案化光刻胶层(未图示)，该图案化光刻胶层能够覆盖保护第二器件区LV上的多晶硅层以及第一器件区HV中用作栅极的多晶硅层307a，然后在该图案化光刻胶层的掩膜下刻蚀第一器件区HV的多晶硅层307a至第一栅氧化层304的表面上，形成所述第一器件区HV的栅极307c，接着采用另一光刻工艺形成另一图案化光刻胶层(未图示)，该图案化光刻胶层能够覆盖保护第一器件区HV的表面以及第二器件区LV中用作栅极的多晶硅层307a，然后在该图案化光刻胶层的掩膜下刻蚀第二器件区LV的多晶硅层307a至第二栅氧化层306的表面上，形成所述第二器件区LV的栅极307b。在该步骤中可以选用干法刻蚀工艺刻蚀所述多晶硅层，在所述干法刻蚀工艺中可以选用CF4、CHF3等碳氟气体，混合N2、CO2、O2中的一种来形成刻蚀气氛；当然在本发明的其他实施例中，也可以先通过光刻、刻蚀工艺形成所述栅极307b，再通过另一光刻、刻蚀工艺形成所述栅极307c；
然后，可以以栅极307b、栅极307c为掩膜，采用湿法刻蚀工艺或干法刻蚀工艺刻蚀去除所述第一器件区HV的栅极307c两侧的第一栅氧化层304，以暴露出所述第一器件区HV的栅极307c两侧的半导体衬底300，以及刻蚀去除所述第二器件区LV的栅极307b两侧的第二栅氧化层306，以暴露出所述第二器件区LV的栅极307b两侧的半导体衬底300，此时所述第一器件区HV的栅极307c及其下方剩余的第一栅氧化层304组成所述第一器件区HV的栅极堆叠结构，所述第二器件区LV的栅极307b及其下方剩余的第二栅氧化层306组成所述第二器件区LV的栅极堆叠结构；
接着，可以通过栅极侧墙工艺在各个栅极堆叠结构的侧壁上形成栅极侧墙(未图示)，所述栅极侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成，例如所述栅极侧墙为氧化硅-氮化硅-氧化硅叠层结构；
然后，可以以所述第一器件区HV和第二器件区LV的栅极堆叠结构和栅极侧墙为掩膜，在所述第一器件区HV的栅极307c两侧的半导体衬底300中形成第一器件区的源/漏区，并在所述第二器件区LV的栅极307b两侧的半导体衬底300中形成第二器件区的源/漏区，具体地，以所述第一器件区HV和第二器件区LV的栅极堆叠结构和栅极侧墙为掩膜，采用LDD离子注入工艺对所述第一器件区HV和第二器件区LV的栅极堆叠结构两侧的半导体衬底300进行离子注入，所述LDD注入的离子类型根据将要形成的半导体器件的类型决定，当需要形成NMOS管时，所述LDD注入工艺中掺入的杂质离子为磷、砷、锑、铋中的一种以上；当需要形成PMOS管，所述LDD注入的杂质离子为硼、氟化硼、铟、镓中的一种以上，此外，根据所需的杂质离子的浓度，所述LDD注入工艺可以一步或多步完成，执行完所述LDD注入之后，还进一步进行热退火，以激活所述LDD注入的离子；然后，采用重掺杂源漏离子注入工艺或者嵌入式源漏工艺来对所述第一器件区HV和第二器件区LV的栅极堆叠结构两侧的半导体衬底300进一步处理，以形成最终的源/漏区，其中嵌入式源漏工艺可以提高器件的电学性能，其过程包括：先以所述第一器件区HV和第二器件区LV的栅极堆叠结构和栅极侧墙为掩膜，刻蚀所述第一器件区HV和第二器件区LV的各个栅极堆叠结构两侧的半导体衬底300，以形成源漏凹槽；再通过选择性外延生长工艺在所述源漏凹槽中生长半导体材料，该半导体材料可以与半导体衬底300之间产生晶格失配而向沟道区引入应力，进而提高载流子迁移率，当半导体衬底300的材质为硅时，需要形成NMOS管的区域的源漏凹槽中外延生长的半导体材料包括SiC，需要形成PMOS管的区域的源漏凹槽中外延生长的半导体材料包括SiGe，此外，根据所需的应力大小，所述择性外延生长工艺可以一步或多步完成。
之后还可以采用栅极替代工艺来将所述第一器件区HV和第二器件区LV的栅极堆叠结构替代为高K(介电常数)金属栅极堆叠结构，以进一步提高最终形成的半导体器件的电学性能。
综上所述，本实施例的半导体器的制造方法，先通过所述第一图案化光刻胶层303来降低第一器件区HV的半导体衬底300的上表面高度，即在所述第一器件区HV的半导体衬底300中形成沟槽304a，然后在所述沟槽304a中生长第一栅氧化层304并进一步在沟槽304a的内侧壁处形成浅沟槽隔离结构300a，以隔离开第一器件区HV和第二器件区LV，接着借助第二图案化光刻胶层305保护第一器件区HV的第一栅氧化层304而去除第二器件区LV的衬垫氧化层301，以暴露出第二器件区LV的半导体衬底300表面，进而在其上形成第二栅氧化层306，之后又通过多晶硅层307的沉积和顶面平坦化，来使得第一器件区HV和第二器件区LV的多晶硅层307的顶面齐平，可以在不增加掩膜板(mask)的情况下，使得第一器件区HV具有较厚的多晶硅层307且第二器件区LV具有较薄的多晶硅层307，由此满足两器件区对不同多晶硅厚度的需求；另外，由于第一器件区HV和第二器件区LV的多晶硅层307的顶面齐平，因此可以为后续工艺提供平坦的工艺平台，有利于器件制造。此外，浅沟槽隔离结构300a是基于沟槽304a形成的，有利于降低形成浅开口的刻蚀深宽比以及填充绝缘隔离材料的深宽比，从而能够保证形成的浅沟槽隔离结构300a的隔离性能。
需要说明的是，本发明的方法适用于不同器件区需要不同多晶硅厚度的各种半导体器件(即集成电路)的制造，不仅仅限于上述实施例。例如某半导体器件的制造中提供的半导体衬底的第一器件区HV为用于制作工作电压为3.3V～10V的中压器件的区域，第二器件区LV为用于制作工作电压小于3.3V的低压器件的区域，可以同样采用本发明的方法来实现；再例如，某半导体器件的制造中提供的半导体衬底的第一器件区HV、第二器件区LV以及第三器件区MV，第三器件区MV为用于制作工作电压为3.3V～10V的中压器件的区域，第二器件区LV为用于制作工作电压小于3.3V的低压器件的区域，第一器件区HV为用于制作工作电压为10V以上的高压器件的区域，可以同样采用本发明的方法来实现，此时，可以在步骤S25之前，可以采用步骤S21～S24的类似过程来制造第三器件区MV中的第三栅氧化层，具体地，在第一栅氧化层304以及衬垫氧化层301的表面(有硬掩膜层302时在硬掩膜层302的表面)上形成第三图案化掩膜层(借助用于定义第三器件区MV掩膜板形成)，以第三图案化掩膜层为掩膜，刻蚀第三器件区MV上的硬掩膜层302、衬垫氧化层301以及部分深度的半导体衬底300，以形成比沟槽304a浅的另一种沟槽，然后在所述另一种沟槽中形成顶面低于第二器件区LV中的半导体衬底300的顶面的第三栅氧化层(未图示)，并进一步在所述另一种沟槽的内侧壁处形成用于实现第三器件区MV与其他器件区相互隔离的浅沟槽隔离结构。
请参考图3A～图3H，本实施例还提供一种半导体器件，包括：具有第一器件区HV和第二器件区LV的半导体衬底300，第一栅氧化层304、第二栅氧化层306和多晶硅层(即栅极307b和栅极307c)，其中，所述第一器件区HV的半导体衬底300中形成有沟槽304a，所述沟槽304a的内侧壁处形成有浅沟槽隔离结构300a；第一栅氧化层304形成于所述沟槽304a中且位于两个浅沟槽隔离结构300a之间，第一栅氧化层304顶面低于所述第二器件区LV的半导体衬底300的顶面，第一栅氧化层304的底面高于浅沟槽隔离结构300a的底面；第二栅氧化层306形成于所述第二器件区LV的半导体衬底300表面上；一部分多晶硅层(即栅极307c)覆盖在所述第一栅氧化层304的表面上，并用作所述第一器件区HV的栅极，另一部分多晶硅层(即栅极307b)覆盖在第二栅氧化层306的表面上，并用作所述第二器件区LV的栅极，且所述第一器件区HV和所述第二器件区LV上的多晶硅层的顶面齐平。
本实施例中，所述第一器件区HV上的多晶硅层(即栅极307c)两侧形成有所述第一器件区HV的源/漏区(未图示)，所述第一器件区HV的源/漏区至少一部分深度位于所述第一器件区HV的半导体衬底300中；所述第二器件区LV上的多晶硅层(即栅极307b)两侧形成有所述第二器件区LV的源/漏区(未图示)，所述第二器件区LV的源/漏区至少一部分深度位于所述第二器件区LV的半导体衬底300中。各个所述源/漏区可以包括采用LDD离子注入工艺形成的LDD掺杂区，以提高器件性能。
本实施例中，所述第一器件区HV可以为用于制作工作电压在10V以上(例如高于30V)的高压器件的区域，所述第二器件区LV为工作电压(例如低于10V)低于所述第一器件区HV的低压器件区。所述第一器件区HV中可以形成有高压N阱和高压P阱中的至少一种，所述第二器件区LV中可以形成有低压N阱和低压P阱中的至少一种。
本实施例的半导体器件，其第一器件区HV的沟槽304a能够使得第一器件区HV和第二器件区LV的多晶硅层307的顶面齐平，且使得第一器件区HV具有较厚的多晶硅层307且第二器件区LV具有较薄的多晶硅层307，能够满足两器件区对不同多晶硅厚度的需求，且多晶硅层307的顶面齐平有利于后续工艺的实现，进而有利于半导体器件性能的改善。此外，本发明的半导体器件可以采用本发明的半导体器的制造方法来制造。
请参考图4，本发明另一实施例还提供一种半导体器件的制造方法，相比图2所示的实施例，本实施例中在衬垫氧化层形成之后且在第一图案化光刻胶层形成之前，形成了用于隔离第一器件区HV和第二器件区LV的浅沟槽隔离结构。具体地步骤包括:
S41，提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底的表面上依次形成衬垫氧化层和硬掩膜层，并形成用于隔离第一器件区和第二器件区的浅沟槽隔离结构以及第一图案化光刻层(即第一图案化掩膜层)，所述第一图案化光刻层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；
S42，以第一图案化光刻胶层为掩膜，依次刻蚀所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以在所述第一器件区中形成沟槽；
S43，去除所述第一图案化光刻层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面；
S44，去除所述第二器件区上的所述衬垫氧化层，以暴露出所述第二器件区的半导体衬底的表面；
S45，在所述第二器件区的半导体衬底表面上形成第二栅氧化层
S46，在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平
请参考图5A，在步骤S41中，首先，提供一半导体衬底300，在半导体衬底300的表面上依次形成衬垫氧化层301以及氮化硅等硬掩膜层302；然后，可以借助用于定义第一器件区HV的掩膜板，对特定区域(例如第一器件区)的硬掩膜层302和衬垫氧化层301进行刻蚀，以形成浅沟槽(未图示)；接着，可以采用氧化硅等绝缘隔离材料填充所述浅沟槽，直至填满沟槽304a；然后，对填充的绝缘隔离材料进行回刻蚀，从而在沟槽304a的内侧壁处形成浅沟槽隔离结构300a，浅沟槽隔离结构300a之间的区域就是第一器件区HV，第一器件区HV左右两侧的区域为第二器件区LV。此外在形成浅沟槽隔离结构300a的同时，若每个器件区中待形成的器件包括NMOS管区和高压PMOS管区，则还同时形成用于隔离每个区域中的NMOS管区和高压PMOS管区的局部场氧隔离结构或浅沟槽隔离结构(STI)。
请参考图5B，在步骤S41中，接着，可以通过旋涂工艺在硬掩膜层302、以及浅沟槽隔离结构300a的表面上(有第一抗反射层时在第一抗反射层上)形成光刻胶层，并采用用于定义第一器件区HV的掩膜板(mask)对光刻胶层进行曝光和显影等处理，从而形成第一图案化光刻胶层303，第一图案化光刻胶层303能够完全覆盖在所述第二器件区LV上方且在所述第一器件区HV上方具有开口(未图示)，该开口能够暴露出第一器件区HV的硬掩膜层302的表面。
请继续参考图5B，在步骤S42中，以所述第一图案化光刻胶层303为掩膜，采用等离子体刻蚀等干法刻蚀工艺依次刻蚀去除第一器件区HV上的硬掩膜层302、衬垫氧化层301以及部分厚度的半导体衬底300，从而在第一器件区HV形成沟槽304b，沟槽304b的侧壁暴露出第一器件区HV两侧的浅沟槽隔离结构300a的部分顶面以及部分深度的侧壁表面。沟槽304b主要用于降低第一器件区HV的半导体衬底300的上表面高度，以为后续在第一器件区HV中形成较厚的第一栅氧化层304以及较厚的多晶硅层307a做准备。
请参考图5C，在步骤S43中，首先，可以采用氧离子灰化工艺等去除第一图案化光刻胶层303；然后可以进一步地选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液来进行清洗，清洗时间不宜过长，以正好去除沟槽304b表面上的残留物为宜，从而为后续的第一栅氧化层304的生长提供清洁的表面；然后，可以采用干氧热氧化工艺或者原位水蒸气热氧化工艺来消耗沟槽304b底面上一定厚度的半导体衬底300而形成未完全填满沟槽304b的第一栅氧化层304，本步骤中生长的第一栅氧化层304与步骤S23中生长的第一栅氧化层304的区别在于，本步骤中生长的第一栅氧化层304仅覆盖在沟槽304b的底面上，可以在后续直接用来制造第一器件区HV的栅介质层，本步骤中的第一栅氧化层304的整个顶面均低于第二器件区LV的半导体衬底300的顶面，沟槽304b未被第一栅氧化层304填满的高度将用于补偿第一器件区HV的多晶硅层高出第二器件区LV的多晶硅层的部分，由此可见沟槽304b的深度取决于第一器件区HV所需的第一栅氧化层304和所需的多晶硅层的厚度(即栅极及其下方的栅介质层的堆叠高度)。
请参考图5C和5D，步骤S44与步骤S25的步骤相同，具体地，首先，可以通过旋涂工艺在衬垫氧化层301、浅沟槽隔离结构300a以及第一栅氧化层304的表面上(有第二抗反射层时在第二抗反射层的表面上)覆盖光刻胶；然后，采用用于定义第二器件区LV的掩膜板(mask)对光刻胶进行曝光和显影等处理，形成第二图案化光刻胶层(即第二图案化掩膜层)305，第二图案化光刻胶层305能够完全覆盖在所述第一器件区HV上方(即完全覆盖第一栅氧化层304并覆盖浅沟槽隔离结构300a的部分表面)且在所述第二器件区LV上方具有开口(未图示)，该开口能够暴露出所述第二器件区LV的衬垫氧化层301的表面；接着，以第二图案化光刻胶层305为掩膜，可以采用干法刻蚀、湿法刻蚀中的至少一种工艺来刻蚀去除第二器件区LV上的衬垫氧化层301，以暴露出第二器件区LV的半导体衬底300的表面，第二图案化光刻胶层305在此过程中可以保护出第一器件区HV的第一栅氧化层304不受损伤。
请参考图5D和图5E，在步骤S45中，首先，可以采用灰化工艺去除第二图案化光刻胶层305，以暴露出第一栅氧化层304的表面，并可以进一步地选用氢氟酸、氢氟酸和氟化氨的混合液、氢氟酸和磷酸的混合液或者氢氟酸、氟化氨和磷酸的混合液来进行清洗，清洗时间不宜过长，以正好去除第二器件区LV的半导体衬底300表面上的残留物为宜，从而为后续的第二栅氧化层的生长提供清洁的表面；然后，可以采用干氧热氧化工艺或者原位水蒸气热氧化工艺来消耗第二器件区LV的一定厚度的半导体衬底300而形成第二栅氧化层306，采用热氧化工艺来形成第二栅氧化层306，可以在形成第二器件区LV所需的第二栅氧化层306厚度的同时，避免第一器件区HV的栅氧化层厚度的增加。
请参考图5E和5F，步骤S46和步骤S27相同，首先，可以采用化学气相沉积等工艺在所述第一器件区HV和第二器件区LV的上方覆盖多晶硅层，即沉积的多晶硅层完全覆盖第一栅氧化层304、浅沟槽隔离结构300a和第二栅氧化层306的表面，所述多晶硅层的沉积厚度足以填满沟槽304b且在第二器件区LV和第一器件区HV上的沉积厚度可以均超过第二器件区LV和第一器件区HV最终需要的多晶硅层厚度；然后，可以采用化学机械抛光(CMP)工艺对沉积的多晶硅层进行顶面平坦化，直至剩余的多晶硅层307a在第二器件区LV上的厚度达到待形成的器件的要求，此时第一器件区HV和第二器件区LV上的多晶硅层307的顶面齐平，且由于沟槽304b的作用，第一器件区HV上的多晶硅层307a厚度也达到器件制造要求。
在步骤S46完成对所述多晶硅层进行顶面平坦化之后，可以继续进行后续的栅极、源/漏区等制造工艺，具体可以参考上述实施例中步骤S27之后的内容，在此不再赘述。
本实施例的半导体器件的制造方法，也能够在不增加掩膜板(mask)的情况下，使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层，由此满足两器件区对不同多晶硅厚度的需求，且与图2所示的实施例相比，先形成浅沟槽隔离结构300a，再形成沟槽304b，一方面可以避免回刻蚀填充隔离材料的步骤，简化工艺，且可以相对容易的获得所需厚度的第一栅氧化层304，另一方面还可以利用浅沟槽隔离结构300a来提高刻蚀形成沟槽304b工艺中的刻蚀选择比，保证形成的沟槽304b的形状，且有利于提高工艺效率。
显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (12)
1.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供具有第一器件区和第二器件区的半导体衬底，在所述半导体衬底上形成第一图案化掩膜层，所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口；
以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的部分厚度的所述半导体衬底，以在所述第一器件区的半导体衬底中形成沟槽；
去除所述第一图案化掩膜层，并在所述沟槽中形成第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面，且在形成所述第一图案化掩膜层之前或者在形成所述第一栅氧化层之后，在所述沟槽的内侧壁处形成浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开，所述第一栅氧化层位于所述沟槽的底面上，所述浅沟槽隔离结构的底面低于所述第一栅氧化层的底面；
在所述第二器件区的半导体衬底顶面上形成第二栅氧化层；
在所述第一栅氧化层、所述第二栅氧化层和所述浅沟槽隔离结构的表面上沉积多晶硅层并进行顶面平坦化，以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平；
刻蚀所述第一器件区的多晶硅层至所述第一栅氧化层的表面，以形成所述第一器件区的栅极，且所述第一器件区的栅极的两侧暴露出所述沟槽底面上的部分所述第一栅氧化层；
刻蚀去除所述第一器件区的栅极两侧暴露出的第一栅氧化层，以暴露出所述第一器件区的栅极两侧的所述沟槽底部的部分半导体衬底；
在所述第一器件区的栅极两侧暴露出的半导体衬底中形成第一器件区的源/漏区。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，所述第一图案化掩膜层的材质为光刻胶，在所述半导体衬底上形成第一图案化掩膜层之前，还在所述半导体衬底的表面上依次形成衬垫氧化层和硬掩膜层；以所述第一图案化掩膜层为掩膜，刻蚀去除所述第一器件区的硬掩膜层、衬垫氧化层以及部分厚度的所述半导体衬底，以形成所述沟槽。
3.如权利要求1至2中任一项所述的半导体器件的制造方法，其特征在于，在所述第二器件区的半导体衬底表面上形成第二栅氧化层的步骤包括：
形成第二图案化掩膜层，所述第二图案化掩膜层覆盖所述第一栅氧化层且在所述第二器件区上方具有开口；
以所述第二图案化掩膜层为掩膜，刻蚀去除所述第二器件区的衬垫氧化层，以暴露出所述第二器件区的半导体衬底的顶面；
在所述第二器件区的半导体衬底顶面上形成第二栅氧化层。
4.如权利要求1至2中任一项所述的半导体器件的制造方法，其特征在于，采用热氧化工艺生长所述第一栅氧化层和所述第二栅氧化层。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，在形成所述衬垫氧化层之前，或者，在形成所述衬垫氧化层之后且在形成所述第一图案化掩膜层之前，还在所述半导体衬底中进行阱离子注入并退火。
6.如权利要求1至2中任一项所述的半导体器件的制造方法，其特征在于，
在刻蚀所述第一器件区的多晶硅层至所述第一栅氧化层的表面以形成所述第一器件区的栅极之前或之后，还刻蚀所述第二器件区的多晶硅层至所述第二栅氧化层的表面上，以形成所述第二器件区的栅极；
在刻蚀去除所述第一器件区的栅极两侧暴露出的第一栅氧化层的同时，还刻蚀去除所述第二器件区的栅极两侧暴露出的第二栅氧化层，以暴露出所述第二器件区的栅极两侧的半导体衬底；
在所述第一器件区的栅极两侧暴露出的半导体衬底中形成第一器件区的源/漏区的同时，还在所述第二器件区的栅极两侧暴露出的半导体衬底中形成第二器件区的源/漏区。
7.如权利要求6所述的半导体器件的制造方法，其特征在于，形成第一器件区的源/漏区和第二器件区的源/漏区的步骤包括：以所述第一器件区和第二器件区的栅极为掩膜，采用LDD离子注入工艺对所述第一器件区和第二器件区的栅极两侧暴露出的半导体衬底进行离子注入；以及，采用重掺杂源漏离子注入工艺或者嵌入式源漏工艺来对所述第一器件区和第二器件区的栅极两侧暴露出的半导体衬底进一步处理。
8.如权利要求1或2或7中任一项所述的半导体器件的制造方法，其特征在于，所述第一器件区为高压器件区，所述第二器件区为工作电压低于所述第一器件区的低压器件区。
9.一种半导体器件，其特征在于，包括：
具有第一器件区和第二器件区的半导体衬底，且所述第一器件区的半导体衬底中形成有沟槽，所述沟槽的内侧壁处形成有浅沟槽隔离结构，所述浅沟槽隔离结构将所述半导体衬底的第一器件区和第二器件区隔离开；
形成于所述沟槽的底面上的第一栅氧化层，所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面，且所述浅沟槽隔离结构的底面低于所述第一栅氧化层的底面；
形成于所述第二器件区的半导体衬底顶面上的第二栅氧化层；以及，
分别位于所述第一栅氧化层和第二栅氧化层的顶面上的多晶硅层，且所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平；
其中，所述第一器件区上的多晶硅层作为所述第一器件区的栅极，并与所述第一栅氧化层对齐且形成位于所述沟槽的部分底面上的所述第一器件区的栅极堆叠结构，所述第一器件区的栅极堆叠结构位于所述沟槽中并暴露出所述第一器件区的栅极两侧的所述沟槽底部的半导体衬底，所述第一器件区的栅极两侧暴露出的半导体衬底中形成有所述第一器件区的源/漏区。
10.如权利要求9所述的半导体器件，其特征在于，所述第二器件区上的多晶硅层作为所述第二器件区的栅极，所述第二器件区的栅极两侧暴露出的所述第二器件区的半导体衬底中形成有所述第二器件区的源/漏区。
11.如权利要求10所述的半导体器件，其特征在于，所述源/漏区包括LDD掺杂区。
12.如权利要求9至11中任一项所述的半导体器件，其特征在于，所述第一器件区为高压器件区，所述第二器件区为工作电压低于所述第一器件区的低压器件区。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810680822.7A CN108878361B (zh) | 2018-06-27 | 2018-06-27 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810680822.7A CN108878361B (zh) | 2018-06-27 | 2018-06-27 | 半导体器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108878361A CN108878361A (zh) | 2018-11-23 |
| CN108878361B true CN108878361B (zh) | 2021-03-26 |
Family
ID=64296062
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810680822.7A Active CN108878361B (zh) | 2018-06-27 | 2018-06-27 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108878361B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109545788A (zh) * | 2018-11-28 | 2019-03-29 | 武汉新芯集成电路制造有限公司 | 半导体器件及其制造方法 |
| CN113809009A (zh) * | 2021-09-18 | 2021-12-17 | 长江存储科技有限责任公司 | 形成多晶硅栅的方法以及包括该多晶硅栅的半导体器件 |
| CN114220764B (zh) * | 2021-12-07 | 2024-07-23 | 上海芯物科技有限公司 | 一种高压半导体器件的制造方法 |
| CN117790290B (zh) * | 2024-02-23 | 2024-06-07 | 合肥晶合集成电路股份有限公司 | 半导体结构及其制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100207204A1 (en) * | 2009-02-13 | 2010-08-19 | Kim Young-Mok | Semiconductor device and method of fabricating the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070064163A (ko) * | 2005-12-16 | 2007-06-20 | 삼성전자주식회사 | 리세스 채널 트랜지스터의 형성 방법 |
| KR100853796B1 (ko) * | 2007-06-07 | 2008-08-25 | 주식회사 동부하이텍 | 반도체 소자의 제조 방법 |
-
2018
- 2018-06-27 CN CN201810680822.7A patent/CN108878361B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100207204A1 (en) * | 2009-02-13 | 2010-08-19 | Kim Young-Mok | Semiconductor device and method of fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108878361A (zh) | 2018-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7279277B2 (ja) | 複数遮蔽トレンチゲートｆｅｔ | |
| US10340191B2 (en) | Method of forming a fin structure of semiconductor device | |
| US10084071B2 (en) | Isolation structure of fin field effect transistor | |
| US8076735B2 (en) | Semiconductor device with trench of various widths | |
| US9087870B2 (en) | Integrated circuits including FINFET devices with shallow trench isolation that includes a thermal oxide layer and methods for making the same | |
| CN103107198B (zh) | 用于具有高k和金属栅极结构的mosfet的结构和方法 | |
| US9985132B2 (en) | Semiconductor device and fabricating method of a gate with an epitaxial layer | |
| CN108878361B (zh) | 半导体器件及其制造方法 | |
| US9129823B2 (en) | Silicon recess ETCH and epitaxial deposit for shallow trench isolation (STI) | |
| CN116525614B (zh) | 一种半导体器件及其制作方法 | |
| US20140124794A1 (en) | Fabrication of reverse shallow trench isolation structures with super-steep retrograde wells | |
| US20060240636A1 (en) | Trench isolation methods of semiconductor device | |
| US12009406B2 (en) | FinFET device and method | |
| US11699702B2 (en) | Input/output devices | |
| US8138559B2 (en) | Recessed drift region for HVMOS breakdown improvement | |
| US20230093717A1 (en) | Methods of Forming Semiconductor Devices | |
| CN110571193B (zh) | 单扩散隔断结构的制造方法和半导体器件的制造方法 | |
| KR20060017985A (ko) | 반도체 소자 및 그 제조방법 | |
| US8039339B2 (en) | Separate layer formation in a semiconductor device | |
| US11322603B2 (en) | Anti-punch-through doping on source/drain region | |
| CN117423659B (zh) | 一种半导体结构及其制造方法 | |
| TWI758071B (zh) | 半導體裝置及其製造方法 | |
| KR101592505B1 (ko) | 반도체 메모리 소자 및 이의 제조 방법 | |
| CN115910928A (zh) | 半导体结构及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |