JP2006190743A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2006190743A JP2006190743A JP2005000441A JP2005000441A JP2006190743A JP 2006190743 A JP2006190743 A JP 2006190743A JP 2005000441 A JP2005000441 A JP 2005000441A JP 2005000441 A JP2005000441 A JP 2005000441A JP 2006190743 A JP2006190743 A JP 2006190743A
- Authority
- JP
- Japan
- Prior art keywords
- type impurity
- conductivity type
- semiconductor substrate
- region
- glass material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Element Separation (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、NウェルとPウェルとの間の段差を解消できるようにする。
【解決手段】 半導体基板1上にリンガラス2を成膜し、リンガラス2に開口部4bを形成した後、開口部4bが形成されたリンガラス2をマスクとしてP型不純物のイオン注入Iを半導体基板1に行うことにより、半導体基板1の第2の領域R2にP型不純物注入層6を形成し、半導体基板1の熱処理を行うことにより、リンガラス2に含まれるリンを半導体基板1に拡散させ、半導体基板1の第1の領域R1にN型不純物拡散層7を形成し、P型不純物注入層6に含まれるP型不純物およびN型不純物拡散層7に含まれるN型不純物のドライブインを行うことにより、Pウェル9およびNウェル10を半導体基板1に形成する。
【選択図】 図1
【解決手段】 半導体基板1上にリンガラス2を成膜し、リンガラス2に開口部4bを形成した後、開口部4bが形成されたリンガラス2をマスクとしてP型不純物のイオン注入Iを半導体基板1に行うことにより、半導体基板1の第2の領域R2にP型不純物注入層6を形成し、半導体基板1の熱処理を行うことにより、リンガラス2に含まれるリンを半導体基板1に拡散させ、半導体基板1の第1の領域R1にN型不純物拡散層7を形成し、P型不純物注入層6に含まれるP型不純物およびN型不純物拡散層7に含まれるN型不純物のドライブインを行うことにより、Pウェル9およびNウェル10を半導体基板1に形成する。
【選択図】 図1
Description
本発明は半導体装置の製造方法に関し、特に、ツインウェルを自己整合的に形成する方法に適用して好適なものである。
NチャンネルトランジスタとPチャンネルトランジスタとを同一半導体基板に形成するために、ツインウェル構造が用いられている。このツインウェル構造を自己整合的に形成する方法としては以下の方法がある。すなわち、半導体基板の一部の領域をシリコン窒化膜で覆った後、そのシリコン窒化膜をマスクとして、N型不純物を半導体基板にイオン注入する。そして、そのシリコン窒化膜をマスクとして、半導体基板の熱酸化を行うことにより、シリコン窒化膜で覆われていない領域に熱酸化膜を形成するとともに、N型不純物のドライブインを行うことでNウェルを形成する。次に、シリコン窒化膜を除去し、熱酸化膜をマスクとしてP型不純物を半導体基板にイオン注入し、そのP型不純物のドライブインを行うことでPウェルを形成する。
また、例えば、特許文献1には、構造上段差のない平らな基板面を有するセルフアラインによるツインウェルの製造方法が開示されている。すなわち、半導体基板の一部の領域を犠牲膜で覆った後、その犠牲膜をマスクとして、N型不純物を半導体基板にイオン注入する。次に、犠牲膜で覆われていない領域を平坦化膜で埋め込んだ後、犠牲膜を除去し、平坦化膜をマスクとして、P型不純物を半導体基板にイオン注入する。そして、半導体基板にイオン注入されたN型不純物およびP型不純物のドライブインを行うことで、NウェルおよびPウェルを形成する。
特開平9−283639号公報
しかしながら、従来のツインウェルの製造方法では、Pウェル上には厚い熱酸化膜が形成されるので、NウェルとPウェルとの間に段差が生成され、ポリシリコンゲートの寸法制御に悪影響を及ぼすという問題があった。
また、特許文献1に開示された方法では、NウェルとPウェルとの間の段差が解消されるものの、犠牲膜で覆われていない領域を平坦化膜で埋め込む必要がある上に、イオン注入を2回行う必要があり、工程増を招くという問題があった。
また、特許文献1に開示された方法では、NウェルとPウェルとの間の段差が解消されるものの、犠牲膜で覆われていない領域を平坦化膜で埋め込む必要がある上に、イオン注入を2回行う必要があり、工程増を招くという問題があった。
そこで、本発明の目的は、工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、NウェルとPウェルとの間の段差を解消することが可能な半導体装置の製造方法を提供することである。
上述した課題を解決するために、本発明の一態様に係る半導体装置の製造方法によれば、第1導電型不純物がドープされたガラス材を半導体基板上に成膜する工程と、前記半導体基板上の第1の領域に前記ガラス材を残したまま、前記半導体基板上の第2の領域の前記ガラス材を選択的に除去する工程と、前記ガラス材をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、前記ガラス材にドープされた第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、前記半導体基板上の第1の領域の前記ガラス材を除去する工程と、前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする。
これにより、第1導電型不純物がドープされたガラス材をマスクとして半導体基板に第2導電型不純物をイオン注入することが可能となるとともに、ガラス材に含まれる第1導電型不純物を半導体基板に拡散させることが可能となる。このため、第1導電型不純物を半導体基板に導入するためにイオン注入する必要がなくなるとともに、第2導電型不純物を第2の領域に選択的にイオン注入するために、半導体基板の熱酸化を行ったり、平坦化膜を形成したりする必要がなくなり、工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、NウェルとPウェルとの間の段差を解消することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1導電型不純物がドープされたガラス材を半導体基板上に成膜する工程と、前記ガラス材上にシリコン窒化膜を成膜する工程と、前記半導体基板上の第1の領域に前記ガラス材および前記シリコン窒化膜を残したまま、前記半導体基板上の第2の領域の前記ガラス材および前記シリコン窒化膜を選択的に除去する工程と、前記シリコン窒化膜をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、前記ガラス材にドープされた第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、前記半導体基板上の第1の領域の前記ガラス材および前記シリコン窒化膜を除去する工程と、前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする。
これにより、第1導電型不純物がドープされたガラス材をシリコン窒化膜で覆った上で、第1導電型不純物がドープされたガラス材の形状に対応したシリコン窒化膜をマスクとして半導体基板に第2導電型不純物をイオン注入することが可能となるとともに、ガラス材に含まれる第1導電型不純物を半導体基板に拡散させることが可能となる。このため、第1導電型不純物を半導体基板に導入するためにイオン注入する必要がなくなるだけでなく、第2導電型不純物を第2の領域に選択的にイオン注入するために、半導体基板の熱酸化を行ったり、平坦化膜を形成したりする必要がなくなるとともに、第2導電型不純物がガラス材に注入されることを防止することができ、工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、NウェルとPウェルとの間の段差を解消することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1導電型不純物がドープされたガラス材はリンガラスであることを特徴とする。
これにより、第1導電型不純物がドープされたガラス材を半導体基板上に安定して成膜することができ、ガラス材に含まれる第1導電型不純物を半導体基板に安定して拡散させることができる。
これにより、第1導電型不純物がドープされたガラス材を半導体基板上に安定して成膜することができ、ガラス材に含まれる第1導電型不純物を半導体基板に安定して拡散させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記半導体基板上の第2の領域の前記ガラス材を選択的に除去する時に、前記第2の領域の半導体基板をオーバーエッチングする工程をさらに備えることを特徴とする。
これにより、エッチング時間を調整することで、PウェルとNウェルとの境界に段差を形成することが可能となり、工程増を伴うことなく、マスク合わせを精度よく行うことが可能となる。
これにより、エッチング時間を調整することで、PウェルとNウェルとの境界に段差を形成することが可能となり、工程増を伴うことなく、マスク合わせを精度よく行うことが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、第1導電型不純物を半導体基板の表面に付着させる工程と、前記第1導電型不純物が付着された半導体基板上にシリコン窒化膜を成膜する工程と、前記半導体基板上の第1の領域に前記第1導電型不純物および前記シリコン窒化膜を残したまま、前記半導体基板上の第2の領域の前記第1導電型不純物および前記シリコン窒化膜を選択的に除去する工程と、前記シリコン窒化膜をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、前記半導体基板の表面に付着された第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、前記半導体基板上の第1の領域の前記シリコン窒化膜を除去する工程と、前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする。
これにより、半導体基板の表面に付着された第1導電型不純物をシリコン窒化膜で覆った上で、第1導電型不純物の形状に対応したシリコン窒化膜をマスクとして半導体基板に第2導電型不純物をイオン注入することが可能となるとともに、半導体基板の表面に付着された第1導電型不純物を半導体基板に拡散させることが可能となる。このため、第1導電型不純物を半導体基板に導入するためにイオン注入する必要がなくなるだけでなく、第2導電型不純物を第2の領域に選択的にイオン注入するために、半導体基板の熱酸化を行ったり、平坦化膜を形成したりする必要がなくなるとともに、第2導電型不純物がガラス材に注入されることを防止することが可能となり、工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、NウェルとPウェルとの間の段差を解消することが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1導電型不純物を半導体基板の表面に付着させる工程は、リン酸ディップであることを特徴とする。
これにより、リン酸ディップを行うことで、第1導電型不純物を半導体基板の表面に付着させることができ、製造工程の煩雑化を抑制しつつ、第1導電型不純物を半導体基板に拡散させることが可能となる。
これにより、リン酸ディップを行うことで、第1導電型不純物を半導体基板の表面に付着させることができ、製造工程の煩雑化を抑制しつつ、第1導電型不純物を半導体基板に拡散させることが可能となる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1導電型不純物を前記半導体基板に拡散させる前に、前記第2の領域をノンドープシリコン酸化膜で覆う工程をさらに備えることを特徴とする。
これにより、第1導電型不純物を半導体基板に拡散させるために、半導体基板の熱処理を行った場合においても、半導体基板にイオン注入された第2導電型不純物がアウトディフュージョンすることを防止することができ、第2導電型不純物を半導体基板に効率よく拡散させることができる。
これにより、第1導電型不純物を半導体基板に拡散させるために、半導体基板の熱処理を行った場合においても、半導体基板にイオン注入された第2導電型不純物がアウトディフュージョンすることを防止することができ、第2導電型不純物を半導体基板に効率よく拡散させることができる。
また、本発明の一態様に係る半導体装置の製造方法によれば、前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う前に、前記第1導電型不純物拡散層および前記第2導電型不純物注入層をノンドープシリコン酸化膜で覆う工程をさらに備えることを特徴とする。
これにより、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物をドライブインさせるために、半導体基板の熱処理を行った場合においても、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物がアウトディフュージョンすることを防止することができ、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物を効率よくドライブインさせることができる。
これにより、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物をドライブインさせるために、半導体基板の熱処理を行った場合においても、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物がアウトディフュージョンすることを防止することができ、第1導電型不純物拡散層の第1導電型不純物および第2導電型不純物注入層の第2導電型不純物を効率よくドライブインさせることができる。
以下、本発明の実施形態に係る半導体装置の製造方法について図面を参照しながら説明する。
図1および図2は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図1(a)において、半導体基板1上にリンガラス2を成膜し、CVDなどの方法により、リンガラス2上にシリコン窒化膜3を形成する。なお、半導体基板1の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。
図1および図2は、本発明の一実施形態に係る半導体装置の製造方法を示す断面図である。
図1(a)において、半導体基板1上にリンガラス2を成膜し、CVDなどの方法により、リンガラス2上にシリコン窒化膜3を形成する。なお、半導体基板1の材質としては、例えば、Si、Ge、SiGe、SiC、SiSn、PbS、GaAs、InP、GaP、GaNまたはZnSeなどを用いることができる。
次に、図1(b)に示すように、フォトリソグラフィー技術およびエッチング技術を用いてシリコン窒化膜3をパターニングすることにより、シリコン窒化膜3に開口部4aを形成し、半導体基板1の第1の領域R1にシリコン窒化膜3を残したまま、半導体基板1の第2の領域R2のシリコン窒化膜3を除去する。そして、開口部4aが形成されたシリコン窒化膜3をマスクとしてリンガラス2を選択的にエッチングすることにより、リンガラス2に開口部4bを形成し、半導体基板1の第1の領域R1にリンガラス2を残したまま、半導体基板1の第2の領域R2のリンガラス2を除去する。
次に、図1(c)に示すように、CVDなどの方法により、ノンドープシリコン酸化膜5を半導体基板1上に成膜する。ここで、ノンドープシリコン酸化膜5を半導体基板1上に成膜することにより、リンガラス2に含まれるリンを半導体基板1に拡散させるための熱処理を行った場合においても、P型不純物注入層6に含まれるP型不純物のアウトディフュージョンを抑制することができる。
次に、図1(d)に示すように、開口部4aが形成されたシリコン窒化膜3をマスクとしてP型不純物のイオン注入Iを半導体基板1に行うことにより、半導体基板1の第2の領域R2にP型不純物注入層6を形成する。なお、P型不純物としては、例えば、ボロンを用いることができる。ここで、リンガラス2上にシリコン窒化膜3を形成することにより、P型不純物のイオン注入Iを半導体基板1に行った場合においても、リンガラス2にP型不純物が注入されることを防止することが可能となるとともに、リンガラス2に含まれるリンを半導体基板1に拡散させるための熱処理を行った場合においても、リンガラス2に含まれるリンのアウトディフュージョンを抑制することができる。
次に、図2(a)に示すように、半導体基板1の熱処理を行うことにより、リンガラス2に含まれるリンを半導体基板1に拡散させ、半導体基板1の第1の領域R1にN型不純物拡散層7を形成する。なお、半導体基板1の熱処理方法としては、例えば、温度が890〜900℃程度のRPA(Rapid Thermal Anneal)を用いることができる。
次に、図2(b)に示すように、ノンドープシリコン酸化膜5、シリコン窒化膜3およびリンガラス2を半導体基板1から除去する。
次に、図2(c)に示すように、CVDなどの方法により、ノンドープシリコン酸化膜8を、P型不純物注入層6およびN型不純物拡散層7が形成された半導体基板1上に形成する。ここで、P型不純物注入層6およびN型不純物拡散層7が形成された半導体基板1上にノンドープシリコン酸化膜8を形成することにより、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物をドライブインさせるために、半導体基板1の熱処理を行った場合においても、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物がアウトディフュージョンすることを防止することができ、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物を効率よくドライブインさせることができる。
次に、図2(c)に示すように、CVDなどの方法により、ノンドープシリコン酸化膜8を、P型不純物注入層6およびN型不純物拡散層7が形成された半導体基板1上に形成する。ここで、P型不純物注入層6およびN型不純物拡散層7が形成された半導体基板1上にノンドープシリコン酸化膜8を形成することにより、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物をドライブインさせるために、半導体基板1の熱処理を行った場合においても、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物がアウトディフュージョンすることを防止することができ、P型不純物注入層6のP型不純物およびN型不純物拡散層7のN型不純物を効率よくドライブインさせることができる。
次に、図2(d)に示すように、P型不純物注入層6に含まれるP型不純物およびN型不純物拡散層7に含まれるN型不純物のドライブインを行うことにより、Pウェル9およびNウェル10を半導体基板1に形成する。
そして、Pウェル9およびNウェル10が半導体基板1に形成されると、NチャンネルトランジスタをPウェル9に形成するとともに、PチャンネルトランジスタをNウェル10に形成することができる。
そして、Pウェル9およびNウェル10が半導体基板1に形成されると、NチャンネルトランジスタをPウェル9に形成するとともに、PチャンネルトランジスタをNウェル10に形成することができる。
これにより、リンガラス2をシリコン窒化膜3で覆った上で、シリコン窒化膜3をマスクとして半導体基板1にP型不純物をイオン注入することが可能となるとともに、リンガラス2に含まれるN型不純物を半導体基板1に拡散させることが可能となる。このため、N型不純物を半導体基板1に導入するためにイオン注入する必要がなくなるだけでなく、P型不純物を第2の領域R2に選択的にイオン注入するために、半導体基板1の熱酸化を行ったり、半導体基板1上に平坦化膜を形成したりする必要がなくなるとともに、P型不純物がリンガラス2に注入されることを防止することができ、工程増の増大を抑制しつつ、ツインウェルを自己整合的に形成できるとともに、Pウェル9とNウェル10との間の段差を解消することが可能となる。
そして、Pウェル9およびNウェル10が半導体基板1に形成されると、NチャンネルトランジスタおよびPチャンネルトランジスタをPウェル9およびNウェル10にそれぞれ精度よく形成することが可能となるとともに、CMOS回路の高密度集積化を図ることができる。
なお、上述した実施形態では、リンガラス2上にシリコン窒化膜3を形成する方法を例にとって説明したが、リンガラス2上にシリコン窒化膜3を形成しないようにしてもよい。
なお、上述した実施形態では、リンガラス2上にシリコン窒化膜3を形成する方法を例にとって説明したが、リンガラス2上にシリコン窒化膜3を形成しないようにしてもよい。
また、上述した実施形態では、P型不純物のイオン注入Iを行う前にノンドープシリコン酸化膜5を半導体基板1上に成膜する方法を例にとって説明したが、ノンドープシリコン酸化膜5を半導体基板1上に成膜しないようにしてもよい。
また、上述した実施形態では、P型不純物注入層6に含まれるP型不純物およびN型不純物拡散層7に含まれるN型不純物のドライブインを行う前にノンドープシリコン酸化膜8を半導体基板1上に成膜する方法を例にとって説明したが、ノンドープシリコン酸化膜8を半導体基板1上に成膜しないようにしてもよい。
また、上述した実施形態では、P型不純物注入層6に含まれるP型不純物およびN型不純物拡散層7に含まれるN型不純物のドライブインを行う前にノンドープシリコン酸化膜8を半導体基板1上に成膜する方法を例にとって説明したが、ノンドープシリコン酸化膜8を半導体基板1上に成膜しないようにしてもよい。
また、上述した実施形態では、P型不純物注入層6を形成するためのイオン注入Iを半導体基板1に行ってから、N型不純物拡散層7を形成するために、リンガラス2に含まれるリンを半導体基板1に拡散させる方法を例にとって説明したが、リンガラス2に含まれるリンを半導体基板1に拡散させることでN型不純物拡散層7を形成してから、P型不純物注入層6を形成するためのイオン注入Iを半導体基板1に行うようにしてもよい。これにより、リンガラス2に含まれるリンを半導体基板1に拡散させるための熱処理を行った場合においても、P型不純物注入層6に含まれるP型不純物のアウトディフュージョンを防止することができる。
また、図1(b)において、半導体基板1の第2の領域R2のリンガラス2を選択的に除去する時に、第2の領域R2の半導体基板1をオーバーエッチングするようにしてもよい。これにより、リンガラス2を選択的に除去する時のエッチング時間を調整することで、Pウェル9とNウェル10との境界に段差を形成することが可能となり、工程増を伴うことなく、マスク合わせを精度よく行うことが可能となる。
また、上述した実施形態では、N型不純物拡散層7を形成するために、半導体基板1上にリンガラス2を形成する方法について説明したが、半導体基板1上にリンガラス2を形成する代わりに、半導体基板1のリン酸ディップを行うことにより、半導体基板1の表面にリンを付着させるようにしてもよい。そして、半導体基板1の第2の領域R2のリンをエッチング除去し、半導体基板1の第1の領域R1のリンを拡散させることで、半導体基板1の第1の領域R1にN型不純物拡散層を形成することが可能となるとともに、半導体基板1の第1の領域R1にP型不純物拡散層をイオン注入することで、半導体基板1の第2の領域R2にP型不純物拡散層を形成することができる。
1 半導体基板、2 リンガラス、3 シリコン窒化膜、4a、4b 開口部、5、8 ノンドープシリコン酸化膜、6 P型不純物注入層、7 N型不純物拡散層、9 Pウェル、10 Nウェル、R1 第1の領域、R2 第2の領域
Claims (8)
- 第1導電型不純物がドープされたガラス材を半導体基板上に成膜する工程と、
前記半導体基板上の第1の領域に前記ガラス材を残したまま、前記半導体基板上の第2の領域の前記ガラス材を選択的に除去する工程と、
前記ガラス材をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、
前記ガラス材にドープされた第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、
前記半導体基板上の第1の領域の前記ガラス材を除去する工程と、
前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする半導体装置の製造方法。 - 第1導電型不純物がドープされたガラス材を半導体基板上に成膜する工程と、
前記ガラス材上にシリコン窒化膜を成膜する工程と、
前記半導体基板上の第1の領域に前記ガラス材および前記シリコン窒化膜を残したまま、前記半導体基板上の第2の領域の前記ガラス材および前記シリコン窒化膜を選択的に除去する工程と、
前記シリコン窒化膜をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、
前記ガラス材にドープされた第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、
前記半導体基板上の第1の領域の前記ガラス材および前記シリコン窒化膜を除去する工程と、
前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第1導電型不純物がドープされたガラス材はリンガラスであることを特徴とする請求項1または2記載の半導体装置の製造方法。
- 前記半導体基板上の第2の領域の前記ガラス材を選択的に除去する時に、前記第2の領域の半導体基板をオーバーエッチングする工程をさらに備えることを特徴とする請求項1から3のいずれか1項記載の半導体装置の製造方法。
- 第1導電型不純物を半導体基板の表面に付着させる工程と、
前記第1導電型不純物が付着された半導体基板上にシリコン窒化膜を成膜する工程と、
前記半導体基板上の第1の領域に前記第1導電型不純物および前記シリコン窒化膜を残したまま、前記半導体基板上の第2の領域の前記第1導電型不純物および前記シリコン窒化膜を選択的に除去する工程と、
前記シリコン窒化膜をマスクとして前記半導体基板に第2導電型不純物をイオン注入することにより、第2導電型不純物注入層を前記第2の領域に形成する工程と、
前記半導体基板の表面に付着された第1導電型不純物を前記半導体基板に拡散させることにより、第1導電型不純物拡散層を前記第1の領域に形成する工程と、
前記半導体基板上の第1の領域の前記シリコン窒化膜を除去する工程と、
前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う工程とを備えることを特徴とする半導体装置の製造方法。 - 前記第1導電型不純物を半導体基板の表面に付着させる工程は、リン酸ディップであることを特徴とする請求項5記載の半導体装置の製造方法。
- 前記第1導電型不純物を前記半導体基板に拡散させる前に、前記第2の領域をノンドープシリコン酸化膜で覆う工程をさらに備えることを特徴とする請求項1から6のいずれか1項記載の半導体装置の製造方法。
- 前記第1導電型不純物拡散層の第1導電型不純物および前記第2導電型不純物注入層の第2導電型不純物のドライブインを行う前に、前記第1導電型不純物拡散層および前記第2導電型不純物注入層をノンドープシリコン酸化膜で覆う工程をさらに備えることを特徴とする請求項1から7のいずれか1項記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000441A JP2006190743A (ja) | 2005-01-05 | 2005-01-05 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005000441A JP2006190743A (ja) | 2005-01-05 | 2005-01-05 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006190743A true JP2006190743A (ja) | 2006-07-20 |
Family
ID=36797687
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005000441A Withdrawn JP2006190743A (ja) | 2005-01-05 | 2005-01-05 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006190743A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014179528A (ja) * | 2013-03-15 | 2014-09-25 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
US9082699B2 (en) | 2012-05-28 | 2015-07-14 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor device |
CN112928019A (zh) * | 2021-01-25 | 2021-06-08 | 杰华特微电子(杭州)有限公司 | 用于半导体器件的漂移区的制造方法 |
-
2005
- 2005-01-05 JP JP2005000441A patent/JP2006190743A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9082699B2 (en) | 2012-05-28 | 2015-07-14 | Canon Kabushiki Kaisha | Method of manufacturing a semiconductor device |
JP2014179528A (ja) * | 2013-03-15 | 2014-09-25 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
CN112928019A (zh) * | 2021-01-25 | 2021-06-08 | 杰华特微电子(杭州)有限公司 | 用于半导体器件的漂移区的制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101811796B1 (ko) | 급경사 접합 프로파일을 갖는 소스/드레인 영역들을 구비하는 반도체 소자 및 그 제조방법 | |
JP5795260B2 (ja) | 段階的な形状の構造を有する埋め込み歪誘起材質を伴うトランジスタ | |
JP2000260987A (ja) | 半導体装置とその製造方法 | |
KR100381347B1 (ko) | 반도체 장치와 그 제조 방법 | |
US6815284B2 (en) | Manufacturing method of semiconductor device | |
KR20090031216A (ko) | 반도체 집적 회로 장치의 제조 방법 | |
JP4138601B2 (ja) | 半導体装置の製造方法 | |
TW202107618A (zh) | 半導體裝置形成方法 | |
US7897464B2 (en) | Method of manufacturing semiconductor device | |
JP2907344B2 (ja) | 半導体装置およびその製造方法 | |
JP2007287798A (ja) | 半導体装置及びその製造方法 | |
US6207518B1 (en) | Method of manufacturing semiconductor device | |
JP2006190743A (ja) | 半導体装置の製造方法 | |
JP4141095B2 (ja) | 半導体装置とその製造方法 | |
JPH08335699A (ja) | 縦型電界効果トランジスタ、相補型の縦型電界効果トランジスタ及びその製造方法 | |
JPH10200106A (ja) | 半導体装置及びその製造方法 | |
JP4146121B2 (ja) | 半導体装置の製造方法 | |
JP2004253778A (ja) | 半導体装置及びその製造方法 | |
KR100610460B1 (ko) | 시모스(cmos) 트랜지스터 및 그 제조 방법 | |
JP2000049334A (ja) | 半導体装置及びその製造方法 | |
JP2005191202A (ja) | 半導体装置 | |
JP7454776B2 (ja) | 半導体装置及びその製造方法 | |
US20240071818A1 (en) | Semiconductor device and method of fabricating the same | |
JP2006060175A (ja) | 半導体装置及びその製造方法 | |
JP2006210668A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070404 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080401 |