JP7454776B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP7454776B2 JP7454776B2 JP2022106546A JP2022106546A JP7454776B2 JP 7454776 B2 JP7454776 B2 JP 7454776B2 JP 2022106546 A JP2022106546 A JP 2022106546A JP 2022106546 A JP2022106546 A JP 2022106546A JP 7454776 B2 JP7454776 B2 JP 7454776B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- gate
- semiconductor device
- oxide film
- oxidized region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 74
- 229910052710 silicon Inorganic materials 0.000 claims description 74
- 239000010703 silicon Substances 0.000 claims description 74
- 239000000758 substrate Substances 0.000 claims description 74
- 238000000034 method Methods 0.000 claims description 58
- 208000022010 Lhermitte-Duclos disease Diseases 0.000 claims description 38
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 16
- 239000012535 impurity Substances 0.000 claims description 15
- 238000002513 implantation Methods 0.000 claims description 10
- 230000001590 oxidative effect Effects 0.000 claims description 4
- 230000000873 masking effect Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 25
- 125000001475 halogen functional group Chemical group 0.000 description 15
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000004088 simulation Methods 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 5
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 229910052698 phosphorus Inorganic materials 0.000 description 5
- 239000011574 phosphorus Substances 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 229910052796 boron Inorganic materials 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241000293849 Cordylanthus Species 0.000 description 1
- 229910005883 NiSi Inorganic materials 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は、半導体装置及びその製造方法に関するものである。
半導体装置では、各回路を構成するためにＭＯＳＦＥＴがシリコン基板上に構成される（例えば特許文献１）。
ＰＭＯＳＦＥＴの特性を向上させるために、ソースやドレインにＳｉＧｅを使用する場合がある。しかしながら、ＳｉＧｅを使用する場合には、エピ層を形成するための特別な装置（ＣＶＤ装置）が必要である。このため、ＳｉＧｅを使用したＭＯＳを製造するためにはコストがかかり、このような技術は一部のハイパフォーマンストランジスタにしか用いることができなかった。
本発明は、このような事情に鑑みてなされたものであって、コストの増加を抑制しつつ特性を向上することのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の第１態様は、シリコン基板上にゲート酸化膜を介して構成されたゲートと、前記シリコン基板において、前記ゲートの下部のチャネル領域を挟んで構成されたソース及びドレインと、前記ソース及び前記ドレインのそれぞれに対応する複数のＬＤＤと、を備え、前記ゲート酸化膜の下部の前記シリコン基板の面を第１面とし、前記ゲート酸化膜に対する前記ソース側の前記シリコン基板の面を第２面とし、前記ゲート酸化膜に対する前記ドレイン側の前記シリコン基板の面を第３面とした場合に、前記第１面に対して、前記第２面及び前記第３面は積層方向に段差を有しており、前記段差における前記シリコン基板の各側壁のそれぞれには、各前記ＬＤＤのチャネル領域側端部の位置決めを行うとともに、前記チャネル領域に応力を発生させる酸化領域が形成される半導体装置である。
上記のような構成によれば、第１面に対して、第２面及び第３面は積層方向に段差を有しており、段差におけるシリコン基板の側壁には酸化領域が形成されることで、チャネル領域（例えばチャネルの中心）に対して圧縮応力を発生させることができる。これによって、チャネル領域における移動度が向上し、オン電流が向上する。このため、動作速度が向上する。
上記半導体装置において、前記酸化領域は、前記ゲートの側壁から、前記段差における前記シリコン基板の側壁にわたって構成されることとしてもよい。
上記のような構成によれば、酸化領域は、ゲートの側壁から段差におけるシリコン基板の側壁にわたって構成されることで、効果的にチャネルへ圧縮応力を発生させることができる。
上記半導体装置において、前記酸化領域は、前記シリコン基板が酸化した部材により構成されることとしてもよい。
上記のような構成によれば、シリコン基板を熱酸化することで酸化領域を形成することができる。
上記半導体装置において、前記段差は、積層方向に１０ｎｍ以上４０ｎｍ以下であることとしてもよい。
上記のような構成によれば、段差を積層方向に１０ｎｍ以上４０ｎｍ以下とすることで、効果的にチャネルへ圧縮応力を発生させることができる。
上記半導体装置において、前記酸化領域は、幅が１０ｎｍ以上２０ｎｍ以下であることとしてもよい。
上記のような構成によれば、酸化領域の幅を１０ｎｍ以上２０ｎｍ以下とすることで、効果的にチャネルへ圧縮応力を発生させることができる。
上記半導体装置において、前記第１面と前記第２面とは第１側壁面を介して連続し、前記第１面と前記第３面とは第２側壁面を介して連続し、前記第１側壁面と前記第２側壁面との間の距離は積層方向下側に向かって大きくなることとしてもよい。
上記のような構成によれば、第１側壁面と第２側壁面との間の距離は積層方向下側に向かって大きくなることで、酸化領域が熱酸化で形成されたこととなり、効果的にチャネルへ圧縮応力を発生させることができる。
上記半導体装置において、前記ゲートと前記シリコン基板の間に形成された前記ゲート酸化膜は、積層方向の幅が、積層方向と直交する方向に向かって大きくなることとしてもよい。
上記のような構成によれば、ゲート酸化膜は、積層方向の幅が、積層方向と直交する方向に向かって大きくなることで、酸化領域が熱酸化で形成されたこととなり、効果的にチャネルへ圧縮応力を発生させることができる。
上記半導体装置において、前記ゲートには、前記酸化領域を介してサイドウォールが形成されることとしてもよい。
上記のような構成によれば、酸化領域の周りにサイドウォールが形成される。
上記半導体装置において、前記ゲートと、前記ソースと、前記ドレインとによりＰＭＯＳが構成されることとしてもよい。
上記のような構成によれば、ＰＭＯＳのため、チャネルの圧縮応力で効果的に移動度が向上する。
上記半導体装置において、前記酸化領域は、前記チャネル領域に圧縮応力を発生させるように構成されることとしてもよい。
上記のような構成によれば、酸化領域によってチャネル領域に圧縮応力を発生させ、チャネル領域における移動度を向上させることが可能となる。
本発明の第２態様は、シリコン基板の表面に対してゲート酸化膜及びゲートを形成するゲート形成工程と、前記ゲートをマスクしてエッチングを行い、前記ゲート酸化膜の下部の前記シリコン基板の面を第１面とし、前記ゲート酸化膜に対するソース側の前記シリコン基板の面を第２面とし、前記ゲート酸化膜に対するドレイン側の前記シリコン基板の面を第３面とした場合に、前記第１面に対して、前記第２面及び前記第３面に積層方向の段差を形成し、前記シリコン基板に凸部を形成するエッチング工程と、熱酸化により、前記段差における前記シリコン基板の各側壁のそれぞれに、前記凸部に応力を発生させる酸化領域を形成する熱酸化工程と、前記シリコン基板に不純物を注入するとともに、前記酸化領域に基づいて前記凸部側端部の位置決めをしてＬＤＤを形成するＬＤＤ注入工程とを有する半導体装置の製造方法である。
上記のような構成によれば、第１面に対して、第２面及び第３面は積層方向に段差を有しており、段差におけるシリコン基板の側壁には酸化領域が形成されることで、チャネル領域（例えばチャネルの中心）に対して圧縮応力を発生させることができる。これによって、チャネル領域における移動度が向上し、オン電流が向上する。このため、動作速度が向上する。
上記半導体装置において、前記熱酸化工程は、前記エッチング工程の後に行われることとしてもよい。
上記のような構成によれば、エッチング工程で段差を形成してから酸化領域を形成することができる。
上記半導体装置において、前記シリコン基板に不純物を注入してＬＤＤを形成するＬＤＤ注入工程を有し、前記熱酸化工程は、前記ＬＤＤ注入工程の前に行われることとしてもよい。
上記のような構成によれば、ＬＤＤを形成する前に、酸化領域を形成することができる。
本発明によれば、コストの増加を抑制しつつ特性を向上するという効果を奏する。
以下に、本発明に係る半導体装置及びその製造方法の一実施形態について、図面を参照して説明する。
（半導体装置の構造）
図１は、本実施形態に係る半導体装置１０の断面図である。半導体装置１０は、図１に示すようにＰ型のＭＯＳＦＥＴ（以下、「ＰＭＯＳ」という）である。なお、半導体装置１０としては、後述するように、他の素子（例えばＮＭＯＳ）が混載されていてもよい。例えばゲート長は６０ｎｍである。
図１は、本実施形態に係る半導体装置１０の断面図である。半導体装置１０は、図１に示すようにＰ型のＭＯＳＦＥＴ（以下、「ＰＭＯＳ」という）である。なお、半導体装置１０としては、後述するように、他の素子（例えばＮＭＯＳ）が混載されていてもよい。例えばゲート長は６０ｎｍである。
ＰＭＯＳは、ゲートＧと、ソースＳと、ドレインＤが形成されている。ゲートＧは、シリコン基板Ｓｕｂ上にゲート酸化膜ＧＯを介して形成される。ソースＳとドレインＤは、シリコン基板Ｓｕｂにおいて、ゲートＧの下部のチャネル領域Ｃを挟んで構成される。このように、ゲートＧと、ソースＳと、ドレインＤとによりＰＭＯＳの各端子が構成される。
また、ＰＭＯＳには、ソースＳ及びドレインＤのそれぞれに対応して、ＬＤＤ１４とＨａｌｏ１５が形成される。なお、例えばゲート長が長い場合（例えば０．５μｍ）にはＬＤＤ１４とＨａｌｏ１５は省略することとしても良い。ゲート長が短い場合（例えば６０ｎｍ）にはＬＤＤ１４とＨａｌｏ１５は形成されることが好ましい。
そして、ＰＭＯＳには、リセス部ＲＣが形成される。リセス部ＲＣは、シリコン基板Ｓｕｂの表面が凹んでいる部分（凹部）である。すなわち、リセス部ＲＣにおけるシリコン基板Ｓｕｂの表面は、ゲートＧ直下のシリコン基板Ｓｕｂの表面や、ＳＴＩ１１の表面に対して、積層方向において低い位置となる。積層方向とは、シリコン基板Ｓｕｂの表面に対して要素を積層する方向である。
具体的には、図１に示すように、ゲート酸化膜ＧＯの下部のシリコン基板Ｓｕｂの面を第１面ＳＦ１とし、ゲート酸化膜ＧＯに対するソースＳ側のシリコン基板Ｓｕｂの面を第２面ＳＦ２とし、ゲート酸化膜ＧＯに対するドレインＤ側のシリコン基板Ｓｕｂの面を第３面ＳＦ３する。すなわち、ゲート酸化膜ＧＯ（第１面ＳＦ１）からソースＳ側のＳＴＩ１１までの間のシリコン基板Ｓｕｂの表面に第２面ＳＦ２があり、ゲート酸化膜ＧＯ（第１面ＳＦ１）からドレインＤ側のＳＴＩ１１までの間のシリコン基板Ｓｕｂの表面に第３面ＳＦ３がある。
リセス部ＲＣは、第２面ＳＦ２及び第３面ＳＦ３のくぼみとなる。すなわち、第１面ＳＦ１に対して、第２面ＳＦ２及び第３面ＳＦ３のそれぞれは、積層方向に段差Ｘを有している。段差Ｘとは第１面ＳＦ１の表面に対する第２面ＳＦ２（または第３面ＳＦ３）の表面の積層方向の高低差である。段差Ｘは、積層方向に１０ｎｍ以上４０ｎｍ以下となる。なお、第１面ＳＦ１と、第２面ＳＦ２または第３面ＳＦ３との段差Ｘの最大が１０ｎｍ以上４０ｎｍ以下となることが好ましい。例えば、段差Ｘが１０ｎｍ未満の場合には酸化領域ＯＳからの圧縮力が弱くなり十分な効果を得ることができず、段差Ｘが４０ｎｍより大きい場合にはＬＤＤ１４とＨａｌｏ１５の接合位置の調整が困難となり、トランジスタの動作に支障をきたす可能性がある（オフ電流の増加やしきい値電圧のプラス方向へのシフト等）ため、段差Ｘは１０ｎｍ以上４０ｎｍ以下とすることが好ましい。
そして、リセス部ＲＣには、酸化領域ＯＳ（オフセットスペーサー）が形成される。具体的には、酸化領域ＯＳは、ゲートＧの側壁から、段差Ｘにおけるシリコン基板Ｓｕｂの側壁にわたって形成される。後述するように、特に段差Ｘにおけるシリコン基板Ｓｕｂの側壁に酸化領域ＯＳが形成されることで、リセス部ＲＣのくぼみのチャネル領域Ｃ近くの壁面に酸化領域ＯＳを形成して、チャネル領域Ｃに対して圧縮応力を発生させることができる。
酸化領域ＯＳは、後述するように、熱酸化の工程によって酸化した部材で構成される。すなわち、ゲートＧの側壁の酸化領域ＯＳはゲートＧが酸化したものであり、ゲート酸化膜ＧＯの側壁の酸化領域ＯＳはゲート酸化膜ＧＯが酸化したものであり、ゲートＧ下部のシリコン基板Ｓｕｂの側壁の酸化領域ＯＳは、シリコン基板Ｓｕｂが酸化したものとなる。
酸化領域ＯＳは、幅Ｗが１０ｎｍ以上２０ｎｍ以下である。幅Ｗとは、具体的には、積層方向と直交する方向の酸化領域ＯＳの長さである。例えば、幅Ｗが１０ｎｍ未満の場合には酸化領域ＯＳからの圧縮力が弱くなり十分な効果を得ることができず、幅Ｗが２０ｎｍより大きい場合にはＬＤＤ１４とＨａｌｏ１５の接合位置の調整が困難となり、トランジスタの動作に支障をきたす可能性がある（オフ電流の増加やしきい値電圧のプラス方向へのシフト等）ため、幅は１０ｎｍ以上２０ｎｍ以下とすることが好ましい。
（半導体装置の製造方法）
次に、本実施形態における半導体装置１０の製造方法（プロセスフロー）の一例について図面を参照して説明する。図２から図６は、ＰＭＯＳの製造方法の一例を示している。
次に、本実施形態における半導体装置１０の製造方法（プロセスフロー）の一例について図面を参照して説明する。図２から図６は、ＰＭＯＳの製造方法の一例を示している。
まず、図２に示すように、シリコン基板Ｓｕｂ（Ｐ型基板）に対してＳＴＩ１１を形成する。そして、例えばヒ素やリンといったＮ型の不純物を注入するとともに、アニールを行ってＮＷＥＬＬ１２を形成する（ＷＥＬＬ形成工程）。
次に、図３に示すように、ゲート酸化膜ＧＯ（例えば１．２ｎｍ）を形成し、ゲートＧとして、ポリシリコンゲート電極（例えば２００ｎｍ）を形成する。例えば、ゲートＧはリソグラフィ技術によって形成される。すなわち、図３は、シリコン基板Ｓｕｂの表面に対してゲート酸化膜ＧＯ及びゲートＧを形成するゲート形成工程を示す。
次に、図４に示すように、ゲートＧに対してパターンされたフォトレジストＰＲをマスクとして、シリコン基板Ｓｕｂの表面をエッチングする（エッチング工程）。具体的には、図４に示すように、ゲートＧとＳＴＩ１１との間のシリコン基板Ｓｕｂの表面をエッチングする。これによってリセス部ＲＣが形成される。すなわち、ゲートＧをマスクしてエッチングを行い、積層方向の段差Ｘを形成する。段差Ｘは１０ｎｍ以上４０ｎｍ以下である。
次に、図５に示すように、フォトレジストＰＲを取り除いた後、熱酸化処理を行う（熱酸化工程）。これによって表面が酸化し、図５に示すように表面に酸化膜１６が形成される。この酸化膜１６の幅は、１０ｎｍ以上２０ｎｍ以下となる。図５に示すようにＳＴＩ１１の間の表面が全体的に酸化されるため、この工程で、ゲートＧの側壁から、段差Ｘにおけるシリコン基板Ｓｕｂの側壁にわたって酸化膜１６（酸化領域ＯＳ）が形成される。
そして、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈ）によってエッチングが行われることで、図６に示すように、ゲートＧの側壁から、段差Ｘにおけるシリコン基板Ｓｕｂの側壁にわたる領域以外の酸化膜１６が取り除かれる。これによって、酸化領域ＯＳが形成される（酸化領域形成工程）。特に、段差Ｘにおけるシリコン基板Ｓｕｂの側壁に酸化領域ＯＳが形成される。この酸化領域ＯＳの幅Ｗは、１０ｎｍ以上２０ｎｍ以下となる。
そして、図６に示すように、シリコン基板Ｓｕｂの表面に、例えばヒ素やリンといったＮ型の不純物を注入することで、Ｈａｌｏ１５（Ｎ型Ｈａｌｏ）を形成する（Ｈａｌｏ形成工程）。また、シリコン基板Ｓｕｂの表面に、例えばボロンといったＰ型の不純物を注入することでＬＤＤ１４（Ｐ型ＬＤＤ）を形成する（ＬＤＤ注入工程）。ゲートＧとＬＤＤ１４とをオーバーラップするために傾斜角を設定して不純物注入を行うことが効果的である。
その後、ソースＳやドレインＤが形成され、ＰＭＯＳが形成される。
このように、熱酸化工程は、エッチング工程の後に行われる。また、熱酸化工程は、ＬＤＤ注入工程の前に行われる。
（半導体装置の製造方法の他の例）
次に、本実施形態における半導体装置１０の製造方法（プロセスフロー）の他の例について図面を参照して説明する。本例では、リセス部ＲＣを有するＰＭＯＳと、ＮＭＯＳ（リセス部ＲＣを有さない）とを混載して半導体装置１０を製造する場合の例を示す。
図７から図１９は、ＰＭＯＳ及びＮＭＯＳを混載した半導体装置１０の製造方法の一例を示している。なお、各図では左側にＰＭＯＳを形成し、右側にＮＭＯＳを形成する場合を示している。ＰＭＯＳとＮＭＯＳとは同じシリコン基板Ｓｕｂ上に形成されれば近接していても良いし離れていてもよい。
まず。図７に示すように、ＳＴＩ１１とＷＥＬＬ（ＮＷＥＬＬ１２とＰＷＥＬＬ１７）を形成する。図７は図２の工程に対応する。
次に、図８に示すように、ゲート酸化膜ＧＯとゲートＧを形成する。図８は図３の工程に対応する。また、このとき、ゲートＧのポリシリコン上にＳｉＮ膜１８が形成され、その上にフォトレジストＰＲが形成されて、ゲートＧのポリシリコンがエッチングされる。ＮＭＯＳについても同様にゲートＧｎが形成される。
そして、図９に示すように、ゲートＧ上のＳｉＮ膜１８をマスクとしてエッチングを行い、ＰＭＯＳにリセス部ＲＣを形成する。ＳｉＮ膜１８をマスクとすることで、リセス部ＲＣを形成する際のドライエッチングからＮＭＯＳのゲートＧｎを保護することができる。図９は図４のエッチング工程に対応する。なお、ＰＭＯＳのリセス形成のためにエッチングを行う場合には、リセス部ＲＣを形成しない素子であるＮＭＯＳは全体がフォトレジストＰＲでマスクされている。
次に、ＳｉＮ膜１８が溶液（例えば高温のリン酸など）によって除去され、その後、図１０に示すように、熱酸化によって酸化膜１６が形成される。図１０は図５の工程に対応する。なお、図１０に示すように、酸化膜１６はＮＭＯＳに構成されても良い。ＮＭＯＳにはリセス部ＲＣが形成されないため、酸化膜１６が形成されたとしてもチャネル領域Ｃへの圧縮応力の発生はほとんどない。
次に、図１１に示すように、ＲＩＥによって酸化膜１６がエッチングされ、酸化領域ＯＳが形成される。図１１は図６の工程に対応する。なお、ＮＭＯＳにおいても同様に酸化膜１６がエッチングされる。
次に、図１２に示すように、ＮＭＯＳをフォトレジストＰＲによりマスクした状態で、ＰＭＯＳに対してＬＤＤ１４とＨａｌｏ１５を形成する。具体的には、ホウ素などのＰ型の不純物の注入によりＰ型のＬＤＤ１４を形成し、ヒ素やリンなどのＮ型の不純物の注入によりＮ型のＨａｌｏ１５を形成する。なお、ゲートＧとＬＤＤ１４とをオーバーラップするために傾斜角を設定して不純物注入を行うことが効果的である。
次に、図１３に示すように、ＰＭＯＳをマスクした状態で、ＮＭＯＳに対してＬＤＤ１９とＨａｌｏ２０を形成する。具体的には、ヒ素やリンなどのＮ型の不純物の注入によりＮ型のＬＤＤ１９を形成し、ホウ素やインジウムなどのＰ型の不純物の注入によりＰ型のＨａｌｏ２０を形成する。なお、ゲートＧｎとＬＤＤ１９とをオーバーラップするために傾斜角を設定して不純物注入を行うことが効果的である。
次に、図１４に示すように、ＣＶＤ（化学蒸着）により約８０ｎｍの酸化膜が形成され、サイドウォール１３がＲＩＥによって形成される。このように、ゲートＧには、酸化領域ＯＳを介してサイドウォール１３が形成される。
次に、図１５に示すように、ＮＭＯＳをマスクした状態で、ＰＭＯＳに対してソースＳ及びドレインＤを形成する。具体的には、ホウ素などのＰ型の不純物を注入することで、ソースＳ及びドレインＤを形成する。ソースＳ及びドレインＤは、ＬＤＤ１４よりも深い接合部を持つように埋め込まれる。
次に、図１６に示すように、ＰＭＯＳをマスクした状態で、ＮＭＯＳに対してソースＳｎ及びドレインＤｎを形成する。具体的には、ヒ素やリンなどのＮ型の不純物を注入することで、ソースＳｎ及びドレインＤｎを形成する。ソースＳｎ及びドレインＤｎは、ＬＤＤ１９よりも深い接合部を持つように埋め込まれる。
次に、図１７に示すように、ＰＭＯＳのＬＤＤ１４とソースＳ及びドレインＤとは、ＲＴＡ（ラピッドサーマルアニーリング）によってアクティブ化される。このアニーリングによって拡散が発生する。なお、ＮＭＯＳも同様にアクティブ化される。
その後、図１８に示すように、ＰＶＤ法（スパッタリング）によりシリコン基板Ｓｕｂの表面にニッケル膜２１を形成する。シリコンとニッケルが重なる領域は、焼きなましによってケイ化コバルトへ変化する。そして、酸化領域ＯＳ上のニッケルのみが化学処理によって選択的に除去される。ＮｉＳｉなどのケイ化物は、通常のケイ化物プロセスによって形成される。
そして、図１９に示すように、絶縁層２２がＣＶＤ及びＣＭＰ（化学機械研磨）によって形成され、ゲートＧ、ソースＳ、ドレインＤへのコンタクト２３がドライエッチング等を用いて形成される。なお、図１９で図示した断面図にはゲートＧ（及びゲートＧｎ）のコンタクトは図示していないが、異なる位置（断面）において形成される。
このようなプロセスフローによって、ＰＭＯＳ及びＮＭＯＳが混載した半導体装置１０が製造される。
（半導体装置の効果）
次に、半導体装置１０の効果について説明する。
図２０は、チャネル領域Ｃの周辺を示すＰＭＯＳの断面図である。図２１は、チャネル領域Ｃの中心における積層方向の圧縮応力の変化を示した図である。各図は、段差Ｘ（リセス部ＲＣ）を４０ｎｍ、酸化領域ＯＳの幅Ｗを２０ｎｍとした場合のシミュレーション結果である。なお、ウェハは、ＭＯＳのソースＳ及びドレインＤ間のチャネル方向が結晶方位＜１１０＞と平行になるように配置される（ウェハは回転されない）。
次に、半導体装置１０の効果について説明する。
図２０は、チャネル領域Ｃの周辺を示すＰＭＯＳの断面図である。図２１は、チャネル領域Ｃの中心における積層方向の圧縮応力の変化を示した図である。各図は、段差Ｘ（リセス部ＲＣ）を４０ｎｍ、酸化領域ＯＳの幅Ｗを２０ｎｍとした場合のシミュレーション結果である。なお、ウェハは、ＭＯＳのソースＳ及びドレインＤ間のチャネル方向が結晶方位＜１１０＞と平行になるように配置される（ウェハは回転されない）。
図２０に示すように、段差Ｘにおけるシリコン基板Ｓｕｂの側壁に酸化領域ＯＳが形成されることで、その内側、すなわちチャネル領域Ｃの中心の方向に圧縮応力が発生する（図２０の符号２４）。これは、酸化によって形成された酸化領域ＯＳは、体積が膨張するため、リセス部ＲＣで挟んだ凸部のシリコン基板Ｓｕｂの側面に圧縮応力が発生する。図２１は、図２０におけるチャネル領域Ｃにおけるチャネル方向の中心であるＰの位置における積層方向の圧縮応力の変化を示す図である。図２１は、図２０においてＰの位置における深さ方向に対する応力を示している。そして、図２１では、ＬＤＤ注入後（すなわち、熱酸化し、酸化領域ＯＳを形成し、ＬＤＤ／Ｈａｌｏ注入の工程）に発生する圧縮応力の特性をＣ１として示し、サイドウォール１３の形成後（ＣＶＤ法により絶縁膜を堆積しドライエッチングによりサイドウォール１３を形成する工程）に発生する圧縮応力の特性をＣ２として示し、ソースＳ及びドレインＤのアニーリング後（ソース／ドレインイオン注入の後に活性化アニーリングを行う工程）に発生する圧縮応力の特性をＣ３として示している。図２０のＰの位置における積層方向がＹの位置の圧縮応力は、図２１のＹに対応する。
図２１に示すように、熱酸化工程等の工程によって、ＬＤＤ注入後にはチャネル領域Ｃに大きな圧縮応力が発生することがわかる。そして、その後の工程においても圧縮応力の発生が維持される。すなわち、ＰＭＯＳが完成した後もチャネル領域Ｃに圧縮応力が残る。これによって、ＰＭＯＳにおけるキャリアの移動度が向上する。すなわち、オン電流が向上し、動作速度が向上する。このように、特別な装置を必要とするＳｉＧｅを使用しなくても、チャネル領域Ｃの圧縮応力によりイオンが強化され、ＭＯＳの特性を向上させることが可能となる。
なお、ゲート長がより微小の場合（例えば３０ｎｍ）には、より大きな圧縮応力が発生すると想定され、微小プロセスほど移動度向上の効果が大きいと考えられる。
図２２は、チャネル領域Ｃの中心部分におけるゲート電圧（Ｖｇｓ）に対する移動度のシミュレーション結果を示す図である。図２２では例えばＶｄ＝０．０５Ｖである。図２２は、段差Ｘ（リセス部ＲＣ）を４０ｎｍ、酸化領域ＯＳの幅Ｗを２０ｎｍとした場合のシミュレーション結果である。図２２では、ゲート電圧が－１Ｖの位置に着目し、リセス部ＲＣがないＰＭＯＳの特性をＷ１として示し、リセス部ＲＣがあるＰＭＯＳの特性をＷ２として示している。これより、Ｗ１に対してＷ２は２０％向上している。
図２３は、チャネル領域Ｃの端部側（チャネルエッジ側）におけるゲート電圧（Ｖｇｓ）に対する移動度のシミュレーション結果を示す図である。図２３では例えばＶｄ＝０．０５Ｖである。図２３は、段差Ｘ（リセス部ＲＣ）を４０ｎｍ、酸化領域ＯＳの幅Ｗを２０ｎｍとした場合のシミュレーション結果である。図２３では、ゲート電圧が－１Ｖの位置に着目し、リセス部ＲＣがないＰＭＯＳの特性をＱ１として示し、リセス部ＲＣがあるＰＭＯＳの特性をＱ２として示している。これより、Ｑ１に対してＱ２は１４％向上している。
このように、リセス部ＲＣを形成して酸化領域ＯＳを形成することで、チャネル領域Ｃにおける移動度を向上させて、素子特性を改善することが可能となる。
（チャネル領域周りの具体的形状）
次に、チャネル領域Ｃの周辺の具体的形状の一例について説明する。
図２４は、チャネル領域Ｃの周辺を示すＰＭＯＳの断面図である。図２５は、図２４のＰＭＯＳのゲート酸化膜ＧＯの端部周辺（図２４のＡ１）の拡大図である。
次に、チャネル領域Ｃの周辺の具体的形状の一例について説明する。
図２４は、チャネル領域Ｃの周辺を示すＰＭＯＳの断面図である。図２５は、図２４のＰＭＯＳのゲート酸化膜ＧＯの端部周辺（図２４のＡ１）の拡大図である。
上記のように、酸化領域ＯＳは熱酸化によって形成される。図２４のＪ１（すなわち点線部分）は、エッチング工程の後であって熱酸化工程の前における表面形状を示している。この状態で、熱酸化工程が行われると、エッチング工程後の表面が酸化され、Ｌ２に示すように内部側及び外部側へ酸化領域ＯＳが広がり形成される。
このように熱酸化工程により酸化領域ＯＳが形成されると、図２４のＢ１として示すように、段差Ｘにおけるシリコン基板Ｓｕｂの側壁はラウンド形状（凹状の曲面）となる。具体的には、段差Ｘの上段の第１面ＳＦ１と、段差Ｘの下段の第２面ＳＦ２とは、第１側壁面ＷＡ１を介して連続し、段差Ｘの上段の第１面ＳＦ１と、段差Ｘの下段の第３面ＳＦ３とは、第２側壁面ＷＡ２を介して連続することとなる。なお、第１側壁面ＷＡ１と第２側壁面ＷＡ２とは、段差Ｘにおけるシリコン基板Ｓｕｂの側壁である。そして、第１側壁面ＷＡ１と第２側壁面ＷＡ２との間の距離Ｌ１は積層方向下側（すなわち深さ方向）に向かって大きくなる。第１側壁面ＷＡ１と第２側壁面ＷＡ２と間の距離は、積層方向と直交する方向における距離である。
例えばサイドウォール１３を形成するようにＣＶＤ等を使用した場合には、図２４のＢ１のようなラウンド形状とはならない。
また、熱酸化工程によって、ゲート酸化膜ＧＯの端部周辺の形状は図２５に示すようになる（バーズビーク）。具体的には、ゲートＧとシリコン基板Ｓｕｂとは角がとれる。すなわち、ゲートＧとシリコン基板Ｓｕｂの間に形成されたゲート酸化膜ＧＯは、積層方向の幅（図２５のＪ２）が、積層方向と直交する方向に向かって大きくなる。このように、ゲート酸化膜ＧＯは、積層方向の幅が、端部に向かって大きくなる。
以上説明したように、本実施形態に係る半導体装置及びその製造方法によれば、第１面ＳＦ１に対して、第２面ＳＦ２及び第３面ＳＦ３は積層方向に段差Ｘを有しており、段差Ｘにおけるシリコン基板Ｓｕｂの側壁には酸化領域ＯＳが形成されることで、チャネル領域Ｃ（例えばチャネルの中心）に対して圧縮応力を発生させることができる。これによって、チャネル領域Ｃにおける移動度が向上し、オン電流が向上する。このため、動作速度が向上する。すなわち、特別な装置を必要とするＳｉＧｅを使用しなくても、特性を向上させることが可能となる。
本発明は、上述の実施形態のみに限定されるものではなく、発明の要旨を逸脱しない範囲において、種々変形実施が可能である。なお、各実施形態を組み合わせることも可能である。
１０ ：半導体装置
１１ ：ＳＴＩ
１２ ：ＮＷＥＬＬ
１３ ：サイドウォール
１４ ：ＬＤＤ
１５ ：Ｈａｌｏ
１６ ：酸化膜
１７ ：ＰＷＥＬＬ
１８ ：ＳｉＮ膜
１９ ：ＬＤＤ
２０ ：Ｈａｌｏ
２１ ：ニッケル膜
２２ ：絶縁層
２３ ：コンタクト
Ｃ ：チャネル領域
Ｄ ：ドレイン
Ｇ ：ゲート
ＧＯ ：ゲート酸化膜
ＯＳ ：酸化領域
ＰＲ ：フォトレジスト
ＲＣ ：リセス部
Ｓ ：ソース
ＳＦ１ ：第１面
ＳＦ２ ：第２面
ＳＦ３ ：第３面
Ｓｕｂ ：シリコン基板
ＷＡ１ ：第１側壁面
ＷＡ２ ：第２側壁面
Ｘ ：段差
１１ ：ＳＴＩ
１２ ：ＮＷＥＬＬ
１３ ：サイドウォール
１４ ：ＬＤＤ
１５ ：Ｈａｌｏ
１６ ：酸化膜
１７ ：ＰＷＥＬＬ
１８ ：ＳｉＮ膜
１９ ：ＬＤＤ
２０ ：Ｈａｌｏ
２１ ：ニッケル膜
２２ ：絶縁層
２３ ：コンタクト
Ｃ ：チャネル領域
Ｄ ：ドレイン
Ｇ ：ゲート
ＧＯ ：ゲート酸化膜
ＯＳ ：酸化領域
ＰＲ ：フォトレジスト
ＲＣ ：リセス部
Ｓ ：ソース
ＳＦ１ ：第１面
ＳＦ２ ：第２面
ＳＦ３ ：第３面
Ｓｕｂ ：シリコン基板
ＷＡ１ ：第１側壁面
ＷＡ２ ：第２側壁面
Ｘ ：段差
Claims (13)
- シリコン基板上にゲート酸化膜を介して構成されたゲートと、
前記シリコン基板において、前記ゲートの下部のチャネル領域を挟んで構成されたソース及びドレインと、
前記ソース及び前記ドレインのそれぞれに対応する複数のＬＤＤと、
を備え、
前記ゲート酸化膜の下部の前記シリコン基板の面を第１面とし、前記ゲート酸化膜に対する前記ソース側の前記シリコン基板の面を第２面とし、前記ゲート酸化膜に対する前記ドレイン側の前記シリコン基板の面を第３面とした場合に、前記第１面に対して、前記第２面及び前記第３面は積層方向に段差を有しており、
前記段差における前記シリコン基板の各側壁のそれぞれには、各前記ＬＤＤのチャネル領域側端部の位置決めを行うとともに、前記チャネル領域に応力を発生させる酸化領域が形成される半導体装置。 - 前記酸化領域は、前記ゲートの側壁から、前記段差における前記シリコン基板の側壁にわたって構成される請求項１に記載の半導体装置。
- 前記酸化領域は、前記シリコン基板が酸化した部材により構成される請求項１または２に記載の半導体装置。
- 前記段差は、積層方向に１０ｎｍ以上４０ｎｍ以下である請求項１または２に記載の半導体装置。
- 前記酸化領域は、幅が１０ｎｍ以上２０ｎｍ以下である請求項１または２に記載の半導体装置。
- 前記第１面と前記第２面とは第１側壁面を介して連続し、前記第１面と前記第３面とは第２側壁面を介して連続し、前記第１側壁面と前記第２側壁面との間の距離は積層方向下側に向かって大きくなる請求項１または２に記載の半導体装置。
- 前記ゲートと前記シリコン基板の間に形成された前記ゲート酸化膜は、積層方向の幅が、積層方向と直交する方向に向かって大きくなる請求項１または２に記載の半導体装置。
- 前記ゲートには、前記酸化領域を介してサイドウォールが形成される請求項１または２に記載の半導体装置。
- 前記ゲートと、前記ソースと、前記ドレインとによりＰＭＯＳが構成される請求項１または２に記載の半導体装置。
- 前記酸化領域は、前記チャネル領域に圧縮応力を発生させるように構成される請求項１または２に記載の半導体装置。
- シリコン基板の表面に対してゲート酸化膜及びゲートを形成するゲート形成工程と、
前記ゲートをマスクしてエッチングを行い、前記ゲート酸化膜の下部の前記シリコン基板の面を第１面とし、前記ゲート酸化膜に対するソース側の前記シリコン基板の面を第２面とし、前記ゲート酸化膜に対するドレイン側の前記シリコン基板の面を第３面とした場合に、前記第１面に対して、前記第２面及び前記第３面に積層方向の段差を形成し、前記シリコン基板に凸部を形成するエッチング工程と、
熱酸化により、前記段差における前記シリコン基板の各側壁のそれぞれに、前記凸部に応力を発生させる酸化領域を形成する熱酸化工程と、
前記シリコン基板に不純物を注入するとともに、前記酸化領域に基づいて前記凸部側端部の位置決めをしてＬＤＤを形成するＬＤＤ注入工程とを有する半導体装置の製造方法。 - 前記熱酸化工程は、前記エッチング工程の後に行われる請求項１１に記載の半導体装置の製造方法。
- 前記熱酸化工程は、前記ＬＤＤ注入工程の前に行われる請求項１１または１２に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022106546A JP7454776B2 (ja) | 2022-06-30 | 2022-06-30 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2022106546A JP7454776B2 (ja) | 2022-06-30 | 2022-06-30 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2024006015A JP2024006015A (ja) | 2024-01-17 |
| JP7454776B2 true JP7454776B2 (ja) | 2024-03-25 |
Family
ID=89539687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022106546A Active JP7454776B2 (ja) | 2022-06-30 | 2022-06-30 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7454776B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058818A (ja) | 1998-07-31 | 2000-02-25 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002176171A (ja) | 2000-12-05 | 2002-06-21 | Mitsumi Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
| JP2006059980A (ja) | 2004-08-19 | 2006-03-02 | Renesas Technology Corp | 半導体装置及びその製造方法 |
-
2022
- 2022-06-30 JP JP2022106546A patent/JP7454776B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000058818A (ja) | 1998-07-31 | 2000-02-25 | Nec Corp | 半導体装置およびその製造方法 |
| JP2002176171A (ja) | 2000-12-05 | 2002-06-21 | Mitsumi Electric Co Ltd | 半導体素子及び半導体素子の製造方法 |
| JP2006059980A (ja) | 2004-08-19 | 2006-03-02 | Renesas Technology Corp | 半導体装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024006015A (ja) | 2024-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8536653B2 (en) | Metal oxide semiconductor transistor | |
| JP5332781B2 (ja) | 半導体装置の製造方法 | |
| JP5544367B2 (ja) | トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域 | |
| US7935590B2 (en) | Method of manufacturing metal oxide semiconductor and complementary metal oxide semiconductor | |
| JP2002141420A (ja) | 半導体装置及びその製造方法 | |
| US5705439A (en) | Method to make an asymmetrical LDD structure for deep sub-micron MOSFETS | |
| US20090294807A1 (en) | Methods of Fabricating Transistors and Structures Thereof | |
| JP4305610B2 (ja) | 半導体素子の製造方法 | |
| US7144786B2 (en) | Technique for forming a transistor having raised drain and source regions with a reduced number of process steps | |
| US7923365B2 (en) | Methods of forming field effect transistors having stress-inducing sidewall insulating spacers thereon | |
| US7312129B2 (en) | Method for producing two gates controlling the same channel | |
| US9224655B2 (en) | Methods of removing gate cap layers in CMOS applications | |
| JP2008500721A (ja) | 平面デュアルゲート半導体装置 | |
| US7319063B2 (en) | Fin field effect transistor and method for manufacturing fin field effect transistor | |
| JP2002353449A (ja) | 半導体素子の製造方法 | |
| JP7454776B2 (ja) | 半導体装置及びその製造方法 | |
| KR20090025756A (ko) | 모스 트랜지스터 및 그 제조 방법 | |
| KR20090071605A (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR101063690B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101602446B1 (ko) | 문턱전압 조절 영역을 갖는 반도체소자의 제조방법 | |
| EP3291291A2 (en) | Semiconductor device and fabrication method thereof | |
| CN114823738B (zh) | 一种半导体器件及其制造方法 | |
| US6194298B1 (en) | Method of fabricating semiconductor device | |
| KR101180976B1 (ko) | 축소된 게이트 공핍을 갖는 도핑된 게이트 전극을 구비한전계 효과 트랜지스터와 이 트랜지스터의 형성방법 | |
| KR100613349B1 (ko) | 두 개 이상의 구동 전압을 갖는 게이트를 포함하는 반도체소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20220630 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231010 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240130 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20240216 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240216 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20240216 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7454776 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |