CN107017199B - 制造半导体器件的方法 - Google Patents

制造半导体器件的方法 Download PDF

Info

Publication number
CN107017199B
CN107017199B CN201611100627.XA CN201611100627A CN107017199B CN 107017199 B CN107017199 B CN 107017199B CN 201611100627 A CN201611100627 A CN 201611100627A CN 107017199 B CN107017199 B CN 107017199B
Authority
CN
China
Prior art keywords
layer
pattern
forming
etching process
overlay pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611100627.XA
Other languages
English (en)
Other versions
CN107017199A (zh
Inventor
安商燻
白宗玟
宋明根
刘禹炅
赵炳权
金秉熙
李来寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107017199A publication Critical patent/CN107017199A/zh
Application granted granted Critical
Publication of CN107017199B publication Critical patent/CN107017199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)

Abstract

本公开提供制造半导体器件的方法。一种制造半导体器件的方法包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层和互连层；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺继续蚀刻覆盖图案和第一部分的至少一部分以形成沟槽；在沟槽中以及在凹陷的互连层上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在沟槽中。

Description

制造半导体器件的方法
技术领域
本公开的示例实施方式涉及一种半导体器件及其制造方法。
背景技术
半导体器件可以包括通过金属互连层连接的多个电元件。金属互连层可以通过后端工艺(back end-of-line,BEOL)工艺形成。金属互连层可以由铜形成并可以设置在电介质层中。气隙结构(air gap structure)可以用于使铜互连层彼此隔离。气隙结构可以防止铜互连层的铜扩散到电介质层中。
发明内容
根据本发明构思的示例实施方式，一种制造半导体器件的方法可以包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层；在第一阻挡层上形成互连层以填充每个凹槽；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案，覆盖图案不形成在第一部分上；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺蚀刻由第一蚀刻工艺蚀刻了的第一部分的至少一部分和覆盖图案以形成沟槽；在沟槽的侧壁和底表面上以及在凹陷的互连层的顶表面上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在凹槽之间的第一部分中。
根据本发明构思的示例实施方式，一种制造半导体器件的方法可以包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层；在第一阻挡层上形成互连层以填充每个凹槽；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成第一覆盖图案和第二覆盖图案，第一覆盖图案和第二覆盖图案不形成在第一部分上；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺蚀刻由第一蚀刻工艺蚀刻了的第一部分的至少一部分和第二覆盖图案以形成沟槽；在沟槽的侧壁和底表面上以及在第一覆盖图案上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在凹槽之间的第一部分中。
根据本发明构思的示例实施方式，一种制造半导体器件的方法可以包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层；在第一阻挡层上形成互连层以填充每个凹槽；使互连层和第一阻挡层凹陷；在至少凹陷的互连层上形成顺序堆叠的第一覆盖图案、第二覆盖图案和第三覆盖图案，第一至第三覆盖图案不形成在第一部分上；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺蚀刻由第一蚀刻工艺蚀刻了的第一部分的至少一部分以及第二覆盖图案和第三覆盖图案以形成沟槽；在沟槽的侧壁和底表面上以及在第一覆盖图案上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在凹槽之间的第一部分中。
根据本发明构思的示例实施方式，一种制造半导体器件的方法可以包括：在基板上的第一电介质层中形成凹槽，第一电介质层包括在凹槽之间的第一部分；在每个凹槽中形成第一阻挡层；在第一阻挡层上形成互连层以填充每个凹槽；使互连层和第一阻挡层凹陷；在凹陷的互连层上形成覆盖图案，覆盖图案不形成在第一部分上；通过第一蚀刻工艺蚀刻第一部分的至少一部分；通过第二蚀刻工艺蚀刻由第一蚀刻工艺蚀刻了的第一部分的至少一部分和覆盖图案以形成沟槽；在沟槽的侧壁和底表面上以及在凹陷的互连层的顶表面上共形地形成第二阻挡层；以及在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙形成在凹槽之间的第一部分中，其中形成气隙包括：在第二阻挡层上形成第二电介质层而不填充沟槽，使得气隙的底表面高于每个凹槽的底表面。
附图说明
通过参照附图详细地描述本公开的示例实施方式，本公开的各方面和特征将变得更加明显，附图中：
图1至图11是示出根据本发明构思的示例实施方式的制造半导体器件的方法的截面图；
图12至图20是示出根据本发明构思的示例实施方式的制造半导体器件的方法的截面图；
图21至图28是示出根据本发明构思的示例实施方式的制造半导体器件的方法的截面图；以及
图27至图29示出可采用根据本发明构思的某些实施方式的一个或多个半导体器件的示例电子装置。
具体实施方式
在本发明构思的各种实施方式中，互连层可以用于连接构成半导体芯片的集成电路的元件。元件可以包括例如晶体管、二极管、电源、电阻器、电容器、电感器、发射器、接收器或天线。集成电路可以为数字电路和/或模拟电路，并可以为微处理器、存储器、光学装置、逻辑装置和/或音频放大器。
图1至图11是示出根据本发明构思的示例实施方式的制造半导体器件的方法的截面图。
参照图1，第一电介质层100可以形成在基板10上，第一电介质层100具有形成在其中的凹槽50。第一电介质层100可以包括低k电介质材料。第一电介质层100可以包括例如具有小于9的介电常数(k)的低k电介质材料，诸如k为约4的硅氧化物或者根据氧含量和氮含量k为约4至8的硅氮氧化物。
在某些实施方式中，在第一电介质层100中形成凹槽50可以包括在第一电介质层100上形成光致抗蚀剂层以及利用光刻工艺图案化光致抗蚀剂层以形成用于形成凹槽50的光致抗蚀剂图案。光致抗蚀剂层可以为正光致抗蚀剂层或负光致抗蚀剂层。光致抗蚀剂层可以通过旋涂工艺形成。在形成光致抗蚀剂图案之后，第一电介质层100可以被蚀刻至指定的深度以形成凹槽50，然后电介质层100上的光致抗蚀剂图案可以通过灰化工艺选择性去除。
第一电介质层100可以为层间电介质(ILD)层。第一电介质层100可以包括单个同质ILD层或者可以由形成ILD层的多个电介质层形成。
第一阻挡层102可以共形地形成以沿着每个凹槽50的侧壁和底表面延伸。互连层104可以形成在第一阻挡层102上以填充每个凹槽50。在某些实施方式中，阻挡层102的每个侧壁可以从凹槽50的底表面向上斜地延伸使得互连层104的最上表面在第一方向(例如，图1中的左至右)上的宽度可以大于互连层104的最下表面在第一方向上的宽度，但是本公开不限于此。在某些实施方式中，阻挡层102的每个侧壁可以从凹槽50的底表面向上垂直延伸，使得互连层104的最上表面在第一方向上的宽度可以等于互连层104的最下表面在第一方向上的宽度。凹槽50的侧壁可以具有类似的斜地延伸的形式。应当理解，互连层104在图1之内和/或之外延伸的长度对应于互连层104的最长尺寸，但是这样的长度可以不具有线性路径(例如，如从上下视角观看的，互连层104可以具有弯曲)，使得互连层104可以根据其设计来连接半导体器件的各种元件。第一阻挡层102可以用作保护层以防止互连层104和第一电介质层100之间的直接接触。第一阻挡层102可以包括难熔金属例如Ta、Ti、W或其合金、和/或难熔金属氮化物例如TaN、TiN或WN，但是第一阻挡层102不限于此。在某些实施方式中，第一阻挡层102可以通过例如物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或电化学镀(ECP)工艺形成。
互连层104可以连接集成电路的多个元件。互连层104可以由铜(Cu)形成。在某些实施方式中，互连层104可以由例如Al、W或Ag形成。互连层104可以通过例如物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺或电化学镀(ECP)工艺形成。第一电介质层100的位于凹槽50之间的上部可以定义为金属间电介质(IMD)部分101。例如，IMD部分101可以是第一电介质层100的位于互连层104之间的部分。IMD部分101可以用于电隔离互连层104，使得每个互连层104可以形成单独的电节点。
IMD部分101可以从第一电介质层100的在凹槽50或互连层104之下的部分突出，使得IMD部分101的最上表面在第一方向(图1中的左至右)上的宽度可以小于IMD部分101的最下表面在第一方向上的宽度，但是本公开不限于此。在某些实施方式中，IMD部分101可以从第一电介质层100的在凹槽50或互连层104之下的下部垂直突出，使得IMD部分101的最上表面在第一方向上的宽度可以等于IMD部分101的最下表面在第一方向上的宽度。
参照图2，在某些实施方式中，互连层104可以在每个凹槽50中凹陷。互连层104可以采用稀释的氢氟酸(DHF)通过去除工艺(strip process)凹陷。例如，为了使互连层104凹陷，DHF去除工艺可以重复几次，例如两次或三次。DHF可以包括例如200：1的HF溶液。互连层104的凹陷深度可以小于5nm，但是该深度不限于此。在某些实施方式中，互连层104的凹陷深度可以为4nm或3nm。当使互连层104凹陷时，也可以使第一阻挡层102凹陷。
因此，凹槽50的上部可以被暴露，并且IMD部分101的侧壁的一部分可以被暴露。
参照图3和图4，在某些实施方式中，覆盖图案106c可以仅形成在凹陷的互连层104和凹陷的第一阻挡层102上。
参照图3，覆盖层106可以形成在凹陷的互连层104、凹陷的第一阻挡层102和第一电介质层100上。覆盖层106可以由AlN形成或包括AlN。例如，AlN可以通过PVD工艺、CVD工艺、ECP工艺或原子层沉积(ALD)工艺沉积在凹陷的互连层104的顶表面上以及在IMD部分101的暴露的侧壁和顶表面上。在此情况下，覆盖层106可以包括位于凹陷的互连层104和凹陷的第一阻挡层102上的第一部106a以及位于IMD部分101上的第二部106b。覆盖层106的第一部106a可以包括AlN，覆盖层106的第二部106b可以包括AlON。与AlN相比，AlON可以容易通过HF去除。
参照图4，覆盖层106的第二部106b可以采用DHF去除工艺选择性地去除。
因此，覆盖图案106c(例如，AlN覆盖图案)可以仅形成在凹陷的互连层104和凹陷的第一阻挡层102上。覆盖图案106c可以不形成在IMD部分101上。覆盖图案106c可以用作保护层以在蚀刻工艺期间保护互连层104，该蚀刻工艺将结合图7来描述。
参照图5和图6，在某些实施方式中，具有气隙区域开口AGO的牺牲掩模图案108b和硬掩模图案110b可以形成在具有互连层104的第一电介质层100上。气隙区域开口AGO可以暴露IMD部分101的将被去除的至少一部分，从而形成气隙。例如，IMD部分101的被气隙区域开口AGO暴露的至少一部分可以通过将结合图7至图9描述的蚀刻工艺去除，从而可以形成将结合图11描述的气隙118。覆盖图案106c的至少一部分可以被气隙区域开口AGO暴露。
更具体地，参照图5，牺牲掩模层108a和硬掩模层110a可以顺序形成在具有互连层104的第一电介质层100上。牺牲掩模层108a可以由例如硅氮化物(SiN)形成，但是不限于此。硬掩模层110a可以由例如硅氮氧化物(SiON)形成，但是不限于此。
参照图6，牺牲掩模层108a和硬掩模层110a可以采用光刻工艺被部分地去除以限定气隙区域开口AGO。例如，牺牲掩模图案108b和硬掩模图案110b可以形成为暴露IMD部分101的部分和覆盖图案106c的部分。
参照图7，由气隙区域开口AGO暴露的IMD部分101可以利用硬掩模图案110b和牺牲掩模图案108b作为蚀刻掩模通过第一蚀刻工艺蚀刻。第一蚀刻工艺可以包括干蚀刻，例如各向异性干蚀刻工艺。在第一蚀刻工艺期间，由于覆盖图案106c和IMD部分101之间的高蚀刻选择性，覆盖图案106c可以不通过第一蚀刻工艺去除。在第一蚀刻工艺期间，硬掩模图案110b的一部分可以被蚀刻。在某些实施方式中，硬掩模图案110b可以不通过第一蚀刻工艺去除。
在第一蚀刻工艺之后，互连层104的顶表面和第一阻挡层102的顶表面可以仍然覆盖有覆盖图案106c并可以不被暴露。例如，由覆盖图案106c保护的互连层104和第一阻挡层102可以不接触第一蚀刻工艺的蚀刻剂并且不被第一蚀刻工艺蚀刻。
当进行第一蚀刻工艺时，互连层104的边缘部分112可以被覆盖图案106c保护而免受蚀刻损伤，因此可以防止或减少互连层104的损失(例如，铜损失)。这里，边缘部分112可以包括互连层104的上部和第一阻挡层102的上部彼此接触的区域。例如，边缘部分112可以包括边缘部分112的直接接触覆盖图案106c的最上部分。
在去除IMD部分101的部分之后，第一气隙沟槽114a可以形成在互连层104之间。在某些实施方式中，第一气隙沟槽114a的深度可以小于或大于互连层104的凹陷深度。
参照图8和图9，第三气隙沟槽114c可以采用第二蚀刻工艺通过继续蚀刻其中形成第一气隙沟槽114a且由气隙区域开口AGO暴露的IMD部分101而形成在互连层104之间。第二蚀刻工艺可以包括EKC去除工艺(指的是使用由EKC Technology(其是杜邦电子与通讯的子公司)制造的化学品的去除工艺)、NH3RF等离子体工艺和氢氟酸去除工艺中的至少一个，但是第二蚀刻工艺不限于此。第二蚀刻工艺也可以包括第一子蚀刻工艺和第二子蚀刻工艺。
例如，诸如EKC去除工艺的湿蚀刻工艺可以作为第二蚀刻工艺的第一子蚀刻工艺而进行以较深地蚀刻具有第一气隙沟槽114a的IMD部分101，使得第二气隙沟槽114b的深度大于第一气隙沟槽114a的深度。通过湿蚀刻工艺，可以去除覆盖图案106c的一部分。此外，在湿蚀刻工艺期间，硬掩模图案110b可以被完全去除，并且牺牲掩模图案108b可以被部分地去除。在某些实施方式中，可以进行采用NH3RF等离子体工艺和氢氟酸去除工艺的第一子蚀刻工艺。
参照图9，第二蚀刻工艺的第二子蚀刻工艺可以在第一子蚀刻工艺之后立即进行以形成第三气隙沟槽114c。
例如，可以对具有第二气隙沟槽114b的IMD部分101进行采用NH3RF等离子体工艺和氢氟酸去除工艺的第二子蚀刻工艺以形成其深度大于第二气隙沟槽114b的深度的第三气隙沟槽114c。在某些实施方式中，在第二子蚀刻工艺之后，第三气隙沟槽114c的深度可以大于互连层104的凹陷深度。在某些实施方式中，在第二蚀刻工艺之后，第三空气沟槽114c的底表面可以高于或低于每个凹槽50的底表面。在某些实施方式中，第三气隙沟槽114c的上部可以比第三气隙沟槽114c的下部更宽。例如，第三气隙沟槽114c的靠近覆盖图案106c的上部的宽度可以大于第三气隙沟槽114c的靠近互连层104的底表面的下部的宽度，但是本公开不限于此。在某些实施方式中，第三气隙沟槽114c的靠近覆盖图案106c的上部的宽度可以与第三气隙沟槽114c的靠近互连层104的底表面的下部的宽度相同。
在某些实施方式中，当进行第二子蚀刻工艺时，覆盖图案106c和牺牲掩模图案108b可以被完全去除。因此，IMD部分104的被牺牲掩模图案108b覆盖的部分也可以在形成第三气隙沟槽114c时被部分地蚀刻。在某些实施方式中，第二子蚀刻工艺可以采用EKC去除工艺进行。在某些实施方式中，可以省略第一子蚀刻工艺和第二子蚀刻工艺中的任一个。
根据示例实施方式，由于覆盖图案106c、牺牲掩模图案108b和硬掩模图案110b通过如上所述的蚀刻工艺去除，所以可以不进行对互连层104和IMD部分101的额外平坦化工艺。通过以上的蚀刻工艺，可以完成该平坦化工艺。结果，在第二蚀刻工艺之后，IMD部分101的顶表面和互连层104的顶表面可以基本上共平面。
参照图10，第二阻挡层116可以共形地形成在第三气隙沟槽114c的侧壁和底表面上。
第二阻挡层116可以用作保护层以防止互连层104和包括图11的第二电介质层200的另一层之间的直接接触。第二阻挡层116还可以共形地形成在互连层104的顶表面和IMD部分101的顶表面上。
第二阻挡层116可以由例如SiCN形成，或包括例如SiCN，但是不限于此。第二阻挡层116可以通过物理气相沉积工艺、化学气相沉积工艺或原子层沉积工艺形成在IMD部分101和互连层104上。
参照图11，第二电介质层200可以形成在第二阻挡层116上。通过在第二阻挡层116上形成第二电介质层200而不填充第三气隙沟槽114c，气隙118可以形成在IMD部分101(或第三气隙沟槽114c)中，并且此外可以形成具有堆叠结构的集成电路或互连结构。在某些实施方式中，气隙118的底表面可以高于每个凹槽50的底表面。第二电介质层200可以包括低k电介质材料。在某些实施方式中，第二电介质层200可以用半导体制造工艺中所用的另一种任意材料代替。
在根据如上所述的示例实施方式的制造半导体器件的方法中，通过使互连层104(例如，铜互连层)凹陷并在凹陷的互连层104上形成覆盖图案106c(例如，AlN覆盖图案)，当对IMD部分101进行蚀刻工艺时，互连层104(例如，边缘部分112)可以被覆盖图案106c保护而免受蚀刻损伤。因此，可以防止或减少互连层104的损失(例如，铜损失)。
图12至图20是示出根据示例实施方式的制造半导体器件的方法的截面图。
参照图12，如结合图1和图2所述的，可以形成在基板10上的第一电介质层100中的凹槽50，第一阻挡层102可以共形地形成在每个凹槽50的侧壁和底表面上，互连层104可以形成在第一阻挡层102上以填充每个凹槽50，然后互连层104和第一阻挡层102可以凹陷。第一电介质层100的位于凹槽50之间的上部可以定义为IMD部分101。
在某些实施方式中，第一覆盖图案126a可以仅形成在凹陷的互连层104上(例如，在凹陷的互连层104的顶表面上)，并且可以不形成在第一阻挡层102的顶表面上。因此，第一阻挡层102的顶表面可以被暴露。第一覆盖图案126a可以由钴(Co)形成或包括钴(Co)。例如，当Co采用钴前驱体通过CVD工艺沉积在基板10上时，Co可以选择性地仅沉积在凹陷的互连层104上，而可以不沉积在IMD部分101和第一阻挡层102上。因此，第一覆盖图案126a(例如，Co覆盖图案)可以仅形成在凹陷的互连层104上。在某些实施方式中，第一覆盖图案126a还可以形成在凹陷的第一阻挡层102上。
参照图13，第二覆盖图案126b可以通过对第一覆盖图案126a进行硅化工艺和氮化工艺而形成在第一覆盖图案126a上。例如，通过第一覆盖图案126a(即Co覆盖图案)的Co、硅烷(SiH4)和氨(NH3)的反应，包括CoSiN或由CoSiN形成的第二覆盖图案126b(即CoSiN覆盖图案)可以形成在第一覆盖图案126a上。第二覆盖图案126b和第一覆盖图案126a可以用作保护层以在将结合图16描述的蚀刻工艺期间保护互连层104。在某些实施方式中，第二覆盖图案126b可以包括通过第一覆盖图案126a的Co和硅烷(SiH4)的反应形成的CoSi覆盖图案。
参照图14和图15，如结合图5和图6所述的，可以形成具有气隙区域开口AGO的牺牲掩模图案108b和硬掩模图案110b。气隙区域开口AGO可以暴露第二覆盖图案126b和IMD部分101的一部分。
如图14所示，牺牲掩模层108a和硬掩模层110a可以形成在基板10上，然后牺牲掩膜层108a和硬掩模层110a可以被部分地去除以限定如图15所示的气隙区域开口AGO，从而形成具有气隙区域开口AGO的牺牲掩模图案108b和硬掩模图案110b。
牺牲掩模层108a可以由硅氮化物(SiN)形成，但是不限于此。硬掩模层110a可以由硅氮氧化物(SiON)形成，但是不限于此。
参照图16，IMD部分101的被气隙区域开口AGO暴露的至少一部分可以通过第一蚀刻工艺蚀刻。
第一蚀刻工艺可以包括干蚀刻工艺，例如各向异性干蚀刻工艺。当进行第一蚀刻工艺时，由于第二覆盖图案126b和IMD部分101之间的高蚀刻选择性，第二覆盖图案126b可以不被蚀刻，IMD部分101的一部分可以被蚀刻。在第一蚀刻工艺期间，硬掩模图案110b的一部分可以被蚀刻。在某些实施方式中，硬掩模图案110b可以在第一蚀刻工艺期间不被蚀刻。
在第一蚀刻工艺之后，互连层104的顶表面可以仍然覆盖有第一覆盖图案126a和第二覆盖图案126b，并可以不被暴露。例如，由第一覆盖图案126a和第二覆盖图案126b保护的互连层104可以不被第一蚀刻工艺蚀刻。
当进行第一蚀刻工艺时，互连层104的边缘部分122可以被第一覆盖图案126a和第二覆盖图案126b保护而免受蚀刻损伤，因此可以防止或减少互连层104的损失(例如，铜损失)。这里，边缘部分122可以包括其中互连层104的上部和第一阻挡层102的上部彼此接触的区域。例如，边缘部分122的最上部分可以直接接触第一覆盖图案126a。
在去除IMD部分101的该部分之后，可以形成第一气隙沟槽114a。
参照图17和图18，其中形成第一气隙沟槽114a且由气隙区域开口AGO暴露的IMD部分101可以与第二覆盖图案126b一起通过第二蚀刻工艺顺序地蚀刻，使得第三气隙沟槽114c可以形成在互连层104之间。
第二蚀刻工艺可以包括EKC去除工艺、NH3RF等离子体工艺和氢氟酸去除工艺中的至少一个。第二蚀刻工艺可以包括第一子蚀刻工艺和第二子蚀刻工艺。
参照图17，诸如EKC去除工艺的湿蚀刻工艺可以作为第二蚀刻工艺的第一子蚀刻工艺而进行以较深地蚀刻具有第一气隙沟槽114a的IMD部分101，因此可以形成其深度大于第一气隙沟槽114a的深度的第二气隙沟槽114b。通过湿蚀刻工艺，可以去除第二覆盖图案126b的一部分。此外，硬掩模图案110b可以被完全去除，并且牺牲掩模图案108b的一部分可以被去除。
在此情况下，第一覆盖图案126a可以不通过第一子蚀刻工艺去除。在某些实施方式中，第一子蚀刻工艺可以采用NH3RF等离子体工艺和氢氟酸去除工艺进行。
参照图18，第二蚀刻工艺的第二子蚀刻工艺可以被继续进行以形成第三气隙沟槽114c。例如，采用NH3RF等离子体工艺和氢氟酸去除工艺的第二子蚀刻工艺可以进行以较深地蚀刻具有第二气隙沟槽114b的IMD部分101，因此第三气隙沟槽114c可以形成为其深度大于第二气隙沟槽114b的深度。在某些实施方式中，在第二蚀刻工艺之后，第三气隙沟槽114c的底表面可以高于或低于每个凹槽50的底表面。在某些实施方式中，第三气隙沟槽114c的上部可以比第三气隙沟槽114c的下部更宽。例如，第三气隙沟槽114c的靠近第一覆盖图案126a的上部的宽度可以大于第三气隙沟槽114c的靠近互连层104的底表面的下部的宽度，但是本公开不限于此。在某些实施方式中，第三气隙沟槽114c的靠近第一覆盖图案126a的上部的宽度可以与第三气隙沟槽114c的靠近互连层104的底表面的下部的宽度相同。通过NH3RF等离子体工艺和氢氟酸去除工艺，第二覆盖图案126b和牺牲掩模图案108b可以被完全去除。结果，第一覆盖图案126a(例如，Co覆盖图案)可以不被去除而是保留在互连层104上。在某些实施方式中，第一覆盖图案126a可以通过第二子蚀刻工艺去除以暴露互连层104的顶表面。
在某些实施方式中，第二子蚀刻工艺可以采用EKC去除工艺进行。在某些实施方式中，可以省略第一子蚀刻工艺和第二子蚀刻工艺中的任一个。
根据示例实施方式，由于第二覆盖图案126b、牺牲掩模图案108b和硬掩模图案110b通过如上所述的蚀刻工艺去除，所以可以不进行对互连层104和IMD部分101的额外平坦化工艺。通过如图16至图18所述的以上蚀刻工艺，可以完成该平坦化工艺。结果，在第二蚀刻工艺之后，IMD部分101的顶表面和互连层104的顶表面(或第一覆盖图案126a的顶表面)可以基本上共平面。
参照图19，第二阻挡层116可以共形地形成在第三气隙沟槽114c的侧壁和底表面上。
第二阻挡层116还可以共形地形成在第一覆盖图案126a(例如，Co覆盖图案)的顶表面和IMD部分101的顶表面上。
在某些实施方式中，第二阻挡层116可以共形地形成在第三气隙沟槽114c的侧壁和底表面、互连层104的顶表面和IMD部分101的顶表面上。
第二阻挡层116可以由例如SiCN形成，或包括例如SiCN，但是不限于此。
返回参照图11，第二电介质层200可以形成在第二阻挡层116上。通过在第二阻挡层116上形成第二电介质层200而不填充第三气隙沟槽114c，气隙118可以形成在IMD部分101(或第三气隙沟槽114c)中，并且此外可以形成具有堆叠结构的集成电路或互连结构。在某些实施方式中，气隙118的底表面可以高于每个凹槽50的底表面。第二电介质层200可以包括低k电介质材料。在某些实施方式中，第二电介质层200可以用半导体制造工艺中所用的另一种任意的材料代替。
在根据如上所述的示例实施方式的制造半导体器件的方法中，通过使互连层104(例如，铜互连层)凹陷并在凹陷的互连层104上形成第一覆盖图案126a(例如，Co覆盖图案)和第二覆盖图案(例如，CoSiN覆盖图案)，当对IMD部分101进行蚀刻工艺时互连层104(例如，边缘部分122)可以被第一覆盖图案126a和第二覆盖图案126b保护而免受蚀刻损伤。因此，可以防止或减少互连层104的损失(例如，铜损失)。
图21至图26是示出根据本发明构思的示例实施方式的制造半导体器件的方法的截面图。
参照图21，如结合图1和图2所述的，可以形成在基板10上的第一电介质层100中的凹槽50，第一阻挡层102可以形成在每个凹槽50的侧壁和底表面上，互连层104可以形成在第一阻挡层102上以填充每个凹槽50，然后可以使互连层104和第一阻挡层102凹陷。第一电介质层100的位于凹槽50之间的上部可以定义为IMD部分101。
如结合图12和图13所述的，第一覆盖图案126a可以形成在凹陷的互连层104上。第一覆盖图案126a可以包括Co或由Co形成(或者第一覆盖图案126a可以为Co覆盖图案)。可以对第一覆盖图案126a(例如，Co覆盖图案)进行硅化工艺和氮化工艺以在第一覆盖图案126a上形成第二覆盖图案126b。例如，第二覆盖图案126b可以通过Co覆盖图案的Co、硅烷(SiH4)和氨(NH3)的反应而形成。因此，第二覆盖图案126b可以包括SiCN或由SiCN形成(或者第二覆盖图案126a可以为CoSiN覆盖图案)。在某些实施方式中，第二覆盖图案126b可以包括通过第一覆盖图案126a的Co和硅烷(SiH4)的反应形成的CoSi覆盖图案。
覆盖层136可以形成在第二覆盖图案126b和IMD部分101上。覆盖层136可以形成在第一阻挡层102上。
覆盖层136可以包括AlN或由AlN形成。覆盖层136可以通过采用CVD工艺、PVD工艺、ECP工艺或ALD工艺在基板10上沉积AlN而形成。
在此情况下，覆盖层136可以包括位于第二覆盖图案126b和第一阻挡层102上的第一部136a和位于IMD部分101上的第二部136b。覆盖层136的第一部136a可以由AlN形成，覆盖层136的第二部136b可以由AlON形成。与AlN相比，AlON可以通过HF容易地去除。
参照图22，覆盖层136的第二部136b可以采用DHF去除工艺选择性地去除。
因此，第三覆盖图案136c(例如，AlN覆盖图案)可以仅形成在第二覆盖图案126b和第一阻挡层102上。第三覆盖图案136c可以不形成在IMD部分101上。第三覆盖图案136c可以用作保护层以在将结合图25描述的蚀刻工艺期间保护互连层104。
参照图23和图24，如图5和图6中所述的，可以形成具有气隙区域开口AGO的牺牲掩模图案108b和硬掩模图案110b。气隙区域开口AGO可以暴露第三覆盖图案136c和IMD部分101的至少一部分。
如图23所示，牺牲掩模层108a和硬掩模层110a可以形成在基板10上。然后，如图24所示，牺牲掩模层108a和硬掩模层110a可以被部分地去除以限定气隙区域开口AGO。
牺牲掩模层108a可以包括SiN，但是不限于此。硬掩模层110a可以包括SiON，但是不限于此。
参照图25，IMD部分101的被气隙区域开口AGO暴露的部分可以通过第一蚀刻工艺蚀刻。
第一蚀刻工艺可以包括干蚀刻工艺，例如各向异性干蚀刻工艺。由于第二覆盖图案126b和第三覆盖图案136c与IMD部分101之间的高的蚀刻选择性，IMD部分101的一部分可以通过第一蚀刻工艺去除，并且第二覆盖图案126b和第三覆盖图案136c可以不被去除。硬掩模图案110b可以在第一蚀刻工艺期间被部分地去除。在某些实施方式中，硬掩模图案110b可以在第一蚀刻工艺期间不被蚀刻。
在第一蚀刻工艺之后，互连层104的顶表面可以覆盖有第一至第三覆盖图案126a、126b和136c并可以不被暴露。因此，由第一至第三覆盖图案126a、126b和136c保护的互连层104可以不被第一蚀刻工艺蚀刻。
当进行蚀刻工艺时，互连层104的边缘部分132可以被第一至第三覆盖图案126a、126b和136c保护而免受蚀刻损伤，因此可以防止或减少互连层104的损失(例如，铜损失)。边缘部分132可以包括其中第一阻挡层102接触互连层104的上部的区域。例如，边缘部分132的最上部分可以直接接触第一覆盖图案126a。
在去除IMD部分101的部分之后，可以形成第一气隙沟槽114a。
参照图26，其中形成第一气隙沟槽114a的IMD部分101可以与第二覆盖图案126b和第三覆盖图案136c一起通过第二蚀刻工艺顺序地蚀刻，使得第二气隙沟槽114b可以形成在互连层104之间。第二气隙沟槽114b可以比第一气隙沟槽114a更深。在某些实施方式中，第二气隙沟槽114b可以不比互连层104深。
第二蚀刻工艺可以包括EKC去除工艺、NH3RF等离子体工艺和氢氟酸去除工艺中的至少一个。第二蚀刻工艺可以包括第一子蚀刻工艺和第二子蚀刻工艺。
例如，诸如EKC去除工艺的湿蚀刻工艺可以作为第二蚀刻工艺的第一子蚀刻工艺而进行以较深地蚀刻具有第一气隙沟槽114a且由气隙区域开口AGO暴露的IMD部分101，因此可以形成其深度大于第一气隙沟槽114a的深度的第二气隙沟槽114b。通过湿蚀刻工艺，可以去除第二覆盖图案126b和第三覆盖图案136c的一部分。此外，硬掩模图案110b可以被完全去除，并且牺牲掩模图案108b的一部分可以被去除。在某些实施方式中，第二覆盖图案126b可以不被去除。
第一覆盖图案126a(例如，Co覆盖图案)可以不被第一子蚀刻工艺去除并可以保留在互连层104的顶表面上。在此情况下，在形成气隙结构之后，第一覆盖图案126a可以保留在互连层104上。在某些实施方式中，第一子蚀刻工艺可以采用NH3RF等离子体工艺和氢氟酸去除工艺进行。
然后，如图18所述，可以顺序进行第二蚀刻工艺的第二子蚀刻工艺以形成第三气隙沟槽114c。
例如，采用NH3RF等离子体工艺和氢氟酸去除工艺的第二子蚀刻工艺可以进行以较深地蚀刻具有第二气隙沟槽114b的IMD部分101，因此可以形成第三气隙沟槽114c。通过NH3RF等离子体工艺和氢氟酸去除工艺，第二覆盖图案126b和牺牲掩模图案108b可以被完全去除。结果，第一覆盖图案126a(例如，Co覆盖图案)可以不被去除并保留在互连层104上。在某些实施方式中，第一覆盖图案126a可以通过第二子蚀刻工艺去除以暴露互连层104的顶表面。
在某些实施方式中，第二子蚀刻工艺可以采用EKC去除工艺进行。在某些实施方式中，可以省略第一子蚀刻工艺和第二子蚀刻工艺中的任一个。
根据示例实施方式，由于第二覆盖图案126b和第三覆盖图案136c、牺牲掩模图案108b以及硬掩模图案110b通过如上所述的蚀刻工艺去除，所以可以不进行对互连层104和IMD部分101的额外平坦化工艺。通过如上所述的蚀刻工艺，可以完成该平坦化工艺。结果，在第二蚀刻工艺之后，IMD部分101的顶表面和互连层104的顶表面(或者第一覆盖图案126a的顶表面)可以基本上共平面。
如结合图19所述的，第二阻挡层116可以共形地形成在第三气隙沟槽114c的侧壁和底表面上以及在第一覆盖图案126a(例如，Co覆盖图案)的顶表面和IMD部分101的顶表面上。第二阻挡层116可以包括例如SiCN或由例如SiCN形成，但是不限于此。
此外，如结合图11所述的，第二电介质层200可以形成在第二阻挡层116上。通过在第二阻挡层116上形成第二电介质层200而不填充第三气隙沟槽114c，气隙118可以形成在IMD部分101(或第三气隙沟槽114c)中，并且此外可以形成具有堆叠结构的集成电路或互连结构。
在如上所述的根据某些示例实施方式的制造半导体器件的方法中，通过使互连层104(例如，铜互连层)凹陷并在凹陷的互连层104上形成覆盖图案106c、126a、126b、136c中的至少一个，在对IMD部分101进行蚀刻工艺时，互连层104(例如，边缘部分132)可以被覆盖图案106c、126a、126b、136c中的至少一个保护而免受蚀刻损伤。因此，可以防止或减少互连层104的损失(例如，铜损失)。
图27至图29示出可采用根据本发明构思的某些示例实施方式的一个或多个半导体器件的示例电子装置。
图27示出平板PC 1200，图28示出笔记本计算机1300，图29示出智能电话1400。根据本发明构思的某些实施方式的在这里描述的半导体器件中的至少一个可以用于形成平板PC 1200、笔记本计算机1300和智能电话1400等。
对于本领域技术人员显然的，根据本发明构思的某些实施方式的半导体器件也可以应用于没有在这里示出的其它IC装置。在上述的实施方式中，仅平板PC 1200、笔记本计算机1300和智能电话1400被例示为应用根据本发明构思的实施方式的半导体器件的装置，但是本发明构思的各方面不限于此。在本发明构思的某些实施方式中，半导体器件可以实施为计算机、超级移动个人计算机(UMPC)、工作站、上网本、个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、智能电话、电子书、便携式多媒体播放器(PMP)、便携式游戏机、导航装置、黑匣子、数字照相机、三维(3D)电视机、数字录音机、数字音频播放器、数字图像记录器、数字图像播放器、数字录像机或数字视频播放器等。
尽管已经参照其示例实施方式具体示出和描述了本发明构思，但是本领域普通技术人员将理解，可以在其中进行形式和细节上的各种变化，而没有脱离本公开的精神和范围，本公开的范围由权利要求限定。
本申请要求于2015年12月3日在韩国知识产权局提交的韩国专利申请第10-2015-0171797号以及于2016年2月5日在韩国知识产权局提交的韩国专利申请第10-2016-0015165号的优先权，它们的公开内容通过引用整体结合于此。

Claims (20)

1.一种制造半导体器件的方法，包括：
在基板上的第一电介质层中形成凹槽，所述第一电介质层包括在所述凹槽之间的第一部分；
在每个凹槽中形成第一阻挡层；
在所述第一阻挡层上形成互连层以填充每个凹槽；
使所述互连层和所述第一阻挡层凹陷；
在凹陷的所述互连层上形成覆盖图案，所述覆盖图案不形成在所述第一部分上；
通过第一蚀刻工艺蚀刻所述第一部分的至少一部分；
通过第二蚀刻工艺蚀刻由所述第一蚀刻工艺蚀刻了的所述第一部分的所述至少一部分和所述覆盖图案以形成沟槽；
在所述沟槽的侧壁和底表面上以及在凹陷的所述互连层的顶表面上共形地形成第二阻挡层；以及
在所述第二阻挡层上形成第二电介质层而不填充所述沟槽，使得气隙形成在所述凹槽之间的所述第一部分中。
2.根据权利要求1所述的方法，其中所述第一阻挡层包括导电材料，所述第二阻挡层包括绝缘材料。
3.根据权利要求1所述的方法，其中所述覆盖图案包括AlN。
4.根据权利要求3所述的方法，其中形成所述覆盖图案包括：
在凹陷的所述互连层和所述第一部分上沉积AlN以形成覆盖层，所述覆盖层包括在凹陷的所述互连层上的由AlN形成的第一部和在所述第一部分上的由AlNO形成的第二部；以及
选择性去除所述第一部分上的所述第二部以在凹陷的所述互连层上形成包括AlN的所述覆盖图案。
5.根据权利要求1所述的方法，其中形成所述覆盖图案包括形成顺序地堆叠的第一覆盖图案、第二覆盖图案和第三覆盖图案。
6.根据权利要求5所述的方法，其中所述第一覆盖图案包括Co，所述第二覆盖图案包括CoSiN，所述第三覆盖图案包括AlN。
7.根据权利要求6所述的方法，其中形成顺序堆叠的第一覆盖图案、第二覆盖图案和第三覆盖图案包括：
在凹陷的所述互连层上沉积Co以形成包括Co的所述第一覆盖图案；
对所述第一覆盖图案进行硅化工艺和氮化工艺以在所述第一覆盖图案上形成包括CoSiN的所述第二覆盖图案；
在所述第二覆盖图案、所述第一阻挡层和所述第一部分上沉积AlN以形成覆盖层，所述覆盖层包括在凹陷的所述互连层上的由AlN形成的第一部和在所述第一部分上的由AlNO形成的第二部；以及
选择性去除所述第一部分上的所述第二部以在凹陷的所述互连层上形成包括AlN的所述第三覆盖图案。
8.根据权利要求6所述的方法，其中通过第二蚀刻工艺蚀刻由所述第一蚀刻工艺蚀刻了的所述第一部分的所述至少一部分和所述覆盖图案包括：去除所述第二覆盖图案和所述第三覆盖图案以在凹陷的所述互连层上留下所述第一覆盖图案。
9.根据权利要求8所述的方法，其中共形地形成第二阻挡层包括：在凹陷的所述互连层上的所述第一覆盖图案上形成接触所述第一覆盖图案的第二阻挡层。
10.根据权利要求1所述的方法，其中所述第一蚀刻工艺包括干蚀刻工艺。
11.根据权利要求1所述的方法，其中所述第二蚀刻工艺包括EKC去除工艺、NH3RF等离子体工艺和氢氟酸去除工艺中的至少一个。
12.根据权利要求1所述的方法，其中所述第一蚀刻工艺包括进行干蚀刻工艺，并且
所述第二蚀刻工艺包括：
进行EKC去除工艺；然后
进行NH3RF等离子体工艺和氢氟酸去除工艺。
13.根据权利要求1所述的方法，还包括：
在所述覆盖图案和所述第一部分上形成具有开口的掩模图案，所述开口暴露所述第一部分的至少一部分和所述覆盖图案，
其中通过第一蚀刻工艺蚀刻所述第一部分包括：通过所述第一蚀刻工艺蚀刻由所述开口暴露的所述第一部分的所述至少一部分。
14.根据权利要求1所述的方法，还包括：
通过所述第二蚀刻工艺形成所述沟槽，使得所述沟槽的靠近所述覆盖图案的上部的宽度大于所述沟槽的靠近所述互连层的所述底表面的下部的宽度。
15.一种制造半导体器件的方法，包括：
在基板上的第一电介质层中形成凹槽，所述第一电介质层包括在所述凹槽之间的第一部分；
在每个凹槽中形成第一阻挡层；
在所述第一阻挡层上形成互连层以填充每个凹槽；
使所述互连层和所述第一阻挡层凹陷；
在凹陷的所述互连层上形成第一覆盖图案和第二覆盖图案，所述第一覆盖图案和所述第二覆盖图案不形成在所述第一部分上；
通过第一蚀刻工艺蚀刻所述第一部分的至少一部分；
通过第二蚀刻工艺蚀刻由所述第一蚀刻工艺蚀刻了的所述第一部分的所述至少一部分和所述第二覆盖图案以形成沟槽；
在所述沟槽的侧壁和底表面上以及在所述第一覆盖图案上共形地形成第二阻挡层；以及
在所述第二阻挡层上形成第二电介质层而不填充所述沟槽，使得气隙形成在所述凹槽之间的所述第一部分中。
16.根据权利要求15所述的方法，其中所述第一覆盖图案包括Co，所述第二覆盖图案包括CoSi。
17.根据权利要求15所述的方法，其中所述第一覆盖图案包括Co，所述第二覆盖图案包括CoSiN。
18.根据权利要求17所述的方法，其中形成所述第一覆盖图案和所述第二覆盖图案包括：
在凹陷的所述互连层上沉积Co以形成包括Co的所述第一覆盖图案；以及
对所述第一覆盖图案进行硅化工艺和氮化工艺以在所述第一覆盖图案上形成包括CoSiN的所述第二覆盖图案。
19.根据权利要求15所述的方法，其中通过第二蚀刻工艺蚀刻由所述第一蚀刻工艺蚀刻了的所述第一部分的所述至少一部分和所述第二覆盖图案包括：去除所述第二覆盖图案以在凹陷的所述互连层上留下所述第一覆盖图案，并且
其中共形地形成第二阻挡层包括：在凹陷的所述互连层上的所述第一覆盖图案上形成接触所述第一覆盖图案的所述第二阻挡层。
20.一种制造半导体器件的方法，包括：
在基板上的第一电介质层中形成凹槽，所述第一电介质层包括在所述凹槽之间的第一部分；
在每个凹槽中形成第一阻挡层；
在所述第一阻挡层上形成互连层以填充每个凹槽；
使所述互连层和所述第一阻挡层凹陷；
在凹陷的所述互连层上形成覆盖图案，所述覆盖图案不形成在所述第一部分上；
通过第一蚀刻工艺蚀刻所述第一部分的至少一部分；
通过第二蚀刻工艺蚀刻由所述第一蚀刻工艺蚀刻了的所述第一部分的所述至少一部分和所述覆盖图案以形成沟槽；
在所述沟槽的侧壁和底表面上以及在凹陷的所述互连层的顶表面上共形地形成第二阻挡层；以及
在所述第二阻挡层上形成第二电介质层而不填充所述沟槽，使得气隙形成在所述凹槽之间的所述第一部分中，其中
形成所述气隙包括：在所述第二阻挡层上形成所述第二电介质层而不填充所述沟槽，使得所述气隙的底表面高于每个凹槽的底表面。
CN201611100627.XA 2015-12-03 2016-12-02 制造半导体器件的方法 Active CN107017199B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20150171797 2015-12-03
KR10-2015-0171797 2015-12-03
KR1020160015165A KR102334736B1 (ko) 2015-12-03 2016-02-05 반도체 장치 및 그 제조 방법
KR10-2016-0015165 2016-02-05

Publications (2)

Publication Number Publication Date
CN107017199A CN107017199A (zh) 2017-08-04
CN107017199B true CN107017199B (zh) 2021-11-02

Family

ID=59218656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611100627.XA Active CN107017199B (zh) 2015-12-03 2016-12-02 制造半导体器件的方法

Country Status (2)

Country Link
KR (1) KR102334736B1 (zh)
CN (1) CN107017199B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102768986A (zh) * 2012-07-04 2012-11-07 上海华力微电子有限公司 一种大马士革工艺空气间隔的制作方法
CN103021929A (zh) * 2011-09-22 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
CN105097663A (zh) * 2014-05-15 2015-11-25 台湾积体电路制造股份有限公司 具有气隙结构的半导体器件及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555467B2 (en) 2001-09-28 2003-04-29 Sharp Laboratories Of America, Inc. Method of making air gaps copper interconnect
EP1631985A1 (en) 2003-05-26 2006-03-08 Koninklijke Philips Electronics N.V. Method of manufacturing a substrate, having a porous dielectric layer and air gaps, and a substrate
US7071532B2 (en) * 2003-09-30 2006-07-04 International Business Machines Corporation Adjustable self-aligned air gap dielectric for low capacitance wiring
JP2008294335A (ja) * 2007-05-28 2008-12-04 Panasonic Corp 半導体装置の製造方法
US20090093100A1 (en) 2007-10-09 2009-04-09 Li-Qun Xia Method for forming an air gap in multilevel interconnect structure
US7811924B2 (en) * 2008-06-16 2010-10-12 Applied Materials, Inc. Air gap formation and integration using a patterning cap
KR102044275B1 (ko) * 2013-07-31 2019-11-14 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR20150016798A (ko) * 2013-08-05 2015-02-13 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9165824B2 (en) 2013-09-27 2015-10-20 Intel Corporation Interconnects with fully clad lines
US9099465B2 (en) * 2013-10-14 2015-08-04 Stmicroelectronics, Inc. High aspect ratio vias for high performance devices
JP2015167153A (ja) * 2014-02-12 2015-09-24 株式会社東芝 集積回路装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103021929A (zh) * 2011-09-22 2013-04-03 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
CN102768986A (zh) * 2012-07-04 2012-11-07 上海华力微电子有限公司 一种大马士革工艺空气间隔的制作方法
CN105097663A (zh) * 2014-05-15 2015-11-25 台湾积体电路制造股份有限公司 具有气隙结构的半导体器件及其制造方法

Also Published As

Publication number Publication date
CN107017199A (zh) 2017-08-04
KR102334736B1 (ko) 2021-12-03
KR20170065419A (ko) 2017-06-13

Similar Documents

Publication Publication Date Title
US9984921B2 (en) Semiconductor device and method of manufacturing the same
US10002831B2 (en) Selective and non-selective barrier layer wet removal
KR102658192B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
US10157789B2 (en) Via formation using sidewall image transfer process to define lateral dimension
TWI579840B (zh) 無遮罩建立自對準磁性穿隧接面之拓樸方法
US9142490B2 (en) Integrated circuit device having through-silicon-via structure and method of manufacturing the integrated circuit device
US10957588B2 (en) Chamferless via structures
US9905282B1 (en) Top electrode dome formation
TW201639775A (zh) 填充積體電路中之凹穴及其結果裝置
US10115633B2 (en) Method for producing self-aligned line end vias and related device
US10971356B2 (en) Stack viabar structures
US11557536B2 (en) Integrated circuits (IC's) with electro-migration (EM)—resistant segments in an interconnect level
JP2011003883A (ja) 半導体装置の製造方法
US9837305B1 (en) Forming deep airgaps without flop over
CN107680932B (zh) 互连结构及其制造方法
US6991978B2 (en) World line structure with single-sided partially recessed gate structure
US11251126B2 (en) Replacement metal cap by an exchange reaction
CN107017199B (zh) 制造半导体器件的方法
US20120193793A1 (en) Semiconductor device and method of fabricating the same
KR20180031900A (ko) 에어 갭을 포함하는 반도체 소자
US9768070B1 (en) Method for manufacturing semiconductor device
KR102085086B1 (ko) 반도체 장치 및 그 제조방법
CN111446204B (zh) 半导体结构及其形成方法
US20240120369A1 (en) High density trench capacitor
US20200152871A1 (en) Multi function single via patterning

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant