JP2012174992A - 半導体記憶装置およびその製造方法 - Google Patents

半導体記憶装置およびその製造方法 Download PDF

Info

Publication number
JP2012174992A
JP2012174992A JP2011037450A JP2011037450A JP2012174992A JP 2012174992 A JP2012174992 A JP 2012174992A JP 2011037450 A JP2011037450 A JP 2011037450A JP 2011037450 A JP2011037450 A JP 2011037450A JP 2012174992 A JP2012174992 A JP 2012174992A
Authority
JP
Japan
Prior art keywords
insulating film
active area
memory cell
semiconductor substrate
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011037450A
Other languages
English (en)
Inventor
Hidehito Takekida
秀 人 武木田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011037450A priority Critical patent/JP2012174992A/ja
Priority to US13/398,208 priority patent/US8952444B2/en
Publication of JP2012174992A publication Critical patent/JP2012174992A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract


【課題】ゲートの端部に集中する電界を緩和し、電荷のトラップおよびトンネル絶縁膜の破壊を抑制し、信頼性を向上させる。
【解決手段】半導体記憶装置は、半導体基板上に設けられたアクティブエリアを備えている。素子分離部が、アクティブエリア間に設けられ、絶縁膜で充填されている。データを記憶する複数のメモリセルがアクティブエリアに形成されている。空洞が、アクティブエリアのメモリセルが形成された部分の上端縁部と素子分離部内の絶縁膜との間に設けられている。
【選択図】図３

Description

本発明の実施形態は、半導体記憶装置およびその製造方法に関する。
電気的に書き換え可能で且つ高集積化が可能な不揮発性半導体記憶装置として、ＮＡＮＤ型フラッシュＥＥＰＲＯＭ（Electrically Erasable and Programmable Read Only Memory）が知られている。ＮＡＮＤ型フラッシュＥＥＰＲＯＭは、データを記憶可能な複数のメモリセルからなるメモリセルアレイ領域と、メモリセルアレイを制御する周辺回路領域とを備えている。ワード線方向に隣接するメモリセル間には、素子分離部としてＳＴＩ（Shallow Trench Isolation）が設けられている。
ＳＴＩのトレンチ形成は、フローティングゲートの加工と同じ工程で連続的に行われる場合がある。この場合、半導体基板上にトンネル絶縁膜を形成した後、フローティングゲート材料を堆積する。その後、フローティングゲートの加工と同時にＳＴＩのトレンチの形成も行う。このトレンチに絶縁膜を埋め込むことによってＳＴＩが形成される。
このように、ＳＴＩのトレンチ形成をフローティングゲートの加工と同時に実行すると、製造工程数が削減できる一方、フローティングゲート、トンネル絶縁膜、半導体基板（アクティブエリア）が順テーパーとなる。この場合、必然的にフローティングゲートの底面がアクティブエリアの上面よりも狭くなってしまう。
フラッシュメモリは、データ消去動作においてコントロールゲートと半導体基板との間に大きな電圧（例えば、２０Ｖ）を印加することによって、フローティングゲート内の電荷を引き抜く。このように、半導体基板とフローティングゲートとの間に大きな電圧が印加される場合、フローティングゲートの底端部とアクティブエリアとの間に大きな電界が集中しやすい。上述のように、フローティングゲートの底面がアクティブエリアの上面よりも狭く、フローティングゲートの底端部がアクティブエリアの上面上にあると、フローティングゲートの底端部にさらに大きな電界が集中する。この場合、フローティングゲートの底端部に電荷がトラップされ易くなり、尚且つ、トンネル絶縁膜が破壊され易くなる。
特開２００９−８７９８６号公報
ゲートの端部に集中する電界を緩和し、電荷のトラップおよびトンネル絶縁膜の破壊を抑制し、信頼性を向上させた半導体記憶装置を提供する。
本実施形態による半導体記憶装置は、半導体基板上に設けられたアクティブエリアを備えている。素子分離部が、アクティブエリア間に設けられ、絶縁膜で充填されている。データを記憶する複数のメモリセルがアクティブエリアに形成されている。空洞が、アクティブエリアのメモリセルが形成された部分の上端縁部と素子分離部内の絶縁膜との間に設けられている。
本実施形態に従った半導体記憶装置の構成を示す図。 ビット線ＢＬの延伸方向に沿ったメモリの断面図。 ワード線ＷＬの延伸方向に沿ったメモリセルアレイの断面図。 本実施形態によるメモリの製造方法を示す断面図。 図４に続く、メモリの製造方法を示す断面図。
以下、図面を参照して本発明に係る実施形態を説明する。本実施形態は、本発明を限定するものではない。
図１は、本発明に係る実施形態に従った半導体記憶装置の構成を示す図である。半導体記憶装置は、例えば、ＮＡＮＤ型フラッシュメモリ（以下、単にメモリとも言う）である。メモリは、複数のメモリセルＭＣをマトリクス状に二次元配置したメモリセルアレイ１と、メモリセルアレイ１を制御する周辺回路領域２とを備えている。
メモリセルアレイ１は、複数のブロックＢＬＫを備え、各ブロックＢＬＫは、複数のメモリセルユニット（以下、単にセルユニットとも言う）ＣＵを備えている。ブロックＢＬＫは、データの消去単位である。セルユニットＣＵは、直列に接続された複数のメモリセルＭＣを備える。セルユニットＣＵの両端のメモリセルＭＣは、選択トランジスタＳＴに接続されている。一端のメモリセルＭＣは、選択トランジスタＳＴを介してビット線ＢＬに接続されており、他端のメモリセルＭＣは、選択トランジスタＳＴを介してセルソースＣＥＬＳＲＣに接続されている。
ワード線ＷＬは、ロウ方向に配列されたメモリセルＭＣのコントロールゲートＣＧに接続されている。選択ゲート線ＳＧＳ、ＳＧＤは、選択トランジスタＳＴのゲートに接続されている。ワード線ＷＬおよび選択ゲート線ＳＧＳ、ＳＧＤは、ロウデコーダおよびワード線ドライバＷＬＤを用いて駆動される。
各ビット線ＢＬは、選択トランジスタＳＴを介してセルユニットＣＵに接続されている。また、各ビット線ＢＬは、センスアンプ回路ＳＡに接続されている。尚、一つのワード線に接続された複数のメモリセルＭＣが、一括したデータ読出しおよびデータ書込みの単位であるページの構成要素となる。
選択ゲート線ＳＧＳ、ＳＧＤが選択トランジスタＳＴを駆動することによって、セルユニットＣＵがビット線ＢＬとセルソースＣＥＳＲＣとの間に接続される。そして、ワード線ドライバＷＬＤが非選択ワード線ＷＬを駆動することによって、非選択メモリセルＭＣをオン状態にする。これにより、センスアンプＳＡがビット線ＢＬを介して選択メモリセルＭＣに電圧を印加することができる。これにより、センスアンプＳＡは、選択メモリセルＭＣのデータを検出し、あるいは、選択メモリセルＭＣにデータを書き込むことができる。
図２は、ビット線ＢＬの延伸方向に沿ったメモリの断面図である。メモリセルＭＣおよび選択トランジスタＳＴは、半導体基板１０上に形成されている。破線枠で示すセルユニットＣＵは、拡散層４０によって直列に接続された複数のメモリセルＭＣで構成されている。
ビット線ＢＬは、ドレイン側の選択トランジスタＳＴの一方の拡散層４０ａにビット線コンタクトＢＬＣを介して接続されている。セルソースＣＥＬＳＲＣは、ソース側の選択トランジスタＳＴの一方の拡散層４０ｂにソース線コンタクトＳＬＣを介して接続されている。
コントロールゲートＣＧとして機能するワード線ＷＬ、およびセルソースＣＥＬＳＲＣは、ビット線ＢＬと直交する方向（図２の紙面に対して垂直方向（ロウ方向））に延伸している。
ビット線ＢＬの延伸方向（カラム方向）に隣接する複数のセルユニットＣＵは、ビット線コンタクトＢＬＣまたはソース線コンタクトＳＬＣのいずれかを共有している。
図３は、ワード線ＷＬの延伸方向に沿ったメモリセルアレイの断面図である。ワード線ＷＬの延伸方向（ロウ方向）に隣接するメモリセルＭＣは、素子分離部ＳＴＩによって分離されている。素子分離部ＳＴＩは、ロウ方向に隣接するアクティブエリアＡＡ間に設けられている。アクティブエリアＡＡは、素子分離部ＳＴＩとともにカラム方向に延伸しており、その表面上にメモリセルＭＣが形成される。
各メモリセルＭＣは、トンネル絶縁膜２０と、フローティングゲートＦＧと、ゲート絶縁膜３０と、コントロールゲートＣＧ（ワード線ＷＬ）とを備えている。トンネル絶縁膜２０は、半導体基板１０のアクティブエリアＡＡ上に設けられている。フローティングゲートＦＧは、トンネル絶縁膜２０上に設けられており、ロウ方向およびカラム方向において各メモリセルＭＣごとに分離されている。ゲート絶縁膜（ＩＰＤ（Inter-Polysilicon Dielectric））３０は、フローティングゲートＦＧの上面および側面に形成さており、フローティングゲートＦＧとコントロールゲートＣＧとの間を分離している。コントロールゲートＣＧは、ゲート絶縁膜３０を介して、フローティングゲートＦＧの上方および側方に設けられている。コントロールゲートＣＧは、ロウ方向に延伸しており、同一ページに含まれる複数のメモリセルＭＣに共有されている。また、コントロールゲートＣＧは、ワード線ＷＬとしての機能も有する。コントロールゲートＣＧ上には、層間絶縁膜ＩＬＤが設けられている。層間絶縁膜ＩＬＤ上には、ビット線ＢＬ等の配線（図３では図示せず）が形成されている。
ここで、アクティブエリアＡＡの上端部と素子分離部ＳＴＩに充填された絶縁膜との間には、空洞ＡＧが設けられている。空洞ＡＧは、素子分離部ＳＴＩの内壁面を被覆するスペーサ４５と、半導体基板１０（アクティブエリアＡＡ）と、トンネル絶縁膜２０とによって囲まれた空間である。空洞ＡＧは、アクティブエリアＡＡの上端がアクティブエリアＡＡの上面に対して平行方向（横方向（laterally））にエッチングされることによって形成されている。空洞ＡＧは、少なくとも前記メモリセルが形成された部分のＡＡ上面に形成されている。
図３に示すロウ方向の断面（アクティブエリアＡＡの延伸方向と直交する方向の断面）では、アクティブエリアＡＡの上面の幅Ｗａａは、アクティブエリアＡＡの上面と対向するフローティングゲートＦＧの底面の幅Ｗｆｇよりも狭い。また、メモリセルアレイ領域において、アクティブエリアＡＡおよび素子分離部ＳＴＩは、カラム方向に延伸している。従って、メモリセルアレイ領域においてアクティブエリアＡＡの上面の面積は、フローティングゲートＦＧの底面の面積よりも狭い。これにより、半導体基板１０の表面上方から見たときに、カラム方向におけるアクティブエリアＡＡの上面の外縁は、フローティングゲートＦＧの底面の外縁の内側にある。
このような構成により、フローティングゲートＦＧの下端縁部は、アクティブエリアＡＡの上面に対向せず、空洞ＡＧに対向している。即ち、フローティングゲートＦＧの下端縁部の下方には、まず、空洞ＡＧが設けられ、さらに空洞ＡＧの下に半導体基板１０が存在する。その結果、フローティングゲートＦＧの下端縁部とアクティブエリアＡＡとの距離を広げることができるので、フローティングゲートＦＧの下端縁部に電界が集中することを抑制することができ、電荷のトラップおよびトンネル絶縁膜２０の破壊を抑制することができる。これは、メモリ全体の信頼性を向上させることができる。
さらに、本実施形態によれば、空洞ＡＧが、或るメモリセルＭＣ（第１のメモリセル）のアクティブエリアＡＡと、第１のメモリセルＭＣに対してロウ方向に隣接するメモリセルＭＣ（第２のメモリセル）のフローティングゲートＦＧとの間の距離Ｄを長くする。これにより、第２のメモリセルＭＣのフローティングゲートＦＧの電圧が、第１のメモリセルＭＣのチャネルを反転させてしまう現象（隣接干渉効果）を抑制することができる。
図４（Ａ）から図４（Ｄ）は、本実施形態によるメモリの製造方法を示す断面図である。
まず、半導体基板（例えば、シリコン基板）１０上にトンネル絶縁膜２０を形成する。トンネル絶縁膜２０は、例えば、シリコン酸化膜を用いる。
次に、トンネル絶縁膜２０上にフローティングゲートＦＧの材料３１を堆積する。フローティングゲートＦＧの材料３１は、例えば、ポリシリコンを用いる。続いて、フローティングゲートＦＧの材料３１上にキャップ材３２を堆積する。キャップ材料３２は、例えば、シリコン窒化膜を用いる。キャップ材３２上にマスク材３４を堆積する。マスク材３４は、例えば、シリコン酸化膜を用いる。キャップ材３２は、マスク材３４とともに、マスク材として利用され得る。
さらに、リソグラフィ技術を用いて、マスク材３４上にフォトレジストＰＲを形成する。フォトレジストＰＲは、アクティブエリアＡＡを被覆するようにパターニングされる。これにより、図４（Ａ）に示す構造が得られる。
次に、フォトレジストＰＲをマスクとして用いて、ＲＩＥ（Reactive Ion Etching）法で、マスク材３４およびキャップ材３２をアクティブエリアＡＡのパターンに加工する。これにより、図４（Ｂ）に示す構造が得られる。
次に、マスク材３４、キャップ材３２またはマスク材３４およびキャップ材３２をマスクとして用いて、ＲＩＥ法で、フローティングゲートＦＧの材料３１を異方性エッチングする。これにより、図４（Ｃ）に示す構造が得られる。
次に、フローティングゲートＦＧの材料３１の側面に保護膜３６を形成する。保護膜３６は、例えばフローティングゲートＦＧの材料３１の側面を熱酸化して形成することができる。代替的に、シリコン酸化膜を堆積することによって保護膜３６を形成してもよい。これにより、図４（Ｄ）に示す構造が得られる。
次に、キャップ材３２またはフローティングゲートＦＧの材料３１をマスクとして用いて、トンネル絶縁膜２０をエッチングし、半導体基板１０の表面を露出させる。そして、キャップ材（マスク材）３２およびトンネル絶縁膜２０をマスクとして用いて、半導体基板１０を異方性の弱い条件にて、理想的には等方的にエッチングする。これにより、図５（Ａ）に示すように、フローティングゲートＦＧまたはトンネル絶縁膜２０の下に窪みＲＣＳが形成される。
半導体基板１０の等方性エッチングは、例えば、ＲＩＥ法においてエッチングガス雰囲気を高圧にしてイオンの直進性を弱めることによって実現され得る。また、半導体基板１０の等方性エッチングは、例えば、半導体基板１０にバイアスを印加しない、あるいは、半導体基板１０のバイアスを弱くすることによって実現され得る。さらに、半導体基板１０の等方性エッチングは、エッチングガスに希釈用として機能するアルゴン（Ａｒ）などの希釈ガスを添加せずまたは添加量を抑制し、シリコンと反応するラジカルの量を増加させることによって実現してもよい。
このような、等方性（異方性の弱い）エッチングを用いることによって、フローティングゲートＦＧまたはトンネル絶縁膜２０の下にある半導体基板１０が横方向に対してもエッチングされる。即ち、半導体基板１０は、トンネル絶縁膜２０の下において、半導体基板１０の表面に対して平行に対してもエッチングされる。これにより、フローティングゲートＦＧまたはトンネル絶縁膜２０の下に窪みＲＣＳが形成される。
尚、半導体基板１０の等方性エッチングでは、フローティングゲートＦＧの側面および底面は、保護膜３６およびトンネル絶縁膜２０によって保護されている。このため、フローティングゲートＦＧの材料３１は、等方性エッチングによって削られることが抑制される。
次に、キャップ材３２をマスクとして用いて、ＲＩＥ法で、半導体基板１０を異方的にエッチングして、アクティブエリアＡＡ間にトレンチＴＲを形成する。このとき、トレンチＴＲは、素子分離部ＳＴＩとして必要な深さまでエッチングされる。これにより、図５（Ｂ）に示す構造が得られる。
次に、ＣＶＤ（Chemical Vapor Deposition）法を用いて、トレンチＴＲの内面を被覆しつつ、窪みＲＣＳを充填しないようにスペーサ絶縁膜４５を堆積する。スペーサ絶縁膜４５は、例えば、シリコン酸化膜である。このとき、スペーサ絶縁膜４５は、被覆性の悪い条件で堆積される。被覆性を悪くするためには、例えば、ＣＶＤ法において、高温もしくは高圧条件のもと、半導体基板１０の温度を下げる。これによって、堆積される原子の移動を半導体基板１０に達してから意図的に妨げ、堆積原子の供給を律速の状態にする。これにより、開口部の狭い窪みＲＣＳの部分は、その内側にスペーサ絶縁膜４５が堆積される前に、その開口部がスペーサ絶縁膜４５によって閉塞される。開口部の比較的広いトレンチＴＲの内側には、スペーサ絶縁膜４５が堆積される。その結果、窪みＲＣＳが空洞ＡＧとして残る。
次に、トレンチＴＲを素子分離絶縁膜３９で充填する。これにより、図５（Ｃ）に示すように、素子分離部ＳＴＩが形成される。
その後、素子分離絶縁膜３９をエッチングバックし、かつ、キャップ材３２を除去した後、ゲート絶縁膜３０、コントロールゲートＣＧを形成する。さらに、コントロールゲートＣＧ上に層間絶縁膜ＩＬＤ、配線等（図示せず）を形成することによって、図３に示すような本実施形態によるメモリ完成する。尚、コントロールゲートＣＧの加工の際に、フローティングゲートＦＧの材料３１もカラム方向に分離され、メモリセルＭＣごとのフローティングゲートＦＧとして加工される。
本実施形態におれば、フローティングゲートＦＧの下端縁部の下方に、空洞ＡＧを設けることができる。その結果、フローティングゲートＦＧの下端縁部に電界が集中することを抑制することができ、電荷のトラップおよびトンネル絶縁膜２０の破壊を抑制することができる。
さらに、本実施形態によれば、空洞ＡＧが、或るメモリセルＭＣのアクティブエリアＡＡと、該メモリセルＭＣに対してロウ方向に隣接するメモリセルＭＣのフローティングゲートＦＧとの間の距離Ｄを長くする。これにより、隣接干渉効果を抑制することができる。
上記実施形態は、ＮＡＮＤ型フラッシュメモリに関する形態であるが、上記実施形態は、ＮＯＲ型フラッシュメモリ等のような他のデバイスに適用することができる。
１・・・メモリセルアレイ領域、２・・・周辺回路領域、ＭＣ・・・メモリセル、ＦＧ・・・フローティングゲート、ＣＧ・・・コントロールゲート、ＷＬ・・・ワード線、ＢＬ・・・ビット線、ＣＥＬＳＲＣ・・・セルソース、ＳＴＩ・・・素子分離部、ＡＡ・・・アクティブエリア、１０・・・半導体基板、２０・・・トンネル絶縁膜、３０・・・ゲート絶縁膜（ＩＰＤ）、４０・・・拡散層、４５・・・スペーサ絶縁膜（スペーサ）、ＲＣＳ・・・窪み、ＴＲ・・・トレンチ、ＡＧ・・・空洞

Claims (6)

  1. 半導体基板上に設けられたアクティブエリアと、
    前記アクティブエリア間に設けられ、絶縁膜で充填された素子分離部と、
    前記アクティブエリアに形成されデータを記憶する複数のメモリセルと、
    前記アクティブエリアの前記メモリセルが形成された部分の上端縁部と前記素子分離部内の絶縁膜との間に設けられた空洞とを備えた半導体記憶装置。
  2. 前記メモリセルが形成されている前記アクティブエリアの上面は、前記アクティブエリアの上面と対向する前記メモリセルのゲートの底面よりも狭いことを特徴とする請求項１に記載の半導体記憶装置。
  3. 前記アクティブエリアの延伸方向と直交する方向の断面において、前記アクティブエリアの上面の幅は、前記アクティブエリアの上面と対向する前記メモリセルのゲートの底面の幅よりも狭いことを特徴とする請求項１または請求項２に記載の半導体記憶装置。
  4. 前記アクティブエリアの上端は、前記アクティブエリアの上面に対して平行方向に抉れていることを特徴とする請求項１から請求項３のいずれかに記載の半導体記憶装置。
  5. 前記半導体記憶装置は、ＮＡＮＤ型フラッシュメモリであることを特徴とする請求項１に記載の半導体記憶装置。
  6. 半導体基板上に設けられデータを記憶する複数のメモリセルを含むメモリセルアレイを備えた半導体記憶装置の製造方法であって、
    前記半導体基板上にトンネル絶縁膜を形成し、
    前記トンネル絶縁膜上にゲート材を堆積し、
    アクティブエリアのパターンに前記ゲート材料と前記トンネル絶縁膜を異方的にエッチングし、
    前記半導体基板を等方的にエッチングして、前記トンネル絶縁膜の下に窪みを形成し、
    前記半導体基板を異方的にエッチングして前記アクティブエリア間にトレンチを形成し、
    前記窪みを空洞として残しつつ、前記トレンチの内面を被覆するようにスペーサ絶縁膜を堆積し、
    前記空洞を残したまま前記トレンチを素子分離絶縁膜で充填することによって素子分離部を形成することを具備した半導体記憶装置の製造方法。
JP2011037450A 2011-02-23 2011-02-23 半導体記憶装置およびその製造方法 Withdrawn JP2012174992A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011037450A JP2012174992A (ja) 2011-02-23 2011-02-23 半導体記憶装置およびその製造方法
US13/398,208 US8952444B2 (en) 2011-02-23 2012-02-16 Semiconductor storage device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037450A JP2012174992A (ja) 2011-02-23 2011-02-23 半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012174992A true JP2012174992A (ja) 2012-09-10

Family

ID=46652067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037450A Withdrawn JP2012174992A (ja) 2011-02-23 2011-02-23 半導体記憶装置およびその製造方法

Country Status (2)

Country Link
US (1) US8952444B2 (ja)
JP (1) JP2012174992A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102065475B1 (ko) 2013-10-17 2020-01-13 삼성전자주식회사 반도체 소자 및 이의 제조 방법
CN104269381B (zh) * 2014-10-10 2017-02-15 上海新储集成电路有限公司 Nand型闪存单元结构的制备方法
US10446563B1 (en) * 2018-04-04 2019-10-15 Texas Instruments Incorporated Partially disposed gate layer into the trenches
US11309433B2 (en) * 2020-03-18 2022-04-19 Winbond Electronics Corp. Non-volatile memory structure and manufacturing method thereof

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4764284B2 (ja) * 2006-08-11 2011-08-31 株式会社東芝 半導体装置およびその製造方法
JP2009087986A (ja) 2007-09-27 2009-04-23 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2010147414A (ja) * 2008-12-22 2010-07-01 Toshiba Corp 半導体装置およびその製造方法
JP4923078B2 (ja) * 2009-03-23 2012-04-25 株式会社東芝 半導体記憶装置及びその半導体記憶装置の製造方法
JP2011066038A (ja) * 2009-09-15 2011-03-31 Toshiba Corp 半導体記憶装置
JP5523912B2 (ja) 2010-04-19 2014-06-18 株式会社東芝 不揮発性半導体記憶装置、及びその製造方法

Also Published As

Publication number Publication date
US8952444B2 (en) 2015-02-10
US20120211860A1 (en) 2012-08-23

Similar Documents

Publication Publication Date Title
CN106558591B (zh) 三维半导体器件
KR100919433B1 (ko) 비휘발성 메모리 소자 및 그 제조 방법
JP5288877B2 (ja) 不揮発性半導体記憶装置
JP4309872B2 (ja) 不揮発性半導体記憶装置およびその製造方法
KR20200084057A (ko) 메모리 어레이, 및 메모리 어레이를 형성하는 방법
US7154142B2 (en) Non-volatile memory device and manufacturing method and operating method thereof
JP2007299975A (ja) 半導体装置およびその製造方法
JP2009164485A (ja) 不揮発性半導体記憶装置
KR20130095499A (ko) 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
KR20130045622A (ko) 3차원 구조의 비휘발성 메모리 소자 및 그 제조 방법
JP2009135324A (ja) 不揮発性半導体記憶装置、及びその製造方法
KR20180041790A (ko) 메모리 장치
KR20140028974A (ko) 3차원 반도체 메모리 소자와, 이를 포함하는 메모리 시스템과, 그 제조방법과, 그 동작방법
JP2009212398A (ja) 不揮発性半導体記憶装置及びその製造方法
KR20140026148A (ko) 비휘발성 메모리 장치, 그 동작 방법 및 그 제조 방법
US7355241B2 (en) Non-volatile memory
JP5059204B2 (ja) 半導体記憶装置の製造方法
JP4547749B2 (ja) 不揮発性半導体記憶装置
KR102637643B1 (ko) 반도체 소자
US8952444B2 (en) Semiconductor storage device and manufacturing method thereof
US20130228842A1 (en) Semiconductor storage device and manufacturing method thereof
JP2007513519A (ja) フラッシュメモリデバイス
US20070090453A1 (en) Non-volatile memory and manufacturing method and operating method thereof
KR20070049731A (ko) 플래시 메모리 및 그 제조방법
JP2002368140A (ja) 不揮発性半導体メモリ装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513