JP2009212398A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2009212398A
JP2009212398A JP2008055597A JP2008055597A JP2009212398A JP 2009212398 A JP2009212398 A JP 2009212398A JP 2008055597 A JP2008055597 A JP 2008055597A JP 2008055597 A JP2008055597 A JP 2008055597A JP 2009212398 A JP2009212398 A JP 2009212398A
Authority
JP
Japan
Prior art keywords
gate electrode
film
memory device
semiconductor memory
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008055597A
Other languages
English (en)
Inventor
Fumihiko Hayashi
文彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Electronics Corp
Original Assignee
NEC Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Electronics Corp filed Critical NEC Electronics Corp
Priority to JP2008055597A priority Critical patent/JP2009212398A/ja
Priority to US12/379,509 priority patent/US20090224306A1/en
Publication of JP2009212398A publication Critical patent/JP2009212398A/ja
Priority to US13/317,106 priority patent/US8298900B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42348—Gate electrodes for transistors with charge trapping gate insulator with trapping site formed by at least two separated sites, e.g. multi-particles trapping site
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H01L29/7923—Programmable transistors with more than two possible different levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】コントロールゲートのゲート長のばらつきを抑え、製造歩留まりを高める不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１０のチャネル領域上に形成された電荷蓄積層１１と、電荷蓄積層１１上に形成されたコントロールゲート電極３０と、コントロールゲート電極３０上に形成されたスペーサ層１７と、コントロールゲート電極３０及びスペーサ層１７の側方に絶縁層１５を介して形成されたワードゲート電極２０とを具備する。スペーサ層１７の上面は、ワードゲート電極２０から遠ざかるにつれて低くなっている。
【選択図】図１３

Description

本発明は、不揮発性半導体記憶装置及びその製造方法に関し、特にチャージトラップ型の不揮発性半導体記憶装置及びその製造方法に関する。
不揮発性半導体記憶装置として、チャージトラップ型の不揮発性半導体記憶装置が知られている。例えば、特開２００４−３１２００９号公報（対応米国特許：ＵＳ７，００５，３４９Ｂ２）には、シリコン−酸化物−窒化物−酸化物−シリコン（ＳＯＮＯＳ）メモリ素子製造方法が開示されている。
図１〜図９は、特開２００４−３１２００９号公報のＳＯＮＯＳメモリ素子製造方法を示す断面図である。まず、図１に示すように、半導体基板１１０上にＯＮＯ（Ｏｘｉｄｅ−Ｎｉｔｒｉｄｅ−Ｏｘｉｄｅ）の誘電層１１１を形成する。次に、誘電層１１１上に第１導電性層１３０ａを形成する。その後、第１導電性層１３０ａ上にバッファ層１８０を形成する。次に、図２に示すように、バッファ層１８０に、第１導電性層の１３０ａ表面一部を露出させるトレンチ１８１を形成する。続いて、図３に示すように、トレンチ１８１を覆うように第１絶縁膜１１７ａを形成する。
そして、図４に示すように、第１絶縁膜１１７ａをエッチバックしてトレンチ１８１の内側壁に第１絶縁スペーサ１１７を形成する。その後、図５に示すように、第１絶縁スペーサ１１７をエッチングマスクとして第１導電性層１３０ａの露出された部分及び下部の誘電層１１１部分を選択的に順次に除去して第１導電性層１３０ａ及び誘電層１１１を２つの部分に分離する。次に、図６に示すように、誘電層１１１の分離によって露出された半導体基板１１０上にゲート誘電層１１５を形成する。このゲート誘電層１１５は、第１絶縁スペーサ１１７下部の分離された２つの第１導電性層１３０ａがそれぞれ独立的なゲート（コントロールゲート１３０）として作用することを許容するように、２つの第１導電性層１３０ａ間を絶縁させるように第１絶縁スペーサ１１７上に延びている。続いて、ゲート誘電層１１５上にトレンチの両側壁間のギャップを埋め込む第２導電性層１２０（ワードゲート１２０）を形成する。そして、第２導電性層１２０上を覆い包むキャッピング絶縁層１１８を形成する。
次に、図７に示すように、第１絶縁スペーサ１１７をエッチングマスクとしバッファ層１８０を除去する。続いて、図８に示すように、第１導電性層１３０ａのバッファ層１８０の除去によって露出された部分及び下部の誘電層１１１部分を、第１絶縁スペーサ１１７をエッチングマスクとして選択的に順次に除去して、２つの部分に分離された誘電層１１１及び第１導電性層１３０（コントロールゲート１３０）を最終パターンとする。続いて、図９に示されるように、最終パターン（の誘電層１１１）の外側の露出した半導体基板１１０に第１拡散層１５１ａをイオン注入で形成する。次に、最終パターンとされた誘電層１１１及び第１導電性層１３０の側壁に第２絶縁スペーサ１１６を形成する。そして、第２絶縁スペーサ１１６をマスクとして半導体基板１１０に第２拡散層１５１ｂをイオン注入で形成する。その後、図示されないが、シリサイド化工程で、第２拡散層１５１ｂ上に選択的に第２シリサイド層を形成し、かつ第２導電性層１２０上に第３シリサイド層を形成する。第１導電性層及び第２導電性層は導電性シリコン層を含んで形成される。
また、Ｔ．Ｓａｉｔｏ ｅｔ ａｌ．“Ｈｏｔ Ｈｏｌｅ Ｅｒａｓｅ Ｃｈａｒａｃｔｅｒｉｓｔｉｃｓ ａｎｄ Ｒｅｌｉａｂｉｌｉｔｙ ｉｎ Ｔｗｉｎ ＭＯＮＯＳ Ｄｅｖｉｃｅ”，ＩＥＥＥ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｍｏｒｙ Ｗｏｒｋｓｈｏｐ，ｐ．５０−５２，２００３には、スプリットゲート型の不揮発性半導体記憶装置としてＴｗｉｎ−ＭＯＮＯＳ構造の素子が開示されている。
特開２００４−３１２００９号公報 Ｔ．Ｓａｉｔｏ ｅｔ ａｌ．ＩＥＥＥ Ｎｏｎ−Ｖｏｌａｔｉｌｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｍｅｍｏｒｙ Ｗｏｒｋｓｈｏｐ，ｐ．５０−５２，２００３
メモリの微細化が進むにつれて、書き込み、消去、ディスターブ等に関して要求される諸特性は、益々厳しくなっている。その特性を満足するためには、コントロールゲート電極のゲート長の制御性が非常に重要になってきている。しかし、上記特開２００４−３１２００９号公報の技術（図１〜図９）では、コントロールゲート電極のゲート長の制御性が悪くなり得るという問題が発明者の研究で明らかとなった。以下、その問題について説明する。
図１０〜図１２は、特開２００４−３１２００９号公報の技術の問題点を説明する断面図である。図１０に示すように、バッファ層１８０は、図２でのトレンチ１８１を形成するエッチングにおいて、その側面１８０ｈがテーパーになり易い。すなわち、側面１８０ｈの半導体基板１１０側の部分が、上面側の部分よりもΔ１だけトレンチ１８１側へ迫り出した形状となる。その場合、図１１に示すように、第１絶縁スペーサ１１７は、図４の第１絶縁スペーサ１１７形成プロセスにおいて、その側面１１７ｈが逆テーパーになる。すなわち、側面１１７ｈの半導体基板１１０側の部分が、上面側の部分よりもΔ２（概ねΔ１に等しい）だけトレンチ１８１側へ引っ込んだ形状となる。
このような状況では、図８において第１導電性層１３０ａ（及び誘電層１１１）を、第１絶縁スペーサ１１７をエッチングマスクとして選択的に順次除去するとき、以下の点が問題となる。図１２に示すように、第１絶縁スペーサ１１７の側面１１７ｈは逆テーパーになり、第１絶縁スペーサ１１７の底面１１７ｂ側の幅Ｌ２が、上面１１７ｔ側の幅Ｌ１よりもΔ３（概ねΔ２に等しい）だけ短くなる（Δ３＝Ｌ１−Ｌ２）。すなわち、上面１１７ｔが底面１１７ｂよりもΔ３分だけ迫り出した形状となる。このような第１絶縁スペーサ１１７をマスクとして第１導電性層１３０をエッチングすると、第１導電性層１３０の上面１３０ｔ側の幅Ｌ４は、第１絶縁スペーサ１１７の上面１１７ｔ側の幅Ｌ１から底面１１７ｂ側の幅Ｌ２までの範囲でばらつくことが考えられる。すなわち、コントロールゲート１３０のゲート長にばらつきが出る。このばらつきは、第１絶縁スペーサ１１７の厚みＬ３が厚いほど大きくなる。これは、第１絶縁スペーサ１１７の上面１１７ｔから底面１１７ｂまでのエッチングイオンの行程が長い（厚みＬ３が厚い）ほど、エッチングイオンが逆テーパーの内側へ回りこみ易くなり、その回り込みの起こり易さがばらつくからである。
更に、図１０のテーパーでのΔ１の大きさは制御困難でばらつきがある。すなわち、Δ１の大きさにばらつきが出る場合や、ばらつき自体が無い場合も起こり得る。それに対応して、図１２の段階で、逆テーパーでのΔ３の大きさにばらつきが出る場合や、ばらつき自体が無い場合も起こり得る。そのため、この場合にも、上記の場合に加えて、更に、第１導電性層１３０の幅Ｌ４、すなわち、コントロールゲート１３０のゲート長にばらつきが出る。これらばらつきの発生の結果、メモリセルにばらつきが出て、書き込み、消去、ディスターブ等に関して要求される諸特性を満足できず、製造歩留まりにも悪影響を与える。コントロールゲートのゲート長のばらつきを抑える技術が望まれる。
以下に、発明を実施するための最良の形態で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、特許請求の範囲の記載と発明を実施するための最良の形態との対応関係を明らかにするために括弧付きで付加されたものである。ただし、それらの番号・符号を、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
本発明の不揮発性半導体記憶装置は、半導体基板（１０）のチャネル領域上に形成された電荷蓄積層（１１）と、電荷蓄積層（１１）上に形成されたコントロールゲート電極（３０）と、コントロールゲート電極（３０）上に形成されたスペーサ層（１７）と、コントロールゲート電極（３０）及びスペーサ層（１７）の側方に絶縁層（１５）を介して形成されたワードゲート電極（２０）とを具備する。スペーサ層（１７）の上面は、ワードゲート電極（２０）から遠ざかるにつれて低くなる。
本発明の不揮発性半導体記憶装置では、スペーサ層（１７）は、ワードゲート電極（２０）から遠ざかるにつれて低くなっている。すなわち、スペーサ層（１７）の側面（１７ｈ）は、図１２に示されるような上面側が底面側よりも飛び出している逆テーパー形状ではない。したがって、このようなスペーサ層（１７）をマスクとしたエッチングでは、コントロールゲート電極（３０）の幅を、スペーサ層（１７）の底面の幅で制御することができる。このときスペーサ層（１７）の底面の幅のばらつきの程度は低く抑えることが可能であることから、コントロールゲート電極（３０）の幅のばらつきも低く抑えることが出来る。すなわち、コントロールゲート電極（３０）の幅であるゲート長のばらつきを低く抑えることが出来、製造歩留まりを向上させることが可能となる。
本発明の不揮発性半導体記憶装置の製造方法は、半導体基板（１０）上に電荷蓄積膜（１１）と導電膜（３０）とマスク膜（８０）とを順次形成する工程と、所定の部分においてマスク膜（８０）と導電膜（３０）と電荷蓄積膜（１１）とを順次除去して溝を形成する工程と、内側を絶縁膜（１５）で覆われた溝（８１）を埋めるようにワードゲート電極（２０）を形成する工程と、マスク膜（８０）を除去する工程と、導電膜（３０）及びワードゲート電極（２０）を覆うようにスペーサ膜（１７）を形成する工程と、スペーサ膜（１７）をエッチバックしてワードゲート電極（２０）の両側に絶縁膜（１５）を介してスペーサ層（１５）を形成する工程と、スペーサ層（１５）をマスクとして導電膜（３０）と電荷蓄積膜（１１）とを除去してコントロールゲート電極（３０）を形成する工程と、ソース・ドレイン拡散層（５１）を形成する工程とを具備する。
本発明の不揮発性半導体記憶装置の製造方法により製造された不揮発性半導体記憶装置では、上述のようにコントロールゲート電極（３０）の幅であるゲート長のばらつきを低く抑えることが出来、製造歩留まりを向上させることが可能となる。
本発明により、コントロールゲート電極のゲート長のばらつきを抑え、製造歩留まりを高める不揮発性半導体記憶装置を提供できる。
以下、本発明の不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法の実施の形態に関して、添付図面を参照して説明する。
（第１の実施の形態）
まず、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の構成について説明する。
図１３は、本発明の第１の実施の形態の不揮発性半導体記憶装置の構成を示す断面図である。本図では、本実施の形態に係る不揮発性半導体記憶装置のメモリセル２としてＴＷＩＮ−ＭＯＮＯＳ構造のフラッシュメモリセルを例示している。
メモリセル２は、ワードゲート電極２０と、ワードゲート絶縁膜１５と、コントロールゲート電極３０と、ＯＮＯ膜（Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ Ｏｘｉｄｅ ｆｉｌｍ：酸化物−窒化物−酸化物膜）１１と、スペーサ層１７と、サイドウォール絶縁膜１６と、ソース／ドレイン拡散層５１と、シリサイド層６１、６２とを具備する。
ワードゲート電極２０は、チャネル領域（半導体基板１０の表面領域）上にワードゲート絶縁膜１５を介して形成されている。ワードゲート電極２０は、不純物をドープしたポリシリコンに例示される。ワードゲート電極２０の半導体基板１０表面からの高さは、コントロールゲート電極３０の半導体基板１０表面からの高さよりも高い。これにより、ワードゲート電極２０上にシリサイド層６２（後述）を形成するとき、ワードゲート電極２０とコントロールゲート電極３０とを短絡させる層を形成するおそれが無くなる。ワードゲート電極２０は、後述されるように上面側の幅が底面側の幅よりも大きくても良い。その場合、シリサイド層６２の面積を広く取れるので、シリサイド層６２の低抵抗化に寄与できる。シリサイド層６２は、ワードゲート電極２０の上部に形成されている。コバルトシリサイドに例示される。
ワードゲート絶縁膜１５は、ソース／ドレイン拡散層５１に挟まれたチャネル領域上に、ワードゲート電極２０の底面及び両側面を覆うように形成されている。ワードゲート絶縁膜１５は、酸化シリコンに例示される。ワードゲート絶縁膜１５は、電荷を蓄積する機能を有していない。すなわち、ワードゲート電極２０の底面及び側面に電荷が蓄積されることは無い。ＯＮＯ膜１１（電荷蓄積層：後述）がワードゲート電極２０の側面には無く、代わりにワードゲート絶縁膜１５がワードゲート電極２０の側面を覆うことにより、電荷蓄積領域をコントロールゲート電極３０下部のＯＮＯ膜１１のみにすることが出来る。それにより、電荷をチャネル領域に対向したＯＮＯ膜１１のみに局在させることが出来、動作の信頼性を高めることが出来る。
コントロールゲート電極３０は、ワードゲート電極２０の両側面にワードゲート絶縁膜１５を介し、チャネル領域上にＯＮＯ膜１１を介して形成されている。コントロールゲート電極３０は、不純物をドープしたポリシリコンに例示される。その上面は、半導体基板１０の平面と略平行であり、平坦である。本図に示されるＴＷＩＮ−ＭＯＮＯＳ構造では、一つのメモリセル２あたり、一つのワードゲート電極２０の両側に二つのコントロールゲート電極３０を有している。
ＯＮＯ膜１１は、電荷蓄積層であり、コントロールゲート電極３０とチャネル領域との間に形成されている。ＯＮＯ膜１１は、酸化膜１２／窒化膜１３／酸化膜１４の３層構造であり、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜に例示される。既述のように、ＯＮＯ膜１１は、チャネル領域に対向する領域のみに形成されているので、蓄積した電荷が他の領域に逃げることは無くなる。その結果、コントロールゲート電極３０及びワードゲート電極２０によりその電荷の出し入れを適切に行うことが可能となる。
スペーサ層１７は、コントロールゲート電極３０上に形成されている。スペーサ層１７は、窒化シリコン膜に例示される。スペーサ層１７の上面１７ｔの底面１７ｂからの高さは、ワードゲート電極２０から遠ざかるにつれて低くなっている。また、スペーサ層１７の幅は、コントロールゲート電極３０から離れるにつれて狭くなっている。そして、スペーサ層１７の底面１７ｂの幅とコントロールゲート電極３０の上面３０ｔの幅とは一致し、スペーサ層１７の底面１７ｂの幅がコントロールゲート電極３０のゲート長に対応している。また、コントロールゲート電極３０におけるワードゲート電極２０側と反対側の側面３０ｈを半導体基板１０の表面から離れる方向へ伸ばした平面Ｐに対して、スペーサ層１７におけるワードゲート電極２０側と反対側の側面１７ｈは、平面Ｐに含まれるかワードゲート電極２０側にある。すなわち、図１２に示されるような逆テーパーを有していない。
サイドウォール絶縁膜１６は、コントロールゲート電極３０、ＯＮＯ膜１１及びスペーサ層１７におけるワードゲート電極２０側と反対の側の側面を覆うように形成されている。サイドウォール絶縁膜１６は、単層の酸化シリコン膜や、酸化シリコン膜、窒化シリコン膜及び酸化シリコン膜の積層構造に例示される。隣り合うメモリセル２のコントロールゲート電極３０同士は、それぞれサイドウォール絶縁膜１６や層間絶縁層１９で囲まれ互いに絶縁されている。
ソース／ドレイン拡散層５１は、半導体基板１０の表面のチャネル領域の両側に形成されている。ソース／ドレイン拡散層５１は、低濃度拡散層（ＬＤＤ拡散層）５１ａと高濃度拡散層５１ｂを備えている。低濃度拡散層５１ａは、ソース／ドレイン拡散層５１からチャネル領域へ張り出すように、概ねサイドウォール絶縁膜１６直下の位置に形成されている。その不純物は、Ｎ型の場合には砒素（Ａｓ）又はリン（Ｐ）に例示され、Ｐ型の場合にはボロン（Ｂ）に例示される。シリサイド層６１は、ソース／ドレイン拡散層５１の上部に形成されている。コバルトシリサイドに例示される。シリサイド層６１上部には、コンタクト７１が接続され、更に上層の配線７２（例示：ビット線）に接続されている。
本発明では、スペーサ層１７は、ワードゲート電極２０から遠ざかるにつれて低くなっている。このとき、半導体基板１０（及びポリシリコン膜２０ａ）の表面に略垂直な平面Ｐを、底面１７ｂと側面１７ｈとの交線を含むように立てると、側面１７ｈは、その略垂直な平面Ｐに含まれるか、ワードゲート電極２０側に傾くかの状態となる。言い換えると、側面１７ｈは、その略垂直な平面Ｐに対して、ワードゲート電極２０から離れる側に傾いていない。すなわち、図１２に示されるような逆テーパーを有していない。後述されるように、このようなスペーサ層１７をマスクとしたエッチングにより得られるコントロールゲート電極３０は、スペーサ層１７の底面１７ｂの幅と同じ幅を有する。すなわち、スペーサ層１７の底面１７ｂの幅をコントロールゲート電極３０のゲート長に直接的に対応させることが出来る。ここで、スペーサ層１７の底面１７ｂの幅のばらつきの程度は低く抑えることが可能であることから、コントロールゲート電極３０のゲート長のばらつきを抑えて適切に制御を行うことができ、その製造歩留まりを向上させることが出来る。
図１４は、本実施の形態に係る不揮発性半導体記憶装置の構成を示す平面図である。図中、シリサイド層６１、６２、層間絶縁層１９、配線７２は省略している。
不揮発性半導体記憶装置では、メモリセル２（破線で囲んだ領域）が行列状に複数個配置されている。ワードゲート電極２０は、Ｘ方向へ延伸し、Ｘ方向に並ぶ複数のメモリセル２の間で共用されている。コントロールゲート電極３０は、ワードゲート絶縁膜１５を介してワードゲート電極２０の両側に沿ってＸ方向へ延伸し、Ｘ方向に並ぶ複数のメモリセル２の間で共用されている。ワードゲート電極２０とコントロールゲート電極３０とは、配線としての機能も有している。
また、半導体基板１０の表面には、その表面領域を電気的に分離するＹ方向へ伸びる複数の素子分離領域８が形成されている。メモリセル２は、素子分離領域８で挟まれ、一つのワードゲート電極２０とその両側のコントロールゲート電極３０とその近傍の領域（ソース／ドレイン拡散層５１）とを含んだ領域である。例えば、図中の四角の枠（破線）で囲んだ領域である。図１３に示されるメモリセル２は、図１４におけるＡＡ’断面に相当する。コンタクト７１は、メモリセル２のソース／ドレイン拡散層５１を上層に配置された配線（図示されず、例示：ビット線）に接続している。
次に、図１３を参照して、本実施の形態に係る不揮発性半導体記憶装置の動作について説明する。まず、メモリセル２への情報の書き込み動作について説明する。ワードゲート電極２０に約１Ｖの正電位を印加し、書き込みを行う側（以下「選択側」という）のコントロールゲート電極３０に約６Ｖの正電位を印加し、このコントロールゲート電極３０と対をなす書き込みを行わない側（以下「非選択側」という）のコントロールゲート電極３０に約３Ｖの正電位を印加し、選択側のソース／ドレイン拡散層５１に約５Ｖの正電位を印加し、非選択側のソース／ドレイン拡散層５１に約０Ｖを印加する。する。これにより、チャネル領域において発生したホットエレクトロンが、選択側のＯＮＯ膜１１の室化膜１３中に注入される。これをＣＨＥ（Ｃｈａｎｎｅｌ Ｈｏｔ Ｅｌｅｃｔｒｏｎ：チャネル熱電子）注入という。これにより、データが書き込まれる。
次に、メモリセル２に書き込んだ情報の消去動作について説明する。ワードゲート電極２０に約０Ｖを印加し、選択側のコントロールゲート電極３０に約−３Ｖの負電位を印加し、非選択側のコントロールゲート電極３０に約２Ｖの正電位を印加し、選択側のソース／ドレイン拡散層５１に約５Ｖの正電位を印加する。これにより、バンド間トンネルによりホール・エレクトロンペアが発生し、このホール又はこのホールに衝突されて発生したホールが加速されてホットホールとなり、選択側のＯＮＯ膜１１の窒化膜１４中に注入される。これにより、ＯＮＯ膜１１の窒化膜中に蓄積されていた負電荷が打ち消され、データが消去される。
次に、メモリセル２に書き込んだ情報の読み出し動作について説明する。ワードゲート電極２０に約２Ｖの正電位を印加し、選択側のコントロールゲート電極３０に約２Ｖの正電位を印加し、非選択側のコントロールゲート電極３０に約３Ｖの正電位を印加し、選択側のソース／ドレイン拡散層５１に約０Ｖを印加し、非選択側のソース／ドレイン拡散層５１に約１．５Ｖを印加する。この状態で、メモリセル２の閾値を検出する。選択側のＯＮＯ膜１１に負電荷が蓄積されていれば、負電荷が蓄積されていない場合よりも閾値が増加するため、閾値を検出することにより、選択側のＯＮＯ膜１１に書き込まれた情報を読み出すことができる。図１３に示すメモリセル２においては、ワードゲート電極２０の両側に１ビットずつの２ビットの情報を記録することができる。
次に、本実施の形態に係る不揮発性半導体記憶装置の製造方法について説明する。図１５〜図２８は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。図１５〜図２８は、図１４におけるＡＡ’断面に対応している。なお、以下では、ワードゲート電極２０及びコントロールゲート電極３０がポリシリコン膜で形成される例を用いて説明する。
図１５に示されるように、ｐ型シリコンの半導体基板１０の表面に、酸化膜１２として酸化シリコン膜、窒化膜１３として窒化シリコン膜、及び酸化膜１４として酸化シリコン膜をこの順に積層する。最初の酸化シリコン膜は、ウェット酸化法又はラジカル酸化法を用いて、例えば３ｎｍ〜５ｎｍ形成する。窒化シリコン膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて例えば６ｎｍ〜１０ｎｍ形成する。最後の酸化シリコン膜は、ラジカル酸化、ウェット酸化又はＣＶＤ法により例えば３ｎｍ〜１０ｎｍ形成する。これにより、電荷蓄積層となるＯＮＯ膜１１が形成される。その後、ＯＮＯ膜１１を覆うようにポリシリコン膜３０ａをＣＶＤ法により形成する。ポリシリコン膜３０ａは、例えば５０ｎｍ〜２００ｎｍ形成し、成膜中のＩｎ−Ｓｉｔｕドープもしくは成膜後のイオン注入により不純物をドープする。ポリシリコン膜３０ａは、後工程でコントロールゲート電極３０となる。続いて、ポリシリコン膜３０ａを覆うように、マスク膜８０として窒化シリコン膜をＣＶＤ法で形成する。マスク膜８０は、例えば５０ｎｍ〜２００ｎｍ形成する。
次に、図１６に示されるように、フォトリソグラフィ技術によりワードゲート電極２０のパターンを有するフォトレジスト（図示されず）を形成する。そして、そのフォトレジストをマスクとして、マスク膜８０、ポリシリコン膜３０ａ及びＯＮＯ膜１１を順次ドライエッチングしてトレンチ８１を形成する。このトレンチ８１内には、後工程でワードゲート電極２０が形成される。その後、フォトレジストを除去する。
続いて、図１７に示されるように、マスク膜８０及びトレンチ８１の内側を覆うように、ワードゲート絶縁膜１５（酸化シリコン）をＣＶＤ法により形成する。ワードゲート絶縁膜１５は、例えば１０ｎｍ〜３０ｎｍ形成する。ワードゲート絶縁膜１５形成後のトレンチ８１の幅は、ワードゲート電極２０のゲート長に対応する。例えば、６０ｎｍ〜２００ｎｍである。続いて、ワードゲート絶縁膜１５を覆い、トレンチ８１を埋めるようにポリシリコン膜２０ａをＣＶＤ法により形成する。ポリシリコン膜２０ａは、例えば６０ｎｍ〜２００ｎｍ形成し、成膜中のＩｎ−Ｓｉｔｕドープもしくは成膜後のイオン注入により不純物をドープする。ポリシリコン膜２０ａは、後工程で、ワードゲート電極２０となる。
次に、図１８に示されるように、ポリシリコン膜２０ａ及びワードゲート絶縁膜１５を、マスク膜８０の高さに合わせる（トレンチ８１内にのみ残す）ように、エッチバック又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）により除去し、平坦化する。これにより、ポリシリコン膜２０ａはワードゲート電極２０となる。続いて、図１９に示されるように、ワードゲート電極２０の上部を熱酸化して、酸化膜８２を例えば１０ｎｍ〜５０ｎｍ形成する。その後、図２０に示されるように、エッチングにより、マスク膜８０を除去する。それにより、ワードゲート絶縁膜１５で側面を、酸化膜８２で上面を覆われたワードゲート電極２０の上部が、ポリシリコン膜３０ａ表面から突き出た状態になる。
次に、図２１に示すように、ワードゲート絶縁膜１５及び酸化膜８２で覆われたワードゲート電極２０とポリシリコン膜３０ａとを覆うように、スペーサ膜１７ａとして窒化シリコン膜をＣＶＤ法で、例えば３０ｎｍ〜１００ｎｍ形成する。その後、図２２に示すように、スペーサ膜１７ａをエッチバックする。それにより、ワードゲート電極２０の側面にワードゲート絶縁膜１５を介して、及び、ポリシリコン膜３０ａ表面に、スペーサ層１７が形成される。続いて、図２３に示すように、スペーサ層１７をマスクとして、ポリシリコン膜３０ａ及びＯＮＯ膜１１を順次エッチングする。これにより、コントロールゲート電極３０が形成される。コントロールゲート電極３０の外側には、半導体基板１０の表面が露出する。このとき、スペーサ層１７の幅がコントロールゲート電極３０のゲート長となる。
次に、図２４に示すように、スペーサ層１７、ワードゲート電極２０及びワードゲート絶縁膜１５をマスクとして、半導体基板１０の表面領域に不純物を注入して、低濃度拡散層５１ａを形成する。続いて、図２５に示すように、全面に酸化シリコン膜をＣＶＤ法で１０ｎｍ〜２０ｎｍ成膜し、エッチバックして、スペーサ層１７、コントロールゲート電極３０及びＯＮＯ膜１１の側面にサイドウォール絶縁膜１６を形成する。その後、図２６に示すように、サイドウォール絶縁膜１６、スペーサ層１７、ワードゲート電極２０及びワードゲート絶縁膜１５をマスクとして、半導体基板１０の表面領域に不純物を注入して、高濃度拡散層５１ｂを形成する。低濃度拡散層５１ａ及び高濃度拡散層５１ｂは、ソース／ドレイン拡散層５１を構成する。
続いて、図２７に示すように、全面にコバルトに例示される金属膜をスパッタ法により１０ｎｍ成膜し、所定の熱処理により、ワードゲート電極２０及びソース／ドレイン拡散層５１上に、それぞれシリサイド層６２、６１を形成する。そして、図２８に示すように、全面に層間絶縁層１９を形成後、ソース／ドレイン拡散層上に層間絶縁層１９を貫通するコンタクト７１を形成し、コンタクト７１上に配線７２を形成する。
以上により、本実施の形態に係る不揮発性半導体記憶装置（図１３）が製造される。
図２９は、本実施の形態に係る不揮発性半導体記憶装置及びその製造方法の効果を説明する断面図である。これは、図２２から図２３に至る工程のポリシリコン膜を示している。
スペーサ層１７は、図２２の工程においてエッチバックで形成されている。したがって、スペーサ層１７における上面１７ｔの底面１７ｂ（ポリシリコン膜３０ａの表面３０ｔ）からの高さは、ワードゲート電極２０側の側面１７ｋでの高さＬ１４よりも、反対側の側面１７ｈでの高さＬ１３が低くなっている。すなわち、ワードゲート電極２０から遠ざかるにつれて低くなっている。このとき、半導体基板１０（及びポリシリコン膜３０ａ）の表面に略垂直な平面を、底面１７ｂと側面１７ｈとの交線を含むように立てると、側面１７ｈは、その略垂直な平面に含まれるか、ワードゲート電極２０側に傾くかの状態となる。したがって、側面１７ｈは、その略垂直な平面に対して、ワードゲート電極２０から離れる側に傾いていない。すなわち、図１２に示されるような逆テーパーを有していない。
このようなスペーサ層１７をマスクとしてポリシリコン膜３０ａをエッチングすると、逆テーパーが存在しないので、スペーサ層１７の底面１７ｂの幅でポリシリコン膜３０ａがエッチングされる。その結果、スペーサ層１７の底面１７ｂの幅Ｌ１２とコントロールゲート電極３０の上面３０ｔの幅Ｌ１５とを一致させることが出来る。すなわち、スペーサ層１７の底面１７ｂの幅Ｌ１２をコントロールゲート電極３０のゲート長に直接的に対応させることが出来る。このときスペーサ層１７の底面１７ｂの幅Ｌ１２のばらつきの程度は低く抑えることが可能であることから、コントロールゲート電極３０のゲート長のばらつきも低く抑えることが出来る。すなわち、製造歩留まりを向上させることが可能となる。
ここで、本実施の形態に係る不揮発性半導体記憶装置の製造方法は、図１５〜図２８に示すように特開２００４−３１２００９号公報の製造方法とは明らかに異なる。そのため、本実施の形態におけるスペーサ層１７に図１２に示すような逆テーパーが発生することは無く、上記効果を得ることが出来る。ただし、本実施の形態に係る不揮発性半導体記憶装置の製造方法では、図２９に示すようにワードゲート電極２０及びゲート絶縁膜１５の上部形状が外側へ広がる可能性がある。しかし、その広がりに対して、スペーサ層１７の上面１７ｔや側面１７ｈへの影響は極めて小さく上記効果に関して問題は無い。以下にその理由を説明する。
図３０〜図３４は、本実施の形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極２０の上部形状が広がる場合の製造過程を示す断面図である。ただし、図３０〜図３４は、それぞれ図１６、図２０、図２１、図２１〜図２２の途中、図２２に対応する。
図３０に示すように、マスク膜８０は、図１６でのトレンチ８１を形成するエッチングにおいて、その側面８０ｈがテーパーになり易い。すなわち、側面８０ｈの上面側の部分が、半導体基板１０側の部分よりもΔ１１だけマスク膜８０側へ引っ込んだ形状となる。その場合、図３１に示すように、ワードゲート電極２０及びワードゲート絶縁膜１５は、図２０の段階において、その上部形状が外側へ広がる形状になる。その結果、ワードゲート絶縁膜１５の上部側壁１５ｈが逆テーパーになる。すなわち、側壁１５ｈの半導体基板１０側の部分が、上面側の部分よりもΔ１２（概ねΔ１１に等しい）だけワードゲート電極２０側へ引っ込んだ形状となる。このとき、側壁１５ｈの逆テーパーとなっている部分の高さをＬ１０とする。
この状態において、図２１の工程でワードゲート電極２０やポリシリコン膜３０ａを覆うように、スペーサ膜１７ａを形成すると、図３２に示すようにスペーサ膜１７ａは、ワードゲート電極２０及びワードゲート絶縁膜１５の形状に沿うように、その上部形状が外側へ広がることになる。その結果、スペーサ膜１７ａの上部側壁１７ａｈが逆テーパーになる。すなわち、側壁１７ａｈの半導体基板１０側の部分が、上面側の部分よりもΔ１３だけワードゲート電極２０側へ引っ込んだ形状となる。ただし、その逆テーパー部分である凹部９０は、ワードゲート絶縁膜１５の上部側壁１５ｈの形状をそのままトレースした形状ではなく、少しなまった形状となり、Ｌ１０よりもスペーサ層１７ａの膜厚分小さくなる。すなわち、側壁１７ａｈの逆テーパーとなっている部分の高さをＬ１０ＡとすればＬ１０Ａ＜Ｌ１０となると共に、Δ１３＜Δ１２となる。このように、外表面の形状が自由となるスペーサ膜１７ａを成膜することで、逆テーパーの影響を抑制することが出来る。
更に、この状態において、図２１の工程でスペーサ膜１７ａをエッチバックすると、図３３に示すようにスペーサ膜１７ａは、半導体基板１０の表面に略垂直に入射するエッチングイオンによりエッチングされる。そのとき、スペーサ膜１７ａは、その略垂直な方向へ、半導体基板１０の全面で概ね同じ膜厚でエッチングされて行く。その結果、逆テーパー部分は、その突出した部分がなまるようにエッチングされて行く。図３３に示すように、当初は破線のような形状を有していたスペーサ膜１７ａは、略垂直方向へ全面で概ね同じ膜厚だけエッチングされて、実線で示すような形状となって行く。このとき、逆テーパーの凹部９０Ａは凹部９０よりも小さく減少し、その逆テーパー部分の高さＬ１０Ｂも高さＬ１０Ａよりも小さくなって行く。そして、エッチバック当初の逆テーパー部分の高さＬ１０Ａが、スペーサ膜１７ａのエッチバック量よりも小さい場合、最終的に図３４に示すように、側壁１７ｈでの逆テーパーの部分を消滅させることができる。仮に、エッチバック当初の逆テーパー部分の高さＬ１０Ａが、スペーサ膜１７ａのエッチバック量よりも大きい場合でも、凹部９０Ａの大きさを更に小さく減少することができ、かつ、逆テーパーの部分の高さをＬ１０Ａよりも更に小さくすることが出来る。それにより、逆テーパーの影響を著しく抑制することが出来る。
このように、逆テーパーの部分は、最終的に消滅するか著しく小さくなるので、目的とするスペーサ層１７に対して概ね無視することが可能である。したがって、スペーサ層１７をポリシリコン膜３０ａのエッチング用マスクとして用いても、ワードゲート電極２０の逆テーパーの影響をほとんど受けないと考えることが出来る。すなわち、ポリシリコン膜３０ａをエッチングするとき、そのエッチングイオンは、スペーサ層１７の上面１７ｔ及び側壁１７ｈにより進路を制限されてポリシリコン膜３０ａに達する。このとき、逆テーパーの部分がほとんど無いため、その部分へエッチングイオンが回り込むことはほとんどない。したがって、上面１７ｔ及び側壁１７ｈで既定される幅でポリシリコン膜３０ａをエッチングすることが出来る。従って、上面１７ｔ及び側壁１７ｈで既定される幅でコントロールゲート電極３０を形成することができる。
また、逆テーパーの部分が残り、その部分へエッチングイオンが回り込んでエッチングされたとしても、その幅が極めて小さいため影響が極めて小さく、上面１７ｔ及び側壁１７ｈで既定される幅とほとんど変わらない幅で、コントロールゲート電極３０を形成することができる。更に、エッチングイオンがその、逆テーパーの部分へ回り込まなかったり、回り込んだりすることでコントロールゲート電極３０の幅にばらつきがでるおそれがある。しかし、上記のように、逆テーパーの部分の高さをＬ１０Ａよりも（Ｌ１０よりも）更に小さいため、エッチングイオンの回り込みの有無や程度に関わらず、上面１７ｔ及び側壁１７ｈで既定される幅とほとんど変わらない幅で、コントロールゲート電極３０を形成することができる。したがって、コントロールゲート電極３０の幅にばらつきは問題となることは無い。
以上のように、本発明では、特開２００４−３１２００９号公報の場合と比較して、より確実に逆テーパーの部分の高さを低くすることが出来る。更に、スペーサ層１７ａの膜厚、マスク膜８０の高さ（＝Ｌ１０）及びエッチバック量を適切に設定することにより、最終的に逆テーパー部分の発生を排除することも出来る。
また、特開２００４−３１２００９号公報の技術では、コントロールゲート電極１３０を形成するためには、図６から図７の工程において、バッファ層１８０、第１絶縁スペーサ１１７、ゲート誘電層１１５として、エッチング選択比が取れる少なくとも３種類の絶縁膜を用い、選択的にエッチングする必要がある。しかし、そのような絶縁膜を通常のシリコンプロセスで選択するのは困難である。しかし、本実施の形態では、コントロールゲート電極３０を形成するためには、例えば、図２２から図２３の工程において、ワードゲート電極２０上の酸化膜８２及びワードゲート絶縁膜１５（酸化シリコン）及びスペーサ層１７（窒化シリコン）という、エッチング選択比が取れる２種類の絶縁膜を用い、選択的にエッチングすることができる。すなわち、本実施の形態は、通常のシリコンプロセスで容易に実現可能である。
（第２の実施の形態）
まず、本発明の第２の実施の形態に係る不揮発性半導体記憶装置の構成について説明する。
図３５は、本発明の第２の実施の形態の不揮発性半導体記憶装置の構成を示す断面図である。本図では、本実施の形態に係る不揮発性半導体記憶装置のメモリセル２ａとしてＴＷＩＮ−ＭＯＮＯＳ構造のフラッシュメモリセルを例示している。
メモリセル２ａは、コントロールゲート電極３０がコントロールゲート層３１とシリサイド層３２を含んだ２層構造（ポリサイド構造）である点で、第１の実施の形態と異なる。すなわち、コントロールゲート電極３０は、ワードゲート電極２０の両側面にワードゲート絶縁膜１５を介し、チャネル領域上にＯＮＯ膜１１を介して形成されている。コントロールゲート電極３０は、ＯＮＯ膜１１上に設けられた下層のコントロールゲート層３１と、コントロールゲート層３１とスペーサ層１７との間に設けられたシリサイド層３２とを含む。コントロールゲート層３１は不純物がドープされたポリシリコンに例示され、シリサイド層３２はタングステンシリサイドに例示される。その上面は、半導体基板１０の平面と略平行であり、平坦である。本図に示されるＴＷＩＮ−ＭＯＮＯＳ構造では、一つのメモリセル２あたり、一つのワードゲート電極２０の両側に二つのコントロールゲート電極３０を有している。
その他の構成（図１４を含む）及び動作は、第１の実施の形態と同様であるのでその説明を省略する。
次に、本実施の形態に係る不揮発性半導体記憶装置の製造方法について説明する。図３６〜図４４は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。図３６〜図４４は、図１４におけるＡＡ’断面に対応している。なお、以下では、ワードゲート電極２０がポリシリコン膜で、及びコントロールゲート電極３０がポリシリコン膜及びタングステンシリサイド膜でそれぞれ形成される例を用いて説明する。
図３６に示されるように、ｐ型シリコンの半導体基板１０の表面に、酸化膜１２として酸化シリコン膜、窒化膜１３として窒化シリコン膜、及び酸化膜１４として酸化シリコン膜をこの順に積層する。最初の酸化シリコン膜は、ウェット酸化法又はラジカル酸化法を用いて、例えば３ｎｍ〜５ｎｍ形成する。窒化シリコン膜は、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて例えば６ｎｍ〜１０ｎｍ形成する。最後の酸化シリコン膜は、ラジカル酸化、ウェット酸化又はＣＶＤ法により例えば３ｎｍ〜１０ｎｍ形成する。これにより、電荷蓄積層となるＯＮＯ膜１１が形成される。その後、ＯＮＯ膜１１を覆うようにポリシリコン膜３１ａをＣＶＤ法により形成する。ポリシリコン膜３１ａは、例えば２５ｎｍ〜１００ｎｍ形成し、成膜中のＩｎ−Ｓｉｔｕドープもしくは成膜後のイオン注入により不純物をドープする。ポリシリコン膜３１ａは、後工程でコントロールゲート層３１となる。続いて、ポリシリコン膜３１ａを覆うように、タングステンシリサイド膜３２ａをＣＶＤ法により形成する。タングステンシリサイド膜３２ａは、例えば２５ｎｍ〜１００ｎｍ形成する。タングステンシリサイド膜３２ａは、後工程でシリサイド層３２となる。その後、タングステンシリサイド膜３２ａを覆うようにマスク膜８０として窒化シリコン膜を形成する。マスク膜８０は、例えば５０ｎｍ〜２００ｎｍ形成する。
次に、図３７に示されるように、フォトリソグラフィ技術によりワードゲート電極２０のパターンを有するフォトレジスト（図示されず）を形成する。そして、そのフォトレジストをマスクとして、マスク膜８０、タングステンシリサイド膜３２ａ、ポリシリコン膜３１ａ及びＯＮＯ膜１１を順次ドライエッチングしてトレンチ８１を形成する。このトレンチ８１内には、後工程でワードゲート電極２０が形成される。その後、フォトレジストを除去する。
続いて、図３８に示されるように、マスク膜８０及びトレンチ８１の内側を覆うように、ワードゲート絶縁膜１５をＣＶＤ法により形成する。ワードゲート絶縁膜１５は、例えば１０ｎｍ〜３０ｎｍ形成する。ワードゲート絶縁膜１５形成後のトレンチ８１の幅は、ワードゲート電極２０のゲート長に対応する。例えば、６０ｎｍ〜２００ｎｍである。続いて、ワードゲート絶縁膜１５を覆い、トレンチ８１を埋めるようにポリシリコン膜２０ａをＣＶＤ法により形成する。ポリシリコン膜２０ａは、例えば６０ｎｍ〜２００ｎｍ形成し、成膜中のＩｎ−Ｓｉｔｕドープもしくは成膜後のイオン注入により不純物をドープする。ポリシリコン膜２０ａは、後工程で、ワードゲート電極２０となる。
次に、図３９に示されるように、ポリシリコン膜２０ａ及びワードゲート絶縁膜１５を、マスク膜８０の高さに合わせる（トレンチ８１内にのみ残す）ように、エッチバック又はＣＭＰにより除去し、平坦化する。これにより、ポリシリコン膜２０ａはワードゲート電極２０となる。続いて、図４０に示されるように、ワードゲート電極２０の上部を熱酸化して、酸化膜８２を例えば１０ｎｍ〜５０ｎｍ形成する。その後、図４１に示されるように、エッチングにより、マスク膜８０を除去する。それにより、ワードゲート絶縁膜１５で側面を、酸化膜８２で上面を覆われたワードゲート電極２０の上部が、タングステンシリサイド膜３２ａ表面から突き出た状態になる。
次に、図４２に示すように、ワードゲート絶縁膜１５及び酸化膜８２で覆われたワードゲート電極２０とタングステンシリサイド膜３２ａとを覆うように、スペーサ膜１７ａとして窒化シリコン膜をＣＶＤ法で、例えば３０ｎｍ〜１００ｎｍ形成する。その後、図４３に示すように、スペーサ膜１７ａをエッチバックする。それにより、ワードゲート電極２０の側面にワードゲート絶縁膜１５を介して、及び、タングステンシリサイド膜３２ａ表面に、スペーサ層１７が形成される。続いて、図４４に示すように、スペーサ層１７をマスクとして、タングステンシリサイド膜３２ａ、ポリシリコン膜３１ａ及びＯＮＯ膜１１を順次エッチングする。これにより、コントロールゲート電極３０（コントロールゲート層３１及びシリサイド層３２）が形成される。コントロールゲート電極３０の外側には、半導体基板１０の表面が露出する。このとき、スペーサ層１７の幅がコントロールゲート電極３０のゲート長となる。
この後の工程は、第１の実施の形態における図２４〜図２８と同様であるのでその説明を省略する。以上により、本実施の形態に係る不揮発性半導体記憶装置（図３５）が製造される。
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。更に、本実施の形態では、コントロールゲート電極３０が、コントロールゲート層３１とシリサイド層３２を含んだ２層構造（ポリシリコンとシリサイドのポリサイド構造）となっている。そのため、コントロールゲート電極３０を低抵抗化することが出来、高速な動作を実現することが可能となる。
（第３の実施の形態）
まず、本発明の第３の実施の形態に係る不揮発性半導体記憶装置の構成について説明する。
図４５は、本発明の第３の実施の形態の不揮発性半導体記憶装置の構成を示す断面図である。本図では、本実施の形態に係る不揮発性半導体記憶装置のメモリセル２ｂとしてＭＯＮＯＳ構造のフラッシュメモリセルを例示している。
メモリセル２ｂは、コントロールゲート電極３０がワードゲート電極２０の片側にのみ設けられている点で、第１の実施の形態と異なる。その他の構成（図１４を含む）及び動作は、第１の実施の形態と同様であるのでその説明を省略する。
次に、本実施の形態に係る不揮発性半導体記憶装置の製造方法について説明する。図４６〜図５３は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。図４６〜図５３は、図１４におけるＡＡ’断面に対応している。なお、以下では、ワードゲート電極２０及びコントロールゲート電極３０がポリシリコン膜で形成される例を用いて説明する。
本実施の形態に係る不揮発性半導体記憶装置の製造方法の初期の工程は、第１の実施の形態の図１５〜図２２の工程と同様であるのでその説明を省略する。これらの工程の結果、図４６のような状態になる（図２２と同様）。
次に、図４７に示すように、フォトリソグラフィ技術によりワードゲート電極２０の片側のみを覆うフォトレジスト８８を形成する。そして、そのフォトレジスト８８をマスクとして、ワードゲート電極２０の片側のスペーサ層１７を除去する。その後、フォトレジスト８８を除去する。
続いて、図４８に示すように、スペーサ層１７をマスクとして、ポリシリコン膜３０ａ及びＯＮＯ膜１１を順次エッチングする。これにより、ワードゲート電極２０の片側にコントロールゲート電極３０が形成される。コントロールゲート電極３０の外側及びワードゲート電極２０の片側には、半導体基板１０の表面が露出する。このとき、スペーサ層１７の幅がコントロールゲート電極３０のゲート長となる。
次に、図４９に示すように、スペーサ層１７、ワードゲート電極２０及びワードゲート絶縁膜１５をマスクとして、半導体基板１０の表面領域に不純物を注入して、低濃度拡散層５１ａを形成する。続いて、図５０に示すように、全面に酸化シリコン膜をＣＶＤ法で成膜しエッチバックして、スペーサ層１７、コントロールゲート電極３０及びＯＮＯ膜１１の側面、及びワードゲート絶縁膜１５の側面にサイドウォール絶縁膜１６を形成する。その後、図５１に示すように、サイドウォール絶縁膜１６、スペーサ層１７、ワードゲート電極２０及びワードゲート絶縁膜１５をマスクとして、半導体基板１０の表面領域に不純物を注入して、高濃度拡散層５１ｂを形成する。低濃度拡散層５１ａ及び高濃度拡散層５１ｂは、ソース／ドレイン拡散層５１を構成する。
続いて、図５２に示すように、全面にコバルトに例示される金属膜を成膜し、所定の熱処理により、ワードゲート電極２０及びソース／ドレイン拡散層５１上に、それぞれシリサイド層６２、６１を形成する。そして、図５３に示すように、全面に層間絶縁層１９を形成後、ソース／ドレイン拡散層上に層間絶縁層１９を貫通するコンタクト７１を形成し、コンタクト７１上に配線７２を形成する。
以上により、本実施の形態に係る不揮発性半導体記憶装置（図４５）が製造される。
本実施の形態においても、第１の実施の形態と同様の効果を得ることが出来る。更に、本実施の形態では、コントロールゲート電極３０がワードゲート電極２０の片側にのみ設けられた、高速動作に適した１ｂｉｔ／１ｃｅｌｌ方式の構成を採用しているので、高速動作及びセルサイズの微細化が可能となる。更に、第２の実施の形態の構成において本実施の形態のコントロールゲート電極３０がワードゲート電極２０の片側にのみ設けられた構成を採用すれば、更なる高速動作が可能となる。
本発明は上記各実施の形態に限定されず、本発明の技術思想の範囲内において、各実施の形態は適宜変形又は変更され得ることは明らかである。
図１は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図２は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図３は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図４は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図５は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図６は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図７は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図８は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図９は特開２００４−３１２００９号公報の製造方法を示す断面図である。 図１０は特開２００４−３１２００９号公報の技術の問題点を説明する断面図である。 図１１は特開２００４−３１２００９号公報の技術の問題点を説明する断面図である。 図１２は特開２００４−３１２００９号公報の技術の問題点を説明する断面図である。 図１３は本発明の第１実施形態の不揮発性半導体記憶装置の構成を示す断面図である。 図１４は本発明の実施形態に係る不揮発性半導体記憶装置の構成を示す平面図である。 図１５は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１６は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１７は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１８は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図１９は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２０は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２１は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２２は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２３は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２４は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２５は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２６は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２７は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２８は本発明の第１実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図２９は本発明の実施形態に係る不揮発性半導体記憶装置及びその製造方法の効果を説明する断面図である。 図３０は本発明の実施形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極の上部形状が広がる場合の製造過程を示す断面図である。 図３１は本発明の実施形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極の上部形状が広がる場合の製造過程を示す断面図である。 図３２は本発明の実施形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極の上部形状が広がる場合の製造過程を示す断面図である。 図３３は本発明の実施形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極の上部形状が広がる場合の製造過程を示す断面図である。 図３４は本発明の実施形態に係る不揮発性半導体記憶装置の製造方法におけるワードゲート電極の上部形状が広がる場合の製造過程を示す断面図である。 図３５は本発明の第２実施形態の不揮発性半導体記憶装置の構成を示す断面図である。 図３６は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図３７は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図３８は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図３９は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４０は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４１は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４２は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４３は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４４は本発明の第２実施形態に係る不揮発性半導体記憶装置の製造方法を示す断面図である。 図４５は本発明の第３実施形態の不揮発性半導体記憶装置の構成を示す断面図である。 図４６は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図４７は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図４８は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図４９は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図５０は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図５１は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図５２は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。 図５３は、本実施の形態に係る不揮発性半導体記憶装置の製造方法における各工程を示す断面図である。
符号の説明
２、２ａ、２ｂ メモリセル
８ 素子分離領域
１１ ＯＮＯ膜
１２ 酸化膜
１３ 窒化膜
１４ 酸化膜
１５ ワードゲート絶縁膜
１６ サイドウォール絶縁膜
１７ スペーサ層
１７ａ スペーサ膜
２０ ワードゲート電極
２０ａ ポリシリコン膜
３０ コントロールゲート電極
３０ａ ポリシリコン膜
３１ コントロールゲート層
３１ａ ポリシリコン膜
３２ シリサイド層
３２ａ コバルトシリサイド膜
５１ ソース／ドレイン拡散層
５１ａ 低濃度拡散層（ＬＤＤ拡散層）
５１ｂ 高濃度拡散層
６１ シリサイド層
６２ シリサイド層
７１ コンタクト
７２ 配線
８０ マスク膜
８１ トレンチ
８２ 酸化膜
８８ フォトレジスト
９０ 凹部
１１０ 半導体基板
１１１ 誘電層
１１５ ゲート誘電層
１１６ 第２絶縁スペーサ
１１７ 第１絶縁スペーサ
１１７ａ 第１絶縁膜
１１７ｔ 上面
１１７ｈ 側面
１１７ｂ 底面
１１８ キャッピング絶縁層
１２０ 第２導電性層（ワードゲート）
１３０、１３０ａ 第１導電性層（コントロールゲート）
１３０ｔ 上面
１５０ 拡散層
１５１ａ 第１拡散層
１５１ｂ 第２拡散層
１８０ バッファ層
１８１ トレンチ
１８０ｈ 側面

Claims (11)

  1. 半導体基板のチャネル領域上に形成された電荷蓄積層と、
    前記電荷蓄積層上に形成されたコントロールゲート電極と、
    前記コントロールゲート電極上に形成されたスペーサ層と、
    前記コントロールゲート電極及び前記スペーサ層の側方に絶縁層を介して形成されたワードゲート電極と
    を具備し、
    前記スペーサ層の上面は、前記ワードゲート電極から遠ざかるにつれて低くなる
    不揮発性半導体記憶装置。
  2. 半導体基板のチャネル領域上に形成された電荷蓄積層と、
    前記電荷蓄積層上に形成されたコントロールゲート電極と、
    前記コントロールゲート電極上に形成されたスペーサ層と、
    前記コントロールゲート電極及び前記スペーサ層の側方に絶縁層を介して形成されたワードゲート電極と
    を具備し、
    前記スペーサ層の幅は、前記コントロールゲート電極から離れるにつれて狭くなる
    不揮発性半導体記憶装置。
  3. 請求項１又は２に記載の不揮発性半導体記憶装置において、
    前記コントロールゲート電極の上面は、平坦である
    不揮発性半導体記憶装置。
  4. 請求項１乃至３のいずれか一項に記載の不揮発性半導体記憶装置において、
    前記ワードゲート電極の高さは、前記コントロールゲート電極の高さよりも高い
    不揮発性半導体記憶装置。
  5. 請求項１乃至４のいずれか一項に記載の不揮発性半導体記憶装置において、
    前記電荷蓄積層は、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜との積層膜を含む
    不揮発性半導体記憶装置。
  6. 請求項１乃至５のいずれか一項に記載の不揮発性半導体記憶装置において、
    前記電荷蓄積層、前記コントロールゲート電極、及び前記スペーサ層は、前記ワードゲート電極の両側に設けられている
    不揮発性半導体記憶装置。
  7. 請求項１又は２に記載の不揮発性半導体記憶装置において、
    前記コントロールゲート電極は、上面側に設けられたシリサイド層を含む
    不揮発性半導体記憶装置。
  8. 半導体基板上に電荷蓄積膜と導電膜とマスク膜とを順次形成する工程と、
    所定の部分において前記マスク膜と前記導電膜と前記電荷蓄積膜とを順次除去して溝を形成する工程と、
    内側を絶縁膜で覆われた前記溝を埋めるようにワードゲート電極を形成する工程と、
    前記マスク膜を除去する工程と、
    前記導電膜及び前記ワードゲート電極を覆うようにスペーサ膜を形成する工程と、
    前記スペーサ膜をエッチバックして前記ワードゲート電極の両側に前記絶縁膜を介してスペーサ層を形成する工程と、
    前記スペーサ層をマスクとして前記導電膜と前記電荷蓄積膜とを除去してコントロールゲート電極を形成する工程と、
    ソース・ドレイン拡散層を形成する工程と
    を具備する
    不揮発性半導体記憶装置の製造方法。
  9. 請求項８に記載の不揮発性半導体記憶装置の製造方法において、
    前記導電膜は、前記マスク膜側にシリサイド膜を有する
    不揮発性半導体記憶装置の製造方法。
  10. 請求項８又は９に記載の不揮発性半導体記憶装置の製造方法において、
    前記電荷蓄積層は、シリコン酸化膜とシリコン窒化膜とシリコン酸化膜との積層膜を含む
    不揮発性半導体記憶装置の製造方法。
  11. 請求項８乃至１０のいずれか一項に記載の不揮発性半導体記憶装置の製造方法において、
    前記コントロールゲート電極を形成する工程の前に、前記ワードゲート電極の両側の前記スペーサ層のうちの一方を除去する工程を更に具備する
    不揮発性半導体記憶装置の製造方法。
JP2008055597A 2008-03-05 2008-03-05 不揮発性半導体記憶装置及びその製造方法 Pending JP2009212398A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008055597A JP2009212398A (ja) 2008-03-05 2008-03-05 不揮発性半導体記憶装置及びその製造方法
US12/379,509 US20090224306A1 (en) 2008-03-05 2009-02-24 Nonvolatile semiconductor storage device with charge storage layer and its manufacturing method
US13/317,106 US8298900B2 (en) 2008-03-05 2011-10-11 Nonvolatile semiconductor storage device with charge storage layer and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008055597A JP2009212398A (ja) 2008-03-05 2008-03-05 不揮発性半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2009212398A true JP2009212398A (ja) 2009-09-17

Family

ID=41052704

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008055597A Pending JP2009212398A (ja) 2008-03-05 2008-03-05 不揮発性半導体記憶装置及びその製造方法

Country Status (2)

Country Link
US (2) US20090224306A1 (ja)
JP (1) JP2009212398A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069651A (ja) * 2010-09-22 2012-04-05 Renesas Electronics Corp 半導体装置およびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979906B1 (ko) * 2008-10-09 2010-09-06 서울대학교산학협력단 고집적 플래시 메모리 셀 스택, 셀 스택 스트링 및 그 제조방법
KR20100043409A (ko) * 2008-10-20 2010-04-29 삼성전자주식회사 반도체소자의 제조방법
KR101815527B1 (ko) * 2010-10-07 2018-01-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
FR2968453B1 (fr) * 2010-12-02 2013-01-11 Commissariat Energie Atomique Cellule memoire electronique a double grille et dispositif a cellules memoires electroniques a double grille
US8575683B1 (en) * 2012-05-16 2013-11-05 United Microelectronics Corp. Semiconductor device and method of fabricating the same
US10158000B2 (en) * 2013-11-26 2018-12-18 Taiwan Semiconductor Manufacturing Company Limited Low-K dielectric sidewall spacer treatment
US9368644B2 (en) * 2013-12-20 2016-06-14 Cypress Semiconductor Corporation Gate formation memory by planarization
JP6385873B2 (ja) 2015-03-30 2018-09-05 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
US9472645B1 (en) * 2015-06-08 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Dual control gate spacer structure for embedded flash memory
US10090249B2 (en) * 2015-12-17 2018-10-02 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor structure and manufacturing method thereof
US10505015B2 (en) * 2016-11-17 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method of fabricating thereof
US10504913B2 (en) * 2016-11-28 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Method for manufacturing embedded non-volatile memory

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289714A (ja) * 2001-01-31 2002-10-04 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置及びその製造方法
JP2003318290A (ja) * 2002-04-25 2003-11-07 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
JP2004538638A (ja) * 2001-08-06 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法
JP2005260164A (ja) * 2004-03-15 2005-09-22 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2007184323A (ja) * 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3664159B2 (ja) * 2002-10-29 2005-06-22 セイコーエプソン株式会社 半導体装置およびその製造方法
KR100480645B1 (ko) 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
US6951782B2 (en) * 2003-07-30 2005-10-04 Promos Technologies, Inc. Nonvolatile memory cell with multiple floating gates formed after the select gate and having upward protrusions

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002289714A (ja) * 2001-01-31 2002-10-04 Samsung Electronics Co Ltd 不揮発性半導体メモリ装置及びその製造方法
JP2004538638A (ja) * 2001-08-06 2004-12-24 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ アクセスゲートと制御ゲートと電荷蓄積領域とを有するメモリセルを含む不揮発性メモリを備えた半導体装置の製造方法
JP2003318290A (ja) * 2002-04-25 2003-11-07 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
JP2005260164A (ja) * 2004-03-15 2005-09-22 Nec Electronics Corp 不揮発性半導体記憶装置及びその製造方法
JP2007184323A (ja) * 2006-01-04 2007-07-19 Renesas Technology Corp 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069651A (ja) * 2010-09-22 2012-04-05 Renesas Electronics Corp 半導体装置およびその製造方法
US9029931B2 (en) 2010-09-22 2015-05-12 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof
US9231115B2 (en) 2010-09-22 2016-01-05 Renesas Electronics Corporation Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20120058618A1 (en) 2012-03-08
US20090224306A1 (en) 2009-09-10
US8298900B2 (en) 2012-10-30

Similar Documents

Publication Publication Date Title
JP2009212398A (ja) 不揮発性半導体記憶装置及びその製造方法
US7208794B2 (en) High-density NROM-FINFET
JP4758625B2 (ja) 半導体装置
JP5592214B2 (ja) 半導体装置の製造方法
US20090321813A1 (en) Nonvolatile semiconductor memory device and method for manufacturing same
JP5781733B2 (ja) 不揮発性メモリセル及びその製造方法
US6972260B2 (en) Method of fabricating flash memory cell
JP2009194106A (ja) 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法
JP5059204B2 (ja) 半導体記憶装置の製造方法
US7687345B2 (en) Flash memory device and method of manufacturing the same
KR100546405B1 (ko) 스플릿 게이트형 비휘발성 반도체 메모리 소자 및 그제조방법
US10192879B2 (en) Semiconductor device and manufacturing method thereof
CN109994542B (zh) 半导体器件及其制造方法
JP4093965B2 (ja) メモリセルを製作する方法
JP2008135715A (ja) 不揮発性メモリ素子及びその製造方法
JP2009212399A (ja) 不揮発性半導体記憶装置及びその製造方法
US20070205440A1 (en) Semiconductor device and method for producing the same
US20080080249A1 (en) Non-volatile memory, fabricating method and operating method thereof
US20220157964A1 (en) Semiconductor device
US7220651B2 (en) Transistor and method for manufacturing the same
JP2009277847A (ja) 不揮発性半導体記憶装置
JP4758951B2 (ja) 半導体装置
WO2016157393A1 (ja) 半導体装置およびその製造方法
JP4428109B2 (ja) 半導体記憶装置及びその製造方法
JP4427431B2 (ja) 半導体記憶装置、半導体記憶装置の製造方法および半導体記憶装置の動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130607