JP3664159B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP3664159B2 JP3664159B2 JP2002314713A JP2002314713A JP3664159B2 JP 3664159 B2 JP3664159 B2 JP 3664159B2 JP 2002314713 A JP2002314713 A JP 2002314713A JP 2002314713 A JP2002314713 A JP 2002314713A JP 3664159 B2 JP3664159 B2 JP 3664159B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating layer
- control gate
- film
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 106
- 238000004519 manufacturing process Methods 0.000 title claims description 31
- 239000012535 impurity Substances 0.000 claims description 53
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 46
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 46
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 44
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 43
- 238000000034 method Methods 0.000 claims description 30
- 230000002265 prevention Effects 0.000 claims description 21
- 238000005530 etching Methods 0.000 claims description 11
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 285
- 239000000758 substrate Substances 0.000 description 32
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- 230000005684 electric field Effects 0.000 description 9
- 238000002955 isolation Methods 0.000 description 8
- 238000003860 storage Methods 0.000 description 7
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005381 potential energy Methods 0.000 description 3
- -1 Metal Oxide Nitride Chemical class 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 238000005036 potential barrier Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
- H01L29/7923—Programmable transistors with more than two possible different levels of programmation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/90—MOSFET type gate sidewall insulating spacer
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリ領域を含む半導体装置の製造方法に関し、特に、メモリ領域に形成される不揮発性記憶装置が１つのワードゲートに対して２つの電荷蓄積領域を有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１７に示すデバイスが知られている（非特許文献１参照）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上にゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状のコントロールゲート２０とコントロールゲート３０とが配置されている。コントロールゲート２０の底部と半導体基板１０との間には、絶縁層２２が存在し、コントロールゲート２０の側面とワードゲート１４との間にはサイド絶縁層２４が存在する。同様に、コントロールゲート３０の底部と半導体基板１０との間には、絶縁層２２が存在し、コントロールゲート３０の側面とワードゲート１４との間にはサイド絶縁層２４が存在する。
そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのＭＯＮＯＳ型メモリ素子を有する。また、これらの２つのＭＯＮＯＳ型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
【非特許文献１】
Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３
【０００７】
【発明が解決しようとする課題】
本発明の目的は、２つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を含む半導体装置であって、特に、データの書き込み／消去の際の劣化に対する耐性を有する半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含み、
前記不揮発性記憶装置は、
半導体層の上方に、ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの両側面に沿ってそれぞれ形成された、サイドウォール状のコントロールゲートと、を含み、
前記コントロールゲートは、互いに隣り合う第１コントロールゲートと、第２コントロールゲートと、を有し、
前記第１コントロールゲートは、前記半導体層に対して第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜からなる第１絶縁層を介して、かつ、前記ワードゲートに対して第１サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して酸化シリコン膜および窒化シリコン膜からなる第２絶縁層を介して配置され、
前記第２絶縁層の窒化シリコン膜の膜厚は、前記第１絶縁層の窒化シリコン膜の膜厚よりも小さい。
【０００９】
本発明の半導体装置によれば、コントロールゲートは、異なる膜厚の絶縁層の上に形成された、第１コントロールゲートと、第２コントロールゲートとからなる。そのため、コントロールゲートの下方の基板表面の電位も二段階に変動し、コントロールゲートと基板表面との電界強度を不均一にすることができる。
【００１０】
本発明は、下記の態様をとることができる。
【００１１】
本発明の半導体装置において、前記第２絶縁層の上方には、電荷移動防止膜を設けることができる。この態様によれば、第１絶縁層の窒化シリコン膜もしくは第２絶縁層の窒化シリコン膜と、第２コントロールゲートとが接触することを防ぐことができる。そのため、窒化シリコン膜に蓄積された電荷が第２コントロールゲートに放出されるのを防ぐことができる。
【００１２】
本発明の半導体装置の製造方法は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置の製造方法であって、以下の工程を含む。
【００１３】
（ａ）半導体層の上方に、ゲート絶縁層を形成し、
（ｂ）前記ゲート絶縁層の上方に、第１導電層を形成し、
（ｃ）前記第１導電層の上方に、ストッパ層を形成し、
（ｄ）前記ストッパ層と前記第１導電層とをパターニングし、該ストッパ層と該第１導電層とからなる積層体を形成し、
（ｅ）前記メモリ領域の全面に、第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜を積層して第１絶縁層を形成し、
（ｆ）前記第１絶縁層の上方に、第２導電層を形成し、該第２導電層を異方性エッチングすることにより、前記第１導電層の両側面に、前記半導体層に対して、前記第１絶縁層を介してサイドウォール状の第１コントロールゲートを形成し、
（ｇ）前記第１コントロールゲートをマスクとして前記第１絶縁層の第２酸化シリコン膜と、該第１絶縁層の窒化シリコン膜の表面部と、を除去して、第２絶縁層を形成し、
（ｈ）前記メモリ領域の全面に第３導電層を形成し、該第３導電層を異方性エッチングすることにより、前記第１コントロールゲートの側面に、前記半導体層に対して、少なくとも前記第２絶縁層を介して第２コントロールゲートを形成し、
（ｉ）ソース領域またはドレイン領域となる不純物層を前記半導体層に形成し、
（ｊ）前記メモリ領域の全面に第３絶縁層を形成した後、前記ストッパ層が露出するように、該第３絶縁層を除去し、
（ｋ）前記ストッパ層を除去した後、第４導電層を形成し、該第４導電層をパターニングして、ワードラインを形成すること。
【００１４】
本発明の半導体装置の製造方法によれば、コントロールゲートは、２段階の工程に分けて形成される。具体的には、第１コントロールゲートを形成し、ついで、第１絶縁層のうち、第２酸化シリコン膜と、窒化シリコン膜の一部と、を除去し、その後、第２コントロールゲートが形成される。そのため、コントロールゲートを膜厚の異なる絶縁層の上に形成することができる。その結果、コントロールゲートと基板表面との電界強度が不均一となる半導体装置を製造することができる。
【００１５】
本発明は、下記の態様をとることができる。
【００１６】
本発明の半導体装置の製造方法において、前記（ｇ）は、前記第２絶縁層を形成した後、前記第２絶縁層の上方に電荷移動防止膜を形成すること、を含むことができる。この態様によれば、第２絶縁層と、第２コントロールゲートの間に、電荷移動防止膜を形成することができる。
【００１７】
【発明の実施の形態】
［第１の実施の形態］
（デバイスの構造）
図１は、本実施の形態にかかる半導体装置のレイアウトを示す平面図である。半導体装置は、不揮発性記憶装置を有するメモリ領域１０００を含む。
【００１８】
メモリ領域１０００には、ＭＯＮＯＳ型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列にマトリクス状に配列されている。メモリ領域１０００には、第１のブロックＢ１と、それに隣り合う他のブロックＢ０，Ｂ２の一部とが示されている。ブロックＢ０，Ｂ２は、ブロックＢ１を反転させた構成となる。
【００１９】
ブロックＢ１とそれに隣り合うブロックＢ０，Ｂ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックにおいては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００２０】
コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組のコントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組のコントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、導電層４０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００２１】
単一のメモリセル１００は、１つのワードゲート１４と、コントロールゲート２０，３０と、不純物層１６，１８とを含む。コントロールゲート２０，３０は、ワードゲート１４の両側に形成されている。不純物層１６，１８は、コントロールゲート２０，３０の外側に形成されている。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００２２】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００２３】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００２４】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８であって、ブロックＢ１に形成された不純物層１８とブロックＢ０に形成された不純物層１８とは、共通コンタクト部２００が配置されていない側において、コンタクト用不純物層４００によって互いに電気的に接続されている。図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。また、１つのブロックに対し、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００２５】
次に図２および図３を参照しながら、半導体装置の断面構造について説明する。図２は、図１のＡ−Ａ線に沿った断面図である。図３は、図２のＢ部を拡大して示す断面図である。
【００２６】
メモリ領域１０００において、メモリセル１００は、ワードゲート１４と、不純物層１６，１８と、コントロールゲート２０、３０とを含む。ワードゲート１４は、半導体基板１０の上方にゲート絶縁層１２を介して形成されている。不純物層１６，１８は、半導体基板１０内に形成されている。各不純物層は、ソース領域またはドレイン領域となる。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００２７】
コントロールゲート２０，３０は、ワードゲート１４の両側に沿ってそれぞれ形成されている。コントロールゲート２０は、互いに接する第１コントロールゲート２０ａと、第２コントロールゲート２０ｂとからなる。第１コントロールゲート２０ａは、半導体基板１０の上方に第１絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２６を介して形成されている。第２コントロールゲート２０ｂは、半導体基板の上方に第２絶縁層２４を介して形成されている。同様に、コントロールゲート３０は、第１コントロールゲート３０ａと、第２コントロールゲート３０ｂとからなる。
【００２８】
第１絶縁層２２は、ＯＮＯ膜である。具体的には、第１絶縁層２２は、ボトム酸化シリコン層（第１酸化シリコン層）２２ａ、窒化シリコン層２２ｂ、トップ酸化シリコン層（第２酸化シリコン層）２２ｃの積層膜である。
【００２９】
第２絶縁層２４は、ＯＮ膜である。具体的には、第２絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）２４ａおよび窒化シリコン層２４ｂの積層膜である。窒化シリコン膜２４ｂの膜厚は、第１絶縁層２２の窒化シリコン膜２２ｂ野膜厚より小さい。
【００３０】
第１酸化シリコン層２２ａは、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。窒化シリコン層２２ｂは、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。第２酸化シリコン層２２ｃは、コントロールゲートと電荷蓄積領域との間に電位障壁を形成する。
【００３１】
サイド絶縁層２６は、ＯＮＯ膜である。具体的には、サイド絶縁層２６は、第１酸化シリコン層２６ａ、窒化シリコン層２６ｂ、第２酸化シリコン層２６ｃの積層膜である。サイド絶縁層２６は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２６において、少なくとも第１酸化シリコン層２６ａの上端は、ワードゲート１４とコントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００３２】
サイド絶縁層２６と第１絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００３３】
コントロールゲート２０、３０は、その表面をサイドウォール絶縁層１５２に覆われている。
【００３４】
そして、隣り合うメモリセル１００において、隣り合うコントロールゲート２０とコントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。さらに、埋め込み絶縁層７０の上面は、ワードゲート１４の上面より半導体基板１０に対して上方に位置している。埋め込み絶縁層７０をこのように形成することで、コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００３５】
ワードゲート１４の上には、図２に示すように、ワード線５０が形成される。
【００３６】
本実施の形態の半導体装置は、コントロールゲート２０、３０が、異なる膜厚の絶縁層の上に形成された第１コントロールゲート２０ａ、３０ａと、第２コントロールゲート２０ｂ、３０ｂとからなる。そのため、コントロールゲート２０、３０の下方の基板表面の電位も二段階に変動し、電界強度はワードゲート１４とコントロールゲート２０、３０の境界、第１コントロールゲート２０ａ、３０ａと第２コントロールゲート２０ｂ、３０ｂとの境界、不純物領域の端部の三箇所でピークを有することとなる。このことは、メモリセル１００へのデータの書き込み／消去の動作に関して以下のような利点がある。
【００３７】
まず、データの書き込みについて説明する。データの書き込みの際は、不純物領域１６から移動してきた電子は、ワードゲート１４と、コントロールゲート３０との境界でエネルギーを与えられ、第１コントロールゲート３０ａと、第２コントロールゲート３０ｂとの境界領域で再びエネルギーを与えられてホットエレクトロンとなり、段差部近傍の第１絶縁層２２に注入・トラップされることとなる。
【００３８】
本実施の形態の半導体装置において、電子の注入位置は第１コントロールゲート３０ａと、第２コントロールゲート３０ｂの境界部を中心に分布することになる。しかし、第２コントロールゲート３０ｂの下方には、NO膜からなる第２絶縁層２４があるため、電荷はコントロールゲート３０へ抜けてしまう。結果として第１コントロールゲート３０ａ側にトラップされた電子が残ることになる。
【００３９】
次に、データを消去する動作について図１８を参照しながら説明する。図１８は電子のポテンシャルエネルギーを縦軸、実空間座標を横軸としたバンド図であり、不純物層１８の端部、すなわちｐｎ接合部分の状態を示している。
【００４０】
まず、不純物層１８に高い正の電圧を印加し、コントロールゲート３０に負の電圧を印加する。その結果、ｎ型領域である不純物層１８において、電子のポテンシャルエネルギーが小さくなる（図１８において、ｎ型領域の電子のポテンシャルエネルギーが矢印方向にシフトする）。そして、高濃度のｐｎ接合では、空乏層の厚みは数ｎｍと非常に小さいため、ｐ型価電子帯にある電子はｎ型伝導帯中へトンネル効果により移動することが可能となる。つまり、電子の移動に伴い、ｐ型領域である不純物層１８の端部近傍には正孔が発生することになる。すなわち、不純物層の端部近傍にはホール蓄積層が形成されることを意味する。
【００４１】
ここで、コントロールゲート３０において、第２絶縁層２４の上方に形成されている第２コントロールゲート３０ｂと、第１絶縁層２２の上方に形成されている第１コントロールゲート３０ａと、基板表面との電界に着目する。第２絶縁層２４においては、ホール蓄積層が形成されているため、キャリアの伝導度は高い。従って横方向（ゲート長方向）の電界は相対的に小さい。また第２絶縁層２４は、第１絶縁層２２と比して膜厚が薄いために、垂直方向の電界は相対的に大きい。従って、不純物層１８の端部近傍で発生した正孔は、第２絶縁層２４の領域では第２絶縁層２４に飛び込むことができない。
【００４２】
一方、第１絶縁層２２の領域では、横方向の電界は相対的に大きく、垂直方向の電界は相対的に小さい。したがって、不純物層１８の端部近傍で発生した正孔は、第２絶縁層２４の領域と第１絶縁層２２の領域との境界部で大きなエネルギーを持つこととなり、電荷蓄積膜中に飛び込むことになる。すなわち、電荷蓄積膜の厚みが異なる領域に近いところで正孔の注入が行なわれ、消去はこの位置で行なわれることになる。
【００４３】
このようにして、書き込み時に電子が注入される位置と消去時に正孔が注入される位置とを一致させることができる。その結果、書き込み／消去サイクルを繰り返しても劣化しない不揮発性記憶装置を実現することができる。
【００４４】
（半導体装置の製造方法）
次に、図４〜図１４を参照しながら、本実施の形態に半導体装置の製造方法について説明する。各断面図は、図１のＡ−Ａ線に沿った部分に対応する。図４〜図１４において、図１〜図３で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。
【００４５】
（１）まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００（図１参照）を形成する。次いで、チャネルドープとしてＰ型不純物をイオン注入する。次いで、イオン注入によって、コンタクト用Ｎ型不純物層４００（図１参照）を半導体基板１０内に形成する。
【００４６】
次いで、図４に示すように、半導体基板１０の表面に、ゲート絶縁層となる絶縁層１２０を形成する。次いで、ワードゲート１４になるゲート層（第１導電層）１４０を絶縁層１２０上に堆積する。ゲート層１４０はドープトポリシリコンからなる。次いで、後のＣＭＰ工程におけるストッパ層Ｓ１００をゲート層１４０上に形成する。ストッパ層Ｓ１００は、窒化シリコン層からなる。
【００４７】
（２）次いで、レジスト層（図示しない）を形成する。次いで、このレジスト層をマスクとしてストッパ層Ｓ１００をパターニングする。その後、パターニングされたストッパ層Ｓ１００をマスクとして、ゲート層１４０をエッチングする。図５に示すように、ゲート層１４０がパターニングされゲート層（ワードゲート）１４０ａとなる。
【００４８】
パターニング後の様子を平面的に示したのが図６である。このパターニングによって、メモリ領域１０００内のゲート層１４０ａおよびストッパ層Ｓ１００の積層体には、開口部１６０，１８０が設けられる。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００４９】
（３）次いで、希フッ酸を用いて半導体基板の表面を洗浄する。これにより、露出していた絶縁層１２０が除去され、ゲート絶縁層１２が残存する。次に、図７に示すように、第１酸化シリコン層２２０ａを熱酸化法により成膜する。第１酸化シリコン層２２０ａは、半導体基板１０とゲート層１４０ａとの露出面に形成される。なお、第１酸化シリコン層２２０ａの形成にＣＶＤ法を用いてもよい。
【００５０】
次に、第１酸化シリコン層２２０ａに対しアニール処理を施す。このアニール処理は、ＮＨ3ガスを含む雰囲気で行なわれる。この前処理により、第１酸化シリコン層２２０ａ上に窒化シリコン層２２０ｂを均一に堆積し易くなる。その後、窒化シリコン層２２０ｂを、ＣＶＤ法によって成膜することができる。
【００５１】
次に、第２酸化シリコン層２２０ｃを、たとえば、ＣＶＤ法や高温酸化法（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）により形成する。第２酸化シリコン層２２０ｃは、ＩＳＳＧ（ＩＮ‐ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）処理を用いて成膜することもできる。ＩＳＳＧ処理によって成膜された膜は緻密である。ＩＳＳＧ処理によって成膜した場合、後述するＯＮＯ膜を緻密化するためのアニール処理を省略することができる。
【００５２】
なお、上記工程において、窒化シリコン層２２０ｂと第２酸化シリコン層２２０ｃとを同一の炉内で成膜することにより、出炉による界面の汚染を防止することができる。これにより、均質なＯＮＯ膜を形成することができるため、安定した電気特性を有するメモリセル１００が得られる。
【００５３】
本実施の形態においては、ＯＮＯ膜２２０は、後のパターニングによって、第１絶縁層２２、第２絶縁層２４、およびサイド絶縁層２６となる（図２、３参照）。
【００５４】
（４）図８に示すように、ドープトポリシリコン層（第２導電層）２３０を、第２酸化シリコン層２２０ｃ上に形成する。ドープトポリシリコン層２３０は、後にエッチングされて、第１コントロールゲート２０ａ，３０ａを構成する導電層４０（図１参照）となる。
【００５５】
（５）次いで、図９に示すように、ドープトポリシリコン層２３０を全面的に異方性エッチングする。これにより、メモリ領域１０００の開口部１６０，１８０（図６参照）の側面に沿って、サイドウォール状の導電層２３２が形成される。サイドウォール状の導電層２３２は、後の工程でエッチングされ第１コントロールゲート２０ａ、３０ａとなる。
【００５６】
（６）ついで、図１０に示すように、サイドウォール状の導電層２３２をマスクとして、ＯＮＯ膜２２０の一部を除去する。具体的には、第２酸化シリコン層２２０ｃと、窒化シリコン層２２０ｂの表面部と、を除去する。除去方法としては、希フッ酸によるウェットエッチングまたはドライエッチングにより行なうことができる。これにより、第１コントロールゲート２０ａ、３０ａの下方にＯＮＯ膜からなる第１絶縁層２２が残存することとなる。
【００５７】
（７）ついで、ドープトポリシリコン層（図示せず）を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図１１に示すように、サイドウォール状の導電層２３２の高さを低くくし、第１コントロールゲート２０ａ、３０ａを形成すると共に、第１酸化シリコン層２４ａと窒化シリコン層２４ｂとからなる第２絶縁層２４の積層膜の上に、第２コントロールゲート２０ｂ、３０ｂを形成することができる。
【００５８】
このように、第１コントロールゲート２０ａ、３０ａと、第２コントロールゲート２０ｂ、３０ｂとは、同じ工程で形成されているため、高さを揃えることが容易となる。ついで、等方性のエッチングを行ない、コントロールゲート２０、３０の表面をなだらかな面にする。
【００５９】
（８）次に、メモリ領域１０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層（図示しない）を全面的に形成する。次いで、この絶縁層を異方性エッチングすることにより、図１２に示すように、コントロールゲート２０，３０を覆うようにサイドウォール絶縁層１５２が形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板１０が露出する。
【００６０】
次いで、図１２に示すように、Ｎ型不純物をイオン注入することにより、半導体基板１０内に、不純物層１６，１８を形成する。
【００６１】
次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、半導体基板の上に形成された金属をシリサイド化反応させることにより、半導体基板１０の露出面にシリサイド層９２を形成させる。次いで、メモリ領域１０００において、酸化シリコンまたは窒化酸化シリコンなどの第３絶縁層２７０を全面的に形成する。第３絶縁層２７０は、ストッパ層Ｓ１００を覆うように形成される。
【００６２】
（９）図１３に示すように、第３絶縁層２７０をＣＭＰ法により、ストッパ層Ｓ１００が露出するまで研磨し、第３絶縁層２７０を平坦化する。この研磨によって、対向するコントロールゲート２０，３０の間に埋め込み絶縁層７０が残存される。
【００６３】
（１０）ストッパ層Ｓ１００を熱りん酸で除去する。この結果、少なくともゲート層１４０ａの上面が露出し、図１４に示すように、第１第２絶縁層２７０に開口部１７０が形成される。すなわち、この開口部１７０はストッパ層Ｓ１００が除去されることにより形成された領域であり、ゲート層１４０ａの上に位置する領域である。
【００６４】
（１１）その後、全面的にドープトポリシリコン層（図示せず）を堆積させる。次いで、前記ドープトポリシリコン層上にパターニングされたレジスト層（図示せず）を形成する。次いで、レジスト層をマスクとして、前記ドープトポリシリコン層をパターニングすることにより、ワード線５０が形成される。
【００６５】
引き続き、レジスト層をマスクとして、ゲート層１４０ａ（図１４参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４（図１参照）を形成することができる。ゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図１参照）。
【００６６】
なお、このエッチング工程では、コントロールゲート２０、３０は、埋め込み絶縁層７０で覆われているために、エッチングされずに残る。
【００６７】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図１参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００６８】
以上の工程により、図１から図３に示す半導体装置を製造することができる。
【００６９】
本実施の形態による半導体装置の製造方法による利点は以下の通りである。
【００７０】
コントロールゲート２０、３０は、２段階の工程に分けて形成される。具体的には、第１コントロールゲート２０ａ、３０ａを形成し、ついで、ＯＮＯ膜２２０のうち、第２酸化シリコン膜２２０ｃと、窒化シリコン膜２２０ｂの表面部を除去し、その後、第２コントロールゲート２０ｂ、３０ｂが形成される。そのため、コントロールゲート２０、３０を膜厚の異なる絶縁層の上に形成することができる。その結果、コントロールゲート２０、３０と基板表面との電界強度が不均一となる半導体装置を製造することができる。
【００７１】
［第２の実施の形態］
次に、第２の実施の形態について説明する。なお、以下の説明では、第１の実施の形態と異なる点についての説明を行なう。
【００７２】
（デバイスの構造）
図１５、１６は、第２の実施の形態にかかる半導体装置を模式的に示す断面図である。図１５、１６は、第１の実施の形態で示した図３に対応する箇所を示す断面図である。第２の実施の形態にかかる半導体装置では、第２絶縁層２４の上方に電荷移動防止膜４２が形成されている。
【００７３】
図１５に示す半導体装置においては、第２コントロールゲート３０ｂは、第１コントロールゲート３０ａに対して電荷移動防止膜４２を介して、かつ、半導体基板１０に対して第２絶縁層２４および電荷移動防止膜４２を介して形成されている。電荷移動防止膜４２は、窒化シリコン膜２２ｂ、２４ｂに注入された電荷が第２コントロールゲート３０ｂに放出されることを防止する機能を有する膜であればよく、たとえば、酸化シリコン膜を用いる。電荷移動防止膜４２は、ＣＶＤ法により形成され、この場合、第２絶縁層２４と、第１コントロールゲート３０ａと、を覆うように形成されている。
【００７４】
図１６に示す半導体装置においては、上述の図１５に示す半導体装置と同様に、第２コントロールゲート３０ｂは、第１コントロールゲート３０ａに対して電荷移動防止膜４２を介して、かつ、半導体基板１０に対して第２絶縁層２４および電荷移動防止膜４２を介して形成されている。電荷移動防止膜４２は、上述の機能を有する膜であればよく、たとえば、窒化酸化シリコン膜を用いる。電荷移動防止膜４２は、熱酸化法により形成され、この場合、第２絶縁層２４の窒化シリコン膜２４ｂと、第１コントロールゲート３０ａと、を覆うように電荷移動防止膜４２が形成される。
【００７５】
第２の実施の形態の半導体装置は、第２絶縁層２４の上に酸化膜もしくは窒化酸化シリコン膜からなる電荷移動防止膜４２が形成されている。そのため、第１絶縁層２２の窒化シリコン膜２２ｂの端面および第２絶縁層２４の窒化シリコン膜２４ｂと、第２コントロールゲート２０ｂ、３０ｂとが接触することを防ぐことができる。その結果、窒化シリコン膜２２ｂ、２４ｂに取り込まれた電子が第２コントロールゲート２０ｂ、３０ｂへ放出されることを防ぐことができ、電荷保持特性が向上した半導体装置を提供することができる。
【００７６】
（半導体装置の製造方法）
次に、第２の実施の形態にかかる半導体装置の製造方法について説明する。
【００７７】
まず、工程（１）〜（５）は、第１の実施の形態と同様に行なう。
【００７８】
（６）ついで、図１０に示すように、サイドウォール状の導電層２３２をマスクとして、ＯＮＯ膜２２０のうち第２酸化シリコン層２２０ｃと、窒化シリコン膜２２０ｂの表面部を除去する。これにより、第１コントロールゲート２０ａ、３０ａの下方にＯＮＯ膜からなる第１絶縁層２２が残存することとなる。このエッチングは、具体的には、希フッ酸によるウェットエッチングやドライエッチングなどにより行なうことができる。ついで、全面に電荷移動防止膜（図示せず）を形成する。電荷移動防止膜としては、酸化シリコン膜、窒化酸化シリコン膜を形成することができる。
【００７９】
電荷移動防止膜をＣＶＤ法により形成する場合は、窒化シリコン層２４ｂと、第１絶縁層２２の端面と、第１コントロールゲート３０ａと、第１コントロールゲート３０ａと接していないサイド絶縁層２６とを覆うように形成される。また、電荷移動防止膜を熱酸化法により形成する場合は、第２絶縁層２４の窒化シリコン膜２４ｂと、第１絶縁層２２の窒化シリコン膜２２ｂの端面と、第１コントロールゲート３０ａと、第１コントロールゲート３０ａと接していないサイド絶縁層２６とに、酸化窒化シリコン膜が形成される。
【００８０】
（７）ついで、ドープトポリシリコン層（図示せず）を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図１１に示すように、サイドウォール状の導電層２３２の高さを低くくし、第１コントロールゲート２０ａ、３０ａを形成すると共に、第２絶縁層２４と、電荷移動防止膜４２との積層膜の上に第２コントロールゲート２０ｂ、３０ｂを形成することができる。ついで、等方性のエッチングを行い、コントロールゲート２０、３０の表面をなだらかな面にする。このエッチングにより、露出している電荷移動防止膜は除去されることとなる。
【００８１】
ついで、工程（８）〜（１１）を、第１の実施の形態と同様に行ない、図１５および図１６に示す半導体装置を形成することができる。
【００８２】
本実施の形態の製造方法によれば、サイドウォール状の導電層２３２（第１コントロールゲート２０ａ、３０ａ）を形成した後に、第２絶縁層２４の上に電荷移動防止膜４２を形成する工程が設けられている。そのため、少なくとも第２絶縁層２４と第１絶縁層２２の端面とが、電荷移動防止膜４２に覆われることとなる。その結果、窒化シリコン膜２２ｂ、２４ｂに注入された電子が第２コントロールゲート２０ｂ、３０ｂへ放出されることが防止され、電荷保持特性が向上した半導体装置を製造することができる。
【００８３】
本発明は、上述の実施の形態に限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。また、上述した実施の形態では、これらを「半導体層」と称することとする。
【図面の簡単な説明】
【図１】 半導体装置のメモリ領域のレイアウトを模式的に示す平面図。
【図２】 図２のＡ−Ａ線に沿った部分を模式的に示す断面図。
【図３】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図４】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図５】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図６】 図５に示す半導体装置の製造方法の一工程を示す平面図である。
【図７】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図８】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図９】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１０】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１１】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１２】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１３】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１４】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１５】 第２の実施の形態にかかる半導体装置を模式的を示す断面図。
【図１６】 第２の実施の形態にかかる半導体装置を模式的を示す断面図。
【図１７】 公知のMONOS型メモリセルを示す断面図。
【図１８】 本発明の半導体装置の消去動作を説明する図。
【符号の説明】
１０ 半導体基板、 １２ 第１ゲート絶縁層、 １４ ワードゲート、 １６，１８ 不純物層、 ２０，３０ コントロールゲート、 ２０ａ，３０ａ 第１コントロールゲート、 ２０ｂ，３０ｂ 第２コントロールゲート、 ２２ 第１絶縁層、 ２４ 第２絶縁層、 ２６ サイド絶縁層、 ４２ 電荷移動防止膜、 ５０ ワード線、 ６０ ビット線、 ７０ 埋込み絶縁層、 ７２ 層間絶縁層、 ８０ 配線層、 １００ 不揮発性記憶装置（メモリセル）、 １２０ 絶縁層、 １４０ ゲート層、 １４２ ゲート電極、 １６０，１８０ 開口部、 ２００ 共通コンタクト部、 ２２０ ＯＮＯ膜、 ２３２ サイドウォール状の絶縁層、 ３００ 素子分離領域、 ４００ コンタクト用不純物層、 Ｓ１００ ストッパ層、 １０００ メモリ領域
【発明の属する技術分野】
本発明は、メモリ領域を含む半導体装置の製造方法に関し、特に、メモリ領域に形成される不揮発性記憶装置が１つのワードゲートに対して２つの電荷蓄積領域を有する半導体装置の製造方法に関する。
【０００２】
【背景技術】
不揮発性半導体記憶装置のひとつのタイプとして、チャネル領域とコントロールゲートとの間のゲート絶縁層が酸化シリコン層と窒化シリコン層との積層体からなり、前記窒化シリコン層に電荷がトラップされるMONOS（Metal Oxide Nitride Oxide Semiconductor）型もしくはSONOS（Silicon Oxide Nitride Oxide Silicon）型と呼ばれるタイプがある。
【０００３】
MONOS型の不揮発性半導体記憶装置として、図１７に示すデバイスが知られている（非特許文献１参照）。
【０００４】
このMONOS型のメモリセル１００は、半導体基板１０上にゲート絶縁層１２を介してワードゲート１４が形成されている。そして、ワードゲート１４の両側には、それぞれサイドウォール状のコントロールゲート２０とコントロールゲート３０とが配置されている。コントロールゲート２０の底部と半導体基板１０との間には、絶縁層２２が存在し、コントロールゲート２０の側面とワードゲート１４との間にはサイド絶縁層２４が存在する。同様に、コントロールゲート３０の底部と半導体基板１０との間には、絶縁層２２が存在し、コントロールゲート３０の側面とワードゲート１４との間にはサイド絶縁層２４が存在する。
そして、隣り合うメモリセルの、対向するコントロールゲート２０とコントロールゲート３０との間の半導体基板１０には、ソース領域またはドレイン領域を構成する不純物層１６，１８が形成されている。
【０００５】
このように、ひとつのメモリセル１００は、ワードゲート１４の側面に２つのＭＯＮＯＳ型メモリ素子を有する。また、これらの２つのＭＯＮＯＳ型メモリ素子は独立に制御される。したがって、ひとつのメモリセル１００は、２ビットの情報を記憶することができる。
【０００６】
【非特許文献１】
Ｙ．Hayashi，et al ，2000 Symposium on VLSI Technology Digest of Technical Papers ｐ．１２２−ｐ．１２３
【０００７】
【発明が解決しようとする課題】
本発明の目的は、２つの電荷蓄積領域を有するMONOS型の不揮発性記憶装置を含む半導体装置であって、特に、データの書き込み／消去の際の劣化に対する耐性を有する半導体装置およびその製造方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明の半導体装置は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含み、
前記不揮発性記憶装置は、
半導体層の上方に、ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの両側面に沿ってそれぞれ形成された、サイドウォール状のコントロールゲートと、を含み、
前記コントロールゲートは、互いに隣り合う第１コントロールゲートと、第２コントロールゲートと、を有し、
前記第１コントロールゲートは、前記半導体層に対して第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜からなる第１絶縁層を介して、かつ、前記ワードゲートに対して第１サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して酸化シリコン膜および窒化シリコン膜からなる第２絶縁層を介して配置され、
前記第２絶縁層の窒化シリコン膜の膜厚は、前記第１絶縁層の窒化シリコン膜の膜厚よりも小さい。
【０００９】
本発明の半導体装置によれば、コントロールゲートは、異なる膜厚の絶縁層の上に形成された、第１コントロールゲートと、第２コントロールゲートとからなる。そのため、コントロールゲートの下方の基板表面の電位も二段階に変動し、コントロールゲートと基板表面との電界強度を不均一にすることができる。
【００１０】
本発明は、下記の態様をとることができる。
【００１１】
本発明の半導体装置において、前記第２絶縁層の上方には、電荷移動防止膜を設けることができる。この態様によれば、第１絶縁層の窒化シリコン膜もしくは第２絶縁層の窒化シリコン膜と、第２コントロールゲートとが接触することを防ぐことができる。そのため、窒化シリコン膜に蓄積された電荷が第２コントロールゲートに放出されるのを防ぐことができる。
【００１２】
本発明の半導体装置の製造方法は、不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置の製造方法であって、以下の工程を含む。
【００１３】
（ａ）半導体層の上方に、ゲート絶縁層を形成し、
（ｂ）前記ゲート絶縁層の上方に、第１導電層を形成し、
（ｃ）前記第１導電層の上方に、ストッパ層を形成し、
（ｄ）前記ストッパ層と前記第１導電層とをパターニングし、該ストッパ層と該第１導電層とからなる積層体を形成し、
（ｅ）前記メモリ領域の全面に、第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜を積層して第１絶縁層を形成し、
（ｆ）前記第１絶縁層の上方に、第２導電層を形成し、該第２導電層を異方性エッチングすることにより、前記第１導電層の両側面に、前記半導体層に対して、前記第１絶縁層を介してサイドウォール状の第１コントロールゲートを形成し、
（ｇ）前記第１コントロールゲートをマスクとして前記第１絶縁層の第２酸化シリコン膜と、該第１絶縁層の窒化シリコン膜の表面部と、を除去して、第２絶縁層を形成し、
（ｈ）前記メモリ領域の全面に第３導電層を形成し、該第３導電層を異方性エッチングすることにより、前記第１コントロールゲートの側面に、前記半導体層に対して、少なくとも前記第２絶縁層を介して第２コントロールゲートを形成し、
（ｉ）ソース領域またはドレイン領域となる不純物層を前記半導体層に形成し、
（ｊ）前記メモリ領域の全面に第３絶縁層を形成した後、前記ストッパ層が露出するように、該第３絶縁層を除去し、
（ｋ）前記ストッパ層を除去した後、第４導電層を形成し、該第４導電層をパターニングして、ワードラインを形成すること。
【００１４】
本発明の半導体装置の製造方法によれば、コントロールゲートは、２段階の工程に分けて形成される。具体的には、第１コントロールゲートを形成し、ついで、第１絶縁層のうち、第２酸化シリコン膜と、窒化シリコン膜の一部と、を除去し、その後、第２コントロールゲートが形成される。そのため、コントロールゲートを膜厚の異なる絶縁層の上に形成することができる。その結果、コントロールゲートと基板表面との電界強度が不均一となる半導体装置を製造することができる。
【００１５】
本発明は、下記の態様をとることができる。
【００１６】
本発明の半導体装置の製造方法において、前記（ｇ）は、前記第２絶縁層を形成した後、前記第２絶縁層の上方に電荷移動防止膜を形成すること、を含むことができる。この態様によれば、第２絶縁層と、第２コントロールゲートの間に、電荷移動防止膜を形成することができる。
【００１７】
【発明の実施の形態】
［第１の実施の形態］
（デバイスの構造）
図１は、本実施の形態にかかる半導体装置のレイアウトを示す平面図である。半導体装置は、不揮発性記憶装置を有するメモリ領域１０００を含む。
【００１８】
メモリ領域１０００には、ＭＯＮＯＳ型不揮発性記憶装置（以下、「メモリセル」という）１００が複数の行および列にマトリクス状に配列されている。メモリ領域１０００には、第１のブロックＢ１と、それに隣り合う他のブロックＢ０，Ｂ２の一部とが示されている。ブロックＢ０，Ｂ２は、ブロックＢ１を反転させた構成となる。
【００１９】
ブロックＢ１とそれに隣り合うブロックＢ０，Ｂ２との間の一部領域には、素子分離領域３００が形成されている。各ブロックにおいては、Ｘ方向（行方向）に延びる複数のワード線５０（ＷＬ）と、Ｙ方向（列方向）に延びる複数のビット線６０（ＢＬ）とが設けられている。一本のワード線５０は、Ｘ方向に配列された複数のワードゲート１４に接続されている。ビット線６０は不純物層１６，１８によって構成されている。
【００２０】
コントロールゲート２０，３０を構成する導電層４０は、各不純物層１６，１８を囲むように形成されている。すなわち、コントロールゲート２０，３０は、それぞれＹ方向に延びており、１組のコントロールゲート２０，３０の一方の端部は、Ｘ方向に延びる導電層によって互いに接続されている。また、１組のコントロールゲート２０，３０の他方の端部はともに１つの共通コンタクト部２００に接続されている。したがって、導電層４０は、メモリセルのコントロールゲートの機能と、Ｙ方向に配列された各コントロールゲートを接続する配線としての機能とを有する。
【００２１】
単一のメモリセル１００は、１つのワードゲート１４と、コントロールゲート２０，３０と、不純物層１６，１８とを含む。コントロールゲート２０，３０は、ワードゲート１４の両側に形成されている。不純物層１６，１８は、コントロールゲート２０，３０の外側に形成されている。そして、不純物層１６，１８は、それぞれ隣り合うメモリセル１００によって共有される。
【００２２】
Ｙ方向に互いに隣り合う不純物層１６であって、ブロックＢ１に形成された不純物層１６とブロックＢ２に形成された不純物層１６とは、半導体基板内に形成されたコンタクト用不純物層４００によって互いに電気的に接続されている。このコンタクト用不純物層４００は、不純物層１６に対し、コントロールゲートの共通コンタクト部２００とは反対側に形成される。
【００２３】
このコンタクト用不純物層４００上には、コンタクト３５０が形成されている。不純物層１６によって構成されたビット線６０は、このコンタクト３５０によって、上層の配線層に電気的に接続される。
【００２４】
同様に、Ｙ方向に互いに隣り合う２つの不純物層１８であって、ブロックＢ１に形成された不純物層１８とブロックＢ０に形成された不純物層１８とは、共通コンタクト部２００が配置されていない側において、コンタクト用不純物層４００によって互いに電気的に接続されている。図１からわかるように、１つのブロックにおいて、複数の共通コンタクト部２００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。また、１つのブロックに対し、複数のコンタクト用不純物層４００の平面レイアウトは、不純物層１６と不純物層１８とで交互に異なる側に形成され、千鳥配置となる。
【００２５】
次に図２および図３を参照しながら、半導体装置の断面構造について説明する。図２は、図１のＡ−Ａ線に沿った断面図である。図３は、図２のＢ部を拡大して示す断面図である。
【００２６】
メモリ領域１０００において、メモリセル１００は、ワードゲート１４と、不純物層１６，１８と、コントロールゲート２０、３０とを含む。ワードゲート１４は、半導体基板１０の上方にゲート絶縁層１２を介して形成されている。不純物層１６，１８は、半導体基板１０内に形成されている。各不純物層は、ソース領域またはドレイン領域となる。また、不純物層１６，１８上には、シリサイド層９２が形成されている。
【００２７】
コントロールゲート２０，３０は、ワードゲート１４の両側に沿ってそれぞれ形成されている。コントロールゲート２０は、互いに接する第１コントロールゲート２０ａと、第２コントロールゲート２０ｂとからなる。第１コントロールゲート２０ａは、半導体基板１０の上方に第１絶縁層２２を介して形成され、かつ、ワードゲート１４の一方の側面に対してサイド絶縁層２６を介して形成されている。第２コントロールゲート２０ｂは、半導体基板の上方に第２絶縁層２４を介して形成されている。同様に、コントロールゲート３０は、第１コントロールゲート３０ａと、第２コントロールゲート３０ｂとからなる。
【００２８】
第１絶縁層２２は、ＯＮＯ膜である。具体的には、第１絶縁層２２は、ボトム酸化シリコン層（第１酸化シリコン層）２２ａ、窒化シリコン層２２ｂ、トップ酸化シリコン層（第２酸化シリコン層）２２ｃの積層膜である。
【００２９】
第２絶縁層２４は、ＯＮ膜である。具体的には、第２絶縁層２４は、ボトム酸化シリコン層（第１酸化シリコン層）２４ａおよび窒化シリコン層２４ｂの積層膜である。窒化シリコン膜２４ｂの膜厚は、第１絶縁層２２の窒化シリコン膜２２ｂ野膜厚より小さい。
【００３０】
第１酸化シリコン層２２ａは、チャネル領域と電荷蓄積領域との間に電位障壁（potential barrier）を形成する。窒化シリコン層２２ｂは、キャリア（たとえば電子）をトラップする電荷蓄積領域として機能する。第２酸化シリコン層２２ｃは、コントロールゲートと電荷蓄積領域との間に電位障壁を形成する。
【００３１】
サイド絶縁層２６は、ＯＮＯ膜である。具体的には、サイド絶縁層２６は、第１酸化シリコン層２６ａ、窒化シリコン層２６ｂ、第２酸化シリコン層２６ｃの積層膜である。サイド絶縁層２６は、ワードゲート１４と、コントロールゲート２０，３０とをそれぞれ電気的に分離させる。また、サイド絶縁層２６において、少なくとも第１酸化シリコン層２６ａの上端は、ワードゲート１４とコントロールゲート２０，３０とのショートを防ぐために、コントロールゲート２０，３０の上端に比べ、半導体基板１０に対して上方に位置している。
【００３２】
サイド絶縁層２６と第１絶縁層２２とは、同一の成膜工程で形成され、それぞれの層構造は等しくなる。
【００３３】
コントロールゲート２０、３０は、その表面をサイドウォール絶縁層１５２に覆われている。
【００３４】
そして、隣り合うメモリセル１００において、隣り合うコントロールゲート２０とコントロールゲート３０との間には、埋め込み絶縁層７０が形成される。この埋め込み絶縁層７０は、少なくともコントロールゲート２０，３０が露出しないようにこれらを覆っている。さらに、埋め込み絶縁層７０の上面は、ワードゲート１４の上面より半導体基板１０に対して上方に位置している。埋め込み絶縁層７０をこのように形成することで、コントロールゲート２０，３０と、ワードゲート１４およびワード線５０との電気的分離をより確実に行うことができる。
【００３５】
ワードゲート１４の上には、図２に示すように、ワード線５０が形成される。
【００３６】
本実施の形態の半導体装置は、コントロールゲート２０、３０が、異なる膜厚の絶縁層の上に形成された第１コントロールゲート２０ａ、３０ａと、第２コントロールゲート２０ｂ、３０ｂとからなる。そのため、コントロールゲート２０、３０の下方の基板表面の電位も二段階に変動し、電界強度はワードゲート１４とコントロールゲート２０、３０の境界、第１コントロールゲート２０ａ、３０ａと第２コントロールゲート２０ｂ、３０ｂとの境界、不純物領域の端部の三箇所でピークを有することとなる。このことは、メモリセル１００へのデータの書き込み／消去の動作に関して以下のような利点がある。
【００３７】
まず、データの書き込みについて説明する。データの書き込みの際は、不純物領域１６から移動してきた電子は、ワードゲート１４と、コントロールゲート３０との境界でエネルギーを与えられ、第１コントロールゲート３０ａと、第２コントロールゲート３０ｂとの境界領域で再びエネルギーを与えられてホットエレクトロンとなり、段差部近傍の第１絶縁層２２に注入・トラップされることとなる。
【００３８】
本実施の形態の半導体装置において、電子の注入位置は第１コントロールゲート３０ａと、第２コントロールゲート３０ｂの境界部を中心に分布することになる。しかし、第２コントロールゲート３０ｂの下方には、NO膜からなる第２絶縁層２４があるため、電荷はコントロールゲート３０へ抜けてしまう。結果として第１コントロールゲート３０ａ側にトラップされた電子が残ることになる。
【００３９】
次に、データを消去する動作について図１８を参照しながら説明する。図１８は電子のポテンシャルエネルギーを縦軸、実空間座標を横軸としたバンド図であり、不純物層１８の端部、すなわちｐｎ接合部分の状態を示している。
【００４０】
まず、不純物層１８に高い正の電圧を印加し、コントロールゲート３０に負の電圧を印加する。その結果、ｎ型領域である不純物層１８において、電子のポテンシャルエネルギーが小さくなる（図１８において、ｎ型領域の電子のポテンシャルエネルギーが矢印方向にシフトする）。そして、高濃度のｐｎ接合では、空乏層の厚みは数ｎｍと非常に小さいため、ｐ型価電子帯にある電子はｎ型伝導帯中へトンネル効果により移動することが可能となる。つまり、電子の移動に伴い、ｐ型領域である不純物層１８の端部近傍には正孔が発生することになる。すなわち、不純物層の端部近傍にはホール蓄積層が形成されることを意味する。
【００４１】
ここで、コントロールゲート３０において、第２絶縁層２４の上方に形成されている第２コントロールゲート３０ｂと、第１絶縁層２２の上方に形成されている第１コントロールゲート３０ａと、基板表面との電界に着目する。第２絶縁層２４においては、ホール蓄積層が形成されているため、キャリアの伝導度は高い。従って横方向（ゲート長方向）の電界は相対的に小さい。また第２絶縁層２４は、第１絶縁層２２と比して膜厚が薄いために、垂直方向の電界は相対的に大きい。従って、不純物層１８の端部近傍で発生した正孔は、第２絶縁層２４の領域では第２絶縁層２４に飛び込むことができない。
【００４２】
一方、第１絶縁層２２の領域では、横方向の電界は相対的に大きく、垂直方向の電界は相対的に小さい。したがって、不純物層１８の端部近傍で発生した正孔は、第２絶縁層２４の領域と第１絶縁層２２の領域との境界部で大きなエネルギーを持つこととなり、電荷蓄積膜中に飛び込むことになる。すなわち、電荷蓄積膜の厚みが異なる領域に近いところで正孔の注入が行なわれ、消去はこの位置で行なわれることになる。
【００４３】
このようにして、書き込み時に電子が注入される位置と消去時に正孔が注入される位置とを一致させることができる。その結果、書き込み／消去サイクルを繰り返しても劣化しない不揮発性記憶装置を実現することができる。
【００４４】
（半導体装置の製造方法）
次に、図４〜図１４を参照しながら、本実施の形態に半導体装置の製造方法について説明する。各断面図は、図１のＡ−Ａ線に沿った部分に対応する。図４〜図１４において、図１〜図３で示す部分と実質的に同一の部分には同一の符号を付し、重複する記載は省略する。
【００４５】
（１）まず、半導体基板１０の表面に、トレンチアイソレーション法によって素子分離領域３００（図１参照）を形成する。次いで、チャネルドープとしてＰ型不純物をイオン注入する。次いで、イオン注入によって、コンタクト用Ｎ型不純物層４００（図１参照）を半導体基板１０内に形成する。
【００４６】
次いで、図４に示すように、半導体基板１０の表面に、ゲート絶縁層となる絶縁層１２０を形成する。次いで、ワードゲート１４になるゲート層（第１導電層）１４０を絶縁層１２０上に堆積する。ゲート層１４０はドープトポリシリコンからなる。次いで、後のＣＭＰ工程におけるストッパ層Ｓ１００をゲート層１４０上に形成する。ストッパ層Ｓ１００は、窒化シリコン層からなる。
【００４７】
（２）次いで、レジスト層（図示しない）を形成する。次いで、このレジスト層をマスクとしてストッパ層Ｓ１００をパターニングする。その後、パターニングされたストッパ層Ｓ１００をマスクとして、ゲート層１４０をエッチングする。図５に示すように、ゲート層１４０がパターニングされゲート層（ワードゲート）１４０ａとなる。
【００４８】
パターニング後の様子を平面的に示したのが図６である。このパターニングによって、メモリ領域１０００内のゲート層１４０ａおよびストッパ層Ｓ１００の積層体には、開口部１６０，１８０が設けられる。開口部１６０，１８０は、後のイオン注入によって不純物層１６，１８が形成される領域にほぼ対応している。そして、後の工程で、開口部１６０，１８０の側面に沿ってサイド絶縁層とコントロールゲートとが形成される。
【００４９】
（３）次いで、希フッ酸を用いて半導体基板の表面を洗浄する。これにより、露出していた絶縁層１２０が除去され、ゲート絶縁層１２が残存する。次に、図７に示すように、第１酸化シリコン層２２０ａを熱酸化法により成膜する。第１酸化シリコン層２２０ａは、半導体基板１０とゲート層１４０ａとの露出面に形成される。なお、第１酸化シリコン層２２０ａの形成にＣＶＤ法を用いてもよい。
【００５０】
次に、第１酸化シリコン層２２０ａに対しアニール処理を施す。このアニール処理は、ＮＨ3ガスを含む雰囲気で行なわれる。この前処理により、第１酸化シリコン層２２０ａ上に窒化シリコン層２２０ｂを均一に堆積し易くなる。その後、窒化シリコン層２２０ｂを、ＣＶＤ法によって成膜することができる。
【００５１】
次に、第２酸化シリコン層２２０ｃを、たとえば、ＣＶＤ法や高温酸化法（ＨＴＯ：Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄａｔｉｏｎ）により形成する。第２酸化シリコン層２２０ｃは、ＩＳＳＧ（ＩＮ‐ｓｉｔｕ Ｓｔｅａｍ Ｇｅｎｅｒａｔｉｏｎ）処理を用いて成膜することもできる。ＩＳＳＧ処理によって成膜された膜は緻密である。ＩＳＳＧ処理によって成膜した場合、後述するＯＮＯ膜を緻密化するためのアニール処理を省略することができる。
【００５２】
なお、上記工程において、窒化シリコン層２２０ｂと第２酸化シリコン層２２０ｃとを同一の炉内で成膜することにより、出炉による界面の汚染を防止することができる。これにより、均質なＯＮＯ膜を形成することができるため、安定した電気特性を有するメモリセル１００が得られる。
【００５３】
本実施の形態においては、ＯＮＯ膜２２０は、後のパターニングによって、第１絶縁層２２、第２絶縁層２４、およびサイド絶縁層２６となる（図２、３参照）。
【００５４】
（４）図８に示すように、ドープトポリシリコン層（第２導電層）２３０を、第２酸化シリコン層２２０ｃ上に形成する。ドープトポリシリコン層２３０は、後にエッチングされて、第１コントロールゲート２０ａ，３０ａを構成する導電層４０（図１参照）となる。
【００５５】
（５）次いで、図９に示すように、ドープトポリシリコン層２３０を全面的に異方性エッチングする。これにより、メモリ領域１０００の開口部１６０，１８０（図６参照）の側面に沿って、サイドウォール状の導電層２３２が形成される。サイドウォール状の導電層２３２は、後の工程でエッチングされ第１コントロールゲート２０ａ、３０ａとなる。
【００５６】
（６）ついで、図１０に示すように、サイドウォール状の導電層２３２をマスクとして、ＯＮＯ膜２２０の一部を除去する。具体的には、第２酸化シリコン層２２０ｃと、窒化シリコン層２２０ｂの表面部と、を除去する。除去方法としては、希フッ酸によるウェットエッチングまたはドライエッチングにより行なうことができる。これにより、第１コントロールゲート２０ａ、３０ａの下方にＯＮＯ膜からなる第１絶縁層２２が残存することとなる。
【００５７】
（７）ついで、ドープトポリシリコン層（図示せず）を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図１１に示すように、サイドウォール状の導電層２３２の高さを低くくし、第１コントロールゲート２０ａ、３０ａを形成すると共に、第１酸化シリコン層２４ａと窒化シリコン層２４ｂとからなる第２絶縁層２４の積層膜の上に、第２コントロールゲート２０ｂ、３０ｂを形成することができる。
【００５８】
このように、第１コントロールゲート２０ａ、３０ａと、第２コントロールゲート２０ｂ、３０ｂとは、同じ工程で形成されているため、高さを揃えることが容易となる。ついで、等方性のエッチングを行ない、コントロールゲート２０、３０の表面をなだらかな面にする。
【００５９】
（８）次に、メモリ領域１０００において、酸化シリコンまたは窒化酸化シリコンなどの絶縁層（図示しない）を全面的に形成する。次いで、この絶縁層を異方性エッチングすることにより、図１２に示すように、コントロールゲート２０，３０を覆うようにサイドウォール絶縁層１５２が形成される。さらに、このエッチングによって、後の工程でシリサイド層が形成される領域に堆積された絶縁層は除去され、半導体基板１０が露出する。
【００６０】
次いで、図１２に示すように、Ｎ型不純物をイオン注入することにより、半導体基板１０内に、不純物層１６，１８を形成する。
【００６１】
次いで、シリサイド形成用の金属を全面的に堆積させる。シリサイド形成用の金属とは、例えば、チタンやコバルトである。その後、半導体基板の上に形成された金属をシリサイド化反応させることにより、半導体基板１０の露出面にシリサイド層９２を形成させる。次いで、メモリ領域１０００において、酸化シリコンまたは窒化酸化シリコンなどの第３絶縁層２７０を全面的に形成する。第３絶縁層２７０は、ストッパ層Ｓ１００を覆うように形成される。
【００６２】
（９）図１３に示すように、第３絶縁層２７０をＣＭＰ法により、ストッパ層Ｓ１００が露出するまで研磨し、第３絶縁層２７０を平坦化する。この研磨によって、対向するコントロールゲート２０，３０の間に埋め込み絶縁層７０が残存される。
【００６３】
（１０）ストッパ層Ｓ１００を熱りん酸で除去する。この結果、少なくともゲート層１４０ａの上面が露出し、図１４に示すように、第１第２絶縁層２７０に開口部１７０が形成される。すなわち、この開口部１７０はストッパ層Ｓ１００が除去されることにより形成された領域であり、ゲート層１４０ａの上に位置する領域である。
【００６４】
（１１）その後、全面的にドープトポリシリコン層（図示せず）を堆積させる。次いで、前記ドープトポリシリコン層上にパターニングされたレジスト層（図示せず）を形成する。次いで、レジスト層をマスクとして、前記ドープトポリシリコン層をパターニングすることにより、ワード線５０が形成される。
【００６５】
引き続き、レジスト層をマスクとして、ゲート層１４０ａ（図１４参照）のエッチングが行われる。このエッチングにより、ワード線５０が上方に形成されないゲート層１４０ａが除去される。その結果、アレイ状に配列したワードゲート１４（図１参照）を形成することができる。ゲート層１４０ａの除去領域は、後に形成されるＰ型不純物層（素子分離用不純物層）１５の領域と対応する（図１参照）。
【００６６】
なお、このエッチング工程では、コントロールゲート２０、３０は、埋め込み絶縁層７０で覆われているために、エッチングされずに残る。
【００６７】
次いで、Ｐ型不純物を半導体基板１０に全面的にドープする。これにより、Ｙ方向におけるワードゲート１４の相互間の領域にＰ型不純物層（素子分離用不純物層）１５（図１参照）が形成される。このＰ型不純物層１５によって、不揮発性半導体記憶装置１００相互の素子分離がより確実に行われる。
【００６８】
以上の工程により、図１から図３に示す半導体装置を製造することができる。
【００６９】
本実施の形態による半導体装置の製造方法による利点は以下の通りである。
【００７０】
コントロールゲート２０、３０は、２段階の工程に分けて形成される。具体的には、第１コントロールゲート２０ａ、３０ａを形成し、ついで、ＯＮＯ膜２２０のうち、第２酸化シリコン膜２２０ｃと、窒化シリコン膜２２０ｂの表面部を除去し、その後、第２コントロールゲート２０ｂ、３０ｂが形成される。そのため、コントロールゲート２０、３０を膜厚の異なる絶縁層の上に形成することができる。その結果、コントロールゲート２０、３０と基板表面との電界強度が不均一となる半導体装置を製造することができる。
【００７１】
［第２の実施の形態］
次に、第２の実施の形態について説明する。なお、以下の説明では、第１の実施の形態と異なる点についての説明を行なう。
【００７２】
（デバイスの構造）
図１５、１６は、第２の実施の形態にかかる半導体装置を模式的に示す断面図である。図１５、１６は、第１の実施の形態で示した図３に対応する箇所を示す断面図である。第２の実施の形態にかかる半導体装置では、第２絶縁層２４の上方に電荷移動防止膜４２が形成されている。
【００７３】
図１５に示す半導体装置においては、第２コントロールゲート３０ｂは、第１コントロールゲート３０ａに対して電荷移動防止膜４２を介して、かつ、半導体基板１０に対して第２絶縁層２４および電荷移動防止膜４２を介して形成されている。電荷移動防止膜４２は、窒化シリコン膜２２ｂ、２４ｂに注入された電荷が第２コントロールゲート３０ｂに放出されることを防止する機能を有する膜であればよく、たとえば、酸化シリコン膜を用いる。電荷移動防止膜４２は、ＣＶＤ法により形成され、この場合、第２絶縁層２４と、第１コントロールゲート３０ａと、を覆うように形成されている。
【００７４】
図１６に示す半導体装置においては、上述の図１５に示す半導体装置と同様に、第２コントロールゲート３０ｂは、第１コントロールゲート３０ａに対して電荷移動防止膜４２を介して、かつ、半導体基板１０に対して第２絶縁層２４および電荷移動防止膜４２を介して形成されている。電荷移動防止膜４２は、上述の機能を有する膜であればよく、たとえば、窒化酸化シリコン膜を用いる。電荷移動防止膜４２は、熱酸化法により形成され、この場合、第２絶縁層２４の窒化シリコン膜２４ｂと、第１コントロールゲート３０ａと、を覆うように電荷移動防止膜４２が形成される。
【００７５】
第２の実施の形態の半導体装置は、第２絶縁層２４の上に酸化膜もしくは窒化酸化シリコン膜からなる電荷移動防止膜４２が形成されている。そのため、第１絶縁層２２の窒化シリコン膜２２ｂの端面および第２絶縁層２４の窒化シリコン膜２４ｂと、第２コントロールゲート２０ｂ、３０ｂとが接触することを防ぐことができる。その結果、窒化シリコン膜２２ｂ、２４ｂに取り込まれた電子が第２コントロールゲート２０ｂ、３０ｂへ放出されることを防ぐことができ、電荷保持特性が向上した半導体装置を提供することができる。
【００７６】
（半導体装置の製造方法）
次に、第２の実施の形態にかかる半導体装置の製造方法について説明する。
【００７７】
まず、工程（１）〜（５）は、第１の実施の形態と同様に行なう。
【００７８】
（６）ついで、図１０に示すように、サイドウォール状の導電層２３２をマスクとして、ＯＮＯ膜２２０のうち第２酸化シリコン層２２０ｃと、窒化シリコン膜２２０ｂの表面部を除去する。これにより、第１コントロールゲート２０ａ、３０ａの下方にＯＮＯ膜からなる第１絶縁層２２が残存することとなる。このエッチングは、具体的には、希フッ酸によるウェットエッチングやドライエッチングなどにより行なうことができる。ついで、全面に電荷移動防止膜（図示せず）を形成する。電荷移動防止膜としては、酸化シリコン膜、窒化酸化シリコン膜を形成することができる。
【００７９】
電荷移動防止膜をＣＶＤ法により形成する場合は、窒化シリコン層２４ｂと、第１絶縁層２２の端面と、第１コントロールゲート３０ａと、第１コントロールゲート３０ａと接していないサイド絶縁層２６とを覆うように形成される。また、電荷移動防止膜を熱酸化法により形成する場合は、第２絶縁層２４の窒化シリコン膜２４ｂと、第１絶縁層２２の窒化シリコン膜２２ｂの端面と、第１コントロールゲート３０ａと、第１コントロールゲート３０ａと接していないサイド絶縁層２６とに、酸化窒化シリコン膜が形成される。
【００８０】
（７）ついで、ドープトポリシリコン層（図示せず）を全面的に形成する。その後、ドープトポリシリコン層を全面的に異方性ドライエッチングする。これにより、図１１に示すように、サイドウォール状の導電層２３２の高さを低くくし、第１コントロールゲート２０ａ、３０ａを形成すると共に、第２絶縁層２４と、電荷移動防止膜４２との積層膜の上に第２コントロールゲート２０ｂ、３０ｂを形成することができる。ついで、等方性のエッチングを行い、コントロールゲート２０、３０の表面をなだらかな面にする。このエッチングにより、露出している電荷移動防止膜は除去されることとなる。
【００８１】
ついで、工程（８）〜（１１）を、第１の実施の形態と同様に行ない、図１５および図１６に示す半導体装置を形成することができる。
【００８２】
本実施の形態の製造方法によれば、サイドウォール状の導電層２３２（第１コントロールゲート２０ａ、３０ａ）を形成した後に、第２絶縁層２４の上に電荷移動防止膜４２を形成する工程が設けられている。そのため、少なくとも第２絶縁層２４と第１絶縁層２２の端面とが、電荷移動防止膜４２に覆われることとなる。その結果、窒化シリコン膜２２ｂ、２４ｂに注入された電子が第２コントロールゲート２０ｂ、３０ｂへ放出されることが防止され、電荷保持特性が向上した半導体装置を製造することができる。
【００８３】
本発明は、上述の実施の形態に限定されず、本発明の要旨の範囲内で種々の態様をとりうる。たとえば、半導体層としてバルク状の半導体基板を用いたが、ＳＯＩ基板の半導体層を用いてもよい。また、上述した実施の形態では、これらを「半導体層」と称することとする。
【図面の簡単な説明】
【図１】 半導体装置のメモリ領域のレイアウトを模式的に示す平面図。
【図２】 図２のＡ−Ａ線に沿った部分を模式的に示す断面図。
【図３】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図４】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図５】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図６】 図５に示す半導体装置の製造方法の一工程を示す平面図である。
【図７】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図８】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図９】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１０】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１１】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１２】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１３】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１４】 図１〜３に示す半導体装置の製造方法の一工程を示す断面図。
【図１５】 第２の実施の形態にかかる半導体装置を模式的を示す断面図。
【図１６】 第２の実施の形態にかかる半導体装置を模式的を示す断面図。
【図１７】 公知のMONOS型メモリセルを示す断面図。
【図１８】 本発明の半導体装置の消去動作を説明する図。
【符号の説明】
１０ 半導体基板、 １２ 第１ゲート絶縁層、 １４ ワードゲート、 １６，１８ 不純物層、 ２０，３０ コントロールゲート、 ２０ａ，３０ａ 第１コントロールゲート、 ２０ｂ，３０ｂ 第２コントロールゲート、 ２２ 第１絶縁層、 ２４ 第２絶縁層、 ２６ サイド絶縁層、 ４２ 電荷移動防止膜、 ５０ ワード線、 ６０ ビット線、 ７０ 埋込み絶縁層、 ７２ 層間絶縁層、 ８０ 配線層、 １００ 不揮発性記憶装置（メモリセル）、 １２０ 絶縁層、 １４０ ゲート層、 １４２ ゲート電極、 １６０，１８０ 開口部、 ２００ 共通コンタクト部、 ２２０ ＯＮＯ膜、 ２３２ サイドウォール状の絶縁層、 ３００ 素子分離領域、 ４００ コンタクト用不純物層、 Ｓ１００ ストッパ層、 １０００ メモリ領域
Claims (8)
- 不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置であって、
前記不揮発性記憶装置は、
半導体層の上方に、ゲート絶縁層を介して形成されたワードゲートと、
前記半導体層に形成された、ソース領域またはドレイン領域を構成する不純物層と、
前記ワードゲートの両側面に沿ってそれぞれ形成された、サイドウォール状のコントロールゲートと、を含み、
前記コントロールゲートは、互いに隣り合う第１コントロールゲートと、第２コントロールゲートと、を有し、
前記第１コントロールゲートは、前記半導体層に対して第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜からなる第１絶縁層を介して、かつ、前記ワードゲートに対して第１サイド絶縁層を介して配置され、
前記第２コントロールゲートは、前記半導体層に対して酸化シリコン膜および窒化シリコン膜からなる第２絶縁層を介して配置され、
前記第２絶縁層の窒化シリコン膜の膜厚は、前記第１絶縁層の窒化シリコン膜の膜厚よりも小さい、半導体装置。 - 請求項１において、
前記第２絶縁層の上方には、電荷移動防止膜が設けられている、半導体装置。 - 請求項２において、
前記電荷移動防止膜は、酸化シリコン膜もしくは窒化酸化シリコン膜である、半導体装置。 - 不揮発性記憶装置が複数の行および列にマトリクス状に配列されたメモリセルアレイを構成するメモリ領域を含む、半導体装置の製造方法であって、以下の工程を含む、半導体装置の製造方法。
（ａ）半導体層の上方に、ゲート絶縁層を形成し、
（ｂ）前記ゲート絶縁層の上方に、第１導電層を形成し、
（ｃ）前記第１導電層の上方に、ストッパ層を形成し、
（ｄ）前記ストッパ層と前記第１導電層とをパターニングし、該ストッパ層と該第１導電層とからなる積層体を形成し、
（ｅ）前記メモリ領域の全面に、第１酸化シリコン膜、窒化シリコン膜および第２酸化シリコン膜を積層して第１絶縁層を形成し、
（ｆ）前記第１絶縁層の上方に、第２導電層を形成し、該第２導電層を異方性エッチングすることにより、前記第１導電層の両側面に、前記半導体層に対して、前記第１絶縁層を介してサイドウォール状の第１コントロールゲートを形成し、
（ｇ）前記第１コントロールゲートをマスクとして前記第１絶縁層の第２酸化シリコン膜と、該第１絶縁層の窒化シリコン膜の表面部と、を除去して、第２絶縁層を形成し、
（ｈ）前記メモリ領域の全面に第３導電層を形成し、該第３導電層を異方性エッチングすることにより、前記第１コントロールゲートの側面に、前記半導体層に対して、少なくとも前記第２絶縁層を介して第２コントロールゲートを形成し、
（ｉ）ソース領域またはドレイン領域となる不純物層を前記半導体層に形成し、
（ｊ）前記メモリ領域の全面に第３絶縁層を形成した後、前記ストッパ層が露出するように、該第３絶縁層を除去し、
（ｋ）前記ストッパ層を除去した後、第４導電層を形成し、該第４導電層をパターニングして、ワードラインを形成すること。 - 請求項４において、
前記（ｇ）は、前記第２絶縁層を形成した後、該第２絶縁層の上方に電荷移動防止膜を形成すること、を含む、半導体装置の製造方法。 - 請求項５において、
前記電荷移動防止膜として酸化膜または酸化窒化シリコン膜を形成する、半導体装置の製造方法。 - 請求項５または６において、
前記電荷移動防止膜は、ＣＶＤ法により形成される、半導体装置の製造方法。 - 請求項５または６において、
前記電荷移動防止膜は、熱酸化法により形成される、半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314713A JP3664159B2 (ja) | 2002-10-29 | 2002-10-29 | 半導体装置およびその製造方法 |
| US10/690,025 US7015542B2 (en) | 2002-10-29 | 2003-10-22 | MONOS memory device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002314713A JP3664159B2 (ja) | 2002-10-29 | 2002-10-29 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004152885A JP2004152885A (ja) | 2004-05-27 |
| JP3664159B2 true JP3664159B2 (ja) | 2005-06-22 |
Family
ID=32458955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002314713A Expired - Fee Related JP3664159B2 (ja) | 2002-10-29 | 2002-10-29 | 半導体装置およびその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7015542B2 (ja) |
| JP (1) | JP3664159B2 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3674564B2 (ja) * | 2001-09-25 | 2005-07-20 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP2003243616A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP5007017B2 (ja) * | 2004-06-30 | 2012-08-22 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP4758625B2 (ja) | 2004-08-09 | 2011-08-31 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| KR100890400B1 (ko) * | 2007-05-03 | 2009-03-26 | 삼성전자주식회사 | 도전성 구조물 및 그 형성 방법, 이를 포함하는 비휘발성메모리 소자 및 그 제조 방법. |
| JP5118887B2 (ja) * | 2007-05-22 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
| US7981745B2 (en) * | 2007-08-30 | 2011-07-19 | Spansion Llc | Sacrificial nitride and gate replacement |
| JP2009212398A (ja) | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US8450199B2 (en) * | 2008-12-22 | 2013-05-28 | Micron Technology, Inc. | Integrating diverse transistors on the same wafer |
| US9368644B2 (en) * | 2013-12-20 | 2016-06-14 | Cypress Semiconductor Corporation | Gate formation memory by planarization |
| US10756113B2 (en) * | 2017-11-23 | 2020-08-25 | Yangtze Memory Technologies Co., Ltd. | Protective structure and fabrication methods for the peripheral circuits of a three-dimensional memory |
| US10916634B2 (en) | 2019-05-20 | 2021-02-09 | United Microelectronics Corp. | Method of fabricating a flash memory |
Family Cites Families (37)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4997781A (en) | 1987-11-24 | 1991-03-05 | Texas Instruments Incorporated | Method of making planarized EPROM array |
| JPH06338620A (ja) | 1993-03-31 | 1994-12-06 | Citizen Watch Co Ltd | 半導体不揮発性記憶装置およびその製造方法 |
| JPH07161851A (ja) | 1993-12-10 | 1995-06-23 | Sony Corp | 半導体不揮発性記憶装置およびその製造方法 |
| US5408115A (en) | 1994-04-04 | 1995-04-18 | Motorola Inc. | Self-aligned, split-gate EEPROM device |
| US5422504A (en) | 1994-05-02 | 1995-06-06 | Motorola Inc. | EEPROM memory device having a sidewall spacer floating gate electrode and process |
| US5838041A (en) * | 1995-10-02 | 1998-11-17 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region |
| US5969383A (en) | 1997-06-16 | 1999-10-19 | Motorola, Inc. | Split-gate memory device and method for accessing the same |
| JP2978477B1 (ja) | 1998-06-12 | 1999-11-15 | 株式会社日立製作所 | 半導体集積回路装置およびその製造方法 |
| JP3973819B2 (ja) * | 1999-03-08 | 2007-09-12 | 株式会社東芝 | 半導体記憶装置およびその製造方法 |
| US6255166B1 (en) | 1999-08-05 | 2001-07-03 | Aalo Lsi Design & Device Technology, Inc. | Nonvolatile memory cell, method of programming the same and nonvolatile memory array |
| JP3958899B2 (ja) | 1999-09-03 | 2007-08-15 | スパンション エルエルシー | 半導体記憶装置及びその製造方法 |
| US6177318B1 (en) | 1999-10-18 | 2001-01-23 | Halo Lsi Design & Device Technology, Inc. | Integration method for sidewall split gate monos transistor |
| US6248633B1 (en) | 1999-10-25 | 2001-06-19 | Halo Lsi Design & Device Technology, Inc. | Process for making and programming and operating a dual-bit multi-level ballistic MONOS memory |
| JP4325972B2 (ja) | 2001-01-30 | 2009-09-02 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置を含む半導体集積回路装置の製造方法 |
| JP3496932B2 (ja) | 2001-01-30 | 2004-02-16 | セイコーエプソン株式会社 | 不揮発性半導体記憶装置を含む半導体集積回路装置 |
| US6531350B2 (en) | 2001-02-22 | 2003-03-11 | Halo, Inc. | Twin MONOS cell fabrication method and array organization |
| US6627461B2 (en) | 2001-04-18 | 2003-09-30 | Signature Bioscience, Inc. | Method and apparatus for detection of molecular events using temperature control of detection environment |
| JP3452056B2 (ja) * | 2001-09-14 | 2003-09-29 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| US6518124B1 (en) | 2001-09-18 | 2003-02-11 | Seiko Epson Corporation | Method of fabricating semiconductor device |
| US6413821B1 (en) | 2001-09-18 | 2002-07-02 | Seiko Epson Corporation | Method of fabricating semiconductor device including nonvolatile memory and peripheral circuit |
| JP3671890B2 (ja) | 2001-09-25 | 2005-07-13 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3674564B2 (ja) | 2001-09-25 | 2005-07-20 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3671889B2 (ja) | 2001-09-25 | 2005-07-13 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3956709B2 (ja) | 2002-01-23 | 2007-08-08 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003218244A (ja) | 2002-01-24 | 2003-07-31 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3531641B2 (ja) | 2002-01-24 | 2004-05-31 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003243618A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP3726760B2 (ja) | 2002-02-20 | 2005-12-14 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP2003243616A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2003243617A (ja) | 2002-02-20 | 2003-08-29 | Seiko Epson Corp | 半導体装置の製造方法 |
| JP2003282744A (ja) | 2002-03-22 | 2003-10-03 | Seiko Epson Corp | 不揮発性記憶装置 |
| JP3622741B2 (ja) | 2002-07-12 | 2005-02-23 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3975349B2 (ja) | 2002-09-02 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3975350B2 (ja) | 2002-09-11 | 2007-09-12 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3972196B2 (ja) | 2002-09-18 | 2007-09-05 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
| JP3743514B2 (ja) | 2002-10-24 | 2006-02-08 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
| JP3664160B2 (ja) | 2002-10-30 | 2005-06-22 | セイコーエプソン株式会社 | 半導体装置およびその製造方法 |
-
2002
- 2002-10-29 JP JP2002314713A patent/JP3664159B2/ja not_active Expired - Fee Related
-
2003
- 2003-10-22 US US10/690,025 patent/US7015542B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20040135192A1 (en) | 2004-07-15 |
| JP2004152885A (ja) | 2004-05-27 |
| US7015542B2 (en) | 2006-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3664161B2 (ja) | 半導体装置およびその製造方法 | |
| US7005328B2 (en) | Non-volatile memory device | |
| JP3726760B2 (ja) | 半導体装置の製造方法 | |
| JP3640186B2 (ja) | 半導体装置の製造方法 | |
| JP3664159B2 (ja) | 半導体装置およびその製造方法 | |
| JP3972196B2 (ja) | 半導体装置の製造方法 | |
| JP3664160B2 (ja) | 半導体装置およびその製造方法 | |
| JP3812645B2 (ja) | 半導体装置 | |
| JP3975349B2 (ja) | 半導体装置およびその製造方法 | |
| US6812097B2 (en) | Method for manufacturing non-volatile memory device | |
| US6849500B2 (en) | Method for manufacturing a nonvolatile memory device including an opening formed into an inverse-tapered shape | |
| JP3975350B2 (ja) | 半導体装置の製造方法 | |
| US6943082B2 (en) | Method for manufacturing a nonvolatile memory device | |
| JP3622741B2 (ja) | 半導体装置の製造方法 | |
| JP3743514B2 (ja) | 半導体装置およびその製造方法 | |
| US7087487B2 (en) | Method for fabricating nonvolatile memory device and method for fabricating semiconductor device | |
| US7138679B2 (en) | Semiconductor memory device | |
| JP4314452B2 (ja) | 不揮発性記憶装置の製造方法および半導体装置の製造方法 | |
| JP3675381B2 (ja) | 半導体装置の製造方法 | |
| JP3653540B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050321 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080408 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090408 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100408 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110408 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120408 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130408 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |